JP2002190637A - 半導体発光装置およびその製造方法 - Google Patents
半導体発光装置およびその製造方法Info
- Publication number
- JP2002190637A JP2002190637A JP2000387443A JP2000387443A JP2002190637A JP 2002190637 A JP2002190637 A JP 2002190637A JP 2000387443 A JP2000387443 A JP 2000387443A JP 2000387443 A JP2000387443 A JP 2000387443A JP 2002190637 A JP2002190637 A JP 2002190637A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- emitting device
- light emitting
- insulating resin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Semiconductor Lasers (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ワイヤはねやワイヤ倒れが起きるおそれを防
止することのできる半導体発光装置およびその製造方法
を提供する。 【解決手段】 アイレット４の突起部４ｂの上に、受光
素子を一体化した集積回路（ＯＰＩＣ）３が接着剤等で
固定されている。ＯＰＩＣ３とリードピン１０との隙間
１２は、ＯＰＩＣ３を搭載する装置の搭載位置精度で制
限され、通常１ｍｍ以下になっている。この隙間１２に
絶縁性樹脂６を滴下することで隙間１２を埋めて、ＵＶ
光を照射することで、絶縁性樹脂６を硬化させる。その
後、表面電極３ａとリードピン１０との間を導電性ダイ
ボンドペーストとしての銀ペースト１３で配線する。そ
うすると、絶縁性樹脂６の上を通って銀ペースト薄膜電
極１４が形成される。
止することのできる半導体発光装置およびその製造方法
を提供する。 【解決手段】 アイレット４の突起部４ｂの上に、受光
素子を一体化した集積回路（ＯＰＩＣ）３が接着剤等で
固定されている。ＯＰＩＣ３とリードピン１０との隙間
１２は、ＯＰＩＣ３を搭載する装置の搭載位置精度で制
限され、通常１ｍｍ以下になっている。この隙間１２に
絶縁性樹脂６を滴下することで隙間１２を埋めて、ＵＶ
光を照射することで、絶縁性樹脂６を硬化させる。その
後、表面電極３ａとリードピン１０との間を導電性ダイ
ボンドペーストとしての銀ペースト１３で配線する。そ
うすると、絶縁性樹脂６の上を通って銀ペースト薄膜電
極１４が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、光ピックアップ等
に使用する、半導体レーザ装置（以下、ＬＤＧＵと記
す）を利用した半導体発光装置に関し、特に、樹脂でリ
ードピンを固定したステムを用いた半導体発光装置にお
ける半導体素子とリードピンとの電気的接続構造に特徴
のある半導体発光装置に関する。
に使用する、半導体レーザ装置（以下、ＬＤＧＵと記
す）を利用した半導体発光装置に関し、特に、樹脂でリ
ードピンを固定したステムを用いた半導体発光装置にお
ける半導体素子とリードピンとの電気的接続構造に特徴
のある半導体発光装置に関する。
【０００２】
【従来の技術】図６〜図８に、従来のＬＤＧＵの内部構
造（キャップを取った状態）を示す。図６は平面図、図
７は正面図である。図８は図７のＸ方向から見た側面図
である。ＬＤＧＵの構成要素と役割は、以下のとおりで
ある。
造（キャップを取った状態）を示す。図６は平面図、図
７は正面図である。図８は図７のＸ方向から見た側面図
である。ＬＤＧＵの構成要素と役割は、以下のとおりで
ある。
【０００３】１は半導体レーザ素子（以下、ＬＤと記
す）、２はＳｉサブマウント、３は受光素子を一体化し
た集積回路（以下、ＯＰＩＣと記す）、３ａは基板表面
に形成された電極をそれぞれ示している。
す）、２はＳｉサブマウント、３は受光素子を一体化し
た集積回路（以下、ＯＰＩＣと記す）、３ａは基板表面
に形成された電極をそれぞれ示している。
【０００４】Ｓｉサブマウント２には、ＬＤの後面から
の出射光を検出するモニター受光素子（図示せず）が形
成されている。このモニター受光素子により、ＬＤの前
面からの光出力をモニターすることが可能になる。その
理由は、ＬＤの後面からの光出力が前面からの光出力に
比例するからである。
の出射光を検出するモニター受光素子（図示せず）が形
成されている。このモニター受光素子により、ＬＤの前
面からの光出力をモニターすることが可能になる。その
理由は、ＬＤの後面からの光出力が前面からの光出力に
比例するからである。
【０００５】４は金属製のアイレットと呼ばれる部材、
４ａはステムの向きや位置を調整するためのアイレット
４における凹部をそれぞれ示している。５ａ〜５ｃはリ
ードピンを埋設して固定するための樹脂（ハッチング部
分）、１０はリードピン、１１は金属ワイヤをそれぞれ
示している。
４ａはステムの向きや位置を調整するためのアイレット
４における凹部をそれぞれ示している。５ａ〜５ｃはリ
ードピンを埋設して固定するための樹脂（ハッチング部
分）、１０はリードピン、１１は金属ワイヤをそれぞれ
示している。
【０００６】リードピン１０を埋設し、これらを固定し
ている樹脂５ａ〜５ｃは、アイレット４を上下に貫通し
ている。リードピン１０は、樹脂５ａ〜５ｃの内部で必
要に応じて屈曲されるが、互いに接触はしないようにし
てある。リードピン１０は、樹脂５ａ〜５ｃに埋設され
ているので、半導体レーザ装置を光ピックアップ等の他
の装置に組み立てるときや、使用しているときに、リー
ドピン１０が変形して互いに接触したり断線したりする
心配はない。
ている樹脂５ａ〜５ｃは、アイレット４を上下に貫通し
ている。リードピン１０は、樹脂５ａ〜５ｃの内部で必
要に応じて屈曲されるが、互いに接触はしないようにし
てある。リードピン１０は、樹脂５ａ〜５ｃに埋設され
ているので、半導体レーザ装置を光ピックアップ等の他
の装置に組み立てるときや、使用しているときに、リー
ドピン１０が変形して互いに接触したり断線したりする
心配はない。
【０００７】リードピン１０とアイレット４とは、とも
に金属であるので、必要な部分を除いて接触しないよう
に、樹脂５ａ〜５ｃで絶縁されている。アイレット４
は、外部に露出しているので、通常アースにして用いら
れる。
に金属であるので、必要な部分を除いて接触しないよう
に、樹脂５ａ〜５ｃで絶縁されている。アイレット４
は、外部に露出しているので、通常アースにして用いら
れる。
【０００８】図示しないキャップ（半導体レーザの出射
光を通す窓が設けられた金属製のもので、半導体素子を
外部の湿気等から保護するため、あるいは外力による機
械的な破壊を防止するため等に用いられる）をＬＤ１お
よびＯＰＩＣ３等を覆うように設け、抵抗溶接等により
アイレット４に固定することで、半導体レーザ装置が完
成する。
光を通す窓が設けられた金属製のもので、半導体素子を
外部の湿気等から保護するため、あるいは外力による機
械的な破壊を防止するため等に用いられる）をＬＤ１お
よびＯＰＩＣ３等を覆うように設け、抵抗溶接等により
アイレット４に固定することで、半導体レーザ装置が完
成する。
【０００９】ＬＤ１およびＯＰＩＣ３は、アイレット４
の突起部４ｂの上に搭載されている。リードピン１０と
ＬＤ１、またリードピン１０と電極３ａは、それぞれ柔
軟性に富んだ金属ワイヤ１１により電気的に接続されて
いる。このように、柔軟性に富んだ金属ワイヤ１１（通
常、φ２５μｍの金線）により接続することで、リード
ピン１０と電極３ａとの高さ、ＬＤ１とモニターＰＤ表
面との高さが異なっていても、それらの接続には問題が
ない。
の突起部４ｂの上に搭載されている。リードピン１０と
ＬＤ１、またリードピン１０と電極３ａは、それぞれ柔
軟性に富んだ金属ワイヤ１１により電気的に接続されて
いる。このように、柔軟性に富んだ金属ワイヤ１１（通
常、φ２５μｍの金線）により接続することで、リード
ピン１０と電極３ａとの高さ、ＬＤ１とモニターＰＤ表
面との高さが異なっていても、それらの接続には問題が
ない。
【００１０】
【発明が解決しようとする課題】通常、ステムとは、ア
イレット４、リードピン１０、およびリードピン１０を
埋設し固定するための樹脂５ａ〜５ｃからなる部分をい
う。このようなステムにまずＯＰＩＣ３を搭載し、次に
金属ワイヤ１１でＯＰＩＣ３とリードピン１０とを電気
的に接続し、その後にＬＤ１を搭載する。
イレット４、リードピン１０、およびリードピン１０を
埋設し固定するための樹脂５ａ〜５ｃからなる部分をい
う。このようなステムにまずＯＰＩＣ３を搭載し、次に
金属ワイヤ１１でＯＰＩＣ３とリードピン１０とを電気
的に接続し、その後にＬＤ１を搭載する。
【００１１】このとき、電極３ａとリードピン１０との
間の金属ワイヤ１１が誤って切断されることがある。ま
た、金属ワイヤ１１は柔軟であるため、ワイヤはねやワ
イヤ倒れ等が発生することがある。
間の金属ワイヤ１１が誤って切断されることがある。ま
た、金属ワイヤ１１は柔軟であるため、ワイヤはねやワ
イヤ倒れ等が発生することがある。
【００１２】ここで、ワイヤはねとは、金属ワイヤ１１
と電極３ａの、もしくは金属ワイヤ１１とリードピン１
０のボンディング不良により、一度ボンディングした金
属ワイヤ１１が電極３ａもしくはリードピン１０から剥
がれる現象をいう。また、ワイヤ倒れとは、電極３ａや
リードピン１０のボンディング面に対してほぼ垂直に延
びていた金属ワイヤ１１が、外力によって傾く現象をい
う。ワイヤ倒れが起きると、金属ワイヤ１１が所定の電
極３ａや所定のリードピン１０以外の電極、リードピン
またはアイレット等の導電体に接触したり、接触しない
までも間隔が狭くなって振動等により不意の接触が発生
したりしやすくなる。
と電極３ａの、もしくは金属ワイヤ１１とリードピン１
０のボンディング不良により、一度ボンディングした金
属ワイヤ１１が電極３ａもしくはリードピン１０から剥
がれる現象をいう。また、ワイヤ倒れとは、電極３ａや
リードピン１０のボンディング面に対してほぼ垂直に延
びていた金属ワイヤ１１が、外力によって傾く現象をい
う。ワイヤ倒れが起きると、金属ワイヤ１１が所定の電
極３ａや所定のリードピン１０以外の電極、リードピン
またはアイレット等の導電体に接触したり、接触しない
までも間隔が狭くなって振動等により不意の接触が発生
したりしやすくなる。
【００１３】半導体レーザ装置が完成した後にワイヤは
ねやワイヤ倒れが判明すると、不良品の発生という品質
問題の原因となる。また、半導体レーザ装置の製造中に
ワイヤはねやワイヤ倒れが判明すると、ワイヤボンダの
ボンディング条件調整のために装置の運転を停止させな
ければならず、生産効率が低下するという問題があっ
た。
ねやワイヤ倒れが判明すると、不良品の発生という品質
問題の原因となる。また、半導体レーザ装置の製造中に
ワイヤはねやワイヤ倒れが判明すると、ワイヤボンダの
ボンディング条件調整のために装置の運転を停止させな
ければならず、生産効率が低下するという問題があっ
た。
【００１４】本発明は、このような実情に鑑みてなされ
たものであり、ワイヤはねやワイヤ倒れが起きるおそれ
を防止することのできる半導体発光装置およびその製造
方法を提供することを課題とする。
たものであり、ワイヤはねやワイヤ倒れが起きるおそれ
を防止することのできる半導体発光装置およびその製造
方法を提供することを課題とする。
【００１５】
【課題を解決するための手段】本発明の１つの観点によ
れば、少なくとも受光用半導体素子が形成され、この半
導体素子の電極が表面に形成された基板が、樹脂にリー
ドピンを埋設したステムに搭載されてなる半導体発光装
置において、前記ステムの樹脂と前記基板との間の所定
部分が絶縁性樹脂で埋められ、かつ、前記リードピンと
前記基板表面の電極とが、該絶縁性樹脂の上を通って形
成された薄膜電極により接続されていることを特徴とす
る半導体発光装置が提供される。
れば、少なくとも受光用半導体素子が形成され、この半
導体素子の電極が表面に形成された基板が、樹脂にリー
ドピンを埋設したステムに搭載されてなる半導体発光装
置において、前記ステムの樹脂と前記基板との間の所定
部分が絶縁性樹脂で埋められ、かつ、前記リードピンと
前記基板表面の電極とが、該絶縁性樹脂の上を通って形
成された薄膜電極により接続されていることを特徴とす
る半導体発光装置が提供される。
【００１６】基板には、少なくとも受光用半導体素子が
形成されている。また、この基板の表面には、該半導体
素子の電極が形成されている。このような基板がステム
に搭載されて半導体発光装置が作られている。ここで、
ステムとは一般に、アイレット、リードピン、およびリ
ードピンを埋設し固定するための樹脂からなる部分をい
う。
形成されている。また、この基板の表面には、該半導体
素子の電極が形成されている。このような基板がステム
に搭載されて半導体発光装置が作られている。ここで、
ステムとは一般に、アイレット、リードピン、およびリ
ードピンを埋設し固定するための樹脂からなる部分をい
う。
【００１７】このステムの樹脂と基板との間の所定部分
−例えば、受光素子を一体化した集積回路とリードピン
との隙間−は絶縁性樹脂で埋められている。そして、リ
ードピンと基板表面の電極とは、該絶縁性樹脂の上を通
って形成された薄膜電極により接続されている。
−例えば、受光素子を一体化した集積回路とリードピン
との隙間−は絶縁性樹脂で埋められている。そして、リ
ードピンと基板表面の電極とは、該絶縁性樹脂の上を通
って形成された薄膜電極により接続されている。
【００１８】すなわち、本発明に係る半導体発光装置
は、従来用いていた金属ワイヤに代えて、ステムの樹脂
と基板との間の所定部分を絶縁性樹脂で埋めるととも
に、リードピンと基板表面の電極とを、該絶縁性樹脂の
上を通って形成された薄膜電極により接続したことを特
徴とするものである。
は、従来用いていた金属ワイヤに代えて、ステムの樹脂
と基板との間の所定部分を絶縁性樹脂で埋めるととも
に、リードピンと基板表面の電極とを、該絶縁性樹脂の
上を通って形成された薄膜電極により接続したことを特
徴とするものである。
【００１９】本発明に係る半導体発光装置によれば、ス
テムの樹脂と基板との間の所定部分を埋めた絶縁性樹脂
の上を通って形成された薄膜電極は、薄いものであり、
また下地である該絶縁性樹脂に付いているので、従来の
ようなワイヤ倒れが起きる心配がなく、ストレスがかか
っていないので、従来のようなワイヤはねが起きる心配
もない。
テムの樹脂と基板との間の所定部分を埋めた絶縁性樹脂
の上を通って形成された薄膜電極は、薄いものであり、
また下地である該絶縁性樹脂に付いているので、従来の
ようなワイヤ倒れが起きる心配がなく、ストレスがかか
っていないので、従来のようなワイヤはねが起きる心配
もない。
【００２０】本発明に係る半導体発光装置は、前記薄膜
電極が、導電性ダイボンドペーストであるのが好まし
い。この導電性ダイボンドペーストとしては例えば、熱
硬化性樹脂に針状またはフレーク状の銀を充填してなる
銀ペーストが好ましく用いられる。
電極が、導電性ダイボンドペーストであるのが好まし
い。この導電性ダイボンドペーストとしては例えば、熱
硬化性樹脂に針状またはフレーク状の銀を充填してなる
銀ペーストが好ましく用いられる。
【００２１】このように、前記薄膜電極が、導電性ダイ
ボンドペーストである場合には、ステムの樹脂と基板と
の間の所定部分を埋めた絶縁性樹脂の上を通る印刷を施
すことで、リードピンと基板表面の電極とを導電性ダイ
ボンドペーストによって簡単に電気的接続することがで
きる。
ボンドペーストである場合には、ステムの樹脂と基板と
の間の所定部分を埋めた絶縁性樹脂の上を通る印刷を施
すことで、リードピンと基板表面の電極とを導電性ダイ
ボンドペーストによって簡単に電気的接続することがで
きる。
【００２２】本発明に係る半導体発光装置は、前記基板
表面の電極の表面高さと前記リードピンの表面高さと
が、ほぼ等しくされているのが好ましい。
表面の電極の表面高さと前記リードピンの表面高さと
が、ほぼ等しくされているのが好ましい。
【００２３】このように、前記基板表面の電極の表面高
さと前記リードピンの表面高さとがほぼ等しくされてい
る場合には、ステムの樹脂と基板との間の所定部分を埋
めた絶縁性樹脂の上における該電極と該リードピンとの
距離がより短くなるので、両者を接続するための前記薄
膜電極の形成がいっそう容易になる。
さと前記リードピンの表面高さとがほぼ等しくされてい
る場合には、ステムの樹脂と基板との間の所定部分を埋
めた絶縁性樹脂の上における該電極と該リードピンとの
距離がより短くなるので、両者を接続するための前記薄
膜電極の形成がいっそう容易になる。
【００２４】本発明の別の観点によれば、少なくとも受
光用半導体素子が形成され、この半導体素子の電極が表
面に形成された基板を、樹脂にリードピンを埋設したス
テムに搭載する工程を備えてなる半導体発光装置の製造
方法において、前記ステムの樹脂と前記基板との間の所
定部分を絶縁性樹脂で埋める工程と、前記リードピンと
前記基板表面の電極とを該絶縁性樹脂の上を通って接続
するための薄膜電極を印刷法で形成する工程とをさらに
備えていることを特徴とする半導体発光装置の製造方法
が提供される。
光用半導体素子が形成され、この半導体素子の電極が表
面に形成された基板を、樹脂にリードピンを埋設したス
テムに搭載する工程を備えてなる半導体発光装置の製造
方法において、前記ステムの樹脂と前記基板との間の所
定部分を絶縁性樹脂で埋める工程と、前記リードピンと
前記基板表面の電極とを該絶縁性樹脂の上を通って接続
するための薄膜電極を印刷法で形成する工程とをさらに
備えていることを特徴とする半導体発光装置の製造方法
が提供される。
【００２５】すなわち、本発明に係る半導体発光装置の
製造方法は、従来、行っていた金属ワイヤの形成工程に
代えて、ステムの樹脂と基板との間の所定部分を絶縁性
樹脂で埋める工程と、リードピンと基板表面の電極とを
該絶縁性樹脂の上を通って接続するための薄膜電極を前
記のような印刷法で形成する工程とを施したことを特徴
とするものである。
製造方法は、従来、行っていた金属ワイヤの形成工程に
代えて、ステムの樹脂と基板との間の所定部分を絶縁性
樹脂で埋める工程と、リードピンと基板表面の電極とを
該絶縁性樹脂の上を通って接続するための薄膜電極を前
記のような印刷法で形成する工程とを施したことを特徴
とするものである。
【００２６】本発明に係る半導体発光装置の製造方法に
よれば、従来のような金属ワイヤを形成する代わりに、
ステムの樹脂と基板との間の所定部分を埋めた絶縁性樹
脂の上を通って薄膜電極を形成するが、この薄膜電極は
薄いものであり、また下地である該絶縁性樹脂に付いて
いるので、従来のようなワイヤ倒れが起きる心配がな
く、ストレスがかかっていないので、従来のようなワイ
ヤはねが起きる心配もない。さらに、印刷法を用いて該
薄膜電極を形成するので、複数の電極を同時に配線する
ことが可能になり、半導体発光装置の製造時間が短くて
すむ。
よれば、従来のような金属ワイヤを形成する代わりに、
ステムの樹脂と基板との間の所定部分を埋めた絶縁性樹
脂の上を通って薄膜電極を形成するが、この薄膜電極は
薄いものであり、また下地である該絶縁性樹脂に付いて
いるので、従来のようなワイヤ倒れが起きる心配がな
く、ストレスがかかっていないので、従来のようなワイ
ヤはねが起きる心配もない。さらに、印刷法を用いて該
薄膜電極を形成するので、複数の電極を同時に配線する
ことが可能になり、半導体発光装置の製造時間が短くて
すむ。
【００２７】本発明に係る半導体発光装置の製造方法
は、前記印刷法が、金属マスクを用いるものであるのが
好ましい。この金属マスクは、硬化させた絶縁性樹脂の
表面に配置する。
は、前記印刷法が、金属マスクを用いるものであるのが
好ましい。この金属マスクは、硬化させた絶縁性樹脂の
表面に配置する。
【００２８】このように、前記印刷法が、金属マスクを
用いるものである場合には、印刷法を用いて薄膜電極を
いっそう確実にかつ効率的に形成することができる。
用いるものである場合には、印刷法を用いて薄膜電極を
いっそう確実にかつ効率的に形成することができる。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。なお、本発明は、これによって限定されるもので
はない。
する。なお、本発明は、これによって限定されるもので
はない。
【００３０】図１〜図３を用いて本発明に係る半導体発
光装置としての半導体レーザ装置（ＬＤＧＵ）を説明す
る。図１は平面図、図２は正面図であり、図３は図２の
Ｘ方向から見た側面図である。なお、便宜上、従来のＬ
ＤＧＵと同じ部分については、同じ符号を付すことで、
詳細な説明を省略する。
光装置としての半導体レーザ装置（ＬＤＧＵ）を説明す
る。図１は平面図、図２は正面図であり、図３は図２の
Ｘ方向から見た側面図である。なお、便宜上、従来のＬ
ＤＧＵと同じ部分については、同じ符号を付すことで、
詳細な説明を省略する。
【００３１】アイレット４の突起部（金属ブロック）４
ｂの上に、受光素子を一体化した集積回路（ＯＰＩＣ）
３が接着剤等で固定されている。
ｂの上に、受光素子を一体化した集積回路（ＯＰＩＣ）
３が接着剤等で固定されている。
【００３２】ＯＰＩＣ３とリードピン１０との隙間１２
は、ＯＰＩＣ３を搭載する装置の搭載位置精度で制限さ
れ、通常１ｍｍ以下になっている。この隙間１２に絶縁
性樹脂６を滴下することで隙間１２を埋めて、その絶縁
性樹脂６を硬化させる。
は、ＯＰＩＣ３を搭載する装置の搭載位置精度で制限さ
れ、通常１ｍｍ以下になっている。この隙間１２に絶縁
性樹脂６を滴下することで隙間１２を埋めて、その絶縁
性樹脂６を硬化させる。
【００３３】この時、絶縁性樹脂６は、隙間１２の底部
に達していてもよいが、図３に示すように、隙間１２の
底部に達していなくてもよい。要は、絶縁性樹脂６が硬
化するまで、絶縁性樹脂６の表面が電極３ａの表面およ
びリードピン１０の表面と滑らかにつながっており、ほ
ぼ同じ高さに保たれていればよい。
に達していてもよいが、図３に示すように、隙間１２の
底部に達していなくてもよい。要は、絶縁性樹脂６が硬
化するまで、絶縁性樹脂６の表面が電極３ａの表面およ
びリードピン１０の表面と滑らかにつながっており、ほ
ぼ同じ高さに保たれていればよい。
【００３４】なお、図３には、ＯＰＩＣ４と樹脂５ｂと
の隙間１２についてのみ絶縁性樹脂６を滴下した状態を
示しているが、ＯＰＩＣ４と樹脂５ｃとの隙間１２につ
いても絶縁性樹脂６を滴下することは言うまでもない。
の隙間１２についてのみ絶縁性樹脂６を滴下した状態を
示しているが、ＯＰＩＣ４と樹脂５ｃとの隙間１２につ
いても絶縁性樹脂６を滴下することは言うまでもない。
【００３５】隙間１２を埋めるために使用する絶縁性樹
脂６としては、粘度の高いもの、例えば粘度が１０００
０Ｃｐ（センチポアズ）以上のものが望ましく、さらに
好ましくは、チクソ性の高いＵＶ樹脂を使用するものが
望ましい。ここで、チクソ性とは、樹脂を滴下したとき
にその樹脂が自身の形状を保とうとする性質であり、チ
クソ性が高いとは、樹脂が滴下されてから、周囲に広が
って行くまでの時間の長いことを意味する。
脂６としては、粘度の高いもの、例えば粘度が１０００
０Ｃｐ（センチポアズ）以上のものが望ましく、さらに
好ましくは、チクソ性の高いＵＶ樹脂を使用するものが
望ましい。ここで、チクソ性とは、樹脂を滴下したとき
にその樹脂が自身の形状を保とうとする性質であり、チ
クソ性が高いとは、樹脂が滴下されてから、周囲に広が
って行くまでの時間の長いことを意味する。
【００３６】絶縁性樹脂６にＵＶ光を照射して絶縁性樹
脂６を硬化させた後、表面電極３ａとリードピン１０と
の間を導電性ダイボンドペースト、例えば銀ペースト
（例えば、熱硬化性樹脂に針状またはフレーク状の銀を
充填したもの）で配線する。
脂６を硬化させた後、表面電極３ａとリードピン１０と
の間を導電性ダイボンドペースト、例えば銀ペースト
（例えば、熱硬化性樹脂に針状またはフレーク状の銀を
充填したもの）で配線する。
【００３７】すなわち、図４のように、銀ペースト１３
を塗布したスタンパ（またはローラ）９を、硬化させた
絶縁性樹脂６の表面に配置した金属マスク８の上から押
し付ける。そうすると、図５のように、通常の印刷と同
様に電極３ａとリードピン１０を接続するように、絶縁
性樹脂６の上を通って銀ペースト薄膜電極１４が形成さ
れる。
を塗布したスタンパ（またはローラ）９を、硬化させた
絶縁性樹脂６の表面に配置した金属マスク８の上から押
し付ける。そうすると、図５のように、通常の印刷と同
様に電極３ａとリードピン１０を接続するように、絶縁
性樹脂６の上を通って銀ペースト薄膜電極１４が形成さ
れる。
【００３８】銀ペースト薄膜電極１４は、電極３ａが複
数あっても同時に印刷することができるので、従来のよ
うに金属ワイヤで接続する場合に比べて、製造時間が短
くてすむ、という利点もある。薄膜電極１４の印刷後
に、温度を上昇させて銀ペースト１３を硬化させること
により配線が完了する。
数あっても同時に印刷することができるので、従来のよ
うに金属ワイヤで接続する場合に比べて、製造時間が短
くてすむ、という利点もある。薄膜電極１４の印刷後
に、温度を上昇させて銀ペースト１３を硬化させること
により配線が完了する。
【００３９】なお、突起部４ｂの高さをより低くして、
電極３ａの表面高さがリードピン１０の表面高さとほぼ
等しくなるようにすれば、印刷の途切れが少なくなるの
でより好ましいことは言うまでもない。
電極３ａの表面高さがリードピン１０の表面高さとほぼ
等しくなるようにすれば、印刷の途切れが少なくなるの
でより好ましいことは言うまでもない。
【００４０】
【発明の効果】本発明の請求項１に記載の半導体発光装
置にあっては、少なくとも受光用半導体素子が形成さ
れ、この半導体素子の電極が表面に形成された基板が、
樹脂にリードピンを埋設したステムに搭載されてなる半
導体発光装置において、前記ステムの樹脂と前記基板と
の間の所定部分が絶縁性樹脂で埋められ、かつ、前記リ
ードピンと前記基板表面の電極とが、該絶縁性樹脂の上
を通って形成された薄膜電極により接続されていること
を特徴とする。したがって、ステムの樹脂と基板との間
の所定部分を埋めた絶縁性樹脂の上を通って形成された
薄膜電極は、薄いものであり、また下地である該絶縁性
樹脂に付いているので、従来のようなワイヤ倒れが起き
る心配がなく、ストレスがかかっていないので、従来の
ようなワイヤはねが起きる心配もない。
置にあっては、少なくとも受光用半導体素子が形成さ
れ、この半導体素子の電極が表面に形成された基板が、
樹脂にリードピンを埋設したステムに搭載されてなる半
導体発光装置において、前記ステムの樹脂と前記基板と
の間の所定部分が絶縁性樹脂で埋められ、かつ、前記リ
ードピンと前記基板表面の電極とが、該絶縁性樹脂の上
を通って形成された薄膜電極により接続されていること
を特徴とする。したがって、ステムの樹脂と基板との間
の所定部分を埋めた絶縁性樹脂の上を通って形成された
薄膜電極は、薄いものであり、また下地である該絶縁性
樹脂に付いているので、従来のようなワイヤ倒れが起き
る心配がなく、ストレスがかかっていないので、従来の
ようなワイヤはねが起きる心配もない。
【００４１】本発明の請求項２に記載の半導体発光装置
にあっては、前記薄膜電極が、導電性ダイボンドペース
トであるので、ステムの樹脂と基板との間の所定部分を
埋めた絶縁性樹脂の上を通る印刷を施すことで、リード
ピンと基板表面の電極とを導電性ダイボンドペーストに
よって簡単に電気的接続することができる。
にあっては、前記薄膜電極が、導電性ダイボンドペース
トであるので、ステムの樹脂と基板との間の所定部分を
埋めた絶縁性樹脂の上を通る印刷を施すことで、リード
ピンと基板表面の電極とを導電性ダイボンドペーストに
よって簡単に電気的接続することができる。
【００４２】本発明の請求項３に記載の半導体発光装置
にあっては、前記基板表面の電極の表面高さと前記リー
ドピンの表面高さとが、ほぼ等しくされている。したが
って、ステムの樹脂と基板との間の所定部分を埋めた絶
縁性樹脂の上における該電極と該リードピンとの距離が
より短くなるので、両者を接続するための前記薄膜電極
の形成がいっそう容易になる。
にあっては、前記基板表面の電極の表面高さと前記リー
ドピンの表面高さとが、ほぼ等しくされている。したが
って、ステムの樹脂と基板との間の所定部分を埋めた絶
縁性樹脂の上における該電極と該リードピンとの距離が
より短くなるので、両者を接続するための前記薄膜電極
の形成がいっそう容易になる。
【００４３】本発明の請求項４に記載の半導体発光装置
の製造方法にあっては、少なくとも受光用半導体素子が
形成され、この半導体素子の電極が表面に形成された基
板を、樹脂にリードピンを埋設したステムに搭載する工
程を備えてなる半導体発光装置の製造方法において、前
記ステムの樹脂と前記基板との間の所定部分を絶縁性樹
脂で埋める工程と、前記リードピンと前記基板表面の電
極とを該絶縁性樹脂の上を通って接続するための薄膜電
極を印刷法で形成する工程とをさらに備えていることを
特徴とする。したがって、従来のような金属ワイヤを形
成する代わりに、ステムの樹脂と基板との間の所定部分
を埋めた絶縁性樹脂の上を通って薄膜電極を形成する
が、この薄膜電極は薄いものであり、また下地である該
絶縁性樹脂に付いているので、従来のようなワイヤ倒れ
が起きる心配がなく、ストレスがかかっていないので、
従来のようなワイヤはねが起きる心配もない。さらに、
印刷法を用いて該薄膜電極を形成するので、複数の電極
を同時に配線することが可能になり、半導体発光装置の
製造時間が短くてすむ。
の製造方法にあっては、少なくとも受光用半導体素子が
形成され、この半導体素子の電極が表面に形成された基
板を、樹脂にリードピンを埋設したステムに搭載する工
程を備えてなる半導体発光装置の製造方法において、前
記ステムの樹脂と前記基板との間の所定部分を絶縁性樹
脂で埋める工程と、前記リードピンと前記基板表面の電
極とを該絶縁性樹脂の上を通って接続するための薄膜電
極を印刷法で形成する工程とをさらに備えていることを
特徴とする。したがって、従来のような金属ワイヤを形
成する代わりに、ステムの樹脂と基板との間の所定部分
を埋めた絶縁性樹脂の上を通って薄膜電極を形成する
が、この薄膜電極は薄いものであり、また下地である該
絶縁性樹脂に付いているので、従来のようなワイヤ倒れ
が起きる心配がなく、ストレスがかかっていないので、
従来のようなワイヤはねが起きる心配もない。さらに、
印刷法を用いて該薄膜電極を形成するので、複数の電極
を同時に配線することが可能になり、半導体発光装置の
製造時間が短くてすむ。
【００４４】本発明の請求項５に記載の半導体発光装置
の製造方法にあっては、前記印刷法が、金属マスクを用
いるものであるので、印刷法を用いて薄膜電極をいっそ
う確実にかつ効率的に形成することができる。
の製造方法にあっては、前記印刷法が、金属マスクを用
いるものであるので、印刷法を用いて薄膜電極をいっそ
う確実にかつ効率的に形成することができる。
【図１】図１は、本発明の実施の形態に係る半導体発光
装置としての半導体レーザ装置の平面図である。
装置としての半導体レーザ装置の平面図である。
【図２】図２は、図１の半導体レーザ装置の正面図であ
る。
る。
【図３】図３は、図２の半導体レーザ装置をＸ方向から
見た側面図である。
見た側面図である。
【図４】図４は、図１の半導体レーザ装置に施される、
銀ペーストを用いて印刷法により配線を行う方法の第１
段階を示す側面図である。
銀ペーストを用いて印刷法により配線を行う方法の第１
段階を示す側面図である。
【図５】図５は、図１の半導体レーザ装置に施される、
銀ペーストを用いて印刷法により配線を行う方法の第２
段階を示す側面図である。
銀ペーストを用いて印刷法により配線を行う方法の第２
段階を示す側面図である。
【図６】図６は、従来の半導体レーザ装置の平面図であ
る。
る。
【図７】図７は、図６の半導体レーザ装置の正面図であ
る。
る。
【図８】図８は、図７の半導体レーザ装置をＸ方向から
見た側面図である。
見た側面図である。
１ 半導体レーザ素子 ２ Ｓｉサブマウント ３ 受光素子を一体化した集積回路 ３ａ 電極 ４ アイレット ４ａ 凹部 ４ｂ 突起部 ５ａ 樹脂 ５ｂ 樹脂 ５ｃ 樹脂 ６ 絶縁性樹脂 ８ 金属マスク １０ リードピン １１ 金属ワイヤ １２ 隙間 １３ 銀ペースト １４ 薄膜電極
Claims (5)
- 【請求項１】 少なくとも受光用半導体素子が形成さ
れ、この半導体素子の電極が表面に形成された基板が、
樹脂にリードピンを埋設したステムに搭載されてなる半
導体発光装置において、 前記ステムの樹脂と前記基板との間の所定部分が絶縁性
樹脂で埋められ、かつ、前記リードピンと前記基板表面
の電極とが、該絶縁性樹脂の上を通って形成された薄膜
電極により接続されていることを特徴とする半導体発光
装置。 - 【請求項２】 前記薄膜電極が、導電性ダイボンドペー
ストであることを特徴とする請求項１に記載の半導体発
光装置。 - 【請求項３】 前記基板表面の電極の表面高さと前記リ
ードピンの表面高さとが、ほぼ等しくされていることを
特徴とする請求項１または２に記載の半導体発光装置。 - 【請求項４】 少なくとも受光用半導体素子が形成さ
れ、この半導体素子の電極が表面に形成された基板を、
樹脂にリードピンを埋設したステムに搭載する工程を備
えてなる半導体発光装置の製造方法において、 前記ステムの樹脂と前記基板との間の所定部分を絶縁性
樹脂で埋める工程と、 前記リードピンと前記基板表面の電極とを該絶縁性樹脂
の上を通って接続するための薄膜電極を印刷法で形成す
る工程とをさらに備えていることを特徴とする半導体発
光装置の製造方法。 - 【請求項５】 前記印刷法が、金属マスクを用いるもの
であることを特徴とする請求項４に記載の半導体発光装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387443A JP2002190637A (ja) | 2000-12-20 | 2000-12-20 | 半導体発光装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387443A JP2002190637A (ja) | 2000-12-20 | 2000-12-20 | 半導体発光装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190637A true JP2002190637A (ja) | 2002-07-05 |
Family
ID=18854374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387443A Pending JP2002190637A (ja) | 2000-12-20 | 2000-12-20 | 半導体発光装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002190637A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019009171A (ja) * | 2017-06-21 | 2019-01-17 | スタンレー電気株式会社 | 半導体装置 |
-
2000
- 2000-12-20 JP JP2000387443A patent/JP2002190637A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019009171A (ja) * | 2017-06-21 | 2019-01-17 | スタンレー電気株式会社 | 半導体装置 |
| JP7096649B2 (ja) | 2017-06-21 | 2022-07-06 | スタンレー電気株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6369454B1 (en) | Semiconductor package and method for fabricating the same | |
| JP2809115B2 (ja) | 半導体装置とその製造方法 | |
| JP4614586B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH10135270A (ja) | 半導体装置及びその製造方法 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH1050883A (ja) | 半導体装置およびその製造方法 | |
| JP2002374005A (ja) | 光半導体装置 | |
| JP2014099584A (ja) | 半導体装置及びその製造方法 | |
| US20150060920A1 (en) | Wiring Substrate and Light Emitting Device | |
| US8030753B2 (en) | Semiconductor device and method for making the same | |
| JPH0837253A (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| JPH1050734A (ja) | チップ型半導体 | |
| JPH11191561A (ja) | 半導体装置の製造方法 | |
| US6242280B1 (en) | Method of interconnecting an electronic device | |
| JP2001352100A (ja) | 半導体発光素子 | |
| JPH11163204A (ja) | 半導体装置及びその実装構造 | |
| JP2002190637A (ja) | 半導体発光装置およびその製造方法 | |
| JPH0897330A (ja) | チップキャリア及びその製造方法 | |
| JP4389263B2 (ja) | 半導体発光装置の製法 | |
| JP2002280479A (ja) | 表面実装型の半導体装置 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| US20070054438A1 (en) | Carrier-free semiconductor package with stand-off member and fabrication method thereof | |
| US20240194660A1 (en) | Semiconductor apparatus and method for manufacturing semiconductor apparatus | |
| JP5336489B2 (ja) | 反射型発光ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051011 |