JP2002186247A - 投入制御機構付き電圧ポンプ - Google Patents
投入制御機構付き電圧ポンプInfo
- Publication number
- JP2002186247A JP2002186247A JP2001322789A JP2001322789A JP2002186247A JP 2002186247 A JP2002186247 A JP 2002186247A JP 2001322789 A JP2001322789 A JP 2001322789A JP 2001322789 A JP2001322789 A JP 2001322789A JP 2002186247 A JP2002186247 A JP 2002186247A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- voltage
- output
- pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 供給電圧の上昇時に作動が安定しており、ポ
ンプ給送される出力電圧をなるべく速やかに準備する投
入制御機構付き電圧ポンプを提供する。 【解決手段】 増大出力電圧を発生させるための電圧ポ
ンプ７が、供給電圧を導入するための端子３と増大出力
電圧の取り出し用端子４との間に接続されているトラン
ジスタ１をもつ投入制御機構を有する。電圧ポンプ７の
動作開始後に、トランジスタ１を通じて、増大出力電圧
は供給電圧から断ち切られる。切換スイッチ２は、出力
電圧または供給電圧の高い方をそれぞれトランジスタ１
の基板端子およびゲート端子に転送する。この投入制御
機構は、電圧ポンプ７の安全な立上がり動作における増
大出力電圧の早い時期でのスタンバイを可能にするので
あるが、必要となる回路コストはほんの僅かである。
ンプ給送される出力電圧をなるべく速やかに準備する投
入制御機構付き電圧ポンプを提供する。 【解決手段】 増大出力電圧を発生させるための電圧ポ
ンプ７が、供給電圧を導入するための端子３と増大出力
電圧の取り出し用端子４との間に接続されているトラン
ジスタ１をもつ投入制御機構を有する。電圧ポンプ７の
動作開始後に、トランジスタ１を通じて、増大出力電圧
は供給電圧から断ち切られる。切換スイッチ２は、出力
電圧または供給電圧の高い方をそれぞれトランジスタ１
の基板端子およびゲート端子に転送する。この投入制御
機構は、電圧ポンプ７の安全な立上がり動作における増
大出力電圧の早い時期でのスタンバイを可能にするので
あるが、必要となる回路コストはほんの僅かである。
Description
【０００１】
【発明の属する技術分野】本発明は、供給電圧以上の増
大出力電圧を供給する投入制御機構付き電圧ポンプに関
するものである。
大出力電圧を供給する投入制御機構付き電圧ポンプに関
するものである。
【０００２】
【従来の技術】電圧ポンプは、集積回路に導入される供
給電圧から、それ以上の、回路内機能ユニットの要求す
る高い電圧を発生させるために、集積回路に設けられ
る。
給電圧から、それ以上の、回路内機能ユニットの要求す
る高い電圧を発生させるために、集積回路に設けられ
る。
【０００３】例えば、集積半導体メモリー、特に、選択
自由アクセスによるダイナミックメモリー、いわゆるＤ
ＲＡＭ（Dynamic Random Access Memories）では、書込
みおよび読出しのためのメモリーセルへのアクセスは、
アクセストランジスタを経て行われる。
自由アクセスによるダイナミックメモリー、いわゆるＤ
ＲＡＭ（Dynamic Random Access Memories）では、書込
みおよび読出しのためのメモリーセルへのアクセスは、
アクセストランジスタを経て行われる。
【０００４】メモリーセルからの読出しのとき、メモリ
ー状態を表示する比較的小さい信号を、なるべく完全
に、乱れていない状態で読み出すために、アクセストラ
ンジスタは、完全に導通状態で接続されることが必要で
ある。アクセストランジスタは、この目的のために、供
給電圧に勝る制御電圧によって制御されなければならな
い。
ー状態を表示する比較的小さい信号を、なるべく完全
に、乱れていない状態で読み出すために、アクセストラ
ンジスタは、完全に導通状態で接続されることが必要で
ある。アクセストランジスタは、この目的のために、供
給電圧に勝る制御電圧によって制御されなければならな
い。
【０００５】メモリーセルアレイにおける、行と桁とに
区分されているマトリックス状の配置に応じて、複数の
アクセストランジスタは、共にワード線に接続されてい
る。メモリーセルアレイの１つの行へのアクセスのと
き、ワード線は、供給電圧より数値的に上の、ワード線
制御電圧を受ける。
区分されているマトリックス状の配置に応じて、複数の
アクセストランジスタは、共にワード線に接続されてい
る。メモリーセルアレイの１つの行へのアクセスのと
き、ワード線は、供給電圧より数値的に上の、ワード線
制御電圧を受ける。
【０００６】従来のＤＲＡＭでは、供給電圧は、グラウ
ンド（０Ｖ）を基準とすれば、約３．３Ｖである。ま
た、ワード線電圧は、３．３Ｖよりも上、例えば、３．
５Ｖである。
ンド（０Ｖ）を基準とすれば、約３．３Ｖである。ま
た、ワード線電圧は、３．３Ｖよりも上、例えば、３．
５Ｖである。
【０００７】このような増大出力電圧を生み出すため
に、電圧ポンプが用いられる。電圧ポンプは、供給電圧
を入力側から導入し、増大させたワード線電圧を出力側
から送り出すものである。
に、電圧ポンプが用いられる。電圧ポンプは、供給電圧
を入力側から導入し、増大させたワード線電圧を出力側
から送り出すものである。
【０００８】
【発明が解決しようとする課題】ところで、上記のよう
な電圧ポンプでは、その供給電圧（入力電圧）と出力電
圧との電圧差を、大きくし過ぎることは好ましくない。
このような条件（例えば出力電圧値や増幅率等）は、通
常の作動においてのみ保証される。
な電圧ポンプでは、その供給電圧（入力電圧）と出力電
圧との電圧差を、大きくし過ぎることは好ましくない。
このような条件（例えば出力電圧値や増幅率等）は、通
常の作動においてのみ保証される。
【０００９】しかしながら、供給電圧の投入時、供給電
圧が急激に上昇すると、電圧ポンプは、供給電圧に追従
するだけの十分な出力をもたない。電圧ポンプの供給電
圧は出力電圧よりも急速に上昇する。トランジスタ群の
信頼性の問題が生じる。
圧が急激に上昇すると、電圧ポンプは、供給電圧に追従
するだけの十分な出力をもたない。電圧ポンプの供給電
圧は出力電圧よりも急速に上昇する。トランジスタ群の
信頼性の問題が生じる。
【００１０】また、電圧ポンプは、最近では、１．５Ｖ
程度の最小供給電圧から信頼性を有するが、供給電圧が
低すぎる場合には、電圧ポンプは安全上の理由から遮断
しなければならない。一方で、増大出力電圧はできるだ
け早い時期に提供する必要がある。従って、電圧ポンプ
の作動準備は、供給電圧を印加した後、可能な限り速や
かに整えなければならない。
程度の最小供給電圧から信頼性を有するが、供給電圧が
低すぎる場合には、電圧ポンプは安全上の理由から遮断
しなければならない。一方で、増大出力電圧はできるだ
け早い時期に提供する必要がある。従って、電圧ポンプ
の作動準備は、供給電圧を印加した後、可能な限り速や
かに整えなければならない。
【００１１】本発明の課題は、供給電圧の上昇時に作動
が安定しており、ポンプ給送される出力電圧をなるべく
速やかに準備する投入制御機構付き電圧ポンプを提案す
ることである。
が安定しており、ポンプ給送される出力電圧をなるべく
速やかに準備する投入制御機構付き電圧ポンプを提案す
ることである。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の投入制御機構付き電圧ポンプは、供給電
圧用端子、増大出力電圧用端子、および、電圧ポンプの
投入制御のための回路構成を含んでおり、さらに、電圧
ポンプの投入制御のための回路構成が、第１トランジス
タ、切換スイッチ、第２トランジスタ、第３トランジス
タ、および、制御信号用端子を含むことを特徴としてお
り、第１トランジスタが基板端子と制御端子とを有し、
第１トランジスタの制御区間が、供給電圧用端子と増大
出力電圧用端子との間に接続されており、切換スイッチ
が、入力側で供給電圧用端子と増大出力電圧用端子とに
接続されており、そして、第１トランジスタの基板端子
に接続され、第１トランジスタの制御端子に連結されて
いる出力を有しており、切換スイッチにより、供給電圧
用端子または増大出力電圧用端子のどちらかが選択され
て切換スイッチの出力に投入可能となり、第２トランジ
スタの制御区間が、切換スイッチの出力と第１トランジ
スタの制御端子との間に接続されており、第３トランジ
スタの制御区間が、基準電位用端子と第１トランジスタ
の制御端子との間に接続されており、そして、制御信号
用端子により、電圧ポンプ、第２トランジスタおよび第
３トランジスタが投入可能となる回路構成となっている
構成である。
めに、本発明の投入制御機構付き電圧ポンプは、供給電
圧用端子、増大出力電圧用端子、および、電圧ポンプの
投入制御のための回路構成を含んでおり、さらに、電圧
ポンプの投入制御のための回路構成が、第１トランジス
タ、切換スイッチ、第２トランジスタ、第３トランジス
タ、および、制御信号用端子を含むことを特徴としてお
り、第１トランジスタが基板端子と制御端子とを有し、
第１トランジスタの制御区間が、供給電圧用端子と増大
出力電圧用端子との間に接続されており、切換スイッチ
が、入力側で供給電圧用端子と増大出力電圧用端子とに
接続されており、そして、第１トランジスタの基板端子
に接続され、第１トランジスタの制御端子に連結されて
いる出力を有しており、切換スイッチにより、供給電圧
用端子または増大出力電圧用端子のどちらかが選択され
て切換スイッチの出力に投入可能となり、第２トランジ
スタの制御区間が、切換スイッチの出力と第１トランジ
スタの制御端子との間に接続されており、第３トランジ
スタの制御区間が、基準電位用端子と第１トランジスタ
の制御端子との間に接続されており、そして、制御信号
用端子により、電圧ポンプ、第２トランジスタおよび第
３トランジスタが投入可能となる回路構成となっている
構成である。
【００１３】また、この投入制御機構付き電圧ポンプで
は、切換スイッチは、少なくとも２つのトランジスタを
有し、これらトランジスタの制御区間は、第１トランジ
スタの制御区間のそれぞれ１つの端子と切換スイッチの
出力との間に接続されており、そしてこれらトランジス
タの制御端子は、交差点を通って第１トランジスタの制
御区間端子に接続されていてもよい。
は、切換スイッチは、少なくとも２つのトランジスタを
有し、これらトランジスタの制御区間は、第１トランジ
スタの制御区間のそれぞれ１つの端子と切換スイッチの
出力との間に接続されており、そしてこれらトランジス
タの制御端子は、交差点を通って第１トランジスタの制
御区間端子に接続されていてもよい。
【００１４】また、この構成では、切換スイッチの少な
くとも２つのトランジスタの基板端子が、切換スイッチ
の出力に接続されていてもよい。
くとも２つのトランジスタの基板端子が、切換スイッチ
の出力に接続されていてもよい。
【００１５】また、第１トランジスタの基板端子は、切
換スイッチの出力に接続していてもよい。また、切換ス
イッチのトランジスタおよび第１トランジスタとして
は、ｐチャンネルＭＯＳトランジスタを使用することが
可能である。
換スイッチの出力に接続していてもよい。また、切換ス
イッチのトランジスタおよび第１トランジスタとして
は、ｐチャンネルＭＯＳトランジスタを使用することが
可能である。
【００１６】さらに、第２トランジスタおよび第３トラ
ンジスタを、相補型ＭＯＳトランジスタから構成しても
よい。また、この場合、第２トランジスタをｐチャンネ
ルＭＯＳトランジスタから構成するとともに、て第３ト
ランジスタをｎチャンネルＭＯＳトランジスタから構成
するようにしてもよい。
ンジスタを、相補型ＭＯＳトランジスタから構成しても
よい。また、この場合、第２トランジスタをｐチャンネ
ルＭＯＳトランジスタから構成するとともに、て第３ト
ランジスタをｎチャンネルＭＯＳトランジスタから構成
するようにしてもよい。
【００１７】また、本発明の投入制御機構付き電圧ポン
プに、出力側において制御信号用端子を有する論理回路
を備えるようにしてもよい。この論理回路には、入力側
において、供給電圧が印加されていることを表示する第
２の制御信号が導入可能であり、そして、また、この論
理回路には、増大出力電圧が、その値より電圧ポンプが
スタンバイする最小動作値に達したことを表示する第３
の制御信号が導入可能であることが好ましい。
プに、出力側において制御信号用端子を有する論理回路
を備えるようにしてもよい。この論理回路には、入力側
において、供給電圧が印加されていることを表示する第
２の制御信号が導入可能であり、そして、また、この論
理回路には、増大出力電圧が、その値より電圧ポンプが
スタンバイする最小動作値に達したことを表示する第３
の制御信号が導入可能であることが好ましい。
【００１８】また、この論理回路を、入力側において第
２の制御信号が導入可能であるインバーターと、入力側
においてインバーターの出力に連結し、第３の制御信号
により制御されることができ、そして出力側において制
御信号用端子を形成する否定論理和ゲートとを有する構
成としてもよい。
２の制御信号が導入可能であるインバーターと、入力側
においてインバーターの出力に連結し、第３の制御信号
により制御されることができ、そして出力側において制
御信号用端子を形成する否定論理和ゲートとを有する構
成としてもよい。
【００１９】本発明に従い、上記の課題は、供給電圧用
端子、増大出力電圧用端子、電圧ポンプの投入制御のた
めの回路構成を包括する投入制御機構付き電圧ポンプに
より解決される。電圧ポンプの投入制御のための回路構
成は、また、第１トランジスタ、切換スイッチ、第２ト
ランジスタ、第３トランジスタ、そして制御信号用端子
を備えており、制御区間が供給電圧用端子と増大出力電
圧用端子との間に接続されている第１トランジスタは、
基板端子と制御端子とを有している。
端子、増大出力電圧用端子、電圧ポンプの投入制御のた
めの回路構成を包括する投入制御機構付き電圧ポンプに
より解決される。電圧ポンプの投入制御のための回路構
成は、また、第１トランジスタ、切換スイッチ、第２ト
ランジスタ、第３トランジスタ、そして制御信号用端子
を備えており、制御区間が供給電圧用端子と増大出力電
圧用端子との間に接続されている第１トランジスタは、
基板端子と制御端子とを有している。
【００２０】切換スイッチは、入力側において供給電圧
用端子と増大出力電圧用端子とに接続されており、第１
トランジスタの基板端子に接続され、第１トランジスタ
の制御端子に結合されている出力を有している。そし
て、この切換スイッチにより、供給電圧用端子または増
大出力電圧用端子が、交互に切換スイッチの出力に投入
可能となる。
用端子と増大出力電圧用端子とに接続されており、第１
トランジスタの基板端子に接続され、第１トランジスタ
の制御端子に結合されている出力を有している。そし
て、この切換スイッチにより、供給電圧用端子または増
大出力電圧用端子が、交互に切換スイッチの出力に投入
可能となる。
【００２１】第２トランジスタに関しては、その制御区
間が、切換スイッチの出力と第１トランジスタの制御端
子との間に接続されている。また、第３トランジスタに
関しては、その制御区間が、基準電位のための端子と第
１トランジスタの制御端子との間に接続されている。ま
た、制御信号のための端子に関する制御信号に応じて、
電圧ポンプ、第２トランジスタ、そして第３トランジス
タが開閉可能となっている。
間が、切換スイッチの出力と第１トランジスタの制御端
子との間に接続されている。また、第３トランジスタに
関しては、その制御区間が、基準電位のための端子と第
１トランジスタの制御端子との間に接続されている。ま
た、制御信号のための端子に関する制御信号に応じて、
電圧ポンプ、第２トランジスタ、そして第３トランジス
タが開閉可能となっている。
【００２２】本発明による電圧ポンプにおける投入制御
により、電圧ポンプの安定動作のために十分な大きさの
出力電圧が得られるとき、電圧ポンプの動作準備（動作
スタンバイ）ができるまで、増大ポンプ電圧（増大され
る電圧）のための出力（出力端子）は、外部から導入さ
れる（外部に発生する）供給電圧により予備充電され
る。
により、電圧ポンプの安定動作のために十分な大きさの
出力電圧が得られるとき、電圧ポンプの動作準備（動作
スタンバイ）ができるまで、増大ポンプ電圧（増大され
る電圧）のための出力（出力端子）は、外部から導入さ
れる（外部に発生する）供給電圧により予備充電され
る。
【００２３】そのあと、電圧ポンプ（または平行モード
では複数の電圧ポンプ）が投入される（動作を開始す
る）。このとき、増大ポンプ電圧のための出力端子は、
外部から導入される供給電圧との接続を断ち切る（供給
電圧から減結合される）。
では複数の電圧ポンプ）が投入される（動作を開始す
る）。このとき、増大ポンプ電圧のための出力端子は、
外部から導入される供給電圧との接続を断ち切る（供給
電圧から減結合される）。
【００２４】この過程は、本発明による投入制御では、
外部供給電圧用端子とポンプ給送される出力電圧用端子
との間に接続されていて、適切に制御される第１トラン
ジスタにより実現される。
外部供給電圧用端子とポンプ給送される出力電圧用端子
との間に接続されていて、適切に制御される第１トラン
ジスタにより実現される。
【００２５】この第１トランジスタの基板端子は、外部
供給電圧が出力に再投入されるとき、その外部供給電圧
を基板端子に接続させ、そして外部供給電圧が出力と切
断されたとき（出力から減結合されたとき）、ポンプ給
送される出力電圧を基板端子に再伝達する切換スイッチ
により制御されるという優れた特徴を有する。
供給電圧が出力に再投入されるとき、その外部供給電圧
を基板端子に接続させ、そして外部供給電圧が出力と切
断されたとき（出力から減結合されたとき）、ポンプ給
送される出力電圧を基板端子に再伝達する切換スイッチ
により制御されるという優れた特徴を有する。
【００２６】この場合、第１トランジスタの基板端子
は、それぞれ外部導入出力電圧またはポンプ給送出力電
圧（増大ポンプ電圧）のうち高い方の出力電圧を受け
る。第１トランジスタは、特に、ｎ−ドープされたキャ
ビティに設けられるｐチャンネルＭＯＳトランジスタで
あることが好ましい。
は、それぞれ外部導入出力電圧またはポンプ給送出力電
圧（増大ポンプ電圧）のうち高い方の出力電圧を受け
る。第１トランジスタは、特に、ｎ−ドープされたキャ
ビティに設けられるｐチャンネルＭＯＳトランジスタで
あることが好ましい。
【００２７】基板端子ないしは第１トランジスタの基板
が設けられているキャビティの上記の制御により、この
トランジスタのソース／ドレイン端子からキャビティへ
電流が流出することを防止できる。
が設けられているキャビティの上記の制御により、この
トランジスタのソース／ドレイン端子からキャビティへ
電流が流出することを防止できる。
【００２８】切換スイッチの両方の入力は、この第１ト
ランジスタにおける制御される電流パスの端子に接続さ
れる。出力側において、切換スイッチは、基板端子ない
しは第１トランジスタのキャビティ端子に接続されてい
る。切換スイッチのトランジスタは、ｐチャンネルＭＯ
Ｓトランジスタである。これらのトランジスタのゲート
端子は、交差して、切換スイッチの入力端子に接続され
ている。これは、切換スイッチの一方の入力端子に連結
しているトランジスタのゲート端子が、それぞれ他方の
入力（入力端子）に接続されていることを意味する。
ランジスタにおける制御される電流パスの端子に接続さ
れる。出力側において、切換スイッチは、基板端子ない
しは第１トランジスタのキャビティ端子に接続されてい
る。切換スイッチのトランジスタは、ｐチャンネルＭＯ
Ｓトランジスタである。これらのトランジスタのゲート
端子は、交差して、切換スイッチの入力端子に接続され
ている。これは、切換スイッチの一方の入力端子に連結
しているトランジスタのゲート端子が、それぞれ他方の
入力（入力端子）に接続されていることを意味する。
【００２９】電圧ポンプの動作スタンバイに対応する制
御信号（動作スタンバイを表示する制御信号）は、充電
ポンプの動作準備が完了したとき（動作スタンバイとな
ったとき）、第１トランジスタの制御端子を基準電位
（グラウンド）に連結する第２トランジスタを制御す
る。そうでないときは、この第２トランジスタは遮断さ
れている。
御信号（動作スタンバイを表示する制御信号）は、充電
ポンプの動作準備が完了したとき（動作スタンバイとな
ったとき）、第１トランジスタの制御端子を基準電位
（グラウンド）に連結する第２トランジスタを制御す
る。そうでないときは、この第２トランジスタは遮断さ
れている。
【００３０】そのあと、この作動状態においてポンプ給
送される出力電圧を運ぶ切換スイッチ出力は、第３トラ
ンジスタを介して第１トランジスタの制御端子に入力さ
れる（対応する）。これにより、外部供給電圧用端子
は、上述したように、ポンプ給送される出力電圧のため
の端子から切り離される（減結合される）。
送される出力電圧を運ぶ切換スイッチ出力は、第３トラ
ンジスタを介して第１トランジスタの制御端子に入力さ
れる（対応する）。これにより、外部供給電圧用端子
は、上述したように、ポンプ給送される出力電圧のため
の端子から切り離される（減結合される）。
【００３１】第２トランジスタは、他のチャンネル型の
トランジスタ、すなわち、ｎチャンネルＭＯＳトランジ
スタである。第３トランジスタは、切換スイッチないし
は第１トランジスタのトランジスタと同じ型、すなわ
ち、ｐチャンネルＭＯＳトランジスタである。第２・第
３トランジスタは、電圧ポンプの動作スタンバイに対応
する信号（動作スタンバイを表示する信号）により同時
に制御される。従って、これら第２・第３トランジスタ
は、交互に導通、または遮断状態となる。
トランジスタ、すなわち、ｎチャンネルＭＯＳトランジ
スタである。第３トランジスタは、切換スイッチないし
は第１トランジスタのトランジスタと同じ型、すなわ
ち、ｐチャンネルＭＯＳトランジスタである。第２・第
３トランジスタは、電圧ポンプの動作スタンバイに対応
する信号（動作スタンバイを表示する信号）により同時
に制御される。従って、これら第２・第３トランジスタ
は、交互に導通、または遮断状態となる。
【００３２】電圧ポンプの動作スタンバイを制御する信
号は、論理回路から発生させられる。この論理回路に
も、入力側において、動作状態を示す制御信号が導入さ
れる。すなわち、この論理回路には、集積回路が確実に
動作スタンバイ状態にあることに対応する（動作スタン
バイ状態にあることを表示する）第２の制御信号と、電
圧ポンプの安定動作のための最小電圧が達成されている
ことに対応する（達成されていることを表示する）第３
制御信号が導入される。
号は、論理回路から発生させられる。この論理回路に
も、入力側において、動作状態を示す制御信号が導入さ
れる。すなわち、この論理回路には、集積回路が確実に
動作スタンバイ状態にあることに対応する（動作スタン
バイ状態にあることを表示する）第２の制御信号と、電
圧ポンプの安定動作のための最小電圧が達成されている
ことに対応する（達成されていることを表示する）第３
制御信号が導入される。
【００３３】これらの両信号から、適切なロジック要素
により、電圧ポンプの動作スタンバイを制御する第１制
御信号が生み出される。詳しく言えば、ロジック装置に
おいて、第２制御信号（あるいは第１制御信号）が、否
定論理和ゲート（ＮＯＲゲート）の第１入力に対応する
インバーターに導入される。第３制御信号は、ＮＯＲゲ
ートの第２入力に直接に導かれる。ロジック装置の出力
は、ＮＯＲゲートの出力により形成される。
により、電圧ポンプの動作スタンバイを制御する第１制
御信号が生み出される。詳しく言えば、ロジック装置に
おいて、第２制御信号（あるいは第１制御信号）が、否
定論理和ゲート（ＮＯＲゲート）の第１入力に対応する
インバーターに導入される。第３制御信号は、ＮＯＲゲ
ートの第２入力に直接に導かれる。ロジック装置の出力
は、ＮＯＲゲートの出力により形成される。
【００３４】上述した投入制御機構付き電圧ポンプによ
り、ポンプ給送される出力電圧が、供給電圧の印加後、
可能な限り早期にスタンバイ可能となり、しかし、それ
にもかかわらず、電圧ポンプは、十分に大きい最小動作
電圧が外部から集積回路に印加されてからはじめて投入
されることが実現される。投入制御機構は比較的僅かの
構成要素を必要とするだけであり、従って、集積回路を
構成するときスペースが僅かですむことを特徴とする。
これにより、投入制御機構のレイアウトは比較的簡単で
ある。
り、ポンプ給送される出力電圧が、供給電圧の印加後、
可能な限り早期にスタンバイ可能となり、しかし、それ
にもかかわらず、電圧ポンプは、十分に大きい最小動作
電圧が外部から集積回路に印加されてからはじめて投入
されることが実現される。投入制御機構は比較的僅かの
構成要素を必要とするだけであり、従って、集積回路を
構成するときスペースが僅かですむことを特徴とする。
これにより、投入制御機構のレイアウトは比較的簡単で
ある。
【００３５】
【発明の実施の形態】以下に、図面を用いて、１つの実
施形態の範囲内で本発明を詳述する。図１は、本発明に
よる電圧ポンプ（出力ポンプ）７を含む集積回路を示す
説明図である。また、図２（ａ）（ｂ）は、図１に示し
た回路における電圧および信号の時間経過を示すグラフ
である。
施形態の範囲内で本発明を詳述する。図１は、本発明に
よる電圧ポンプ（出力ポンプ）７を含む集積回路を示す
説明図である。また、図２（ａ）（ｂ）は、図１に示し
た回路における電圧および信号の時間経過を示すグラフ
である。
【００３６】図１に、投入制御用回路構成により制御さ
れる電圧ポンプ７を示す。電圧ポンプ７には、外部供給
電圧ＶＥＸＴが導入される。この外部供給電圧ＶＥＸＴ
は、回路構成を収容している集積回路の端子３を介し
て、外部から導入されるように設定されている。この外
部供給電圧は、例えば、３．３Ｖであり、アース端子３
１により供給される基準電位（０Ｖ）を基準としてい
る。
れる電圧ポンプ７を示す。電圧ポンプ７には、外部供給
電圧ＶＥＸＴが導入される。この外部供給電圧ＶＥＸＴ
は、回路構成を収容している集積回路の端子３を介し
て、外部から導入されるように設定されている。この外
部供給電圧は、例えば、３．３Ｖであり、アース端子３
１により供給される基準電位（０Ｖ）を基準としてい
る。
【００３７】電圧ポンプ７の出力端子７１は、電圧ポン
プ７の定常モードにおいて、端子４に電圧ＶＰＰを供給
するようになっている。この電圧ＶＰＰは、供給電圧Ｖ
ＥＸＴより高い電位、例えば、３．５Ｖの電位にある。
そして、増大されたポンプ電圧（増大ポンプ電圧）ＶＰ
Ｐを、集積回路の他の機能ユニットに１つの端子を介し
て供給することにより、例えば、ＤＲＡＭのワード線を
駆動することができる。
プ７の定常モードにおいて、端子４に電圧ＶＰＰを供給
するようになっている。この電圧ＶＰＰは、供給電圧Ｖ
ＥＸＴより高い電位、例えば、３．５Ｖの電位にある。
そして、増大されたポンプ電圧（増大ポンプ電圧）ＶＰ
Ｐを、集積回路の他の機能ユニットに１つの端子を介し
て供給することにより、例えば、ＤＲＡＭのワード線を
駆動することができる。
【００３８】また、電圧ポンプ７は、自身に導入される
制御信号ＶＰＰＰＯＮがハイレベルになると、運転（駆
動）を開始するように設定されている。
制御信号ＶＰＰＰＯＮがハイレベルになると、運転（駆
動）を開始するように設定されている。
【００３９】また、図１の構成では、供給電位ＶＥＸＴ
を導入するための端子３が、スイッチングトランジスタ
（トランジスタ）１を通じて、増大された出力電圧ＶＰ
Ｐをピックアップするための端子４と結合されるように
なっている。
を導入するための端子３が、スイッチングトランジスタ
（トランジスタ）１を通じて、増大された出力電圧ＶＰ
Ｐをピックアップするための端子４と結合されるように
なっている。
【００４０】このトランジスタ１は、ｐチャンネルＭＯ
Ｓトランジスタである。また、ソース／ドレイン−ドー
ピングエリアを連結するための、トランジスタ１の制御
パス（制御されるトランジスタ１のパス）は、端子３と
端子４との間に接続されている。さらに、これらの端子
３・４には、切換スイッチ２の入力が接続されている。
Ｓトランジスタである。また、ソース／ドレイン−ドー
ピングエリアを連結するための、トランジスタ１の制御
パス（制御されるトランジスタ１のパス）は、端子３と
端子４との間に接続されている。さらに、これらの端子
３・４には、切換スイッチ２の入力が接続されている。
【００４１】切換スイッチ２の出力端子（出力線）２３
は、トランジスタ１の基板端子に接続されている。そし
て、切換スイッチ２の状態（投入状態）に応じて、端子
３の外部供給電圧ＶＥＸＴ、または、出力端子４の増大
ポンプ電圧ＶＰＰのいずれかが、出力側において出力端
子２３に転送され、そトランジスタ１の基板端子に導入
されるようになっている。
は、トランジスタ１の基板端子に接続されている。そし
て、切換スイッチ２の状態（投入状態）に応じて、端子
３の外部供給電圧ＶＥＸＴ、または、出力端子４の増大
ポンプ電圧ＶＰＰのいずれかが、出力側において出力端
子２３に転送され、そトランジスタ１の基板端子に導入
されるようになっている。
【００４２】また、トランジスタ１のゲート端子は、ｎ
チャンネルＭＯＳトランジスタ６を通じて、基準電位端
子３１に連結されることが可能となっている。このトラ
ンジスタ６のゲート端子（制御端子）は、信号ＶＰＰＰ
ＯＮにより制御される。同様に、トランジスタ５（トラ
ンジスタ５のゲート）も、信号ＶＰＰＰＯＮにより制御
される。さらに、切換スイッチ２の出力端子２３は、ｐ
チャンネルＭＯＳトランジスタ５を通じて、トランジス
タ１のゲート端子に連結されている。
チャンネルＭＯＳトランジスタ６を通じて、基準電位端
子３１に連結されることが可能となっている。このトラ
ンジスタ６のゲート端子（制御端子）は、信号ＶＰＰＰ
ＯＮにより制御される。同様に、トランジスタ５（トラ
ンジスタ５のゲート）も、信号ＶＰＰＰＯＮにより制御
される。さらに、切換スイッチ２の出力端子２３は、ｐ
チャンネルＭＯＳトランジスタ５を通じて、トランジス
タ１のゲート端子に連結されている。
【００４３】なお、上記のトランジスタ５・６は、相補
的に、導通状態あるいは遮断状態、または、遮断状態あ
るいは導通状態となるように切り換えられる（トランジ
スタ５・６の一方が遮断状態となるとき、他方が導通状
態となるように切り換えられる）。すなわち、これらト
ランジスタ５・６は、相補型ＭＯＳトランジスタであ
る。
的に、導通状態あるいは遮断状態、または、遮断状態あ
るいは導通状態となるように切り換えられる（トランジ
スタ５・６の一方が遮断状態となるとき、他方が導通状
態となるように切り換えられる）。すなわち、これらト
ランジスタ５・６は、相補型ＭＯＳトランジスタであ
る。
【００４４】図１に示した構成は、トランジスタ１の導
通により制御される。そして、トランジスタは、一方の
電流パス側は切換スイッチ２により、また、他方のゲー
ト側はトランジスタ５・６により制御されるようになっ
ている。
通により制御される。そして、トランジスタは、一方の
電流パス側は切換スイッチ２により、また、他方のゲー
ト側はトランジスタ５・６により制御されるようになっ
ている。
【００４５】電圧ポンプ７がまだ作動しておらず、制御
信号ＶＰＰＰＯＮがハイレベルになると、トランジスタ
５が遮断され、トランジスタ６が導通する。そして、ト
ランジスタ１のゲート端子が、基準電位端子３（アース
端子）３１に連結される。これによりトランジスタ１が
導通し、出力端子４には、端子３から外部供給電圧ＶＥ
ＸＴが供給される。
信号ＶＰＰＰＯＮがハイレベルになると、トランジスタ
５が遮断され、トランジスタ６が導通する。そして、ト
ランジスタ１のゲート端子が、基準電位端子３（アース
端子）３１に連結される。これによりトランジスタ１が
導通し、出力端子４には、端子３から外部供給電圧ＶＥ
ＸＴが供給される。
【００４６】電圧ポンプ７が作動しているときは、制御
信号ＶＰＰＰＯＮはローレベルとなる。この場合は、ト
ランジスタ５が導通し、トランジスタ６が閉じる。さら
に、切換スイッチ２は、端子３の外部供給電圧ＶＥＸＴ
を、その出力端子２３および導通状態のトランジスタ５
を通じて、トランジスタ１のゲート端子に投入する。こ
れにより、トランジスタ１は遮断され、出力端子４に
は、電圧ポンプ７から発生する増大された出力電圧ＶＰ
Ｐが供給される。そして、切換スイッチ２は、その出力
端子２３を端子４と連結し、増大された出力電圧ＶＰＰ
を、トランジスタ１の基板端子２３に供給する。
信号ＶＰＰＰＯＮはローレベルとなる。この場合は、ト
ランジスタ５が導通し、トランジスタ６が閉じる。さら
に、切換スイッチ２は、端子３の外部供給電圧ＶＥＸＴ
を、その出力端子２３および導通状態のトランジスタ５
を通じて、トランジスタ１のゲート端子に投入する。こ
れにより、トランジスタ１は遮断され、出力端子４に
は、電圧ポンプ７から発生する増大された出力電圧ＶＰ
Ｐが供給される。そして、切換スイッチ２は、その出力
端子２３を端子４と連結し、増大された出力電圧ＶＰＰ
を、トランジスタ１の基板端子２３に供給する。
【００４７】ここで、図２（ａ）は、外部から導入され
る供給電圧ＶＥＸＴ、および、出力側で発生する増大出
力電圧ＶＰＰを示すグラフである。また、図２（ｂ）
は、制御信号ＶＰＰＰＯＮ１およびＶＰＰＰＯＮ２の信
号変化を示すグラフである。
る供給電圧ＶＥＸＴ、および、出力側で発生する増大出
力電圧ＶＰＰを示すグラフである。また、図２（ｂ）
は、制御信号ＶＰＰＰＯＮ１およびＶＰＰＰＯＮ２の信
号変化を示すグラフである。
【００４８】これらのグラフに示すように、供給電圧Ｖ
ＥＸＴは、時点ｔ0 において投入され、その後、その最
大値３．５Ｖにまで上昇してゆく。そして、この供給電
圧ＶＥＸＴが、時点ｔ1 に閾値（しきい値）に達する
と、信号ＶＰＰＰＯＮ１が活性化される（ハイレベルと
なる）。この期間中（時点ｔ2 まで）に、トランジスタ
１が導通状態となり（すなわち、トランジスタ１が投入
され）、電圧入力端子３を通じて出力端子４が充電され
る。
ＥＸＴは、時点ｔ0 において投入され、その後、その最
大値３．５Ｖにまで上昇してゆく。そして、この供給電
圧ＶＥＸＴが、時点ｔ1 に閾値（しきい値）に達する
と、信号ＶＰＰＰＯＮ１が活性化される（ハイレベルと
なる）。この期間中（時点ｔ2 まで）に、トランジスタ
１が導通状態となり（すなわち、トランジスタ１が投入
され）、電圧入力端子３を通じて出力端子４が充電され
る。
【００４９】その後、時点ｔ2 において、出力電圧ＶＰ
Ｐと入力電圧ＶＥＸＴとの差が十分に小さくなると、信
号ＶＰＰＰＯＮ２が活性化される（ハイレベルとな
る）。その結果、電圧ポンプ７が起動し、電圧ポンプ７
の出力端子により、出力端子４に、電圧ポンプ７の出力
が供給される。その後、出力電圧ＶＰＰは上昇し、時点
ｔ 3 において、供給電圧ＶＥＸＴより高い値を有する定
常状態となる。
Ｐと入力電圧ＶＥＸＴとの差が十分に小さくなると、信
号ＶＰＰＰＯＮ２が活性化される（ハイレベルとな
る）。その結果、電圧ポンプ７が起動し、電圧ポンプ７
の出力端子により、出力端子４に、電圧ポンプ７の出力
が供給される。その後、出力電圧ＶＰＰは上昇し、時点
ｔ 3 において、供給電圧ＶＥＸＴより高い値を有する定
常状態となる。
【００５０】ここで、切換スイッチ２を詳細に説明す
る。切換スイッチ２は、最初のｐチャンネルＭＯＳトラ
ンジスタ２２を有している。そして、トランジスタ２２
に制御される区間は、端子３と共通節点２４との間に接
続された区間である。また、共通節点２４は、同時に、
切換スイッチ２の出力端子２３をも形成している。ま
た、次のｐチャンネルＭＯＳトランジスタ２１のドレイ
ン−ソース区間（制御区間）は、端子４と共通節点２４
との間に接続された区間である。
る。切換スイッチ２は、最初のｐチャンネルＭＯＳトラ
ンジスタ２２を有している。そして、トランジスタ２２
に制御される区間は、端子３と共通節点２４との間に接
続された区間である。また、共通節点２４は、同時に、
切換スイッチ２の出力端子２３をも形成している。ま
た、次のｐチャンネルＭＯＳトランジスタ２１のドレイ
ン−ソース区間（制御区間）は、端子４と共通節点２４
との間に接続された区間である。
【００５１】トランジスタ２２のゲート端子は、トラン
ジスタ２１のドレイン端子と、端子４と連結されている
切換スイッチ２の入力（入力端子）と連結している。ト
ランジスタ２１のゲート端子は、トランジスタ２２のド
レイン端子と、端子３と連結している切換スイッチ２の
入力（入力端子）と連結している。従って、トランジス
タ２１（２２）のゲート端子は、節点を通じて、トラン
ジスタ２２（２１）のドレイン端子に結合されている。
ジスタ２１のドレイン端子と、端子４と連結されている
切換スイッチ２の入力（入力端子）と連結している。ト
ランジスタ２１のゲート端子は、トランジスタ２２のド
レイン端子と、端子３と連結している切換スイッチ２の
入力（入力端子）と連結している。従って、トランジス
タ２１（２２）のゲート端子は、節点を通じて、トラン
ジスタ２２（２１）のドレイン端子に結合されている。
【００５２】また、切換スイッチ２は、切換スイッチの
入力側に介在する電圧ＶＥＸＴ・ＶＰＰの高い方の電圧
を出力端子２３に転送するように設定されている。
入力側に介在する電圧ＶＥＸＴ・ＶＰＰの高い方の電圧
を出力端子２３に転送するように設定されている。
【００５３】また、回路は、例えば、ｐ基板において実
現することができる。この場合、ｐチャンネル・トラン
ジスタ２１・２２は、ｎ−キャビティに位置する。ｎ−
キャビティは、共通節点２４に接続されている。
現することができる。この場合、ｐチャンネル・トラン
ジスタ２１・２２は、ｎ−キャビティに位置する。ｎ−
キャビティは、共通節点２４に接続されている。
【００５４】また、電圧ポンプ７を制御するための制御
信号ＶＰＰＰＯＮは、ロジック装置８により生成され、
その出力端子８５から出力される。出力端子８５は、ト
ランジスタ５・６のゲート端子、および、電圧ポンプ７
の適切な制御入力に連結されている。
信号ＶＰＰＰＯＮは、ロジック装置８により生成され、
その出力端子８５から出力される。出力端子８５は、ト
ランジスタ５・６のゲート端子、および、電圧ポンプ７
の適切な制御入力に連結されている。
【００５５】また、このロジック装置８には、入力端子
８３から制御信号ＶＰＰＰＯＮ１が導入される。この制
御信号ＶＰＰＰＯＮ１は、回路に印加された供給電圧Ｖ
ＥＸＴを、端子３を介して端子４に印加するときにハイ
レベルとなる。
８３から制御信号ＶＰＰＰＯＮ１が導入される。この制
御信号ＶＰＰＰＯＮ１は、回路に印加された供給電圧Ｖ
ＥＸＴを、端子３を介して端子４に印加するときにハイ
レベルとなる。
【００５６】ロジック装置（論理回路）８における他の
入力端子８４には、別の制御信号ＶＰＰＰＯＮ２が導入
される。この制御信号ＶＰＰＰＯＮ２は、電圧ポンプ７
が動作を開始できる程度に、出力電圧ＶＰＰが十分に高
くなったとき（供給電圧ＶＥＸＴとの差が小さくなった
とき）にハイレベルとなる。
入力端子８４には、別の制御信号ＶＰＰＰＯＮ２が導入
される。この制御信号ＶＰＰＰＯＮ２は、電圧ポンプ７
が動作を開始できる程度に、出力電圧ＶＰＰが十分に高
くなったとき（供給電圧ＶＥＸＴとの差が小さくなった
とき）にハイレベルとなる。
【００５７】詳しくいえば、ロジック装置８は、入力端
子８３に接続されているインバーター８１を有する。さ
らに、ロジック装置８は、インバーター８１の出力端子
および入力端子８４に連結している、ＮＯＲゲート８２
を有する。ロジック装置（論理回路）８の出力端子８５
は、ＮＯＲゲート８２の出力を出力するように設定され
ている。
子８３に接続されているインバーター８１を有する。さ
らに、ロジック装置８は、インバーター８１の出力端子
および入力端子８４に連結している、ＮＯＲゲート８２
を有する。ロジック装置（論理回路）８の出力端子８５
は、ＮＯＲゲート８２の出力を出力するように設定され
ている。
【００５８】トランジスタ１は、集積回路における半導
体基板のｎ−キャビティの中に、ｐチャンネルＭＯＳト
ランジスタとして配置されている。キャビティ端子は、
切換スイッチ２の出力端子２３から、出力端子４に入力
される供給電圧ＶＥＸＴまたは電圧ＶＰＰの高い方を入
力されるようになっている。これにより、トランジスタ
１のドレイン領域とソース領域との間に生じうる漏れ電
流を回避できる。
体基板のｎ−キャビティの中に、ｐチャンネルＭＯＳト
ランジスタとして配置されている。キャビティ端子は、
切換スイッチ２の出力端子２３から、出力端子４に入力
される供給電圧ＶＥＸＴまたは電圧ＶＰＰの高い方を入
力されるようになっている。これにより、トランジスタ
１のドレイン領域とソース領域との間に生じうる漏れ電
流を回避できる。
【００５９】図１に示した投入制御機構（制御回路）の
ためのコストは、トランジスタ５個と、ロジック装置８
とに関するものだけである。従って、全体として、投入
制御のために追加の必要な構成要素は比較的少ない。
ためのコストは、トランジスタ５個と、ロジック装置８
とに関するものだけである。従って、全体として、投入
制御のために追加の必要な構成要素は比較的少ない。
【００６０】この回路では、端子４に供給（準備）され
る出力電圧ＶＰＰが、外部供給電圧ＶＥＸＴの投入直後
に、この電圧ＶＥＸＴによって予備的に充電されるよう
になっている。その後、電圧ポンプ７の安定作動のため
に、出力電圧ＶＰＰが最小電圧（電圧ポンプ７を作動さ
せられる最小の電圧）に達したとき、電圧ポンプ７から
出力される増大ポンプ電圧が端子４に供給される。この
とき、トランジスタ１を通じた出力端子（電圧端子）３
と出力端子４との結合は解消される。
る出力電圧ＶＰＰが、外部供給電圧ＶＥＸＴの投入直後
に、この電圧ＶＥＸＴによって予備的に充電されるよう
になっている。その後、電圧ポンプ７の安定作動のため
に、出力電圧ＶＰＰが最小電圧（電圧ポンプ７を作動さ
せられる最小の電圧）に達したとき、電圧ポンプ７から
出力される増大ポンプ電圧が端子４に供給される。この
とき、トランジスタ１を通じた出力端子（電圧端子）３
と出力端子４との結合は解消される。
【００６１】また、電圧ポンプ７を安定的な周辺条件の
もとで作動させることにより、増大ポンプ電圧をポンプ
供給するための準備を、可能な限り迅速に行える。
もとで作動させることにより、増大ポンプ電圧をポンプ
供給するための準備を、可能な限り迅速に行える。
【００６２】また、本実施の形態では、制御信号ＶＰＰ
ＰＯＮが、ロジック装置８により生成されるとしてい
る。しかしながら、これに限らず、制御信号ＶＰＰＰＯ
Ｎの生成は、この信号をハイレベルあるいはローレベル
に設定できるものであれば、どのような装置から出力さ
れてもよい。
ＰＯＮが、ロジック装置８により生成されるとしてい
る。しかしながら、これに限らず、制御信号ＶＰＰＰＯ
Ｎの生成は、この信号をハイレベルあるいはローレベル
に設定できるものであれば、どのような装置から出力さ
れてもよい。
【００６３】また、図１に示した構成では、電圧ポンプ
７は、制御信号ＶＰＰＰＯＮがローレベルとなったとき
に動作するように構成されていてもよい。
７は、制御信号ＶＰＰＰＯＮがローレベルとなったとき
に動作するように構成されていてもよい。
【００６４】また、制御信号ＶＰＰＰＯＮは、電圧ポン
プ７に入力される外部供給電圧ＶＥＸＴと、このポンプ
７から出力される増大ポンプ電圧ＶＰＰとの電位差が所
定値よりも小さくなったときに、ローレベルとなるよう
に設定されていてもよい。
プ７に入力される外部供給電圧ＶＥＸＴと、このポンプ
７から出力される増大ポンプ電圧ＶＰＰとの電位差が所
定値よりも小さくなったときに、ローレベルとなるよう
に設定されていてもよい。
【００６５】また、図１は、本発明による出力ポンプの
仕様を示す説明図であるともいえる。また、図１に示し
た構成では、ある端子における集積回路の他の機能ユニ
ットに供給される増大されたポンプ電圧ＶＰＰにより、
例えば、ＤＲＡＭのワード線が駆動されるともいえる。
また、電圧ポンプ７は、その電圧ポンプに導入される制
御信号ＶＰＰＰＯＮがハイレベルになるとき、その運転
を開始するように設定されていてもよい。
仕様を示す説明図であるともいえる。また、図１に示し
た構成では、ある端子における集積回路の他の機能ユニ
ットに供給される増大されたポンプ電圧ＶＰＰにより、
例えば、ＤＲＡＭのワード線が駆動されるともいえる。
また、電圧ポンプ７は、その電圧ポンプに導入される制
御信号ＶＰＰＰＯＮがハイレベルになるとき、その運転
を開始するように設定されていてもよい。
【００６６】また、図１の回路構成では、切換スイッチ
２により、（投入状態によるが）端子３に存在する外部
供給電圧ＶＥＸＴか、または、出力端子４に存在する増
大せしめられるポンプ電圧ＶＰＰのどちらかが、出力側
においてその端子２３に転送され、そしてトランジスタ
１の基板端子に導入されるように設定されているともい
える。
２により、（投入状態によるが）端子３に存在する外部
供給電圧ＶＥＸＴか、または、出力端子４に存在する増
大せしめられるポンプ電圧ＶＰＰのどちらかが、出力側
においてその端子２３に転送され、そしてトランジスタ
１の基板端子に導入されるように設定されているともい
える。
【００６７】また、図１の構成での動作を、以下のよう
に表現することもできる。すなわち、全体としては、ト
ランジスタ１の導通により、一方においては、電流パス
側は切換スイッチ２により、他方においてゲート側はト
ランジスタ５・６により、電圧ポンプ７がまだ作動して
おらず、制御信号ＶＰＰＰＯＮがハイレベルになると、
トランジスタ５が遮断され、そしてトランジスタ６が導
通し、トランジスタ１のゲート端子をアース端子３に連
結することがもたらされる。そのあと、トランジスタ１
は導通し、出力端子４に外部供給電圧ＶＥＸＴを端子３
から供給する。電圧ポンプ７が作動しているときは、制
御信号ＶＰＰＰＯＮのローレベルにより示されるが、そ
の場合は、トランジスタ５が導通し、トランジスタ６が
閉じる。切換スイッチ２はさらに、端子３の外部供給電
圧ＶＥＸＴをその出力２３および導通するように投入さ
れるトランジスタ５を通じてトランジスタ１のゲート端
子に投入する。そのあと、トランジスタ１は閉じ、出力
端子４には、電圧ポンプ７から生まれる増大された出力
電圧ＶＰＰが生み出される。しかるのち、切換スイッチ
２は端子４をその出力２３と連結する。しかも、増大し
た出力電圧ＶＰＰはトランジスタ１の基板端子２３に生
み出される。
に表現することもできる。すなわち、全体としては、ト
ランジスタ１の導通により、一方においては、電流パス
側は切換スイッチ２により、他方においてゲート側はト
ランジスタ５・６により、電圧ポンプ７がまだ作動して
おらず、制御信号ＶＰＰＰＯＮがハイレベルになると、
トランジスタ５が遮断され、そしてトランジスタ６が導
通し、トランジスタ１のゲート端子をアース端子３に連
結することがもたらされる。そのあと、トランジスタ１
は導通し、出力端子４に外部供給電圧ＶＥＸＴを端子３
から供給する。電圧ポンプ７が作動しているときは、制
御信号ＶＰＰＰＯＮのローレベルにより示されるが、そ
の場合は、トランジスタ５が導通し、トランジスタ６が
閉じる。切換スイッチ２はさらに、端子３の外部供給電
圧ＶＥＸＴをその出力２３および導通するように投入さ
れるトランジスタ５を通じてトランジスタ１のゲート端
子に投入する。そのあと、トランジスタ１は閉じ、出力
端子４には、電圧ポンプ７から生まれる増大された出力
電圧ＶＰＰが生み出される。しかるのち、切換スイッチ
２は端子４をその出力２３と連結する。しかも、増大し
た出力電圧ＶＰＰはトランジスタ１の基板端子２３に生
み出される。
【００６８】また、図２（ａ）（ｂ）は、外部から導入
される供給電圧ＶＥＸＴおよび出力側において発生せし
められる増大出力電圧ＶＰＰならびに制御信号ＶＰＰＰ
ＯＮ１およびＶＰＰＰＯＮ２の信号変化を示していると
もいえる。
される供給電圧ＶＥＸＴおよび出力側において発生せし
められる増大出力電圧ＶＰＰならびに制御信号ＶＰＰＰ
ＯＮ１およびＶＰＰＰＯＮ２の信号変化を示していると
もいえる。
【００６９】また、図２（ａ）に示すように、図１の構
成では、出力電圧ＶＰＰと入力電圧ＶＥＸＴとの差が時
点ｔ2 において十分に低い値を得ると、信号ＶＰＰＰＯ
Ｎ２が活性化され、その結果、電圧ポンプ７が起動し、
そして出力端子４にはいよいよ電圧ポンプ７の出力７１
により供給されるともいえる。出力電圧ＶＰＰは上昇
し、供給電圧ＶＥＸＴの上方の定常状態ｔ3 になる。
成では、出力電圧ＶＰＰと入力電圧ＶＥＸＴとの差が時
点ｔ2 において十分に低い値を得ると、信号ＶＰＰＰＯ
Ｎ２が活性化され、その結果、電圧ポンプ７が起動し、
そして出力端子４にはいよいよ電圧ポンプ７の出力７１
により供給されるともいえる。出力電圧ＶＰＰは上昇
し、供給電圧ＶＥＸＴの上方の定常状態ｔ3 になる。
【００７０】また、切換スイッチ２に関し、以下のよう
に表現することもできる。すなわち、切換スイッチ２は
詳しく見れば、最初の１ｐチャンネルＭＯＳトランジス
タ２２を有し、その制御される区間は端子３と共通節点
２４との間に接続され、共通節点２４は同時に切換スイ
ッチ２の出力２３をも形成している。また、制御区間、
すなわち、次のｐチャンネルＭＯＳトランジスタ２１の
ドレイン−ソース区間は、端子４と共通節点２４との間
に接続されている。トランジスタ２２のゲート端子はト
ランジスタ２１のドレイン端子とないしは切換スイッチ
２の、端子４と連結している入力と連結している。ま
た、トランジスタ２１のゲート端子は、トランジスタ２
２のドレイン端子とないしは切換スイッチ２の、端子３
と連結している入力と連結している。従って、トランジ
スタ２１・２２のゲート端子は、節点を通じてドレイン
端子に結合されている。
に表現することもできる。すなわち、切換スイッチ２は
詳しく見れば、最初の１ｐチャンネルＭＯＳトランジス
タ２２を有し、その制御される区間は端子３と共通節点
２４との間に接続され、共通節点２４は同時に切換スイ
ッチ２の出力２３をも形成している。また、制御区間、
すなわち、次のｐチャンネルＭＯＳトランジスタ２１の
ドレイン−ソース区間は、端子４と共通節点２４との間
に接続されている。トランジスタ２２のゲート端子はト
ランジスタ２１のドレイン端子とないしは切換スイッチ
２の、端子４と連結している入力と連結している。ま
た、トランジスタ２１のゲート端子は、トランジスタ２
２のドレイン端子とないしは切換スイッチ２の、端子３
と連結している入力と連結している。従って、トランジ
スタ２１・２２のゲート端子は、節点を通じてドレイン
端子に結合されている。
【００７１】また、ロジック装置８に関し、以下のよう
に表現することもできる。すなわち、電圧ポンプ７を制
御するための制御信号ＶＰＰＰＯＮはロジック装置８に
よりその装置の出力８５においてつくりだされる。端子
８５はトランジスタ５・６のゲート端子ならびに電圧ポ
ンプ７の適切な制御入力に連結されている。端子８３の
入力側で、このロジック装置に制御信号ＶＰＰＰＯＮ１
が導入される。この制御信号ＶＰＰＰＯＮ１は供給電圧
が回路に印加されていること、そして投入過程（パワー
ＯＮ）が始まることを表示する。論理回路８の別の入力
８４において、別の制御信号ＶＰＰＰＯＮ２が導入され
る。この制御信号ＶＰＰＰＯＮ２は、電圧ポンプ７がそ
の作動を始めることができる程度に、出力電圧ＶＰＰが
十分に高い最小値を得たことを表示する。詳しくいえ
ば、ロジック装置８は、端子８３に入力側に接続されて
いるインバーター８１を有する。さらに、ロジック装置
８はインバーター８１の出力ならびに端子８４に入力側
で連結しているＮＯＲゲート８２を有する。論理回路８
の出力８５はＮＯＲゲート８２の出力により形成され
る。また、ＮＯＲゲート８２を、非論理和ゲートと表現
することもできる。
に表現することもできる。すなわち、電圧ポンプ７を制
御するための制御信号ＶＰＰＰＯＮはロジック装置８に
よりその装置の出力８５においてつくりだされる。端子
８５はトランジスタ５・６のゲート端子ならびに電圧ポ
ンプ７の適切な制御入力に連結されている。端子８３の
入力側で、このロジック装置に制御信号ＶＰＰＰＯＮ１
が導入される。この制御信号ＶＰＰＰＯＮ１は供給電圧
が回路に印加されていること、そして投入過程（パワー
ＯＮ）が始まることを表示する。論理回路８の別の入力
８４において、別の制御信号ＶＰＰＰＯＮ２が導入され
る。この制御信号ＶＰＰＰＯＮ２は、電圧ポンプ７がそ
の作動を始めることができる程度に、出力電圧ＶＰＰが
十分に高い最小値を得たことを表示する。詳しくいえ
ば、ロジック装置８は、端子８３に入力側に接続されて
いるインバーター８１を有する。さらに、ロジック装置
８はインバーター８１の出力ならびに端子８４に入力側
で連結しているＮＯＲゲート８２を有する。論理回路８
の出力８５はＮＯＲゲート８２の出力により形成され
る。また、ＮＯＲゲート８２を、非論理和ゲートと表現
することもできる。
【００７２】また、トンランジスタ１については、以下
のように表現することもできる。すなわち、トランジス
タ１は集積回路の半導体基板のｎ−キャビティの中にｐ
チャンネルＭＯＳトランジスタとして配置されている。
キャビティ端子は切換スイッチ２の出力２３から、出力
４に形成される供給電圧ＶＥＸＴまたはＶＰＰの高い方
へそれぞれ対応せしめられる。これにより、トランジス
タ１のドレイン領域とソース領域とのあいだに生じうる
漏れ電流が回避される。
のように表現することもできる。すなわち、トランジス
タ１は集積回路の半導体基板のｎ−キャビティの中にｐ
チャンネルＭＯＳトランジスタとして配置されている。
キャビティ端子は切換スイッチ２の出力２３から、出力
４に形成される供給電圧ＶＥＸＴまたはＶＰＰの高い方
へそれぞれ対応せしめられる。これにより、トランジス
タ１のドレイン領域とソース領域とのあいだに生じうる
漏れ電流が回避される。
【００７３】また、図１に示した構成については、以下
のように表現することもできる。すなわち、図示されて
いる制御回路はトランジスタ５個だけとそしてロジック
装置８のためのコストを有するだけである。全体として
は、投入制御のための追加の必要な構成要素は比較的少
ない。示された回路は、端子に準備される出力電圧ＶＰ
Ｐは、投入直後に外部供給電圧ＶＥＸＴにすでに予備充
電されること、そして、引き続き最小電圧に達したなら
ば、電圧ポンプ７の安定作動のために、電圧ポンプから
出力側に準備されるポンプ電圧から供給されること、そ
してその場合、トランジスタ１を通じて出力端子４は電
圧端子３により減結合される。それにもかかわらず、電
圧ポンプ７の作動が安定的な周辺条件のもとにおこなわ
れることにより、ポンプ供給される、増大出力電圧の、
可能な限り迅速な準備が達成される。
のように表現することもできる。すなわち、図示されて
いる制御回路はトランジスタ５個だけとそしてロジック
装置８のためのコストを有するだけである。全体として
は、投入制御のための追加の必要な構成要素は比較的少
ない。示された回路は、端子に準備される出力電圧ＶＰ
Ｐは、投入直後に外部供給電圧ＶＥＸＴにすでに予備充
電されること、そして、引き続き最小電圧に達したなら
ば、電圧ポンプ７の安定作動のために、電圧ポンプから
出力側に準備されるポンプ電圧から供給されること、そ
してその場合、トランジスタ１を通じて出力端子４は電
圧端子３により減結合される。それにもかかわらず、電
圧ポンプ７の作動が安定的な周辺条件のもとにおこなわ
れることにより、ポンプ供給される、増大出力電圧の、
可能な限り迅速な準備が達成される。
【００７４】
【発明の効果】以上のように、本発明の投入制御機構付
き電圧ポンプは、供給電圧用端子、増大出力電圧用端
子、および、電圧ポンプの投入制御のための回路構成を
含んでおり、さらに、電圧ポンプの投入制御のための回
路構成が、第１トランジスタ、切換スイッチ、第２トラ
ンジスタ、第３トランジスタ、および、制御信号用端子
を含むことを特徴としており、第１トランジスタが基板
端子と制御端子とを有し、第１トランジスタの制御区間
が、供給電圧用端子と増大出力電圧用端子との間に接続
されており、切換スイッチが、入力側で供給電圧用端子
と増大出力電圧用端子とに接続されており、そして、第
１トランジスタの基板端子に接続され、第１トランジス
タの制御端子に連結されている出力を有しており、切換
スイッチにより、供給電圧用端子または増大出力電圧用
端子のどちらかが選択されて切換スイッチの出力に投入
可能となり、第２トランジスタの制御区間が、切換スイ
ッチの出力と第１トランジスタの制御端子との間に接続
されており、第３トランジスタの制御区間が、基準電位
用端子と第１トランジスタの制御端子との間に接続され
ており、そして、制御信号用端子により、電圧ポンプ、
第２トランジスタおよび第３トランジスタが投入可能と
なる回路構成となっている構成である。
き電圧ポンプは、供給電圧用端子、増大出力電圧用端
子、および、電圧ポンプの投入制御のための回路構成を
含んでおり、さらに、電圧ポンプの投入制御のための回
路構成が、第１トランジスタ、切換スイッチ、第２トラ
ンジスタ、第３トランジスタ、および、制御信号用端子
を含むことを特徴としており、第１トランジスタが基板
端子と制御端子とを有し、第１トランジスタの制御区間
が、供給電圧用端子と増大出力電圧用端子との間に接続
されており、切換スイッチが、入力側で供給電圧用端子
と増大出力電圧用端子とに接続されており、そして、第
１トランジスタの基板端子に接続され、第１トランジス
タの制御端子に連結されている出力を有しており、切換
スイッチにより、供給電圧用端子または増大出力電圧用
端子のどちらかが選択されて切換スイッチの出力に投入
可能となり、第２トランジスタの制御区間が、切換スイ
ッチの出力と第１トランジスタの制御端子との間に接続
されており、第３トランジスタの制御区間が、基準電位
用端子と第１トランジスタの制御端子との間に接続され
ており、そして、制御信号用端子により、電圧ポンプ、
第２トランジスタおよび第３トランジスタが投入可能と
なる回路構成となっている構成である。
【００７５】また、この投入制御機構付き電圧ポンプで
は、切換スイッチは、少なくとも２つのトランジスタを
有し、これらトランジスタの制御区間は、第１トランジ
スタの制御区間のそれぞれ１つの端子と切換スイッチの
出力との間に接続されており、そしてこれらトランジス
タの制御端子は、交差点を通って第１トランジスタの制
御区間端子に接続されていてもよい。
は、切換スイッチは、少なくとも２つのトランジスタを
有し、これらトランジスタの制御区間は、第１トランジ
スタの制御区間のそれぞれ１つの端子と切換スイッチの
出力との間に接続されており、そしてこれらトランジス
タの制御端子は、交差点を通って第１トランジスタの制
御区間端子に接続されていてもよい。
【００７６】また、この構成では、切換スイッチの少な
くとも２つのトランジスタの基板端子が、切換スイッチ
の出力に接続されていてもよい。
くとも２つのトランジスタの基板端子が、切換スイッチ
の出力に接続されていてもよい。
【００７７】また、第１トランジスタの基板端子は、切
換スイッチの出力に接続していてもよい。また、切換ス
イッチのトランジスタおよび第１トランジスタとして
は、ｐチャンネルＭＯＳトランジスタを使用することが
可能である。
換スイッチの出力に接続していてもよい。また、切換ス
イッチのトランジスタおよび第１トランジスタとして
は、ｐチャンネルＭＯＳトランジスタを使用することが
可能である。
【００７８】さらに、第２トランジスタおよび第３トラ
ンジスタを、相補型ＭＯＳトランジスタから構成しても
よい。また、この場合、第２トランジスタをｐチャンネ
ルＭＯＳトランジスタから構成するとともに、て第３ト
ランジスタをｎチャンネルＭＯＳトランジスタから構成
するようにしてもよい。
ンジスタを、相補型ＭＯＳトランジスタから構成しても
よい。また、この場合、第２トランジスタをｐチャンネ
ルＭＯＳトランジスタから構成するとともに、て第３ト
ランジスタをｎチャンネルＭＯＳトランジスタから構成
するようにしてもよい。
【００７９】また、本発明の投入制御機構付き電圧ポン
プに、出力側において制御信号用端子を有する論理回路
を備えるようにしてもよい。この論理回路には、入力側
において、供給電圧が印加されていることを表示する第
２の制御信号が導入可能であり、そして、また、この論
理回路には、増大出力電圧が、その値より電圧ポンプが
スタンバイする最小動作値に達したことを表示する第３
の制御信号が導入可能であることが好ましい。
プに、出力側において制御信号用端子を有する論理回路
を備えるようにしてもよい。この論理回路には、入力側
において、供給電圧が印加されていることを表示する第
２の制御信号が導入可能であり、そして、また、この論
理回路には、増大出力電圧が、その値より電圧ポンプが
スタンバイする最小動作値に達したことを表示する第３
の制御信号が導入可能であることが好ましい。
【００８０】また、この論理回路を、入力側において第
２の制御信号が導入可能であるインバーターと、入力側
においてインバーターの出力に連結し、第３の制御信号
により制御されることができ、そして出力側において制
御信号用端子を形成する否定論理和ゲートとを有する構
成としてもよい。
２の制御信号が導入可能であるインバーターと、入力側
においてインバーターの出力に連結し、第３の制御信号
により制御されることができ、そして出力側において制
御信号用端子を形成する否定論理和ゲートとを有する構
成としてもよい。
【００８１】上述した投入制御機構付き電圧ポンプによ
り、ポンプ給送される出力電圧が、供給電圧の印加後、
可能な限り早期にスタンバイ可能となり、しかし、それ
にもかかわらず、電圧ポンプは、十分に大きい最小動作
電圧が外部から集積回路に印加されてからはじめて投入
されることが実現される。投入制御機構は比較的僅かの
構成要素を必要とするだけであり、従って、集積回路を
構成するときスペースが僅かですむことを特徴とする。
これにより、投入制御機構のレイアウトは比較的簡単で
ある。
り、ポンプ給送される出力電圧が、供給電圧の印加後、
可能な限り早期にスタンバイ可能となり、しかし、それ
にもかかわらず、電圧ポンプは、十分に大きい最小動作
電圧が外部から集積回路に印加されてからはじめて投入
されることが実現される。投入制御機構は比較的僅かの
構成要素を必要とするだけであり、従って、集積回路を
構成するときスペースが僅かですむことを特徴とする。
これにより、投入制御機構のレイアウトは比較的簡単で
ある。
【図１】本発明の一実施形態にかかる電圧ポンプを含む
集積回路の構成を示す説明図である。
集積回路の構成を示す説明図である。
【図２】図２（ａ）は、図１に示した回路における電圧
の時間経過を示すグラフであり、図２（ｂ）は、同じく
信号の時間経過を示すグラフである。
の時間経過を示すグラフであり、図２（ｂ）は、同じく
信号の時間経過を示すグラフである。
１ トランジスタ ２ 切換スイッチ ３ 供給電圧端子 ４ 電圧端子 ５ トランジスタ ６ トランジスタ ７ 電圧ポンプ ８ ロジック装置 ２１ トランジスタ ２２ トランジスタ ２３ 出力 ２４ 節点 ３１ 基準電位端子 ８１ インバーター ８２ ＮＯＲゲート ８３ 入力端子 ８４ 入力端子 ８５ 出力端子 ＶＰＰＰＯＮ 制御信号 ＶＰＰＰＯＮ１ 制御信号 ＶＰＰＰＯＮ２ 制御信号 ＶＥＸＴ 供給電圧 ＶＰＰ 出力電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ティロ，マルクス ドイツ連邦共和国 78048 ヴィリンゲン シュヴェンニンゲン セバスチャン ク ナイプ シュトラーセ 32 (72)発明者 ザビーネ，シェーニガー ドイツ連邦共和国 83734 ハウスハム ザイアースベルガー シュトラーセ １デ ー (72)発明者 ミヒャエル，ゾンマー ドイツ連邦共和国 81541 ミュンヘン ヘフナーシュトラーセ １ (72)発明者 トーマス，ハイン ドイツ連邦共和国 81379 ミュンヘン アルフレッド シュミット シュトラーセ 31 (72)発明者 ミヒャエル，マルケルト ドイツ連邦共和国 86152 アウグスブル ク シュテッフィンガーベルク ７ (72)発明者 トルステン，パルチュ アメリカ合衆国 ノースカロライナ州 27514 チャペル ヒル スプリング メ ドウ ドライブ 5104 (72)発明者 ペーター，シュレッグマイヤー ドイツ連邦共和国 81547 ミュンヘン フロムウントシュトラーセ 31 (72)発明者 クリスチャン，ヴァイス ドイツ連邦共和国 82110 ゲルメリンク ハルトシュトラーセ 85 Ｆターム(参考） 5H730 AS04 BB02 DD04 FD01 FD11 FG01 XC03 XC06 XC07 XC13
Claims (9)
- 【請求項１】投入制御機構付き電圧ポンプであるが、供
給電圧（ＶＥＸＴ）用端子（３）、増大出力電圧（ＶＰ
Ｐ）用端子（４）、および、電圧ポンプの投入制御のた
めの回路構成を含むことを特徴とする投入制御機構付き
電圧ポンプであり、 さらに、電圧ポンプの投入制御のための回路構成が、 第１トランジスタ（１）、切換スイッチ（２）、第２ト
ランジスタ（５）、第３トランジスタ（６）、および、
制御信号（ＶＰＰＰＯＮ）用端子を含むことを特徴とし
ており、 第１トランジスタが基板端子と制御端子とを有し、 第１トランジスタの制御区間が、供給電圧（ＶＥＸＴ）
用端子（３）と増大出力電圧（ＶＰＰ）用端子（４）と
の間に接続されており、 切換スイッチ（２）が、入力側で供給電圧（ＶＥＸＴ）
用端子（３）と増大出力電圧（ＶＰＰ）用端子（４）と
に接続されており、そして、第１トランジスタ（１）の
基板端子に接続され、第１トランジスタ（１）の制御端
子に連結されている出力（２３）を有しており、 切換スイッチ（２）により、供給電圧（ＶＥＸＴ）用端
子（３）または増大出力電圧（ＶＰＰ）用端子（４）の
どちらかが選択されて切換スイッチ（２）の出力（２
３）に投入可能となり、 第２トランジスタ（５）の制御区間が、切換スイッチ
（２）の出力（２３）と第１トランジスタ（１）の制御
端子との間に接続されており、 第３トランジスタ（６）の制御区間が、基準電位用端子
（３１）と第１トランジスタ（１）の制御端子との間に
接続されており、そして、 制御信号（ＶＰＰＰＯＮ）用端子により、電圧ポンプ
（７）、第２トランジスタ（５）および第３トランジス
タ（６）が投入可能となる回路構成であることを特徴と
する投入制御機構付き電圧ポンプ。 - 【請求項２】切換スイッチ（２）は、少なくとも２つの
トランジスタ（２１，２２）を有し、これらトランジス
タの制御区間は、第１トランジスタ（１）の制御区間の
それぞれ１つの端子と切換スイッチ（２）の出力（２
３）との間に接続されており、そしてこれらトランジス
タの制御端子は、交差点を通って第１トランジスタ
（１）の制御区間端子に接続されていることを特徴とす
る請求項１に記載の電圧ポンプ。 - 【請求項３】切換スイッチ（２）の少なくとも２つのト
ランジスタ（２１，２２）の基板端子が、切換スイッチ
（２）の出力（２３）に接続していることを特徴とする
請求項２に記載の電圧ポンプ。 - 【請求項４】第１トランジスタ（１）の基板端子が、切
換スイッチ（２）の出力（２３）に接続していることを
特徴とする請求項２または３に記載の電圧ポンプ。 - 【請求項５】切換スイッチ（２）のトランジスタ（２
１，２２）および第１トランジスタ（１）が、ｐチャン
ネルＭＯＳトランジスタであることを特徴とする請求項
２〜４のいずれかに記載の電圧ポンプ。 - 【請求項６】第２トランジスタ（５）および第３トラン
ジスタ（６）は、相補型ＭＯＳトランジスタであること
を特徴とする請求項１〜５のいずれかに記載の電圧ポン
プ。 - 【請求項７】第２トランジスタ（５）が、ｐチャンネル
ＭＯＳトランジスタであり、そして第３トランジスタ
（６）が、ｎチャンネルＭＯＳトランジスタであること
を特徴とする請求項６に記載の電圧ポンプ。 - 【請求項８】出力側において制御信号（ＶＰＰＰＯＮ）
用端子（８５）を有する論理回路（８）を特徴とする
が、この論理回路（８）には、入力側において、供給電
圧（ＶＥＸＴ）が印加されていることを表示する第２の
制御信号（ＶＰＰＰＯＮ１）が導入可能であり、また、
この論理回路（８）には、増大出力電圧（ＶＰＰ）が、
その値より電圧ポンプ（７）がスタンバイする最小動作
値に達したことを表示する第３の制御信号（ＶＰＰＰＯ
Ｎ２）が導入可能であることを特徴とする請求項１〜７
のいずれかに記載の電圧ポンプ。 - 【請求項９】論理回路（８）は、入力側において第２の
制御信号（ＶＰＰＰＯＮ１）が導入可能であるインバー
ター（８１）と、入力側においてインバーター（８１）
の出力に連結し、第３の制御信号（ＶＰＰＰＯＮ２）に
より制御されることができ、そして出力側において制御
信号（ＶＰＰＰＯＮ）用端子（８５）を形成する否定論
理和ゲート（８２）とを有することを特徴とする請求項
８に記載の電圧ポンプ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10051936.9 | 2000-10-19 | ||
| DE10051936A DE10051936B4 (de) | 2000-10-19 | 2000-10-19 | Spannungspumpe mit Einschaltsteuerung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002186247A true JP2002186247A (ja) | 2002-06-28 |
| JP3502372B2 JP3502372B2 (ja) | 2004-03-02 |
Family
ID=7660384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001322789A Expired - Fee Related JP3502372B2 (ja) | 2000-10-19 | 2001-10-19 | 投入制御機構付き電圧ポンプ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6542389B2 (ja) |
| JP (1) | JP3502372B2 (ja) |
| DE (1) | DE10051936B4 (ja) |
| GB (1) | GB2372841B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060995A (ja) * | 2004-08-23 | 2006-03-02 | Samsung Electronics Co Ltd | チャージポンプ回路 |
| JP2007129810A (ja) * | 2005-11-02 | 2007-05-24 | Toshiba Corp | 電源回路 |
| JP2016059222A (ja) * | 2014-09-11 | 2016-04-21 | シナプティクス・ディスプレイ・デバイス合同会社 | 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809914B2 (en) | 2002-05-13 | 2004-10-26 | Infineon Technologies Ag | Use of DQ pins on a ram memory chip for a temperature sensing protocol |
| US6873509B2 (en) | 2002-05-13 | 2005-03-29 | Infineon Technologies Ag | Use of an on-die temperature sensing scheme for thermal protection of DRAMS |
| US6711091B1 (en) | 2002-09-27 | 2004-03-23 | Infineon Technologies Ag | Indication of the system operation frequency to a DRAM during power-up |
| US6985400B2 (en) * | 2002-09-30 | 2006-01-10 | Infineon Technologies Ag | On-die detection of the system operation frequency in a DRAM to adjust DRAM operations |
| US7495506B1 (en) * | 2005-09-22 | 2009-02-24 | National Semiconductor Corporation | Headroom compensated low input voltage high output current LDO |
| JP7060796B6 (ja) | 2018-05-09 | 2022-05-17 | 慶應義塾 | 重量充填装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02276465A (ja) | 1989-04-18 | 1990-11-13 | Seiko Instr Inc | チャージポンプ電圧コンバータ |
| US5394320A (en) * | 1993-10-15 | 1995-02-28 | Micron Semiconductor, Inc. | Low voltage charge pump circuit and method for pumping a node to an electrical potential |
| JPH07322606A (ja) * | 1994-05-27 | 1995-12-08 | Sony Corp | 昇圧回路及びこれを用いた固体撮像装置 |
| GB2339638B (en) * | 1995-04-11 | 2000-03-22 | Int Rectifier Corp | Charge pump circuit for high side switch |
| FR2759507B1 (fr) * | 1997-02-12 | 1999-03-26 | Sgs Thomson Microelectronics | Pompe de charge dans une technologie a double caisson |
| WO1999003192A1 (en) | 1997-07-10 | 1999-01-21 | Microchip Technology Incorporated | A progressive start-up charge pump and method therefor |
| US6448841B1 (en) * | 1998-05-01 | 2002-09-10 | Texas Instruments Incorporated | Efficiency charge pump circuit |
| US6466079B1 (en) * | 2001-06-21 | 2002-10-15 | Tower Semiconductor Ltd. | High voltage charge pump for providing output voltage close to maximum high voltage of a CMOS device |
-
2000
- 2000-10-19 DE DE10051936A patent/DE10051936B4/de not_active Expired - Fee Related
-
2001
- 2001-10-19 US US10/046,378 patent/US6542389B2/en not_active Expired - Fee Related
- 2001-10-19 GB GB0125220A patent/GB2372841B/en not_active Expired - Fee Related
- 2001-10-19 JP JP2001322789A patent/JP3502372B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006060995A (ja) * | 2004-08-23 | 2006-03-02 | Samsung Electronics Co Ltd | チャージポンプ回路 |
| JP4746380B2 (ja) * | 2004-08-23 | 2011-08-10 | 三星電子株式会社 | チャージポンプ回路 |
| JP2007129810A (ja) * | 2005-11-02 | 2007-05-24 | Toshiba Corp | 電源回路 |
| JP4728777B2 (ja) * | 2005-11-02 | 2011-07-20 | 株式会社東芝 | 電源回路 |
| JP2016059222A (ja) * | 2014-09-11 | 2016-04-21 | シナプティクス・ディスプレイ・デバイス合同会社 | 集積回路装置、表示パネルドライバ、表示装置、及び昇圧方法 |
| US10014863B2 (en) | 2014-09-11 | 2018-07-03 | Synaptics Japan Gk | Device and method for voltage boosting and display panel driver incorporating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2372841A (en) | 2002-09-04 |
| DE10051936B4 (de) | 2004-10-14 |
| US6542389B2 (en) | 2003-04-01 |
| US20020075707A1 (en) | 2002-06-20 |
| GB0125220D0 (en) | 2001-12-12 |
| GB2372841B (en) | 2004-09-29 |
| JP3502372B2 (ja) | 2004-03-02 |
| DE10051936A1 (de) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456152B1 (en) | Charge pump with improved reliability | |
| KR100298159B1 (ko) | 충전펌프 | |
| US5202855A (en) | DRAM with a controlled boosted voltage level shifting driver | |
| EP1255254A2 (en) | Word line driver for a semiconductor memory device | |
| KR100562654B1 (ko) | 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자 | |
| US6198340B1 (en) | High efficiency CMOS pump circuit | |
| JPH0689589A (ja) | Ｃｍｏｓ集積回路の負電圧を選択的にスイッチングする回路と方法 | |
| JPH1040680A (ja) | 電圧ポンプ回路 | |
| JPH0689572A (ja) | ダイナミックメモリのワード線駆動システム | |
| US6225854B1 (en) | Voltage boosting circuit having cross-coupled precharge circuits | |
| US20040232974A1 (en) | Voltage generating circuit | |
| JP3502372B2 (ja) | 投入制御機構付き電圧ポンプ | |
| JP4413689B2 (ja) | 電源起動シーケンスを有する半導体集積回路装置 | |
| US5754075A (en) | Integrated circuits including power supply boosters and methods of operating same | |
| KR100773348B1 (ko) | 고전압 발생회로 및 이를 구비한 반도체 메모리 장치 | |
| JP2718902B2 (ja) | 不揮発性メモリセルに負プログラミング電圧を供給する装置 | |
| JPS59231794A (ja) | デジタルｍｏｓ半導体集積回路 | |
| JP2002063800A (ja) | 半導体メモリーアッセンブリーの多数のワード線のテスト方法 | |
| JPS62178013A (ja) | 半導体装置 | |
| KR0144488B1 (ko) | 전하 펌프 회로 | |
| JPH10125060A (ja) | ワードライン駆動回路 | |
| JP3903532B2 (ja) | 半導体記憶装置 | |
| JP3718040B2 (ja) | 出力電圧発生回路装置 | |
| JP2003517694A (ja) | 改良されたワードラインブースト回路 | |
| KR0137321B1 (ko) | 반도체 메모리장치의 메모리어레이블럭간 분리전압발생회로 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031204 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |