JP2002185113A - 電子回路基板 - Google Patents

電子回路基板

Info

Publication number
JP2002185113A
JP2002185113A JP2000388187A JP2000388187A JP2002185113A JP 2002185113 A JP2002185113 A JP 2002185113A JP 2000388187 A JP2000388187 A JP 2000388187A JP 2000388187 A JP2000388187 A JP 2000388187A JP 2002185113 A JP2002185113 A JP 2002185113A
Authority
JP
Japan
Prior art keywords
solder
circuit board
wiring pattern
shape
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000388187A
Other languages
English (en)
Inventor
Toshiharu Ishida
寿治 石田
Tasao Soga
太佐男 曽我
Hideyoshi Shimokawa
英恵 下川
Tetsuya Nakatsuka
哲也 中塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000388187A priority Critical patent/JP2002185113A/ja
Publication of JP2002185113A publication Critical patent/JP2002185113A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】本発明は、Sn−37Pb共晶はんだの代替用
Pbフリーはんだを用いた従来の回路基板への電子部品
の接続を高信頼に行うことを目的とするものである。 【解決手段】回路基板1の配線パターン3a,3b,3
cの両方の端部もしくは一方の端部の形状を円弧状もし
くは円形状にすることにした。またははんだレジストコ
ートを回路基板に塗布して配線パターンを形成する場合
にも配線パターン部の開口部の両方の端部もしくは一方
の端部の形状を円弧状もしくは円形状になるようにし
た。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、鉛−錫共晶はんだ
の代替の鉛(以下Pbと記す)フリーはんだ合金を用い
た電子部品の表面実装に係わるものである。
【0002】
【従来の技術】近年、Sn−37Pbはんだに替わる鉛フ
リーはんだの開発・研究が行われ、Sn−Zn系、Sn
−Ag系、Sn−Sb系、Sn−Cu系、Sn−Ag−
Bi系等のはんだが取りあげられている。
【0003】回路基板の配線パターンへのはんだの供給
は、印刷パターンに合わせたマスク形状により、はんだ
ペーストを転写することで行われ、 従来のSn−37
Pb共晶はんだでは回路基板の配線パターンと印刷マス
クパターンは同型形状が一般的であり、例えば、集積半
導体部品、リードレスチップ部品、幅広リード部品等の
表面実装基板の配線パターンの両端部は角状であった。
従来のSn−37Pb共晶はんだはぬれ拡がり性に優れ
るため、この形状であっても角状の端部までぬれ拡がり
問題は無かった。
【0004】
【発明が解決しようとする課題】しかしながら、この従
来の印刷(転写)パターンでPbフリーはんだを供給す
ると、Sn−37Pb共晶はんだに比べてぬれ拡がり悪
いため、リフローにより、 パターンの長手方向のはん
だの溶融状態は両サイドが円形状になり、はんだがパタ
ーン全体にぬれ拡がらず、パターンの両サイドの先端部
分にはんだのディウェッテング部分(未はんだ)が発生
し、外観検査で不良と判定される心配があった。
【0005】本発明は、Sn−37Pb共晶はんだの代
替用Pbフリーはんだを用いた従来の回路基板への電子
部品の接続を高信頼に行うことを目的とするものであ
る。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するために、回路基板の配線パターンの両方の端部も
しくは一方の端部の形状を円形状もしくは円弧状もしく
はこれらの近似形状にすることにした。またははんだレ
ジストコートを回路基板に塗布して配線パターンを形成
する場合にも配線パターン部の開口部の両方の端部もし
くは一方の端部の形状を円弧状もしくは円形状になるよ
うにした。
【0007】
【発明の実施の形態】以下、本発明を実施例により更に
詳細に説明する。
【0008】(実施例1)図1はPbフリーはんだのぬ
れ性を見るため、ガラスエポキシからなる回路基板1に
パターンの両端を円弧状、円形状、もしくはこれらを近
似した形状にした配線パターン3a、3b、3cを設け
た。該回路基板(1)に、同形の印刷用パターンが設け
られたはんだ印刷マスクでSn−Ag−Cuはんだを印
刷・転写して、リフロー炉を通過させて、はんだを溶融
させた後の回路基板の表面である。パッド電極先端は約
0.1〜0.2Rが好ましい。本実施例では0.16R
のものを用いた。以下、同様である。
【0009】一般に鉛フリーはんだは、従来の鉛-錫は
んだに比べて濡れ性が悪いことが知られている。図6に
AgあるいはBiを入れ,組成の違う各種鉛フリーはん
だのぬれ性を示す。特性はメニスコグラフ法で測定し
た。試験時のはんだ温度は230℃であり,縦軸はぬれ荷重
が0になる時間である。図からわかるように、Pbフリー
はんだのゼロクロス時間はSn-37Pb共晶はんだに比べて
長く、ぬれ性が悪いことが分かる。
【0010】そこで、図1に示すように電極パターンの
両端をはんだの濡れ拡がる形状に合わせて、例えば円弧
状もしくは円形状とした。これにより、印刷されたPb
フリーはんだは、パターン3a、3b、3c上を6a、
6b、6cと示すように、一様にぬれ拡がり、ディウエ
ッテング(未はんだ部分)の発生が抑止されている。
【0011】(実施例2)図2は、実施例1と同様にガ
ラスエポキシからなる回路基板1に長方形の配線パター
ン3が設けられている基板にはんだレジスト2を塗布
し、該配線パターン3の両サイドが円弧状、円形状、も
しくはこれらを近似した形状となるようにレジスト開口
部4を設けた回路基板に同形のパターンを有する印刷マ
スクを用いてはんだペーストを転写し、リフロー炉を通
過させた後の配線パターン上のはんだ6のぬれ拡がり状
態を見たものである。
【0012】Pbフリーはんだはぬれ拡がり性が悪いの
でマスクの形状の形をほぼ保持した状態でぬれる。この
ため溶融したはんだは円形状になり易く、配線パターン
が円弧状、円形状のため、はんだはパターン形状と相似
形にぬれ、ディウエッテング部分は目立たなくなり、外
観不良が減少する。
【0013】(実施例3)図3は従来の配線パターン3
にPbフリーはんだペーストを転写印刷したものをリフ
ロー炉を通過させた後のはんだ6のぬれ状況を説明する
ものである。配線パターン3にはんだペーストを転写印
刷し、溶融したはんだは円弧状、円形状になりやすくそ
のまま冷却され、配線パターン3の四隅にはんだのディ
ウエッテング部分7a、7b、7c、7d が残りはん
だ付け外観が悪くなり、本実施例では外観不良と判定さ
れる。
【0014】(実施例4)部品を搭載した場合のはんだ
のぬれ状況を図4,図5に示す。図4は,従来の配線パ
ターンを有する回路基板1に従来の印刷マスクパタ−ン
でSn-3Ag-0.5Cuはんだをパッド電極3に転写し, 208ピ
ンの半導体(QFP:Quad Flat Package)8を搭載した後、窒
素雰囲気中でリフローしたもののはんだ付け性を説明す
るものであるが、リード9の先端部分にはんだの表面が
デコボコ状になるはんだぬれ不良が発生した。
【0015】図5は配線パターン3の両端を円形状にし,
図4の場合と同様にはんだ印刷してリフローしたものの
外観である。図5から,配線パターンの端部を円形にす
ることにより,リード9のはんだぬれ不良を,低減させる
ことができることが分かった。本効果はSn-2Ag-0.5Cu,
Sn-2.5Ag-0.5Cu ,Sn-3Ag-0.5Cu, Sn-3Ag-1Bi-0.5Cuとも
同程度であった。
【0016】
【発明の効果】本発明により、電極パターンがはんだで
覆われることにより、外観だけでなく耐酸化、耐高温高
湿、耐マイグレーションでも優れた実装となる。
【図面の簡単な説明】
【図1】Pbフリーはんだ用配線配線パターンを示す図
【図2】Pbフリーはんだ用配線配線パターンを示す
【図3】従来パターンを示す図
【図4】従来パターンを示す
【図5】Pbフリーはんだ用配線配線パターンを示す
【図6】はんだぬれ性を示す図。
【符号の説明】
1………回路基板 2………はんだレジスト 3、3a、3b、3c………配線パターン 4………レジスト開口部(配線パターン開口部) 5………はんだペースト 6、6a、6b、6c………溶融後のはんだ 7a、7b、7c、7d………ディウエッテング部分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) B23K 35/26 310 B23K 35/26 310A (72)発明者 下川 英恵 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中塚 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 5E319 AA03 AB03 AC13 BB01 BB05 BB08 BB10 CC33 GG03

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】所定の配線パターンを形成した回路基板に
    はんだペーストを印刷してなる電子回路基板において、
    配線パターンの端部を円形状もしくは円弧状もしくはこ
    れらの近似形状に形成し、該配線パターンにSn−Ag
    系、Sn−Cu系、Sn−Ag−Cu系、Sn−Zn系
    もしくは、該はんだにBi、In、Zn、Ni、Geの
    いずれか一つ以上を添加した鉛フリーはんだペーストを
    印刷してなることを特徴とする電子回路基板。
  2. 【請求項2】はんだレジストを塗布することで前記配線
    パターンの端部を円形状もしくは円弧状もしくはこれら
    の近似形状に形成したことを特徴とする請求項1記載の
    電子回路基板。
JP2000388187A 2000-12-18 2000-12-18 電子回路基板 Pending JP2002185113A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000388187A JP2002185113A (ja) 2000-12-18 2000-12-18 電子回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000388187A JP2002185113A (ja) 2000-12-18 2000-12-18 電子回路基板

Publications (1)

Publication Number Publication Date
JP2002185113A true JP2002185113A (ja) 2002-06-28

Family

ID=18854975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000388187A Pending JP2002185113A (ja) 2000-12-18 2000-12-18 電子回路基板

Country Status (1)

Country Link
JP (1) JP2002185113A (ja)

Similar Documents

Publication Publication Date Title
KR100398716B1 (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
KR100776114B1 (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
US7101782B2 (en) Method of making a circuitized substrate
US10756039B2 (en) Fluxes effective in suppressing non-wet-open at BGA assembly
JP3514670B2 (ja) 半田付け方法
JP4181759B2 (ja) 電子部品の実装方法および実装構造体の製造方法
JP4211828B2 (ja) 実装構造体
JP2002359459A (ja) 電子部品の実装方法、プリント配線基板および実装構造体
JP2002185113A (ja) 電子回路基板
JP2002368403A (ja) 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法
JP2002076605A (ja) 半導体モジュール及び半導体装置を接続した回路基板
JP2002359461A (ja) 電子部品の実装方法および実装構造体、メタルマスク
JP2000332403A (ja) 電子部品の実装構造及び電子部品の実装方法
JP2003249746A (ja) プリント基板
JP2001321983A (ja) はんだペースト及びそれを用いた電子部品のはんだ付け方法
JP2646688B2 (ja) 電子部品の半田付け方法
JP3864172B2 (ja) はんだ付け用組成物
JP2001257459A (ja) 電子部品、プリント基板及び半田付け方法
JP2000151056A (ja) パッケージ
JP2003174254A (ja) 鉛フリーはんだを用いた回路基板への電子部品の接合方法
JP3516983B2 (ja) プリント基板の製造方法並びに表面実装部品の実装方法
JP2836887B2 (ja) 面実装型チップ部品の実装方法
JPS63299855A (ja) ハンダ付け方法
JPH0936531A (ja) リード部品の実装方法
JP2002178140A (ja) 鉛フリーはんだ用のリフロー方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061024