JP2002176108A

JP2002176108A - 半導体装置及びリチウムイオン電池パック

Info

Publication number: JP2002176108A
Application number: JP2000371169A
Authority: JP
Inventors: Takaaki Negoro; 宝昭根来
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2000-12-06
Filing date: 2000-12-06
Publication date: 2002-06-21
Anticipated expiration: 2020-12-06
Also published as: JP4115084B2

Abstract

(57)【要約】【課題】保護回路のスイッチ回路を単一のＭＯＳデバ
イスとすることにより小型にすると共に実装コストを低
下させる。【解決手段】Ｐ型シリコン基板３０にドレインとなる
Ｎ型ウエル拡散層３２が形成されており、そのウエル拡
散層３２内に互いに分離した２つのＰ型拡散層３４ａと
３４ｂが形成されている。各Ｐ型拡散層３４ａ，３４ｂ
内にはそれぞれソースとなるＮ型拡散層３６ａ，３６ｂ
が形成され、ウエル拡散層３２とそれぞれのソース拡散
層３６ａ，３６ｂの間のＰ型拡散層領域３４ａ，３４ｂ
がチャネル領域３８ａ，３８ｂとなっている。各チャネ
ル領域３８ａ，３８ｂ上にはゲート絶縁膜を介してそれ
ぞれのゲート電極４０ａ，４０ｂが形成されて、ドレイ
ン拡散層を共通とする２つのＮチャネルＤＭＯＳトラン
ジスタが構成されている。２つのＰ型拡散層３４ａ，３
４ｂの間の耐圧が低下するのを防ぐために、Ｐ型拡散層
３４ａ，３４ｂ間に高濃度のＮ型拡散層３３が形成され
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はリチウムイオン二次
電池（リチウムイオン電池という）用の保護回路などに
用いるのに適した半導体装置と、その半導体装置をスイ
ッチ回路内蔵の保護回路として備えたリチウムイオン電
池パックに関するものである。リチウムイオン電池は充
電が可能な乾電池であり、携帯電話その他の携帯機器の
電源として利用されている。

【０００２】

【従来の技術】携帯電話やノート型パーソナルコンピュ
ータなどの携帯機器には、電源として充電可能なリチウ
ムイオン電池が搭載されている。リチウムイオン電池
は、定電流定電圧で充電が行われるが、充電が進むにつ
れて電圧が上昇しつづけ、過充電状態になるとガスが発
生したり、内部ショートを起こす可能性がある。そのた
め、常に電池の電圧を監視し、電池の電圧が所定の電圧
以上になると充電を停止するように制御している。

【０００３】また、放電に際しても一定電圧以下にまで
放電してしまうと、サイクル寿命などの特性が劣化した
り、再度充電したときにショートを起こしたのすること
があるため、過放電に対しても電池の電圧を監視し、電
池の電圧が所定の電圧以下になると放電を停止するよう
に制御している。

【０００４】そのためリチウムイオン電池を備えた電池
パック内には、充放電を制御する制御回路とスイッチ回
路含む保護回路を備えている。このスイッチ回路は、例
えば携帯電話のように充電中でも着信や画面表示が必要
であり、放電しきった時の再充電が必要である。このた
め、充電中でも放電が、また放電完了時でも充電が可能
である必要がある。

【０００５】図４は過充電と過放電を共に保護する保護
回路の一例を示したものである（「電子技術」誌１９９
９年１１月号４３〜４６頁参照）。２は過充電と過放電
とから電池を保護するためのスイッチ回路であり、２つ
のＭＯＳトランジスタ４ａ，４ｂと、それぞれに並列に
挿入されたダイオード６ａ，６ｂとを備えている。一方
の端子８ａにはリチウムイオン電池１０−極側が接続さ
れ、他方の端子８ｂには負荷１２又はさらに充電器の−
極側が接続される。電池１０の＋極側は負荷１２又はさ
らに充電器の＋極側と接続される。ＭＯＳトランジスタ
４ａ，４ｂのゲート電極には制御回路１４から過充電と
過放電を制御するための制御信号が印加される。この例
では充電電流は矢印で示されるように右方向に流れ、放
電電流は左方向に流れる。

【０００６】充電の際は、充電器が負荷１２に並列に接
続される。充電電流は充電器の＋極から電池１０を通
り、ダイオード６ａからＭＯＳトランジスタ４ｂを通っ
て充電器の−極へと流れる。過充電状態になると制御回
路１４からＭＯＳトランジスタ４ｂをオフにする制御電
圧が印加されて充電が停止される。充電中でも電池１０
の＋極から負荷１２を通り、ダイオード６ｂからＭＯＳ
トランジスタ４ａを通って放電電流は流れることがで
き、負荷を作動させることができる。また、放電が過放
電状態になると、制御回路１４からＭＯＳトランジスタ
４ａをオフにする制御電圧が印加されて放電が停止させ
られる。

【０００７】このような保護回路に用いるスイッチ回路
は、抵抗が高いと電池消耗に直結するので、充電電圧に
耐え、かつ抵抗値の低いトランジスタとして、図５に示
されるように、２つの個別のＮチャネル型ＤＭＯＳトラ
ンジスタ（二重拡散ＭＯＳトランジスタ）を使ってい
る。２つのＤＭＯＳトランジスタ２ａと２ｂは同じ構造
であり、ドレインとなるＮ型シリコン基板２０にＰ型拡
散層２２が形成され、その拡散層２２内にソースとなる
Ｎ型拡散層２４が形成されて、拡散層２４と基板２０の
間の拡散層２２がチャネル領域となっている。チャネル
領域上にはゲート酸化膜を介してゲート電極２６が形成
されている。

【０００８】ＭＯＳトランジスタ２ａではソース２４と
拡散層２２が短絡されて端子Ｂとなり、リチウムイオン
電池側に接続される。一方ＭＯＳトランジスタ２ｂでも
同様にしてソース２４と拡散層２２が短絡されて端子Ｅ
となり負荷側又はさらに充電器側に接続される。ダイオ
ード６ａ，６ｂは拡散層２２と基板２０の間のＰＮ接合
により形成される。

【０００９】

【発明が解決しようとする課題】これらのＭＯＳトラン
ジスタ２ａ，２ｂはＰ型拡散層２２とＮ型基板２０で形
成される寄生ＰＮダイオードがダイオード６ａ，６ｂと
なって好都合であるが、チップを２個実装させるため、
面積が大きくなる点と実装コストアップとなる問題があ
った。更に、コストダウンの要求により、このスイッチ
回路２を制御回路１４の半導体チップ内部へ搭載したい
が、このままでは不可能であった。

【００１０】そこで、本発明の第１の目的は、従来２個
の個別ＭＯＳトランジスタで構成されていた保護回路の
スイッチ回路を単一のＭＯＳデバイスとすることにより
小型にすると共に実装コストを低下させることである。
本発明の第２の目的は、そのスイッチ回路を制御回路と
同一の半導体チップに形成することにより更にコスト低
下を図ることである。本発明の第３の目的は、そのよう
な保護回路を備えてリチウムイオン電池パックのコスト
低下を図ることである。

【００１１】

【課題を解決するための手段】本発明の第１の目的は、
請求項１の半導体装置により達成することができる。す
なわち、本発明の半導体装置は、半導体基板のドレイン
となるＮ型ウエル拡散層内に互いに分離した２つのＰ型
拡散層が形成され、それらの各Ｐ型拡散層内にそれぞれ
ソースとなるＮ型拡散層が形成されて、それぞれのソー
ス拡散層と前記ウエル拡散層との間のＰ型拡散層領域を
チャネル領域としており、各チャネル領域上にはゲート
絶縁膜を介して互いに分離されたそれぞれのゲート電極
が形成されて、ドレイン拡散層を共通とする２つのＮチ
ャネルＤＭＯＳトランジスタが構成されているＭＯＳデ
バイスを備えたものである。

【００１２】このように、１つのウエル拡散層を共通の
ドレインとして２つのＮチャネル型ＬＤＭＯＳトランジ
スタ（横型ＤＭＯＳトランジスタ）を含んだ単一のＭＯ
Ｓデバイスを形成し、２つのＤＭＯＳトランジスタのゲ
ート電極を別々に制御できるようにして、そのＭＯＳデ
バイスを保護回路のスイッチ回路とすることにより、保
護回路が小型になると共に実装コストが低下する。

【００１３】このＭＯＳデバイスにおいては、寄生ＰＮ
ダイオード以外に、チャネル拡散となるＰ型拡散層領域
とその間にあるＮ型ウエル拡散層で構成される寄生ＰＮ
Ｐバイポーラトランジスタが存在する。その寄生ＰＮＰ
バイポーラトランジスタのベースとなるＮ型ウエル拡散
層が開放（どこにも接続されていない）状態の場合に
は、チャネル拡散層の耐圧はバイポーラトランジスタの
ベース開放状態の耐圧と同じとなり、約１／２から１／
３に低下する。これは、寄生バイポーラ構造のｈFE（電
流増幅率）に関連するパラメータである。

【００１４】チャネル拡散層の耐圧を上げるにはチャネ
ルとなる互いのＰ型拡散層の距離を離すことが考えられ
るが、それでは微細化が困難となり、小さな面積で抵抗
値の低いスイッチ回路とすることに支障が出る。そこ
で、１つの方法として、２つのチャネル領域間のウエル
拡散層にそのウエル拡散層よりも高濃度のＮ型拡散層を
形成した（請求項２）。これにより、２つのチャネル領
域間を離す距離を小さくすることができる。チャネル拡
散層の耐圧を上げる他の方法として、両Ｐ型拡散層とＮ
型ウエル拡散層との間に接続され、そのＮ型ウエル拡散
層をそれらのＰ型拡散層のうちの高電圧側のＰ型拡散層
に接続する電圧判定回路をさらに備えた（請求項３）。

【００１５】本発明の半導体装置で、ドレインとなるＮ
型ウエル拡散層を共用する構造では別の電圧がかかるチ
ャンネル拡散層間でＰＮＰ寄生バイポーラトランジスタ
が形成されるが、ドレインとなるＮ型ウエル拡散層の電
圧を高電圧側のソース（Ｐ型拡散層）電圧と同じ電圧に
することにより、寄生バイポーラトランジスタのベース
電圧とエミッタ電圧が同じになるため、バイポーラトラ
ンジスタの動作がなくなる。そのため、２つのチャネル
領域間を離す距離は、ドレインとなるＮ型ウエル拡散層
とＰ型チャンネル拡散領域との接合での逆方向電圧印加
の空乏層距離の広がり幅の距離マージンでよいこととな
る。

【００１６】この結果、例えば、ドレインとなるＮ型ウ
エル拡散層の濃度を１×１０¹⁶／ｃｍ³程度の濃度にし
た場合、３０Ｖ程度の印加電圧であれば、２つのチャネ
ル領域間を離す距離は３μｍ程度でよく、非常に微細化
が可能となる。さらに、寄生バイポーラトランジスタの
ベース部分にドレインとなるＮ型ウエル拡散層よりも濃
度の濃いＮ型拡散層を配置することにより、逆方向電圧
印加時の空乏層の伸びが減少し、２つのチャネル領域間
を離す距離はさらに縮小することができ、また寄生バイ
ポーラトランジスタのベースとエミッタ電位を同じ電圧
にしやすくなる。

【００１７】保護回路のスイッチ回路とするために、こ
のＭＯＳデバイスの２つのＮチャネルＤＭＯＳトランジ
スタのそれぞれにおいてソース拡散層とＰ型拡散層とを
短絡させてそれぞれの端子とし、それぞれのＤＭＯＳト
ランジスタのゲート電極にそれぞれの制御電圧を印加し
て各ＤＭＯＳトランジスタを独立して制御するようにす
る。

【００１８】本発明ではスイッチ回路をウエルに形成
し、基板から独立にしたことにより、制御回路と共に共
通の半導体チップに搭載できるようになった。そして、
本発明の第２の目的は、スイッチ回路としたこのＭＯＳ
デバイスを制御回路とともに共通の半導体チップに搭載
し、このＭＯＳデバイスの両端子をリチウムイオン電池
と負荷又はさらに充電器との間に接続されるものとし、
一方のＤＭＯＳトランジスタのゲート電極にはその制御
回路から過充電時にこのＤＭＯＳトランジスタをオフに
する信号が制御信号として印加され、他方のＤＭＯＳト
ランジスタのゲート電極にはその制御回路から過放電時
にこのＤＭＯＳトランジスタをオフにする信号が制御信
号として印加されてリチウムイオン電池保護回路を構成
することにより達成される。

【００１９】本発明の第３の目的は、リチウムイオン電
池と、保護回路としての本発明の半導体装置とを組み合
わせたリチウムイオン電池パックとすることにより達成
することができる。

【００２０】

【実施例】図１はスイッチ回路を構成するＭＯＳデバイ
スの一実施例を示したものである。（Ａ）は装置の断面
図、（Ｂ）はその等価回路図である。Ｐ型シリコン基板
３０にドレインとなるＮ型ウエル拡散層３２が形成され
ており、そのウエル拡散層３２内に互いに分離した２つ
のＰ型拡散層３４ａと３４ｂが形成されている。各Ｐ型
拡散層３４ａ，３４ｂ内にはそれぞれソースとなるＮ型
拡散層３６ａ，３６ｂが形成されている。ウエル拡散層
３２とそれぞれのソース拡散層３６ａ，３６ｂの間のＰ
型拡散層領域３４ａ，３４ｂがチャネル領域３８ａ，３
８ｂとなっている。各チャネル領域３８ａ，３８ｂ上に
はゲート絶縁膜を介してそれぞれのゲート電極４０ａ，
４０ｂが形成されて、ドレイン拡散層を共通とする２つ
のＮチャネルＤＭＯＳトランジスタが構成されている。
４１は素子分離用フィールド酸化膜である。

【００２１】等価回路（Ｂ）における２つのＭＯＳトラ
ンジスタ４２ａ，４２ｂは、装置図（Ａ）の左右の２つ
のＤＭＯＳトランジスタに対応したものである。それぞ
れのＭＯＳトランジスタのソース拡散層３６ａ，３６ｂ
とＰ型拡散層３４ａ，３４ｂが短絡していることによ
り、Ｐ型拡散層３４ａ，３４ｂとＮ型ウエル３２の間の
ＰＮ接合による２つのダイオード４４ａ，４４ｂがそれ
ぞれのＭＯＳトランジスタ４２ａ，４２ｂに並列に形成
されている。

【００２２】また、２つのＰ型拡散層３４ａ，３４ｂと
Ｎ型ウエル３２の間には寄生ＰＮＰトランジスタ４６が
形成されている。この寄生バイポーラトランジスタ４６
が形成されることにより、２つのＰ型拡散層３４ａ，３
４ｂの間の耐圧が低下するのを防ぐための１つの方法と
して、図１（Ａ）に破線で示されるように、高濃度のＮ
型拡散層３３を形成してもよい。Ｐ型シリコン基板３０
を接地して使用すれば、このスイッチ回路部分はこの領
域部分のみで動作できるために、同じ基板３０の他の部
分に別の回路を形成することが可能となる。

【００２３】図２には図１の実施例のＭＯＳデバイスを
スイッチ回路として備えた保護回路の一実施例を示す。
鎖線で囲まれた領域５０が１つの半導体チップ内に形成
された保護回路用のＬＳＩ（大規模集積回路）である。
図１の実施例のスイッチ回路としてのＭＯＳデバイス
は、破線の円で囲まれた領域４８内に示されている。リ
チウムイオン電池５２は＋電極側がＶＤＤ端子５４に接
続され、−電極側がＶＳＳ端子５６に接続される。ま
た、携帯電話などの負荷５８はＶＤＤ端子５４とＶ−端
子６０の間に接続される。充電するときは、充電器もＶ
ＤＤ端子５４とＶ−端子６０の間に接続される。

【００２４】図１示したスイッチ回路は、ＭＯＳトラン
ジスタ４２ａ側の端子ＢがＶＳＳ端子５６に接続され、
ＭＯＳトランジスタ４２ｂ側の端子ＥがＶ−端子６０に
接続されている。ＭＯＳトランジスタ４２ａが放電用Ｍ
ＯＳトランジスタ、ＭＯＳトランジスタ４２ｂが充電用
ＭＯＳトランジスタである。

【００２５】電池５２の電圧を常に監視するために、Ｖ
ＤＤ端子５４とＶＳＳ端子５６の間には過充電検知回路
６２が設けられており、過充電検知回路６２は電池５２
の電圧が設定電圧以上になるとレベルシフト回路６４を
介してＭＯＳトランジスタ４２ｂのゲート電極に制御電
圧を供給し、ＭＯＳトランジスタ４２ｂをオフとする。
レベルシフト回路６４は充電用ＭＯＳトランジスタ４２
ｂをオフにするために、ＭＯＳトランジスタ４２ｂのゲ
ート電極に供給する制御電圧の電位を充電器に接続され
ているＭＯＳトランジスタ４２ｂのソース電位と同じ電
位にすめためのものである。過充電検知回路６２につな
がるＣＴ端子６６は遅延用コンデンサを外付けするため
の端子であり、過充電を検出するときの遅延時間を設定
するためのものである。この遅延時間は、ノイズなどに
より誤動作が起こるのを防ぐためのものである。

【００２６】さらに、ＶＤＤ端子５４とＶＳＳ端子５６
の間には過放電を検知するための過放電検知回路６８が
設けられている。遅延回路７０は負荷変動などによる瞬
間的な電圧変動で誤動作しないように遅延時間を設定す
るものであり、過放電検知回路６８が電池５２の電圧が
設定電圧以下に低下して過放電であることを検知したと
きに、その遅延回路７０を経て設定された遅延時間の後
に、ＭＯＳトランジスタ４２ａのゲート電極に制御電圧
を供給し、ＭＯＳトランジスタ４２ａをオフにする。制
御回路は過充電検知回路６２、レベルシフト回路６４、
過放電検知回路６８及び遅延回路７０を含んでいる。

【００２７】図２の保護回路において、充電電流は充電
器から電池５２を通り、スイッチ回路のダイオード４４
ａからＭＯＳトランジスタ４２ｂを経て矢印で示される
ように右方向に流れる。過充電状態になると、過充電検
知回路６２からの信号によりレベルシフト回路６４を経
てＭＯＳトランジスタ４２ｂに制御信号が供給されて充
電用ＭＯＳトランジスタ４２ｂがオフになる。充電の際
にも放電電流は、電池５２から負荷５８を通り、スイッ
チ回路のダイオード４４ｂから放電用ＭＯＳトランジス
タ４２ａを経て矢印で示されるように左方向に流れるこ
とができる。一方、過放電状態になると、過放電検知回
路６８から遅延回路７０を経てＭＯＳトランジスタ４２
ａのゲート電極に制御電圧が供給され、放電用ＭＯＳト
ランジスタ４２ａがオフになって放電が停止させられ
る。

【００２８】図２の実施例では、寄生バイポーラトラン
ジスタ４６が形成されることにより、２つのＰ型拡散層
３４ａ，３４ｂの間の耐圧が低下するのを防ぐための他
の方法として、両Ｐ型拡散層３４ａ，３４ｂとＮ型ウエ
ル拡散層３２との間に接続され、そのＮ型ウエル拡散層
３２をそれらのＰ型拡散層のうちの高電圧側のＰ型拡散
層に接続する電圧判定回路７２を備えている。電圧判定
回路７２はＰ型拡散層３４ａの電圧を検知するためにＶ
ＳＳ端子５６に接続され、Ｐ型拡散層３４ｂの電圧を検
知するためにＶ−端子６０に接続されている。

【００２９】充電時はＶ−端子６０よりもＶＳＳ端子５
６の方が高電圧になるため、Ｎ型ウエル拡散層３２をＶ
ＳＳ端子５６に接続して寄生バイポーラトランジスタ４
６がオンになるのを阻止する。充電を行なわずに放電の
みを行なっているときは、ＶＳＳ端子５６よりもＶ−端
子６０の方が高電圧になるため、Ｎ型ウエル拡散層３２
をＶ−端子６０に接続して寄生バイポーラトランジスタ
４６がオンになるのを阻止する。

【００３０】図２の実施例ではスイッチ回路４８が制御
回路及び電圧判定回路７２と共に１つの半導体チップ内
に形成されて保護回路５０を形成している。保護回路５
０をＮ型シリコン基板に形成するときは、図１に示され
たＰ型基板３０の領域をＰ型ウエルとすればよい。ま
た、Ｐ型シリコン基板を使用するときは、他の回路もウ
エル内に形成するようにすればよい。

【００３１】次に、図３により図１の実施例を製造する
方法を説明する。（Ａ）Ｐ型シリコン基板３０（抵抗率２０Ωｃｍ）にリ
ンを１５０ＫｅＶのエネルギーで５×１０¹²／ｃｍ²程
度注入し、その後１１８０℃で８時間程度の熱処理をし
てＮ型ウエル拡散層３２を形成する。（Ｂ）そのＮウエル拡散領域３２を活性化領域とするよ
うに、ＬＯＣＯＳ酸化法でそれ以外の部分に厚さが８０
０ｎｍ程度のフィールド酸化膜４１を形成する。

【００３２】（Ｃ）活性化領域にゲート酸化膜を２５ｎ
ｍ程度の厚さに形成し、その上にポリシリコン層を約５
００ｎｍの厚さに堆積し、リン堆積やリン注入によりそ
のポリシリコン層の抵抗を約１００Ω／□以下に下げ
る。そのポリシリコン層を写真製版とエッチングにより
パターン化して互いに離れた２つのゲート電極４０ａ，
４０ｂに仕上げる。

【００３３】（Ｄ）写真製版にて注入する場所を限定し
た後、ポリシリコン電極４０ａ，４０ｂをマスクとして
ソース領域になる部分にボロンを３０ＫｅＶのエネルギ
ーで３×１０¹³／ｃｍ²程度の注入する。３４はボロン
が注入された領域である。また、２つのＰ型拡散層の間
の耐圧が低下するのを防ぐために図１（Ａ）に示される
ように高濃度のＮ型拡散層３３を配置する場合には、ゲ
ート電極４０ａと４０ｂの間にリンを注入する。このリ
ンの注入は、ゲート電極端から導入する場合には１００
ＫｅＶのエネルギーで５×１０¹²／ｃｍ²程度の注入と
し、ゲート電極端より１μｍ以上離して注入する場合に
は１００ＫｅＶのエネルギーで５×１０¹³／ｃｍ²程度
の注入とする。

【００３４】（Ｅ）１１００℃で３時間程度の熱拡散を
行ない、これらの拡散層を所定の深さにする。（Ｆ）ソース領域となる部分に写真製版で注入領域を限
定し、ゲート電極４０ａ，４０ｂをマスクとしてＮ型ソ
ース用にヒ素を５０ＫｅＶのエネルギーで６×１０¹⁵／
ｃｍ²を注入し、その後の熱処理を経てソース拡散層３
６ａ，３６ｂとする。

【００３５】

【発明の効果】請求項１の半導体装置においては、ゲー
ト電極を別々の電圧で制御できるようにして、同じドレ
イン領域を共用している。そのため、従来のように２個
の個別トランジスタを使うものに比べてチップ面積が縮
小されて小型になると共に実装コストが低下する。

【００３６】請求項２では、２つのチャネル領域間のウ
エル拡散層にそのウエル拡散層よりも高濃度のＮ型拡散
層を形成したことにより、寄生ＰＮＰバイポーラトラン
ジスタ存在にもかからわず、２つのチャネル領域間を離
す距離を小さくすることができる。

【００３７】請求項３では、両Ｐ型拡散層とＮ型ウエル
拡散層との間に接続され、そのＮ型ウエル拡散層をそれ
らのＰ型拡散層のうちの高電圧側のＰ型拡散層に接続す
る電圧判定回路をさらに備えた。これにより、寄生バイ
ポーラトランジスタがオンとなるのを抑えることがで
き、２つのチャネル領域間を離す距離を小さくすること
ができる。

【００３８】請求項４では、このＭＯＳデバイスの２つ
のＮチャネルＤＭＯＳトランジスタのそれぞれにおいて
ソース拡散層とＰ型拡散層とを短絡させてそれぞれの端
子とし、それぞれのＤＭＯＳトランジスタのゲート電極
にそれぞれの制御電圧を印加して各ＤＭＯＳトランジス
タを独立して制御するようにした。これにより、各ＤＭ
ＯＳトランジスタに並列に寄生ダイオードが接続され、
リチウムイオン電池保護回路のスイッチ回路とすること
ができる。

【００３９】このスイッチ回路はウエル内に形成されて
いるため、基板と関係がなくなり、この領域のみでのス
イッチ動作が可能となり、別の場所に制御回路の配置も
可能となる。そこで、請求項５では、スイッチ回路とし
たこのＭＯＳデバイスを制御回路とともに共通の半導体
チップに搭載してリチウムイオン電池保護回路を構成し
たことにより、更にコスト低下を図ることができる。

【００４０】請求項６では、リチウムイオン電池と、保
護回路としての本発明の半導体装置とを組み合わせたリ
チウムイオン電池パックとしたことにより、リチウムイ
オン電池パックのコストを低下させることができる。

【図面の簡単な説明】

【図１】スイッチ回路を構成するＭＯＳデバイスの一実
施例を示したものであり、（Ａ）は装置の断面図、
（Ｂ）はその等価回路図である。

【図２】図１の実施例のＭＯＳデバイスをスイッチ回路
として備えた保護回路の一実施例を示すブロック図であ
る。

【図３】図１の実施例を製造する方法を示す工程断面図
である。

【図４】過充電と過放電を共に保護する従来の保護回路
の一例を示す回路図である。

【図５】従来の保護回路におけるスイッチ回路を構成す
る２つのＭＯＳトランジスタを示す断面図である。

【符号の説明】

３０Ｐ型シリコン基板３２ドレインとなるＮ型ウエル拡散層３３高濃度のＮ型拡散層３４ａ，３４ｂＰ型拡散層３６ａ，３６ｂソースとなるＮ型拡散層３８ａ，３８ｂチャネル領域４０ａ，４０ｂゲート電極４２ａ，４２ｂＭＯＳトランジスタ４４ａ，４４ｂダイオード４６寄生ＰＮＰトランジスタ５０１つの半導体チップ５２リチウムイオン電池５８負荷５（充電器）６２過充電検知回路６８過放電検知回路７２電圧判定回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｍ 10/44 Ｈ０２Ｊ 7/00 Ｆターム(参考） 5F038 BH04 BH06 BH07 BH15 EZ20 5F048 AA01 AB10 AC01 AC10 BA01 BB06 BC03 BC05 BC07 BE03 BG12 5G003 AA01 BA01 DA13 FA04 GA01 GC06 5H030 AA03 AA04 AS06 BB01 BB21 5H040 AA40 AS13 AS14 DD10

Claims

【特許請求の範囲】

【請求項１】半導体基板のドレインとなるＮ型ウエル
拡散層内に互いに分離した２つのＰ型拡散層が形成さ
れ、前記各Ｐ型拡散層内にそれぞれソースとなるＮ型拡
散層が形成されて、それぞれのソース拡散層と前記ウエ
ル拡散層との間の前記Ｐ型拡散層領域をチャネル領域と
しており、各チャネル領域上にはゲート絶縁膜を介して互いに分離
されたそれぞれのゲート電極が形成されて、ドレイン拡
散層を共通とする２つのＮチャネルＤＭＯＳトランジス
タが構成されているＭＯＳデバイスを備えた半導体装
置。
【請求項２】前記２つのチャネル領域間の前記ウエル
拡散層にそのウエル拡散層よりも高濃度のＮ型拡散層が
形成されている請求項１に記載の半導体装置。
【請求項３】前記両Ｐ型拡散層と前記Ｎ型ウエル拡散
層との間に接続され、そのＮ型ウエル拡散層をそれらの
Ｐ型拡散層のうちの高電圧側のＰ型拡散層に接続する電
圧判定回路をさらに備えている請求項１に記載の半導体
装置。
【請求項４】前記ＭＯＳデバイスは、２つのＮチャネ
ルＤＭＯＳトランジスタのそれぞれにおいてソース拡散
層とＰ型拡散層とが短絡されてそれぞれの端子となり、
それぞれのＤＭＯＳトランジスタのゲート電極にそれぞ
れの制御電圧が印加されて各ＤＭＯＳトランジスタが独
立して制御されるスイッチ回路となっている請求項１か
ら３のいずれかに記載の半導体装置。
【請求項５】前記ＭＯＳデバイスと制御回路とが共通
の半導体チップに搭載され、前記ＭＯＳデバイスの前記
両端子がリチウムイオン電池と負荷又はさらに充電器と
の間に接続されるものであり、一方のＤＭＯＳトランジ
スタのゲート電極には前記制御回路から過充電時にこの
ＤＭＯＳトランジスタをオフにする信号が制御信号とし
て印加され、他方のＤＭＯＳトランジスタのゲート電極
には前記制御回路から過放電時にこのＤＭＯＳトランジ
スタをオフにする信号が制御信号として印加されてリチ
ウムイオン電池保護回路を構成している請求項４に記載
の半導体装置。
【請求項６】リチウムイオン電池と、保護回路として
の請求項５に記載の半導体装置とを組み合わせたリチウ
ムイオン電池パック。