JP2002160071A - 溶接機およびその制御方法 - Google Patents
溶接機およびその制御方法Info
- Publication number
- JP2002160071A JP2002160071A JP2000361045A JP2000361045A JP2002160071A JP 2002160071 A JP2002160071 A JP 2002160071A JP 2000361045 A JP2000361045 A JP 2000361045A JP 2000361045 A JP2000361045 A JP 2000361045A JP 2002160071 A JP2002160071 A JP 2002160071A
- Authority
- JP
- Japan
- Prior art keywords
- welding
- control
- constant
- mode
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Abstract
(57)【要約】
【課題】 溶接条件の変更に対してフィードバック制御
系の定数の変更を容易にし、ＰＩＤ動作やＰ、ＰＤ、Ｐ
Ｉ動作などの選択も可能にし、異なる溶接方式による溶
接に簡単に変更でき、制御回路も極めて簡単にする。 【解決手段】 制御方式が異なる複数の溶接モードを選
択可能とし、選択した溶接モードに従って溶接電流およ
び溶接電圧の少くとも一方を検出し、この検出値を目標
値に一致させるように制御出力をフィードバック制御す
る溶接機の制御方法において、目標値と検出値との差分
に基づいて制御出力を求めるためのデジタル演算式を各
溶接モードに対して共通な式として予め記憶すると共
に、異なる複数の溶接モードに対してデジタル演算式で
用いる定数を予め記憶しておき、選択した溶接モードに
対する定数を読出してデジタル演算式によってデジタル
演算を行い制御出力を求める。
系の定数の変更を容易にし、ＰＩＤ動作やＰ、ＰＤ、Ｐ
Ｉ動作などの選択も可能にし、異なる溶接方式による溶
接に簡単に変更でき、制御回路も極めて簡単にする。 【解決手段】 制御方式が異なる複数の溶接モードを選
択可能とし、選択した溶接モードに従って溶接電流およ
び溶接電圧の少くとも一方を検出し、この検出値を目標
値に一致させるように制御出力をフィードバック制御す
る溶接機の制御方法において、目標値と検出値との差分
に基づいて制御出力を求めるためのデジタル演算式を各
溶接モードに対して共通な式として予め記憶すると共
に、異なる複数の溶接モードに対してデジタル演算式で
用いる定数を予め記憶しておき、選択した溶接モードに
対する定数を読出してデジタル演算式によってデジタル
演算を行い制御出力を求める。
Description
【０００１】
【発明が属する技術分野】この発明は、溶接電流や溶接
電圧などをフィードバック制御することによって溶接対
象に応じた適切な溶接を行えるようにした溶接機と、そ
の制御方法とに関するものである。
電圧などをフィードバック制御することによって溶接対
象に応じた適切な溶接を行えるようにした溶接機と、そ
の制御方法とに関するものである。
【０００２】
【従来の技術】抵抗溶接機などの溶接機において、制御
対象である溶接電流や溶接電圧などを目標値に一致させ
るためにフィードバック制御するものが公知である。
対象である溶接電流や溶接電圧などを目標値に一致させ
るためにフィードバック制御するものが公知である。
【０００３】例えば、直流をインバータを用いて高周波
の交流にした後、溶接トランスの一次側に導き、この時
に溶接トランスの二次側に誘起される交流低電圧を整流
して溶接電極に導き溶接を行うインバータ方式の抵抗溶
接機がある。この方式によれば、商用交流電源の周波数
に比べて高い周波数の電流を溶接トランスに導くから、
商用電源周波数の交流を溶接トランスに導く単相交流式
抵抗溶接機に比べて溶接トランスを小型化できるという
特徴がある。
の交流にした後、溶接トランスの一次側に導き、この時
に溶接トランスの二次側に誘起される交流低電圧を整流
して溶接電極に導き溶接を行うインバータ方式の抵抗溶
接機がある。この方式によれば、商用交流電源の周波数
に比べて高い周波数の電流を溶接トランスに導くから、
商用電源周波数の交流を溶接トランスに導く単相交流式
抵抗溶接機に比べて溶接トランスを小型化できるという
特徴がある。
【０００４】このようなインバータ式のものにおいて、
溶接電極に流れる電流を検出してフィードバックし、こ
の電流（実効値）が一定の目標値になるようにインバー
タを位相制御する定電流制御方式がある。この方式で
は、溶接電極に電流を流す時間が予めタイマーで設定し
た時間になるのを待って溶接を停止させる。また溶接電
極に加わる電圧を検出してフィードバックし、この電圧
が一定になるようにインバータを位相制御する定電圧制
御方式もある。この方式も溶接時間はタイマーで設定す
る。
溶接電極に流れる電流を検出してフィードバックし、こ
の電流（実効値）が一定の目標値になるようにインバー
タを位相制御する定電流制御方式がある。この方式で
は、溶接電極に電流を流す時間が予めタイマーで設定し
た時間になるのを待って溶接を停止させる。また溶接電
極に加わる電圧を検出してフィードバックし、この電圧
が一定になるようにインバータを位相制御する定電圧制
御方式もある。この方式も溶接時間はタイマーで設定す
る。
【０００５】さらに溶接電極の電流および電圧を同時に
検出して、これらの積により電力を求めてフィードバッ
クし、この電力が一定になるようにインバータを制御す
る定電力制御方式も知られている。
検出して、これらの積により電力を求めてフィードバッ
クし、この電力が一定になるようにインバータを制御す
る定電力制御方式も知られている。
【０００６】フィードバック制御するものでは、入力と
出力の関係である伝達係数Ｇをどのように設定するか
が、制御系の性能（安定性、応答性など）に多く影響す
る。ここに伝達関数Ｇ（ｓ）は、入力ｘ（ｔ）と出力ｙ
（ｔ）のラプラス変換Ｘ（ｓ）、Ｙ（ｓ）の比Ｘ（ｓ）
／Ｙ（ｓ）である。ここにｓ＝ｄ／ｄｔである。
出力の関係である伝達係数Ｇをどのように設定するか
が、制御系の性能（安定性、応答性など）に多く影響す
る。ここに伝達関数Ｇ（ｓ）は、入力ｘ（ｔ）と出力ｙ
（ｔ）のラプラス変換Ｘ（ｓ）、Ｙ（ｓ）の比Ｘ（ｓ）
／Ｙ（ｓ）である。ここにｓ＝ｄ／ｄｔである。
【０００７】この伝達関数Ｇ（ｓ）による制御動作は次
の４種類が知られている。比例動作（Ｐ動作、Proporti
onal action）、比例＋微分動作（ＰＤ動作、Proportio
nal＋integral action）、比例＋積分＋微分（ＰＩＤ動
作、Proportional＋Integral＋Differential action）
の４種類である。
の４種類が知られている。比例動作（Ｐ動作、Proporti
onal action）、比例＋微分動作（ＰＤ動作、Proportio
nal＋integral action）、比例＋積分＋微分（ＰＩＤ動
作、Proportional＋Integral＋Differential action）
の４種類である。
【０００８】図９は従来のＰＩＤ動作の制御ブロック図
であり、アナログ回路により構成したものである。この
図において符号２は比例制御部であり、伝達関数Ｇ
c（ｓ）は定数Ｋpとなる。すなわちＧc（ｓ）＝Ｋpであ
る。ここに比例定数Ｋpは（目標値−フィードバック入
力値）の差分に対する比例ゲインである。
であり、アナログ回路により構成したものである。この
図において符号２は比例制御部であり、伝達関数Ｇ
c（ｓ）は定数Ｋpとなる。すなわちＧc（ｓ）＝Ｋpであ
る。ここに比例定数Ｋpは（目標値−フィードバック入
力値）の差分に対する比例ゲインである。
【０００９】符号４は積分制御部、６は微分制御部であ
り、これらを図９のように組合せて加算部８で加算した
時の伝達関数Ｇc（ｓ）は、Ｇc（ｓ）＝Ｋp（１＋１／
（ｓＴI）＋ｓＴD）となる。ここにＴIは積分定数（積
分時間）、ＴDは微分定数（微分時間）である。
り、これらを図９のように組合せて加算部８で加算した
時の伝達関数Ｇc（ｓ）は、Ｇc（ｓ）＝Ｋp（１＋１／
（ｓＴI）＋ｓＴD）となる。ここにＴIは積分定数（積
分時間）、ＴDは微分定数（微分時間）である。
【００１０】微分動作は、制御対象が遅れを持っている
時に制御系の動特性の改善に効果がある。積分動作は定
常状態における誤差を小さくする効果があるが、制御が
遅くなる傾向を持つ。そこでこれらの動作を組合せて制
御を速くし適切な制御特性をえるようにするのがＰＩＤ
動作である。
時に制御系の動特性の改善に効果がある。積分動作は定
常状態における誤差を小さくする効果があるが、制御が
遅くなる傾向を持つ。そこでこれらの動作を組合せて制
御を速くし適切な制御特性をえるようにするのがＰＩＤ
動作である。
【００１１】
【発明が解決しようとする課題】この図９に示す従来の
ものは、アナログ回路で形成されるため、各定数
（Ｋp、ＴI、ＴD）が予め設定されたものである。この
ため、溶接条件の変化に対してこれらの定数を変更する
ことができないという問題がある。特にＰＩＤ動作だけ
でなくＰ動作、ＰＤ動作、ＰＩ動作なども選択したいこ
とがあるが、従来のものではこのような選択は不可能で
あった。
ものは、アナログ回路で形成されるため、各定数
（Ｋp、ＴI、ＴD）が予め設定されたものである。この
ため、溶接条件の変化に対してこれらの定数を変更する
ことができないという問題がある。特にＰＩＤ動作だけ
でなくＰ動作、ＰＤ動作、ＰＩ動作なども選択したいこ
とがあるが、従来のものではこのような選択は不可能で
あった。
【００１２】また溶接機においては溶接対象によって溶
接方式を変更できることが望ましい。そこで従来は制御
回路の中に定電流制御回路、定電圧制御回路、定電力制
御回路などを別々に設けていた。このため制御回路が複
雑で大きくなるという問題もあった。
接方式を変更できることが望ましい。そこで従来は制御
回路の中に定電流制御回路、定電圧制御回路、定電力制
御回路などを別々に設けていた。このため制御回路が複
雑で大きくなるという問題もあった。
【００１３】この発明はこのような事情に鑑みなされた
ものであり、溶接条件の変更に対してフィードバック制
御系の定数を容易に変更でき、ＰＩＤ動作やＰ、ＰＤ、
ＰＩ動作などの選択も可能になり、また異なる溶接方式
による溶接に簡単に変更することができ、制御回路も極
めて簡単にすることが可能になる溶接機の制御方法を提
供することを第１の目的とする。またこの方法の実施に
直接使用する溶接機を提供することを第２の目的とす
る。
ものであり、溶接条件の変更に対してフィードバック制
御系の定数を容易に変更でき、ＰＩＤ動作やＰ、ＰＤ、
ＰＩ動作などの選択も可能になり、また異なる溶接方式
による溶接に簡単に変更することができ、制御回路も極
めて簡単にすることが可能になる溶接機の制御方法を提
供することを第１の目的とする。またこの方法の実施に
直接使用する溶接機を提供することを第２の目的とす
る。
【００１４】
【発明の構成】本発明によれば第１の目的は、制御方式
が異なる複数の溶接モードを選択可能とし、選択した溶
接モードに従って溶接電流および溶接電圧の少くとも一
方を検出し、この検出値を目標値に一致させるように制
御出力をフィードバック制御する溶接機の制御方法にお
いて、前記目標値と検出値との差分に基づいて制御出力
を求めるためのデジタル演算式を各溶接モードに対して
共通な式として予め記憶すると共に、異なる複数の溶接
モードに対して前記デジタル演算式で用いる定数を予め
記憶しておき、選択した溶接モードに対する定数を読出
して前記デジタル演算式によってデジタル演算を行い制
御出力を求めることを特徴とする溶接機の制御方法、に
より達成される。
が異なる複数の溶接モードを選択可能とし、選択した溶
接モードに従って溶接電流および溶接電圧の少くとも一
方を検出し、この検出値を目標値に一致させるように制
御出力をフィードバック制御する溶接機の制御方法にお
いて、前記目標値と検出値との差分に基づいて制御出力
を求めるためのデジタル演算式を各溶接モードに対して
共通な式として予め記憶すると共に、異なる複数の溶接
モードに対して前記デジタル演算式で用いる定数を予め
記憶しておき、選択した溶接モードに対する定数を読出
して前記デジタル演算式によってデジタル演算を行い制
御出力を求めることを特徴とする溶接機の制御方法、に
より達成される。
【００１５】ここで用いるデジタル演算式は、ＰＩＤ制
御のアナログ一般式をラプラス変換することによって求
める差分式とするが、この導出方法については後記す
る。定数は各溶接モードごとに複数の組合せをメモリし
ておけば、同じ溶接モードであっても溶接対象によって
定数の組合せを変更でき、一層適切な溶接が可能にな
る。溶接モードは定電流モード、定電圧モード、定電力
モードのうち２以上のモードを選択可能にするのがよ
い。
御のアナログ一般式をラプラス変換することによって求
める差分式とするが、この導出方法については後記す
る。定数は各溶接モードごとに複数の組合せをメモリし
ておけば、同じ溶接モードであっても溶接対象によって
定数の組合せを変更でき、一層適切な溶接が可能にな
る。溶接モードは定電流モード、定電圧モード、定電力
モードのうち２以上のモードを選択可能にするのがよ
い。
【００１６】第２の目的は、制御方式が異なる複数の溶
接モードを選択可能とし、選択した溶接モードに従って
溶接電流および溶接電圧の少くとも一方を検出し、この
検出値を目標値に一致させるように制御出力をフィード
バック制御する溶接機において、溶接電流および溶接電
圧の検出部と、検出部の検出値と目標値の差分を求める
減算器と、前記差分に基づいて制御出力を求めるために
各溶接モードに対して共通に用いるデジタル演算式の演
算を行うデジタル信号処理部と、デジタル演算式の演算
に用いる定数と前記目標値とを各溶接モードに対して予
め記憶するメモリ手段と、選択する溶接モードと目標値
と定数とを入力する入力手段と、選択された溶接モード
に対する定数をメモリ手段から読出して前記デジタル信
号処理部で実行した演算結果に基づいて制御出力を制御
する出力制御手段と、を備えることを特徴とする溶接
機、により達成される。
接モードを選択可能とし、選択した溶接モードに従って
溶接電流および溶接電圧の少くとも一方を検出し、この
検出値を目標値に一致させるように制御出力をフィード
バック制御する溶接機において、溶接電流および溶接電
圧の検出部と、検出部の検出値と目標値の差分を求める
減算器と、前記差分に基づいて制御出力を求めるために
各溶接モードに対して共通に用いるデジタル演算式の演
算を行うデジタル信号処理部と、デジタル演算式の演算
に用いる定数と前記目標値とを各溶接モードに対して予
め記憶するメモリ手段と、選択する溶接モードと目標値
と定数とを入力する入力手段と、選択された溶接モード
に対する定数をメモリ手段から読出して前記デジタル信
号処理部で実行した演算結果に基づいて制御出力を制御
する出力制御手段と、を備えることを特徴とする溶接
機、により達成される。
【００１７】ここに出力制御回路はＰＷＭ（Pulse Widt
h Modulation）回路とするのがよく、減算器はデジタル
信号処理部にその機能を持たせることができる。全体の
動作を管理するためのＣＰＵを設けて、このＣＰＵに減
算器の機能を持たせてもよい。また定電力モードでは溶
接電流と溶接電圧とを積算することによって溶接電力を
求めるので、この積算器の機能もデジタル信号処理部や
ＣＰＵに持たせることができる。
h Modulation）回路とするのがよく、減算器はデジタル
信号処理部にその機能を持たせることができる。全体の
動作を管理するためのＣＰＵを設けて、このＣＰＵに減
算器の機能を持たせてもよい。また定電力モードでは溶
接電流と溶接電圧とを積算することによって溶接電力を
求めるので、この積算器の機能もデジタル信号処理部や
ＣＰＵに持たせることができる。
【００１８】
【実施態様】図１は本発明の一実施態様である抵抗溶接
機の全体外観図、図２はその全体回路構成の概念図、図
３は制御装置の内部構造を示す図、図４は制御装置の動
作流れ図、図５はデジタル信号処理部の制御ブロック
図、図６はその信号の時間的な流れを示す図、図７は定
数を記憶するメモリテーブルの内容を示す図、図８は定
数の変化による出力波形の変化を示す図、である。
機の全体外観図、図２はその全体回路構成の概念図、図
３は制御装置の内部構造を示す図、図４は制御装置の動
作流れ図、図５はデジタル信号処理部の制御ブロック
図、図６はその信号の時間的な流れを示す図、図７は定
数を記憶するメモリテーブルの内容を示す図、図８は定
数の変化による出力波形の変化を示す図、である。
【００１９】図１において符号１０はコントローラ、１
２は溶接トランスケース、１４は溶接ヘッドである。コ
ントローラ１０は電源スイッチ１６、モード選択スイッ
チ１８、表示パネル２０を持つ。溶接ヘッド１４は、上
下動可能な上のクランプ部２２ａと、所定高さに固定さ
れた下のクランプ部２２ｂを持ち、これらのクランプ部
２２ａ、２２ｂにそれぞれ溶接電極２４ａ、２４ｂが固
定されている。
２は溶接トランスケース、１４は溶接ヘッドである。コ
ントローラ１０は電源スイッチ１６、モード選択スイッ
チ１８、表示パネル２０を持つ。溶接ヘッド１４は、上
下動可能な上のクランプ部２２ａと、所定高さに固定さ
れた下のクランプ部２２ｂを持ち、これらのクランプ部
２２ａ、２２ｂにそれぞれ溶接電極２４ａ、２４ｂが固
定されている。
【００２０】各電極２４ａ、２４ｂはウェルドケーブル
２６によって溶接トランスケース１２に収容された溶接
トランス６０（図２）の二次側に整流器６２（図２、
３）を介して接続されている。この溶接トランス６０の
一次側はパワーケーブル２８によってコントローラ１０
に接続されている。
２６によって溶接トランスケース１２に収容された溶接
トランス６０（図２）の二次側に整流器６２（図２、
３）を介して接続されている。この溶接トランス６０の
一次側はパワーケーブル２８によってコントローラ１０
に接続されている。
【００２１】溶接ヘッド１４の可動クランプ部２２ａ
は、ばね（図示せず）を介してエアシリンダ（共に図示
せず）により上下に駆動される。また両電極２４ａ、２
４ｂの間にはワークの溶接部（図示せず）が置かれる。
は、ばね（図示せず）を介してエアシリンダ（共に図示
せず）により上下に駆動される。また両電極２４ａ、２
４ｂの間にはワークの溶接部（図示せず）が置かれる。
【００２２】足踏みスイッチ（図示せず）から送られる
オン信号はアクチュエータケーブル３０を介してコント
ローラ１０に送られ、この信号（押圧信号）によってエ
アシリンダは作動する。そして電極２４ａ、２４ｂの溶
接部に対する押圧力が一定値になるとリミットスイッチ
（図示せず）がオンとなり、このオン信号がアクチュエ
ータケーブル３０を介してコントローラ１０に送られ
る。コントローラ１０はこのオン信号に基づいて溶接動
作を開始させる。すなわちこのオン信号がスタート信号
となる。
オン信号はアクチュエータケーブル３０を介してコント
ローラ１０に送られ、この信号（押圧信号）によってエ
アシリンダは作動する。そして電極２４ａ、２４ｂの溶
接部に対する押圧力が一定値になるとリミットスイッチ
（図示せず）がオンとなり、このオン信号がアクチュエ
ータケーブル３０を介してコントローラ１０に送られ
る。コントローラ１０はこのオン信号に基づいて溶接動
作を開始させる。すなわちこのオン信号がスタート信号
となる。
【００２３】図１で３２はウェルドセンスケーブルであ
り、溶接トランス６０の二次側電流を示す信号をコント
ローラ１０に導く。この信号は後記するように電流検出
器７６（図２参照）で検出した電流値を示す信号であ
る。３４は電圧検出用ケーブルであり、クランプ部２２
ａ、２２ｂに接続されている。このケーブル３４は電極
２４ａ、２４ｂ間の電圧を検出してコントローラ１０に
導く。
り、溶接トランス６０の二次側電流を示す信号をコント
ローラ１０に導く。この信号は後記するように電流検出
器７６（図２参照）で検出した電流値を示す信号であ
る。３４は電圧検出用ケーブルであり、クランプ部２２
ａ、２２ｂに接続されている。このケーブル３４は電極
２４ａ、２４ｂ間の電圧を検出してコントローラ１０に
導く。
【００２４】次にコントローラ１０の主回路を図２に基
づいて説明する。これらの図で、５０は交流２００Ｖの
商用３相交流電源である。この電源５０から３つの相が
それぞれスタートスイッチ５２を介して整流回路５４に
導かれる。この整流回路５４は、スイッチング素子とし
てＳＣＲを用いた３相全波混合ブリッジで構成される。
５６はこの整流回路５４の出力端間に並列接続されたコ
ンデンサである。
づいて説明する。これらの図で、５０は交流２００Ｖの
商用３相交流電源である。この電源５０から３つの相が
それぞれスタートスイッチ５２を介して整流回路５４に
導かれる。この整流回路５４は、スイッチング素子とし
てＳＣＲを用いた３相全波混合ブリッジで構成される。
５６はこの整流回路５４の出力端間に並列接続されたコ
ンデンサである。
【００２５】５８はインバータであり、４個のＮＰＮト
ランジスタからなるブリッジで構成される。このインバ
ータ５８はコンデンサ５６の充電電圧を交流に変換し
て、溶接トランス６０の一次側に供給する。この溶接ト
ランス６０の二次側出力は整流器（ダイオード）６２、
６２で全波整流されて溶接電極２４ａ、２４ｂに導かれ
る。
ランジスタからなるブリッジで構成される。このインバ
ータ５８はコンデンサ５６の充電電圧を交流に変換し
て、溶接トランス６０の一次側に供給する。この溶接ト
ランス６０の二次側出力は整流器（ダイオード）６２、
６２で全波整流されて溶接電極２４ａ、２４ｂに導かれ
る。
【００２６】次に制御装置６８を図２に基づいて説明す
る。制御装置６８は、インバータ５８をＰＷＭ（Pulse
Width Modulation）方式によって位相制御する。なおこ
の制御装置６８は、３種の異なる制御方式を選択可能で
ある。図２ではこれらの制御方式を実行する回路を別々
に分けて示しているが、実際には後記するようにデジタ
ル信号処理部８８やＣＰＵ１０４などを持つデジタルコ
ンピュータで形成される。
る。制御装置６８は、インバータ５８をＰＷＭ（Pulse
Width Modulation）方式によって位相制御する。なおこ
の制御装置６８は、３種の異なる制御方式を選択可能で
ある。図２ではこれらの制御方式を実行する回路を別々
に分けて示しているが、実際には後記するようにデジタ
ル信号処理部８８やＣＰＵ１０４などを持つデジタルコ
ンピュータで形成される。
【００２７】７０は定電流制御部、７２は定電圧制御
部、７４は定電力制御部である。制御方式は、前記コン
トローラ１０に設けたモード選択スイッチ１８（図１）
によって選択できるようにしてもよいし、後記するよう
にキーボードなどの入力手段９４で入力してもよい。
部、７４は定電力制御部である。制御方式は、前記コン
トローラ１０に設けたモード選択スイッチ１８（図１）
によって選択できるようにしてもよいし、後記するよう
にキーボードなどの入力手段９４で入力してもよい。
【００２８】定電流制御方式は、前記トランスケース１
２に設けた電流検出器７６の出力から電流検出部７８で
溶接電流を求め、この溶接電流を一定値に保つようにイ
ンバータ５８を位相制御する。定電圧制御方式は、前記
電圧検出用ケーブル３４で導かれた信号に基づいて電圧
検出部８０で溶接電圧を求め、この電圧を一定値に保つ
ようにインバータ５８を位相制御する。定電力制御方式
は、電流検出部７８および電圧検出部８０の出力を電力
検出部８２で積算することにより溶接電力を求め、この
電力が一定になるようにインバータ５８を位相制御す
る。なお各方式の設定値や定数などの溶接条件は定数入
力部８４により設定される。定数入力部８４は後記する
ようにキーボードなどの入力手段９４であってもよい。
２に設けた電流検出器７６の出力から電流検出部７８で
溶接電流を求め、この溶接電流を一定値に保つようにイ
ンバータ５８を位相制御する。定電圧制御方式は、前記
電圧検出用ケーブル３４で導かれた信号に基づいて電圧
検出部８０で溶接電圧を求め、この電圧を一定値に保つ
ようにインバータ５８を位相制御する。定電力制御方式
は、電流検出部７８および電圧検出部８０の出力を電力
検出部８２で積算することにより溶接電力を求め、この
電力が一定になるようにインバータ５８を位相制御す
る。なお各方式の設定値や定数などの溶接条件は定数入
力部８４により設定される。定数入力部８４は後記する
ようにキーボードなどの入力手段９４であってもよい。
【００２９】制御装置６８は図３に示すように、デジタ
ルコンピュータで構成される。この図３において、８６
はバスであり、デジタル信号はこのバス８６を介して各
部との間で送受される。８８はデジタル信号処理部（Di
gital Signal Processor、ＤＳＰ）であり、後記するよ
うに図５、６に示すデジタル演算処理を高速で行う専用
のコンピュータである。このＤＳＰ８８には後記する減
算器８８Ａの機能を持たせておく。９０は後記する図７
に示す定数や目標値などを記憶するメモリ手段である。
ルコンピュータで構成される。この図３において、８６
はバスであり、デジタル信号はこのバス８６を介して各
部との間で送受される。８８はデジタル信号処理部（Di
gital Signal Processor、ＤＳＰ）であり、後記するよ
うに図５、６に示すデジタル演算処理を高速で行う専用
のコンピュータである。このＤＳＰ８８には後記する減
算器８８Ａの機能を持たせておく。９０は後記する図７
に示す定数や目標値などを記憶するメモリ手段である。
【００３０】９２（９２ａ、９２ｂ、９２ｃ）はアナロ
グ・デジタル（Ａ／Ｄ）変換器であり、前記電流検出部
７８、電圧検出部８０、電力検出部８２のアナログ出力
をデジタル信号に変換し、バス８６を通して各部に送出
する。９４はキーボードなどの入力手段であり、インタ
ーフェース９６を介してバス８６に接続される。この入
力手段９４はメモリ手段９０に記憶する定数や目標値、
その他の設定値を入力するために用いられると共に、後
記するＣＰＵ１０８に対する指令信号を入力するためな
どに用いられる。従って前記図２に示したモード選択ス
イッチ１８や定数入力部８４はこの入力手段９４で構成
することができる。
グ・デジタル（Ａ／Ｄ）変換器であり、前記電流検出部
７８、電圧検出部８０、電力検出部８２のアナログ出力
をデジタル信号に変換し、バス８６を通して各部に送出
する。９４はキーボードなどの入力手段であり、インタ
ーフェース９６を介してバス８６に接続される。この入
力手段９４はメモリ手段９０に記憶する定数や目標値、
その他の設定値を入力するために用いられると共に、後
記するＣＰＵ１０８に対する指令信号を入力するためな
どに用いられる。従って前記図２に示したモード選択ス
イッチ１８や定数入力部８４はこの入力手段９４で構成
することができる。
【００３１】９８は出力制御部としてのＰＷＭ制御部で
あり、ＤＳＰによる演算結果に基づいて制御出力を制御
する。すなわちインバータ５８を位相制御する。１００
は液晶板（ＬＣＤ）などの表示手段であり、インターフ
ェース１０２を介してバス８６に接続される。この表示
手段１００には、制御方式の選択画面や、目標値の設定
画面や、定数などの設定画面などが表示される。この表
示手段１００は図１に示した表示パネル２０であっても
よいし、別に設けてもよい。１０４はＣＰＵ（中央演算
器）であり、バス８６に接続されて各部の制御を行う。
なおこのＣＰＵ１０４の動作プログラムなどは前記メモ
リ手段９０に記憶させておいたり、他のメモリに記憶さ
せておく。
あり、ＤＳＰによる演算結果に基づいて制御出力を制御
する。すなわちインバータ５８を位相制御する。１００
は液晶板（ＬＣＤ）などの表示手段であり、インターフ
ェース１０２を介してバス８６に接続される。この表示
手段１００には、制御方式の選択画面や、目標値の設定
画面や、定数などの設定画面などが表示される。この表
示手段１００は図１に示した表示パネル２０であっても
よいし、別に設けてもよい。１０４はＣＰＵ（中央演算
器）であり、バス８６に接続されて各部の制御を行う。
なおこのＣＰＵ１０４の動作プログラムなどは前記メモ
リ手段９０に記憶させておいたり、他のメモリに記憶さ
せておく。
【００３２】ＤＳＰ８８は図３に示す演算を行う。この
演算は前記した差分式ｕ（ｎ）の演算である。一般にＰ
ＩＤ動作による制御出力ｕ（ｔ）は、目標値に対する制
御対象量の誤差（エラー量、すなわち差分ｅ（ｔ））に
比例する量Ｋpｅ（ｔ）と、積分量ＫI∫ｅ（ｔ）ｄｔ
と、微分量Ｋd・ｄｅ／ｄｔとの和で示すことができ
る。すなわち、 ｕ（ｔ）＝Ｋp・ｅ（ｔ）＋Ｋi∫ｅ（ｔ）ｄｔ＋Ｋd・
ｄｅ／ｄｔ ただしｅ（ｔ）：制御入力（エラー量、差分） ｕ（ｔ）：制御出力 Ｋp、Ｋi、Ｋd：定数
演算は前記した差分式ｕ（ｎ）の演算である。一般にＰ
ＩＤ動作による制御出力ｕ（ｔ）は、目標値に対する制
御対象量の誤差（エラー量、すなわち差分ｅ（ｔ））に
比例する量Ｋpｅ（ｔ）と、積分量ＫI∫ｅ（ｔ）ｄｔ
と、微分量Ｋd・ｄｅ／ｄｔとの和で示すことができ
る。すなわち、 ｕ（ｔ）＝Ｋp・ｅ（ｔ）＋Ｋi∫ｅ（ｔ）ｄｔ＋Ｋd・
ｄｅ／ｄｔ ただしｅ（ｔ）：制御入力（エラー量、差分） ｕ（ｔ）：制御出力 Ｋp、Ｋi、Ｋd：定数
【００３３】この式をラプラス変換し、双一次変換によ
り離散系へ変換すれば、次に示す差分式ｕ（ｎ）に置き
換えることができる。 ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ
（ｎ−１）＋Ｋ２・ｅ（ｎ−２） ｕ（ｎ）：出力 ｅ（ｎ）：入力 Ｋ０、Ｋ１、Ｋ２は以下の式による。 Ｋ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２ Ｋp：比例定数 Ｋi：積分定数 Ｋd：微分定数 Ｔ：サンプリング周期。
り離散系へ変換すれば、次に示す差分式ｕ（ｎ）に置き
換えることができる。 ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ
（ｎ−１）＋Ｋ２・ｅ（ｎ−２） ｕ（ｎ）：出力 ｅ（ｎ）：入力 Ｋ０、Ｋ１、Ｋ２は以下の式による。 Ｋ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２ Ｋp：比例定数 Ｋi：積分定数 Ｋd：微分定数 Ｔ：サンプリング周期。
【００３４】この差分式の演算は専用のデジタル信号処
理素子（ＤＳＰ）で行うことができが、図５に示すデジ
タル回路により行うこともできる。図６はこのデジタル
回路でシグナルの時間的流れを示している。
理素子（ＤＳＰ）で行うことができが、図５に示すデジ
タル回路により行うこともできる。図６はこのデジタル
回路でシグナルの時間的流れを示している。
【００３５】図５で１１０は減算器であり、制御出力で
あるフィードバック出力と設定目標値との誤差（エラー
量、差分）ｅ（ｔ）を求める。或るサンプリング周期ｎ
における誤差ｅ（ｎ）を遅延回路１１２に、その直前の
サンプリング周期（ｎ−１）における誤差ｅ（ｎ−１）
を遅延回路１１４に、さらにその前のサンプリング周期
（ｎ−２）における誤差ｅ（ｎ−２）を遅延回路１１６
にそれぞれ記憶する。これらの遅延回路１１２、１１
４、１１６の内容を次のサンプリング周期（ｎ＋１）の
間でシリアル／パラレル変換器１１８に並列入力する
と、この変換器１１８はこれら遅延回路１１２、１１
４、１１６の内容を直列にして順に乗算器１２０に出力
する。
あるフィードバック出力と設定目標値との誤差（エラー
量、差分）ｅ（ｔ）を求める。或るサンプリング周期ｎ
における誤差ｅ（ｎ）を遅延回路１１２に、その直前の
サンプリング周期（ｎ−１）における誤差ｅ（ｎ−１）
を遅延回路１１４に、さらにその前のサンプリング周期
（ｎ−２）における誤差ｅ（ｎ−２）を遅延回路１１６
にそれぞれ記憶する。これらの遅延回路１１２、１１
４、１１６の内容を次のサンプリング周期（ｎ＋１）の
間でシリアル／パラレル変換器１１８に並列入力する
と、この変換器１１８はこれら遅延回路１１２、１１
４、１１６の内容を直列にして順に乗算器１２０に出力
する。
【００３６】乗算器１２０は、順に入力される誤差ｅ
（ｎ）、ｅ（ｎ−１）、ｅ（ｎ−２）にそれぞれ所定の
定数Ｋ０、Ｋ１、Ｋ２を乗算して、順に加算器１２２に
送る。ここに用いる定数Ｋ０、Ｋ１、Ｋ２は前記メモリ
手段９０の一部であるＰＩＤテーブル９０Ａ（図７）に
予め記憶しておく。従って加算器１２２には、Ｋ０・ｅ
（ｎ）、Ｋ１・ｅ（ｎ−１）、Ｋ３・ｅ（ｎ−２）が順
に直列に（シリアルに）入力される。加算器１２２はこ
れらを加算する。なおこの時の出力ｕ（ｎ）の２サンプ
リング周期前の出力ｕ（ｎ−２）は遅延回路１２４に記
憶され、その内容ｕ（ｎ−２）が前記加算器１２２で加
算され、前記差分式ｕ（ｎ）の演算結果が求められる。
（ｎ）、ｅ（ｎ−１）、ｅ（ｎ−２）にそれぞれ所定の
定数Ｋ０、Ｋ１、Ｋ２を乗算して、順に加算器１２２に
送る。ここに用いる定数Ｋ０、Ｋ１、Ｋ２は前記メモリ
手段９０の一部であるＰＩＤテーブル９０Ａ（図７）に
予め記憶しておく。従って加算器１２２には、Ｋ０・ｅ
（ｎ）、Ｋ１・ｅ（ｎ−１）、Ｋ３・ｅ（ｎ−２）が順
に直列に（シリアルに）入力される。加算器１２２はこ
れらを加算する。なおこの時の出力ｕ（ｎ）の２サンプ
リング周期前の出力ｕ（ｎ−２）は遅延回路１２４に記
憶され、その内容ｕ（ｎ−２）が前記加算器１２２で加
算され、前記差分式ｕ（ｎ）の演算結果が求められる。
【００３７】以上の演算を行う際の信号の時間的流れは
図６に示す。この図でＺ-1は単位遅延回路である。すな
わち入力ｅ（ｎ）は定数Ｋ０と乗算されて加算器１２２
Ａに入力される一方、単位サンプリング周期前の入力ｅ
（ｎ−１）および２単位サンプリング周期前の入力ｅ
（ｎ−２）に定数Ｋ１、Ｋ２がそれぞれ乗算されて、加
算器１２２Ｂに入力され、ここでこれらが加算される。
この加算値Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）は
加算器１２２Ａに送られ、ここでＫ０・ｅ（ｎ）に加算
される。
図６に示す。この図でＺ-1は単位遅延回路である。すな
わち入力ｅ（ｎ）は定数Ｋ０と乗算されて加算器１２２
Ａに入力される一方、単位サンプリング周期前の入力ｅ
（ｎ−１）および２単位サンプリング周期前の入力ｅ
（ｎ−２）に定数Ｋ１、Ｋ２がそれぞれ乗算されて、加
算器１２２Ｂに入力され、ここでこれらが加算される。
この加算値Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）は
加算器１２２Ａに送られ、ここでＫ０・ｅ（ｎ）に加算
される。
【００３８】またこの加算器１１２Ａの出力は２つの単
位遅延回路１２４Ａ、１２４Ｂで２単位サンプリング周
期遅延され、加算器１２２Ｃで前記加算器１２２Ａの加
算値に加算される。この結果出力ｕ（ｎ）が求められ
る。このようにして求めた制御出力ｕ（ｎ）は、ＰＷＭ
制御部９８に送られ、インバータ５８を位相制御す
る。。
位遅延回路１２４Ａ、１２４Ｂで２単位サンプリング周
期遅延され、加算器１２２Ｃで前記加算器１２２Ａの加
算値に加算される。この結果出力ｕ（ｎ）が求められ
る。このようにして求めた制御出力ｕ（ｎ）は、ＰＷＭ
制御部９８に送られ、インバータ５８を位相制御す
る。。
【００３９】次に図４に基づいて、全体の制御動作を説
明する。まずオペレータは入力手段９４から溶接モード
を指定する（図４、ステップＳ２００）。ＣＰＵ１０４
は、この指定された制御方式に基づいて電流、電圧、電
力のいずれかを読込み可能な状態にする。ＣＰＵ１０４
は定電流制御モードの時には一定電流値である設定目標
値をメモリ手段９０から読出す。同様に定電圧、定電力
制御モードなら、一定電圧値、一定電力値を設定目標値
として読出す（ステップＳ２０２）。またオペレータ
は、図７に示すＰＩＤテーブル９０Ａから、溶接対象に
適した定数の組合せを設定し、入力手段９４から設定す
る（ステップＳ２０４）。
明する。まずオペレータは入力手段９４から溶接モード
を指定する（図４、ステップＳ２００）。ＣＰＵ１０４
は、この指定された制御方式に基づいて電流、電圧、電
力のいずれかを読込み可能な状態にする。ＣＰＵ１０４
は定電流制御モードの時には一定電流値である設定目標
値をメモリ手段９０から読出す。同様に定電圧、定電力
制御モードなら、一定電圧値、一定電力値を設定目標値
として読出す（ステップＳ２０２）。またオペレータ
は、図７に示すＰＩＤテーブル９０Ａから、溶接対象に
適した定数の組合せを設定し、入力手段９４から設定す
る（ステップＳ２０４）。
【００４０】ＣＰＵ１０４は、これらの条件を基にして
ＤＳＰ８８に前記した差分式ｕ（ｎ）の演算を行わせ
る。すなわちＤＳＰ８８ではまず誤差（差分）ｅ（ｎ）
を求め（ステップＳ２０６）。この誤差ｅ（ｎ）から制
御出力ｕ（ｎ）を求める（ステップＳ２０８）。ＣＰＵ
１０４は、その結果をＰＷＭ制御部９８に送る（ステッ
プＳ２１０）。ＰＷＭ制御部９８はこの演算結果に基づ
いて位相制御信号をインバータ５８に送り、溶接電流な
どを制御するものである（ステップＳ２１２）。すなわ
ち溶接トランス６０の１次電流などを制御する（ステッ
プＳ２１４）。
ＤＳＰ８８に前記した差分式ｕ（ｎ）の演算を行わせ
る。すなわちＤＳＰ８８ではまず誤差（差分）ｅ（ｎ）
を求め（ステップＳ２０６）。この誤差ｅ（ｎ）から制
御出力ｕ（ｎ）を求める（ステップＳ２０８）。ＣＰＵ
１０４は、その結果をＰＷＭ制御部９８に送る（ステッ
プＳ２１０）。ＰＷＭ制御部９８はこの演算結果に基づ
いて位相制御信号をインバータ５８に送り、溶接電流な
どを制御するものである（ステップＳ２１２）。すなわ
ち溶接トランス６０の１次電流などを制御する（ステッ
プＳ２１４）。
【００４１】図８は、この実施態様においてＰＩＤ定数
を変化させた時の出力波形の変化を求めたものである。
図８はＰＩＤ定数が大きい場合であり、微分動作の影
響が大きい。図８はＰＩＤ定数が小さめの場合であ
り、積分動作の影響が大きい。図８はＰＩＤ定数が小
さすぎる場合であり目標値まで到達できない状態を示
す。
を変化させた時の出力波形の変化を求めたものである。
図８はＰＩＤ定数が大きい場合であり、微分動作の影
響が大きい。図８はＰＩＤ定数が小さめの場合であ
り、積分動作の影響が大きい。図８はＰＩＤ定数が小
さすぎる場合であり目標値まで到達できない状態を示
す。
【００４２】図７に示すＰＩＤ定数のテーブル９０Ａに
おいては、定数Ｋ０、Ｋ１、Ｋ２の組合せを３つの制御
モードに対してそれぞれ９種類（テーブル番号１〜９）
用意している。これら定数Ｋ０、Ｋ１、Ｋ２は前記した
ように、比例定数Ｋp、積分定数（積分時間）Ｋi、微分
定数（微分時間）Ｋdを含む。従って定数Ｋiを０にすれ
ばＰＤ動作が、定数Ｋdを０にすればＰＩ動作が、これ
ら定数Ｋi、Ｋdを共に０にすればＰ動作が得られる。こ
のように一部の定数Ｋi、Ｋdを０にした組合せをテーブ
ルに記憶しておけば、ＰＩＤ動作以外の動作も選択可能
になる。
おいては、定数Ｋ０、Ｋ１、Ｋ２の組合せを３つの制御
モードに対してそれぞれ９種類（テーブル番号１〜９）
用意している。これら定数Ｋ０、Ｋ１、Ｋ２は前記した
ように、比例定数Ｋp、積分定数（積分時間）Ｋi、微分
定数（微分時間）Ｋdを含む。従って定数Ｋiを０にすれ
ばＰＤ動作が、定数Ｋdを０にすればＰＩ動作が、これ
ら定数Ｋi、Ｋdを共に０にすればＰ動作が得られる。こ
のように一部の定数Ｋi、Ｋdを０にした組合せをテーブ
ルに記憶しておけば、ＰＩＤ動作以外の動作も選択可能
になる。
【００４３】前記の実施態様では、誤差（差分）ｅ
（ｎ）を求める減算器８８ＡをＤＳＰ８８に設けたが、
ＣＰＵ１０４にこの減算器８８Ａの動作を行わせてもよ
い。また電力検出部８２はＣＰＵ１０４において電流と
電圧を積算して求めてもよい。この発明は抵抗溶接機以
外の溶接機であっても、溶接電流や電圧などを制御でき
るものであれば適用可能である。
（ｎ）を求める減算器８８ＡをＤＳＰ８８に設けたが、
ＣＰＵ１０４にこの減算器８８Ａの動作を行わせてもよ
い。また電力検出部８２はＣＰＵ１０４において電流と
電圧を積算して求めてもよい。この発明は抵抗溶接機以
外の溶接機であっても、溶接電流や電圧などを制御でき
るものであれば適用可能である。
【００４４】
【発明の効果】請求項１〜４の発明によれば、定数や目
標値などの組合せを変えることにより、溶接条件に対応
して制御系の定数を容易に変えることができ、ＰＩＤ、
Ｐ、ＰＤ、ＰＩ動作などの選択が可能であり、溶接方式
の変更も簡単に行うことができる。すなわち異なる溶接
方式ごとに異なる制御回路を備える必要が無いので制御
回路の構成が簡単になる。
標値などの組合せを変えることにより、溶接条件に対応
して制御系の定数を容易に変えることができ、ＰＩＤ、
Ｐ、ＰＤ、ＰＩ動作などの選択が可能であり、溶接方式
の変更も簡単に行うことができる。すなわち異なる溶接
方式ごとに異なる制御回路を備える必要が無いので制御
回路の構成が簡単になる。
【００４５】請求項５〜７の発明によれば、この方法の
実施に直接使用する溶接機が得られる。
実施に直接使用する溶接機が得られる。
【図１】本発明の一実施態様である抵抗溶接機の全体外
観図
観図
【図２】その全体回路構成の概念図
【図３】制御装置の内部構造を示す図
【図４】制御装置の動作流れ図
【図５】デジタル信号処理部の制御ブロック図
【図６】その信号の時間的な流れを示す図
【図７】定数を記憶するメモリテーブルの内容を示す図
【図８】定数の変化による出力波形の変化を示す図
【図９】従来のＰＩＤ制御のブロック図
１０ コントローラ １４ 溶接ヘッド ５８ インバータ ６８ 制御回路 ８８ デジタル信号処理部（ＤＳＰ） ９０ メモリ手段 ９４ 入力手段（キーボード） ９８ ＰＷＭ制御部（出力制御部） １００ 表示手段 １０８ ＣＰＵ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高崎 浩幸 東京都港区西新橋三丁目20番１号 日本ア ビオニクス株式会社内 Ｆターム(参考） 5H790 BA03 CC02 CC06 DD06 EA01 EA02 EA15 EB03
Claims (7)
- 【請求項１】 制御方式が異なる複数の溶接モードを選
択可能とし、選択した溶接モードに従って溶接電流およ
び溶接電圧の少くとも一方を検出し、この検出値を目標
値に一致させるように制御出力をフィードバック制御す
る溶接機の制御方法において、 前記目標値と検出値との差分に基づいて制御出力を求め
るためのデジタル演算式を各溶接モードに対して共通な
式として予め記憶すると共に、異なる複数の溶接モード
に対して前記デジタル演算式で用いる定数を予め記憶し
ておき、選択した溶接モードに対する定数を読出して前
記デジタル演算式によってデジタル演算を行い制御出力
を求めることを特徴とする溶接機の制御方法。 - 【請求項２】 デジタル演算式は次の差分式： ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ
（ｎ−１）＋Ｋ２・ｅ（ｎ−２） ただしＫ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２ Ｋp、Ｋi、Ｋd：定数 である請求項１の溶接機の制御方法。 - 【請求項３】 定数は各溶接モードに対して複数の組合
せをメモリしておき、溶接条件によっていずれかの組合
せを選択可能にした請求項１または２の溶接機の制御方
法。 - 【請求項４】 溶接モードは定電流モード、定電圧モー
ド、定電力モードのうちの２以上の溶接モードを含む請
求項１〜３のいずれかの溶接機の制御方法。 - 【請求項５】 制御方式が異なる複数の溶接モードを選
択可能とし、選択した溶接モードに従って溶接電流およ
び溶接電圧の少くとも一方を検出し、この検出値を目標
値に一致させるように制御出力をフィードバック制御す
る溶接機において、 溶接電流および溶接電圧の検出部と、検出部の検出値と
目標値の差分を求める減算器と、前記差分に基づいて制
御出力を求めるために各溶接モードに対して共通に用い
るデジタル演算式の演算を行うデジタル信号処理部と、
デジタル演算式の演算に用いる定数と前記目標値とを各
溶接モードに対して予め記憶するメモリ手段と、選択す
る溶接モードと目標値と定数とを入力する入力手段と、
選択された溶接モードに対する定数をメモリ手段から読
出して前記デジタル信号処理部で実行した演算結果に基
づいて制御出力を制御する出力制御手段と、を備えるこ
とを特徴とする溶接機。 - 【請求項６】 出力制御部はＰＷＭ回路である請求項５
の溶接機。 - 【請求項７】 減算器はデジタル信号処理部が持つ１つ
の機能で構成される請求項５または６の溶接機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361045A JP3886029B2 (ja) | 2000-11-28 | 2000-11-28 | 溶接機およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361045A JP3886029B2 (ja) | 2000-11-28 | 2000-11-28 | 溶接機およびその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002160071A true JP2002160071A (ja) | 2002-06-04 |
| JP3886029B2 JP3886029B2 (ja) | 2007-02-28 |
Family
ID=18832541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000361045A Expired - Lifetime JP3886029B2 (ja) | 2000-11-28 | 2000-11-28 | 溶接機およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3886029B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007190594A (ja) * | 2006-01-20 | 2007-08-02 | Nippon Avionics Co Ltd | 溶接機およびその制御方法 |
| JP2010221284A (ja) * | 2009-03-25 | 2010-10-07 | Daihen Corp | 抵抗溶接制御方法 |
| CN101505110B (zh) * | 2009-02-27 | 2010-12-01 | 华中科技大学 | 瞬时电压pid电流pi数字控制的逆变电源 |
| CN102091850A (zh) * | 2010-12-31 | 2011-06-15 | 广东易事特电源股份有限公司 | 具有平滑过渡双脉冲参数的铝合金数字化焊机 |
| JP2012200781A (ja) * | 2011-03-28 | 2012-10-22 | Nippon Avionics Co Ltd | 静電蓄勢式溶接電源の充電制御方法および静電蓄勢式溶接電源 |
| JP2015193020A (ja) * | 2014-03-31 | 2015-11-05 | 日本アビオニクス株式会社 | 抵抗溶接機の制御方法および制御装置 |
-
2000
- 2000-11-28 JP JP2000361045A patent/JP3886029B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007190594A (ja) * | 2006-01-20 | 2007-08-02 | Nippon Avionics Co Ltd | 溶接機およびその制御方法 |
| CN101505110B (zh) * | 2009-02-27 | 2010-12-01 | 华中科技大学 | 瞬时电压pid电流pi数字控制的逆变电源 |
| JP2010221284A (ja) * | 2009-03-25 | 2010-10-07 | Daihen Corp | 抵抗溶接制御方法 |
| CN102091850A (zh) * | 2010-12-31 | 2011-06-15 | 广东易事特电源股份有限公司 | 具有平滑过渡双脉冲参数的铝合金数字化焊机 |
| JP2012200781A (ja) * | 2011-03-28 | 2012-10-22 | Nippon Avionics Co Ltd | 静電蓄勢式溶接電源の充電制御方法および静電蓄勢式溶接電源 |
| JP2015193020A (ja) * | 2014-03-31 | 2015-11-05 | 日本アビオニクス株式会社 | 抵抗溶接機の制御方法および制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3886029B2 (ja) | 2007-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| De Gusseme et al. | Digitally controlled boost power-factor-correction converters operating in both continuous and discontinuous conduction mode | |
| JP3231705B2 (ja) | アーク加工用電源装置 | |
| CN108226839B (zh) | 一种变换器、霍尔传感器的异常检测方法及装置 | |
| JP4599694B2 (ja) | 電圧形ｐｗｍインバータのデッドタイム補償方法 | |
| JP4881940B2 (ja) | 直流電源装置 | |
| JP2002160071A (ja) | 溶接機およびその制御方法 | |
| JP6717220B2 (ja) | 電力変換装置 | |
| JPH06233464A (ja) | 電圧変動及び高調波の抑制装置 | |
| JP2809463B2 (ja) | 電源装置および力率改善方法 | |
| JP4370946B2 (ja) | 三相整流装置 | |
| JPH05103494A (ja) | インバータ装置 | |
| JP3065517B2 (ja) | 多相交流より直流を得る電圧形コンバータの制御装置 | |
| JPH02261059A (ja) | 直流電圧脈動補正電源装置および電動機制御装置 | |
| JPH11164481A (ja) | アクティブフィルタの制御方法 | |
| JPH05103475A (ja) | インバータの正弦波近似ｐｗｍ信号発生装置 | |
| JP2001197732A (ja) | 半導体電力変換装置の制御装置 | |
| JPH033670A (ja) | 誘導加熱用インバータ装置の制御方法 | |
| JP2001177985A (ja) | 直流送電システム | |
| JPH0715965A (ja) | スイッチングモード整流回路 | |
| JPS6323586A (ja) | 誘導電動機の速度制御装置 | |
| JPH0646565A (ja) | 電力変換器 | |
| JPH1066344A (ja) | 電力変換装置の制御回路 | |
| JPH0431757Y2 (ja) | ||
| JP2007190594A (ja) | 溶接機およびその制御方法 | |
| Raffel et al. | High dynamic quasi-direct converter with very low DC-link capacity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3886029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |