JP3886029B2 - 溶接機およびその制御方法 - Google Patents
溶接機およびその制御方法 Download PDFInfo
- Publication number
- JP3886029B2 JP3886029B2 JP2000361045A JP2000361045A JP3886029B2 JP 3886029 B2 JP3886029 B2 JP 3886029B2 JP 2000361045 A JP2000361045 A JP 2000361045A JP 2000361045 A JP2000361045 A JP 2000361045A JP 3886029 B2 JP3886029 B2 JP 3886029B2
- Authority
- JP
- Japan
- Prior art keywords
- welding
- constant
- mode
- sampling period
- control output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Description
【０００１】
【発明が属する技術分野】
この発明は、溶接電流や溶接電圧などをフィードバック制御することによって溶接対象に応じた適切な溶接を行えるようにした溶接機と、その制御方法とに関するものである。
【０００２】
【従来の技術】
抵抗溶接機などの溶接機において、制御対象である溶接電流や溶接電圧などを目標値に一致させるためにフィードバック制御するものが公知である。
【０００３】
例えば、直流をインバータを用いて高周波の交流にした後、溶接トランスの一次側に導き、この時に溶接トランスの二次側に誘起される交流低電圧を整流して溶接電極に導き溶接を行うインバータ方式の抵抗溶接機がある。この方式によれば、商用交流電源の周波数に比べて高い周波数の電流を溶接トランスに導くから、商用電源周波数の交流を溶接トランスに導く単相交流式抵抗溶接機に比べて溶接トランスを小型化できるという特徴がある。
【０００４】
このようなインバータ式のものにおいて、溶接電極に流れる電流を検出してフィードバックし、この電流（実効値）が一定の目標値になるようにインバータを位相制御する定電流モードがある。この方式では、溶接電極に電流を流す時間が予めタイマーで設定した時間になるのを待って溶接を停止させる。また溶接電極に加わる電圧を検出してフィードバックし、この電圧が一定になるようにインバータを位相制御する定電圧モードもある。この方式も溶接時間はタイマーで設定する。
【０００５】
さらに溶接電極の電流および電圧を同時に検出して、これらの積により電力を求めてフィードバックし、この電力が一定になるようにインバータを制御する定電力モードも知られている。
【０００６】
フィードバック制御するものでは、入力と出力の関係である伝達係数Ｇをどのように設定するかが、制御系の性能（安定性、応答性など）に多く影響する。ここに伝達関数Ｇ（ｓ）は、入力ｘ（ｔ）と出力ｙ（ｔ）のラプラス変換Ｘ（ｓ）、Ｙ（ｓ）の比Ｙ（ｓ）／Ｘ（ｓ）である。ここにｓ＝ｄ／ｄｔである。
【０００７】
この伝達関数Ｇ（ｓ）による制御動作は次の４種類が知られている。比例動作（Ｐ動作、Proportional action）、比例＋積分動作（ＰＩ動作、Proportional＋integral action）、比例＋微分動作（ＰＤ動作、 Proportional ＋ Differential action ）、比例＋積分＋微分（ＰＩＤ動作、Proportional＋Integral＋Differential action）の４種類である。
【０００８】
図９は従来のＰＩＤ動作の制御ブロック図であり、アナログ回路により構成したものである。この図において符号２は比例制御部であり、伝達関数Ｇc（ｓ）は定数Ｋpとなる。すなわちＧc（ｓ）＝Ｋpである。ここに比例定数Ｋpは（目標値−フィードバック入力値）の差分に対する比例ゲインである。
【０００９】
符号４は積分制御部、６は微分制御部であり、Ｋ p ＝Ｋ I ＝Ｋ D とした場合にはこれらを図９のように組合せて加算部８で加算した時の伝達関数Ｇc（ｓ）は、Ｇc（ｓ）＝Ｋp（１＋１／（ｓＴI）＋ｓＴD）となる。ここにＴIは積分定数（積分時間）、ＴDは微分定数（微分時間）である。
【００１０】
微分動作は、制御対象が遅れを持っている時に制御系の動特性の改善に効果がある。積分動作は定常状態における誤差を小さくする効果があるが、制御が遅くなる傾向を持つ。そこでこれらの動作を組合せて制御を速くし適切な制御特性をえるようにするのがＰＩＤ動作である。
【００１１】
【発明が解決しようとする課題】
この図９に示す従来のものは、アナログ回路で形成されるため、各定数（Ｋp、ＴI、ＴD）が予め設定されたものである。このため、溶接条件の変化に対してこれらの定数を変更することができないという問題がある。特にＰＩＤ動作だけでなくＰ動作、ＰＤ動作、ＰＩ動作なども選択したいことがあるが、従来のものではこのような選択は不可能であった。
【００１２】
また溶接機においては溶接対象によって溶接モードを変更できることが望ましい。そこで従来は制御回路の中に定電流制御回路、定電圧制御回路、定電力制御回路などを別々に設けていた。このため制御回路が複雑で大きくなるという問題もあった。
【００１３】
この発明はこのような事情に鑑みなされたものであり、溶接モードの変更に対してフィードバック制御系の定数を容易に変更でき、ＰＩＤ動作やＰ、ＰＤ、ＰＩ動作などの選択も可能になり、また異なる溶接モードによる溶接に簡単に変更することができ、制御回路も極めて簡単にすることが可能になる溶接機の制御方法を提供することを第１の目的とする。またこの方法の実施に直接使用する溶接機を提供することを第２の目的とする。
【００１４】
【発明の構成】
本発明によれば第１の目的は、定電流モード、定電圧モード、定電力モードのうちの２以上の溶接モードを含む複数の溶接モードを選択可能とし、選択した溶接モードに従って溶接電流および溶接電圧の少くとも一方を検出し、この検出値を目標値に一致させるように制御出力をフィードバック制御する溶接機の制御方法において、
前記目標値と検出値との差分に基づいて制御出力を求めるためのデジタル演算式として各溶接モードに対して共通な式である下記の差分式：
ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）
ただしＫ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ
Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ
Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２
ＫP：比例定数
Ｋi：積分定数
Ｋd：微分定数
Ｔ：サンプリング周期
ｅ（ｎ）：サンプリング周期ｎにおける誤差
ｅ（ｎ−１）：その直前のサンプリング周期（ｎ−１）における誤差
ｅ（ｎ−２）：さらにその前のサンプリング周期（ｎ−２）における誤差
ｕ（ｎ）：サンプリング周期ｎにおける制御出力
ｕ（ｎ−２）：この２サンプリング前の制御出力
を予め記憶すると共に、異なる複数の溶接モードに対して前記デジタル演算式で用いる定数の複数の組合せを予め記憶しておき、選択した溶接モードに対する定数のいずれかの組合せを溶接対象に応じて選択し読出して前記デジタル演算式によってデジタル演算を行い制御出力を求めることを特徴とする溶接機の制御方法、により達成される。
【００１５】
ここで用いるデジタル演算式は、ＰＩＤ制御のアナログ一般式をラプラス変換することによって求めた差分式であるが、この導出方法については後記する。定数は各溶接モードごとに複数の組合せをメモリしておけば、同じ溶接モードであっても溶接対象によって定数の組合せを変更でき、一層適切な溶接が可能になる。
【００１６】
第２の目的は、定電流モード、定電圧モード、定電力モードのうちの２以上の溶接モードを含む複数の溶接モードを選択可能とし、選択した溶接モードに従って溶接電流および溶接電圧の少くとも一方を検出し、この検出値を目標値に一致させるように制御出力をフィードバック制御する溶接機において、
溶接電流および溶接電圧の検出部と、検出部の検出値と目標値の差分を求める減算器と、前記差分に基づいて制御出力を求めるために各溶接モードに対して共通に用いる下記の差分式ｕ（ｎ）からなるデジタル演算式の演算を行うデジタル信号処理部と、
ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）
ただしＫ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ
Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ
Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２
ＫP：比例定数
Ｋi：積分定数
Ｋd：微分定数
Ｔ：サンプリング周期
ｅ（ｎ）：サンプリング周期ｎにおける誤差
ｅ（ｎ−１）：その直前のサンプリング周期（ｎ−１）における誤差
ｅ（ｎ−２）：さらにその前のサンプリング周期（ｎ−２）における誤差
ｕ（ｎ）：サンプリング周期ｎにおける制御出力
ｕ（ｎ−２）：この２サンプリング前の制御出力
デジタル演算式の演算に用いる定数の複数の組合せと前記目標値とを各溶接モードに対して予め記憶するメモリ手段と、選択する溶接モードと目標値と定数の複数の組合せとを入力する入力手段と、選択された溶接モードに対する定数のいずれかの組合せを溶接対象に応じてメモリ手段から読出して前記デジタル信号処理部で実行した演算結果に基づいて制御出力を制御する出力制御手段と、
を備えることを特徴とする溶接機、により達成される。
【００１７】
ここに出力制御回路はＰＷＭ（Pulse Width Modulation）回路とするのがよく、減算器はデジタル信号処理部にその機能を持たせることができる。全体の動作を管理するためのＣＰＵを設けて、このＣＰＵに減算器の機能を持たせてもよい。また定電力モードでは溶接電流と溶接電圧とを積算することによって溶接電力を求めるので、この積算器の機能もデジタル信号処理部やＣＰＵに持たせることができる。
【００１８】
【実施態様】
図１は本発明の一実施態様である抵抗溶接機の全体外観図、図２はその全体回路構成の概念図、図３は主として制御装置の内部構造を示す図、図４は制御装置の動作流れ図、図５はデジタル信号処理部の制御機能を示すブロック図、図６はその信号の時間的な流れを示す図、図７は定数を記憶するメモリテーブルの内容を示す図、図８は定数の変化による出力波形の変化を示す図、である。
【００１９】
図１において符号１０はコントローラ、１２は溶接トランスケース、１４は溶接ヘッドである。コントローラ１０は電源スイッチ１６、モード選択スイッチ１８、表示パネル２０を持つ。溶接ヘッド１４は、上下動可能な上のクランプ部２２ａと、所定高さに固定された下のクランプ部２２ｂを持ち、これらのクランプ部２２ａ、２２ｂにそれぞれ溶接電極２４ａ、２４ｂが固定されている。
【００２０】
各電極２４ａ、２４ｂはウェルドケーブル２６によって溶接トランスケース１２に収容された溶接トランス６０（図２）の二次側に整流器６２（図２、３）を介して接続されている。この溶接トランス６０の一次側はパワーケーブル２８によってコントローラ１０に接続されている。
【００２１】
溶接ヘッド１４の可動クランプ部２２ａは、ばね（図示せず）を介してエアシリンダ（共に図示せず）により上下に駆動される。また両電極２４ａ、２４ｂの間にはワークの溶接部（図示せず）が置かれる。
【００２２】
足踏みスイッチ（図示せず）から送られるオン信号はアクチュエータケーブル３０を介してコントローラ１０に送られ、この信号（押圧信号）によってエアシリンダは作動する。そして電極２４ａ、２４ｂの溶接部に対する押圧力が一定値になるとリミットスイッチ（図示せず）がオンとなり、このオン信号がアクチュエータケーブル３０を介してコントローラ１０に送られる。コントローラ１０はこのオン信号に基づいて溶接動作を開始させる。すなわちこのオン信号がスタート信号となる。
【００２３】
図１で３２はウェルドセンスケーブルであり、溶接トランス６０の二次側電流を示す信号をコントローラ１０に導く。この信号は後記するように電流検出器７６（図２参照）で検出した電流値を示す信号である。３４は電圧検出用ケーブルであり、クランプ部２２ａ、２２ｂに接続されている。このケーブル３４は電極２４ａ、２４ｂ間の電圧を検出してコントローラ１０に導く。
【００２４】
次にコントローラ１０の主回路を図２に基づいて説明する。これらの図で、５０は交流２００Ｖの商用３相交流電源である。この電源５０から３つの相がそれぞれスタートスイッチ５２を介して整流回路５４に導かれる。この整流回路５４は、スイッチング素子としてＳＣＲを用いた３相全波混合ブリッジで構成される。５６はこの整流回路５４の出力端間に並列接続されたコンデンサである。
【００２５】
５８はインバータであり、４個のＮＰＮトランジスタからなるブリッジで構成される。このインバータ５８はコンデンサ５６の充電電圧を交流に変換して、溶接トランス６０の一次側に供給する。この溶接トランス６０の二次側出力は整流器（ダイオード）６２、６２で全波整流されて溶接電極２４ａ、２４ｂに導かれる。
【００２６】
次に制御装置６８を図２に基づいて説明する。制御装置６８は、インバータ５８をＰＷＭ（Pulse Width Modulation）方式によって位相制御する。なおこの制御装置６８は、３種の異なる制御方式を選択可能である。図２ではこれらの制御方式を実行する回路を別々に分けて示しているが、実際には後記するようにデジタル信号処理部８８やＣＰＵ１０４などを持つデジタルコンピュータで形成される。
【００２７】
７０は定電流制御部、７２は定電圧制御部、７４は定電力制御部である。溶接モードは、前記コントローラ１０に設けたモード選択スイッチ１８（図１）によって選択できるようにしてもよいし、後記するようにキーボードなどの入力手段９４で入力してもよい。
【００２８】
定電流モードは、前記トランスケース１２に設けた電流検出器７６の出力から電流検出部７８で溶接電流を求め、この溶接電流を一定値に保つようにインバータ５８を位相制御する。定電圧モードは、前記電圧検出用ケーブル３４で導かれた信号に基づいて電圧検出部８０で溶接電圧を求め、この電圧を一定値に保つようにインバータ５８を位相制御する。定電力モードは、電流検出部７８および電圧検出部８０の出力を電力検出部８２で積算することにより溶接電力を求め、この電力が一定になるようにインバータ５８を位相制御する。なお各方式の設定値や定数などの溶接条件は定数入力部８４により設定される。定数入力部８４は後記するようにキーボードなどの入力手段９４であってもよい。
【００２９】
制御装置６８は図３に示すように、デジタルコンピュータなどを含む。この図３において、８６はバスであり、デジタル信号はこのバス８６を介して各部との間で送受される。８８はデジタル信号処理部（Digital Signal Processor、ＤＳＰ）であり、後記するように図５、６に示すデジタル演算処理を高速で行う専用のコンピュータである。このＤＳＰ８８には後記する減算器８８Ａの機能を持たせておく。９０は後記する図７に示す定数や目標値などを記憶するメモリ手段である。
【００３０】
９２（９２ａ、９２ｂ、９２ｃ）はアナログ・デジタル（Ａ／Ｄ）変換器であり、前記電流検出部７８、電圧検出部８０、電力検出部８２のアナログ出力をデジタル信号に変換し、バス８６を通して各部に送出する。９４はキーボードなどの入力手段であり、インターフェース９６を介してバス８６に接続される。この入力手段９４はメモリ手段９０に記憶する定数や目標値、その他の設定値を入力するために用いられると共に、後記するＣＰＵ１０４に対する指令信号を入力するためなどに用いられる。従って前記図２に示したモード選択スイッチ１８や定数入力部８４はこの入力手段９４で構成することができる。
【００３１】
９８は出力制御部としてのＰＷＭ制御部であり、ＤＳＰによる演算結果に基づいて制御出力を制御する。すなわちインバータ５８を位相制御する。１００は液晶板（ＬＣＤ）などの表示手段であり、インターフェース１０２を介してバス８６に接続される。この表示手段１００には、溶接モードの選択画面や、目標値の設定画面や、定数などの設定画面などが表示される。この表示手段１００は図１に示した表示パネル２０であってもよいし、別に設けてもよい。１０４はＣＰＵ（中央演算器）であり、バス８６に接続されて各部の制御を行う。なおこのＣＰＵ１０４の動作プログラムなどは前記メモリ手段９０に記憶させておいたり、他のメモリに記憶させておく。
【００３２】
ＤＳＰ８８は図５に示す演算を行う。この演算は前記した差分式ｕ（ｎ）の演算である。一般にＰＩＤ動作による制御出力ｕ（ｔ）は、目標値に対する制御対象量の誤差（エラー量、すなわち差分ｅ（ｔ））に比例する量Ｋpｅ（ｔ）と、積分量ＫI∫ｅ（ｔ）ｄｔと、微分量Ｋd・ｄｅ／ｄｔとの和で示すことができる。すなわち、
ｕ（ｔ）＝Ｋp・ｅ（ｔ）＋Ｋi∫ｅ（ｔ）ｄｔ＋Ｋd・ｄｅ／ｄｔ
ただしｅ（ｔ）：制御入力（エラー量、差分）
ｕ（ｔ）：制御出力
Ｋ p ：比例定数
Ｋ i ：積分定数
Ｋ d ：微分定数
【００３３】
この式をラプラス変換し、双一次変換により離散系へ変換すれば、次に示す差分式ｕ（ｎ）に置き換えることができる。
ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）
ｕ（ｎ）：出力
ｅ（ｎ）：入力
Ｋ０、Ｋ１、Ｋ２は以下の式による。
Ｋ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ
Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ
Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２
Ｋp：比例定数
Ｋi：積分定数
Ｋd：微分定数
Ｔ：サンプリング周期。
【００３４】
この差分式の演算は専用のデジタル信号処理素子（ＤＳＰ）で行うことができが、図５に示す機能を持つデジタル回路により行うこともできる。図６はこのデジタル回路でシグナルの時間的流れを示している。
【００３５】
図５で１１０は減算器であり、制御出力であるフィードバック出力と設定目標値との誤差（エラー量、差分）ｅ（ｔ）を求める。或るサンプリング周期ｎにおける誤差ｅ（ｎ）を遅延回路１１２に、その直前のサンプリング周期（ｎ−１）における誤差ｅ（ｎ−１）を遅延回路１１４に、さらにその前のサンプリング周期（ｎ−２）における誤差ｅ（ｎ−２）を遅延回路１１６にそれぞれ記憶する。これらの遅延回路１１２、１１４、１１６の内容を次のサンプリング周期（ｎ＋１）の間でシリアル／パラレル変換器１１８に並列入力すると、この変換器１１８はこれら遅延回路１１２、１１４、１１６の内容を直列にして順に乗算器１２０に出力する。
【００３６】
乗算器１２０は、順に入力される誤差ｅ（ｎ）、ｅ（ｎ−１）、ｅ（ｎ−２）にそれぞれ所定の定数Ｋ０、Ｋ１、Ｋ２を乗算して、順に加算器１２２に送る。ここに用いる定数Ｋ０、Ｋ１、Ｋ２は前記メモリ手段９０の一部であるＰＩＤテーブル９０Ａ（図７）に予め記憶しておく。従って加算器１２２には、Ｋ０・ｅ（ｎ）、Ｋ１・ｅ（ｎ−１）、Ｋ３・ｅ（ｎ−２）が順に直列に（シリアルに）入力される。加算器１２２はこれらを加算する。なおこの時の出力ｕ（ｎ）の２サンプリング周期前の出力ｕ（ｎ−２）は遅延回路１２４に記憶され、その内容ｕ（ｎ−２）が前記加算器１２２で加算され、前記差分式ｕ（ｎ）の演算結果が求められる。
【００３７】
以上の演算を行う際の信号の時間的流れは図６に示す。この図でＺ-1は単位遅延回路である。すなわち入力ｅ（ｎ）は定数Ｋ０と乗算されて加算器１２２Ａに入力される一方、１単位サンプリング周期前の入力ｅ（ｎ−１）および２単位サンプリング周期前の入力ｅ（ｎ−２）に定数Ｋ１、Ｋ２がそれぞれ乗算されて、加算器１２２Ｂに入力され、ここでこれらが加算される。この加算値Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）は加算器１２２Ａに送られ、ここでＫ０・ｅ（ｎ）に加算される。
【００３８】
またこの加算器１２２Ａの出力は２つの単位遅延回路１２４Ａ、１２４Ｂで２単位サンプリング周期遅延され、加算器１２２Ｃで前記加算器１２２Ａの加算値に加算される。この結果出力ｕ（ｎ）が求められる。このようにして求めた制御出力ｕ（ｎ）は、ＰＷＭ制御部９８に送られ、インバータ５８を位相制御する。。
【００３９】
次に図４に基づいて、全体の制御動作を説明する。まずオペレータは入力手段９４から溶接モードを指定する（図４、ステップＳ２００）。ＣＰＵ１０４は、この指定された溶接モードに基づいて電流、電圧、電力のいずれかを読込み可能な状態にする。ＣＰＵ１０４は定電流モードの時には一定電流値である設定目標値をメモリ手段９０から読出す。同様に定電圧、定電力モードなら、一定電圧値、一定電力値を設定目標値として読出す（ステップＳ２０２）。またオペレータは、図７に示すＰＩＤテーブル９０Ａから、溶接対象に適した定数の組合せを設定し、入力手段９４から設定する（ステップＳ２０４）。
【００４０】
ＣＰＵ１０４は、これらの条件を基にしてＤＳＰ８８に前記した差分式ｕ（ｎ）の演算を行わせる。すなわちＤＳＰ８８ではまず誤差（差分）ｅ（ｎ）を求め（ステップＳ２０６）。この誤差ｅ（ｎ）から制御出力ｕ（ｎ）を求める（ステップＳ２０８）。ＣＰＵ１０４は、その結果をＰＷＭ制御部９８に送る（ステップＳ２１０）。ＰＷＭ制御部９８はこの演算結果に基づいて位相制御信号をインバータ５８に送り、溶接電流などを制御するものである（ステップＳ２１２）。すなわち溶接トランス６０の１次電流などを制御する（ステップＳ２１４）。
【００４１】
図８は、この実施態様においてＰＩＤ定数を変化させた時の出力波形の変化を求めたものである。図８(1)はＰＩＤ定数が大きい場合であり、微分動作の影響が大きい。図８(2)はＰＩＤ定数が小さめの場合であり、積分動作の影響が大きい。図８(3)はＰＩＤ定数が小さすぎる場合であり目標値まで到達できない状態を示す。
【００４２】
図７に示すＰＩＤ定数のテーブル９０Ａにおいては、定数Ｋ０、Ｋ１、Ｋ２の組合せを３つの制御モードに対してそれぞれ９種類（テーブル番号１〜９）用意している。これら定数Ｋ０、Ｋ１、Ｋ２は前記したように、比例定数Ｋp、積分定数（積分時間）Ｋi、微分定数（微分時間）Ｋdを含む。従って定数Ｋiを０にすればＰＤ動作が、定数Ｋdを０にすればＰＩ動作が、これら定数Ｋi、Ｋdを共に０にすればＰ動作が得られる。このように一部の定数Ｋi、Ｋdを０にした組合せをテーブルに記憶しておけば、ＰＩＤ動作以外の動作も選択可能になる。
【００４３】
前記の実施態様では、誤差（差分）ｅ（ｎ）を求める減算器８８ＡをＤＳＰ８８に設けたが、ＣＰＵ１０４にこの減算器８８Ａの動作を行わせてもよい。また電力検出部８２はＣＰＵ１０４において電流と電圧を積算して求めてもよい。この発明は抵抗溶接機以外の溶接機であっても、溶接電流や電圧などを制御できるものであれば適用可能である。
【００４４】
【発明の効果】
請求項１の発明によれば、定数や目標値などの組合せを変えることにより、溶接対象に対応して制御系の定数を容易に変えることができ、ＰＩＤ、Ｐ、ＰＤ、ＰＩ動作などの選択が可能であり、溶接モードの変更も簡単に行うことができる。すなわち異なる溶接モードごとに異なる制御回路を備える必要が無いので制御回路の構成が簡単になる。
【００４５】
請求項２〜４の発明によれば、この方法の実施に直接使用する溶接機が得られる。
【図面の簡単な説明】
【図１】 本発明の一実施態様である抵抗溶接機の全体外観図
【図２】 その全体回路構成の概念図
【図３】 主として制御装置の内部構造を示す図
【図４】 制御装置の動作流れ図
【図５】 デジタル信号処理部の制御機能を示すブロック図
【図６】 その信号の時間的な流れを示す図
【図７】 定数を記憶するメモリテーブルの内容を示す図
【図８】 定数の変化による出力波形の変化を示す図
【図９】 従来のＰＩＤ制御のブロック図
【符号の説明】
１０ コントローラ
１４ 溶接ヘッド
５８ インバータ
６８ 制御回路
８８ デジタル信号処理部（ＤＳＰ）
９０ メモリ手段
９４ 入力手段（キーボード）
９８ ＰＷＭ制御部（出力制御部）
１００ 表示手段
１０８ ＣＰＵ
【発明が属する技術分野】
この発明は、溶接電流や溶接電圧などをフィードバック制御することによって溶接対象に応じた適切な溶接を行えるようにした溶接機と、その制御方法とに関するものである。
【０００２】
【従来の技術】
抵抗溶接機などの溶接機において、制御対象である溶接電流や溶接電圧などを目標値に一致させるためにフィードバック制御するものが公知である。
【０００３】
例えば、直流をインバータを用いて高周波の交流にした後、溶接トランスの一次側に導き、この時に溶接トランスの二次側に誘起される交流低電圧を整流して溶接電極に導き溶接を行うインバータ方式の抵抗溶接機がある。この方式によれば、商用交流電源の周波数に比べて高い周波数の電流を溶接トランスに導くから、商用電源周波数の交流を溶接トランスに導く単相交流式抵抗溶接機に比べて溶接トランスを小型化できるという特徴がある。
【０００４】
このようなインバータ式のものにおいて、溶接電極に流れる電流を検出してフィードバックし、この電流（実効値）が一定の目標値になるようにインバータを位相制御する定電流モードがある。この方式では、溶接電極に電流を流す時間が予めタイマーで設定した時間になるのを待って溶接を停止させる。また溶接電極に加わる電圧を検出してフィードバックし、この電圧が一定になるようにインバータを位相制御する定電圧モードもある。この方式も溶接時間はタイマーで設定する。
【０００５】
さらに溶接電極の電流および電圧を同時に検出して、これらの積により電力を求めてフィードバックし、この電力が一定になるようにインバータを制御する定電力モードも知られている。
【０００６】
フィードバック制御するものでは、入力と出力の関係である伝達係数Ｇをどのように設定するかが、制御系の性能（安定性、応答性など）に多く影響する。ここに伝達関数Ｇ（ｓ）は、入力ｘ（ｔ）と出力ｙ（ｔ）のラプラス変換Ｘ（ｓ）、Ｙ（ｓ）の比Ｙ（ｓ）／Ｘ（ｓ）である。ここにｓ＝ｄ／ｄｔである。
【０００７】
この伝達関数Ｇ（ｓ）による制御動作は次の４種類が知られている。比例動作（Ｐ動作、Proportional action）、比例＋積分動作（ＰＩ動作、Proportional＋integral action）、比例＋微分動作（ＰＤ動作、 Proportional ＋ Differential action ）、比例＋積分＋微分（ＰＩＤ動作、Proportional＋Integral＋Differential action）の４種類である。
【０００８】
図９は従来のＰＩＤ動作の制御ブロック図であり、アナログ回路により構成したものである。この図において符号２は比例制御部であり、伝達関数Ｇc（ｓ）は定数Ｋpとなる。すなわちＧc（ｓ）＝Ｋpである。ここに比例定数Ｋpは（目標値−フィードバック入力値）の差分に対する比例ゲインである。
【０００９】
符号４は積分制御部、６は微分制御部であり、Ｋ p ＝Ｋ I ＝Ｋ D とした場合にはこれらを図９のように組合せて加算部８で加算した時の伝達関数Ｇc（ｓ）は、Ｇc（ｓ）＝Ｋp（１＋１／（ｓＴI）＋ｓＴD）となる。ここにＴIは積分定数（積分時間）、ＴDは微分定数（微分時間）である。
【００１０】
微分動作は、制御対象が遅れを持っている時に制御系の動特性の改善に効果がある。積分動作は定常状態における誤差を小さくする効果があるが、制御が遅くなる傾向を持つ。そこでこれらの動作を組合せて制御を速くし適切な制御特性をえるようにするのがＰＩＤ動作である。
【００１１】
【発明が解決しようとする課題】
この図９に示す従来のものは、アナログ回路で形成されるため、各定数（Ｋp、ＴI、ＴD）が予め設定されたものである。このため、溶接条件の変化に対してこれらの定数を変更することができないという問題がある。特にＰＩＤ動作だけでなくＰ動作、ＰＤ動作、ＰＩ動作なども選択したいことがあるが、従来のものではこのような選択は不可能であった。
【００１２】
また溶接機においては溶接対象によって溶接モードを変更できることが望ましい。そこで従来は制御回路の中に定電流制御回路、定電圧制御回路、定電力制御回路などを別々に設けていた。このため制御回路が複雑で大きくなるという問題もあった。
【００１３】
この発明はこのような事情に鑑みなされたものであり、溶接モードの変更に対してフィードバック制御系の定数を容易に変更でき、ＰＩＤ動作やＰ、ＰＤ、ＰＩ動作などの選択も可能になり、また異なる溶接モードによる溶接に簡単に変更することができ、制御回路も極めて簡単にすることが可能になる溶接機の制御方法を提供することを第１の目的とする。またこの方法の実施に直接使用する溶接機を提供することを第２の目的とする。
【００１４】
【発明の構成】
本発明によれば第１の目的は、定電流モード、定電圧モード、定電力モードのうちの２以上の溶接モードを含む複数の溶接モードを選択可能とし、選択した溶接モードに従って溶接電流および溶接電圧の少くとも一方を検出し、この検出値を目標値に一致させるように制御出力をフィードバック制御する溶接機の制御方法において、
前記目標値と検出値との差分に基づいて制御出力を求めるためのデジタル演算式として各溶接モードに対して共通な式である下記の差分式：
ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）
ただしＫ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ
Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ
Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２
ＫP：比例定数
Ｋi：積分定数
Ｋd：微分定数
Ｔ：サンプリング周期
ｅ（ｎ）：サンプリング周期ｎにおける誤差
ｅ（ｎ−１）：その直前のサンプリング周期（ｎ−１）における誤差
ｅ（ｎ−２）：さらにその前のサンプリング周期（ｎ−２）における誤差
ｕ（ｎ）：サンプリング周期ｎにおける制御出力
ｕ（ｎ−２）：この２サンプリング前の制御出力
を予め記憶すると共に、異なる複数の溶接モードに対して前記デジタル演算式で用いる定数の複数の組合せを予め記憶しておき、選択した溶接モードに対する定数のいずれかの組合せを溶接対象に応じて選択し読出して前記デジタル演算式によってデジタル演算を行い制御出力を求めることを特徴とする溶接機の制御方法、により達成される。
【００１５】
ここで用いるデジタル演算式は、ＰＩＤ制御のアナログ一般式をラプラス変換することによって求めた差分式であるが、この導出方法については後記する。定数は各溶接モードごとに複数の組合せをメモリしておけば、同じ溶接モードであっても溶接対象によって定数の組合せを変更でき、一層適切な溶接が可能になる。
【００１６】
第２の目的は、定電流モード、定電圧モード、定電力モードのうちの２以上の溶接モードを含む複数の溶接モードを選択可能とし、選択した溶接モードに従って溶接電流および溶接電圧の少くとも一方を検出し、この検出値を目標値に一致させるように制御出力をフィードバック制御する溶接機において、
溶接電流および溶接電圧の検出部と、検出部の検出値と目標値の差分を求める減算器と、前記差分に基づいて制御出力を求めるために各溶接モードに対して共通に用いる下記の差分式ｕ（ｎ）からなるデジタル演算式の演算を行うデジタル信号処理部と、
ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）
ただしＫ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ
Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ
Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２
ＫP：比例定数
Ｋi：積分定数
Ｋd：微分定数
Ｔ：サンプリング周期
ｅ（ｎ）：サンプリング周期ｎにおける誤差
ｅ（ｎ−１）：その直前のサンプリング周期（ｎ−１）における誤差
ｅ（ｎ−２）：さらにその前のサンプリング周期（ｎ−２）における誤差
ｕ（ｎ）：サンプリング周期ｎにおける制御出力
ｕ（ｎ−２）：この２サンプリング前の制御出力
デジタル演算式の演算に用いる定数の複数の組合せと前記目標値とを各溶接モードに対して予め記憶するメモリ手段と、選択する溶接モードと目標値と定数の複数の組合せとを入力する入力手段と、選択された溶接モードに対する定数のいずれかの組合せを溶接対象に応じてメモリ手段から読出して前記デジタル信号処理部で実行した演算結果に基づいて制御出力を制御する出力制御手段と、
を備えることを特徴とする溶接機、により達成される。
【００１７】
ここに出力制御回路はＰＷＭ（Pulse Width Modulation）回路とするのがよく、減算器はデジタル信号処理部にその機能を持たせることができる。全体の動作を管理するためのＣＰＵを設けて、このＣＰＵに減算器の機能を持たせてもよい。また定電力モードでは溶接電流と溶接電圧とを積算することによって溶接電力を求めるので、この積算器の機能もデジタル信号処理部やＣＰＵに持たせることができる。
【００１８】
【実施態様】
図１は本発明の一実施態様である抵抗溶接機の全体外観図、図２はその全体回路構成の概念図、図３は主として制御装置の内部構造を示す図、図４は制御装置の動作流れ図、図５はデジタル信号処理部の制御機能を示すブロック図、図６はその信号の時間的な流れを示す図、図７は定数を記憶するメモリテーブルの内容を示す図、図８は定数の変化による出力波形の変化を示す図、である。
【００１９】
図１において符号１０はコントローラ、１２は溶接トランスケース、１４は溶接ヘッドである。コントローラ１０は電源スイッチ１６、モード選択スイッチ１８、表示パネル２０を持つ。溶接ヘッド１４は、上下動可能な上のクランプ部２２ａと、所定高さに固定された下のクランプ部２２ｂを持ち、これらのクランプ部２２ａ、２２ｂにそれぞれ溶接電極２４ａ、２４ｂが固定されている。
【００２０】
各電極２４ａ、２４ｂはウェルドケーブル２６によって溶接トランスケース１２に収容された溶接トランス６０（図２）の二次側に整流器６２（図２、３）を介して接続されている。この溶接トランス６０の一次側はパワーケーブル２８によってコントローラ１０に接続されている。
【００２１】
溶接ヘッド１４の可動クランプ部２２ａは、ばね（図示せず）を介してエアシリンダ（共に図示せず）により上下に駆動される。また両電極２４ａ、２４ｂの間にはワークの溶接部（図示せず）が置かれる。
【００２２】
足踏みスイッチ（図示せず）から送られるオン信号はアクチュエータケーブル３０を介してコントローラ１０に送られ、この信号（押圧信号）によってエアシリンダは作動する。そして電極２４ａ、２４ｂの溶接部に対する押圧力が一定値になるとリミットスイッチ（図示せず）がオンとなり、このオン信号がアクチュエータケーブル３０を介してコントローラ１０に送られる。コントローラ１０はこのオン信号に基づいて溶接動作を開始させる。すなわちこのオン信号がスタート信号となる。
【００２３】
図１で３２はウェルドセンスケーブルであり、溶接トランス６０の二次側電流を示す信号をコントローラ１０に導く。この信号は後記するように電流検出器７６（図２参照）で検出した電流値を示す信号である。３４は電圧検出用ケーブルであり、クランプ部２２ａ、２２ｂに接続されている。このケーブル３４は電極２４ａ、２４ｂ間の電圧を検出してコントローラ１０に導く。
【００２４】
次にコントローラ１０の主回路を図２に基づいて説明する。これらの図で、５０は交流２００Ｖの商用３相交流電源である。この電源５０から３つの相がそれぞれスタートスイッチ５２を介して整流回路５４に導かれる。この整流回路５４は、スイッチング素子としてＳＣＲを用いた３相全波混合ブリッジで構成される。５６はこの整流回路５４の出力端間に並列接続されたコンデンサである。
【００２５】
５８はインバータであり、４個のＮＰＮトランジスタからなるブリッジで構成される。このインバータ５８はコンデンサ５６の充電電圧を交流に変換して、溶接トランス６０の一次側に供給する。この溶接トランス６０の二次側出力は整流器（ダイオード）６２、６２で全波整流されて溶接電極２４ａ、２４ｂに導かれる。
【００２６】
次に制御装置６８を図２に基づいて説明する。制御装置６８は、インバータ５８をＰＷＭ（Pulse Width Modulation）方式によって位相制御する。なおこの制御装置６８は、３種の異なる制御方式を選択可能である。図２ではこれらの制御方式を実行する回路を別々に分けて示しているが、実際には後記するようにデジタル信号処理部８８やＣＰＵ１０４などを持つデジタルコンピュータで形成される。
【００２７】
７０は定電流制御部、７２は定電圧制御部、７４は定電力制御部である。溶接モードは、前記コントローラ１０に設けたモード選択スイッチ１８（図１）によって選択できるようにしてもよいし、後記するようにキーボードなどの入力手段９４で入力してもよい。
【００２８】
定電流モードは、前記トランスケース１２に設けた電流検出器７６の出力から電流検出部７８で溶接電流を求め、この溶接電流を一定値に保つようにインバータ５８を位相制御する。定電圧モードは、前記電圧検出用ケーブル３４で導かれた信号に基づいて電圧検出部８０で溶接電圧を求め、この電圧を一定値に保つようにインバータ５８を位相制御する。定電力モードは、電流検出部７８および電圧検出部８０の出力を電力検出部８２で積算することにより溶接電力を求め、この電力が一定になるようにインバータ５８を位相制御する。なお各方式の設定値や定数などの溶接条件は定数入力部８４により設定される。定数入力部８４は後記するようにキーボードなどの入力手段９４であってもよい。
【００２９】
制御装置６８は図３に示すように、デジタルコンピュータなどを含む。この図３において、８６はバスであり、デジタル信号はこのバス８６を介して各部との間で送受される。８８はデジタル信号処理部（Digital Signal Processor、ＤＳＰ）であり、後記するように図５、６に示すデジタル演算処理を高速で行う専用のコンピュータである。このＤＳＰ８８には後記する減算器８８Ａの機能を持たせておく。９０は後記する図７に示す定数や目標値などを記憶するメモリ手段である。
【００３０】
９２（９２ａ、９２ｂ、９２ｃ）はアナログ・デジタル（Ａ／Ｄ）変換器であり、前記電流検出部７８、電圧検出部８０、電力検出部８２のアナログ出力をデジタル信号に変換し、バス８６を通して各部に送出する。９４はキーボードなどの入力手段であり、インターフェース９６を介してバス８６に接続される。この入力手段９４はメモリ手段９０に記憶する定数や目標値、その他の設定値を入力するために用いられると共に、後記するＣＰＵ１０４に対する指令信号を入力するためなどに用いられる。従って前記図２に示したモード選択スイッチ１８や定数入力部８４はこの入力手段９４で構成することができる。
【００３１】
９８は出力制御部としてのＰＷＭ制御部であり、ＤＳＰによる演算結果に基づいて制御出力を制御する。すなわちインバータ５８を位相制御する。１００は液晶板（ＬＣＤ）などの表示手段であり、インターフェース１０２を介してバス８６に接続される。この表示手段１００には、溶接モードの選択画面や、目標値の設定画面や、定数などの設定画面などが表示される。この表示手段１００は図１に示した表示パネル２０であってもよいし、別に設けてもよい。１０４はＣＰＵ（中央演算器）であり、バス８６に接続されて各部の制御を行う。なおこのＣＰＵ１０４の動作プログラムなどは前記メモリ手段９０に記憶させておいたり、他のメモリに記憶させておく。
【００３２】
ＤＳＰ８８は図５に示す演算を行う。この演算は前記した差分式ｕ（ｎ）の演算である。一般にＰＩＤ動作による制御出力ｕ（ｔ）は、目標値に対する制御対象量の誤差（エラー量、すなわち差分ｅ（ｔ））に比例する量Ｋpｅ（ｔ）と、積分量ＫI∫ｅ（ｔ）ｄｔと、微分量Ｋd・ｄｅ／ｄｔとの和で示すことができる。すなわち、
ｕ（ｔ）＝Ｋp・ｅ（ｔ）＋Ｋi∫ｅ（ｔ）ｄｔ＋Ｋd・ｄｅ／ｄｔ
ただしｅ（ｔ）：制御入力（エラー量、差分）
ｕ（ｔ）：制御出力
Ｋ p ：比例定数
Ｋ i ：積分定数
Ｋ d ：微分定数
【００３３】
この式をラプラス変換し、双一次変換により離散系へ変換すれば、次に示す差分式ｕ（ｎ）に置き換えることができる。
ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）
ｕ（ｎ）：出力
ｅ（ｎ）：入力
Ｋ０、Ｋ１、Ｋ２は以下の式による。
Ｋ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ
Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ
Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２
Ｋp：比例定数
Ｋi：積分定数
Ｋd：微分定数
Ｔ：サンプリング周期。
【００３４】
この差分式の演算は専用のデジタル信号処理素子（ＤＳＰ）で行うことができが、図５に示す機能を持つデジタル回路により行うこともできる。図６はこのデジタル回路でシグナルの時間的流れを示している。
【００３５】
図５で１１０は減算器であり、制御出力であるフィードバック出力と設定目標値との誤差（エラー量、差分）ｅ（ｔ）を求める。或るサンプリング周期ｎにおける誤差ｅ（ｎ）を遅延回路１１２に、その直前のサンプリング周期（ｎ−１）における誤差ｅ（ｎ−１）を遅延回路１１４に、さらにその前のサンプリング周期（ｎ−２）における誤差ｅ（ｎ−２）を遅延回路１１６にそれぞれ記憶する。これらの遅延回路１１２、１１４、１１６の内容を次のサンプリング周期（ｎ＋１）の間でシリアル／パラレル変換器１１８に並列入力すると、この変換器１１８はこれら遅延回路１１２、１１４、１１６の内容を直列にして順に乗算器１２０に出力する。
【００３６】
乗算器１２０は、順に入力される誤差ｅ（ｎ）、ｅ（ｎ−１）、ｅ（ｎ−２）にそれぞれ所定の定数Ｋ０、Ｋ１、Ｋ２を乗算して、順に加算器１２２に送る。ここに用いる定数Ｋ０、Ｋ１、Ｋ２は前記メモリ手段９０の一部であるＰＩＤテーブル９０Ａ（図７）に予め記憶しておく。従って加算器１２２には、Ｋ０・ｅ（ｎ）、Ｋ１・ｅ（ｎ−１）、Ｋ３・ｅ（ｎ−２）が順に直列に（シリアルに）入力される。加算器１２２はこれらを加算する。なおこの時の出力ｕ（ｎ）の２サンプリング周期前の出力ｕ（ｎ−２）は遅延回路１２４に記憶され、その内容ｕ（ｎ−２）が前記加算器１２２で加算され、前記差分式ｕ（ｎ）の演算結果が求められる。
【００３７】
以上の演算を行う際の信号の時間的流れは図６に示す。この図でＺ-1は単位遅延回路である。すなわち入力ｅ（ｎ）は定数Ｋ０と乗算されて加算器１２２Ａに入力される一方、１単位サンプリング周期前の入力ｅ（ｎ−１）および２単位サンプリング周期前の入力ｅ（ｎ−２）に定数Ｋ１、Ｋ２がそれぞれ乗算されて、加算器１２２Ｂに入力され、ここでこれらが加算される。この加算値Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）は加算器１２２Ａに送られ、ここでＫ０・ｅ（ｎ）に加算される。
【００３８】
またこの加算器１２２Ａの出力は２つの単位遅延回路１２４Ａ、１２４Ｂで２単位サンプリング周期遅延され、加算器１２２Ｃで前記加算器１２２Ａの加算値に加算される。この結果出力ｕ（ｎ）が求められる。このようにして求めた制御出力ｕ（ｎ）は、ＰＷＭ制御部９８に送られ、インバータ５８を位相制御する。。
【００３９】
次に図４に基づいて、全体の制御動作を説明する。まずオペレータは入力手段９４から溶接モードを指定する（図４、ステップＳ２００）。ＣＰＵ１０４は、この指定された溶接モードに基づいて電流、電圧、電力のいずれかを読込み可能な状態にする。ＣＰＵ１０４は定電流モードの時には一定電流値である設定目標値をメモリ手段９０から読出す。同様に定電圧、定電力モードなら、一定電圧値、一定電力値を設定目標値として読出す（ステップＳ２０２）。またオペレータは、図７に示すＰＩＤテーブル９０Ａから、溶接対象に適した定数の組合せを設定し、入力手段９４から設定する（ステップＳ２０４）。
【００４０】
ＣＰＵ１０４は、これらの条件を基にしてＤＳＰ８８に前記した差分式ｕ（ｎ）の演算を行わせる。すなわちＤＳＰ８８ではまず誤差（差分）ｅ（ｎ）を求め（ステップＳ２０６）。この誤差ｅ（ｎ）から制御出力ｕ（ｎ）を求める（ステップＳ２０８）。ＣＰＵ１０４は、その結果をＰＷＭ制御部９８に送る（ステップＳ２１０）。ＰＷＭ制御部９８はこの演算結果に基づいて位相制御信号をインバータ５８に送り、溶接電流などを制御するものである（ステップＳ２１２）。すなわち溶接トランス６０の１次電流などを制御する（ステップＳ２１４）。
【００４１】
図８は、この実施態様においてＰＩＤ定数を変化させた時の出力波形の変化を求めたものである。図８(1)はＰＩＤ定数が大きい場合であり、微分動作の影響が大きい。図８(2)はＰＩＤ定数が小さめの場合であり、積分動作の影響が大きい。図８(3)はＰＩＤ定数が小さすぎる場合であり目標値まで到達できない状態を示す。
【００４２】
図７に示すＰＩＤ定数のテーブル９０Ａにおいては、定数Ｋ０、Ｋ１、Ｋ２の組合せを３つの制御モードに対してそれぞれ９種類（テーブル番号１〜９）用意している。これら定数Ｋ０、Ｋ１、Ｋ２は前記したように、比例定数Ｋp、積分定数（積分時間）Ｋi、微分定数（微分時間）Ｋdを含む。従って定数Ｋiを０にすればＰＤ動作が、定数Ｋdを０にすればＰＩ動作が、これら定数Ｋi、Ｋdを共に０にすればＰ動作が得られる。このように一部の定数Ｋi、Ｋdを０にした組合せをテーブルに記憶しておけば、ＰＩＤ動作以外の動作も選択可能になる。
【００４３】
前記の実施態様では、誤差（差分）ｅ（ｎ）を求める減算器８８ＡをＤＳＰ８８に設けたが、ＣＰＵ１０４にこの減算器８８Ａの動作を行わせてもよい。また電力検出部８２はＣＰＵ１０４において電流と電圧を積算して求めてもよい。この発明は抵抗溶接機以外の溶接機であっても、溶接電流や電圧などを制御できるものであれば適用可能である。
【００４４】
【発明の効果】
請求項１の発明によれば、定数や目標値などの組合せを変えることにより、溶接対象に対応して制御系の定数を容易に変えることができ、ＰＩＤ、Ｐ、ＰＤ、ＰＩ動作などの選択が可能であり、溶接モードの変更も簡単に行うことができる。すなわち異なる溶接モードごとに異なる制御回路を備える必要が無いので制御回路の構成が簡単になる。
【００４５】
請求項２〜４の発明によれば、この方法の実施に直接使用する溶接機が得られる。
【図面の簡単な説明】
【図１】 本発明の一実施態様である抵抗溶接機の全体外観図
【図２】 その全体回路構成の概念図
【図３】 主として制御装置の内部構造を示す図
【図４】 制御装置の動作流れ図
【図５】 デジタル信号処理部の制御機能を示すブロック図
【図６】 その信号の時間的な流れを示す図
【図７】 定数を記憶するメモリテーブルの内容を示す図
【図８】 定数の変化による出力波形の変化を示す図
【図９】 従来のＰＩＤ制御のブロック図
【符号の説明】
１０ コントローラ
１４ 溶接ヘッド
５８ インバータ
６８ 制御回路
８８ デジタル信号処理部（ＤＳＰ）
９０ メモリ手段
９４ 入力手段（キーボード）
９８ ＰＷＭ制御部（出力制御部）
１００ 表示手段
１０８ ＣＰＵ
Claims (4)
- 定電流モード、定電圧モード、定電力モードのうちの２以上の溶接モードを含む複数の溶接モードを選択可能とし、選択した溶接モードに従って溶接電流および溶接電圧の少くとも一方を検出し、この検出値を目標値に一致させるように制御出力をフィードバック制御する溶接機の制御方法において、
前記目標値と検出値との差分に基づいて制御出力を求めるためのデジタル演算式として各溶接モードに対して共通な式である下記の差分式：
ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）
ただしＫ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ
Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ
Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２
ＫP：比例定数
Ｋi：積分定数
Ｋd：微分定数
Ｔ：サンプリング周期
ｅ（ｎ）：サンプリング周期ｎにおける誤差
ｅ（ｎ−１）：その直前のサンプリング周期（ｎ−１）における誤差
ｅ（ｎ−２）：さらにその前のサンプリング周期（ｎ−２）における誤差
ｕ（ｎ）：サンプリング周期ｎにおける制御出力
ｕ（ｎ−２）：この２サンプリング前の制御出力
を予め記憶すると共に、異なる複数の溶接モードに対して前記デジタル演算式で用いる定数の複数の組合せを予め記憶しておき、選択した溶接モードに対する定数のいずれかの組合せを溶接対象に応じて選択し読出して前記デジタル演算式によってデジタル演算を行い制御出力を求めることを特徴とする溶接機の制御方法。 - 定電流モード、定電圧モード、定電力モードのうちの２以上の溶接モードを含む複数の溶接モードを選択可能とし、選択した溶接モードに従って溶接電流および溶接電圧の少くとも一方を検出し、この検出値を目標値に一致させるように制御出力をフィードバック制御する溶接機において、
溶接電流および溶接電圧の検出部と、検出部の検出値と目標値の差分を求める減算器と、前記差分に基づいて制御出力を求めるために各溶接モードに対して共通に用いる下記の差分式ｕ（ｎ）からなるデジタル演算式の演算を行うデジタル信号処理部と、
ｕ（ｎ）＝ｕ（ｎ−２）＋Ｋ０・ｅ（ｎ）＋Ｋ１・ｅ（ｎ−１）＋Ｋ２・ｅ（ｎ−２）
ただしＫ０＝Ｋp＋Ｔ・Ｋi／２＋２Ｋd／Ｔ
Ｋ１＝Ｔ・Ｋi−４Ｋd／Ｔ
Ｋ２＝２Ｋd／Ｔ−Ｋp＋Ｋi・Ｔ／２
ＫP：比例定数
Ｋi：積分定数
Ｋd：微分定数
Ｔ：サンプリング周期
ｅ（ｎ）：サンプリング周期ｎにおける誤差
ｅ（ｎ−１）：その直前のサンプリング周期（ｎ−１）における誤差
ｅ（ｎ−２）：さらにその前のサンプリング周期（ｎ−２）における誤差
ｕ（ｎ）：サンプリング周期ｎにおける制御出力
ｕ（ｎ−２）：この２サンプリング前の制御出力
デジタル演算式の演算に用いる定数の複数の組合せと前記目標値とを各溶接モードに対して予め記憶するメモリ手段と、選択する溶接モードと目標値と定数の複数の組合せとを入力する入力手段と、選択された溶接モードに対する定数のいずれかの組合せを溶接対象に応じてメモリ手段から読出して前記デジタル信号処理部で実行した演算結果に基づいて制御出力を制御する出力制御手段と、
を備えることを特徴とする溶接機。 - 出力制御手段はＰＷＭ回路である請求項２の溶接機。
- 減算器はデジタル信号処理部が持つ１つの機能で構成される請求項２または３の溶接機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361045A JP3886029B2 (ja) | 2000-11-28 | 2000-11-28 | 溶接機およびその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361045A JP3886029B2 (ja) | 2000-11-28 | 2000-11-28 | 溶接機およびその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002160071A JP2002160071A (ja) | 2002-06-04 |
| JP3886029B2 true JP3886029B2 (ja) | 2007-02-28 |
Family
ID=18832541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000361045A Expired - Lifetime JP3886029B2 (ja) | 2000-11-28 | 2000-11-28 | 溶接機およびその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3886029B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007190594A (ja) * | 2006-01-20 | 2007-08-02 | Nippon Avionics Co Ltd | 溶接機およびその制御方法 |
| CN101505110B (zh) * | 2009-02-27 | 2010-12-01 | 华中科技大学 | 瞬时电压pid电流pi数字控制的逆变电源 |
| JP5473048B2 (ja) * | 2009-03-25 | 2014-04-16 | 株式会社ダイヘン | 抵抗溶接制御方法 |
| CN102091850B (zh) * | 2010-12-31 | 2014-02-26 | 广东易事特电源股份有限公司 | 具有平滑过渡双脉冲参数的铝合金数字化焊机 |
| JP2012200781A (ja) * | 2011-03-28 | 2012-10-22 | Nippon Avionics Co Ltd | 静電蓄勢式溶接電源の充電制御方法および静電蓄勢式溶接電源 |
| JP6338420B2 (ja) * | 2014-03-31 | 2018-06-06 | 日本アビオニクス株式会社 | 抵抗溶接機の制御方法および制御装置 |
-
2000
- 2000-11-28 JP JP2000361045A patent/JP3886029B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002160071A (ja) | 2002-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Vijayagopal et al. | Control of a direct matrix converter with modulated model-predictive control | |
| Covic et al. | An improved single phase to three phase converter for low cost ac motor drives | |
| JP3231705B2 (ja) | アーク加工用電源装置 | |
| JPH08507627A (ja) | 低コストの能動的電力ライン調整装置 | |
| JP3886029B2 (ja) | 溶接機およびその制御方法 | |
| JPH09215398A (ja) | インバータの制御装置 | |
| CA3100401A1 (en) | Ac inverter with active neutral balance | |
| US6750629B2 (en) | Inverter control apparatus and motor driving system | |
| JP3838092B2 (ja) | 系統連系電力変換装置 | |
| KR20220041098A (ko) | 인버터, 인버터 및 전기 기계를 갖는 어셈블리, 인버터를 작동시키는 방법 및 컴퓨터 프로그램 | |
| JPH0449356B2 (ja) | ||
| JP4370946B2 (ja) | 三相整流装置 | |
| JPH11164481A (ja) | アクティブフィルタの制御方法 | |
| JPH11187669A (ja) | インバータ制御方法及び制御装置 | |
| JP2547824B2 (ja) | 誘導電動機の制御装置 | |
| JPH033670A (ja) | 誘導加熱用インバータ装置の制御方法 | |
| JP2001197732A (ja) | 半導体電力変換装置の制御装置 | |
| JPH0746887A (ja) | 単相誘導電動機の速度制御装置 | |
| JPS5819169A (ja) | Ｐｗｍ制御変換器の制御方法 | |
| JP2007190594A (ja) | 溶接機およびその制御方法 | |
| JPH05103475A (ja) | インバータの正弦波近似ｐｗｍ信号発生装置 | |
| JP2565926B2 (ja) | 電力変換装置 | |
| JP3915977B2 (ja) | 直並列式電源装置の制御回路 | |
| JP3379130B2 (ja) | サイクロコンバータの並列運転装置 | |
| JPH0731192A (ja) | 可変速駆動システムの制御方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061117 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3886029 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131201 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |