JP2002158364A - ホトダイオードおよびその製造方法 - Google Patents
ホトダイオードおよびその製造方法Info
- Publication number
- JP2002158364A JP2002158364A JP2001282178A JP2001282178A JP2002158364A JP 2002158364 A JP2002158364 A JP 2002158364A JP 2001282178 A JP2001282178 A JP 2001282178A JP 2001282178 A JP2001282178 A JP 2001282178A JP 2002158364 A JP2002158364 A JP 2002158364A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photodiode
- silicon substrate
- silicon nitride
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 58
- 239000010703 silicon Substances 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 51
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 238000005286 illumination Methods 0.000 claims abstract description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 7
- 239000002019 doping agent Substances 0.000 claims description 6
- 230000006911 nucleation Effects 0.000 claims description 6
- 238000010899 nucleation Methods 0.000 claims description 6
- 238000010405 reoxidation reaction Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052753 mercury Inorganic materials 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000005137 deposition process Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000005284 excitation Effects 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 3
- 230000001747 exhibiting effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
- H01L31/0264—Inorganic materials
- H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 バイアスをかけて照明を当てると、光誘起の
負の微分抵抗領域を示すホトダイオードを提供するこ
と。 【解決手段】 このホトダイオードは、Ｎ+シリコン基
板、Ｎ+シリコン基板上に形成された窒化ケイ素層、窒
化ケイ素層上に形成された再酸化窒化物層、および再酸
化窒化物層の少なくとも一部分上に形成されたＮ+ポリ
シリコン層を含む。
負の微分抵抗領域を示すホトダイオードを提供するこ
と。 【解決手段】 このホトダイオードは、Ｎ+シリコン基
板、Ｎ+シリコン基板上に形成された窒化ケイ素層、窒
化ケイ素層上に形成された再酸化窒化物層、および再酸
化窒化物層の少なくとも一部分上に形成されたＮ+ポリ
シリコン層を含む。
Description
【０００１】
【発明の属する技術分野】本発明は、ホトダイオードを
製造する方法およびそれから製造されるホトダイオード
に関する。詳細には、本発明は、Ｎ+ポリシリコン層が
窒化ケイ素／再酸化窒化物の誘電体多層上に形成され、
この多層の窒化ケイ素層はＮ+シリコン基板上に形成さ
れているホトダイオードを形成する方法を対象とする。
本発明のホトダイオードの特徴は、Ｎ+シリコン基板に
Ｎ+ポリシリコン層に対して正のバイアスをかけなが
ら、光子（light photon）を当てると、ホトダイオード
が負の微分抵抗（negative differential resistance:
ＮＤＲ）を示すことである。
製造する方法およびそれから製造されるホトダイオード
に関する。詳細には、本発明は、Ｎ+ポリシリコン層が
窒化ケイ素／再酸化窒化物の誘電体多層上に形成され、
この多層の窒化ケイ素層はＮ+シリコン基板上に形成さ
れているホトダイオードを形成する方法を対象とする。
本発明のホトダイオードの特徴は、Ｎ+シリコン基板に
Ｎ+ポリシリコン層に対して正のバイアスをかけなが
ら、光子（light photon）を当てると、ホトダイオード
が負の微分抵抗（negative differential resistance:
ＮＤＲ）を示すことである。
【０００２】
【従来の技術】シリコン・ベースの電子部品は、主とし
て成熟し成功を修めていたシリコン加工技術のために、
集積回路（ＩＣ）の主流をなしている。しかし、技術が
進歩し、より小型でより高速の構成要素の必要が増大す
るにつれて、既存のシリコン加工技術を使用して、シリ
コン・ベースの電子部品をシリコン・ベースの光電子部
品と組み合わせて、光電子集積回路（ＯＥＩＣ）を生成
することがますます望ましくなってきている。
て成熟し成功を修めていたシリコン加工技術のために、
集積回路（ＩＣ）の主流をなしている。しかし、技術が
進歩し、より小型でより高速の構成要素の必要が増大す
るにつれて、既存のシリコン加工技術を使用して、シリ
コン・ベースの電子部品をシリコン・ベースの光電子部
品と組み合わせて、光電子集積回路（ＯＥＩＣ）を生成
することがますます望ましくなってきている。
【０００３】ＯＥＩＣ技術では、負の微分抵抗（ＮＤ
Ｒ）領域を特徴とするホトダイオードなどの光電子部品
は、高速、高密度、かつより複雑でないＯＥＩＣの可能
性を与えるため、非常に興味深いものである。ＮＤＲ
は、ホトダイオードに光を当てたとき、ダイオードの両
端間で電圧が変動する際のホトダイオード中を通る電流
の変化率を言う。
Ｒ）領域を特徴とするホトダイオードなどの光電子部品
は、高速、高密度、かつより複雑でないＯＥＩＣの可能
性を与えるため、非常に興味深いものである。ＮＤＲ
は、ホトダイオードに光を当てたとき、ダイオードの両
端間で電圧が変動する際のホトダイオード中を通る電流
の変化率を言う。
【０００４】これらのホトダイオードは、その高いスイ
ッチング速度および固有の二進オンオフ状態により、他
のシリコン・ベースの電子装置と組み合わせたときに、
潜在的に非常にコンパクトな、超高速、低コストのＯＥ
ＩＣを提供するはずである。
ッチング速度および固有の二進オンオフ状態により、他
のシリコン・ベースの電子装置と組み合わせたときに、
潜在的に非常にコンパクトな、超高速、低コストのＯＥ
ＩＣを提供するはずである。
【０００５】シリコン・ベースのホトダイオードは周知
ではあるが（例えば、米国特許第４１４８０５２号、第
５２４１１９８号、第４７４２０２７号、および第４５
３４０９９号を参照）、ＮＤＲを示す、窒化ケイ素／再
酸化窒化物の誘電体を使用するシリコン・ベースのホト
ダイオードは知られていない。
ではあるが（例えば、米国特許第４１４８０５２号、第
５２４１１９８号、第４７４２０２７号、および第４５
３４０９９号を参照）、ＮＤＲを示す、窒化ケイ素／再
酸化窒化物の誘電体を使用するシリコン・ベースのホト
ダイオードは知られていない。
【０００６】したがって、ＯＥＩＣに対するＮＤＲ特性
を有するそのようなホトダイオードの潜在的な利点に鑑
みて、既存のシリコン・ベースの加工技術を利用して、
窒化ケイ素／再酸化窒化物の誘電体を含むホトダイオー
ドを提供することが望ましい。
を有するそのようなホトダイオードの潜在的な利点に鑑
みて、既存のシリコン・ベースの加工技術を利用して、
窒化ケイ素／再酸化窒化物の誘電体を含むホトダイオー
ドを提供することが望ましい。
【０００７】
【発明が解決しようとする課題】本発明の一目的は、Ｎ
ＤＲ特性を示すホトダイオードを提供することである。
ＤＲ特性を示すホトダイオードを提供することである。
【０００８】本発明の別の目的は、窒化ケイ素／再酸化
窒化物誘電体を含むホトダイオードを提供することであ
る。
窒化物誘電体を含むホトダイオードを提供することであ
る。
【０００９】本発明の別の目的は、既存のシリコン加工
技術を使用して、前述の特性を有するホトダイオードを
提供することである。
技術を使用して、前述の特性を有するホトダイオードを
提供することである。
【００１０】
【課題を解決するための手段】具体的には、本発明の一
態様では、少なくとも、Ｎ+シリコン基板と、前記Ｎ+シ
リコン基板上に形成された窒化ケイ素層と、前記窒化ケ
イ素層上に形成された再酸化窒化物層と、前記再酸化層
の少なくとも一部分の上に形成されたＮ+ポリシリコン
層とを含み、前記Ｎ+シリコン基板に前記Ｎ+ポリシリコ
ン層に対して正のバイアスをかけて、前記ホトダイオー
ドに照明を当てると、負の微分抵抗領域を示すホトダイ
オードが提供される。
態様では、少なくとも、Ｎ+シリコン基板と、前記Ｎ+シ
リコン基板上に形成された窒化ケイ素層と、前記窒化ケ
イ素層上に形成された再酸化窒化物層と、前記再酸化層
の少なくとも一部分の上に形成されたＮ+ポリシリコン
層とを含み、前記Ｎ+シリコン基板に前記Ｎ+ポリシリコ
ン層に対して正のバイアスをかけて、前記ホトダイオー
ドに照明を当てると、負の微分抵抗領域を示すホトダイ
オードが提供される。
【００１１】本発明はまた、ＮＤＲ特性を有するホトダ
イオードを製造する方法であって、（ａ）Ｎ+シリコン
基板上に窒化ケイ素層を形成するステップと、（ｂ）前
記窒化ケイ素層上に再酸化層を形成するステップと、
（ｃ）ホトダイオードを生成するように、前記再酸化層
の少なくとも一部分の上にＮ+ポリシリコン層を形成す
るステップとを含み、前記Ｎ+シリコン基板に前記Ｎ+ポ
リシリコン層に対して正のバイアスをかけて前記ホトダ
イオードに照明を当てると、前記ホトダイオードが負の
微分抵抗領域を示す方法をも提供する。
イオードを製造する方法であって、（ａ）Ｎ+シリコン
基板上に窒化ケイ素層を形成するステップと、（ｂ）前
記窒化ケイ素層上に再酸化層を形成するステップと、
（ｃ）ホトダイオードを生成するように、前記再酸化層
の少なくとも一部分の上にＮ+ポリシリコン層を形成す
るステップとを含み、前記Ｎ+シリコン基板に前記Ｎ+ポ
リシリコン層に対して正のバイアスをかけて前記ホトダ
イオードに照明を当てると、前記ホトダイオードが負の
微分抵抗領域を示す方法をも提供する。
【００１２】本発明は、ＯＥＩＣ装置の構成要素のうち
の１つとして少なくとも本発明のホトダイオードを含む
ＯＥＩＣ装置も提供する。
の１つとして少なくとも本発明のホトダイオードを含む
ＯＥＩＣ装置も提供する。
【００１３】
【発明の実施の形態】次に、ＮＤＲ特性を有するホトダ
イオードと、それを製造する方法とを対象とする本発明
を、本願に添付の図面を参照してより詳細に説明する。
イオードと、それを製造する方法とを対象とする本発明
を、本願に添付の図面を参照してより詳細に説明する。
【００１４】まず図１を参照する。同図は、このホトダ
イオードの、原寸に比例しない断面図を示す。図に示す
とおり、ホトダイオードは、Ｎ+シリコン基板１、Ｎ+シ
リコン基板１上に形成された窒化ケイ素層２、窒化ケイ
素層２上に形成された再酸化窒化物層３、および前記再
酸化窒化物層３の一部分上に形成されたＮ+ポリシリコ
ン層４を備える。オーム接点５は、Ｎ+シリコン基板層
１にＮ+ポリシリコン層に対して正のバイアスをかける
ための電極としての働きもするが、Ｎ+シリコン基板層
１を支持する。あるいは、バイアス構成は、Ｎ+ポリシ
リコン層に対して負にすることもできる。
イオードの、原寸に比例しない断面図を示す。図に示す
とおり、ホトダイオードは、Ｎ+シリコン基板１、Ｎ+シ
リコン基板１上に形成された窒化ケイ素層２、窒化ケイ
素層２上に形成された再酸化窒化物層３、および前記再
酸化窒化物層３の一部分上に形成されたＮ+ポリシリコ
ン層４を備える。オーム接点５は、Ｎ+シリコン基板層
１にＮ+ポリシリコン層に対して正のバイアスをかける
ための電極としての働きもするが、Ｎ+シリコン基板層
１を支持する。あるいは、バイアス構成は、Ｎ+ポリシ
リコン層に対して負にすることもできる。
【００１５】図１に示す本発明のホトダイオードでは、
窒化ケイ素層２は、約５ｎｍ未満の厚さを有し、その上
に形成される再酸化窒化物３は、約１〜２ｎｍの厚さを
有する。以下に論じるように、図２および図３に関し
て、窒化ケイ素／再酸化窒化物層３に光子６を当て、ホ
トダイオードの電極７、８にバイアスをかけると、ホト
ダイオードは、ＮＤＲ特性を示す。図１では、ＮＤＲを
得るために、電極７には常に電極８より高い電位でバイ
アスをかけるべきである。すなわち、電極７に正のバイ
アスをかけ、電極８を接地するか負のバイアスをかける
ことができ、あるいは電極７を接地し、電極８に負のバ
イアスをかけることができる。
窒化ケイ素層２は、約５ｎｍ未満の厚さを有し、その上
に形成される再酸化窒化物３は、約１〜２ｎｍの厚さを
有する。以下に論じるように、図２および図３に関し
て、窒化ケイ素／再酸化窒化物層３に光子６を当て、ホ
トダイオードの電極７、８にバイアスをかけると、ホト
ダイオードは、ＮＤＲ特性を示す。図１では、ＮＤＲを
得るために、電極７には常に電極８より高い電位でバイ
アスをかけるべきである。すなわち、電極７に正のバイ
アスをかけ、電極８を接地するか負のバイアスをかける
ことができ、あるいは電極７を接地し、電極８に負のバ
イアスをかけることができる。
【００１６】同様に図１を参照して、本発明の方法を説
明する。第１ステップとして、シリコン基板をドープし
てＮ+シリコン基板１を形成する。このステップは、当
技術分野で周知のとおり、集積回路製造に適した半導体
基板を用意し、Ｎ型のドープしたガラス材料からの外方
拡散や、ヒ素またはリンなどのＮ型ドーパントを使用す
るイオン注入などの周知のドーピング技術で基板をドー
プし、Ｎ+シリコン基板を形成することを含む。あるい
は、ドーピングを必要としないＮ+基板を使用すること
もできる。
明する。第１ステップとして、シリコン基板をドープし
てＮ+シリコン基板１を形成する。このステップは、当
技術分野で周知のとおり、集積回路製造に適した半導体
基板を用意し、Ｎ型のドープしたガラス材料からの外方
拡散や、ヒ素またはリンなどのＮ型ドーパントを使用す
るイオン注入などの周知のドーピング技術で基板をドー
プし、Ｎ+シリコン基板を形成することを含む。あるい
は、ドーピングを必要としないＮ+基板を使用すること
もできる。
【００１７】任意選択で、Ｎ+シリコン基板上に窒化ケ
イ素層を形成する前に、従来のファン（Huang）タイプ
の事前洗浄プロセスを使用して基板を事前洗浄すること
もできる。
イ素層を形成する前に、従来のファン（Huang）タイプ
の事前洗浄プロセスを使用して基板を事前洗浄すること
もできる。
【００１８】次に、当技術分野で周知の技術によりシリ
コン基板の表面を窒化することによって、Ｎ+シリコン
基板１上に窒化ケイ素（ＳｉＮ）の層２を形成する。す
なわち、例えば以下のステップを含む従来のin-situ成
長プロセスを使用して基板上にシリコン窒化膜を熱的に
成長させることによって、窒化ケイ素層を形成すること
ができる。 （ｉ）還元性雰囲気、例えばＨ2の存在下で、約９５０
℃の温度で約３０分事前焼成することによって、Ｎ+シ
リコン基板から自然酸化膜を除去するステップ、（ｉ
ｉ）ＮＨ3中でステップ（ｉ）のＮ+シリコン基板を約９
５０℃の温度に加熱して、Ｎ+シリコン基板上に厚さ約
２０〜約２５ÅのＳｉＮ核化層を形成するステップ、
（ｉｉｉ）反応ガスとしてジクロロシランおよびＮＨ3
を使用する低圧化学的気相付着法（ＬＰＣＶＤ）によっ
て、前記ＳｉＮ核化層上にＳｉＮ層を付着するステッ
プ。ＬＰＣＶＤステップ、すなわちステップ（ｉｉｉ）
は、一般に約６５０〜約７５０℃の温度で行われ、Ｎ+
基板上にＳｉＮ層をバルク成長させる働きをする。
コン基板の表面を窒化することによって、Ｎ+シリコン
基板１上に窒化ケイ素（ＳｉＮ）の層２を形成する。す
なわち、例えば以下のステップを含む従来のin-situ成
長プロセスを使用して基板上にシリコン窒化膜を熱的に
成長させることによって、窒化ケイ素層を形成すること
ができる。 （ｉ）還元性雰囲気、例えばＨ2の存在下で、約９５０
℃の温度で約３０分事前焼成することによって、Ｎ+シ
リコン基板から自然酸化膜を除去するステップ、（ｉ
ｉ）ＮＨ3中でステップ（ｉ）のＮ+シリコン基板を約９
５０℃の温度に加熱して、Ｎ+シリコン基板上に厚さ約
２０〜約２５ÅのＳｉＮ核化層を形成するステップ、
（ｉｉｉ）反応ガスとしてジクロロシランおよびＮＨ3
を使用する低圧化学的気相付着法（ＬＰＣＶＤ）によっ
て、前記ＳｉＮ核化層上にＳｉＮ層を付着するステッ
プ。ＬＰＣＶＤステップ、すなわちステップ（ｉｉｉ）
は、一般に約６５０〜約７５０℃の温度で行われ、Ｎ+
基板上にＳｉＮ層をバルク成長させる働きをする。
【００１９】上述の処理ステップを使用して形成した窒
化ケイ素層は、一般に約５ｎｍの厚さを有する。本明細
書で述べたもの以外にも、本発明のホトダイオードの窒
化ケイ素層ならびに他の層に対して他の厚さも可能であ
る。
化ケイ素層は、一般に約５ｎｍの厚さを有する。本明細
書で述べたもの以外にも、本発明のホトダイオードの窒
化ケイ素層ならびに他の層に対して他の厚さも可能であ
る。
【００２０】次に、当技術分野で周知の技術を使用し
て、窒化ケイ素２上に再酸化窒化物層３を形成する。例
えば、窒化物層２を温度約９００℃の水蒸気または別の
湿った雰囲気にさらすことによって、この再酸化窒化物
層を形成する。この再酸化ステップから形成される再酸
化層は、一般に約１〜約２ｎｍの厚さを有する。
て、窒化ケイ素２上に再酸化窒化物層３を形成する。例
えば、窒化物層２を温度約９００℃の水蒸気または別の
湿った雰囲気にさらすことによって、この再酸化窒化物
層を形成する。この再酸化ステップから形成される再酸
化層は、一般に約１〜約２ｎｍの厚さを有する。
【００２１】その後、再酸化窒化物層上に、再酸化窒化
物層を部分的にまたは完全に覆うＮ +ポリシリコン層を
形成する。部分的なＮ+ポリシリコン層はより良い信号
を提供するので、部分的なＮ+ポリシリコン層が本明細
書では好ましい。前のステップと同様に、当技術分野で
周知の技術によってＮ+ポリシリコン層を形成する。任
意選択で、マスキング層を使用して覆うべきではない再
酸化層の部分を画定すること、in-situドーピング付着
プロセスを使用して再酸化窒化物層上にＮ+ポリシリコ
ン層を形成することを含んでもよい。あるいは、Ｎ+ポ
リシリコン層は、付着およびイオン注入によって形成す
ることもできる。本発明のこのステップで形成されるＮ
+ポリシリコン層は、一般に約３０００Åの厚さを有す
る。
物層を部分的にまたは完全に覆うＮ +ポリシリコン層を
形成する。部分的なＮ+ポリシリコン層はより良い信号
を提供するので、部分的なＮ+ポリシリコン層が本明細
書では好ましい。前のステップと同様に、当技術分野で
周知の技術によってＮ+ポリシリコン層を形成する。任
意選択で、マスキング層を使用して覆うべきではない再
酸化層の部分を画定すること、in-situドーピング付着
プロセスを使用して再酸化窒化物層上にＮ+ポリシリコ
ン層を形成することを含んでもよい。あるいは、Ｎ+ポ
リシリコン層は、付着およびイオン注入によって形成す
ることもできる。本発明のこのステップで形成されるＮ
+ポリシリコン層は、一般に約３０００Åの厚さを有す
る。
【００２２】このホトダイオードの、例えば水銀ランプ
やＷランプ照明などの光照明の下でのＮＤＲ特性と、室
温での負のＮ+ポリシリコン・バイアスの下でのＮＤＲ
特性とを本願の図２および図３に示す。図２に示すよう
に、電流密度、Ａ／ｃｍ2、（Ｉ）と単独Ｎ+ポリシリコ
ン電圧（Ｖ）の関係（原寸に比例しない）をプロットし
たグラフ９は、正と負のどちらのゲート・バイアス極性
に対しても約３．２ＶでのＮＤＲ領域と、室温での暗電
流−電圧とを示す。図２に示す２つの異なるＩ−Ｖ曲線
は、２つの異なる光強度によるものであることに留意さ
れたい。より高い光強度は、一般により多くのＮＤＲを
提供する。
やＷランプ照明などの光照明の下でのＮＤＲ特性と、室
温での負のＮ+ポリシリコン・バイアスの下でのＮＤＲ
特性とを本願の図２および図３に示す。図２に示すよう
に、電流密度、Ａ／ｃｍ2、（Ｉ）と単独Ｎ+ポリシリコ
ン電圧（Ｖ）の関係（原寸に比例しない）をプロットし
たグラフ９は、正と負のどちらのゲート・バイアス極性
に対しても約３．２ＶでのＮＤＲ領域と、室温での暗電
流−電圧とを示す。図２に示す２つの異なるＩ−Ｖ曲線
は、２つの異なる光強度によるものであることに留意さ
れたい。より高い光強度は、一般により多くのＮＤＲを
提供する。
【００２３】上記に報告した電圧はＳｉＮ／再酸化窒化
物の厚さが異なると共に変動すること、およびＮＤＲ領
域を室温で示すことに留意されたい。さらに、本発明の
ホトダイオードのＮＤＲは、照明強度を増加することに
よって向上させることができる。
物の厚さが異なると共に変動すること、およびＮＤＲ領
域を室温で示すことに留意されたい。さらに、本発明の
ホトダイオードのＮＤＲは、照明強度を増加することに
よって向上させることができる。
【００２４】同様に、図３に示す電圧（Ｖ）に対する電
流（Ｉ）の変化率をプロットしたグラフ１０は、ＮＤＲ
のピーク１０およびバレー（谷）１１を示す。本発明の
ホトダイオードでは、正のＮ+ポリシリコン・バイアス
の場合はＮＤＲ領域は観測されず、電流は、ゲート注入
の下で光照明強度の増加と共に増加する。さらに、電流
は、正のゲート注入の下では光照明強度の増加に対して
独立であるか、わずかに減少さえする。
流（Ｉ）の変化率をプロットしたグラフ１０は、ＮＤＲ
のピーク１０およびバレー（谷）１１を示す。本発明の
ホトダイオードでは、正のＮ+ポリシリコン・バイアス
の場合はＮＤＲ領域は観測されず、電流は、ゲート注入
の下で光照明強度の増加と共に増加する。さらに、電流
は、正のゲート注入の下では光照明強度の増加に対して
独立であるか、わずかに減少さえする。
【００２５】前述の技術および範囲は例にすぎず、当業
者に周知の他の技術および範囲も本発明のホトダイオー
ドの製造で利用することができることに留意されたい。
者に周知の他の技術および範囲も本発明のホトダイオー
ドの製造で利用することができることに留意されたい。
【００２６】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２７】（１）Ｎ+シリコン基板と、前記Ｎ+シリコ
ン基板上に形成された窒化ケイ素層と、前記窒化ケイ素
層上に形成された再酸化窒化物層と、前記再酸化層の少
なくとも一部分の上に形成されたＮ+ポリシリコン層と
を備えるホトダイオードであって、前記Ｎ+シリコン基
板に前記Ｎ+ポリシリコン層に対して正のバイアスをか
けて前記ホトダイオードに照明を当てると、負の微分抵
抗領域を示すホトダイオード。 （２）前記窒化ケイ素層が約５ｎｍ未満の厚さを有する
上記（１）に記載のホトダイオード。 （３）前記再酸化層が約１〜約２ｎｍの厚さを有する上
記（１）に記載のホトダイオード。 （４）前記負の微分抵抗領域が、前記窒化ケイ素および
再酸化窒化物層の前記厚さに応じて変動する約３．２Ｖ
の電圧を有する上記（１）に記載のホトダイオード。 （５）室温で前記負の微分抵抗領域を示す上記（１）に
記載のホトダイオード。 （６）前記照明を増加することによって前記負の微分抵
抗が増大する上記（１）に記載のホトダイオード。 （７）前記負の微分抵抗が、照明強度と共に増加するピ
ーク・バレー比（peak-to-valley ratio）を有する上記
（６）に記載のホトダイオード。 （８）前記照明がタングステン・ランプまたは水銀ラン
プによるものである上記（７）に記載のホトダイオー
ド。 （９）前記Ｎ+基板の露出表面上に形成されたオーム接
点をさらに備える上記（１）に記載のホトダイオード。 （１０）前記オーム接点に接続された第１電極と、前記
Ｎ+ポリシリコン層に接続された第２電極とをさらに備
える上記（９）に記載のホトダイオード。 （１１）ホトダイオードを製造する方法であって、
（ａ）Ｎ+シリコン基板上に窒化物層を形成するステッ
プと、（ｂ）前記窒化ケイ素層上に再酸化層を形成する
ステップと、（ｃ）ホトダイオードを形成するように前
記再酸化層の少なくとも一部分の上にＮ+ポリシリコン
層を形成するステップとを含み、前記Ｎ+シリコン基板
に前記Ｎ+ポリシリコン層に対して正のバイアスをかけ
て前記ホトダイオードを照明すると、前記ホトダイオー
ドが負の微分抵抗領域を示す方法。 （１２）前記Ｎ+シリコン基板が、Ｎ型ドーパントを使
用してドープされる上記（１１）に記載の方法。 （１３）前記Ｎ型ドーパントがＡｓである上記（１２）
に記載の方法。 （１４）前記Ｎ+シリコン基板が、ドープされたガラス
層からのＮ型ドーパントの外方拡散、またはイオン注入
によって形成される上記（１１）に記載の方法。 （１５）前記Ｎ+シリコン基板上に前記窒化ケイ素層を
形成する前に、ファン事前洗浄プロセスを利用する上記
（１１）に記載の方法。 （１６）前記窒化ケイ素層が、（ｉ）前記Ｎ+シリコン
基板から自然酸化膜を除去するのに有効な条件下で前記
Ｎ+シリコン基板を事前焼成し、（ｉｉ）前記Ｎ+シリコ
ン基板上にＳｉＮ核化層を形成する条件下で前記事前焼
成したＮ+シリコン基板を加熱し、（ｉｉｉ）反応ガス
としてジクロロシランおよびＮＨ3を使用するＬＰＣＶ
Ｄによって、前記ＳｉＮ核化層上に前記窒化ケイ素層を
付着することによって形成される上記（１１）に記載の
方法。 （１７）前記再酸化層が、前記窒化ケイ素層を温度約９
００℃の湿った雰囲気にさらすことによって形成される
上記（１１）に記載の方法。 （１８）前記Ｎ+ポリシリコン層が、in-situドーピング
付着プロセス、または付着とその後に続くイオン注入に
よって形成される上記（１１）に記載の方法。 （１９）ホトダイオードを含む装置であって、前記ホト
ダイオードが、Ｎ+シリコン基板上に形成された窒化ケ
イ素層と、前記窒化ケイ素層上に形成された再酸化窒化
物層と、前記再酸化層の少なくとも一部分の上に形成さ
れたＮ+ポリシリコン層とを備え、前記Ｎ+シリコン基板
に前記Ｎ+ポリシリコン層に対して正のバイアスをかけ
て前記ホトダイオードに照明を当てると、前記ホトダイ
オードが光誘起された負の微分抵抗領域を示す装置。
ン基板上に形成された窒化ケイ素層と、前記窒化ケイ素
層上に形成された再酸化窒化物層と、前記再酸化層の少
なくとも一部分の上に形成されたＮ+ポリシリコン層と
を備えるホトダイオードであって、前記Ｎ+シリコン基
板に前記Ｎ+ポリシリコン層に対して正のバイアスをか
けて前記ホトダイオードに照明を当てると、負の微分抵
抗領域を示すホトダイオード。 （２）前記窒化ケイ素層が約５ｎｍ未満の厚さを有する
上記（１）に記載のホトダイオード。 （３）前記再酸化層が約１〜約２ｎｍの厚さを有する上
記（１）に記載のホトダイオード。 （４）前記負の微分抵抗領域が、前記窒化ケイ素および
再酸化窒化物層の前記厚さに応じて変動する約３．２Ｖ
の電圧を有する上記（１）に記載のホトダイオード。 （５）室温で前記負の微分抵抗領域を示す上記（１）に
記載のホトダイオード。 （６）前記照明を増加することによって前記負の微分抵
抗が増大する上記（１）に記載のホトダイオード。 （７）前記負の微分抵抗が、照明強度と共に増加するピ
ーク・バレー比（peak-to-valley ratio）を有する上記
（６）に記載のホトダイオード。 （８）前記照明がタングステン・ランプまたは水銀ラン
プによるものである上記（７）に記載のホトダイオー
ド。 （９）前記Ｎ+基板の露出表面上に形成されたオーム接
点をさらに備える上記（１）に記載のホトダイオード。 （１０）前記オーム接点に接続された第１電極と、前記
Ｎ+ポリシリコン層に接続された第２電極とをさらに備
える上記（９）に記載のホトダイオード。 （１１）ホトダイオードを製造する方法であって、
（ａ）Ｎ+シリコン基板上に窒化物層を形成するステッ
プと、（ｂ）前記窒化ケイ素層上に再酸化層を形成する
ステップと、（ｃ）ホトダイオードを形成するように前
記再酸化層の少なくとも一部分の上にＮ+ポリシリコン
層を形成するステップとを含み、前記Ｎ+シリコン基板
に前記Ｎ+ポリシリコン層に対して正のバイアスをかけ
て前記ホトダイオードを照明すると、前記ホトダイオー
ドが負の微分抵抗領域を示す方法。 （１２）前記Ｎ+シリコン基板が、Ｎ型ドーパントを使
用してドープされる上記（１１）に記載の方法。 （１３）前記Ｎ型ドーパントがＡｓである上記（１２）
に記載の方法。 （１４）前記Ｎ+シリコン基板が、ドープされたガラス
層からのＮ型ドーパントの外方拡散、またはイオン注入
によって形成される上記（１１）に記載の方法。 （１５）前記Ｎ+シリコン基板上に前記窒化ケイ素層を
形成する前に、ファン事前洗浄プロセスを利用する上記
（１１）に記載の方法。 （１６）前記窒化ケイ素層が、（ｉ）前記Ｎ+シリコン
基板から自然酸化膜を除去するのに有効な条件下で前記
Ｎ+シリコン基板を事前焼成し、（ｉｉ）前記Ｎ+シリコ
ン基板上にＳｉＮ核化層を形成する条件下で前記事前焼
成したＮ+シリコン基板を加熱し、（ｉｉｉ）反応ガス
としてジクロロシランおよびＮＨ3を使用するＬＰＣＶ
Ｄによって、前記ＳｉＮ核化層上に前記窒化ケイ素層を
付着することによって形成される上記（１１）に記載の
方法。 （１７）前記再酸化層が、前記窒化ケイ素層を温度約９
００℃の湿った雰囲気にさらすことによって形成される
上記（１１）に記載の方法。 （１８）前記Ｎ+ポリシリコン層が、in-situドーピング
付着プロセス、または付着とその後に続くイオン注入に
よって形成される上記（１１）に記載の方法。 （１９）ホトダイオードを含む装置であって、前記ホト
ダイオードが、Ｎ+シリコン基板上に形成された窒化ケ
イ素層と、前記窒化ケイ素層上に形成された再酸化窒化
物層と、前記再酸化層の少なくとも一部分の上に形成さ
れたＮ+ポリシリコン層とを備え、前記Ｎ+シリコン基板
に前記Ｎ+ポリシリコン層に対して正のバイアスをかけ
て前記ホトダイオードに照明を当てると、前記ホトダイ
オードが光誘起された負の微分抵抗領域を示す装置。
【図１】本発明のホトダイオードの断面図である。
【図２】２つの異なる光強度での本発明のホトダイオー
ドの電流（Ｉ）−電圧（Ｖ）特性のグラフである。
ドの電流（Ｉ）−電圧（Ｖ）特性のグラフである。
【図３】本発明のホトダイオードの負の微分抵抗（ｄＩ
−ｄＶ）特性を示すグラフである。
−ｄＶ）特性を示すグラフである。
１ Ｎ+シリコン基板 ２ 窒化ケイ素層 ３ 再酸化窒化物層 ４ Ｎ+ポリシリコン層 ５ オーム接点 ６ 光子 ７ 電極 ８ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フェン・チェン アメリカ合衆国05495 バーモント州ウィ リストン ワイルドフラワー・サークル 238 (72)発明者 ロジャー・エイム・デュフレズネ アメリカ合衆国05454 バーモント州フェ アファックス プレーンズ・ロード 52 (72)発明者 バオチェン・リー アメリカ合衆国05403 バーモント州サウ ス・バーリントン フォックス・ラン・レ ーン 15 (72)発明者 アルヴィン・ウェーン・ストロング アメリカ合衆国05452 バーモント州エセ ックス・ジャンクション ワイルドウッ ド・ドライブ 26 Ｆターム(参考） 5F088 AA01 AB01 CB03 CB10
Claims (16)
- 【請求項１】Ｎ+シリコン基板と、 前記Ｎ+シリコン基板上に形成された窒化ケイ素層と、 前記窒化ケイ素層上に形成された再酸化窒化物層と、 前記再酸化層の少なくとも一部分の上に形成されたＮ+
ポリシリコン層とを備えるホトダイオードであって、前
記Ｎ+シリコン基板に前記Ｎ+ポリシリコン層に対して正
のバイアスをかけて前記ホトダイオードに照明を当てる
と、負の微分抵抗領域を示すホトダイオード。 - 【請求項２】前記窒化ケイ素層が約５ｎｍ未満の厚さを
有する請求項１に記載のホトダイオード。 - 【請求項３】前記再酸化層が約１〜約２ｎｍの厚さを有
する請求項１に記載のホトダイオード。 - 【請求項４】室温で前記負の微分抵抗領域を示す請求項
１に記載のホトダイオード。 - 【請求項５】前記照明を増加することによって前記負の
微分抵抗が増大する請求項１に記載のホトダイオード。 - 【請求項６】前記負の微分抵抗が、照明強度と共に増加
するピーク・バレー比（peak-to-valley ratio）を有す
る請求項５に記載のホトダイオード。 - 【請求項７】前記照明がタングステン・ランプまたは水
銀ランプによるものである請求項６に記載のホトダイオ
ード。 - 【請求項８】前記Ｎ+基板の露出表面上に形成されたオ
ーム接点をさらに備える請求項１に記載のホトダイオー
ド。 - 【請求項９】前記オーム接点に接続された第１電極と、
前記Ｎ+ポリシリコン層に接続された第２電極とをさら
に備える請求項８に記載のホトダイオード。 - 【請求項１０】ホトダイオードを製造する方法であっ
て、 （ａ）Ｎ+シリコン基板上に窒化物層を形成するステッ
プと、 （ｂ）前記窒化ケイ素層上に再酸化層を形成するステッ
プと、 （ｃ）ホトダイオードを形成するように前記再酸化層の
少なくとも一部分の上にＮ+ポリシリコン層を形成する
ステップとを含む方法。 - 【請求項１１】前記Ｎ+シリコン基板が、Ｎ型ドーパン
トを使用してドープされる請求項１０に記載の方法。 - 【請求項１２】前記Ｎ+シリコン基板が、ドープされた
ガラス層からのＮ型ドーパントの外方拡散、またはイオ
ン注入によって形成される請求項１０に記載の方法。 - 【請求項１３】前記窒化ケイ素層が、 （ｉ）前記Ｎ+シリコン基板から自然酸化膜を除去する
のに有効な条件下で前記Ｎ+シリコン基板を事前焼成
し、 （ｉｉ）前記Ｎ+シリコン基板上にＳｉＮ核化層を形成
する条件下で前記事前焼成したＮ+シリコン基板を加熱
し、 （ｉｉｉ）反応ガスとしてジクロロシランおよびＮＨ3
を使用するＬＰＣＶＤによって、前記ＳｉＮ核化層上に
前記窒化ケイ素層を付着することによって形成される請
求項１０に記載の方法。 - 【請求項１４】前記再酸化層が、前記窒化ケイ素層を温
度約９００℃の湿った雰囲気にさらすことによって形成
される請求項１０に記載の方法。 - 【請求項１５】前記Ｎ+ポリシリコン層が、in-situドー
ピング付着プロセス、または付着とその後に続くイオン
注入によって形成される請求項１０に記載の方法。 - 【請求項１６】ホトダイオードを含む装置であって、前
記ホトダイオードが、 Ｎ+シリコン基板上に形成された窒化ケイ素層と、 前記窒化ケイ素層上に形成された再酸化窒化物層と、 前記再酸化層の少なくとも一部分の上に形成されたＮ+
ポリシリコン層とを備え、前記Ｎ+シリコン基板に前記
Ｎ+ポリシリコン層に対して正のバイアスをかけて前記
ホトダイオードに照明を当てると、前記ホトダイオード
が光誘起された負の微分抵抗領域を示す、装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/665,913 US6445021B1 (en) | 2000-09-20 | 2000-09-20 | Negative differential resistance reoxidized nitride silicon-based photodiode and method |
| US09/665913 | 2000-09-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002158364A true JP2002158364A (ja) | 2002-05-31 |
| JP3683842B2 JP3683842B2 (ja) | 2005-08-17 |
Family
ID=24672065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001282178A Expired - Fee Related JP3683842B2 (ja) | 2000-09-20 | 2001-09-17 | ホトダイオードおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6445021B1 (ja) |
| JP (1) | JP3683842B2 (ja) |
| TW (1) | TW529184B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787757B2 (en) | 2001-05-03 | 2004-09-07 | Microsemi Corporation | Apparatus and methods for generating an electronic signal responsive to selected light |
| US7012833B2 (en) * | 2002-12-09 | 2006-03-14 | Progressant Technologies, Inc. | Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3903542A (en) | 1974-03-11 | 1975-09-02 | Westinghouse Electric Corp | Surface gate-induced conductivity modulated negative resistance semiconductor device |
| US4127932A (en) | 1976-08-06 | 1978-12-05 | Bell Telephone Laboratories, Incorporated | Method of fabricating silicon photodiodes |
| US4148052A (en) | 1977-10-12 | 1979-04-03 | Westinghouse Electric Corp. | Radiant energy sensor |
| FR2533371B1 (fr) | 1982-09-21 | 1985-12-13 | Thomson Csf | Structure de grille pour circuit integre comportant des elements du type grille-isolant-semi-conducteur et procede de realisation d'un circuit integre utilisant une telle structure |
| US4534099A (en) | 1982-10-15 | 1985-08-13 | Standard Oil Company (Indiana) | Method of making multilayer photoelectrodes and photovoltaic cells |
| FR2576710B1 (fr) * | 1985-01-25 | 1988-03-04 | Thomson Csf | Procede d'obtention d'une diode dont la prise de contact est auto-alignee a une grille |
| US5241198A (en) | 1990-11-26 | 1993-08-31 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US5404373A (en) * | 1991-11-08 | 1995-04-04 | University Of New Mexico | Electro-optical device |
| US5534743A (en) * | 1993-03-11 | 1996-07-09 | Fed Corporation | Field emission display devices, and field emission electron beam source and isolation structure components therefor |
| JP2755176B2 (ja) * | 1994-06-30 | 1998-05-20 | 日本電気株式会社 | 固体撮像素子 |
| DE69614583T2 (de) * | 1995-01-23 | 2002-06-27 | Nat Inst Of Advanced Ind Scien | Lichtempfängliche Vorrichtung |
| US6026108A (en) * | 1996-10-16 | 2000-02-15 | The Regents Of The University Of California | Vertical-cavity surface-emitting laser with an intracavity quantum-well optical absorber |
| JP3276906B2 (ja) * | 1997-11-14 | 2002-04-22 | 三洋電機株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
| US6130422A (en) * | 1998-06-29 | 2000-10-10 | Intel Corporation | Embedded dielectric film for quantum efficiency enhancement in a CMOS imaging device |
| US6208555B1 (en) * | 1999-03-30 | 2001-03-27 | Micron Technology, Inc. | Negative resistance memory cell and method |
-
2000
- 2000-09-20 US US09/665,913 patent/US6445021B1/en not_active Expired - Lifetime
-
2001
- 2001-09-17 JP JP2001282178A patent/JP3683842B2/ja not_active Expired - Fee Related
- 2001-09-19 TW TW090123020A patent/TW529184B/zh not_active IP Right Cessation
-
2002
- 2002-07-25 US US10/205,527 patent/US6743655B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6743655B2 (en) | 2004-06-01 |
| US20020185703A1 (en) | 2002-12-12 |
| US6445021B1 (en) | 2002-09-03 |
| JP3683842B2 (ja) | 2005-08-17 |
| TW529184B (en) | 2003-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075237A (en) | Process of making a high photosensitive depletion-gate thin film transistor | |
| Grill | Electrical and optical properties of diamond-like carbon | |
| JPS5897877A (ja) | 薄膜ｍｏｓフオト・トランジスタおよびその製造方法ならびに駆動方法 | |
| JPS629671A (ja) | 半導体装置の製法 | |
| JPS63306667A (ja) | 半導体装置及びその製造方法 | |
| JP2810636B2 (ja) | 半導体素子のゲート電極の形成方法 | |
| US4849248A (en) | Ion implantation method for making silicon-rich silicon dioxide film | |
| US6025234A (en) | Method for manufacturing thick gate oxide device | |
| JP2002158364A (ja) | ホトダイオードおよびその製造方法 | |
| US5196911A (en) | High photosensitive depletion-gate thin film transistor | |
| NL1007898C2 (nl) | Werkwijze voor het vervaardigen van een halfgeleider-inrichting. | |
| CN108767027B (zh) | 一种光伏场效应晶体管结构的光敏器件及其制作方法 | |
| GB2044994A (en) | Thin film transistors | |
| US5635707A (en) | Photoelectric conversion device for use in sensing light reflected from medium surface | |
| KR920007124A (ko) | 폴리 에미터 바이폴라 트랜지스터의 제조방법 | |
| KR970018713A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20210057598A1 (en) | Si-Ge-Si Phototransistor | |
| KR20050040987A (ko) | 유기물과 무기물 반도체층을 포함하는 전계 효과트랜지스터 및 그 반도체층 형성 방법 | |
| US20060001096A1 (en) | Photodetector using mosfet with quantum channel and manufacturing method thereof | |
| JP2690218B2 (ja) | 電界効果トランジスタの製造方法 | |
| CN118016590A (zh) | 一种远程掺杂二维材料的方法及应用 | |
| US20090057739A1 (en) | Ge channel device and method for fabricating ge channel device | |
| CN116190382A (zh) | 一种非易失且可重构的同质互补型反相器及其制备方法 | |
| JPH06342929A (ja) | 薄膜トランジスタ光電検出器アレイ及びその製造方法 | |
| JPH0349235A (ja) | Ｍｏｓ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041217 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080603 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |