CN116190382A - 一种非易失且可重构的同质互补型反相器及其制备方法 - Google Patents

一种非易失且可重构的同质互补型反相器及其制备方法 Download PDF

Info

Publication number
CN116190382A
CN116190382A CN202211569986.5A CN202211569986A CN116190382A CN 116190382 A CN116190382 A CN 116190382A CN 202211569986 A CN202211569986 A CN 202211569986A CN 116190382 A CN116190382 A CN 116190382A
Authority
CN
China
Prior art keywords
oxide
dimensional semiconductor
layer
semiconductor material
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211569986.5A
Other languages
English (en)
Inventor
向都
刘陶
谭飞霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202211569986.5A priority Critical patent/CN116190382A/zh
Publication of CN116190382A publication Critical patent/CN116190382A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于半导体器件技术领域，涉及一种非易失且可重构的同质互补型反相器及其制备方法。同质互补型反相器，包括衬底、位于衬底上的带有缺陷态的氧化物层、位于带有缺陷态的氧化物层上的二维半导体材料、位于二维半导体材料上的源漏金属电极以及金属接触点、位于二维沟道以及源漏金属电极以及金属接触点上方的顶部栅介质层、位于顶部栅介质层上的顶部栅极。本发明利用空间选择性光掺杂以及底部栅极电压偏置的极性和大小实现基于二维半导体材料的可重构同质互补型反相器。与现有技术相比，本发明的方法简单易行，为未来基于二维半导体材料大规模逻辑电子器件的发展提供了一种方向。

Description

一种非易失且可重构的同质互补型反相器及其制备方法
技术领域
本发明属于半导体器件技术领域，尤其是涉及一种非易失且可重构的同质互补型反相器及其制备方法。
背景技术
随着摩尔定律发展，硅基晶体管到10纳米以下的技术节点同时伴随着短沟道效应、量子效应的影响。因此，探索新器件的几何形状和新的沟道材料对未来的处理器芯片变得越来越重要。二维半导体材料拥有原子级厚度、高迁移率、表面无悬挂键的特点被广泛应用于超摩尔定律下的电子器件中。
互补型反相器是集成电路中最基础的逻辑单元，实现这种类型的器件需要同时获得电子型(N型)和空穴型(P型)导电沟道。在传统CMOS工艺中，普遍利用离子注入方法对硅半导体进行掺杂，以获取N型和P型导电沟道。然而离子注入会在二维晶格中引入大量缺陷，并导致晶格畸变，因此并不适用于掺杂二维半导体材料。目前掺杂二维半导体材料的主流工艺包括两种：静电调控和表面电荷转移掺杂。这两种工艺虽然都表现出高掺杂效率，然而同时存在难以克服的挑战。表面电荷转移掺杂技术可选择合适的掺杂剂使二维半导体表现出单极性的N型或P型电输运性质，从而实现同质互补型反相器。然而此过程需要多步光刻，工艺制备程序较复杂；此外掺杂器件的输运性质难以再重新改变，因此具有不可重构性。另一方面，利用分裂栅结构对双极性二维半导体进行静电调控可改变沟道载流子极性，实现同质互补型反相器；然而当撤去栅电压时，静电掺杂效应难以被保持，因此具有易失性。
发明内容
本发明提供一种基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器及其制备方法。一方面本发明可以解决利用传统表面电荷转移掺杂技术制备二维逻辑器件不可重构、不可编程的问题；利用光掺杂技术，实现可重构、可编程的互补型反相器；另一方面本发明还可以解决静电掺杂制备逻辑器件的易失性与高功耗难题，并可简化光刻程序的繁琐度。
相比于传统CMOS技术利用离子注入制备单极性的N型或P型场效应晶体管，本发明利用双极性二维半导体材料作为沟道搭建场效应晶体管，通过结合激光照射和门控栅压调控对沟道材料进行N型和P型掺杂，可实现基于二维晶体管的非易失、可重构的同质互补型反相器。该发明解决了以往制备反相器工艺中，表面电荷转移掺杂中不可重构、不可编程的问题、多次光刻程序的繁琐度以及静电掺杂的易失性与高功耗等难题，并且具有大规模应用前景。
本发明的目的可以通过以下技术方案来实现：
本发明提供一种基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器，包括：
衬底；
带有缺陷态的氧化物层：位于衬底上；
二维半导体材料：位于带有缺陷态的氧化物层上；
源漏金属电极以及金属接触点：位于二维半导体材料上；
顶部栅介质层：位于二维沟道以及源漏金属电极以及金属接触点上方；
顶部栅极：位于顶部栅介质层上。
在本发明的一个实施方式中，所述衬底材料为氧化硅/硅(SiO2/Si)衬底或氮化硅/硅(Si3N4/Si)衬底。
在本发明的一个实施方式中，所述带有缺陷态的氧化物层为氧化铪、氧化铝、氧化锆、氧化钙、氧化锶、氧化钇、氧化钡、氧化坦或氧化镧中的任一种。
在本发明的一个实施方式中，所述源漏金属电极以及金属接触点为银、铝、金或铂等任一种。
在本发明的一个实施方式中，所述顶部栅介质层材料为高介电常数的氧化物，如氧化铪、氧化铝、或氧化锆中的任一种。
在本发明的一个实施方式中，所述顶部栅极的材料为透明金属，所述透明金属可以选择氧化铟锡。
本发明还提供基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器的制备方法，包括以下步骤：
(1)在衬底上沉积氧化物层，并在还原性气体氛围下退火，得到带有缺陷态的氧化物层；
(2)在带有缺陷态的氧化物层表面制备二维半导体材料，用掩膜层定义出沟道区域并刻蚀掉沟道以外的二维半导体材料；
(3)在二维半导体材料上利用掩膜层定义出源漏金属电极以及金属接触点区域，并进行金属沉积，利用剥离工艺制备出一组三个金属电极；
(4)沉积顶部栅介质层，并将其图案化，得到顶部介质层；
(5)用掩膜层定义出顶部栅极区，并进行透明金属沉积，利用剥离工艺制备出顶部栅极。
在本发明的一个实施方式中，步骤(1)中，在衬底上沉积氧化物层的沉积方法为原子层沉积、磁控溅射或电子束沉积。
在本发明的一个实施方式中，步骤(2)中，所述二维半导体材料的制备方法为化学气相沉积、物理气相沉积、原子层沉积或机械剥离法中的任一种。
在本发明的一个实施方式中，步骤(2)中，所述利用掩膜层定义沟道区域是利用电子束曝光或者光刻工艺，通过曝光、显影等手段将光刻胶进行图形化。
在本发明的一个实施方式中，步骤(2)中，所述刻蚀方法是本领域常用的干法刻蚀，如等离子体刻蚀、反应离子刻蚀或离子溅射刻蚀。
在本发明的一个实施方式中，步骤(3)中，利用掩膜层定义出源漏金属电极以及金属接触点区域的方法是指利用电子束曝光或者光刻工艺，通过曝光、显影等手段将二维半导体材料进行图形化。
在本发明的一个实施方式中，步骤(3)中，进行金属沉积的方法为：真空热蒸镀、电子束蒸镀、磁控溅射方法制备源漏金属电极以及金属接触点。
在本发明的一个实施方式中，步骤(4)中，图案化方法与步骤(2)中利用掩膜层定义沟道区域的方法一致。具体地，可以为：沉积氧化物介质层，利用lift-off工艺进行剥离；或者先沉积氧化物，再利用掩膜层图案化，利用刻蚀技术去除图形以外的氧化物；或者将含有图形化的掩膜版紧贴在衬底表面并进行氧化物介质层沉积。
在本发明的一个实施方式中，步骤(5)中，用掩膜层定义出顶部栅极区的方法与步骤(3)中利用掩膜层定义出源漏金属电极以及金属接触点区域的方法一致。
在本发明的一个实施方式中，步骤(5)中，进行透明金属沉积的方法为磁控溅射。
在本发明的一个实施方式中，所述掩膜层为光刻胶。
在本发明的一个实施方式中，所述透明金属为氧化铟锡。
在本发明的一个实施方式中，所述还原性气体氛围可以选择为氢气(H2)。
本发明采用具有缺陷态氧化物与二维半导体材料的异质结构，利用光掺杂和底部栅极的耦合，使氧化物中类施主能级的电子激发到导带并通过底部栅极的极性偏置，实现电子的掺杂。留存在氧化物中局域化正电荷形成门控实现对二维半导体材料的电场调控以及非易失性电子掺杂。
本发明利用空间选择性光掺杂以及底部栅极电压偏置的极性和大小实现基于二维半导体材料的可重构同质互补型反相器。
与现有技术相比，本发明具有以下优点及有益效果：
本发明提供了一种基于二维半导体材料的光掺杂的可重构互补型反相器及其制备方法。该发明利用光掺杂的方式可减少利用离子注入掺杂对器件性能的损害。对二维半导体材料进行区域性光掺杂并调节栅极门控偏置的大小与极性，可精确调控沟道的载流子种类和传输特性，实现基于同质结的二维半导体材料的互补型反相器，并兼具非易失性和可重构性，本发明的方法简单易行，为未来基于二维半导体材料大规模逻辑电子器件的发展提供了一种方向。
附图说明
图1是本发明基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器的结构示意图。
图2是本发明中光掺杂工艺的原理图。
图3是本发明基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器的制备流程图。
图中标号为：1为衬底，2为带有缺陷态的氧化物层，3为二维半导体材料，4为源漏金属电极以及金属接触点，5为顶部栅介质层，6为顶部栅极，7为激光光束。
具体实施方式
下面详细描述本发明的实施例，下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。为了简化本发明的公开，下文中对特定例子的材料和方法进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明提供的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。
实施例1
本实施例提供一种基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器及其制备方法。
本实施例提供的基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器结构如图1所示，包括衬底1、带有缺陷态的氧化物层2、二维半导体材料3、金属源漏电极以及金属接触点4、顶部栅介质层5及顶部栅极6。其中，带有缺陷态的氧化物层位于衬底上，二维半导体材料位于带有缺陷态的氧化物层上，源漏金属电极以及金属接触点位于二维半导体材料上，顶部栅介质层位于二维沟道以及源漏金属电极以及金属接触点上方，顶部栅极位于顶部栅介质层上。
其中底部栅极作为控制栅VG，底部带有缺陷态氧化物作为感光介质，二维半导体材料为双极性材料，透明的金属氧化物栅极作为反相器的输入端，中间金属电极为输出端。
图2示出光掺杂前后，氧化物与沟道材料的能带示意图。由于介质层氧化物的缺陷态导致其带隙存在类施主态能级。通过光激发氧化物缺陷施主能级，并在外加电场驱动下，可将光生电子与缺陷电荷有效分离，从而在氧化物内部诱发高稳定性局域电场，实现对二维半导体非易失性光掺杂效应；此外，改变外加电场方向，可将缺陷电荷和局域电场有效擦除，使载流子输运性质回到初始状态，说明光掺杂工艺具有可逆性和可编程性。通过调节写入电场强度，可精准控制二维晶体管输运性能，如阈值电压、掺杂浓度、载流子迁移率等参数。
如图1所示的基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器，制备流程如图3示，具体步骤如下：
首先，在衬底1表面沉积形成带有缺陷态的氧化物层2。所述衬底1为本领域常用衬底，本实施例中选择为SiO2/Si衬底或Si3N4/Si衬底中的任一种。带有缺陷态的氧化物层2的材料可以为氧化铪、氧化锆、氧化钇、氧化镧、氧化钙、氧化锶、氧化钡、氧化坦中的任一种。氧化物层的生长方法为原子层沉积法或磁控溅射，并在氢气氛围下进行退火处理。作为具体的一例，本实施例中选用的衬底为SiO2/Si衬底，选用原子层沉积法制备氧化物层，并在氢气氛围下退火。本实例选用的氧化物层为氧化坦，沉积方法为磁控溅射，厚度为30纳米。
其次，在带有缺陷态的氧化物层2表面制备二维半导体材料3。所述二维半导体材料的制备方法为化学气相沉积、物理气相沉积、原子层沉积或机械剥离法。所述图案化的方式为本领域常用的干法刻蚀，如等离子体刻蚀、反应离子刻蚀或离子溅射刻蚀，作为具体的一例，本实施例中选用机械剥离法进行干法定点转移至氧化物介质层上。二维半导体材料为单层碲化钼。
然后，在二维半导体材料3上利用掩膜层定义出源漏金属电极以及金属接触点4，并进行金属沉积，利用lift-off工艺制备出三个金属电极；所述的掩膜层为光刻胶或掩模版。所述的掩膜层的图形化方法为使用光刻工艺或电子束曝光工艺，通过曝光、显影等手段将光刻胶图形化；或者使用掩模版，将含有电极图案的掩模版紧贴在衬底表面进行图形化。然后采用真空热蒸镀、电子束蒸镀、磁控溅射的方法制备金属电极。作为具体的一例，选用电子束曝光工艺，利用PMMA作为掩膜层，通过电子束曝光和显影在二维半导体表面获得金属电极图案，采用电子束蒸发镀膜制备金属电极，所述的电极为铂厚度为5纳米，金为50纳米。采用lift-off工艺剥离出金属电极。
其次，沉积顶部栅介质层5，并将其图案化。所述的顶部栅介质层5为高介电常数的氧化物介质层，如氧化铪、氧化铝或氧化锆中的任一种；所述图形化为使用光刻工艺或电子束曝光工艺，通过曝光、显影等手段将光刻胶图形化。介质层的生长方法为原子层沉积法或磁控溅射。作为具体的一例，本实施例中选用原子层沉积法制备介质层氧化物，本实例选用的介质层为氧化铪，厚度为30nm。图案化的方式通过电子束曝光工艺，采用lift-off工艺将氧化铪图案化。
最后，用掩膜层定义出顶部栅极区，并进行透明金属沉积，利用lift-off工艺制备出顶部栅极6。所述的掩膜层为光刻胶或掩模版。所述的掩膜层的图形化方法为使用光刻工艺或电子束曝光工艺，通过曝光、显影等手段将光刻胶图形化。作为具体的一例，选用电子束曝光工艺，利用PMMA作为掩膜层，通过电子束曝光和显影获得金属电极图案，采用磁控溅射沉积金属电极，所述的透明金属6为氧化铟锡，采用lift-off工艺剥离出透明金属电极，厚度为50纳米。
以上实施例的记载提供了一种基于二维半导体材料的光掺杂的可重构互补型反相器及其制备方法。利用光掺杂的方式可减少利用离子注入掺杂对器件性能的损害。对二维半导体材料进行区域性光掺杂并调节栅极门控偏置的大小与极性，可精确调控沟道的载流子种类和传输特性，实现基于同质结的二维半导体材料的互补型反相器，并兼具非易失性和可重构性。
上述的对实施例的描述是为便于该技术领域的普通技术人员能理解和使用发明。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (10)

1.一种基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器，其特征在于，包括：
衬底；
带有缺陷态的氧化物层：位于衬底上；
二维半导体材料：位于带有缺陷态的氧化物层上；
源漏金属电极以及金属接触点：位于二维半导体材料上；
顶部栅介质层：位于二维沟道以及源漏金属电极以及金属接触点上方；
顶部栅极：位于顶部栅介质层上。
2.根据权利要求1所述的一种基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器，其特征在于，所述衬底材料为氧化硅/硅衬底或氮化硅/硅衬底。
3.根据权利要求1所述的一种基于二维半导体光掺杂技术的非易失且可重构的同质互补型反相器，其特征在于，所述带有缺陷态的氧化物层为氧化铪、氧化铝、氧化锆、氧化钙、氧化锶、氧化钇、氧化钡、氧化坦或氧化镧中的任一种；
所述源漏金属电极以及金属接触点为银、铝、金或铂任一种；
所述顶部栅介质层材料为高介电常数的氧化物；
所述顶部栅极的材料为透明金属，所述透明金属可以选择氧化铟锡。
4.权利要求1-3中任一项所述的非易失且可重构的同质互补型反相器的制备方法，其特征在于，包括以下步骤：
(1)在衬底上沉积氧化物层，并在还原性气体氛围下退火，得到带有缺陷态的氧化物层；
(2)在带有缺陷态的氧化物层表面制备二维半导体材料，用掩膜层定义出沟道区域并刻蚀掉沟道以外的二维半导体材料；
(3)在二维半导体材料上利用掩膜层定义出源漏金属电极以及金属接触点区域，并进行金属沉积，利用剥离工艺制备出一组三个金属电极；
(4)沉积顶部栅介质层，并将其图案化，得到顶部介质层；
(5)用掩膜层定义出顶部栅极区，并进行透明金属沉积，利用剥离工艺制备出顶部栅极。
5.根据权利要求4所述的制备方法，其特征在于，步骤(1)中，在衬底上沉积氧化物层的沉积方法为原子层沉积、磁控溅射或电子束沉积。
6.根据权利要求4所述的制备方法，其特征在于，步骤(2)中，所述二维半导体材料的制备方法为化学气相沉积、物理气相沉积、原子层沉积或机械剥离法中的任一种；
步骤(2)中，所述利用掩膜层定义沟道区域是利用电子束曝光或者光刻工艺，通过曝光、显影手段将光刻胶进行图形化。
7.根据权利要求4所述的制备方法，其特征在于，步骤(3)中，利用掩膜层定义出源漏金属电极以及金属接触点区域的方法是指利用电子束曝光或者光刻工艺，通过曝光、显影手段将二维半导体材料进行图形化；
步骤(3)中，进行金属沉积的方法为：真空热蒸镀、电子束蒸镀、磁控溅射方法制备源漏金属电极以及金属接触点。
8.根据权利要求4所述的制备方法，其特征在于，步骤(4)中，图案化方法为：沉积氧化物介质层，利用lift-off工艺进行剥离；或者先沉积氧化物，再利用掩膜层图案化，利用刻蚀技术去除图形以外的氧化物；或者将含有图形化的掩膜版紧贴在衬底表面并进行氧化物介质层沉积。
9.根据权利要求4所述的制备方法，其特征在于，步骤(5)中，进行透明金属沉积的方法为磁控溅射。
10.根据权利要求4所述的制备方法，其特征在于，所述掩膜层为光刻胶，所述透明金属为氧化铟锡。
CN202211569986.5A 2022-12-08 2022-12-08 一种非易失且可重构的同质互补型反相器及其制备方法 Pending CN116190382A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211569986.5A CN116190382A (zh) 2022-12-08 2022-12-08 一种非易失且可重构的同质互补型反相器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211569986.5A CN116190382A (zh) 2022-12-08 2022-12-08 一种非易失且可重构的同质互补型反相器及其制备方法

Publications (1)

Publication Number Publication Date
CN116190382A true CN116190382A (zh) 2023-05-30

Family

ID=86451336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211569986.5A Pending CN116190382A (zh) 2022-12-08 2022-12-08 一种非易失且可重构的同质互补型反相器及其制备方法

Country Status (1)

Country Link
CN (1) CN116190382A (zh)

Similar Documents

Publication Publication Date Title
US8778716B2 (en) Integrated circuits based on aligned nanotubes
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
CN103311276A (zh) 一种自对准石墨烯场效应晶体管及其制备方法
CN113972262B (zh) 氧化镓-二维p型范德华隧穿晶体管、双波段光电探测器件及制备方法
CN109148594B (zh) 一种高性能薄膜晶体管的近室温制备工艺及应用
CN111628020B (zh) 一种基于TMDCs横向PIN同质结的光电二极管及制备方法
CN111063731A (zh) Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用
US11715744B2 (en) Array substrate, preparation method thereof, and display panel
CN105023950A (zh) 一种具有高开关电流比的石墨烯晶体管及其制备方法
CN110634958B (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
WO2023241006A1 (zh) 一种基于igzo薄膜晶体管的反相器及其制备方法
CN116190382A (zh) 一种非易失且可重构的同质互补型反相器及其制备方法
CN107359127B (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
WO2020113595A1 (zh) 主动开关及其制作方法、显示装置
CN110112073B (zh) 场效应晶体管制备方法及场效应晶体管
CN112349777B (zh) 具有钙钛矿复合栅结构的GaN HEMT光电探测器及其制备方法
CN110120440B (zh) 一种对过渡金属硫族化物进行光学简并掺杂的方法及其应用
CN107768255A (zh) 低温薄膜晶体管的制备方法
CN114784130B (zh) 一种静电自掺杂二极管及其制备方法
CN117855322B (zh) 基于二硒化钯二硒化钨异质结的光探测器的制备方法
CN112490242B (zh) 基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法
CN116110976A (zh) 一种双栅结型场效应晶体管及其制备方法
CN107658337B (zh) 高电子迁移率自旋场效应晶体管及其制备方法
CN118016590A (zh) 一种远程掺杂二维材料的方法及应用
CN111900091B (zh) 一种二维纳米半导体材料掺杂方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination