CN118016590A - 一种远程掺杂二维材料的方法及应用 - Google Patents

一种远程掺杂二维材料的方法及应用 Download PDF

Info

Publication number
CN118016590A
CN118016590A CN202410075239.9A CN202410075239A CN118016590A CN 118016590 A CN118016590 A CN 118016590A CN 202410075239 A CN202410075239 A CN 202410075239A CN 118016590 A CN118016590 A CN 118016590A
Authority
CN
China
Prior art keywords
dimensional material
field effect
effect transistor
doping
remotely
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410075239.9A
Other languages
English (en)
Inventor
俞滨
马伟明
赵昱达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202410075239.9A priority Critical patent/CN118016590A/zh
Publication of CN118016590A publication Critical patent/CN118016590A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种远程掺杂二维材料的方法及应用,该方法在二维材料表面先利用原子层沉积法制备高介电常数的中间介质,再利用磁控溅射法制备多缺陷密度的顶层介质。顶层介质中的带正电的电离杂质透过中间介质引起二维材料的电荷重新分布,从而实现远程静电调控二维材料的电子浓度。该方法将掺杂源与二维材料进行空间上的隔离,解决二维材料在掺杂过程中受到带电杂质引起的散射问题。利用该方法可以在提高二维材料场效应晶体管电子浓度的同时,不引起迁移率的退化,并且兼容目前的硅基加工工艺,可应用于大规模集成电路加工。

Description

一种远程掺杂二维材料的方法及应用
技术领域
本发明属于新型半导体器件技术领域,涉及一种远程掺杂二维材料的方法及应用。
背景技术
集成电路大体遵循摩尔定律的规律发展,即当价格不变时,集成电路上可容纳的晶体管数量每隔18个月会增加一倍。但是随着晶体管特征尺寸的不断缩小,其沟道长度逐渐逼近物理极限,导致量子隧穿效应加剧,从而出现器件性能恶化等问题。同时,内存墙、功耗墙等问题的出现也标志着摩尔定律的放缓,这意味着我们进入了一个后摩尔的时代。
为延续摩尔定律,二维材料成为了未来晶体管沟道材料的候选者之一。二维材料是指由单层或少层原子或分子层组成的材料,其层内由较强的共价键或离子键结合,而层间则由作用力较弱的范德华力结合。在沟道材料厚度极限微缩的情况下,单层二维半导体材料如二硫化钼(MoS2)表现出比同等厚度的绝缘层上硅(SOI)和绝缘层上锗(GOI)更高的迁移率。另外,二维材料层间范德华力结合的特性使得它们有潜力应用于异质集成应用。
掺杂技术作为制备高性能晶体管的重要技术之一,在硅基CMOS工艺中被广泛应用。但是,在二维材料体系中,掺杂特性的调控仍然存在较多的挑战:
1.由于二维材料具有原子层薄的晶格结构,硅技术中常用的离子注入技术较难直接应用于二维材料;
2.目前常用的掺杂方法是元素替代和表面电荷转移,然而这些方法会在掺杂的同时引入电离杂质散射,从而引起载流子迁移率的退化。另外,这些方法与硅基加工工艺不兼容,较难直接应用于大规模集成电路加工与制造。
发明内容
本发明的目的在于针对现有二维材料掺杂技术的不足,提供一种通过双介质覆盖层调控二维材料电子浓度的方法,利用该方法对二维材料场效应晶体管的沟道区域进行掺杂,可调节场效应晶体管的电子浓度,并且不引起迁移率的退化。
本发明的目的是通过以下技术方案实现的:
根据本说明书的第一方面,提供一种远程掺杂二维材料的方法,该方法在二维材料表面先通过原子层沉积法制备高介电常数的中间介质,再通过磁控溅射法制备多缺陷密度的顶层介质;所述顶层介质中的带正电的电离杂质通过所述中间介质实现与二维材料空间上的隔离,并引起二维材料的电荷重新分布,从而实现远程调控二维材料的电子浓度,并且不会引起迁移率的退化。
进一步地,所述二维材料包括但不限于二硫化钼、二硒化钨、石墨烯等。
进一步地,所述中间介质的材料包括但不限于氧化铝、氧化铪等。
进一步地,为有效实现远程掺杂效果,所述中间介质的厚度通常需要大于或等于10nm,否则过薄的中间介质层无法有效隔离电离杂质并避免后续溅射工艺对二维材料的损伤。
进一步地,所述顶层介质的材料包括但不限于氮氧化硅、氧化硅等。
根据本说明书的第二方面,提供一种二维材料场效应晶体管,该二维材料场效应晶体管的二维材料沟道区域通过如第一方面所述的方法进行远程掺杂;
进一步地,利用源区和漏区的金属接触作为阻挡层,通过高介电常数的中间介质和多缺陷密度的顶层介质构成的双介质覆盖层提高沟道区域二维材料的电子浓度,并且不会引起迁移率的退化。
进一步地,该二维材料场效应晶体管的栅介质层包括但不限于氧化硅、氧化铝、氧化铪或氧化锆等。
根据本说明书的第三方面,提供一种二维材料场效应晶体管的制备方法,该方法包括如下步骤:
(1)选取衬底,制备光刻对准金属标记;
(2)通过机械剥离法转移二维材料至衬底表面;
(3)光刻定义源区和漏区的图形;
(4)制备源区和漏区接触金属电极;
(5)在二维材料表面通过原子层沉积法制备高介电常数的中间介质;
(6)在中间介质的基础上通过磁控溅射法制备多缺陷密度的顶层介质。
本发明的有益效果:
与现有的元素替代和表面电荷转移技术相比,本发明使用双介质覆盖层实现远程电荷调控的方式来调节二维材料的电子浓度,该方法表现出工艺简单与器件优化的特性,并且可兼容硅基加工工艺,适用于大规模制造与集成应用;以二维材料场效应晶体管为基础,利用该方法对晶体管沟道区域的二维材料进行掺杂,可以提高电子浓度;带正电的电离杂质与二维材料没有直接接触,避免了电离杂质散射的引入,从而在掺杂的同时不引起迁移率的退化。因此,本方法对于制备高性能二维材料器件的发展具有积极的推动作用。
附图说明
图1为单层二硫化钼在远程掺杂前后的光致发光光谱图;
图2为远程掺杂的二维材料场效应晶体管的结构示意图;
图3为远程掺杂的二硫化钼场效应晶体管的制备流程示意图;
图4为二硫化钼场效应晶体管在远程掺杂前后的转移特性曲线。
具体实施方式
以下是本发明的具体实施例,进一步阐述本发明。应理解,这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解,在阅读了本发明讲授的内容之后,本领域技术人员可以对本发明作各种改动或修改,这些等价形式落于本申请所附权利要求书所限定的范围。
本发明提供一种远程掺杂二维材料的方法,该方法在二维材料表面先通过原子层沉积法制备高介电常数的中间介质,再通过磁控溅射法制备多缺陷密度的顶层介质,利用顶层介质中带正电的电离杂质对二维材料实现远程掺杂。
进一步地,在设计二维材料场效应晶体管的结构中,二维材料作为沟道,通过由高介电常数的中间介质和多缺陷密度的顶层介质构成的双介质覆盖层实现对二维材料电子浓度的远程调控,并改善载流子输运特性。
进一步地,选择平整、无褶皱的薄层二维材料作为场效应晶体管的沟道。
进一步地,二维材料可以选择大规模生长工艺如化学气相沉积方法制备,并使用上述掺杂技术与光刻图形化技术实现大规模的器件制备与性能调控。
实施例1
本实施例中通过双介质覆盖层实现对二维材料电子浓度的远程调控,具体包括以下步骤:
将单层二硫化钼通过机械剥离方式转移到氧化硅片上,随后记录原始二硫化钼的光致发光光谱作为参考对象。然后,在该二硫化钼的表面先沉积氧化铝,再沉积氮氧化硅,并记录各介质层沉积之后的光致发光光谱的情况,如图1所示。可见,在氧化铝覆盖层的基础上进一步沉积氮氧化硅后,二硫化钼的光致发光特征峰强度下降。由于该光致发光特征峰的强度和位置与二硫化钼的电子浓度紧密相关,因而证明了该方法可以实现对二维材料电子浓度的远程调控。
实施例2
本实施例中基于上述的远程掺杂方法的二维材料场效应晶体管的结构如图2所示。栅极采用电阻率为0.001-0.005Ω·cm的p型重掺杂硅,栅介质为285nm的二氧化硅。在二氧化硅的上方是二维材料,作为晶体管的沟道。通过光刻的方式在沟道的两端定义源区和漏区,并制备金属电极。二维材料的沟道则使用实施例1所述的方法进行电子浓度的调控。
实施例3
本实施例提供一种远程掺杂的二硫化钼场效应晶体管的制备方法,如图3所示,具体制备过程包括以下步骤:
(1)在氧化硅片上通过光刻、溅射等工艺制备金属标记,用于后续套刻工艺的对准。
(2)通过机械剥离方法将二硫化钼转移至带有金属标记的氧化硅上,利用显微镜在氧化硅片上找到目标的薄层二硫化钼。
(3)在上述转移好材料的氧化硅片上旋涂光刻胶,再通过激光直写设备进行源、漏区的图形化曝光,并在显影液中显影得到光刻掩膜图形。之后利用金属镀膜设备和金属剥离工艺,完成晶体管源、漏区的接触金属电极制备。
(4)使用原子层沉积法制备10nm氧化铝,前驱体采用三甲基铝和水,沉积温度为200℃。然后,使用磁控溅射法对氮化硅靶材进行射频磁控溅射,溅射功率为75W,溅射时间为10分钟,溅射气体氛围为氩气。制备得到的非晶氮化硅薄膜是非化学计量比的,通常存在较多的缺陷,并且容易因为水氧吸附、氧化等机制在组分中引入氧元素,从而最终形成氮氧化硅。至此,完成双介质覆盖层的制备工艺。
在相同的源漏偏压Vd=0.1V条件下,测量源漏电流Id与栅极电压Vg的关系,绘制得到二硫化钼场效应晶体管在远程掺杂前后的转移特性曲线,如图4所示。原始器件的阈值电压Vt为9.56V,表现为增强型晶体管。而远程掺杂后,器件的阈值电压负移至-15.87V,转变为耗尽型晶体管。该现象说明二硫化钼沟道中的电子浓度可通过该远程掺杂的方法进行提高,从而实现诸如增强型晶体管向耗尽型晶体管的转变。进一步地,根据公式Δn=CoxΔVt/q,可估算该远程掺杂方法带来约Δn=1.92×1012cm-2的电子浓度提高,其中Cox为285nm的二氧化硅对应的电容(12.11nF/cm2),q为元电荷的电量(1.6×10-19C)。另外,原始器件的场效应迁移率μFE为26.3cm2V-1s-1,而远程掺杂后的器件场效应迁移率为30.7cm2V-1s-1,说明该远程掺杂方法避免了传统掺杂方式引入的电离杂质散射问题,从而在实现掺杂的同时不引起迁移率退化。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代,但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (9)

1.一种远程掺杂二维材料的方法,其特征在于,该方法在二维材料表面先通过原子层沉积法制备高介电常数的中间介质,再通过磁控溅射法制备多缺陷密度的顶层介质;所述顶层介质中的带正电的电离杂质通过所述中间介质实现与二维材料空间上的隔离,并引起二维材料的电荷重新分布,从而实现远程调控二维材料的电子浓度。
2.根据权利要求1所述的方法,其特征在于,所述二维材料为二硫化钼、二硒化钨或石墨烯。
3.根据权利要求1所述的方法,其特征在于,所述中间介质的材料为氧化铝或氧化铪。
4.根据权利要求1所述的方法,其特征在于,所述中间介质的厚度大于或等于10nm,以有效隔离电离杂质并避免后续溅射工艺对二维材料的损伤。
5.根据权利要求1所述的方法,其特征在于,所述顶层介质的材料为氮氧化硅或氧化硅。
6.一种二维材料场效应晶体管,其特征在于,所述二维材料场效应晶体管的二维材料沟道区域通过权利要求1-5中任一项所述的方法进行远程掺杂。
7.根据权利要求6所述的二维材料场效应晶体管,其特征在于,利用源区和漏区的金属接触作为阻挡层,通过高介电常数的中间介质和多缺陷密度的顶层介质构成的双介质覆盖层提高沟道区域二维材料的电子浓度。
8.根据权利要求6所述的二维材料场效应晶体管,其特征在于,所述二维材料场效应晶体管的栅介质层为氧化硅、氧化铝、氧化铪或氧化锆。
9.一种二维材料场效应晶体管的制备方法,其特征在于,包括:
(1)选取衬底,制备光刻对准金属标记;
(2)通过机械剥离法转移二维材料至衬底表面;
(3)光刻定义源区和漏区的图形;
(4)制备源区和漏区接触金属电极;
(5)通过原子层沉积法制备高介电常数的中间介质;
(6)通过磁控溅射法制备多缺陷密度的顶层介质。
CN202410075239.9A 2024-01-18 2024-01-18 一种远程掺杂二维材料的方法及应用 Pending CN118016590A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410075239.9A CN118016590A (zh) 2024-01-18 2024-01-18 一种远程掺杂二维材料的方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410075239.9A CN118016590A (zh) 2024-01-18 2024-01-18 一种远程掺杂二维材料的方法及应用

Publications (1)

Publication Number Publication Date
CN118016590A true CN118016590A (zh) 2024-05-10

Family

ID=90957104

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410075239.9A Pending CN118016590A (zh) 2024-01-18 2024-01-18 一种远程掺杂二维材料的方法及应用

Country Status (1)

Country Link
CN (1) CN118016590A (zh)

Similar Documents

Publication Publication Date Title
US8778716B2 (en) Integrated circuits based on aligned nanotubes
US7883934B2 (en) Method of fabricating oxide semiconductor device
US20130009145A1 (en) Transistor, Electronic Device Including Transistor, And Manufacturing Methods Thereof
He et al. Implementation of fully self-aligned homojunction double-gate a-IGZO TFTs
KR101904383B1 (ko) 원자층 증착을 이용한 이차원 반도체의 도핑방법 및 그를 포함하는 cmos 소자의 제조방법
CN108417636A (zh) 一种二维相变场效应晶体管及其制备方法
CN111063731A (zh) Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用
Wu et al. Submicrometer p-Type SnO thin-film transistors fabricated by film profile engineering method
CN110323277B (zh) 场效应晶体管及其制备方法
CN108538850B (zh) 一种高抗疲劳性的铁电栅场效应晶体管存储器及制备工艺
CN108376711B (zh) 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法
CN118016590A (zh) 一种远程掺杂二维材料的方法及应用
CN114843403A (zh) 一种通过点击化学反应调控二维材料掺杂特性的方法及应用
CN107452810B (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN110993694A (zh) 自氧化方式制备亚10nm沟道的二维薄膜场效应晶体管
CN114784130B (zh) 一种静电自掺杂二极管及其制备方法
US20230088634A1 (en) Semiconductor device and method for forming the same
US20230118661A1 (en) Space-free vertical field effect transistor including active layer having vertically grown crystal grains
JPS63237570A (ja) 薄膜トランジスタの製造方法
Tao et al. P‐1.7: Self‐aligned Top‐gate a‐ZrInZnO Thin‐Film Transistors Fabricated by Cosputtering Technique
Song et al. Investigation of Vertical Channel IGZO-TFT Based on PVD-IGZO
CN117153692A (zh) 一种二硫化铼-碲异质结结型场效应晶体管及其制备方法和应用
Corsino et al. In-Ga-Zn-O Source-Gated Transistors with 3nm SiO 2 Tunnel Layer on a Flexible Polyimide Substrate
Rowlinson et al. Atomic Layer Deposition of Al-Doped ZnO Contacts for ZnO Thin-Film Transistors
CN117219671A (zh) 一种具有双层沟道层的铁电场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination