JP2002152273A - 遅延ゆらぎ吸収方法およびパケット配置調整装置 - Google Patents

Abstract

(57)【要約】 【課題】 符号化情報がパケット化されたデータを伝送
するシステムにおいて、遅延ゆらぎを吸収するととも
に、エンコーダのクロック周波数と同期した基準時刻情
報をデコーダに供給する。 【解決手段】 受信装置４から供給された時系列のパケ
ットはバッファ１１０に順次格納されると同時に基準時
刻情報検出器１２に供給され、また入力バイトカウンタ
１１２に１バイト単位で加算される。基準時刻情報検出
器１１２はバイト値aを読み込むとともにパケットデー
タから基準時刻情報bを検出し、これらを基準時刻・位
置記憶器１１３に格納する。出力タイミング制御器１１
４はバッファ１１０のパケットを、バイト値a、基準時
刻情報b、出力バイトカウンタ１１５のバイト値Ｂｎ、
送出時刻Ｃｎ、当該パケットのパケット長で決まる間隔
でデコーダ５へ供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、動画像や音声ある
いはその他の符号化情報が、例えばMPEG(MovingPicture
Experts Group)方式にしたがってパケット化されてい
る時系列のデータを、ネットワークなどの伝送路を介し
て受信し、デコーダへ供給するデータ伝送システムに関
する。

【０００２】

【従来の技術】図９は従来のデータ伝送システムの構成
例を示している。

【０００３】エンコーダ１は動画像、音声などのディジ
タル信号を、例えばMPEG−２方式にしたがって圧縮符号
化し、さらに、番組情報などその他の符号化情報と合わ
せ、例えばMPEG−２システム方式にしたがってデータを
パケット化して多重化し、基準時刻情報や復号開始時刻
・提示時刻などのタイムスタンプを付加して、送信装置
２に伝送する。この基準時刻情報付加方式については後
述する。

【０００４】送信装置２はパケット化されたデータを受
け取り、例えばIPパケットやATMセルなど、ディジタル
伝送路で使用される伝送フォーマットのペイロードに格
納して、ネットワーク３に送信する。

【０００５】ネットワーク３を介して伝送されたデータ
は受信装置４に入力される。受信装置４は、IPパケット
やATMセルなどのペイロードからデータを取り出し、デ
コーダ５に伝送する。

【０００６】デコーダ５はパケット化されたデータを受
け取り、圧縮符号化情報を復号する。同時に、パケット
データに埋め込まれた基準時刻情報をもとに、一般にPL
L回路と呼ばれるクロック再生回路によってエンコーダ
１とデコーダ５の時刻を同期させる。

【０００７】図１０はMPEG−２TS(トランスポートスト
リームTransport Stream)における基準時刻情報PCR(Pro
gram Clock Reference)の配置フォーマットを、図１１
はMPEG−２PS（プログラムストリームProgram Stream)
における基準時刻情報SCR(System Clock Reference)の
配置フォーマットを示す。エンコーダ１の内部には２７
MHzのクロックカウンタ、すなわち２７００万分の１秒
毎に値が１づつ大きくなるカウンタが装備されている。
エンコーダ１は基準時刻情報として、このカウンタの値
を使用する。すなわち、当該パケットデータを生成した
瞬間のクロックカウンタの値を読み出し、PCRないしSCR
として書き込む。

【０００８】図１０のMPEG−２ TSにおいては、ビデ
オ、オーディオおよびその他の符号化情報はTSパケット
と称する１８８バイト固定長のパケットに格納されてい
る。PCRは１００ミリ秒以内の間隔で送信することが規
定され、PCR専用のTSパケットを用意するか、あるいは
ビデオなどのTSパケットにPCRを付加して送信される。
当該TSパケットにPCR情報が含まれる判断基準は （１）当該TSパケットのPID（パケットID)が、PCRを付
加することを事前に示し合わせたPIDである （２）アダプテーションフィールド制御の値が「１０」
ないし「１１」であること （３）アダプテーションフィールド長の値が１以上であ
ること （４）PCRフラグが「１」であること であり、以上の条件を満たすTSパケットにPCRが含まれ
る。

【０００９】なお、エンコーダ１のリセットやストリー
ムの切り替えなどが原因で、PCRの値が不連続となった
場合には、不連続表示ビットが「１」にセットされ、デ
コーダ５に対してPCRを新しい値にセットしなおすよう
指示する。

【００１０】図１１のMPEG−２ PSにおいては、ビデ
オ、オーディオおよびその他の符号化情報はPESパケッ
トと称する可変長のパケットに格納されている。PESパ
ケットの集合であるパックの先頭に位置するパックヘッ
ダ内にSCRが含まれる。

【００１１】図１２にデコーダ５に設置されるPLL回路
の典型的な構成例を示す。受信装置４より到着したパケ
ットデータはデコード回路５１によって復号される。同
時に、基準時刻情報抽出回路５０はパケットデータを検
査し、基準時刻情報が含まれているとそれを抽出する。
そして、最初に到着した基準時刻情報に限り、その値を
カウンタ５５にセットする。印加する電圧によって発振
周波数を制御できる電圧制御発振器VCO（Voltage-Contr
olled Oscillator)５４は、クロックを発生してデコー
ド回路５１に供給するとともに、カウンタ５５をカウン
トアップする。減算器５３は、パケットデータから抽出
した基準時刻情報とクロックカウンタ５５の現在の値と
の差分をとり、アナログ変換・LPF５３に伝達する。ア
ナログ変換・LPF５３は、差分値の変動に低域通過フィ
ルタリングを施すともにアナログの電圧値に変換し、VC
O５４の発振周波数を上下して、差分値をゼロに近づけ
るよう制御する。こうしてエンコーダ１のクロックとデ
コーダ５のクロックが同期するよう調整される。

【００１２】なお、以上説明したMPEG−２システムパー
トの詳細は、ITU−T Rec. H. 222.0に記載されている。

【００１３】

【発明が解決しようとする課題】このように、MPEG−２
システムに代表される符号化・復号システムにおいて
は、エンコーダ１とデコーダ５のシステムクロックを同
期させる手法が用意されている。しかしながら、この同
期手法を有効に動作させるためには、エンコーダ１から
デコーダ５までのデータ伝送遅延が常に一定でなければ
ならない。言い換えれば、エンコーダ１から出力される
パケット化されたデータは、そのままの時刻間隔を保っ
てデコーダ５に入力されなければならない。

【００１４】しかしながら一般的に、ネットワーク３を
介してパケットを伝送する際には、その遅延時間が一定
とならず不規則に変動する、いわゆる遅延ゆらぎを生じ
ることが知られている。そしてこれら遅延ゆらぎを受け
たパケットデータをそのままデコーダ５に入力すると、
前述のPLL回路によってデコーダのシステムクロックま
でが不規則にゆらぎ、その結果、出力画像の色ズレなど
の問題を引き起こすことが指摘されている。

【００１５】そこで、この不規則な遅延ゆらぎを吸収す
るために、例えばPLL回路を利用することが考えられ
る。しかしながら、大きな遅延ゆらぎをPLL回路のみで
吸収しようとすると、時定数を大きくとらねばならず同
期に長い時間を要してしまう。

【００１６】また、デコーダ５の前段にバッファを用意
し、PCRの値に応じてデコーダ５への転送レートを調整
することで遅延ゆらぎを吸収する手法が明らかにされて
いる（特開平１１−1７７６５３「MPEGデータ転送制御
回路」）。しかしながら、転送レートを上下するのみで
はPCRのゆらぎは完全には除去できず、また、デコーダ
５に新たな回路を付加する必要があるため、既存のデコ
ーダに対して本手法を適用することができない。

【００１７】本発明の目的は、遅延ゆらぎを吸収すると
ともに、エンコーダのクロック周波数と同期した基準時
刻情報をデコーダに供給できる遅延ゆらぎ吸収方法およ
びパケット配置調整装置を提供することである。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、基準時刻情報を含むパケット（以降、基
準時刻情報パケットと表記）を検出し、当該パケットに
含まれる基準時刻情報を読み出して、当該パケットを基
準時刻情報に対応した間隔でデコーダに伝送し、また、
基準時刻情報と計時装置の出力クロックとの差分を累積
加算し、差分をゼロに近づけるよう出力クロックを修正
することで、出力クロックとエンコーダのクロックとの
同期をとる。したがって、デコーダへのパケットデータ
入力に含まれる基準時刻情報のゆらぎをなくすことがで
きる。

【００１９】また、本発明のパケット配置調整装置は、
受信装置から出力されたパケットを、それに含まれる基
準時刻情報に対応した時間間隔でデコーダに供給するタ
イミング調整装置と、タイミング調整装置に現在時刻を
供給する計時装置と、基準時刻情報と前記現在時刻の差
分を累積し、差分がゼロに近づくように現在時刻の誤差
を修正する時刻誤差修正装置を有する。

【００２０】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。

【００２１】図１は本発明の一実施形態のデータ伝送シ
ステムの構成図である。

【００２２】本実施形態のデータ伝送システムは、受信
装置４とデコーダ５の間にパケット配置調整装置６を有
している。

【００２３】図２はパケット配置調整装置６の構成を示
すブロック図である。

【００２４】パケット配置調整装置６は、パケットデー
タに含まれる基準時刻情報に対応した間隔でパケットデ
ータをデコーダ５に供給するタイミング調整装置１１
と、時刻経過を計測しタイミング調整装置１１に現在時
刻を供給する計時装置１２と、計時装置１３の計時誤差
を修正する時刻誤差修正装置１３より構成される。

【００２５】図３はタイミング調整装置１１と計時装置
１２と時刻誤差修正装置１３の構成を示すブロック図で
ある。

【００２６】タイミング調整装置１１はバッファ１１０
と入力バイトカウンタ１１１と基準時刻情報検出器１１
２と基準時刻・位置記憶１１３と出力タイミング制御器
１１４と出力バイトカウンタ１１５と減算器１２５で構
成されている。バッファ１１０は受信装置４より供給さ
れ、パケット化された時系列データを順次格納する。入
力バイトカウンタ１１１はバッファ１１０にデータが格
納されると同時に１バイト単位でカウントアップする。
基準時刻情報検出器１１２は、バケット化された時系列
データにパケットの先頭を検出すると、入力バイトカウ
ンタ１１１からバイト値aを読み込み、続いて当該パケ
ットの内部を検査し、基準時刻情報（例えばMPEG−２の
場合、PCRないしSCR)の存在を検出すると、当該基準時
刻情報の値bを取り出し、バイト値aと対にして、基準時
刻・位置記憶１１３に格納する。出力タイミング制御器
１１４はバッファ１１０からパケット化された時系列デ
ータを取り出し、デコーダ５へ送信する。同時に、出力
バイトカウンタ１１５が１バイト単位で加算される。減
算器１２５はクロックカウンタ１１７から供給されるク
ロック値cから一定値Cdを減算し、送出時刻Cnとして出
力タイミング制御器１１４に出力する。出力タイミング
制御器１１４の詳細およびCdの値については後述する。

【００２７】計時装置１２はオシレータ１１６と、オシ
レータ１１６の発振クロックをカウントするクロックカ
ウンタ１１７と、時刻誤差修正装置１３からのクロック
誤差修正指示fによりクロックカウンタ１１７のカウン
ト値を制御するクロック調整器１２４で構成される。

【００２８】時刻誤差修正装置１３は減算器１１８はと
符号付累算器１１９とカウンタ１２０とジッタ成分除去
器１２１と符号付累算器１２２とクロック誤差修正指示
器１２３で構成されている。減算器１１８は基準時刻情
報検出器１１２が時刻情報bを出力するたびにクロック
値cから時刻情報bの値を減算し、差分dとして出力す
る。符号付累算器１１９は差分dを符号付きで累積加算
する。カウンタ１２０は差分dが出力される毎に１つカ
ウントアップする。ジッタ成分除去器１２１はカウンタ
１２０の値を見てネットワーク３による遅延ゆらぎが平
均化される時間範囲にわたって差分が累積加算されたと
判定すると、符号付累積器１１９の値を累積差分eとし
て出力するとともに符号付累算器１１９とカウンタ１２
０をリセットする。符号付累算器１２２は累積差分eを
符号付きで累積加算する。クロック誤差修正指示器１２
３は符号付累算器１２２の値に基づいてクロック誤差修
正指示fを出す。

【００２９】次に、本実施形態の動作を説明する。

【００３０】入力バイトカウンタ１１１、出力バイトカ
ウンタ１１５、カウンタ１２０、符号付累算器１１９お
よび１２２の値はゼロにクリアされる。なお、オシレー
タ１１６によって駆動されるクロックカウンタ１１７の
クロック周波数は、エンコーダ１が基準時刻情報の生成
に用いているクロック周波数と同一とする。例としてMP
EG−２の場合、エンコーダ１が生成するPCRないしSCRの
クロック周波数は２７MHzであるから、同様にクロック
カウンタ１１７も２７００万分の１秒毎に１つづつカウ
ントアップされるようにする。

【００３１】受信装置４から供給された、パケット化さ
れた時系列データは、バッファ１１０に順次格納される
と同時に、基準時刻情報検出器１１２に供給される。ま
た、入力バイトカウンタ１１１が１バイト単位で加算さ
れる。

【００３２】基準時刻情報検出器１１２は、パケット化
された時系列データにパケットの先頭を検出すると、入
力バイトカウンタ１１１からバイト値aを読み込む。続
いて当該パケットの内部を検査し、基準時刻情報の存在
を検出すると、当該基準時刻情報ｂの値を取り出し、バ
イト値aと対にして、基準時刻・位置記憶１１３に格納
する。また、本装置の動作開始後、１番目の基準時刻情
報パケットに限り、時刻情報bの値をクロックカウンタ
１１７にセットする。

【００３３】パケット化された時系列データの入力開始
後一定時間をおいて、出力タイミング制御器１１４が動
作を開始する。この動作開始までの遅延時間は、バッフ
ァ１１０の容量や時系列データの平均ビットレート、お
よびビットレート変動に依存するが、例えばバッファ１
１０において全容量の半分までデータが蓄積される時間
と定義できる。

【００３４】出力タイミング制御器１１４はバッファ１
１０からパケット化された時系列データを取り出し、デ
コーダ５へ送信する。同時に、出力バイトカウンタ１１
５が１バイト単位で加算される。

【００３５】また、出力タイミング制御器１１４は、ク
ロックカウンタ１１７から現在時刻の情報を受け取る。
ただし、パケットデータがバッファ１１０に滞留する時
間を考慮して、送出時刻Cnの値は、クロックカウンタ１
１７から供給されるクロック値cから、減算器１２５に
よって一定値Cdを減算した値とする。Cdは、１番目の基
準時刻情報パケットが出力される時点で、以下のように
セットされる。

【００３６】Cd＝（１番目の基準時刻情報パケットが出
力タイミング制御器１１４から出力される時点での、当
該パケットに含まれる基準時刻情報値とクロック値cと
の差分） ＝（１番目の基準時刻情報パケットが出力タイミング制
御器１１４から出力される時点で、当該パケットに含ま
れる基準時刻情報と送出時刻Cnの値が同一となるような
Cdの値） 出力タイミング制御器１１４の動作の詳細を図４および
図５に示す。出力タイミング制御器１１４の目的は、デ
コーダ５へのパケット送出レートをなるべく一定としな
がら、基準時刻情報パケットを正確な時間間隔で送出す
ることにある。

【００３７】なお、図４および図５の説明において、ク
ロックカウンタ１１７のクロック周波数をS（Hz）とす
る。MPEG−２の場合は前述のとおりS＝２７,０００,０
００である。また、デコーダ５への伝送路の転送レート
はDバイト／秒であるとする。

【００３８】図４の状況において、現在の送出時刻がCn
であり、出力済みのバイト数はBn、バッファ１１０の内
部には基準時刻情報C2を含むバケットがB2バイトの位置
にあるとする。

【００３９】さて、基準時刻情報C2を含むパケットを、
送出時刻がC2となる瞬間に送出するためには、バッファ
１１０に蓄積された残りB2−Bnバイトを、C2−Cnクロッ
クの間に、すなわち（C2−Cn)／S秒の間に出力せねばな
らない。デコーダ５には時間（C2−Cn)／S秒で最大D(C2
−Cn)／Sバイトを伝送できるから、デコーダ５の伝送路
にはB2−Bnバイトのパケットデータを載せ、D(C2−Cn)
／Ｓ−（B2−Bn)バイトの空きをあけることになる。

【００４０】前述の議論をもとに、１つのパケットを出
力する際のタイミングについて述べる。いま、出力タイ
ミング制御器１１４が次に出力すべきパケットのサイズ
が、図５に示すようにBpバイトだとする。このパケット
を送出するためにかかる時間はBp／D秒である。そし
て、パケットを均一なレートで送出するために、後続の
パケットを送出する前に、パケット長Bpに比例した間隔
をあける。すなわち、

【００４１】

【数１】 とすればよい。

【００４２】このようにして、パケットの送出と間隔の
作成を繰り返しながら順次デコーダ５へ送出し、時刻情
報C2を含むパケットまで到達したら、さらに次の時刻情
報を含むパケットを目標時間に送出できるよう、同様の
処理が継続される。使用済みの情報は基準時刻・位置記
憶１１３から削除される。

【００４３】図６および図７は、こうしてデコーダ５に
出力されたパケットの伝送路上のイメージである。ま
ず、固定長パケットの場合、図６のようにパケット長と
パケット間隔は全て等しい値となる。また、可変長パケ
ットの場合は、図７のようにパケット長に比例したパケ
ット間隔が与えられる。どちらの場合も、パケットの転
送レートが均一化されると同時に、時刻情報を含んだパ
ケットが正しい間隔で伝送される。また、パケットデー
タが可変ビットレートであった場合においても、時刻情
報を含んだパケットに挟まれた各区間毎に転送レートが
均一化されるため、ビットレートの変動頻度と比較して
時刻情報を含んだパケットが十分多数送出されていれ
ば、可変ビットレートに対応可能である。

【００４４】さて、出力タイミング制御器１１４は、オ
シレータ１１６によって駆動されるクロックカウンタ１
１７の値をもとに動作する。先ほど述べたように、クロ
ックカウンタ１１７のクロック周波数は、エンコーダ１
が基準時刻情報の生成に用いているクロック周波数（例
えばMPEG−２PCRおよびSCRの場合、２７MHz）と同一と
しているが、当然ながら両者には微小な誤差が存在す
る。

【００４５】すると、エンコーダ１が基準時刻情報を生
成したクロック周波数と、オシレータ１１６の発振周波
数の微妙なズレが原因で、時刻の誤差が徐々に蓄積す
る。これを防ぐために、クロックカウンタ１１７が供給
するクロック値cを修正する機構を以下に説明する。

【００４６】基準時刻情報検出器１１２が時刻情報bを
出力するたび、減算器１１８はクロックカウンタ１１７
のクロック値cから時刻情報bを減算し、計算結果を差分
dとして、符号付累算器１１９に入力する。同時にカウ
ンタ１２０が１つカウントアップされる。

【００４７】符号付累算器１１９は、差分dをプラスマ
イナスの符号付きで累積加算する。ジッタ成分除去器１
２１は、カウンタ１２０の値を見て、ネットワークによ
る遅延ゆらぎが平均化される時間範囲にわたって差分d
が累積加算されたと判断すると、符号付累算器１１９の
値を累積差分eとして出力するとともに、リセット信号
を発して符号付累算器１１９とカウンタ１２０をゼロに
クリアする。

【００４８】符号付累算器１２２は累積差分eの値を、
プラスマイナスの符号付きで累積加算する。クロック誤
差修正指示器１２３は、図８に示すように、符号付累算
器１２２の値を監視し、値が正の方向に大きくなる場合
はクロックカウンタ１１７の値の上昇を抑えるように、
値が負の方向に大きくなる場合はクロックカウンタ１１
７の値の上昇を速めるようにクロック誤差修正指示fを
出す。

【００４９】クロック調整器１２４は、クロック誤差修
正指示fをもとにクロック値の上昇を制御する。この制
御は２つの手法が適用できる。１つには、オシレータ１
１６に電圧制御発振器（VCO：Voltage-Controlled Osci
llator)を使用し、電圧制御により発振周波数を上下さ
せる。いま１つには、クロックカウンタ１１７に作用
し、カウンタ値を意図的に上昇させたり、上昇を抑制し
たりする。

【００５０】このような制御により、符号付累算器１２
２の値がゼロ近辺に落ち着いた時点で、エンコーダ１が
基準時刻情報の生成に用いるカウンタと、クロックカウ
ンタ１１７が供給するクロック値dとが一致した速度で
カウントされることになる。

【００５１】なお、エンコーダ１のリセットやストリー
ムの切り替えが原因で基準時刻情報が不連続となった場
合には、例えばTSパケットの場合不連続表示ビットが
「１」となったり、基準時刻情報の値が遅延ゆらぎをは
るかに超えた大きな変動を起こすので、基準時刻情報検
出器１１２はこれを検出して、パケット配置調整器１０
１全体の動作をリセットする。

【００５２】

【発明の効果】以上説明したように、本発明によれば、
基準時刻情報を含んだパケットをデコーダへ伝送するタ
イミングを制御するとともに、エンコーダのクロックと
内蔵クロックの誤差を修正することにより、伝送路上に
おける遅延ゆらぎを吸収することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態のデータ伝送システムの構
成図である。

【図２】図１中のパケット配置調整装置６の構成を示す
ブロック図である。

【図３】図２中のタイミング調整装置１１、計時装置１
２、時刻誤差修正装置１３の回路図である。

【図４】図３中の出力タイミング制御器１１４に供給さ
れる情報を示す図である。

【図５】図３中の出力タイミング制御器１１４のパケッ
ト送出タイミングを示す図である。

【図６】図３中の出力タイミング制御器１１４によって
送出される固定長パケットを示す図である。

【図７】図３中の出力タイミング制御器１１４によって
送出される可変長パケットを示す図である。

【図８】図３中のクロック誤差修正指示器１２３の動作
を示す図である。

【図９】従来のデータ伝送システムを示すブロック図で
ある。

【図１０】MPEG−２トランスポートストリームのフォー
マットを示す図である。

【図１１】MPEG−２プログラムストリームのフォーマッ
トを示す図である。

【図１２】PLL回路の例を示すブロック図である。

【符号の説明】

１ エンコーダ ２ 送信装置 ３ ネットワーク ４ 受信装置 ５ デコーダ ６ パケット配置調整装置 １１ タイミング調整装置 １２ 計時装置 １３ 時刻誤差修正装置 １１０ バッファ １１１ 入力バイトカウンタ １１２ 基準時刻情報検出器 １１３ 基準時刻・位置記憶器 １１４ 出力タイミング制御器 １１５ 出力バイトカウンタ １１６ オシレータ １１７ クロックカウンタ １１８ 減算器 １１９ 符号付累算器 １２０ カウンタ １２１ ジッタ成分除去器 １２２ 符号付累算器 １２３ クロック誤差修正指示器 １２４ クロック調整器 １２５ 減算器 a バイト値 b 時刻情報 c クロック値 d 差分 e 累積差分 f クロック誤差修正指示

───────────────────────────────────────────────────── フロントページの続き (72)発明者 長沼 次郎 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 2F002 AA00 AA12 AD03 AD06 AD07 AF01 BB00 BB04 CB01 DA00 FA16 GA08 5C059 KK21 KK31 MA00 RB02 RC04 RE01 RE04 SS06 UA05 UA09 UA34 UA38 5K030 HB01 HB02 HB15 KA03 KA21 LC02

Claims (5)

【特許請求の範囲】
1. 【請求項１】 エンコーダから出力された、動画像符号
   化情報、音声符号化情報、およびその他の符号化情報が
   パケット化されたデータを送信装置からネットワークを
   介して送信し、受信装置で受信した後、デコーダで復号
   するデータ伝送システムにおいて、 前記受信装置から出力された、基準時刻情報を含むパケ
   ットから基準時刻情報を読み出し、前記パケットを該基
   準時刻情報に対応した間隔で前記デコーダに出力すると
   ともに、前記基準時刻情報と計時装置の出力クロックの
   差分を累積加算し、差分がゼロに近づくように前記内蔵
   クロックを修正する遅延ゆらぎ吸収方法。
2. 【請求項２】 エンコーダから出力された、動画像符号
   化情報、音声符号化情報、およびその他の符号化情報が
   パケット化されたデータを送信装置からネットワークを
   介して送信し、受信装置で受信した後、デコーダで復号
   するデータ伝送システムにおいて、 前記受信装置から出力された時系列のパケットを、それ
   に含まれる基準時刻情報に対応した時間間隔で前記デコ
   ーダに供給するタイミング調整装置と、前記タイミング
   調整装置に現在時刻を供給する計時装置と、前記基準時
   刻情報と前記現在時刻の差分を累積し、差分がゼロに近
   づくように前記現在時刻の誤差を修正する時刻誤差修正
   装置を有するパケット配置調整装置。
3. 【請求項３】 前記タイミング調整装置は、 前記受信装置が受信した時系列のパケットを順次複数記
   憶するバッファと、 前記バッファの入力バイト数、出力バイト数をそれぞれ
   カウントする入力バイトカウンタおよび出力バイトカウ
   ンタと、 前記バッファに格納されるパケットに含まれる基準時刻
   情報を検出する基準時刻情報検出器と、 検出された基準時刻情報と前記入力バイトカウンタのカ
   ウント値であるバイト値を記憶する基準時刻・位置記憶
   と、 １番目のパケットが前記バッファから出力される時点で
   送出時刻が前記基準時刻・位置記憶に記憶された該パケ
   ットの基準時刻情報と一致するように、前記計時装置か
   ら出力された現在時刻から一定時間を減算し、前記送出
   時刻として出力する減算器と、 前記バッファに格納されている、次に出力すべきパケッ
   トを、前記送出時刻と、前記出力バイトカウンタから出
   力された出力バイト数と、前記基準時刻・位置記憶に記
   憶されている当該パケットの基準時刻情報とバイト値
   と、当該パケットのパケット長で決まる、該パケット長
   に比例した間隔で出力する出力タイミング調整器を有す
   る、請求項２記載の装置。
4. 【請求項４】 前記計時装置は、 オシレータと、 前記基準時刻情報検出器から１番目のパケットの基準時
   刻情報が検出されると、該基準時刻情報がセットされ、
   以後該オシレータの出力クロックをカウントし、現在時
   刻として出力するクロックカウンタと、 クロック誤差修正指示をもとに前記クロックカウンタの
   値の上昇を制御するクロック調整器を有する、請求項３
   記載の装置。
5. 【請求項５】 前記時刻誤差修正装置は、 前記基準時刻情報検出器が時刻情報を出力するたびに、
   前記クロックカウンタの値から該時刻情報値を減算し、
   差分を出力する減算器と、 前記減算器から差分が出力される毎に１つカウントアッ
   プするカウンタと、 前記差分を符号付きで累積加算する第１の符号付累積器
   と、 前記カウンタの値を見てネットワークによる遅延ゆらぎ
   が平均化される時間範囲にわたって差分が累積加算され
   たと判断すると、第１の符号付累積加算器の値を累積差
   分として出力するとともに、第１の符号付累積加算器と
   前記カウンタをリセットするジッタ成分除去器と、 前記累積差分を符号付きで累積加算する第２の符号付累
   積器と、 第２の符号付累積器の値を監視し、値が正の方向に大き
   くなる場合は前記クロックカウンタの値の上昇を抑え、
   値が負の方向に大きくなる場合は前記クロックカウンタ
   の値の上昇を速める指示を前記クロック誤差修正指示と
   して前記計時装置に出力するクロック誤差修正指示器を
   有する、請求項４記載の装置。