JP2002141437A

JP2002141437A - Ｃｓｐタイプの半導体装置及びその作製方法

Info

Publication number: JP2002141437A
Application number: JP2000336987A
Authority: JP
Inventors: Satoru Kuramochi; 悟倉持
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2000-11-06
Filing date: 2000-11-06
Publication date: 2002-05-17

Abstract

(57)【要約】（修正有）【課題】基板に実装された状態での温度変化によるＳ
ｉチップクラックを生じにくく、半導体チップの電極形
成側の面に、外部端子を再配置したＣＳＰタイプの半導
体装置と、その製造方法を提供する。【解決手段】ウエハ１２０の一面に給電層となる導電
性薄層１１２を設けたポリイミドフィルム１１１の導電
性薄層側でない面側をウエハの端子面側に貼り付け、ポ
リイミドフィルム１１１に貫通孔１１５を設け、貫通孔
１１５に、無電解めっき層１３０を形成し、配線形状、
ビア部形状に合せた開口を有する耐めっき性のレジスト
層１４０を形成し、ビア部を含む配線部１６０に電解め
っきし、配線部領域以外の給電めっき層１３０をエッチ
ングにより除去し、ビア部を含む配線部を覆い、外部端
子形成領域を開口して保護層１７０を形成し、保護層の
開口した外部端子形成領域に、バンプ１８０を形成した
後、個別の半導体装置に切り出す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置とその作
製方法に関し、特に、半導体チップの電極形成側の面
に、外部端子を再配置したＣＳＰタイプの半導体装置と
その作製方法に関する。

【０００２】

【従来の技術】近年、半導体装置は、電子機器の高性能
化と軽薄短小化の傾向（時流）からＬＳＩのＡＳＩＣに
代表されるように、ますます高集積化、高機能化、小型
化が進んでいる。従来は、ウエハ工程を経たウエハに対
し、裏面研磨を施してから、ダイシングを行い、各ペレ
ット（チップないし半導体素子とも言う）に切断分離し
た後、ペレット毎に、ダイボンディング、ワイヤボンデ
ィング、樹脂封止等を行い、半導体装置を組み上げてお
り、ワイヤボンディング法による半導体素子とリードフ
レームの電気接続が行なわれていた。近年、高速信号処
理の点でワイヤボンディングに優れる、チップのバンプ
を用いたフリップチップ接続が採られるようになってき
た。フリップチップ接続には、パッケージングされてい
ないチップをそのままプリント基板に搭載するベアチッ
プ実装という方法もあるが、取り扱いが難しく、信頼性
保証の観点からは、パッケージングされたバンプ付き半
導体装置が望ましい。

【０００３】最近では、パッケージングされたバンプ付
き半導体装置を形成する方法として、ウエハレベルで、
配線、外部端子部（メタルポストからなる）形成、樹脂
封止、バンプ形成を行った後、各半導体措置に切断分離
して、ＣＳＰ（ＣｈｉｐＳｃａｌｅＰａｃｋａｇ
ｅ）を形成する製造方式が提案されている。（Ｃｈｉｐ
ＳｃａｌｅＩｎｔｅｒｎａｔｉｏｎａｌ９９／ＳＥ
ＭＩ１９９９）尚、このようにして作製されたＣＳＰ
をウエハレベルＣＳＰとも言う。そして、このような半
導体装置の作製を、ここでは、ウエハレベルでの半導体
装置の作製と言う。図２にその一部断面を示す。図２
中、６１０は半導体チップ（単にチップとも言う）、６
１５は電極（端子とも言う）、６２０はＳｉＮパッシベ
ーション層、６２５はポリイミド層、６３０は配線、６
３１はシードメタル層、６３２は電解銅めっき層、６４
０は樹脂封止層（エポキシ樹脂層）、６５０メタルポス
ト（電解銅めっき層で、外部端子部とも言う）、６６０
はバリアメタル、６７０は半田ボールである。この方
式によるＣＳＰでは、チップの端子が、チップ面上に形
成した再配線層と接続して、再配置された外部端子部
（メタルポストとも言う）６５０に接続され、外部端子
部（メタルポスト）６５０がバリアメタル層６６０を介
して、半田ボール６７０に接続され、更に、半田ボール
をバンプとして、プリント基板に半田接続されるため、
従来の、フリップチップ接続によるチップのプリント基
板への搭載に近い形態である。尚、メタルポストを埋め
るように樹脂封止層が形成されている。

【０００４】この方式においては、構造上、メタルポ
ストは半田ボール径の２／３程度の径（１００〜２００
μｍ）が必要であり、また、その高さは約１００μｍで
あるため、太く剛性が大きい。したがって、個片化後
（個別の半導体装置の状態で）、基板に実装された状態
で温度変化を繰り返し受けると、Ｓｉチップと実装基板
間の熱膨張係数差（Δα）に起因する熱歪みが発生し、
メタルポスト下部のＳｉチップクラックを生じるという
問題がある。また、チップの回路面側のみ樹脂封止する
構造であるため、反りが発生し、半田ボールの平坦度が
悪く、実装歩留まりが悪いという問題もある。

【０００５】

【発明が解決しようとする課題】このように、上記ウエ
ハレベルＣＳＰ（ＣｈｉｐＳｃａｌｅＰａｃｋａｇ
ｅ）においては、基板に実装された状態で温度変化を繰
り返し受けると、メタルポスト下部のＳｉチップクラッ
クを生じるという問題や、チップの回路面側のみ樹脂封
止する構造であるため、反りが発生し、半田ボールの平
坦度が悪く、実装歩留まりが悪いという問題があり、そ
の対応が求められていた。本発明は、これに対応するた
めのもので、基板に実装された状態での温度変化による
Ｓｉチップクラックを生じにくい構造の、更には、反り
が発生しにくく、実装歩留まりの良い構造の、半導体チ
ップの電極形成側の面に、外部端子を再配置したＣＳＰ
タイプの半導体装置を提供しようとするものである。同
時に、そのような半導体装置の作製方法を提供しようと
するものである。

【０００６】

【課題を解決するための手段】本発明のＣＳＰタイプの
半導体装置の作製方法は、ウエハプロセスを完了後、ウ
エハ状態のまま、順に、（ａ）一面に給電層となる導電
性薄層を設けたポリイミドフィルムを、その導電性薄層
側でない面側をウエハの端子面側に貼り付けるラミネー
ト（貼り付け）工程と、（ｂ）ポリイミドフィルムの半
導体チップの電極部上領域に、ビア部を形成するための
貫通孔を設ける貫通孔形成工程と、（ｃ）導電性薄層と
接続して貫通孔部を導通化するために、無電解めっきに
より、無電解めっき層を形成し、導電性薄層と併せて給
電層とする、無電解めっき工程と、（ｄ）形成する配線
形状、ビア部形状に合せた開口を有する耐めっき性のレ
ジスト層を形成するレジスト層形成工程と、（ｅ）ビア
部を含む配線部を、電解めっき形成する電解めっき工程
と、（ｆ）配線部を損なわないように配線部領域以外の
給電層をエッチングにより除去するソフトエッチング工
程と、（ｇ）ビア部を含む配線部を覆い、外部端子形成
領域を開口して保護層を形成する保護層形成工程と、
（ｈ）保護層の開口した外部端子形成領域に、バンプを
形成するバンプ形成工程とを行った後、個別の半導体装
置に切り出す切断工程を行うことを特徴とするものであ
る。そして、上記において、一面に給電層を設けたポリ
イミドフィルムは、スパッタリングにより一方の面に銅
層を導電性薄膜として形成したものであり、他方の面に
は接着剤層を設けていることを特徴とするものである。
そしてまた、上記において、貫通孔形成工程は、フォト
エッチング法を用いたウエットエッチングによりビア部
を形成するための貫通孔を設けるものであることを特徴
とするものである。

【０００７】本発明のＣＳＰタイプの半導体装置は、半
導体チップの電極形成側の面上に配設されたポリイミド
フィルムからなる絶縁層上に、配線を形成したＣＳＰタ
イプの半導体装置であって、絶縁層上に形成された配線
と半導体チップの電極とは、半導体チップの電極上に設
けられた絶縁層を貫通するビア部を介して、電気的に接
続されており、配線部の外部端子形成領域を開口して、
配線部、ビア部は保護層で覆われており、且つ、配線部
の外部端子形成領域には、バンプが外部端子として形成
されていることを特徴とするものである。そして、上記
において、ポリイミドフィルムからなる絶縁層の厚さが
２５μｍ以上であることを特徴とするものである。そし
てまた、上記において、上記の本発明の半導体装置の製
造方法により作製されたことを特徴とするものである。

【０００８】

【作用】本発明のＣＳＰタイプの半導体装置の製造方法
は、上記のような構成にすることにより、基板に実装さ
れた状態での温度変化によるＳｉチップクラックを生じ
にくい構造の、更には、反りが発生しにくく、実装歩留
まりの良い構造の、半導体チップの電極形成側の面に、
外部端子を再配置したＣＳＰタイプの半導体装置の製造
方法の提供を可能とするものである。具体的には、ウエ
ハプロセスを完了後、ウエハ状態のまま、順に、（ａ）
一面に給電層となる導電性薄層を設けたポリイミドフィ
ルムを、その導電性薄層側でない面側をウエハの端子面
側に貼り付けるラミネート（貼り付け）工程と、（ｂ）
ポリイミドフィルムの半導体チップの電極部上領域に、
ビア部を形成するための貫通孔を設ける貫通孔形成工程
と、（ｃ）導電性薄層と接続して貫通孔部を導通化する
ために、無電解めっきにより、無電解めっき層を形成
し、導電性薄層と併せて給電層とする、無電解めっき工
程と、（ｄ）形成する配線形状、ビア部形状に合せた開
口を有する耐めっき性のレジスト層を形成するレジスト
層形成工程と、（ｅ）ビア部を含む配線部を、電解めっ
き形成する電解めっき工程と、（ｆ）配線部を損なわな
いように配線部領域以外の給電層をエッチングにより除
去するソフトエッチング工程と、（ｇ）ビア部を含む配
線部を覆い、外部端子形成領域を開口して保護層を形成
する保護層形成工程と、（ｈ）保護層の開口した外部端
子形成領域に、バンプを形成するバンプ形成工程とを行
った後、個別の半導体装置に切り出す切断工程を行うこ
とにより、これを達成している。

【０００９】即ち、ポリイミドフィルムを用い絶縁層を
形成しており、その厚さを２５μｍ以上とすることも容
易にでき、ポリイミドフィルム自体が強固で、熱応力に
強い構造の半導体装置の作製を可能にしている。また、
一面に給電層を設けたポリイミドフィルムを、その給電
層側でない面側をウエハの端子面側に貼り付けるラミネ
ート（貼り付け）工程を行なうことにより、大量処理を
簡単にできるものとしている。特に、一面に給電層を設
けたポリイミドフィルムは、スパッタリングにより一方
の面に銅層を導電性薄膜として形成したものである場
合、給電層とポリイミドフィルムからなる絶縁層との密
着性を優れたものとできる。また、導電性薄層と接続し
て貫通孔部を導通化するために、無電解めっきにより、
無電解めっき層を形成し、導電性薄層と併せて給電層と
する、無電解めっき工程を行い、ウエハパッド（半導体
チップの端子部のこと）と配線を接続するのに、ウエハ
状態でのスパッタ処理を不要としている。これにより、
低コストの製造プロセスという点で良いものとしてい
る。

【００１０】本発明のＣＳＰタイプの半導体装置は、上
記のような構成にすることにより、基板に実装された状
態での温度変化によるＳｉチップクラックを生じにくい
構造の、更には、反りが発生しにくく、実装歩留まりの
良い構造の、半導体チップの電極形成側の面に、外部端
子を再配置したＣＳＰタイプの半導体装置の提供を可能
とするものである。特に、ポリイミドフィルムからなる
絶縁層の厚さが２５μｍ以上である場合には、その効果
は大きい。従来のウエハレベルＣＳＰの構造ではメタル
ポストが硬く太い為に、自己変形することができず、相
対的に強度が弱い、Ｓｉチップ表面または半田ボール接
続部等にクラックが生じていた。また、絶縁層上に形成
された配線を覆う保護層を設け、保護層の開口した外部
端子形成領域にバンプを設ける、その作製が容易な形態
が採れる。

【００１１】

【発明の実施の形態】本発明を実施の形態を挙げて説明
する。図１（ａ）〜図１（ｊ）は本発明のＣＳＰタイプ
の半導体装置の製造方法の実施の形態の１例の工程断面
図である。尚、本発明のＣＳＰタイプの半導体装置の実
施の形態の１例は、図１（ｊ）に示す構造の、ウエハ状
態でない個別の半導体装置である。図１中、１１１はポ
リイミドフィルム（絶縁層）、１１２は導電性薄層（ス
パッタ銅層）、１１３は接着剤層、１１５は孔部、１２
０は半導体チップ、１２５は端子（電極部とも言う）、
１３０は無電解めっき層、１４０はレジスト層、１４５
は開口、１５０は電解めっき層、１６０は配線部、１６
５はビア部、１７０は保護層、１７５は開口、１８０は
バンプである。

【００１２】はじめに、本発明のＣＳＰタイプの半導体
装置の実施の形態の１例を挙げる。本例は、図１（ｊ）
に示す構造の、ウエハ状態でない個別の半導体装置であ
る。以下、図１（ｊ）に基づいて、本例を説明する。本
例は、半導体チップ１２０の電極１２５形成側の面上に
配設されたポリイミドフィルム（絶縁層）１１１上に配
線１５０を形成した半導体装置で、ポリイミドフィルム
（絶縁層）１１１上に形成された配線と半導体チップ１
２０の端子（電極部とも言う）１２５とは、半導体チッ
プ１２０の端子１１５上に設けられたビア部１６５を接
続部として、電気的に接続されている。そして、配線部
（ポリイミドフィルム（絶縁層）１１１上に形成された
配線およびビア部）１６０を覆う保護層１７０を設け、
配線の外部端子形成領域を開口して、ここにバンプ１８
０を二次元的に配列（これをエリアアレイとも言う）し
て形成している。半導体チップ１２０は、通常の半導体
プロセスで形成されるもので、端子１２５はＡｌ電極が
一般的で、パッシベーション層としては、ＳｉＮ膜また
はＳｉＮ膜＋ポリイミド層が通常用いられる。配線部１
６０は、ビア部１６５以外では、スパッタリング銅層１
１３、無電解めっき層１３０上に、電解めっき層１５０
を形成したもので、ビア部１６５においては、無電解め
っき層１３０上に、電解めっき層１５０を形成したもの
である。電解めっき層１５０は、配線部１６０（ビア部
１６５を含む）の主層となるもので、導電性の面、コス
ト面から一般には銅層を主体としたものが用いられるが
これに限定はされない。電解めっき層１５０として、銅
層を主体とし、その表面部にバリアメタル層を設けても
良い。例えば、電解銅めっき上に順次電解ニッケルめっ
き１〜２μｍ厚、Ａｕめっき０. １μｍ層を設けて、バ
リアメタル層としたものが挙げられる。ポリイミドフィ
ルム（絶縁層１１１）としては、絶縁性、処理特性、機
械的強度、耐性等に優れおり使用されるが、その厚さ
は、基板に搭載する際の熱応力緩和の面からは、２５μ
ｍ以上が好ましい。保護層１６０としては、ソルダーレ
ジスト、ポリイミド等が挙げられ、絶縁性が高く、配線
を物理的変形やサビ等から守ることができ、バンプ形成
時の半田処理の熱に耐えられる耐熱性を有するものであ
れば特に限定されない。その素材としては、感光性ソル
ダーレジスト、感光性ポリイミドや、ポリイミドの印刷
用ペースト等を用いることができるが、処理性の良い感
光性のものが好ましい。

【００１３】次いで、本発明のＣＳＰタイプの半導体装
置の製造方法の実施形態の１例を、図１基づいて説明す
る。本例は、図１（ｊ）に示す構造の、個別のＣＳＰタ
イプの半導体装置の製造方法の１例である。端子（電
極）１２５領域を開口した状態でパッシベーション層を
配設したウエハプロセスを完了後のウエハを用意し、ウ
エハ状態のまま、各半導体チップ（図１（ｂ）の１２
０）に対し、以下の処理を施す。先ず、その一方の面に
スパッタリング銅層からなる導電性薄層１１２、他方の
面に接着剤層１１３を配設したポリイミドフィルム（図
１（ａ））を、その導電性薄層（スパッタリング銅層）
１１２側でない接着剤層１１３を介して、ウエハの端子
面側にラミネートする（貼り付ける）。（図１（ｂ））導電性薄層（スパッタリング銅層）１１２は、後述する
無電解めっき層ともに後に行なう配線部を形成するため
の電解めっきを行なうための給電層となるもので、後に
ソフトエッチングにて配線部以外の給電層を除去するた
め、できるだけ薄くする。本例では、導電性薄層１１２
として、導電性の面、コスト面等から、スパッタリング
により形成されたスパッタ銅層、単層を用いたが、これ
に限定はされないが、薄く均一に、密着性良く、量産的
に第１の給電層１１２を形成するには、スパッタリング
による形成が優れる。他には、スパッタリングによるス
パッタニッケル、スパッタニッケル−クロムも導電性薄
層（スパッタリング銅層）１１２として挙げられる。
尚、導電性薄層（スパッタリング銅層）１１２を無電解
めっきで形成した場合には、一般に、接着力が不足す
る。接着剤層１１３としては、各種接着剤が用いられる
が、熱可塑性ポリイミドが好ましい。ラミネートは、通
常、真空ラミネート方式により行なう。

【００１４】次いで、ポリイミドフィルム１１１の、半
導体チップ１１０の端子（電極部）１２５上領域に、ビ
ア部を形成するための貫通孔１１５を設ける。（図１
（ｃ））ポリイミドフィルム１１１への貫通孔１１５の形成は、
熱アルカリ溶液によるウエットエッチングにて行なう
が、これに限定はされない。

【００１５】次いで、ビア部形成の際の給電層を孔部１
１５に形成するため、無電解めっきを孔部開口側全面に
対し、Ｐｄイオンを含む溶液に浸漬する等の方法によ
り、表面を活性化して、無電解めっきを行い、無電解め
っき層１３０を形成し、無電解めっき層１３０と導電性
薄層（スパッタ銅）１１２とを併せて給電層を形成す
る。（図１（ｄ））無電解めっきとしては、無電解銅めっき、無電解ニッケ
ルめっきが挙げられる。

【００１６】次いで、形成する配線形状、ビア部形状に
合せた開口を有する耐めっき性のレジスト層１４０を形
成した（図１（ｅ））後、電解めっきを行い、レジスト
層１４０の開口１４５から露出した給電層（１３０ある
いは１３０と１１２の積層部）の上に電解めっき層１５
０を配設して、ビア部を含む配線部を形成する。（図１
（ｆ））通常、感光性のフォトレジストを用い、フォトリソ法に
より形成するが、これに限定はされない。感光性のフォ
トレジストとしては、所望の解像性を有するもので、耐
めっき性があり、処理性の良いものであれば特に限定は
されない。電解めっき層１５０としては、導電性、コス
ト面から銅単層、あるいは銅層を主体とし、ニッケル、
層あるいは、ニッケル層、金層を積層したものが挙げら
れる。電解銅めっき、電解ニッケルめっき、電解Ａｕめ
っきは、公知のめっき法により形成できる。

【００１７】次いで、レジストを剥離除去した（図１
（ｇ））後、露出した給電層（１３０あるいは１３０と
１１２の積層部）を、配線部１６０を損なわないように
エッチングにより除去するソフトエッチングを行なう。
（図１（ｈ））

【００１８】次いで、外部端子形成領域を開口した保護
層１７０を形成する。（図１（ｉ））例えば、スクリーン印刷法により、配線部１６０（ポリ
イミドフィルム１１１上に形成された配線およびビア部
１６５）を覆うように、感光性のソルダーレジスト層を
設けた後、フォトリソ法により外部端子形成領域を開口
して、外部端子形成領域を開口したソルダーレジストか
らなる保護層１７０を形成する。次いで、保護層１７０
の開口した外部端子形成領域に、バンプを形成するバン
プ形成工程を行う。（図１（ｊ））バンプの形成としては、例えば、保護層１７０の開口部
に、半田ボールをリフロー形成する。これにより、配線
部１６０の配線に半田ボール１７０が接続形成され、半
導体チップ１２０の端子部（電極部１２５）はビア部１
６５、配線を介して、バンプ１８０に接続される。尚、
半田ボールは、通常、０. ２〜０. ５ｍｍφ程度であ
る。この後、切断分離して、各半導体チップ毎に、外部
端子（バンプ１８０）が再配置された個別の半導体装置
を得る。

【００１９】

【実施例】実施例は、図１（ｊ）に示す構造の、個別の
ウエハ状態でない実施の形態例のＣＳＰタイプの半導体
装置を、実施の形態例のＣＳＰタイプの半導体装置の製
造方法の方法で形成したもので、ウエハレベルで、図１
（ａ）〜図１（ｊ）を行なった後、半導体チップ毎に、
切断分離して得た。図１に基づいて説明する。端子（電
極）１２５領域を開口した状態で、ＳｉＮ膜＋ポリイミ
ド層からなるパッシベーション層を配設したウエハプロ
セスを完了後のウエハを用意し、ウエハ状態のまま、各
半導体チップ（図１（ｂ）の１２０）に対し、以下の処
理を施した。先ず、その一方の面にスパッタリング銅層
からなる導電性薄層１１２、他方の面に厚さ５μｍの熱
可塑性ポリイミドからなる接着剤層１１３を配設した厚
さ５０μｍポリイミドフィルム（図１（ａ））を、その
導電性薄層（スパッタリング銅層）１１２側でない接着
剤層１１３を介して、ウエハの端子面側に下記のラミネ
ート条件にて真空ラミネートした（貼り付けた）。（図
１（ｂ））＜ラミネート条件＞圧着温度２００℃ 時間５分間

【００２０】次いで、感光性フォトレジストＡＸ１１０
−１５（旭化成社製）を用い、フォトリソ法によりビア
部を形成領域を開口した後、熱アルカリ溶液によるウエ
ットエッチングにて、ポリイミドフィルム１１１の、半
導体チップ１１０の端子（電極部）１２５上領域に、ビ
ア部を形成するための貫通孔１１５を設けた。（図１
（ｃ））

【００２１】次いで、孔部１１５の表面部を、過マンガ
ン酸カリウム溶液に浸漬して、粗化し、水洗後、以下の
条件にて、無電解めっきを行い、無電解ニッケルめっき
層からなる無電解めっき層１３０を、０. ５μｍの厚さ
に形成した。（図１（ｄ））これにより、ビア部形成の
際の給電層を孔部１１５にも形成した。＜無電解ニッケルめっき＞センシタイジング；Ｓ−１０Ｘ（上村工業製） 3分アクチベーティング；Ａ−１０Ｘ（上村工業製） 3分無電解めっき；ＮＰＲ−４（上村工業製）１分

【００２２】次いで、無電解ニッケルめっき層からなる
給電層１３０が形成された面側全体を覆うように、東京
応化製のレジストＰＭＥＲ−ＡＲ９００を、バーコータ
により１２μｍの厚み（プリベーク後）に塗布形成し、
露光現像を行い、配線部の形状に合せた開口を有するレ
ジスト層１４０を形成した（図１（ｅ））後、レジスト
層１４０の開口１４５から露出した給電層（１３０ある
いは１３０と１１２との積層部）上に、順に、以下のよ
うに、電解ニッケルめっき、電解銅めっき、電解無光沢
ニッケルめっき、電解金めっきを順に行ない、それぞ
れ、１μｍ、８μｍ、 1μｍ、０. 1 μｍの厚さに形成
し、配線の主層となる電解銅めっき層とバリアメタル層
を電解めっき形成した。＜電解ニッケルめっき＞硫酸ニッケル（６水塩）３００ｇ／ｌ塩化ニッケル（６水塩）４５ｇ／ｌほう酸４０ｇ／ｌＰＣニッケルＡ−１１０ｍｌ／ｌＡ−２１ｍｌ／ｌ温度５０℃ 電流密度１Ａ／ｄｍ² 時間１分＜電解銅めっき＞硫酸銅（５水塩）７０ｇ／ｌ硫酸２００ｇ／ｌ塩酸０. ５ｍｌ／ｌスパースロー２０００光沢剤１０ｍｌ／ｌスパースロー２０００補正剤５ｍｌ／ｌ温度２０℃ 電流密度４Ａ／ｄｍ² 時間１２分＜電解無光沢ニッケルめっき＞ＷＨＮめっき液（日本高純度化学社製）温度５０℃ 電流密度１Ａ／ｄｍ² 時間１分＜電解金めっき＞テンペレジストＫ−９１Ｓ（日本高純度化学社製）温度６０℃ 電流密度０. ４Ａ／ｄｍ² 時間１分

【００２３】次いで、レジスト層１４０をアセトンにて
剥離した（図１（ｇ））後、配線部を損傷しないように
露出した給電層（１３０あるいは１３０と１１２との積
層部）を、ニムデンリップＣ−１１にてソフトエッチン
グして剥離除去した。（図１（ｈ））更に、触媒を除去するために、マコー株式会社製のウエ
ットブラスト加工装置で、アルミナ砥材＃１０００（平
均粒径１１. ５μｍ）、砥材濃度２０％、ポンプ圧０.
５ｋｇ／ｃｍ²、処理速度１０ｍ／ｍｉｎの条件下でウ
エットブラスト処理を行った。

【００２４】次いで、洗浄処理を施した後、スクリーン
印刷により、ビア部を含む配線部を覆うように、感光性
ソルダーレジスト（日立化成社製、ＢＬ−９７００）層
を形成し、乾燥後厚さ１５μ厚とし、更に、所定のパタ
ン版を用い、現像して、配線１５０の外部端子形成領域
に開口を有するソルダーレジストからなる保護層１７０
を形成した。（図１（ｉ））

【００２５】次いで、配線部１６０の外部端子形成領域
である、ソルダーレジストからなる保護層１７０の開口
部１７５に半田ボールを搭載、リフローし、半田ボール
からなるバンプ１８０を形成した。（図１（ｊ））次いで、切断分離して、各半導体チップ毎に、外部端子
が再配置された、図１（ｊ）に示す構造の、個別の半導
体装置を得た。

【００２６】

【発明の効果】本発明は、上記のように、基板に実装さ
れた状態での温度変化によるＳｉチップクラックを生じ
にくい構造の、更には、反りが発生しにくく、実装歩留
まりの良い構造の、半導体チップの電極形成側の面に、
バンプからなる外部端子を再配置したＣＳＰタイプの半
導体装置と、その製造方法の提供を可能とした。

【図面の簡単な説明】

【図１】本発明のＣＳＰタイプの半導体装置の製造方法
の実施の形態の１例の工程断面図

【図２】従来のウエハレベルＣＳＰの一部断面図

【符号の説明】

１１１ポリイミドフィルム（絶縁層）１１２導電性薄層（スパッタ銅層）１１３接着剤層１１５孔部１２０半導体チップ１２５端子（電極部とも言う）１３０無電解めっき層１４０レジスト層１４５開口１５０電解めっき層１６０配線部１６５ビア部１７０保護層１７５開口１８０バンプ

Claims

【特許請求の範囲】

【請求項１】ウエハプロセスを完了後、ウエハ状態の
まま、順に、（ａ）一面に給電層となる導電性薄層を設
けたポリイミドフィルムを、その導電性薄層側でない面
側をウエハの端子面側に貼り付けるラミネート（貼り付
け）工程と、（ｂ）ポリイミドフィルムの半導体チップ
の電極部上領域に、ビア部を形成するための貫通孔を設
ける貫通孔形成工程と、（ｃ）導電性薄層と接続して貫
通孔部を導通化するために、無電解めっきにより、無電
解めっき層を形成し、導電性薄層と併せて給電層とす
る、無電解めっき工程と、（ｄ）形成する配線形状、ビ
ア部形状に合せた開口を有する耐めっき性のレジスト層
を形成するレジスト層形成工程と、（ｅ）ビア部を含む
配線部を、電解めっき形成する電解めっき工程と、
（ｆ）配線部を損なわないように配線部領域以外の給電
層をエッチングにより除去するソフトエッチング工程
と、（ｇ）ビア部を含む配線部を覆い、外部端子形成領
域を開口して保護層を形成する保護層形成工程と、
（ｈ）保護層の開口した外部端子形成領域に、バンプを
形成するバンプ形成工程とを行った後、個別の半導体装
置に切り出す切断工程を行うことを特徴とするＣＳＰタ
イプの半導体装置の作製方法。
【請求項２】請求項１において、一面に給電層を設け
たポリイミドフィルムは、スパッタリングにより一方の
面に銅層を導電性薄膜として形成したものであり、他方
の面には接着剤層を設けていることを特徴とするＣＳＰ
タイプの半導体装置の作製方法。
【請求項３】請求項１ないし２において、貫通孔形成
工程は、フォトエッチング法を用いたウエットエッチン
グによりビア部を形成するための貫通孔を設けるもので
あることを特徴とするＣＳＰタイプの半導体装置の作製
方法。
【請求項４】半導体チップの電極形成側の面上に配設
されたポリイミドフィルムからなる絶縁層上に、配線を
形成したＣＳＰタイプの半導体装置であって、絶縁層上
に形成された配線と半導体チップの電極とは、半導体チ
ップの電極上に設けられた絶縁層を貫通するビア部を介
して、電気的に接続されており、配線部の外部端子形成
領域を開口して、配線部、ビア部は保護層で覆われてお
り、且つ、配線部の外部端子形成領域には、バンプが外
部端子として形成されていることを特徴とするＣＳＰタ
イプの半導体装置。
【請求項５】請求項４において、ポリイミドフィルム
からなる絶縁層の厚さが２５μｍ以上であることを特徴
とするＣＳＰタイプの半導体装置。
【請求項６】請求項４ないし５において、請求項１な
いし３記載の方法により作製されたことを特徴とするＣ
ＳＰタイプの半導体装置。