JP2002135007A - 非可逆回路素子および通信装置 - Google Patents
非可逆回路素子および通信装置Info
- Publication number
- JP2002135007A JP2002135007A JP2000319988A JP2000319988A JP2002135007A JP 2002135007 A JP2002135007 A JP 2002135007A JP 2000319988 A JP2000319988 A JP 2000319988A JP 2000319988 A JP2000319988 A JP 2000319988A JP 2002135007 A JP2002135007 A JP 2002135007A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit device
- input
- port
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
として低損失で、小型の非可逆回路素子を提供する。 【解決手段】 入力端子9、出力端子10および下部ヨ
ーク12の一部であるアース端子11を備えた樹脂成型
体1の内部に、中心導体4、フェライト3からなる磁性
組立体5、永久磁石6、およびスペーサ7を配し、中心
導体4の各ポートに、中心導体4の入力側ポート40a
に導通する直列コンデンサC0および並列コンデンサC
1、中心導体4の出力ポート40cに接続する並列コン
デンサC3、中心導体4の終端側ポート40bに接続す
る並列コンデンサC2および終端抵抗としての抵抗器R
を配し、樹脂成型体1に上部ヨーク2を被せて、非可逆
回路素子を構成する。
Description
どで使用されるアイソレータやサーキュレータなどの非
可逆回路素子およびこれを備えた通信装置に関するもの
である。
回路素子として、入出力端子およびアース端子を有する
樹脂ケース内に、入出力端子およびアース端子に電気的
に導通する中心導体、該中心導体に近接するフェライト
コア、該フェライトコアに静磁界を印加する永久磁石、
および中心導体の終端側ポートに終端抵抗としての抵抗
器を配し、金属ケース内に組み込まれたものが従来用い
られている。
用途に応じて、中心導体の入力側ポート、出力側ポート
および終端側ポートについて、幾つかの仕様が考案され
ている。
5および図6を参照して説明する。図5の(A)は、ポ
ートの全てに並列コンデンサが接続されている非可逆回
路素子の等価回路図、図5の(B)は、ポートの全てに
並列コンデンサが接続されているとともに、直列コイル
およびコンデンサが挿入されている非可逆回路素子の等
価回路図、図5の(C)は、ポートの全てに並列コンデ
ンサが接続されているとともに、直列コンデンサが挿入
されている非可逆回路素子の等価回路図である。
列コンデンサが接続されており、且つ入力側ポートにの
み、直列コイルおよびコンデンサが挿入されている非可
逆回路素子図、図6の(B)は、ポートの全てに並列コ
ンデンサが接続されており、且つ入力側ポートにのみ、
直列コイルが挿入され、該コイルの入力端側に並列コン
デンサが接続されている非可逆回路素子図、図6の
(C)は、ポートの全てに並列コンデンサが接続されて
おり、且つ終端側にのみ、直列コイルおよびコンデンサ
が挿入されている非可逆回路素子図である。
とによりインダクタンスを変え、入力インピーダンスを
それぞれ異ならせた非可逆回路素子が、実開昭59−
91007に開示されている。
続されているとともに、直列コイルが挿入されている非
可逆回路素子が、特開昭48−3461に開示されて
いる。
続されているとともに、入力側ポートにのみ直列コイル
が挿入されている非可逆回路素子が、特開平11−2
98205に開示されている。
続されるとともに、入力側ポートおよび出力側ポートに
直列コイル、および可変コンデンサが挿入され、終端側
ポートに、直列可変コンデンサのみが挿入されている非
可逆回路素子が、特開昭50−17949に開示され
ている。
従来の非可逆回路素子には、次に述べる解決すべき課題
があった。
は、簡素な整合回路で低損失、小型に非可逆回路素子が
構成されるが、特性インピーダンスは固定されてしま
う。
は、全てのポートにおいて、挿入損失、アイソレーショ
ン特性、および反射損失等の特性が広帯域となる非可逆
回路素子が構成されるが、構成要素が増加することによ
り、コストが大きく増加し、また各ポートでの損失が増
加するとともに、小型化することが難しくなる。
は、全てのポートにおいて、特性インピーダンスを任意
に設定できる非可逆回路素子が構成されるが、構成要素
が増加することにより、各ポートでの損失が増加する。
で、出力インピーダンスを50Ωとして回路を構成しよ
うとすると、出力側ポートの直列コンデンサの外形寸法
が大きくなってしまい、非可逆回路素子に内蔵すると小
型化が難しくなる。例えば、入力インピーダンス12
Ω、出力インピーダンス50Ωとすると、各コンデンサ
の容量値は、入力ポート側直列コンデンサ:7pF,入
力ポート側並列コンデンサ:3pF,出力ポート側直列
コンデンサ:50pF,出力ポート側並列コンデンサ:
12pFとなり、出力ポート側の直列コンデンサに外形
の大きなものが必要となってしまい、非可逆回路素子に
内蔵することが難しくなる。
用いると、1GHz以上のマイクロ波帯ではQ値が低く
なってしまい、挿入損失が増加する。例えば、1GHz
での積層コンデンサ(50pF)のQ値は約10であ
り、挿入損失が約0.05dB劣化する。
ンテナへの接続部に使用する場合に、出力端子にアンテ
ナを接続した状態で、誘導雷のサージ電圧などにより、
出力側ポートの直列コンデンサおよび並列コンデンサに
大量の静電気が蓄積し、耐電圧をこえてコンデンサが焼
損、破壊をおこす可能性がある。これを防ぐ方法として
は、出力端子とアース端子との間に、抵抗器、RFチョ
ークコイルやサージ吸収器を接続すればよいが、損失が
増加するとともに、コストアップし、また小型化が難し
くなる。
造工程に、中心導体と入出力端子、およびアース端子と
の高周波特性の確認検査を実施するが、測定時間が長時
間となるために、前記確認検査を行う前工程で中心導体
と入出力端子との直流導通による接続状態検査を行う。
しかし、中心導体と入出力端子との間に直列コンデンサ
が挿入されていると、直流によるオープン検出ができな
いため、全ての非可逆回路素子を高周波特性検査するこ
ととなり、工数が増加しコストアップとなる。また、高
周波特性検査を行う際に、入出力端子およびアース端子
に中心導体を押しつけて検査を行うが、この押しつけに
より筐体が歪み、中心導体と各端子との箇所において、
本来オープン不良である部分が不安定ながらも接続され
てしまい、後工程へ流出し、遅れ発生の不良となる場合
がある。本来、前記オープン不良は、直流印加による検
査で検出できるのであるが、前述したように、図5
(C)に示した非可逆回路素子では、各ポートに直列コ
ンデンサが挿入されていることにより、前記遅れ発生の
不良の検出による不具合品の流出防止が困難となる。
は、入力側ポートの反射損失特性が広帯域になり、目的
帯域外の信号を減衰させる非可逆回路素子が構成される
が、コイルを使用しているため、Q値を劣化させないた
めに磁路が必要となる。よって、該磁路を確保するため
の空間がコイル周囲に必要となり、必然的に非可逆回路
素子自体が大きくなってしまう。
は、目的帯域外(特に高周波数側)の不要信号を減衰さ
せる非可逆回路素子が構成されるが、図6の(A)に示
した非可逆回路素子と同様にコイルを備えていることに
より、小型化が難しくなる。
は、低損失でありながら、アイソレーション特性が広帯
域である非可逆回路素子が構成されるが、図6の(A)
に示した非可逆回路素子と同様にコイルを備えているこ
とにより、小型化が難しくなる。
性インピーダンスを任意に設定できるが、全てのポート
にリアクタンスが構成されているため、損失が増加する
とともに、小型化が難しくなる。
おいて任意の特性インピーダンスが設定できるが、構成
要素が増加することにより、各ポートでの損失が増加す
るとともに、小型化することが難しくなる。また、コイ
ルを使用した場合には、特性インピーダンスが広範囲に
設定できるが、素子自体が大きくなってしまい、さらに
小型化することが難しくなる。
号を減衰させることができるが、コイルを備えているた
め、素子自体が大きくなってしまい、小型化することが
難しくなる。
の整合ができ、インピーダンス整合が容易であるが、コ
イルを備えており、素子数も多いことにより、損失も増
大してしまい、且つ小型化することが難しくなる。
ンスを設定でき、全体として低損失で、小型の非可逆回
路素子およびこれを備えた通信装置を提供することにあ
る。
に複数の中心導体を交差させて配置してなる磁性組立体
および該磁性組立体に静磁界を印加する永久磁石を金属
ケース内に配し、前記中心導体の出力側ポートおよび終
端側ポートとアース端子との間にそれぞれ並列コンデン
サを接続し、前記中心導体の入力側ポートと入力端子と
の間に直列コンデンサを挿入し、入力ポートとアース端
子との間に並列コンデンサを接続して構成する。
直列コンデンサの各々を、単板コンデンサで構成する。
体に接続する並列コンデンサおよび直列コンデンサで、
中心導体を挟むとともに、並列コンデンサおよび直列コ
ンデンサを上下に重ねて配置する。
ンピーダンスの値を3〜45Ωにして、入力側ポートに
低いインピーダンスで前段回路と信号の受け渡しができ
るように構成する。
備えて通信装置を構成する。
タの構成を、図1〜図3を参照して説明する。図1の
(A)は、アイソレータの分解斜視図、図1の(B)
は、アイソレータの入力側ポートを通る面での断面図、
図1の(C)は、アイソレータの終端側ポートを通る面
での断面図であり、図2は、アイソレータの等価回路で
あり、図3は、アイソレータの構成の違いによる挿入損
失の周波数特性を表す図である。
9、出力端子10および下部ヨーク12に形成されてい
るアース端子11を備えた樹脂成型体である。樹脂成型
体1の内部には、中心導体4と中心導体4に近接するフ
ェライト3からなる磁性組立体5、磁性組立体5に静磁
界を印加する永久磁石6、磁性組立体5と永久磁石6と
の間を離間させるスペーサ7、整合素子としてのコンデ
ンサC0,C1,C2,C3、および終端抵抗となる抵
抗器Rを配しており、この樹脂成型体1の上部に上部ヨ
ーク2を被せて、アイソレータを構成している。
とおりである。この図2と図1とを参照して、中心導体
4の入力側ポート40a、コンデンサC0,C1、入力
端子9、およびアース端子11の関係を説明する。
ート40aを間に挟んで、上部にコンデンサC0を、下
部にコンデンサC1を配し、コンデンサC0の上面と入
力端子9とを電気的に導通するように、接続板8を配し
ている。また、コンデンサC1の底面は、下部ヨーク1
2を介してアース端子11に接続している。
は、コンデンサC2および抵抗器Rを並列に接続して、
下部ヨーク12に形成されているアース端子11に電気
的に接続している。
は、出力端子10およびコンデンサC3を介して、下部
ヨーク12に形成されているアース端子11に電気的に
接続している。
挿入で、等抵抗値を維持して入力インピーダンス値を整
合する部分と、並列コンデンサの接続で、等コンダクタ
ンス値を維持して入力インピーダンス値を整合する部分
とを併せ持つために、入力インピーダンスを任意に決定
できる。
するようにしたので、素子自体の外形が大きく、低損失
の実現が困難なコイルを用いる場合よりも、素子を小さ
くでき、挿入損失を約0.1dB低減できるため、小型
で低損失のアイソレータが構成できる。
を挿入しているために、小型化できるとともに、アイソ
レータ全体での構成素子数が減ることにより、例えば、
入力側ポート、出力側ポート共に直列コンデンサを挿入
した場合より、挿入損失が約0.03dB低減できる等
の、低損失特性を得られる。このような素子の構成の違
いによる損失特性を図3に示す。
を挿入していることにより、出力端子に接続されたアン
テナ等の外部素子から、雷サージ等の流入があっても、
出力端子に直列コンデンサが挿入されていないため、コ
ンデンサへの大量の静電気蓄積がおきず、破損等の不具
合が防止できる。
を挿入していることにより、出力端子は、直接中心導体
を介して、アース端子に接続されているために、直流印
加の導通テストにより、接続状態が確認できる。また、
この導通テストを行えることにより、各端子に強い外力
を加えることなく検査ができ、前記外力による筐体の変
形が防止でき、また、接続部の不安定なアイソレータの
流出を防止することができる。
ルよりも安く、実装も容易であるため、安価にアイソレ
ータが構成できる。また、入力側ポート40aにコンデ
ンサが直列に挿入されているため、アイソレータに流入
する直流成分を排除することができ、アイソレータに接
続する前段回路に直流成分排除用のコンデンサを追加す
る必要がなくなり、低損失で安価な回路素子が構成でき
る。
サには、積層コンデンサが用いられるが、低インピーダ
ンス回路(3〜45Ω)においては、コンデンサのもつ
等価直列抵抗成分が損失に大きく影響する。このため、
積層コンデンサと比較して電極幅が広いく等価直列抵抗
成分の小さい単板コンデンサを用いることにより、低損
失で安価な回路素子が構成できる。
サの数十倍〜数百倍の親基板コンデンサから、所望の容
量を得るために、切り出しでコンデンサを形成すること
により、所望の容量のコンデンサが形成できる。よっ
て、コンデンサC0,C1,C2,C3を単板コンデン
サで作成することにより、所望の特性を有するアイソレ
ータを安価で、迅速に、且つ高精度に製造することがで
きる。
サを用いて、低抵抗の入力インピーダンス回路を構成
し、出力側ポートには直列コンデンサを挿入しないこと
により、外形寸法の大きい単板コンデンサを用いること
なく、小型のアイソレータを構成できる。例えば、入力
インピーダンスを12Ω、出力インピーダンスを50Ω
とした場合、各コンデンサの容量値は、C0=7pF,
C1=3pF,C3=10pFとなり、十分アイソレー
タに内蔵できかつ小型に構成できる。
aの直列コンデンサ)とコンデンサC1(入力側ポート
40aの並列コンデンサ)とで中心電極4の入力側ポー
ト40aを挟み、上下に重ねる構造により、平面積が少
なくできる。しかも、コンデンサC0,C1が単板コン
デンサで形成されているため、コンデンサC0,C1を
重ねても厚み方向にも大きく成らず、結果として、アイ
ソレータを小型化することができる。
通常の50Ωよりも低くすることにより、低インピーダ
ンスの負荷抵抗を要求される回路素子(電力増幅器等)
に接続する場合、インピーダンス変換回路の構成を簡単
にできる。すなわち、本発明に関する通信装置では、例
えば3V等の低電圧電源によって駆動されており、低い
インピーダンスでの信号の受け渡しが必須条件となるた
め、負荷インピーダンスが3〜5Ω程度である回路素子
(電力増幅器の能動素子)から信号を受け、使用帯域内
で電気特性を満足しつつ、アイソレータの通常の入力イ
ンピーダンスである50Ωに変換しようとすると、損失
が増大してしまい、前記低インピーダンスの負荷抵抗を
要求される回路素子の整合回路も複雑となる。このた
め、アイソレータの入力インピーダンスを、予め、3〜
50Ωの中間の所定の値(例えば12Ω)にして、電力
信号の受け渡しを行うことにより、低損失の回路構成が
可能となる。
いて、図4を参照して説明する。図4においてANTは
送受信アンテナ、DPXはデュプレクサ、BPFa,B
PFbはそれぞれ帯域通過フィルタ、AMPa,AMP
bはそれぞれ増幅回路、MIXa,MIXbはそれぞれ
ミキサ、OSCはオシレータ、SYNは周波数シンセサ
イザ、ISOはアイソレータである。
Nから出力された信号とを混合し、BPFaはMIXa
からの混合出力信号のうち送信周波数帯域のみを通過さ
せ、AMPaはこれを電力増幅し、アイソレータISO
およびDPXを介しANTより送信する。アイソレータ
ISOは、DPX等からのAMPaへの反射信号を阻止
して、AMPaでの歪みの発生を防止する。AMPbは
DPXから取り出した受信信号を増幅する。BPFbは
AMPbから出力される受信信号のうち受信周波数帯域
のみを通過させる。MIXbは、SYNから出力された
周波数信号と受信信号とをミキシングして中間周波信号
IFを出力する。
第1の実施形態で示したアイソレータを用いる。
非可逆回路素子を用いることによって、全体に電力効率
が高く、小型の通信装置を得る。
とアース電極との間に並列コンデンサを接続し、且つ入
力側ポートに直列コンデンサを挿入することにより、入
力インピーダンスを任意に選択可能な低損失で小型の非
可逆回路素子が安価に構成できる。
のみ直列コンデンサを挿入することにより、出力端子外
部からの静電気の流入による回路素子の破損を防止する
ことができ、且つ、出力端子の直流による接続状態検査
が可能であるため、工数が削減でき、検査工程に起因す
る不具合を削減できる。
単板コンデンサにすることにより、迅速に、小型で高精
度且つ低損失の非可逆回路素子が安価に構成できる。
側ポートに直列コンデンサが挿入されていることによ
り、非可逆回路素子に流入する直流成分が排除され、非
可逆回路素子の入力側に接続される回路および素子に
は、直流成分排除用の追加回路が必要なく、安価で小型
且つ追加回路による損失の増加がない回路が構成でき
る。
側ポートの直列コンデンサと並列コンデンサとを中心導
体を挟んで、上下に重ねる構造にすることにより、小型
の非可逆回路素子が構成できる。
ンスを3〜45Ωと設定することにより、低インピーダ
ンスの負荷抵抗が要求される回路素子と非可逆回路素子
とを接続しても、低損失の回路が構成できる。
素子を備えることにより、小型で優れた通信性能を有す
る通信装置が安価に得られる。
図および断面図
図
示した図
Claims (5)
- 【請求項1】 フェライトに複数の中心導体を交差させ
て配置してなる磁性組立体と、該磁性組立体に静磁界を
印加する永久磁石とからなる非可逆回路素子において、 前記中心導体の出力側ポートおよび終端側ポートとアー
ス端子との間にそれぞれ並列コンデンサを接続し、前記
中心導体の入力側ポートと入力端子との間に直列コンデ
ンサを挿入し、前記入力側ポートとアース端子との間に
並列コンデンサを接続して成る非可逆回路素子。 - 【請求項2】 前記並列コンデンサおよび前記直列コン
デンサの各々が、単板コンデンサである請求項1に記載
の非可逆回路素子。 - 【請求項3】 前記入力側ポートに接続する前記並列コ
ンデンサおよび前記直列コンデンサで、前記入力側ポー
トを挟むとともに、前記並列コンデンサおよび前記直列
コンデンサを上下に重ねて配置した請求項2に記載の非
可逆回路素子。 - 【請求項4】 前記入力側ポートの入力インピーダンス
の値が3〜45Ωである請求項1〜3のいずれかに記載
の非可逆回路素子。 - 【請求項5】 請求項1〜4のうちいずれか一つに記載
の非可逆回路素子を備えた通信装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000319988A JP3598965B2 (ja) | 2000-10-19 | 2000-10-19 | 非可逆回路素子および通信装置 |
US09/978,916 US6657513B2 (en) | 2000-10-19 | 2001-10-16 | Nonreciprocal circuit device and communication apparatus including the same |
DE10151658A DE10151658A1 (de) | 2000-10-19 | 2001-10-19 | Nichtreziproke Schaltungsbauelement und Kommunikationsvorrichtung mit demselben |
CNB011358181A CN1185754C (zh) | 2000-10-19 | 2001-10-19 | 不可逆电路器件和包含该器件的通信设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000319988A JP3598965B2 (ja) | 2000-10-19 | 2000-10-19 | 非可逆回路素子および通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002135007A true JP2002135007A (ja) | 2002-05-10 |
JP3598965B2 JP3598965B2 (ja) | 2004-12-08 |
Family
ID=18798343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000319988A Expired - Fee Related JP3598965B2 (ja) | 2000-10-19 | 2000-10-19 | 非可逆回路素子および通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3598965B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7351983B2 (ja) | 2021-08-12 | 2023-09-27 | 西南応用磁学研究所 | コンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング及びアイソレータ |
-
2000
- 2000-10-19 JP JP2000319988A patent/JP3598965B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7351983B2 (ja) | 2021-08-12 | 2023-09-27 | 西南応用磁学研究所 | コンデンサ並列接続に基づくアイソレータ用プラスチックパッケージハウジング及びアイソレータ |
Also Published As
Publication number | Publication date |
---|---|
JP3598965B2 (ja) | 2004-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3269409B2 (ja) | 非可逆回路素子 | |
CN100566013C (zh) | 不可逆电路元件、复合电子零件及通信装置 | |
US6690248B2 (en) | Nonreciprocal circuit device including ports having different characteristic impedances and communication apparatus including same | |
JP2001332908A (ja) | 非可逆回路素子および通信装置 | |
JP3384364B2 (ja) | 非可逆回路素子、複合電子部品及び通信機装置 | |
KR100470311B1 (ko) | 비가역 회로 소자 및 통신장치 | |
JP3598965B2 (ja) | 非可逆回路素子および通信装置 | |
US6657513B2 (en) | Nonreciprocal circuit device and communication apparatus including the same | |
KR20020077277A (ko) | 2단자쌍 절연장치 및 그 평가 방법 | |
JP4711038B2 (ja) | 非可逆回路モジュール | |
JP2002135008A (ja) | 非可逆回路素子および通信装置 | |
JP3558003B2 (ja) | 非可逆回路素子および通信装置 | |
JP3405297B2 (ja) | 非可逆回路素子、非可逆回路および通信装置 | |
JP3539351B2 (ja) | 非可逆回路素子の製造方法 | |
JP3458806B2 (ja) | 非可逆回路素子及び通信機装置 | |
CN112803129A (zh) | 一种基于dgs的ltcc型对称式无反射低通滤波器 | |
JP3201279B2 (ja) | 非可逆回路素子 | |
CN218570199U (zh) | 一种基于ltcc的无反射高通滤波器 | |
CN214378775U (zh) | 一种基于dgs的ltcc型对称式无反射低通滤波器 | |
JP4438228B2 (ja) | アイソレータおよび通信装置 | |
JP3331702B2 (ja) | 非可逆回路素子 | |
JP2001320205A (ja) | 非可逆回路素子および通信装置 | |
JP3267010B2 (ja) | 非可逆回路素子 | |
JP3705275B2 (ja) | 非可逆回路素子の製造方法及び通信機装置 | |
EP1909356A1 (en) | Irreversible circuit element, composite electronic parts, and communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |