JP4438228B2 - アイソレータおよび通信装置 - Google Patents
アイソレータおよび通信装置 Download PDFInfo
- Publication number
- JP4438228B2 JP4438228B2 JP2001005180A JP2001005180A JP4438228B2 JP 4438228 B2 JP4438228 B2 JP 4438228B2 JP 2001005180 A JP2001005180 A JP 2001005180A JP 2001005180 A JP2001005180 A JP 2001005180A JP 4438228 B2 JP4438228 B2 JP 4438228B2
- Authority
- JP
- Japan
- Prior art keywords
- isolator
- port
- central conductor
- resistance value
- center conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【発明の属する技術分野】
この発明は、マイクロ波帯などで使用されるアイソレータおよびこれを備えた通信装置に関するものである。
【0002】
【従来の技術】
従来のアイソレータについて、図9を参照して、説明する。
図9の(A)は従来のアイソレータの平面断面図であり、図9の(B)はその等価回路図である。
【0003】
図9において、1はフェライト、2a,2b,2cはそれぞれ中心導体の終端側、入力側、および出力側ポート、3はケース、C1,C2,C3はコンデンサ、Rは抵抗である。Hはフェライトに印加される磁界の向きを表している。
【0004】
中心導体の各ポート2a〜2cはフェライト1に交差させて配置している。この中心導体の各ポート2a〜2cからなる中心導体とフェライト1とによってフェライト組立体を構成している。フェライト組立体と、このフェライト組立体に静磁界を印加する永久磁石およびその他の部品は筐体3内に配置している。筐体3内において、コンデンサC1および抵抗Rは中心導体の終端側ポート2aの一端に接続している。また、コンデンサC2,C3は中心導体入力側および出力側ポート2b,2cにそれぞれ接続している。中心導体の各ポート2a〜2c、コンデンサC1〜C3、および抵抗Rは、筐体3に設けられている接地電極6を介して接地している。中心導体の入力側ポート2bの一端は入力端子4に接続していて、コンデンサC2とともに入力側ポート104を構成している。また、中心導体の出力側ポート2cの一端は出力端子5に接続していて、コンデンサC3とともに出力側ポート105を構成している。さらに、中心導体の終端側ポート2a、コンデンサC1および抵抗Rにより終端側ポート100を構成している。
【0005】
この状態で、入力端子4より入射した電磁波は、出力端子5に出力されるが、出力端子5より入射した電磁波は、終端側ポート100の抵抗Rで吸収され、入力端子4へは出力されず、アイソレータとして機能する。
【0006】
【発明が解決しようとする課題】
ところが、このような従来のアイソレータには、次に述べる解決すべき課題があった。
【0007】
通信装置は、その小型化、低損失化および高性能化が課題となっている。このため、通信装置を構成する部品についても同様であり、アイソレータについても、小型化、低損失化および高性能化が課題となっている。
【0008】
アイソレータ等の非可逆回路素子においては、所望の優れた特性を得ようとする場合、フェライトの最小外形には限界があるため、フェライト以外の構成部品の小型化、部品点数の削減および筐体内の部品配置方法等により小型化を図ることとなる。また、各中心導体のポートにおける損失も最小限に抑える必要がある。
【0009】
ところが、従来のアイソレータでは、フェライト1を所定の大きさに維持しながら筐体3を最小にしようとしても、他の構成部品を配置するスペースを確保しなければならず、筐体3内のスペース活用に制限がある。
【0010】
この発明の目的は、低損失で構造が簡素な、小型のアイソレータを構成することにある。
【0011】
【課題を解決するための手段】
この発明は、フェライトに複数の中心導体を交差させて配置してなる磁性組立体と、該磁性組立体に静磁界を印加する永久磁石と、中心導体の各ポートに接続した整合回路とを有し、中心導体の一つのポートの電気抵抗値を、他の中心導体のポートの電気抵抗値より高くしてアイソレータを構成する。
【0012】
また、この発明は、電気抵抗値の高い中心導体のポートを終端抵抗として利用してアイソレータを構成する。
【0014】
また、この発明は、電気抵抗値の高い中心導体のポートの材料を、他の中心導体のポートの材料と異ならせてアイソレータを構成する。
【0015】
また、この発明は、電気抵抗値の高い中心導体のポートに高抵抗率の材料を用いてアイソレータを構成する。
【0016】
また、この発明は、電気抵抗値の高い中心導体のポートを、中心導体の母材上に金属膜をメッキしてアイソレータを構成する。
【0017】
また、この発明は、電気抵抗値の高い中心導体のポートを、中心導体の母材上に部分的に金属膜をメッキしてアイソレータを構成する。
【0018】
また、この発明は、電気抵抗値の高い中心導体のポートを非直線形状で形成してアイソレータを構成する。
【0019】
また、この発明は、電気抵抗値の高い中心導体のポートの抵抗値を0.4〜10Ωとしてアイソレータを構成する。
【0020】
また、この発明は、前記アイソレータを備えて通信装置を構成する。
【0021】
【発明の実施の形態】
第1の実施形態に係るアイソレータの構成を、図1を参照して説明する。
【0022】
図1の(A)はアイソレータの平面断面図、図1の(B)はその等価回路図である。
図1において、1はフェライト、2aは中心導体の終端側ポート、2bは中心導体の入力側ポート、2cは中心導体の出力側ポート、3は筐体、4は入力端子、5は出力端子、6は接地電極、C1〜C3はコンデンサである。Hはフェライト1に印加される磁界の向きを表している。また、中心導体の各ポート2a〜2cに対応して、100はアイソレータの終端側ポート、104はアイソレータの入力側ポート、105はアイソレータの出力側ポートである。
【0023】
筐体3には入力端子4、出力端子5および接地電極6を配しており、アイソレータの入力側ポート104および出力側ポート105は、入力端子4および出力端子5と中心導体の入力側ポート2bおよび出力側ポート2cとの間に並列にコンデンサC2,C3を接続し、各コンデンサC2,C3の一端を接地電極6に接続して構成している。
【0024】
また、アイソレータの終端側ポート100は、中心導体の入力側ポート2aにコンデンサC1を直列に挿入し、コンデンサC1の一端を接地電極6に接続して構成している。ここで、中心導体の入力側ポート2aは、中心導体の他の各ポート2b、2cより高い電気抵抗を有するように構成している。
【0025】
このように、中心導体の入力側ポート2aを中心導体の他の各ポート2b,2cより高抵抗にする方法について、図2を参照して説明する。
【0026】
図2の(A)〜(C)は、中心導体を展開した状態での平面図であり、それぞれ異なる方法で構成している。
【0027】
図2において、2は中心導体、2aは中心導体の終端側ポート、2bは中心導体の入力側ポート、2cは中心導体の出力側ポートである。
【0028】
図2の(A)に示すように、中心導体の終端側ポート2aはNiで形成されており、Cuで形成された中心導体2の他の部位とは離間されている。この形状の中心導体2をフェライトに配置することにより、磁性組立体は構成される。
【0029】
また、図2の(B)に示すように、中心導体の終端側ポート2aとしてNiまたは、母材のCuにNiメッキを施したものを用いている。中心導体2の他の部位はCuで形成している。このメッキの厚さは5〜50μm程度であり、高周波の表皮深さと同程度となるため、高周波はNiメッキ部を伝搬し、中心導体の終端側ポート2aは、他の中心導体のポート2b,2cよりも電気的に高抵抗となる。中心導体2は、これら二つの部品をスポット溶接等で接合することにより形成している。この形状の中心導体2をフェライトに配置することにより、磁性組立体は構成される。
【0030】
また、図2の(C)に示すように、中心導体2はCuで形成し、中心導体の終端側ポート2aのフェライト1との接合部のみにNiメッキを施している。このメッキの厚さは5〜50μm程度であり、高周波の表皮深さと同程度となるため、高周波はNiメッキ部を伝搬し、中心導体の終端側ポート2aは、他の中心導体のポート2b,2cよりも電気的に高抵抗となる。
【0031】
ここで、図2の(A)に示した中心導体を用いたアイソレータの特性を図3を参照して説明する。
【0032】
図3は、当該アイソレータのアイソレーション値の周波数特性である。
一般に、携帯電話等の通信機に要求される特性として、アイソレーション値15dBを20MHzの周波数帯域にわたって確保する必要がある。ここで、アイソレータを搭載する携帯電話等の通信装置は、いろいろな環境下で使用されるため、温度特性を考慮して、少し余裕を持たせ、25MHz〜28MHzの帯域幅を確保することが望ましい。図3によれば、アイソレーション値が15dBの周波数帯域幅は、約34MHzであり、十分に要求を満たしている。
【0033】
これらの構成により、中心導体の終端側ポートにおける抵抗値と他の中心導体のポートにおける抵抗値の差分が生じる。この差分の抵抗値を終端側ポートの特性インピーダンスと同じになるように予め設定しておくことにより終端抵抗として機能する。このため、固定の終端抵抗器をなくすことができ、アイソレータの小型化が可能となる。
【0034】
また、アイソレータの終端側ポート100の接続構造が簡易になるため、コストが削減できる。
【0035】
また、中心導体の終端側ポート2aが終端抵抗として発熱した場合、中心導体がフェライト1に配置されていることにより、この熱はフェライト1や永久磁石に均一に伝搬し、温度上昇が空間的に均一になる。よって、終端抵抗によるアイソレータの特性の劣化が防止できる。
【0036】
また、図2の(A)に示す構造では、電極材料を適切に選ぶことにより、電極幅を任意に形成できるため、作成可能な電極幅を確保できる。また、電極幅を広くして機械強度および耐電力を確保することができる。
【0037】
図2の(B)に示す構造では、前記図2の(A)に示す構造の利点に加え、中心電極を一体化できるため、磁性組立体の形成が容易となり、加工コストが抑えられる。
【0038】
また、中心導体が一体化しているため、曲げ角度が安定し、中心導体の交差角が安定することにより、安定した特性を容易に得られる。
【0039】
図2の(C)に示す構造では、中心導体が一体で形成されているため、磁性組立体の形成が容易であるとともに、中心導体2aとフェライト1との接合部のみにメッキをすることにより、他の構成部品との接続が良好な電気接続面を維持したままで(例えば、母材にCuおよびその合金を使用することにより)、高抵抗の中心導体が構成できる。
【0040】
なお、図2の(A)に示す中心導体の終端側ポート2aに使用する金属としては、ニクロム、黒鉛、抵抗ペースト、酸化金属被膜、ニッケル合金、鉄、アルメル、アンチモン、インバール、クロメル、コンスタンタン、ジルコニウム、ビスマス、タングステン、アンチモン、およびこれらのいずれかを含む合金、または、カンタル、ハステロイN、ニッケリン、酸化ルテニウム、洋銀、マンガニン等を用いてもよい。
【0041】
なお、図1の(A)に示す各中心導体の各ポート2a,2b,2cをフェライト1に巻き付ける順番は、2a−2b−2cとは限らず、2c−2b−2a、2b−2a−2c等、どの順番であってもよい。
【0042】
次に、第2の実施形態に係るアイソレータの構成について、図4を参照して説明する。
【0043】
図4の(A)はアイソレータの平面断面図であり、図4の(B)はその等価回路図である。
【0044】
図4において、1はフェライト、2aは中心導体の終端側ポート、2bは中心導体の入力側ポート、2cは中心導体の出力側ポート、3は筐体、4は入力端子、5は出力端子、6は接地電極、C1〜C3はコンデンサ、Rは固定抵抗器である。Hはフェライト1に印加される磁界の方向を表している。また、中心導体の各ポート2a〜2cに対応して、100はアイソレータの終端側ポート、104はアイソレータの入力側ポート、105はアイソレータの出力側ポートである。
【0045】
筐体3には入力端子4、出力端子5および接地電極6を配しており、アイソレータの入力側ポート104および出力側ポート105は、入力端子4および出力端子5と中心導体の入力側ポート2b、および出力側ポート2cとの間に並列にコンデンサC2,C3を接続し、各コンデンサC2,C3の一端を接地電極6に接続して、構成している。
【0046】
また、アイソレータの終端側ポート100は、中心導体の入力側ポート2aにコンデンサC1、および固定抵抗器Rを直列に挿入し、コンデンサC1の一端を接地電極6に接続して構成している。中心導体の入力側ポート2aは、中心導体の他のポート2b、2cより高い電気抵抗を有するように構成しており、この中心導体の入力側ポート2aと固定抵抗器Rとで、終端抵抗として機能する。
【0047】
なお、図4の(a)に示す各中心導体の各ポート2a,2b,2cをフェライト1に巻き付ける順番は、2a−2b−2cとは限らず、2c−2b−2a、2b−2a−2c等、どの順番であってもよい。
【0048】
この構造とすることにより、終端抵抗としての電力消費を分担できるため、耐電力性を向上させることができる。
【0049】
次に、第3の実施形態に係るアイソレータの構成について、図5を参照して説明する。
【0050】
図5の(A)はアイソレータの平面断面図であり、図5の(B)はその等価回路図である。
【0051】
図5において、1はフェライト、2aは中心導体の終端側ポート、2bは中心導体の入力側ポート、2cは中心導体の出力側ポート、3は筐体、4は入力端子、5は出力端子、6は接地電極、C1〜C3はコンデンサである。Hはフェライト1に印加される磁界の方向を表している。また、中心導体の各ポート2a〜2cに対応して、100はアイソレータの終端側ポート、104はアイソレータの入力側ポート、105はアイソレータの出力側ポートである。
【0052】
図5に示すアイソレータは、アイソレータの終端側ポート100の中心導体2aを、第1の実施形態の場合に2本であったものを1本にしたものであり、他の構造は第1の実施形態に示したアイソレータと同じである。
【0053】
この構造とすることにより、フェライト1と中心導体の終端側ポート2aとの結合度が減少して、自己インダクタンスが大きくなるので、コンデンサC1の容量を小さくすることができる。このため、小型のコンデンサC1を使用することができ、筐体内の省スペース化が図れる。また、電極の面積および体積が減少するため、抵抗値が大きくなる。
【0054】
次に、第4の実施形態に係るアイソレータの構成について、図6を参照して説明する。
【0055】
図6の(A)はアイソレータの平面断面図であり、図6の(B)はその等価回路図である。
【0056】
図6において、1はフェライト、2aは中心導体の終端側ポート、2bは中心導体の入力側ポート、2cは中心導体の出力側ポート、3は筐体、4は入力端子、5は出力端子、6は接地電極、C1〜C3はコンデンサである。Hはフェライト1に印加される磁界の方向を表している。また、各中心導体2a〜2cに対応して、100はアイソレータの終端側ポート、104はアイソレータの入力側ポート、105はアイソレータの出力側ポートである。
【0057】
図6に示すアイソレータは、第3の実施形態に示したアイソレータと異なり、中心導体の終端側ポート2aを非直線形状に形成している。他の構成は第3の実施形態に示したアイソレータを同じである。
【0058】
この構造とすることにより、中心導体の終端側ポート2aは長く形成でき、抵抗値が大きくできるとともに、所望の抵抗値となるように中心導体の長さおよび幅を変更できる。
【0059】
なお、現在アイソレータとして最低必要な動作帯域幅は、国内デジタル携帯電話で940MHz〜960MHzの20MHzである。また、使用に不可欠なアイソレーション値として15dB以上が必要である。アイソレータが搭載される通信装置は、いろいろな温度環境下で使用され、アイソレータもしくは通信装置自身からの発熱等により、温度変化をうける。このため、アイソレータの温度特性を考慮しなければならない。一般に、仕様として20MHzの帯域幅が必要であれば、25MHz〜28MHzの帯域幅を確保すればよい。
【0060】
ここで、図7に示すように、アイソレーション値15dB帯域幅と終端抵抗値の関係から、帯域幅が25MHz〜28MHzとなる終端抵抗値を求めると、終端抵抗Rは0.4Ω以上とする必要がある。
【0061】
一方、中心導体は、所定の幅以上でないと加工できない。
例えば、中心導体をニクロム箔で形成しようとすると、通信装置用のアイソレータで一般に用いられる寸法から、箔の厚みが0.03mm、長さが4.17mmの場合、抵抗値を10Ωを超える値にするには、その幅は0.02mm未満となりエッチング加工およびプレス加工では作製できない。また、これよりも数倍高い抵抗率の材料を用いても、加工精度が悪くなる。このため、加工寸法のばらつきにより、電気特性がばらついたり、加工が難しくなりコストアップにつながる。
【0062】
また、ニクロムより約5倍の抵抗率を有する材料を中心導体に使用するとしても、加工性、機械強度、耐電力性を保持するためには、10Ω以下に設定する必要がある。
【0063】
したがって、中心導体の抵抗値は0.4Ω〜10Ωに収まるように設定する。
【0064】
次に、第6の実施形態に係る通信装置の構成を図8を参照して説明する。図8においてANTは送受信アンテナ、DPXはデュプレクサ、BPFa,BPFbはそれぞれ帯域通過フィルタ、AMPa,AMPbはそれぞれ増幅回路、MIXa,MIXbはそれぞれミキサ、OSCはオシレータ、SYNは周波数シンセサイザ、ISOはアイソレータである。
【0065】
MIXaは、入力されたIF信号と、SYNから出力された信号とを混合し、BPFaはMIXaからの混合出力信号のうち送信周波数帯域のみを通過させ、AMPaはこれを電力増幅し、アイソレータISOおよびDPXを介しANTより送信する。アイソレータISOは、DPX等からのAMPaへの反射信号を阻止して、AMPaでの歪みの発生を防止する。AMPbはDPXから取り出した受信信号を増幅する。BPFbはAMPbから出力される受信信号のうち受信周波数帯域のみを通過させる。MIXbは、SYNから出力された周波数信号と受信信号とをミキシングして中間周波信号IFを出力する。
【0066】
図8に示したアイソレータISOとして、第1〜第4の実施形態のいずれかで示したアイソレータを用いる。
【0067】
このように、低挿入損失で小型化を図った非可逆回路素子を用いることによって、全体に電力効率が高く、小型の通信装置を得る。
【0068】
【発明の効果】
この発明によれば、フェライトに複数の中心導体を交差させて配置してなる磁性組立体と、該磁性組立体に静磁界を印加する永久磁石と、中心導体の各ポートに接続した整合回路とを有し、中心導体の一つのポートの電気抵抗値を、他の中心導体の電気抵抗値より高くすることにより、中心導体が発熱するため、熱が均一に伝導する。そのため、抵抗器の集中発熱による温度不均一に起因する特性の劣化が防止できる。
【0069】
また、この発明によれば、電気抵抗値の高い中心導体のポートを終端抵抗として利用することにより、終端抵抗に固定抵抗器を用いることなく小型のアイソレータが構成できる。
【0070】
また、終端側ポートの構造が簡素化されるため、コストダウンとなり、接続点が減ることにより高信頼のアイソレータが構成できる。
【0072】
また、この発明は、電気抵抗値の高い中心導体のポートの材料を、他の中心導体のポートの材料と異ならせることにより、電気抵抗値の高い中心導体を終端抵抗とすることができ、前記の効果が得られる。
【0073】
また、中心導体の材料を適切に選ぶことにより、エッチング加工およびプレス加工可能で機械強度の強い幅に、導体幅を設定することができる。
【0074】
また、この発明は、電気抵抗値の高い中心導体のポートに高抵抗率の材料を用いることにより、電気抵抗値の高い中心導体を終端抵抗とすることができ、前記の効果が得られる。
【0075】
また、この発明によれば、電気抵抗値の高い中心導体のポートにメッキ形成した金属膜を用いることにより、電気抵抗値の高い中心導体を終端抵抗とすることができ、前記の効果が得られる。
【0076】
また、この発明によれば、電気抵抗値の高い中心導体のポートを、中心導体の母材上に部分的に金属膜をメッキすることにより、他の構成部品と良好な電気接続を維持したままで、高抵抗の中心導体を構成できる。
【0077】
また、この発明によれば、電気抵抗値の高い中心導体のポートを非直線形状に形成することにより、任意の抵抗値となるように任意の長さで任意の幅に中心導体を形成できる。
【0078】
また、この発明は、電気抵抗値の高い中心導体のポートの抵抗値を0.4〜10Ωとすることにより、所定のアイソレーション帯域幅を有し、且つ、加工の容易なアイソレータが構成できる。
【0079】
また、この発明によれば、前記アイソレータを備えることにより、小型で低損失の通信装置を構成することができる。
【図面の簡単な説明】
【図1】第1の実施形態に係るアイソレータの平面断面図および等価回路図
【図2】第1の実施形態に係るアイソレータの中心導体展開図
【図3】第1の実施形態に係るアイソレータのアイソレーション特性図
【図4】第2の実施形態に係るアイソレータの平面断面図および等価回路図
【図5】第3の実施形態に係るアイソレータの平面断面図および等価回路図
【図6】第4の実施形態に係るアイソレータの平面断面図および等価回路図
【図7】第5の実施形態に係るアイソレータの平面断面図および等価回路図
【図8】第6の実施形態に係る通信装置のブロック図
【図9】従来のアイソレータの平面断面図および等価回路図
【符号の説明】
1−フェライト
100−アイソレータの終端側ポート
104−アイソレータの入力側ポート
105−アイソレータの出力側ポート
2−中心導体
2a−中心導体の終端側ポート
2b−中心導体の入力側ポート
2c−中心導体の出力側ポート
3−筐体
4−入力端子
5−出力端子
6−接地電極
C1〜C3−コンデンサ
R−固定抵抗器
L−中心導体のインダクタンス
H−磁界
Claims (8)
- フェライトに中心導体の複数のポートを交差させて配置してなる磁性組立体と、該磁性組立体に静磁界を印加する永久磁石と、前記中心導体の各ポートに接続した整合回路とを有するアイソレータにおいて、
前記中心導体の複数のポートのうちの一つのポートで終端抵抗を構成し、他のポートよりも電気抵抗値を高くして成るアイソレータ。 - 前記電気抵抗値の高い中心導体のポートの材料を、他の中心導体と異なる材料で構成して成る請求項1に記載のアイソレータ。
- 前記電気抵抗値の高い中心導体のポートを、高抵抗率の材料で構成して成る請求項1または2に記載のアイソレータ。
- 前記電気抵抗値の高い中心導体のポートを、前記中心導体の母材上に金属膜をメッキして成る請求項1〜3のいずれかに記載のアイソレータ。
- 前記電気抵抗値の高い中心導体のポートを、前記中心導体の母材上に部分的に金属膜をメッキして成る請求項1〜4のいずれかに記載のアイソレータ。
- 前記電気抵抗値の高い中心導体のポートを、非直線形状に形成して成る請求項1〜5のいずれかに記載のアイソレータ。
- 前記電気抵抗値の高い中心導体のポートの抵抗値が、0.4〜10Ωである請求項1〜6のいずれかに記載のアイソレータ。
- 請求項1〜7のうちいずれか一つに記載のアイソレータを備えた通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001005180A JP4438228B2 (ja) | 2001-01-12 | 2001-01-12 | アイソレータおよび通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001005180A JP4438228B2 (ja) | 2001-01-12 | 2001-01-12 | アイソレータおよび通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217608A JP2002217608A (ja) | 2002-08-02 |
JP4438228B2 true JP4438228B2 (ja) | 2010-03-24 |
Family
ID=18873256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001005180A Expired - Lifetime JP4438228B2 (ja) | 2001-01-12 | 2001-01-12 | アイソレータおよび通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4438228B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4844625B2 (ja) * | 2008-12-19 | 2011-12-28 | 株式会社村田製作所 | 非可逆回路素子 |
-
2001
- 2001-01-12 JP JP2001005180A patent/JP4438228B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002217608A (ja) | 2002-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6236288B1 (en) | Dielectric filter having at least one stepped resonator hole with a recessed or protruding portion, the stepped resonator hole extending from a mounting surface | |
US6177852B1 (en) | Dielectric filter, dielectric duplexer, and transceiver | |
JPH11186819A (ja) | 帯域阻止フィルタ及びデュプレクサ | |
JP4438228B2 (ja) | アイソレータおよび通信装置 | |
JP3548822B2 (ja) | 非可逆回路素子および通信装置 | |
US7075388B2 (en) | Ceramic RF triplexer | |
JP3384367B2 (ja) | 非可逆回路素子及び通信機装置 | |
JP4345254B2 (ja) | 非可逆回路素子及び通信装置 | |
JP3539351B2 (ja) | 非可逆回路素子の製造方法 | |
JP2003142903A (ja) | 非可逆回路素子及び通信装置 | |
US6573809B1 (en) | Dielectric resonator device, dielectric duplexer, and communication apparatus incorporating same | |
JP3649161B2 (ja) | 中心電極組立体、非可逆回路素子及び通信装置 | |
JP2001203507A (ja) | 非可逆回路素子及び通信機装置 | |
JP3395748B2 (ja) | 非可逆回路素子及び通信機装置 | |
JP4348875B2 (ja) | 非可逆回路素子及び通信装置 | |
JP2002237701A (ja) | 導波管型誘電体フィルタ | |
JP2001358504A (ja) | 非可逆回路素子および通信装置 | |
JP2002198706A (ja) | アイソレータおよび通信装置 | |
JPH09214213A (ja) | ストリップライン型高周波部品 | |
JP2000068717A (ja) | 誘電体共振部品、誘電体フィルタ、アンテナ共用器、複合フィルタ及び通信機装置 | |
JP2000077907A (ja) | 誘電体フィルタ | |
JP2002135008A (ja) | 非可逆回路素子および通信装置 | |
JP2002135007A (ja) | 非可逆回路素子および通信装置 | |
JPH088606A (ja) | 誘電体フィルタ及び誘電体デュプレクサ | |
JP2002204104A (ja) | 導波管型誘電体フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4438228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140115 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |