JP2002132231A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002132231A JP2002132231A JP2000330228A JP2000330228A JP2002132231A JP 2002132231 A JP2002132231 A JP 2002132231A JP 2000330228 A JP2000330228 A JP 2000330228A JP 2000330228 A JP2000330228 A JP 2000330228A JP 2002132231 A JP2002132231 A JP 2002132231A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital signal
- signal processing
- power supply
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Television Receiver Circuits (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 垂直ブランキング期間と映像期間との消費電
流の差異に起因する電源電圧の変動が表示画面に影響を
与える。 【解決手段】 複数の処理ブロックに分割されたデジタ
ル信号処理回路と、複数の遅延回路を有し、前記処理ブ
ロックにて処理された映像信号を前記遅延回路にて遅延
させ、順次後段の処理ブロックに対して出力する構成と
した。これにより、垂直周期におけるデジタル信号処理
回路の動作率の変化が抑制され、電源電圧の変動が抑え
られる。
流の差異に起因する電源電圧の変動が表示画面に影響を
与える。 【解決手段】 複数の処理ブロックに分割されたデジタ
ル信号処理回路と、複数の遅延回路を有し、前記処理ブ
ロックにて処理された映像信号を前記遅延回路にて遅延
させ、順次後段の処理ブロックに対して出力する構成と
した。これにより、垂直周期におけるデジタル信号処理
回路の動作率の変化が抑制され、電源電圧の変動が抑え
られる。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル映像信号
処理を用いたテレビジョン受信機に関するもので、特
に、液晶表示装置に関するものある。
処理を用いたテレビジョン受信機に関するもので、特
に、液晶表示装置に関するものある。
【０００２】
【従来の技術】近年、テレビジョン受信機は、マルチ画
面の処理や、３次元Ｙ／Ｃ分離や巡廻型ノイズリダクシ
ョンといった処理をデジタル映像信号処理によって行っ
ている。特に最近ではＮＴＳＣのインターレース映像を
プログレッシブ映像に変換して表示するものも増え、映
像信号処理回路のデジタル化は急激に進行し、同期処理
や色復調などの入力段の処理から、ＣＲＴ等への出力段
であるマトリクス回路までフルデジタル化される場合も
多い。
面の処理や、３次元Ｙ／Ｃ分離や巡廻型ノイズリダクシ
ョンといった処理をデジタル映像信号処理によって行っ
ている。特に最近ではＮＴＳＣのインターレース映像を
プログレッシブ映像に変換して表示するものも増え、映
像信号処理回路のデジタル化は急激に進行し、同期処理
や色復調などの入力段の処理から、ＣＲＴ等への出力段
であるマトリクス回路までフルデジタル化される場合も
多い。
【０００３】図３はテレビジョン受信機のデジタル信号
処理回路の一例を示すブロック図である。
処理回路の一例を示すブロック図である。
【０００４】図３において、１１は図示しないチューナ
からのＮＴＳＣ信号や外部機器からの映像信号をデジタ
ル信号に変換するＡ／Ｄコンバータ、１２はデジタル化
されたコンポジットビデオ信号を輝度信号と色信号に分
離するためのＹ／Ｃ分離回路。１３は色信号を色差信号
にデコードする色復調回路、１４は信号のノイズ成分を
除去するノイズリダクション回路、１５はインターレー
ス映像をプログレッシブ映像に変換するＩ−Ｐ変換回
路、１６は映像の輪郭等を補正する画質補正回路、１７
は輝度、色差信号をＲＧＢ信号に変換するマトリクス回
路である。
からのＮＴＳＣ信号や外部機器からの映像信号をデジタ
ル信号に変換するＡ／Ｄコンバータ、１２はデジタル化
されたコンポジットビデオ信号を輝度信号と色信号に分
離するためのＹ／Ｃ分離回路。１３は色信号を色差信号
にデコードする色復調回路、１４は信号のノイズ成分を
除去するノイズリダクション回路、１５はインターレー
ス映像をプログレッシブ映像に変換するＩ−Ｐ変換回
路、１６は映像の輪郭等を補正する画質補正回路、１７
は輝度、色差信号をＲＧＢ信号に変換するマトリクス回
路である。
【０００５】これらの信号処理ブロックにおいて処理さ
れた映像信号は、液晶テレビ等のデジタル表示デバイス
であればデジタル信号のまま液晶パネルに接続される
が、ＣＲＴ等のアナログの表示デバイスであれば、更に
後段にＤ／Ａ変換や、映像増幅等の処理が必要である。
なおこのブロック図は映像信号の主な処理過程を示すも
ので、実際のテレビジョン受像機では更に多くのデジタ
ル信号処理回路が備えられている。
れた映像信号は、液晶テレビ等のデジタル表示デバイス
であればデジタル信号のまま液晶パネルに接続される
が、ＣＲＴ等のアナログの表示デバイスであれば、更に
後段にＤ／Ａ変換や、映像増幅等の処理が必要である。
なおこのブロック図は映像信号の主な処理過程を示すも
ので、実際のテレビジョン受像機では更に多くのデジタ
ル信号処理回路が備えられている。
【０００６】また図４はテレビジョン受像機のデジタル
信号処理回路への電源供給を示すブロック図である。４
１は電源回路、４２は電源の伝送路のインピーダンス
Ｚ、４３はデジタル信号処理回路である。
信号処理回路への電源供給を示すブロック図である。４
１は電源回路、４２は電源の伝送路のインピーダンス
Ｚ、４３はデジタル信号処理回路である。
【０００７】
【発明が解決しようとする課題】上記のようなテレビジ
ョン受像機において、デジタル信号処理回路４３には図
３に示すように多くの信号処理ブロックが存在し、基本
的に入力される映像信号から得られる水平同期信号、垂
直同期信号を基準に動作している。また特に近年は高画
質化のため、フレームメモリを複数使用するなど信号処
理回路の規模が大きくなるとともに、従来の２７ＭＨｚ
程度であった動作周波数も１００ＭＨｚ程度にまで上昇
するなどして、消費電力が従来から一気に大きくなって
きている。その結果信号処理回路が集中して動作する映
像期間と、動作率の低下する垂直ブランキング期間とで
デジタル信号処理回路４３に供給される電流が大きく変
化する。一方電源ラインにはインピーダンスＺが少なか
らず存在し、大電流が流れた場合電圧降下は無視できな
いものである。前述した様にデジタル信号処理回路４３
に供給される電流は垂直ブランキング期間と映像期間で
大きく変化するので、デジタル信号処理回路４３の電源
電圧は図５のように変化してしまう。
ョン受像機において、デジタル信号処理回路４３には図
３に示すように多くの信号処理ブロックが存在し、基本
的に入力される映像信号から得られる水平同期信号、垂
直同期信号を基準に動作している。また特に近年は高画
質化のため、フレームメモリを複数使用するなど信号処
理回路の規模が大きくなるとともに、従来の２７ＭＨｚ
程度であった動作周波数も１００ＭＨｚ程度にまで上昇
するなどして、消費電力が従来から一気に大きくなって
きている。その結果信号処理回路が集中して動作する映
像期間と、動作率の低下する垂直ブランキング期間とで
デジタル信号処理回路４３に供給される電流が大きく変
化する。一方電源ラインにはインピーダンスＺが少なか
らず存在し、大電流が流れた場合電圧降下は無視できな
いものである。前述した様にデジタル信号処理回路４３
に供給される電流は垂直ブランキング期間と映像期間で
大きく変化するので、デジタル信号処理回路４３の電源
電圧は図５のように変化してしまう。
【０００８】垂直ブランキング期間の電源電圧変動は、
映像信号がないため影響が出にくいとも言えるが、実際
には図５に示すように、垂直ブランキング期間が終わっ
ても、所定の電源電圧に戻るのに時間がかかるので、画
面の上部に影響が出る可能性がある。Ａ／Ｄコンバータ
等のアナログ部と、その他多くのデジタル部は電源を分
離して設計される場合も多いが、デジタル部に関しては
一般にＬＳＩに集積されており電源が共通に取り扱われ
る事が大半である。また一般にデジタル回路はアナログ
回路と比較して電源電圧変動の影響を受けにくい面もあ
るが、クロック信号の立ち上がりや立下りエッジの位相
などスピードに関係するパラメータは電源電圧に大きく
依存する。具体的には色信号の位相を基準に動作する色
復調回路１３はデジタル化されていても電源電圧変動の
影響を受けやすく、電源電圧変動の影響の残る画面上部
において色変わりとなって現れる場合があった。また２
系統の映像信号を同時に表示するテレビジョン受像機で
は、それぞれの系統で映像信号の位相、言いかえれば垂
直ブランキング期間が異なるため、画面に影響を与えや
すい。
映像信号がないため影響が出にくいとも言えるが、実際
には図５に示すように、垂直ブランキング期間が終わっ
ても、所定の電源電圧に戻るのに時間がかかるので、画
面の上部に影響が出る可能性がある。Ａ／Ｄコンバータ
等のアナログ部と、その他多くのデジタル部は電源を分
離して設計される場合も多いが、デジタル部に関しては
一般にＬＳＩに集積されており電源が共通に取り扱われ
る事が大半である。また一般にデジタル回路はアナログ
回路と比較して電源電圧変動の影響を受けにくい面もあ
るが、クロック信号の立ち上がりや立下りエッジの位相
などスピードに関係するパラメータは電源電圧に大きく
依存する。具体的には色信号の位相を基準に動作する色
復調回路１３はデジタル化されていても電源電圧変動の
影響を受けやすく、電源電圧変動の影響の残る画面上部
において色変わりとなって現れる場合があった。また２
系統の映像信号を同時に表示するテレビジョン受像機で
は、それぞれの系統で映像信号の位相、言いかえれば垂
直ブランキング期間が異なるため、画面に影響を与えや
すい。
【０００９】垂直ブランキング期間に同期した電源電圧
の変動は６０Ｈｚという低い周期で発生するため、大容
量のコンデンサでも安定化効果は得られ難いため、上記
の対策には基本的に電源ラインのインピーダンスＺを出
来るだけ小さくなるように設計することであるが、基板
のパターン設計上の限界等で十分な対策効果が得られな
い事もある。また特開平９−１８８０７号公報、特開平
９−６５２４４号公報にも対策案として、消費電流の減
少する垂直ブランキング期間にダミー電流を流す案や垂
直ブランキング期間に電源電圧を下げる案が示される
が、前者は消費電力を増大させる方向であり、後者は電
源の制御回路が複雑化を伴う。また電源ラインのインピ
ーダンスのばらつきや、表示する映像の違い、映像フォ
ーマットの違いなどの関係で、電圧を一定に保つのは困
難である。
の変動は６０Ｈｚという低い周期で発生するため、大容
量のコンデンサでも安定化効果は得られ難いため、上記
の対策には基本的に電源ラインのインピーダンスＺを出
来るだけ小さくなるように設計することであるが、基板
のパターン設計上の限界等で十分な対策効果が得られな
い事もある。また特開平９−１８８０７号公報、特開平
９−６５２４４号公報にも対策案として、消費電流の減
少する垂直ブランキング期間にダミー電流を流す案や垂
直ブランキング期間に電源電圧を下げる案が示される
が、前者は消費電力を増大させる方向であり、後者は電
源の制御回路が複雑化を伴う。また電源ラインのインピ
ーダンスのばらつきや、表示する映像の違い、映像フォ
ーマットの違いなどの関係で、電圧を一定に保つのは困
難である。
【００１０】
【課題を解決するための手段】この課題を解決するため
に本発明は、映像信号のデジタル処理を行うテレビジョ
ン受信機において、複数の処理ブロックに分割されたデ
ジタル信号処理回路と、複数の遅延回路を有し、前記処
理ブロックにて処理された映像信号を前記遅延回路にて
遅延させ、順次後段の処理ブロックに対して出力する構
成とする事により、垂直周期におけるデジタル信号処理
回路の動作率の変化を抑制した事を特徴としており、デ
ジタル信号処理回路の動作率の低下する垂直ブランキン
グ期間に相当する期間を、各処理ブロック毎に変えるこ
とにより、デジタル信号処理回路の消費電流の変化を抑
制する事が可能である。その結果電源ラインのインピー
ダンスによって生じる電圧降下がほぼ一定となり、安定
した電源電圧でデジタル信号処理回路が動作する事によ
り、安定した表示性能を有するテレビジョン受信機が実
現可能である。
に本発明は、映像信号のデジタル処理を行うテレビジョ
ン受信機において、複数の処理ブロックに分割されたデ
ジタル信号処理回路と、複数の遅延回路を有し、前記処
理ブロックにて処理された映像信号を前記遅延回路にて
遅延させ、順次後段の処理ブロックに対して出力する構
成とする事により、垂直周期におけるデジタル信号処理
回路の動作率の変化を抑制した事を特徴としており、デ
ジタル信号処理回路の動作率の低下する垂直ブランキン
グ期間に相当する期間を、各処理ブロック毎に変えるこ
とにより、デジタル信号処理回路の消費電流の変化を抑
制する事が可能である。その結果電源ラインのインピー
ダンスによって生じる電圧降下がほぼ一定となり、安定
した電源電圧でデジタル信号処理回路が動作する事によ
り、安定した表示性能を有するテレビジョン受信機が実
現可能である。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、映像信号のデジタル処理を行うテレビジョン受信機
において、複数の処理ブロックに分割されたデジタル信
号処理回路と、複数の遅延回路を有し、前記処理ブロッ
クにて処理された映像信号を前記遅延回路にて遅延さ
せ、順次後段の処理ブロックに対して出力する構成とす
る事により、垂直周期におけるデジタル信号処理回路の
動作率の変化を抑制した事を特徴としており、デジタル
信号処理回路の動作率の低い映像信号の無い期間を、各
処理ブロック毎に変えることにより、デジタル信号処理
回路の消費電流の変化を抑制する事が可能である。その
結果電源ラインに存在するインピーダンスＺによって生
じる電圧降下がほぼ一定となり、安定した電源電圧でデ
ジタル信号処理回路が動作する事により、安定した表示
性能を有するテレビジョン受信機が実現可能となるとい
う作用を有する。
は、映像信号のデジタル処理を行うテレビジョン受信機
において、複数の処理ブロックに分割されたデジタル信
号処理回路と、複数の遅延回路を有し、前記処理ブロッ
クにて処理された映像信号を前記遅延回路にて遅延さ
せ、順次後段の処理ブロックに対して出力する構成とす
る事により、垂直周期におけるデジタル信号処理回路の
動作率の変化を抑制した事を特徴としており、デジタル
信号処理回路の動作率の低い映像信号の無い期間を、各
処理ブロック毎に変えることにより、デジタル信号処理
回路の消費電流の変化を抑制する事が可能である。その
結果電源ラインに存在するインピーダンスＺによって生
じる電圧降下がほぼ一定となり、安定した電源電圧でデ
ジタル信号処理回路が動作する事により、安定した表示
性能を有するテレビジョン受信機が実現可能となるとい
う作用を有する。
【００１２】本発明の請求項２に記載の発明は、遅延回
路における遅延を量が垂直ブランキング期間に相当する
ものである事を特徴とした請求項１記載のテレビジョン
受信機であり、特に信号処理回路の動作率の低下する垂
直ブランキング期間に相当する時間だけ映像信号を順次
遅延させていく事により、最も効率的に電源電圧の変動
を抑え安定した表示性能を有するテレビジョン受信機を
実現できるという作用を有する。
路における遅延を量が垂直ブランキング期間に相当する
ものである事を特徴とした請求項１記載のテレビジョン
受信機であり、特に信号処理回路の動作率の低下する垂
直ブランキング期間に相当する時間だけ映像信号を順次
遅延させていく事により、最も効率的に電源電圧の変動
を抑え安定した表示性能を有するテレビジョン受信機を
実現できるという作用を有する。
【００１３】本発明の請求項３記載の発明は、処理ブロ
ックおよび遅延回路は同一のＬＳＩに集積されている事
を特徴とした請求項１および請求項２記載のテレビジョ
ン受信機であり、複数の遅延回路を搭載するコストをほ
とんど気にする事無く、同様に安定した表示性能を有す
るテレビジョン受信機を実現できるという作用を有す
る。
ックおよび遅延回路は同一のＬＳＩに集積されている事
を特徴とした請求項１および請求項２記載のテレビジョ
ン受信機であり、複数の遅延回路を搭載するコストをほ
とんど気にする事無く、同様に安定した表示性能を有す
るテレビジョン受信機を実現できるという作用を有す
る。
【００１４】（実施の形態）以下に、本発明の請求項
１、請求項２および請求項３に記載された発明の実施の
形態について、図１および図２を用いて説明する。
１、請求項２および請求項３に記載された発明の実施の
形態について、図１および図２を用いて説明する。
【００１５】図１はテレビジョン受信機のデジタル映像
処理回路を示すブロック図である。
処理回路を示すブロック図である。
【００１６】同図において１１は図示しないチューナか
らのＮＴＳＣ信号やＶＴＲ等の外部機器からの映像信号
をデジタル信号に変換するＡ／Ｄコンバータ、１２はデ
ジタル化されたコンポジットビデオ信号を輝度信号と色
信号に分離するためのＹ／Ｃ分離回路。１３は色信号を
色差信号にデコードする色復調回路、１４は信号のノイ
ズ成分を除去するノイズリダクション回路、１５はイン
ターレース映像をプログレッシブ映像に変換するＩ−Ｐ
変換回路、１５は映像の輪郭等を補正する画質補正回
路、１６は輝度、色差信号をＲＧＢ信号に変換するマト
リクス回路である。
らのＮＴＳＣ信号やＶＴＲ等の外部機器からの映像信号
をデジタル信号に変換するＡ／Ｄコンバータ、１２はデ
ジタル化されたコンポジットビデオ信号を輝度信号と色
信号に分離するためのＹ／Ｃ分離回路。１３は色信号を
色差信号にデコードする色復調回路、１４は信号のノイ
ズ成分を除去するノイズリダクション回路、１５はイン
ターレース映像をプログレッシブ映像に変換するＩ−Ｐ
変換回路、１５は映像の輪郭等を補正する画質補正回
路、１６は輝度、色差信号をＲＧＢ信号に変換するマト
リクス回路である。
【００１７】ここで各信号処理ブロックの間には２０Ｈ
（１Ｈを１水平周期とし、２０Ｈは概ねＮＴＳＣ信号の
垂直ブランキング期間に相当する）の遅延を生じる遅延
回路１８〜２４が挿入され、映像信号を遅延して後段の
処理ブロックに出力する構成をとっている。２０Ｈの遅
延回路はラインメモリを必要なライン分持つ事で実現で
きる。本実施の形態では、より単純に遅延回路を構成す
る方法としてＦＩＦＯメモリを使用している。遅延回路
１８〜２４により、有効な映像信号の存在しない垂直ブ
ランキング期間に相当するタイミングは後段の処理ブロ
ックに進むにしたがって遅れを生じている。
（１Ｈを１水平周期とし、２０Ｈは概ねＮＴＳＣ信号の
垂直ブランキング期間に相当する）の遅延を生じる遅延
回路１８〜２４が挿入され、映像信号を遅延して後段の
処理ブロックに出力する構成をとっている。２０Ｈの遅
延回路はラインメモリを必要なライン分持つ事で実現で
きる。本実施の形態では、より単純に遅延回路を構成す
る方法としてＦＩＦＯメモリを使用している。遅延回路
１８〜２４により、有効な映像信号の存在しない垂直ブ
ランキング期間に相当するタイミングは後段の処理ブロ
ックに進むにしたがって遅れを生じている。
【００１８】図２は各処理ブロックで消費される電流を
模式的に示したものである。ブロック毎に遅延回路を持
たない従来の回路構成では、ほぼ全ての処理ブロックが
同一の垂直同期信号を基準に動作するため、各処理ブロ
ックにて消費する電流は前述のようにほぼ一時に増減す
るのに対し、本発明の映像処理回路においては、前段の
ブロックから順に（Ａ）Ａ／Ｄ変換回路１１の電流、
（Ｂ）Ｙ／Ｃ分離回路１２の電流、（Ｃ）色復調回路に
おける電流・・・と処理が軽くなり電流量の減少する期
間がずれていくので、デジタル映像処理回路全体で消費
する電流量の変化が少なくなる。
模式的に示したものである。ブロック毎に遅延回路を持
たない従来の回路構成では、ほぼ全ての処理ブロックが
同一の垂直同期信号を基準に動作するため、各処理ブロ
ックにて消費する電流は前述のようにほぼ一時に増減す
るのに対し、本発明の映像処理回路においては、前段の
ブロックから順に（Ａ）Ａ／Ｄ変換回路１１の電流、
（Ｂ）Ｙ／Ｃ分離回路１２の電流、（Ｃ）色復調回路に
おける電流・・・と処理が軽くなり電流量の減少する期
間がずれていくので、デジタル映像処理回路全体で消費
する電流量の変化が少なくなる。
【００１９】なおここで遅延回路の遅延は２０Ｈとして
いるが、その限りではない。また遅延回路１８〜２４は
同じものでなくても良いし、むしろ各処理ブロックでの
動作周波数や映像信号のｂｉｔ数などが異なっていれば
それに応じて設計されるものである。また現在はＹ／Ｃ
分離回路用やＩ−Ｐ変換回路における動き検出用など複
数のフレームメモリを持つ回路が多く、遅延回路１８〜
２４を構成するメモリ程度であれば、映像処理用のＬＳ
Ｉに内蔵する事でコストアップを最小に抑えつつ回路動
作の安性をを大幅に向上する事が可能である。
いるが、その限りではない。また遅延回路１８〜２４は
同じものでなくても良いし、むしろ各処理ブロックでの
動作周波数や映像信号のｂｉｔ数などが異なっていれば
それに応じて設計されるものである。また現在はＹ／Ｃ
分離回路用やＩ−Ｐ変換回路における動き検出用など複
数のフレームメモリを持つ回路が多く、遅延回路１８〜
２４を構成するメモリ程度であれば、映像処理用のＬＳ
Ｉに内蔵する事でコストアップを最小に抑えつつ回路動
作の安性をを大幅に向上する事が可能である。
【００２０】
【発明の効果】本発明によれば、結果的に電源の負荷電
流の変化と電源ラインのインピーダンスの影響で生じる
信号処理回路の電源電圧の変動がほとんどなくなり、各
回路が安定して動作するようになる。またマルチ画面対
応のテレビジョン受信機においても、片方の映像処理が
他方の処理に与える影響を抑え、高画質の表示性能を有
するテレビジョン受像機が実現可能となる。
流の変化と電源ラインのインピーダンスの影響で生じる
信号処理回路の電源電圧の変動がほとんどなくなり、各
回路が安定して動作するようになる。またマルチ画面対
応のテレビジョン受信機においても、片方の映像処理が
他方の処理に与える影響を抑え、高画質の表示性能を有
するテレビジョン受像機が実現可能となる。
【図１】本発明の実施の形態を表すテレビジョン受信機
のデジタル信号処理回路を示すブロック図
のデジタル信号処理回路を示すブロック図
【図２】デジタル信号処理回路における各処理ブロック
での消費電流およびデジタル信号処理回路の電源電圧を
示すグラフ
での消費電流およびデジタル信号処理回路の電源電圧を
示すグラフ
【図３】従来のテレビジョン受信機のデジタル信号処理
回路を示すブロック図
回路を示すブロック図
【図４】デジタル信号処理回路への電源供給を示すブロ
ック処理図
ック処理図
【図５】従来のテレビジョン受信機のデジタル信号処理
回路での消費電流および電源電圧の変動を示すグラフ
回路での消費電流および電源電圧の変動を示すグラフ
１１ Ａ／Ｄコンバータ １２ Ｙ／Ｃ分離回路 １３ 色復調回路 １４ ノイズリダクション回路 １５ Ｉ−Ｐ変換回路 １６ 画質補正回路 １７ マトリクス回路 １８，１９，２０，２１，２２，２３，２４ 遅延回路 ４１ 電源回路 ４２ インピーダンスＺ ４３ デジタル信号処理回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC01 NC13 NC14 NC24 NC28 NC62 ND01 ND34 5C006 AA01 AB05 AF73 AF78 BB11 BC12 BF07 BF44 FA22 FA25 FA26 5C026 EA04 5C080 AA10 BB05 DD05 DD30 EE28 GG09 JJ02 JJ04 KK43
Claims (3)
- 【請求項１】 複数の処理ブロックに分割されたデジタ
ル信号処理回路と、複数の遅延回路を有し、前記処理ブ
ロックにて処理された映像信号を前記遅延回路にて遅延
させ、順次後段の処理ブロックに対して出力する構成と
する事により、垂直周期におけるデジタル信号処理回路
の動作率の変化を抑制した事を特徴とするテレビジョン
受信機。 - 【請求項２】 遅延回路における遅延量が垂直ブランキ
ング期間に相当するものである事を特徴とした請求項１
記載のテレビジョン受信機。 - 【請求項３】 処理ブロックおよび遅延回路は同一のＬ
ＳＩに集積されている事を特徴とする請求項１および請
求項２記載のテレビジョン受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330228A JP2002132231A (ja) | 2000-10-30 | 2000-10-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000330228A JP2002132231A (ja) | 2000-10-30 | 2000-10-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002132231A true JP2002132231A (ja) | 2002-05-09 |
Family
ID=18806788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000330228A Pending JP2002132231A (ja) | 2000-10-30 | 2000-10-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002132231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016051680A1 (ja) * | 2014-09-29 | 2016-04-07 | 株式会社Ｊｏｌｅｄ | 映像表示装置、映像表示方法、及びプログラム |
-
2000
- 2000-10-30 JP JP2000330228A patent/JP2002132231A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016051680A1 (ja) * | 2014-09-29 | 2016-04-07 | 株式会社Ｊｏｌｅｄ | 映像表示装置、映像表示方法、及びプログラム |
| JPWO2016051680A1 (ja) * | 2014-09-29 | 2017-07-06 | 株式会社Ｊｏｌｅｄ | 映像表示装置、映像表示方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7982810B2 (en) | Panel-type image display device and liquid crystal television | |
| JP2696695B2 (ja) | ビデオ信号処理システム | |
| JP4646446B2 (ja) | 映像信号処理装置 | |
| JP2645337B2 (ja) | サンプル・データ処理装置 | |
| JPH05244532A (ja) | サブサンプリング信号発生装置 | |
| JP3144860B2 (ja) | 映像信号処理装置 | |
| JPH07118787B2 (ja) | ビデオ信号処理装置 | |
| US7626601B2 (en) | Video signal processing apparatus and video signal processing method | |
| JP4445122B2 (ja) | ２タップ／３タップフリッカフィルタリングのためのシステム及び方法 | |
| JPH06165212A (ja) | ビデオ信号処理用集積回路 | |
| US20130271650A1 (en) | Video display apparatus and video processing method | |
| JP2003018614A (ja) | 映像信号処理装置 | |
| JP2008028507A (ja) | 画像補正回路、画像補正方法および画像表示装置 | |
| JP2002132231A (ja) | 液晶表示装置 | |
| EP2495963A2 (en) | Video display apparatus and video processing method | |
| JP3935945B2 (ja) | 補助画像と主画像を合成する装置 | |
| KR970010396B1 (ko) | 티브이의 자화면 화질 보상 회로 | |
| JPH01264376A (ja) | 複数画面を表示可能とする信号処理回路 | |
| JP2002258814A (ja) | 液晶駆動装置 | |
| US7432982B2 (en) | OSD insert circuit | |
| JP3052682U (ja) | 映像装置 | |
| JPS62128288A (ja) | 高精細テレビジヨン方式の動き検出回路 | |
| DeFrancesco et al. | Digital processing of TV signals: system overview of a new IC solution | |
| JP2003189261A (ja) | 映像信号表示処理装置 | |
| KR100215095B1 (ko) | 수평상관 관계를 이용한 y/c 분리회로 |