JP2002124434A - 電子回路ユニット - Google Patents
電子回路ユニットInfo
- Publication number
- JP2002124434A JP2002124434A JP2000316750A JP2000316750A JP2002124434A JP 2002124434 A JP2002124434 A JP 2002124434A JP 2000316750 A JP2000316750 A JP 2000316750A JP 2000316750 A JP2000316750 A JP 2000316750A JP 2002124434 A JP2002124434 A JP 2002124434A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film capacitor
- electronic circuit
- thin
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 小型化に好適でシールドカバーも省略できる
電子回路ユニットを提供すること。 【解決手段】 アルミナ基板１上に第１の薄膜コンデン
サＣ１や薄膜抵抗等の回路素子と配線パターンを形成す
ると共に、この配線パターンの一部をアルミナ基板１の
端面から裏面まで延出してグランド電極５と電源電圧部
６を形成する。さらに、アルミナ基板１上に薄膜形成さ
れた各回路素子を覆うように絶縁層７を形成し、この絶
縁層７上に第２の薄膜コンデンサＣ２を形成することに
より、第２の薄膜コンデンサＣ２によってアルミナ基板
１上の回路素子を覆うように構成する。この第２の薄膜
コンデンサＣ２は下部電極８と誘電体９および上部電極
１０を順次積層したパスコンであり、下部電極８を電源
電圧部６に導通する配線パターン上に接続し、上部電極
１０をグランド電極５に導通する配線パターン上に接続
する。
電子回路ユニットを提供すること。 【解決手段】 アルミナ基板１上に第１の薄膜コンデン
サＣ１や薄膜抵抗等の回路素子と配線パターンを形成す
ると共に、この配線パターンの一部をアルミナ基板１の
端面から裏面まで延出してグランド電極５と電源電圧部
６を形成する。さらに、アルミナ基板１上に薄膜形成さ
れた各回路素子を覆うように絶縁層７を形成し、この絶
縁層７上に第２の薄膜コンデンサＣ２を形成することに
より、第２の薄膜コンデンサＣ２によってアルミナ基板
１上の回路素子を覆うように構成する。この第２の薄膜
コンデンサＣ２は下部電極８と誘電体９および上部電極
１０を順次積層したパスコンであり、下部電極８を電源
電圧部６に導通する配線パターン上に接続し、上部電極
１０をグランド電極５に導通する配線パターン上に接続
する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板に薄膜コンデ
ンサを含む種々の薄膜回路素子が搭載された面実装タイ
プの電子回路ユニットに係り、特に、高周波デバイスと
して用いて好適な電子回路ユニットに関する。
ンサを含む種々の薄膜回路素子が搭載された面実装タイ
プの電子回路ユニットに係り、特に、高周波デバイスと
して用いて好適な電子回路ユニットに関する。
【０００２】
【従来の技術】一般的に、高周波デバイスとして使用さ
れる電子回路ユニットは、基板上に設けられた導電パタ
ーンの半田ランドにチップ抵抗やチップコンデンサ等の
各種回路部品を半田付けして構成されているが、近年の
集積回路技術の発達に伴って基板上に回路素子を薄膜形
成した小型の電子回路ユニットが開発されている。
れる電子回路ユニットは、基板上に設けられた導電パタ
ーンの半田ランドにチップ抵抗やチップコンデンサ等の
各種回路部品を半田付けして構成されているが、近年の
集積回路技術の発達に伴って基板上に回路素子を薄膜形
成した小型の電子回路ユニットが開発されている。
【０００３】このような電子回路ユニットにおいて、必
要とされる回路構成が例えばコンデンサや抵抗等の複数
の回路素子を含む場合、基板上の有効エリア内に薄膜コ
ンデンサと薄膜抵抗および配線パターンを薄膜形成する
という手法が採用されている。ここで、薄膜コンデンサ
は下部電極と誘電体および上部電極を順次積層したもの
で、下部電極と上部電極は配線パターンの一部によって
構成されている。また、薄膜抵抗は一対の電極間に抵抗
膜を薄膜形成したもので、これら電極も配線パターンの
一部によって構成されている。
要とされる回路構成が例えばコンデンサや抵抗等の複数
の回路素子を含む場合、基板上の有効エリア内に薄膜コ
ンデンサと薄膜抵抗および配線パターンを薄膜形成する
という手法が採用されている。ここで、薄膜コンデンサ
は下部電極と誘電体および上部電極を順次積層したもの
で、下部電極と上部電極は配線パターンの一部によって
構成されている。また、薄膜抵抗は一対の電極間に抵抗
膜を薄膜形成したもので、これら電極も配線パターンの
一部によって構成されている。
【０００４】
【発明が解決しようとする課題】前述した従来の電子回
路ユニットによれば、コンデンサや抵抗等を含む複数の
回路素子が基板上に薄膜形成されているため、ある程度
の小型化を実現することは可能であるが、必要とされる
回路素子の一部が容量の大きな薄膜コンデンサを含む場
合、特に、薄膜コンデンサが電源電圧のリップルを除去
するためのパスコン（バイパスコンデンサ）である場
合、このパスコンによって基板上の限られた有効エリア
が大きく占有されてしまい、電子回路ユニットのさらな
る小型化という点で改善の余地があった。
路ユニットによれば、コンデンサや抵抗等を含む複数の
回路素子が基板上に薄膜形成されているため、ある程度
の小型化を実現することは可能であるが、必要とされる
回路素子の一部が容量の大きな薄膜コンデンサを含む場
合、特に、薄膜コンデンサが電源電圧のリップルを除去
するためのパスコン（バイパスコンデンサ）である場
合、このパスコンによって基板上の限られた有効エリア
が大きく占有されてしまい、電子回路ユニットのさらな
る小型化という点で改善の余地があった。
【０００５】また、この種の電子回路ユニットを例えば
高周波デバイスとして使用する場合、前述した従来技術
においては、導電性の金属薄板からなるシールドカバー
を基板に被せて半田付けし、このシールドカバーによっ
て外部への不要な輻射や外部からのノイズの影響等を低
減するようにしていたが、電子回路ユニットの小型化に
伴って基板やシールドカバーの外形寸法が小さくなる
と、シールドカバーを製造すること自体が困難になるば
かりでなく、シールドカバーを基板に取り付ける作業も
困難になるという問題があった。
高周波デバイスとして使用する場合、前述した従来技術
においては、導電性の金属薄板からなるシールドカバー
を基板に被せて半田付けし、このシールドカバーによっ
て外部への不要な輻射や外部からのノイズの影響等を低
減するようにしていたが、電子回路ユニットの小型化に
伴って基板やシールドカバーの外形寸法が小さくなる
と、シールドカバーを製造すること自体が困難になるば
かりでなく、シールドカバーを基板に取り付ける作業も
困難になるという問題があった。
【０００６】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、小型化に好適でシー
ルドカバーも省略できる電子回路ユニットを提供するこ
とにある。
みてなされたもので、その目的は、小型化に好適でシー
ルドカバーも省略できる電子回路ユニットを提供するこ
とにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子回路ユニットは、基板上に回路素子が
薄膜形成されると共に、この回路素子を覆うように薄膜
コンデンサが形成されており、かつ、前記薄膜コンデン
サの上部電極が前記基板に形成されたグランド電極に接
続されていることを特徴としている。
に、本発明の電子回路ユニットは、基板上に回路素子が
薄膜形成されると共に、この回路素子を覆うように薄膜
コンデンサが形成されており、かつ、前記薄膜コンデン
サの上部電極が前記基板に形成されたグランド電極に接
続されていることを特徴としている。
【０００８】このような構成によれば、薄膜コンデンサ
の形成領域の真下に他の回路素子が薄膜形成されるた
め、基板上の面積効率が高まって電子回路ユニットの小
型化を促進することができ、しかも、薄膜コンデンサの
上部電極がグランド電極に接続されているため、薄膜コ
ンデンサにシールド機能を持たせることができる。
の形成領域の真下に他の回路素子が薄膜形成されるた
め、基板上の面積効率が高まって電子回路ユニットの小
型化を促進することができ、しかも、薄膜コンデンサの
上部電極がグランド電極に接続されているため、薄膜コ
ンデンサにシールド機能を持たせることができる。
【０００９】上記の構成において、薄膜コンデンサの下
部電極を基板に形成された電源電圧印加用の電源電圧部
に接続すると、パスコンの容量を大きくして電源電圧の
変動の影響を低減することができる。
部電極を基板に形成された電源電圧印加用の電源電圧部
に接続すると、パスコンの容量を大きくして電源電圧の
変動の影響を低減することができる。
【００１０】また、上記の構成において、薄膜コンデン
サによって覆われる薄膜回路素子の数や種類は特に限定
されないが、基板上に形成された複数の薄膜回路素子を
薄膜コンデンサで覆うように構成することが好ましい。
サによって覆われる薄膜回路素子の数や種類は特に限定
されないが、基板上に形成された複数の薄膜回路素子を
薄膜コンデンサで覆うように構成することが好ましい。
【００１１】
【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明すると、図１は本発明の実施形態例
に係る電子回路ユニットの要部断面図である。
図面を参照して説明すると、図１は本発明の実施形態例
に係る電子回路ユニットの要部断面図である。
【００１２】図１に示すように、本実施形態例に係る電
子回路ユニットでは、アルミナ基板１上に下部電極２と
誘電体３および上部電極４が順次積層されており、これ
ら下部電極２と誘電体３および上部電極４によって第１
の薄膜コンデンサＣ１が形成されている。この薄膜コン
デンサＣ１の下部電極２と上部電極４は配線パターンに
接続されており、上部電極４に接続された配線パターン
はアルミナ基板１の端面から裏面まで延出してグランド
電極５となっている。図示省略されているが、アルミナ
基板１上の他の領域には別の薄膜コンデンサや薄膜抵抗
あるいは薄膜インダクタンス等の回路素子も形成されて
おり、また、配線パターンの一部はアルミナ基板１の端
面から裏面まで延出して電源電圧部６となっている。
子回路ユニットでは、アルミナ基板１上に下部電極２と
誘電体３および上部電極４が順次積層されており、これ
ら下部電極２と誘電体３および上部電極４によって第１
の薄膜コンデンサＣ１が形成されている。この薄膜コン
デンサＣ１の下部電極２と上部電極４は配線パターンに
接続されており、上部電極４に接続された配線パターン
はアルミナ基板１の端面から裏面まで延出してグランド
電極５となっている。図示省略されているが、アルミナ
基板１上の他の領域には別の薄膜コンデンサや薄膜抵抗
あるいは薄膜インダクタンス等の回路素子も形成されて
おり、また、配線パターンの一部はアルミナ基板１の端
面から裏面まで延出して電源電圧部６となっている。
【００１３】さらに、アルミナ基板１上に薄膜形成され
た各回路素子を覆うように絶縁層７が形成されており、
この絶縁層７は電源電圧部６に接続する配線パターンの
一部を除き、アルミナ基板１の有効エリア内のほぼ全面
に形成されている。この絶縁層７上には下部電極８と誘
電体９および上部電極１０が順次積層されており、これ
ら下部電極８と誘電体９および上部電極１０によって第
２の薄膜コンデンサＣ２が形成されている。この薄膜コ
ンデンサＣ２の下部電極８は電源電圧部６に導通する配
線パターン上に接続されており、また、上部電極１０は
グランド電極５に導通する配線パターン上に接続されて
いる。すなわち、第２の薄膜コンデンサＣ２は電源電圧
のリップルを除去するためのパスコン（バイパスコンデ
ンサ）として機能するものであり、第２の薄膜コンデン
サＣ２上にはその上部電極１０の全面を覆うように保護
膜１１が形成されている。
た各回路素子を覆うように絶縁層７が形成されており、
この絶縁層７は電源電圧部６に接続する配線パターンの
一部を除き、アルミナ基板１の有効エリア内のほぼ全面
に形成されている。この絶縁層７上には下部電極８と誘
電体９および上部電極１０が順次積層されており、これ
ら下部電極８と誘電体９および上部電極１０によって第
２の薄膜コンデンサＣ２が形成されている。この薄膜コ
ンデンサＣ２の下部電極８は電源電圧部６に導通する配
線パターン上に接続されており、また、上部電極１０は
グランド電極５に導通する配線パターン上に接続されて
いる。すなわち、第２の薄膜コンデンサＣ２は電源電圧
のリップルを除去するためのパスコン（バイパスコンデ
ンサ）として機能するものであり、第２の薄膜コンデン
サＣ２上にはその上部電極１０の全面を覆うように保護
膜１１が形成されている。
【００１４】このように、上記実施形態例に係る電子回
路ユニットでは、アルミナ基板１の有効エリア内のほぼ
全面を覆うように形成された第２の薄膜コンデンサＣ２
の真下に第１の薄膜コンデンサＣ１を含めた他の回路素
子が薄膜形成されているため、アルミナ基板１上の面積
効率が高まって電子回路ユニットの小型化を促進するこ
とができる。また、第２の薄膜コンデンサＣ２の上部電
極１０がグランド電極５に接続されているため、この第
２の薄膜コンデンサＣ２にシールドカバーと同等のシー
ルド機能を持たせることができ、外部への不要な輻射や
外部からのノイズの影響等を確実に低減することができ
る。さらに、第２の薄膜コンデンサＣ２はその下部電極
８が電源電圧印加用の電源電圧部６に接続されたパスコ
ンであるため、アルミナ基板１の限られた有効エリア内
に容量の大きなパスコンを形成することにより、電源電
圧の変動の影響を低減することができる。
路ユニットでは、アルミナ基板１の有効エリア内のほぼ
全面を覆うように形成された第２の薄膜コンデンサＣ２
の真下に第１の薄膜コンデンサＣ１を含めた他の回路素
子が薄膜形成されているため、アルミナ基板１上の面積
効率が高まって電子回路ユニットの小型化を促進するこ
とができる。また、第２の薄膜コンデンサＣ２の上部電
極１０がグランド電極５に接続されているため、この第
２の薄膜コンデンサＣ２にシールドカバーと同等のシー
ルド機能を持たせることができ、外部への不要な輻射や
外部からのノイズの影響等を確実に低減することができ
る。さらに、第２の薄膜コンデンサＣ２はその下部電極
８が電源電圧印加用の電源電圧部６に接続されたパスコ
ンであるため、アルミナ基板１の限られた有効エリア内
に容量の大きなパスコンを形成することにより、電源電
圧の変動の影響を低減することができる。
【００１５】なお、上記実施形態例では、アルミナ基板
１に形成された第１の薄膜コンデンサＣ１を含む複数の
薄膜コンデンサや薄膜抵抗あるいは薄膜インダクタンス
等の回路素子を第２の薄膜コンデンサＣ２によって覆う
ように構成したが、第２の薄膜コンデンサＣ２によって
覆われる回路素子の数や種類は、必要とされる回路構成
に応じて適宜変更可能である。
１に形成された第１の薄膜コンデンサＣ１を含む複数の
薄膜コンデンサや薄膜抵抗あるいは薄膜インダクタンス
等の回路素子を第２の薄膜コンデンサＣ２によって覆う
ように構成したが、第２の薄膜コンデンサＣ２によって
覆われる回路素子の数や種類は、必要とされる回路構成
に応じて適宜変更可能である。
【００１６】また、上記実施形態例では、第２の薄膜コ
ンデンサＣ２をアルミナ基板１の有効エリア内のほぼ全
面に形成し、この第２の薄膜コンデンサＣ２によってア
ルミナ基板１上に薄膜形成された全ての回路素子を覆う
ように構成したが、アルミナ基板１上に薄膜形成された
回路素子の一部を第２の薄膜コンデンサＣ２で覆うこと
も可能であり、例えば必要とされる回路構成の中にトラ
ンジスタを含む場合は、このトランジスタのベアチップ
をボンディングする領域を除いて第２の薄膜コンデンサ
Ｃ２を形成し、その真下に他の回路素子を薄膜形成すれ
ばよい。
ンデンサＣ２をアルミナ基板１の有効エリア内のほぼ全
面に形成し、この第２の薄膜コンデンサＣ２によってア
ルミナ基板１上に薄膜形成された全ての回路素子を覆う
ように構成したが、アルミナ基板１上に薄膜形成された
回路素子の一部を第２の薄膜コンデンサＣ２で覆うこと
も可能であり、例えば必要とされる回路構成の中にトラ
ンジスタを含む場合は、このトランジスタのベアチップ
をボンディングする領域を除いて第２の薄膜コンデンサ
Ｃ２を形成し、その真下に他の回路素子を薄膜形成すれ
ばよい。
【００１７】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
施され、以下に記載されるような効果を奏する。
【００１８】基板上に薄膜形成された回路素子を覆うよ
うに薄膜コンデンサを形成し、この薄膜コンデンサの上
部電極をグランド電極に接続するように構成した電子回
路ユニットによれば、薄膜コンデンサの形成領域の真下
に他の回路素子が薄膜形成された分だけ、基板上の面積
効率が高まって電子回路ユニットの小型化を促進するこ
とができ、しかも、薄膜コンデンサの上部電極がグラン
ド電極に接続されているため、薄膜コンデンサにシール
ド機能を持たせることができる。
うに薄膜コンデンサを形成し、この薄膜コンデンサの上
部電極をグランド電極に接続するように構成した電子回
路ユニットによれば、薄膜コンデンサの形成領域の真下
に他の回路素子が薄膜形成された分だけ、基板上の面積
効率が高まって電子回路ユニットの小型化を促進するこ
とができ、しかも、薄膜コンデンサの上部電極がグラン
ド電極に接続されているため、薄膜コンデンサにシール
ド機能を持たせることができる。
【図１】本発明の実施形態例に係る電子回路ユニットの
要部断面図である。
要部断面図である。
１ アルミナ基板 ５ グランド電極 ６ 電源電圧部 ７ 絶縁層 ８ 下部電極 ９ 誘電体 １０ 上部電極 １１ 保護膜 Ｃ１ 第１の薄膜コンデンサ Ｃ２ 第２の薄膜コンデンサ
フロントページの続き Ｆターム(参考） 4E351 AA07 BB01 BB04 BB32 BB42 BB47 CC01 DD01 DD41 GG06 5E082 AA01 BB02 BB05 BC39 CC03 EE05 FG03 GG10 HH31 KK01
Claims (3)
- 【請求項１】 基板上に回路素子が薄膜形成されると共
に、この回路素子を覆うように薄膜コンデンサが形成さ
れており、かつ、前記薄膜コンデンサの上部電極が前記
基板に形成されたグランド電極に接続されていることを
特徴とする電子回路ユニット。 - 【請求項２】 請求項１の記載において、前記薄膜コン
デンサの下部電極が前記基板に形成された電源電圧印加
用の電源電圧部に接続されていることを特徴とする電子
回路ユニット。 - 【請求項３】 請求項１または２の記載において、前記
回路素子が複数の薄膜回路素子を含んでいることを特徴
とする電子回路ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316750A JP2002124434A (ja) | 2000-10-17 | 2000-10-17 | 電子回路ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316750A JP2002124434A (ja) | 2000-10-17 | 2000-10-17 | 電子回路ユニット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124434A true JP2002124434A (ja) | 2002-04-26 |
Family
ID=18795651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000316750A Withdrawn JP2002124434A (ja) | 2000-10-17 | 2000-10-17 | 電子回路ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124434A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023163069A1 (ja) * | 2022-02-24 | 2023-08-31 | 株式会社村田製作所 | 電子回路モジュール |
-
2000
- 2000-10-17 JP JP2000316750A patent/JP2002124434A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023163069A1 (ja) * | 2022-02-24 | 2023-08-31 | 株式会社村田製作所 | 電子回路モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08167017A (ja) | Ｉｃカード | |
| JP2000223348A (ja) | 積層セラミックコンデンサ | |
| JPH10215119A (ja) | 電圧制御発振器 | |
| JP2002124434A (ja) | 電子回路ユニット | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JP3164182B2 (ja) | 複合電子部品 | |
| JP2009010273A (ja) | プリント配線板の電源ノイズフィルタ構造 | |
| JP2980629B2 (ja) | 混成集積回路部品の構造 | |
| JP2001155952A (ja) | 三次元搭載用三端子積層セラミックコンデンサ | |
| JPH06275935A (ja) | フレキシブル基板における回路パターン | |
| JPH0231836Y2 (ja) | ||
| JP2576687Y2 (ja) | 積層集積部品の実装構造 | |
| JP2000244268A (ja) | Ｌｃ複合部品及びその共振周波数調整方法 | |
| JP3191529B2 (ja) | セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置 | |
| JPH05283282A (ja) | チップコンデンサ及び該チップコンデンサを含む電子部品ユニット | |
| JP2002110891A (ja) | 電子回路ユニット | |
| JP3244677B2 (ja) | 電子回路ユニット | |
| JP3244681B2 (ja) | 電子回路ユニット | |
| JP2003142792A (ja) | 電子回路ユニット | |
| JP3244682B2 (ja) | 電子回路ユニット | |
| JP3246908B2 (ja) | 電子回路ユニット | |
| JP3468674B2 (ja) | 高周波回路モジュ−ルおよび高周波回路モジュ−ルの取付構造 | |
| JPH07283580A (ja) | プリント配線基板 | |
| JPH06275976A (ja) | 電子回路モジュール装置 | |
| JP3244680B2 (ja) | 電子回路ユニット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060411 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20060512 |