JP2002118188A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002118188A
JP2002118188A JP2000308622A JP2000308622A JP2002118188A JP 2002118188 A JP2002118188 A JP 2002118188A JP 2000308622 A JP2000308622 A JP 2000308622A JP 2000308622 A JP2000308622 A JP 2000308622A JP 2002118188 A JP2002118188 A JP 2002118188A
Authority
JP
Japan
Prior art keywords
adhesive resin
semiconductor device
glass plate
substrate
support substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000308622A
Other languages
English (en)
Other versions
JP4605880B2 (ja
Inventor
Haruo Hyodo
治雄 兵藤
Shigeo Kimura
茂夫 木村
Yasuhiro Takano
靖弘 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000308622A priority Critical patent/JP4605880B2/ja
Publication of JP2002118188A publication Critical patent/JP2002118188A/ja
Application granted granted Critical
Publication of JP4605880B2 publication Critical patent/JP4605880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dot-Matrix Printers And Others (AREA)
  • Laser Beam Printer (AREA)
  • Laser Beam Processing (AREA)

Abstract

(57)【要約】 【課題】 本発明は特に高周波用途の半導体素子を気密
中空パッケージに収納した半導体装置において、気密中
空パッケージの蓋体としてガラス板を用いた半導体装置
およびその製造方法に関する。 【解決手段】 本発明では、基板２１ａの表面側に第１
主面２２ａを具備する。第１主面２２ａにはアイランド
部２６が形成され半導体チップ２９等が固着される。半
導体チップ２９等は、柱状部２３および透明なガラス板
３６により中空密閉される。そして、ガラス板３６の接
着面には、全面に遮光性接着樹脂３７が塗布されるが、
このことにより、レーザー印刷により遮光性接着樹脂３
７の表面に書き込むことができ、更に、ガラス板３６に
て保護されているため、半導体装置の製造品名等は消え
ることがない半導体装置の製造方法を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は特に高周波用途の半
導体素子および過電流保護機能を気密中空パッケージに
収納した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】図１１に従来の中空パッケージを用いた
半導体装置の一例を示した。この電子部品は、セラミッ
クなどからなるベース基板１、外部接続用のリード２、
同じくセラミック等からなるキャップ３からなり、リー
ド２の素子搭載部４表面に半導体チップ５を固着し、半
導体チップ５とリード２とをボンディングワイヤ６で接
続し、半導体チップ５をキャップ３が構成する気密空間
７内部に封止したものである（例えば、特開平１０−１
７３１１７号）。
【０００３】斯かる部品を製造するときは、リード２を
リードフレームの状態で供給し、該リードフレームに対
して半導体チップ５をダイボンド、ワイヤボンドし、そ
してリードフレーム下面にベース基板１を貼り付け、そ
してリード２を挟むようにしてキャップ３をベース基板
１に貼り付け、そしてリード２を切断、整形するという
工程を経る。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の製造方法では、半導体装置への製造品名、
ロット番号、特性等のレーザー印刷工程では、上記した
工程により個々に製造された半導体装置にそれぞれ１個
ずつ製造品名、ロット番号、特性等をレーザー印刷して
いた。
【０００５】しかし、本発明の半導体装置への製造品
名、ロット番号、特性等のレーザー印刷工程では、基板
上に一体に複数個形成された半導体装置に対して、裏面
から個々の半導体装置の位置を自動認識し、表面から個
々の半導体装置の樹脂層に製造品名、ロット番号、特性
等をレーザー印刷する必要があり、従来の半導体装置の
製造方法には無い工程であった。
【０００６】
【課題を解決するための手段】上記した各事情に鑑みて
成されたものであり、本発明の半導体装置は、絶縁物よ
り成る支持基板と、該支持基板に設けた導電パターン
と、前記支持基板の前記導電パターン上に設けた回路素
子と、前記回路素子を覆い前記支持基板との間に気密中
空部を形成して接着されたガラス板と,前記ガラス板の
裏面に塗布した接着樹脂と、前記接着樹脂にレーザ印刷
されたマーキングとを有することを特徴とする。
【０００７】本発明の半導体装置は、好適には、気密中
空を形成する前記ガラス板の接着面全面にあらかじめ遮
光性接着樹脂を被覆しておくことで、半導体装置の製造
品名、ロット番号、特性を前記ガラス板の表面から前記
遮光性接着樹脂にレーザー印刷することができ、また、
印刷された前記半導体装置の製造品名、ロット番号、特
性は前記ガラス板で保護されるため消えることがないた
め、高品質の半導体装置を形成することが可能であるこ
とを特徴とする。
【０００８】上記した課題を解決するために、本発明の
半導体装置の製造方法は、表面に多数個の搭載部を形成
した導電パターンを設け、裏面に外部接続端子を設けた
支持基板を準備する工程と、前記各搭載部に回路素子を
固着する工程と、前記回路素子を覆い前記支持基板との
間に前記各搭載部毎に気密中空部を形成するガラス板の
接着面全面に接着樹脂を被覆する工程と、前記ガラス板
と前記支持基板とを接着し、前記各搭載部毎に気密中空
部を形成する工程と、前記各搭載部毎の前記接着樹脂に
前記ガラス板を通してレーザー印刷する工程と、前記支
持基板と前記ガラス板との接着部をダイシングして前記
各掲載部毎に分離する工程とを有することを特徴とす
る。
【０００９】更に、本発明の半導体装置の製造方法は、
好適には、レーザー印刷工程において、気密中空を形成
する前記ガラス板の接着面全面にあらかじめ遮光性接着
樹脂を被覆しておくことで、裏面から個々の前記搭載部
を自動認識し、表面から個々の前記搭載部に対応する前
記接着樹脂に半導体装置の製造品名、ロット番号、特性
をそれぞれレーザー印刷することができるため、製造工
程が簡素であり、大量生産が可能であることを特徴とす
る工程である。
【００１０】
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
【００１１】図１は、本発明の半導体装置の１実施例を
示す（Ａ）断面図、（Ｂ）平面図である。大判基板２１
から分離された基板２１ａは、セラミックやガラスエポ
キシ等の絶縁材料からなり１００〜３００μｍの板厚
と、平面視で（図１（Ｂ）のように観測して）長辺×短
辺が２．５ｍｍ×１．９ｍｍ程度の矩形形状を有してい
る。基板２１ａは更に、表面側に第１主面２２ａを、裏
面側に第２主面２２ｂを各々具備し、これらの表面は互
いに平行に延在する。柱状部２３は基板２１ａの外周近
傍を高さ０．４ｍｍ、幅が０．５ｍｍ程度で取り囲むよ
うに設けられた環状の柱状部であり、柱状部２３によっ
て基板２１ａの中央部分を凹ませた凹部２４を形成して
いる。基板２１ａと柱状部２３とは、各々別個に形成さ
れた部材を接着剤３７で固着したものである。尚、基板
２１ａと柱状部２３とがあらかじめ一体化したものであ
っても良い。
【００１２】基板２１ａの第１主面２２ａの表面は平坦
に形成されており、その表面には金メッキなどの導電パ
ターンによってアイランド部２６と電極部２７、２８が
形成されている。そして、基板２１ａのアイランド部２
６には例えばショットキーバリアダイオードやＭＯＳＦ
ＥＴ素子等の半導体チップ２９がダイボンドされてい
る。半導体チップ２９の表面に形成した電極パッドと電
極部２７、２８とがボンディングワイヤ３０で接続され
ている。
【００１３】基板２１ａの第２主面２２ｂの表面には金
メッキなどの導電パターンによって外部接続端子３２、
３３、３４が形成されている。更に電極部３２、３３、
３４には基板２１ａの第１主面２２ａから第２主面２２
ｂを貫通するビアホール３５が設けられる。ビアホール
３５の内部はタングステン、銀、銅などの導電材料によ
って埋設されており、アイランド部２６を外部接続端子
３２に、電極部２７を外部接続端子３３に、電極部２８
を外部接続端子３４に各々電気的に接続する。外部接続
端子３２、３３、３４は、その端部が基板２１の端部か
ら０．０１〜０．１ｍｍ程度後退されている。また、電
極部２７、２８のビアホール３５上は平坦でないため、
ボンディングワイヤ３０は、各々電極部２７、２８のビ
アホール３５上を避けて接続されているのが好ましい。
外部接続端子３２、３３、３４は、あらかじめ大判基板
２１に形成されている。
【００１４】凹部２４内部を密閉空間とするため、板厚
が０．１〜０．３ｍｍ程度の透明なガラス板３６が蓋体
として用いられる。ガラス板３６は、大判基板２１上に
多数形成された凹部２４を被覆するため、ガラス板３６
の接着面全面には、遮光性接着材３７があらかじめ塗布
されている。そして、凹部２４形成する柱状部２３の上
部とガラス板３６の接着面が接着することにより、半導
体チップ２９と金属細線３０は完全に気密空間内に収納
される。
【００１５】ここで、遮光性接着樹脂３７がガラス板３
６の接着面全面に塗布されることで、ガラス板３６を透
過した光が遮光性接着樹脂３７で遮断され、凹部２４内
部の半導体チップ２９等には、光が直接当たらない構造
となっている。
【００１６】更に、遮光性接着樹脂３７には、表面から
個々の搭載部４１に対応する部分にレーザー印刷により
半導体装置の製造品名、ロット番号、特性が印刷される
構造となる。そして、遮光性接着樹脂３７上は、ガラス
板３６により保護されているため、レーザー印刷により
印刷された半導体装置の製造品名、ロット番号、特性が
消えない構造となる。
【００１７】半導体チップ２９周辺は、ダイシングによ
って切断された柱状部２３が取り囲み、更にその上部を
切断されたガラス板３６が密閉する。柱状部２３と基板
２１ａの第１主面２２ａとが、及び柱状部２３とガラス
板３６とが接着剤３７によって接着される。これによっ
て半導体チップ２９と金属細線３０は凹部２４が構成す
る気密空間内に収納される。基板２１ａ、柱状部２３及
びガラス板３６の外周端面は、ダイシングによって切断
された平坦な切断端面となる。
【００１８】上記した半導体装置は、実装基板上の電極
パターンに対して外部接続電極３２、３３、３４を対向
接着する様にして実装される。
【００１９】次に、図２は、ヒューズを用いた過電流保
護装置の実施例を示す（Ａ）断面図、（Ｂ）平面図であ
る。基板５１はセラミックやガラスエポキシ等の絶縁材
料からなる。１００〜３００μｍの板厚と、平面視で
（図２（Ｂ）のように観測して）長辺×短辺が２．５ｍ
ｍ×１．９ｍｍ程度の矩形形状を有している。基板５１
は更に、表面側に第１主面５２ａを、裏面側に第２主面
５２ｂを各々具備する。柱状部５３は基板５１の外周近
傍を高さ０．４ｍｍ、幅が０．５ｍｍ程度で取り囲むよ
うに設けられた環状の側部であり、柱状部５３によって
基板５１の中央部分を凹ませた凹部５４を形成してい
る。基板５１と柱状部５３とは、各々別個に形成された
部材を接着剤６１固着したものである。尚、基板５１と
柱状部５３とがあらかじめ一体化したものであっても良
い。
【００２０】基板５１の第１主面５２ａの表面は平坦に
形成されており、その表面には金メッキなどの導電パタ
ーンによって電極部５５、５６が形成されている。電極
部５５、５６間には例えば直径が３０μｍの金属細線５
７がワイヤボンドによって打たれている。金属細線５７
は純度９９．９９％の金線や、半田の細線等からなり、
電極部５５に１ｓｔボンドが打たれ凹部５４の高さに収
まる様な高さのワイヤループで電極部５６に２ｎｄボン
ドされる。
【００２１】基板５１の第２主面５２ｂの表面には金メ
ッキなどの導電パターンによって外部接続端子５８、５
９が形成されている。更に電極部５５、５６の下部には
基板５１を貫通するビアホール６０が設けられる。ビア
ホール６０の内部はタングステンなどの導電材料によっ
て埋設されており、電極部５５を外部接続端子５８に、
電極部５６を外部接続端子５９に各々電気的に接続す
る。外部接続端子５８、５９は、その端部が基板５１の
端部から０．０１〜０．１ｍｍ程度後退されている。ま
た、電極部２７、２８のビアホール３５上は平坦でない
ため、ボンディングワイヤ３０は、各々電極部２７、２
８のビアホール３５上を避けて接続されているのが好ま
しい。
【００２２】凹部５４内部を密閉空間とするため、板厚
が０．１〜０．３ｍｍ程度の透明なガラス板６２が蓋体
として用いられる。ガラス板６２は、大判基板２１上に
多数形成された凹部５４を被覆するため、ガラス板６２
の接着面全面には、遮光性接着材６１があらかじめ塗布
されている。そして、凹部５４形成する柱状部５３の上
部とガラス板６２の接着面が接着することにより、金属
細線５７は完全に気密空間内に収納される。
【００２３】ここで、遮光性接着樹脂６１がガラス板６
２の接着面全面に塗布されることで、ガラス板６２を透
過した光が遮光性接着樹脂６１で遮断され、凹部５４内
部の金属細線５７等には、光が直接当たらない構造とな
っている。
【００２４】更に、遮光性接着樹脂６１には、表面から
個々の搭載部６３に対応する部分にレーザー印刷により
半導体装置の製造品名、ロット番号、特性が印刷される
構造となる。そして、遮光性接着樹脂６１上は、ガラス
板６２により保護されているため、レーザー印刷により
印刷された半導体装置の製造品名、ロット番号、特性が
消えずらい構造となる。
【００２５】上記した過電流保護装置は、実装基板上の
電極パターンに対して外部接続電極５８、５９を対向接
着する様にして実装される。外部接続端子５８、５９間
に定格以上の過電流が流れたとき、該過電流は金属細線
５７を流れ金属細線５７の固有抵抗によって急激な温度
上昇をもたらす。この発熱により、金属細線５７が溶断
して過電流に対する保護機能を果たす。上記の直径３０
μｍの金（Ａｕ）線であれば、ワイヤ長、約０．７ｍｍ
の場合、溶断電流は約４Ａ（１〜５秒）となる。多くの
場合、放熱性と抵抗の関係から電極部５５、５６に近い
箇所よりは、金属細線５７の真中近傍で溶断する。この
とき、溶断箇所が樹脂などの他の素材に接していないの
で、外観上で、装置が発火、発煙、変色、変形すること
がない装置を得ることが出来る。また、金属細線２７が
溶断することによって、過電流時に端子間が完全にオー
プンとなる素子とすることが出来る。
【００２６】尚、ヒューズ素子としては、金属細線の他
に電極部５５、５６を形成する導電パターンの一部をく
さび状に幅狭にして連続させたものや、ポリシリコン抵
抗体を固着すること等によっても形成することが出来
る。要は溶断箇所が凹部５４内に収納されていればよ
い。また、凹部５４内部は大気中で密閉するが、例えば
窒素雰囲気等の不燃性ガスを充填することも可能であ
る。
【００２７】上記したように、本発明の半導体装置は、
気密中空構造を形成する透明なガラス板３６の接着面に
遮光性接着樹脂３７が全面に塗布されることで、レーザ
ー印刷の工程での半導体装置の製造品名、ロット番号、
特性が遮光性接着樹脂３７の表面に印刷される構造とな
る。そして、遮光性接着樹脂３７上は、ガラス板３６に
より保護されているため、レーザー印刷により印刷され
た半導体装置の製造品名、ロット番号、特性が、消える
ことを防止することができる。
【００２８】更に、本発明の半導体装置は、半導体チッ
プ２９、ボンディングワイヤ３０等を気密中空するのに
透明なガラス板３６を用いることで、ガラス板３６と柱
状部２３との接着部の状態を外観検査において確認する
ことができる。また、ガラス板３６の接着面には、遮光
性接着樹脂３７が全面に塗布されているため、ガラス板
３６を透過した光が凹部２４内に入射し、半導体チップ
２９等に直接当たり、半導体チップ２９等の特性が劣化
することを抑制することができる。
【００２９】以下に図１に示した本発明の第１の実施例
を詳細に説明する。
【００３０】第１工程：図３（Ａ）参照 先ず、大判の基板２１を準備する。大判基板２１はセラ
ミックやガラスエポキシ等の絶縁材料からなり、１００
〜３００μｍの板厚を具備する。大判基板２１は更に、
表面側に第１主面２２ａを、裏面側に第２主面２２ｂを
各々具備する。符号２３は高さ０．１〜０．５ｍｍ、幅
が０．２５〜０．５ｍｍ程度の一定幅で設けられた格子
状の柱状部であり、柱状部２３によって基板２１の中央
部分を凹ませた凹部２４を形成している。基板２１と柱
状部２３とは、あらかじめ一体化成形され、柱状部２３
を含めて上記した板厚となっている。尚、基板２１と柱
状部２３とを個別に形成して接着固定したものを準備し
ても良い。
【００３１】凹部２４は、例えば１つの大きさが約０．
８ｍｍ×０．６ｍｍの大きさを持ち、基板２１に縦横に
等間隔で配置されている。凹部２４の第１主面２２ａに
は多数組のアイランド部２６と電極部２７、２８が金メ
ッキなどの導電パターンにより描画されている。各凹部
２４とその周囲を囲む第２基板２１ｂの柱状部２３の一
部が素子搭載部４１を構成することになる。
【００３２】第２工程：図３（Ｂ）参照 この様な基板２１を準備した後、各凹部２４毎に、アイ
ランド部２６に半導体チップ２９をダイボンドし、ボン
ディングワイヤ３０をワイヤボンドする。そして、半導
体チップ２９にワイヤボンドしたボンディングワイヤ３
０の片側は、電極部２７、２８に接続される。このとき
のボンディングワイヤ３０のループ高さは、柱状部２３
の高さ以下に収まる高さとする。
【００３３】第３工程：図４（Ａ）、（Ｂ）参照 板厚が０．１〜０．３ｍｍ程度の透明なガラス板３６を
準備し、ガラス板３６の接着面全面に遮光性接着樹脂３
７を塗布する。そして、ガラス板３６は、例えば、大判
基板２１と柱状部２３とを用いることで形成される複数
の凹部２４を含めた搭載部４１上に気密中空構造を構成
する蓋体として接着される。これによって半導体チップ
２９とボンディングワイヤ３０は完全に気密空間内に収
納される。このとき、上記したように、ガラス板３６に
は、全面に遮光性接着樹脂３７が塗布されているため、
一度に大量の半導体素子を形成することができる。
【００３４】ここで、大判基板２１と柱状部２３とは、
後から柱状部２３を接着してもいいし、あらかじめ一体
となって形成されていても良い。また、大判基板２１を
掘削することによって凹部２４を形成しても良い。
【００３５】その後、柱状部２３とガラス板３６とが接
着不良を起こしているかどうかを目視によるチェックが
行われる。
【００３６】第４工程：図５（Ａ）、（Ｂ）参照 次に、ガラス板３６が接着されたことで、大判基板２１
上には多数の半導体素子が形成された。そして、個々の
半導体素子に対応する遮光性樹脂３７部分にレーザー印
刷により半導体装置の製造品名、ロット番号、特性が印
刷される。
【００３７】具体的には、大判基板２１上にガラス板３
６が接着された後、大判基板２１の裏面が自動認識され
る。このとき、まず、行および列ごとに複数の分割パタ
ーン７１が認識され、分割パターン７１間の距離を測定
し、分割パターン７１間を等間隔に分割する。ここで、
この分割パターン７１の幅は搭載部４１間の幅と同じ幅
で形成されており、図５（Ｂ）に示したように行および
列間にそれぞれ１ずつ設けられている。そして、１列ご
との分割ライン７２が形成され、行および列方向の複数
の分割ライン７２とを組み合わせることで個々の搭載部
４１の位置が認識される。その結果、搭載部４１間の境
界を認識することのできない表面から個々の搭載部４１
に対応して、遮光性接着樹脂３７の表面に製造品名、ロ
ット番号、特性等が連続してレーザー印刷にてそれぞれ
形成される。
【００３８】更に、裏面から個々の搭載部４１を自動認
識する作業において、複数の搭載部４１を有する基板の
４角には基準マーク７３が４点設けられ、基準マーク７
３の中心を結ぶ線が分割ライン７２の水平および垂直ラ
インの基準ライン７４となっている。その結果、分割ラ
イン７２が形成される際、この基準ライン７４と比較さ
れることで分割ラインの精度が向上し、搭載部４１上か
らはみ出すことなく製造品名、ロット番号、特性等がレ
ーザー印刷にて遮光性樹脂３７上に形成される。
【００３９】第５工程：図６（Ａ）、（Ｂ）参照 そして、基板２１表面に形成した合わせマークを基準に
して、各搭載部４１毎に分割して図６（Ｂ）に示したよ
うな個別の装置を得る。分割にはダイシングブレード４
２を用い、基板２１の裏面側にダイシングシートを貼り
付け、基板２１とガラス板３６とをダイシングライン４
３に沿って縦横に一括して切断する。尚、ダイシングラ
イン４３は柱状部２３の中心に位置する。また、ダイシ
ングシートをガラス板３６側に貼り付けて第２主面２２
ｂ側からダイシングしても良い。
【００４０】以下に、図１に示した本発明の第２の実施
例を説明する。柱状部２３を個別部品として構成した場
合である。
【００４１】第１工程：図７（Ａ）参照 先ず、平板状の大判の基板２１を準備する。大判基板２
１はセラミックやガラスエポキシ等の絶縁材料からな
り、１００〜３００μｍの板厚を具備する。大判基板２
１は更に、表面側に第１主面２２ａを、裏面側に第２主
面２２ｂを各々具備する。第１主面２２ａの表面には多
数組のアイランド部２６と電極部２７、２８が金メッキ
などの導電パターンにより描画されている。アイランド
２６と電極部２７、２８の周囲を囲む領域が素子搭載部
４１を構成し、該素子搭載部４１が等間隔で縦横に多数
個配置される。
【００４２】第２工程：図７（Ｂ）参照 この様な基板２１を準備した後、各素子搭載部４１毎
に、アイランド部２６に半導体チップ２９をダイボンド
し、ボンディングワイヤ３０をワイヤボンドする。そし
て、半導体チップ２９にワイヤボンドしたボンディング
ワイヤ３０の片側は、電極部２７、２８に接続される。
このときのボンディングワイヤ３０のループ高さは、凹
部２４深さ以下に収まる高さとする。
【００４３】第３工程：図８（Ａ）参照 ダイボンド、ワイヤボンドが終了した基板２１に対し
て、素子搭載部４１に対応する箇所に凹部２４（貫通
穴）を持つ第２基板２１ａを第１主面２２ａ表面に接着
固定する。接着にはエポキシ系等の接着剤を用いる。
【００４４】凹部２４は例えば１つの大きさが約０．８
ｍｍ×０．６ｍｍの大きさを持ち、第２基板２１ｂに縦
横に等間隔で配置されている。凹部２４と凹部２４との
間には、柱状部２３が高さ０．１〜０．２ｍｍ、幅が
０．２〜０．５ｍｍ程度の一定幅で格子状に取り囲む。
これで凹部２４にアイランド２６、半導体チップ２９、
電極パット２７、２８等が露出し、これで図３（Ｂ）の
状態と等価になる。この手法であれば、平板状の基板２
１に対してダイボンド、ワイヤボンドが出来るので、吸
着コレットやボンディングツールと柱状部２３との接触
がなく、凹部２４の寸法を縮小できる。
【００４５】第４工程：図８（Ｂ）、（Ｃ）参照 板厚が０．１〜０．３ｍｍ程度の透明なガラス板３６を
準備し、ガラス板３６の接着面全面に遮光性接着樹脂３
７を塗布する。そして、ガラス板３６は、例えば、大判
基板２１と柱状部２３とを用いることで形成される複数
の凹部２４を含めた搭載部４１上に気密中空構造を構成
する蓋体として接着される。これによって半導体チップ
２９とボンディングワイヤ３０は完全に気密空間内に収
納される。このとき、上記したように、ガラス板３６に
は、全面に遮光性接着樹脂３７が塗布されているため、
一度に大量の半導体素子を形成することができる。
【００４６】その後、柱状部２３とガラス板３６とが接
着不良を起こしているかどうかを目視によるチェックが
行われる。
【００４７】第５工程：図９（Ａ）、（Ｂ）参照 次に、ガラス板３６が接着されたことで、大判基板２１
上には多数の半導体素子が形成された。そして、個々の
半導体素子に対応する遮光性樹脂３７部分にレーザー印
刷により半導体装置の製造品名、ロット番号、特性が印
刷される。
【００４８】具体的には、大判基板２１上にガラス板３
６が接着された後、大判基板２１の裏面が自動認識され
る。このとき、まず、行および列ごとに複数の分割パタ
ーン７１が認識され、分割パターン７１間の距離を測定
し、分割パターン７１間を等間隔に分割する。ここで、
この分割パターン７１の幅は搭載部４１間の幅と同じ幅
で形成されており、図５（Ｂ）に示したように行および
列間にそれぞれ１ずつ設けられている。そして、１列ご
との分割ライン７２が形成され、行および列方向の複数
の分割ライン７２とを組み合わせることで個々の搭載部
４１の位置が認識される。その結果、搭載部４１間の境
界を認識することのできない表面から個々の搭載部４１
に対応して、遮光性接着樹脂３７の表面に製造品名、ロ
ット番号、特性等が連続してレーザー印刷にてそれぞれ
形成される。
【００４９】更に、裏面から個々の搭載部４１を自動認
識する作業において、複数の搭載部４１を有する基板の
４角には基準マーク７３が４点設けられ、基準マーク７
３の中心を結ぶ線が分割ライン７２の水平および垂直ラ
インの基準ライン７４となっている。その結果、分割ラ
イン７２が形成される際、この基準ライン７４と比較さ
れることで分割ラインの精度が向上し、搭載部４１上か
らはみ出すことなく製造品名、ロット番号、特性等がレ
ーザー印刷にて遮光性樹脂３７上に形成される。
【００５０】第６工程：図１０（Ａ）、（Ｂ）参照 そして、基板２１表面に形成した合わせマークを基準に
して、各搭載部４１毎に分割して図１０（Ｂ）に示した
ような個別の装置を得る。分割にはダイシングブレード
４２を用い、基板２１の第２主面２２ｂ側にダイシング
シートを貼り付け、基板２１、第２基板２１ｂ、及びガ
ラス板３６とをダイシングライン４３に沿って縦横に一
括して切断する。尚、ダイシングライン４３は柱状部２
３の中心に位置する。また、第２主面２２ｂ側からダイ
シングする構成でも良い。
【００５１】
【発明の効果】上記したように、本発明の半導体装置に
よれば、気密中空構造を形成する透明なガラス板の接着
面に遮光性接着樹脂が全面に塗布されることで、レーザ
ー印刷の工程での半導体装置の製造品名、ロット番号、
特性が遮光性接着樹脂の表面に印刷される構造となる。
そして、遮光性接着樹脂上は、ガラス板により保護され
ているため、レーザー印刷により印刷された半導体装置
の製造品名、ロット番号、特性が、消えることを防止す
ることができる。
【００５２】更に、本発明の半導体装置の製造方法によ
れば、レーザー印刷工程において、基板の裏面に形成さ
れた複数の分割パターンを認識することで、個々の半導
体素子間の境界を認識することのできない基板の表面か
ら個々の半導体素子に対応して、遮光性接着樹脂の表面
に製造品名、ロット番号、特性等が連続してレーザー印
刷にてそれぞれ形成することができるので、製造コスト
が大幅に低減することができ、また、大量生産をするこ
とができる。
【図面の簡単な説明】
【図１】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
【図２】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
【図３】本発明を説明するための（Ａ）斜視図、（Ｂ）
斜視図である。
【図４】本発明を説明するための（Ａ）断面図、（Ｂ）
斜視図である。
【図５】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
【図６】本発明を説明するための（Ａ）斜視図、（Ｂ）
斜視図である。
【図７】本発明を説明するための（Ａ）斜視図、（Ｂ）
斜視図である。
【図８】本発明を説明するための（Ａ）斜視図、（Ｂ）
断面図、（Ｃ）斜視図である。
【図９】本発明を説明するための（Ａ）断面図、（Ｂ）
平面図である。
【図１０】本発明を説明するための（Ａ）斜視図、
（Ｂ）斜視図である。
【図１１】従来例を説明するための（Ａ）断面図、
（Ｂ）平面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 靖弘 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2C362 CB67 4E068 AB01 DA09 DB13

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ガラス板で少なくとも回路素子の上面を
    中空封止する半導体装置において、 前記ガラス板の裏面に接着樹脂を塗布し、該接着樹脂に
    マーキングを行うことを特徴とする半導体装置。
  2. 【請求項２】 絶縁物より成る支持基板と、 該支持基板に設けた導電パターンと、 前記支持基板の前記導電パターン上に設けた回路素子
    と、 前記回路素子を覆い前記支持基板との間に気密中空部を
    形成して接着されたガラス板と,前記ガラス板の裏面に
    塗布した接着樹脂と、 前記接着樹脂にレーザ印刷されたマーキングとを具備す
    ることを特徴とする半導体装置。
  3. 【請求項３】 前記接着樹脂は、遮光性接着樹脂である
    ことを特徴とする請求項１または請求項２記載の半導体
    装置。
  4. 【請求項４】 前記マーキングは、半導体装置の製造品
    名、ロット番号、特性であることを特徴とする請求項１
    または請求項２記載の半導体装置。
  5. 【請求項５】 表面に多数個の搭載部を形成した導電パ
    ターンを設け、裏面に外部接続端子を設けた支持基板を
    準備する工程と、 前記各搭載部に回路素子を固着する工程と、 前記回路素子を覆い前記支持基板との間に前記各搭載部
    毎に気密中空部を形成するガラス板の接着面全面に接着
    樹脂を被覆する工程と、 前記ガラス板と前記支持基板とを接着し、前記各搭載部
    毎に気密中空部を形成する工程と、 前記各搭載部毎の前記接着樹脂に前記ガラス板を通して
    レーザー印刷する工程と、 前記支持基板と前記ガラス板との接着部をダイシングし
    て前記各掲載部毎に分離することを特徴とする半導体装
    置の製造方法。
  6. 【請求項６】 前記接着樹脂は、遮光性接着樹脂である
    ことを特徴とする請求項５記載の半導体装置の製造方
    法。
  7. 【請求項７】 前記レーザー印刷工程は、裏面から個々
    の前記搭載部を自動認識し、表面から個々の前記搭載部
    に対応する前記接着樹脂に半導体装置の製造品名、ロッ
    ト番号、特性をそれぞれレーザー印刷することを特徴と
    する請求項５記載の半導体装置の製造方法。
JP2000308622A 2000-10-10 2000-10-10 半導体装置 Expired - Fee Related JP4605880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000308622A JP4605880B2 (ja) 2000-10-10 2000-10-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000308622A JP4605880B2 (ja) 2000-10-10 2000-10-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2002118188A true JP2002118188A (ja) 2002-04-19
JP4605880B2 JP4605880B2 (ja) 2011-01-05

Family

ID=18788902

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000308622A Expired - Fee Related JP4605880B2 (ja) 2000-10-10 2000-10-10 半導体装置

Country Status (1)

Country Link
JP (1) JP4605880B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004004001A1 (de) * 2002-06-28 2004-01-08 Robert Bosch Gmbh Mikrostrukturbauelement, insbesondere mikrostrukturiertes hochfrequenzbauelement
JP2004152829A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 太陽電池モジュール及びその製造方法
WO2005038908A1 (ja) * 2003-10-16 2005-04-28 Rohm Co., Ltd. 電子機器およびその製造方法
JP2009017454A (ja) * 2007-07-09 2009-01-22 Kyocera Kinseki Corp 圧電振動子及び圧電振動子の製造方法
JP2009238782A (ja) * 2008-03-25 2009-10-15 Fujikura Ltd 半導体装置及びその製造方法
JP2010057011A (ja) * 2008-08-29 2010-03-11 Nippon Dempa Kogyo Co Ltd 圧電デバイス及びその製造方法
JP2015188190A (ja) * 2014-03-27 2015-10-29 株式会社大真空 圧電デバイスおよび圧電デバイスの製造方法
JP2017109915A (ja) * 2015-12-16 2017-06-22 イーエヌジー カ エンタープライズ スンディリアン ブルハドＥｎｇ Ｋａｈ Ｅｎｔｅｒｐｒｉｓｅ Ｓｄｎ． Ｂｈｄ． ガラス製品に画像をレーザ印刷する方法
US11394170B2 (en) 2018-12-14 2022-07-19 Nichia Corporation Light emitting device and method for manufacturing light emitting device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153539U (ja) * 1987-03-27 1988-10-07
JPH01238046A (ja) * 1988-03-18 1989-09-22 Hitachi Ltd 固体撮像装置
JPH02177568A (ja) * 1988-12-28 1990-07-10 Toppan Printing Co Ltd 半導体装置用透明被覆体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63153539U (ja) * 1987-03-27 1988-10-07
JPH01238046A (ja) * 1988-03-18 1989-09-22 Hitachi Ltd 固体撮像装置
JPH02177568A (ja) * 1988-12-28 1990-07-10 Toppan Printing Co Ltd 半導体装置用透明被覆体

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004004001A1 (de) * 2002-06-28 2004-01-08 Robert Bosch Gmbh Mikrostrukturbauelement, insbesondere mikrostrukturiertes hochfrequenzbauelement
JP2004152829A (ja) * 2002-10-29 2004-05-27 Kyocera Corp 太陽電池モジュール及びその製造方法
WO2005038908A1 (ja) * 2003-10-16 2005-04-28 Rohm Co., Ltd. 電子機器およびその製造方法
JP2009017454A (ja) * 2007-07-09 2009-01-22 Kyocera Kinseki Corp 圧電振動子及び圧電振動子の製造方法
JP2009238782A (ja) * 2008-03-25 2009-10-15 Fujikura Ltd 半導体装置及びその製造方法
JP2010057011A (ja) * 2008-08-29 2010-03-11 Nippon Dempa Kogyo Co Ltd 圧電デバイス及びその製造方法
JP2015188190A (ja) * 2014-03-27 2015-10-29 株式会社大真空 圧電デバイスおよび圧電デバイスの製造方法
JP2017109915A (ja) * 2015-12-16 2017-06-22 イーエヌジー カ エンタープライズ スンディリアン ブルハドＥｎｇ Ｋａｈ Ｅｎｔｅｒｐｒｉｓｅ Ｓｄｎ． Ｂｈｄ． ガラス製品に画像をレーザ印刷する方法
US11394170B2 (en) 2018-12-14 2022-07-19 Nichia Corporation Light emitting device and method for manufacturing light emitting device
US11855409B2 (en) 2018-12-14 2023-12-26 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
JP4605880B2 (ja) 2011-01-05

Similar Documents

Publication Publication Date Title
JP4565727B2 (ja) 半導体装置の製造方法
TWI229362B (en) Method for making an electronic device
US6365433B1 (en) Semiconductor device and manufacturing method thereof
JP5930893B2 (ja) 半導体発光装置の製造方法
JP4605880B2 (ja) 半導体装置
JP4159348B2 (ja) 回路装置の製造方法
JPH0454973B2 (ja)
JP3462806B2 (ja) 半導体装置およびその製造方法
JP2002110833A (ja) 半導体装置およびその製造方法
JP3269025B2 (ja) 半導体装置とその製造方法
JP4565728B2 (ja) 中空気密パッケージ型の半導体装置
JP4051326B2 (ja) 電子装置の製造方法
JP2000156434A (ja) 半導体装置
JP3247544B2 (ja) 半導体装置
JP4475788B2 (ja) 半導体装置の製造方法
US20220199499A1 (en) Package for housing electronic component, electronic device, and electronic module
JP2002050720A (ja) 半導体装置の製造方法
JP2001044313A (ja) 半導体装置の製造方法
JPH03292761A (ja) チップキャリヤ
JPH05315626A (ja) 半導体装置
JP2002373565A (ja) 保護装置およびその製造方法
JPH0786448A (ja) 電子部品搭載装置及びその製造方法
JPH0823070A (ja) リードフレーム、半導体装置及び回路装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees