JP2002113229A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 他機種に流用する際に演出制御用プログラム
を変更しなければならない可能性を低減させる。 【解決手段】 主基板から受信したランプ制御コマンド
に応じてコマンド上位バイトテーブルにおけるデータ
（４バイト）が参照される。そのデータの上位２バイト
は、ランプ制御コマンドを受信したときの処理が格納さ
れているアドレスである。その処理において、コマンド
上位バイトテーブルのデータにおける下位の２バイトの
内容と受信したランプ制御コマンドの下位データとの和
の値が示すランプデータ選択テーブルのデータが特定さ
れる。そして、特定されたデータが指すランプデータが
選択される。ランプ制御コマンドを受信したときの処理
のプログラムを変更し、先頭アドレスが変わってしまっ
たような場合でも、コマンド上位バイトテーブルの内容
を変更するだけで、先頭アドレスの変更に対応すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技者の操作に応
じて遊技が行われるパチンコ遊技機、コイン遊技機、ス
ロット機等の遊技機に関する。

【０００２】

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。

【０００３】遊技価値とは、遊技機の遊技領域に設けら
れた可変入賞球装置の状態が打球が入賞しやすい遊技者
にとって有利な状態になることや、遊技者にとって有利
な状態となるための権利を発生させたりすることや、景
品遊技媒体払出の条件が成立しやすくなる状態になるこ
とである。また、入賞等の所定の条件成立に応じて所定
量の遊技球やコインが付与されたり得点が加算されたり
する場合に、それらを価値または有価価値と呼ぶことに
する。

【０００４】パチンコ遊技機では、特別図柄を表示する
可変表示部の表示結果があらかじめ定められた特定の表
示態様の組合せとなることを、通常、「大当り」とい
う。大当りが発生すると、例えば、大入賞口が所定回数
開放して打球が入賞しやすい大当り遊技状態に移行す
る。そして、各開放期間において、所定個（例えば１０
個）の大入賞口への入賞があると大入賞口は閉成する。
そして、大入賞口の開放回数は、所定回数（例えば１６
ラウンド）に固定されている。なお、各開放について開
放時間（例えば２９．５秒）が決められ、入賞数が所定
個に達しなくても開放時間が経過すると大入賞口は閉成
する。また、大入賞口が閉成した時点で所定の条件（例
えば、大入賞口内に設けられているＶゾーンへの入賞）
が成立していない場合には、大当り遊技状態は終了す
る。

【０００５】また、「大当り」の組合せ以外の「はず
れ」の表示態様の組合せのうち、複数の可変表示部の表
示結果のうちの一部が未だに導出表示されていない段階
において、既に表示結果が導出表示されている可変表示
部の表示態様が特定の表示態様の組合せとなる表示条件
を満たしている状態を「リーチ」という。遊技者は、大
当りをいかにして発生させるかを楽しみつつ遊技を行
う。

【０００６】遊技機における遊技進行はマイクロコンピ
ュータ等による遊技制御手段によって制御される。可変
表示装置に表示される識別情報、キャラクタ画像および
背景画像は、遊技制御手段からの表示制御コマンドデー
タに従って動作する表示制御手段によって制御される。
可変表示装置に表示される識別情報、キャラクタ画像お
よび背景画像は、一般に、表示制御用のマイクロコンピ
ュータとマイクロコンピュータの指示に応じて画像デー
タを生成して可変表示装置側に転送するビデオディスプ
レイプロセッサ（ＶＤＰ）とによって制御されるが、表
示制御用のマイクロコンピュータのプログラム容量は大
きい。

【０００７】従って、プログラム容量に制限のある遊技
制御手段のマイクロコンピュータで可変表示装置に表示
される識別情報等を制御することはできず、遊技制御手
段のマイクロコンピュータとは別の表示制御用のマイク
ロコンピュータを含む表示制御手段が設けられる。よっ
て、遊技の進行を制御する遊技制御手段は、表示制御手
段に対して表示制御のためのコマンドを送信する必要が
ある。

【０００８】また、そのような遊技機では、遊技盤にス
ピーカが設けられ、遊技効果を増進するために遊技の進
行に伴ってスピーカから種々の効果音が発せられる。ま
た、遊技盤にランプやＬＥＤ等の発光体が設けられ、遊
技効果を増進するために遊技の進行に伴ってそれらの発
光体が点灯されたり消灯されたりする。一般に、効果音
を発生する音声制御は、遊技の進行を制御する遊技制御
手段によって行われる。また、発光体の点灯／消灯制御
は、遊技の進行を制御する遊技制御手段によって行われ
る。すると、遊技機の機種が異なると、効果音の発生の
仕方も異なり、また、ランプやＬＥＤの点灯／消灯のパ
ターン異なるので、それに応じて遊技制御手段の構成を
変更しなければならない。従って、機種が異なると遊技
制御手段を設計し直す必要があり、設計コストが増大す
るという問題がある。

【０００９】そのような問題を回避するには、音声制御
手段を搭載した音制御基板を遊技制御手段とは別に設け
たり、発光体制御手段を搭載した発光体制御基板を遊技
制御手段とは別に設けたりして、遊技の進行に応じて遊
技制御手段から音声制御手段や発光体制御手段に制御コ
マンドを送る構成にすればよい。そのような構成によれ
ば、音声制御手段や発光体制御手段が制御コマンドの解
釈を変更することによって、異なる機種にも対応でき
る。音制御基板および発光体制御基板以外の基板であっ
て、制御用のマイクロプロセッサを含む制御手段を搭載
した各制御基板に制御コマンドを送出する場合も、同様
な構成をとることができる。

【００１０】

【発明が解決しようとする課題】しかし、遊技機の機種
が異なると、遊技機における発光体の数や配置が異なる
ことがある。また、発光体を用いた演出パターン（点灯
／消灯のパターン）や音を用いた演出パターン（音の出
し方やタイミング等）が異なることが多い。その場合、
音制御基板や発光体制御基板に搭載される音声制御手段
や発光体制御手段等の演出制御手段における演出制御用
のソフトウェアを変更しなければならない。その結果、
新たな機種を開発する場合に、既存の機種の演出制御用
のソフトウェアをそのまま流用した場合に比べて開発期
間が長くなってしまう。

【００１１】そこで、本発明は、他機種に流用する際に
演出制御用プログラムを変更しなければならない可能性
をより低減し、他機種への流用をより容易にした演出制
御プログラムおよび演出制御用データに関する構造を有
する遊技機を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明による遊技機は、
遊技者が所定の遊技を行うことが可能な遊技機であっ
て、遊技の進行を制御する遊技制御手段を搭載した遊技
制御基板と、遊技制御基板とは別体に設けられ、遊技制
御手段からのコマンドにもとづいて遊技機に設けられた
演出用部品を制御するためのマイクロコンピュータを含
む演出制御手段を搭載した演出制御基板とを備え、演出
制御手段におけるマイクロコンピュータが、制御プログ
ラムおよび遊技の進行による内容の変化がない制御用デ
ータを用いて演出用部品の制御を行い、制御用データに
は演出用部品の制御パターンを示すデータが含まれ、マ
イクロコンピュータが実行する制御プログラムにおける
複数の機種で共通に用いられる共通プログラムが、遊技
制御手段からのコマンドに応じた制御パターンを示すデ
ータを制御用データ領域から参照し、参照したデータに
従って演出用部品の制御を行い、制御用データのうち複
数の機種間で共通に使用される制御用データについては
制御用データを格納する記憶領域における前部に配置さ
れ、複数の機種間で共通に使用される可能性が低い制御
用データについては制御用データを格納する記憶領域に
おける後部に配置されていることを特徴とする。なお、
前部とは、制御用データを格納する所定サイズの記憶領
域における比較的アドレスが小さい領域である。

【００１３】共通プログラムは制御プログラムを格納す
る記憶領域における前部に配置され、複数の機種間で共
通に使用される可能性が低い非共通プログラムは記憶領
域における後部に格納されているように構成されていて
もよい。

【００１４】制御用データにはデータ選択テーブルが含
まれ、データ選択テーブルには、受信したコマンドに応
じた制御パターンを示すデータが格納されているアドレ
スが設定されているように構成されていてもよい。

【００１５】マイクロコンピュータが制御プログラムを
実行する際に使用するワークエリアの初期設定のための
データが、制御用データを記憶する記憶領域における前
部に配置されていてもよい。

【００１６】情報を出力するために用いられる出力ポー
トを初期設定するためのデータは、制御用データを記憶
する記憶領域における前部に配置されていてもよい。

【００１７】演出制御手段は、例えば、遊技機に設けら
れている発光体の制御を行う発光体制御手段である。

【００１８】制御用データには、例えば、発光体の点灯
パターンを示すデータが含まれる。

【００１９】演出制御手段は、例えば、遊技機に設けら
れている演出用の音発生手段の制御を行う音制御手段で
ある。

【００２０】制御用データには、音発生手段からの出力
パターンを示すデータが含まれる。

【００２１】演出制御手段が、少なくとも、遊技機に設
けられている発光体および演出用の音発生手段の制御を
行うように構成されていてもよい。

【００２２】制御用データには、例えば、発光体の点灯
パターンを示すデータおよび音発生手段からの出力パタ
ーンを示すデータが含まれる。

【００２３】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図である。なお、ここで
は、遊技機の一例としてパチンコ遊技機を示すが、本発
明はパチンコ遊技機に限られず、例えばコイン遊技機や
スロット機等であってもよい。

【００２４】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた遊技球を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２５】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部（特別図柄表示装
置）９と７セグメントＬＥＤによる普通図柄表示器（普
通図柄表示装置）１０とを含む可変表示装置８が設けら
れている。可変表示部９には、例えば「左」、「中」、
「右」の３つの図柄表示エリアがある。可変表示装置８
の側部には、打球を導く通過ゲート１１が設けられてい
る。通過ゲート１１を通過した打球は、玉出口１３を経
て始動入賞口１４の方に導かれる。通過ゲート１１と玉
出口１３との間の通路には、通過ゲート１１を通過した
打球を検出するゲートスイッチ１２がある。また、始動
入賞口１４に入った入賞球は、遊技盤６の背面に導か
れ、始動口スイッチ１７によって検出される。また、始
動入賞口１４の下部には開閉動作を行う可変入賞球装置
１５が設けられている。可変入賞球装置１５は、ソレノ
イド１６によって開状態とされる。

【００２６】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントスイ
ッチ２２で検出される。また、開閉板２０からの入賞球
はカウントスイッチ２３で検出される。可変表示装置８
の下部には、始動入賞口１４に入った入賞球数を表示す
る４個の表示部を有する始動入賞記憶表示器１８が設け
られている。この例では、４個を上限として、始動入賞
がある毎に、始動入賞記憶表示器１８は点灯している表
示部を１つずつ増やす。そして、可変表示部９の可変表
示が開始される毎に、点灯している表示部を１つ減ら
す。

【００２７】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球のそれぞれの入賞口１９，２４への入
賞は、対応して設けられている入賞口スイッチ１９ａ，
１９ｂ，２４ａ，２４ｂによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００２８】そして、この例では、一方のスピーカ２７
の近傍に、景品球払出時に点灯する賞球ランプ５１が設
けられ、他方のスピーカ２７の近傍に、補給球が切れた
ときに点灯する球切れランプ５２が設けられている。さ
らに、図１には、パチンコ遊技機１に隣接して設置さ
れ、プリペイドカードが挿入されることによって球貸し
を可能にするカードユニット５０も示されている。

【００２９】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００３０】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、普通図柄表示器１０の表示
数字が連続的に変化する状態になる。また、打球が始動
入賞口１４に入り始動口スイッチ１７で検出されると、
図柄の変動を開始できる状態であれば、可変表示部９内
の図柄が回転を始める。図柄の変動を開始できる状態で
なければ、始動入賞記憶を１増やす。

【００３１】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶカウントスイッチ２２で検出
されると、継続権が発生し開閉板２０の開放が再度行わ
れる。継続権の発生は、所定回数（例えば１５ラウン
ド）許容される。

【００３２】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、普通図柄表示器１０における停止図柄が所定
の図柄（当り図柄＝小当り図柄）である場合に、可変入
賞球装置１５が所定時間だけ開状態になる。さらに、高
確率状態では、普通図柄表示器１０における停止図柄が
当り図柄になる確率が高められるとともに、可変入賞球
装置１５の開放時間と開放回数が高められる。

【００３３】次に、パチンコ遊技機１の裏面に配置され
ている各基板について説明する。図２に示すように、パ
チンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部
に玉貯留タンク３８が設けられ、パチンコ遊技機１が遊
技機設置島に設置された状態でその上方から遊技球が球
貯留タンク３８に供給される。球貯留タンク３８内の遊
技球は、誘導樋３９を通って賞球ケース４０Ａで覆われ
る球払出装置に至る。

【００３４】遊技機裏面側では、可変表示部９を制御す
る図柄制御基板を含む可変表示制御ユニット２９、遊技
制御用マイクロコンピュータ等が搭載された遊技制御基
板（主基板）３１が設置されている。また、球払出制御
を行う払出制御用マイクロコンピュータ等が搭載された
払出制御基板３７、およびモータの回転力を利用して打
球を遊技領域７に発射する打球発射装置が設置されてい
る。さらに、装飾ランプ２５、遊技効果ＬＥＤ２８ａ、
遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および
球切れランプ５２に信号を送るためのランプ制御基板３
５、スピーカ２７からの音声発生を制御するための音制
御基板７０および打球発射装置を制御するための発射制
御基板９１も設けられている。

【００３５】さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１
２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電
源基板９１０が設けられ、上方には、各種情報を遊技機
外部に出力するための各端子を備えたターミナル基板１
６０が設置されている。ターミナル基板１６０には、少
なくとも、球切れ検出スイッチの出力を導入して外部出
力するための球切れ用端子、賞球個数信号を外部出力す
るための賞球用端子および所定個数の球貸し毎に発生す
る球貸し信号を外部出力するための球貸し用端子が設け
られている。また、中央付近には、主基板３１からの各
種情報を遊技機外部に出力するための各端子を備えた情
報端子盤３４が設置されている。

【００３６】なお、図２には、ランプ制御基板３５およ
び音制御基板７０からの信号を、枠側に設けられている
遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８
ｃ、賞球ランプ５１および球切れランプ５２に供給する
ための電飾中継基板Ａ７７が示されているが、信号中継
の必要に応じて他の中継基板も設けられる。

【００３７】図３はパチンコ遊技機１の機構板を背面か
らみた背面図である。球貯留タンク３８に貯留された玉
は誘導樋３９を通り、図３に示されるように、球切れ検
出器（球切れスイッチ）１８７ａ，１８７ｂを通過して
球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至
る。球切れスイッチ１８７ａ，１８７ｂは遊技球通路内
の遊技球の有無を検出するスイッチであるが、球タンク
３８内の補給球の不足を検出する球切れ検出スイッチ１
６７も設けられている。以下、球切れスイッチ１８７
ａ，１８７ｂを、球切れスイッチ１８７と表現すること
がある。

【００３８】球払出装置９７から払い出された遊技球
は、連絡口４５を通ってパチンコ遊技機１の前面に設け
られている打球供給皿３に供給される。連絡口４５の側
方には、パチンコ遊技機１の前面に設けられている余剰
玉受皿４に連通する余剰玉通路４６が形成されている。

【００３９】入賞にもとづく景品球が多数払い出されて
打球供給皿３が満杯になり、ついには遊技球が連絡口４
５に到達した後さらに遊技球が払い出されると遊技球
は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さ
らに遊技球が払い出されると、感知レバー４７が満タン
スイッチ４８を押圧して満タンスイッチ４８がオンす
る。その状態では、球払出装置９７内のステッピングモ
ータの回転が停止して球払出装置９７の動作が停止する
とともに打球発射装置３４の駆動も停止する。

【００４０】図４は、主基板３１における回路構成の一
例を示すブロック図である。なお、図４には、払出制御
基板３７、ランプ制御基板３５、音制御基板７０、発射
制御基板９１および図柄制御基板８０も示されている。
なお、以下、払出制御基板３７、ランプ制御基板３５、
音制御基板７０および図柄制御基板８０を電気部品制御
基板ということがある。また、電気部品制御基板に搭載
されているマイクロコンピュータを含む制御手段を電気
部品制御手段ということがある。電気部品制御手段によ
って制御される電気部品のうち、遊技演出に関わるもの
が演出部品である。そして、ランプ制御基板３５、音制
御基板７０および図柄制御基板８０は演出部品制御基板
の例でもある。また、ランプ制御基板３５、音制御基板
７０および図柄制御基板８０に搭載されている電気部品
制御手段（ランプ制御手段、音声制御手段および表示制
御手段）は演出部品制御手段の例でもある。

【００４１】主基板３１には、プログラムに従ってパチ
ンコ遊技機１を制御する基本回路５３と、ゲートスイッ
チ１２、始動口スイッチ１７、Ｖカウントスイッチ２
２、カウントスイッチ２３、入賞口スイッチ１９ａ，１
９ｂ，２４ａ，２４ｂ、満タンスイッチ４８、球切れス
イッチ１８７および賞球カウントスイッチ３０１Ａから
の信号を基本回路５３に与えるスイッチ回路５８と、可
変入賞球装置１５を開閉するソレノイド１６、開閉板２
０を開閉するソレノイド２１および大入賞口内の経路を
切り換えるための切換ソレノイド２１Ａを基本回路５３
からの指令に従って駆動するソレノイド回路５９とが搭
載されている。

【００４２】なお、図４には示されていないが、カウン
トスイッチ短絡信号もスイッチ回路５８を介して基本回
路５３に伝達される。

【００４３】また、基本回路５３から与えられるアドレ
ス信号をデコードしてＩ／Ｏポート部５７のうちのいず
れかのＩ／Ｏポートを選択するための信号を出力するア
ドレスデコード回路６７と、基本回路５３から与えられ
るデータに従って、大当りの発生を示す大当り情報、可
変表示部９の画像表示開始に利用された始動入賞球の個
数を外部で特定可能とするために可変表示の停止時に出
力される有効始動情報、確率変動が生じたことを示す確
変情報等の情報出力信号をホールコンピュータ等の外部
機器に対して出力する情報出力回路６４が搭載されてい
る。

【００４４】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる記憶手段の一例であるＲＡＭ５５、プログラムに従
って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５
７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５
５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５
６は、１チップマイクロコンピュータである。なお、１
チップマイクロコンピュータは、少なくともＲＡＭ５５
が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポー
ト部５７は外付けであっても内蔵されていてもよい。

【００４５】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするためのシステムリセット回路
６５が設けられている。

【００４６】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００４７】なお、この実施の形態では、ランプ制御基
板３５に搭載されているランプ制御手段が、遊技盤に設
けられている始動記憶表示器１８、ゲート通過記憶表示
器４１および装飾ランプ２５の表示制御を行うととも
に、枠側に設けられている遊技効果ランプ・ＬＥＤ２８
ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れラン
プ５２の表示制御を行う。また、特別図柄を可変表示す
る可変表示部９および普通図柄を可変表示する普通図柄
表示器１０の表示制御は、図柄制御基板８０に搭載され
ている表示制御手段によって行われる。

【００４８】図５は、図柄制御基板８０内の回路構成
を、可変表示部９の一実現例であるＬＣＤ（液晶表示装
置）８２、普通図柄表示器１０、主基板３１の出力ポー
ト（ポート０，２）５７０，５７２および出力バッファ
回路６２０，６２Ａとともに示すブロック図である。出
力ポート（出力ポート２）５７２からは８ビットのデー
タが出力され、出力ポート５７０からは１ビットのスト
ローブ信号（ＩＮＴ信号）が出力される。

【００４９】表示制御用ＣＰＵ１０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、主
基板３１からノイズフィルタ１０７および入力バッファ
回路１０５Ｂを介してＩＮＴ信号が入力されると、入力
バッファ回路１０５Ａを介して表示制御コマンドを受信
する。入力バッファ回路１０５Ａ，１０５Ｂとして、例
えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使
用することができる。なお、表示制御用ＣＰＵ１０１が
Ｉ／Ｏポートを内蔵していない場合には、入力バッファ
回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との
間に、Ｉ／Ｏポートが設けられる。

【００５０】そして、表示制御用ＣＰＵ１０１は、受信
した表示制御コマンドに従って、ＬＣＤ８２に表示され
る画面の表示制御を行う。具体的には、表示制御コマン
ドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３
は、キャラクタＲＯＭ８６から必要なデータを読み出
す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８
２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信
号および同期信号をＬＣＤ８２に出力する。

【００５１】なお、図５には、ＶＤＰ１０３をリセット
するためのリセット回路８３、ＶＤＰ１０３に動作クロ
ックを与えるための発振回路８５、および使用頻度の高
い画像データを格納するキャラクタＲＯＭ８６も示され
ている。キャラクタＲＯＭ８６に格納される使用頻度の
高い画像データとは、例えば、ＬＣＤ８２に表示される
人物、動物、または、文字、図形もしくは記号等からな
る画像などである。

【００５２】入力バッファ回路１０５Ａ，１０５Ｂは、
主基板３１から図柄制御基板８０へ向かう方向にのみ信
号を通過させることができる。従って、図柄制御基板８
０側から主基板３１側に信号が伝わる余地はない。すな
わち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポ
ートともに不可逆性情報入力手段を構成する。図柄制御
基板８０内の回路に不正改造が加えられても、不正改造
によって出力される信号が主基板３１側に伝わることは
ない。

【００５３】なお、出力ポート５７０，５７２の出力を
そのまま図柄制御基板８０に出力してもよいが、単方向
にのみ信号伝達可能な出力バッファ回路６２０，６２Ａ
を設けることによって、主基板３１から図柄制御基板８
０への一方向性の信号伝達をより確実にすることができ
る。すなわち、出力バッファ回路６２０，６２Ａは、出
力ポートともに不可逆性情報出力手段を構成する。不可
逆性情報出力手段によって、図柄制御基板８０への信号
伝達線を介する不正信号の入力が確実に防止される。

【００５４】また、高周波信号を遮断するノイズフィル
タ１０７として、例えば３端子コンデンサやフェライト
ビーズが使用されるが、ノイズフィルタ１０７の存在に
よって、表示制御コマンドに基板間でノイズが乗ったと
しても、その影響は除去される。なお、主基板３１のバ
ッファ回路６２０，６２Ａの出力側にもノイズフィルタ
を設けてもよい。

【００５５】図６は、主基板３１およびランプ制御基板
３５における信号送受信部分を示すブロック図である。
この実施の形態では、遊技領域７の外側に設けられてい
る遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８
ｃと遊技盤に設けられている装飾ランプ２５の点灯／消
灯と、賞球ランプ５１および球切れランプ５２の点灯／
消灯とを示すランプ制御コマンドが主基板３１からラン
プ制御基板３５に出力される。また、始動記憶表示器１
８およびゲート通過記憶表示器４１の点灯個数を示すラ
ンプ制御コマンドも主基板３１からランプ制御基板３５
に出力される。

【００５６】図６に示すように、ランプ制御に関するラ
ンプ制御コマンドは、基本回路５３におけるＩ／Ｏポー
ト部５７の出力ポート（出力ポート０，３）５７０，５
７３から出力される。出力ポート（出力ポート３）５７
３は８ビットのデータを出力し、出力ポート５７０は１
ビットのＩＮＴ信号を出力する。ランプ制御基板３５に
おいて、主基板３１からの制御コマンドは、入力バッフ
ァ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ
３５１に入力する。なお、ランプ制御用ＣＰＵ３５１が
Ｉ／Ｏポートを内蔵していない場合には、入力バッファ
回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１と
の間に、Ｉ／Ｏポートが設けられる。

【００５７】ランプ制御基板３５において、ランプ制御
用ＣＰＵ３５１は、各制御コマンドに応じて定義されて
いる遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２
８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、
遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８
ｃ、装飾ランプ２５に対して点灯／消灯信号を出力す
る。点灯／消灯信号は、遊技効果ＬＥＤ２８ａ、遊技効
果ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力され
る。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ
３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されてい
る。

【００５８】主基板３１において、ＣＰＵ５６は、ＲＡ
Ｍ５５の記憶内容に未払出の賞球残数があるときに賞球
ランプ５１の点灯を指示する制御コマンドを出力し、前
述した遊技盤裏面の払出球通路１８６ａ，１８６ｂの上
流に設置されている球切れスイッチ１８７ａ，１８７ｂ
（図３参照）が遊技球を検出しなくなると球切れランプ
５２の点灯を指示する制御コマンドを出力する。ランプ
制御基板３５において、各制御コマンドは、入力バッフ
ァ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ
３５１に入力する。ランプ制御用ＣＰＵ３５１は、それ
らの制御コマンドに応じて、賞球ランプ５１および球切
れランプ５２を点灯／消灯する。なお、点灯／消灯パタ
ーンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは
外付けＲＯＭに記憶されている。

【００５９】さらに、ランプ制御用ＣＰＵ３５１は、制
御コマンドに応じて始動記憶表示器１８およびゲート通
過記憶表示器４１に対して点灯／消灯信号を出力する。

【００６０】入力バッファ回路３５５Ａ，３５５Ｂとし
て、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４
０，７４ＨＣ１４が用いられる。入力バッファ回路３５
５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５
へ向かう方向にのみ信号を通過させることができる。従
って、ランプ制御基板３５側から主基板３１側に信号が
伝わる余地はない。たとえ、ランプ制御基板３５内の回
路に不正改造が加えられても、不正改造によって出力さ
れる信号がメイン基板３１側に伝わることはない。な
お、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノ
イズフィルタを設けてもよい。

【００６１】また、主基板３１において、出力ポート５
７０，５７３の外側にバッファ回路６２０，６３Ａが設
けられている。バッファ回路６２０，６３Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、ランプ制御基板７０から主基板３１に信号が与え
られる可能性がある信号ラインをさらに確実になくすこ
とができる。なお、バッファ回路６２０，６３Ａの出力
側にノイズフィルタを設けてもよい。

【００６２】図７は、主基板３１における音声制御コマ
ンドの信号送信部分および音制御基板７０の構成例を示
すブロック図である。この実施の形態では、遊技進行に
応じて、遊技領域７の外側に設けられているスピーカ２
７の音声出力を指示するための音声制御コマンドが、主
基板３１から音制御基板７０に出力される。

【００６３】図７に示すように、音声制御コマンドは、
基本回路５３におけるＩ／Ｏポート部５７の出力ポート
（出力ポート０，４）５７０，５７４から出力される。
出力ポート（出力ポート４）５７４からは８ビットのデ
ータが出力され、出力ポート５７０からは１ビットのＩ
ＮＴ信号が出力される。音制御基板７０において、主基
板３１からの各信号は、入力バッファ回路７０５Ａ，７
０５Ｂを介して音声制御用ＣＰＵ７０１に入力する。な
お、音声制御用ＣＰＵ７０１がＩ／Ｏポートを内蔵して
いない場合には、入力バッファ回路７０５Ａ，７０５Ｂ
と音声制御用ＣＰＵ７０１との間に、Ｉ／Ｏポートが設
けられる。

【００６４】そして、例えばディジタルシグナルプロセ
ッサによる音声合成回路７０２は、音声制御用ＣＰＵ７
０１の指示に応じた音声や効果音を発生し音量切替回路
７０３に出力する。音量切替回路７０３は、音声制御用
ＣＰＵ７０１の出力レベルを、設定されている音量に応
じたレベルにして音量増幅回路７０４に出力する。音量
増幅回路７０４は、増幅した音声信号をスピーカ２７に
出力する。

【００６５】入力バッファ回路７０５Ａ，７０５Ｂとし
て、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４
０，７４ＨＣ１４が用いられる。入力バッファ回路７０
５Ａ，７０５Ｂは、主基板３１から音制御基板７０へ向
かう方向にのみ信号を通過させることができる。よっ
て、音制御基板７０側から主基板３１側に信号が伝わる
余地はない。従って、音制御基板７０内の回路に不正改
造が加えられても、不正改造によって出力される信号が
主基板３１側に伝わることはない。なお、入力バッファ
回路７０５Ａ，７０５Ｂの入力側にノイズフィルタを設
けてもよい。

【００６６】また、主基板３１において、出力ポート５
７０，５７４の外側にバッファ回路６２０，６７Ａが設
けられている。バッファ回路６２０，６７Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、音制御基板７０から主基板３１に信号が与えられ
る可能性がある信号ラインをさらに確実になくすことが
できる。なお、バッファ回路６２０，６７Ａの出力側に
ノイズフィルタを設けてもよい。

【００６７】図８は、払出制御基板３７および球払出装
置９７の構成要素などの払出に関連する構成要素を示す
ブロック図である。図８に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。満タンスイッチ４
８は、余剰球受皿４の満タンを検出するスイッチであ
る。また、球切れスイッチ１８７（１８７ａ，１８７
ｂ）からの検出信号も、中継基板７２および中継基板７
１を介して主基板３１のＩ／Ｏポート５７に入力され
る。

【００６８】主基板３１のＣＰＵ５６は、球切れスイッ
チ１８７からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ４８からの検出信号が満タン状
態を示していると、払出禁止を指示する払出制御コマン
ドを送出する。払出禁止を指示する払出制御コマンドを
受信すると、払出制御基板３７の払出制御用ＣＰＵ３７
１は球払出処理を停止する。

【００６９】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号も、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート５７に入力される。賞球
カウントスイッチ３０１Ａは、球払出装置９７の払出機
構部分に設けられ、実際に払い出された賞球払出球を検
出する。

【００７０】入賞があると、払出制御基板３７には、主
基板３１の出力ポート（ポート０，１）５７０，５７１
から賞球個数を示す払出制御コマンドが入力される。出
力ポート（出力ポート１）５７１は８ビットのデータを
出力し、出力ポート５７０は１ビットのストローブ信号
（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コ
マンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポ
ート３７２ａに入力される。ＩＮＴ信号は、入力バッフ
ァ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込
端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ
／Ｏポート３７２ａを介して払出制御コマンドを入力
し、払出制御コマンドに応じて球払出装置９７を駆動し
て賞球払出を行う。なお、この実施の形態では、払出制
御用ＣＰＵ３７１は、１チップマイクロコンピュータで
あり、少なくともＲＡＭが内蔵されている。

【００７１】また、主基板３１において、出力ポート５
７０，５７１の外側にバッファ回路６２０，６８Ａが設
けられている。バッファ回路６２０，６８Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、払出制御基板３７から主基板３１に信号が与えら
れる可能性がある信号ラインをさらに確実になくすこと
ができる。なお、バッファ回路６２０，６８Ａの出力側
にノイズフィルタを設けてもよい。

【００７２】払出制御用ＣＰＵ３７１は、出力ポート３
７２ｇを介して、貸し球数を示す球貸し個数信号をター
ミナル基板１６０に出力し、ブザー駆動信号をブザー基
板７５に出力する。ブザー基板７５にはブザーが搭載さ
れている。さらに、出力ポート３７２ｅを介して、エラ
ー表示用ＬＥＤ３７４にエラー信号を出力する。

【００７３】さらに、払出制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して、賞球カウントスイ
ッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂか
らの検出信号が入力される。球貸しカウントスイッチ３
０１Ｂは、球払出装置９７の払出機構部分に設けられ、
実際に払い出された貸し球を検出する。払出制御基板３
７からの払出モータ２８９への駆動信号は、出力ポート
３７２ｃおよび中継基板７２を介して球払出装置９７の
払出機構部分における払出モータ２８９に伝えられる。

【００７４】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。

【００７５】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が払出制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が払出制御基板３７を介して
与えられる。カードユニット５０と払出制御基板３７の
間では、接続信号（ＶＬ信号）、ユニット操作信号（Ｂ
ＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し
完了信号（ＥＸＳ信号）およびパチンコ機動作信号（Ｐ
ＲＤＹ信号）がＩ／Ｏポート３７２ｆを介してやりとり
される。

【００７６】パチンコ遊技機１の電源が投入されると、
払出制御基板３７の払出制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。また、カード
ユニット制御用マイクロコンピュータは、ＶＬ信号を出
力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状
態により接続状態／未接続状態を判定する。カードユニ
ット５０においてカードが受け付けられ、球貸しスイッ
チが操作され球貸しスイッチ信号が入力されると、カー
ドユニット制御用マイクロコンピュータは、払出制御基
板３７にＢＲＤＹ信号を出力する。この時点から所定の
遅延時間が経過すると、カードユニット制御用マイクロ
コンピュータは、払出制御基板３７にＢＲＱ信号を出力
する。

【００７７】そして、払出制御基板３７の払出制御用Ｃ
ＰＵ３７１は、カードユニット５０に対するＥＸＳ信号
を立ち上げ、カードユニット５０からのＢＲＱ信号の立
ち下がりを検出すると、払出モータ２８９を駆動し、所
定個の貸し球を遊技者に払い出す。このとき、振分用ソ
レノイド３１０は駆動状態とされている。すなわち、球
振分部材３１１を球貸し側に向ける。そして、払出が完
了したら、払出制御用ＣＰＵ３７１は、カードユニット
５０に対するＥＸＳ信号を立ち下げる。その後、カード
ユニット５０からのＢＲＤＹ信号がオン状態でなけれ
ば、賞球払出制御を実行する。

【００７８】以上のように、カードユニット５０からの
信号は全て払出制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。

【００７９】なお、この実施の形態では、カードユニッ
ト５０が遊技機とは別体として遊技機に隣接して設置さ
れている場合を例にするが、カードユニット５０は遊技
機と一体化されていてもよい。また、コイン投入に応じ
てその金額に応じた遊技球を遊技機が貸し出すように構
成した場合でも本発明を適用できる。

【００８０】図９は、電源基板９１０の一構成例を示す
ブロック図である。電源基板９１０は、主基板３１、図
柄制御基板８０、音制御基板７０、ランプ制御基板３５
および払出制御基板３７等の電気部品制御基板と独立し
て設置され、遊技機内の各電気部品制御基板および機構
部品が使用する電圧を生成する。この例では、ＡＣ２４
Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２
ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電
源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基
板上のＩＣ等を駆動する電源のラインから充電される。
なお、ＶSLは、整流回路９１２において、整流素子でＡ
Ｃ２４Ｖを整流昇圧することによって生成される。ＶSL
は、ソレノイド駆動電源となる。

【００８１】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、１つまたは複数のコンバータＩ
Ｃ９２２（図９では１つのみを示す。）を有し、ＶSLに
もとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成して
コネクタ９１５に出力する。コンバータＩＣ９２２の入
力側には、比較的大容量のコンデンサ９２３が接続され
ている。従って、外部からの遊技機に対する電力供給が
停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流
電圧は、比較的緩やかに低下する。この結果、コンデン
サ９２３は、後述する補助駆動電源の役割を果たす。コ
ネクタ９１５は例えば中継基板に接続され、中継基板か
ら各電気部品制御基板および機構部品に必要な電圧の電
力が供給される。

【００８２】ただし、電源基板９１０に各電気部品制御
基板に至る各コネクタを設け、電源基板９１０から、中
継基板を介さずにそれぞれの基板に至る各電圧を供給す
るようにしてもよい。また、図９には１つのコネクタ９
１５が代表して示されているが、コネクタは、各電気部
品制御基板対応に設けられている。

【００８３】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち電力供給停止時
にも記憶内容保持状態となりうるバックアップ記憶手
段）に対して記憶状態を保持できるように電力を供給す
るバックアップ電源となる。また、＋５Ｖラインとバッ
クアップ＋５Ｖラインとの間に、逆流防止用のダイオー
ド９１７が挿入される。この実施の形態では、バックア
ップ用の＋５Ｖは、主基板３１および払出制御基板３７
に供給される。

【００８４】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【００８５】また、電源基板９１０には、電源監視用Ｉ
Ｃ９０２が搭載されている。電源監視用ＩＣ９０２は、
ＶSL電圧を導入し、ＶSL電圧を監視することによって電
源断の発生を検出する。具体的には、ＶSL電圧が所定値
（この例では＋２２Ｖ）以下になったら、電源断が生ず
るとして電源断信号を出力する。なお、監視対象の電源
電圧は、各電気部品制御基板に搭載されている回路素子
の電源電圧（この例では＋５Ｖ）よりも高い電圧である
ことが好ましい。この例では、交流から直流に変換され
た直後の電圧であるＶSLが用いられている。電源監視用
ＩＣ９０２からの電源断信号は、主基板３１や払出制御
基板３７等に供給される。

【００８６】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路
素子を駆動するための電圧（この例では＋５Ｖ）よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、ＣＰＵが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。さらに、監視電圧
としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各
種スイッチに供給される電圧が＋１２Ｖであることか
ら、電源瞬断時のスイッチオン誤検出の防止も期待でき
る。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３
０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の
段階でそれの低下を検出できる。

【００８７】よって、＋１２Ｖ電源の電圧が低下すると
スイッチ出力がオン状態を呈するようになるが、＋１２
Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断
を認識すれば、スイッチ出力がオン状態を呈する前に電
源復旧待ちの状態に入ってスイッチ出力を検出しない状
態とすることができる。

【００８８】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、電源監視回路から複数の電気部品制御基板に電源断
信号を供給することができる。電源断信号を必要とする
電気部品制御基板が幾つあっても電源監視手段は１つ設
けられていればよいので、各電気部品制御基板における
各電気部品制御手段が後述する復帰制御を行っても、遊
技機のコストはさほど上昇しない。

【００８９】なお、図９に示された構成では、電源監視
用ＩＣ９０２の検出出力（電源断信号）は、バッファ回
路９１８，９１９を介してそれぞれの電気部品制御基板
（例えば主基板３１と払出制御基板３７）に伝達される
が、例えば、１つの検出出力を中継基板に伝達し、中継
基板から各電気部品制御基板に同じ信号を分配する構成
でもよい。また、電源断信号を必要とする基板数に応じ
たバッファ回路を設けてもよい。

【００９０】図１０は、ＣＰＵ５６の内部構成例を詳細
に示すブロック図である。ＣＰＵコア５０１はレジスタ
を内蔵しプログラムに従って演算処理等を行う。クロッ
クジェネレータ５０２は、外部から供給されるクロック
信号を分周して各内蔵デバイスに供給する。なお、クロ
ックジェネレータ５０２は、１／２分周クロックをシス
テムクロックとしてＣＬＫＯ端子から出力可能であり、
出力制御回路５１１を介して、システムクロックを分周
したクロック信号をＩＥＯ／ＳＣＬＫ０端子から出力可
能である。

【００９１】リセット割込コントローラ５０３は、ＸＲ
ＳＴ端子に入力されるシステムリセット信号やＸＮＭＩ
端子に入力されるマスク不能割込要求信号等をＣＰＵコ
ア５０１に伝える。外部バスインタフェース５０４は、
アドレスバス、データバスおよび各種制御信号の方向制
御や駆動制御を行うバスドライバである。内蔵ＲＡＭ５
５は電源バックアップ可能であり、内蔵ＲＯＭ５４には
プログラムが格納される。アドレスデコーダ５０５は、
出力制御回路５１１を介して４本のチップセレクト信号
ＸＣＳ０〜３を出力可能である。なお、チップセレクト
信号ＸＣＳ０〜３の端子は、入出力ポートＰＢ０〜ＰＢ
３と兼用されている。

【００９２】メモリ制御回路５１０は、内蔵ＲＯＭ５４
および内蔵ＲＡＭ５５を制御するための信号を生成す
る。また、メモリ制御回路５１０には、内蔵ＲＡＭ５５
へのアクセスを許可することを設定するレジスタが内蔵
されている。

【００９３】ＰＩＯ５０６は、８ビットの内蔵入力ポー
トＰＡ０〜ＰＡ７である。なお、内蔵ＰＩＯを使用しな
い場合には、例えば、使用しないポートを入力モードと
して、そのポートをグラウンドレベルに接続する。ま
た、ＣＴＣ５０８は、２本の外部クロック／タイマトリ
ガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／
ＴＯ０，１を内蔵している。

【００９４】次に遊技機の動作について説明する。図１
１は、主基板３１におけるＣＰＵ５６が実行するメイン
処理を示すフローチャートである。遊技機に対する電源
が投入されると、メイン処理において、ＣＰＵ５６は、
まず、必要な初期設定を行う。

【００９５】初期設定処理において、ＣＰＵ５６は、ま
ず、割込禁止に設定する（ステップＳ１）。次に、割込
モードを割込モード２に設定し（ステップＳ２）、スタ
ックポインタにスタックポインタ指定アドレスを設定す
る（ステップＳ３）。そして、内蔵デバイスレジスタの
初期化を行う（ステップＳ４）。また、内蔵デバイス
（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）お
よびＰＩＯ（パラレル入出力ポート）の初期化（ステッ
プＳ５）を行った後、ＲＡＭをアクセス可能状態に設定
する（ステップＳ６）。

【００９６】この実施の形態で用いられているＣＰＵ５
６には、マスク可能な割込（ＩＮＴ）のモードとして以
下の３種類のモードが用意されている。なお、マスク可
能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁
止状態に設定するとともに、プログラムカウンタの内容
をスタックにセーブする。

【００９７】割込モード０：割込要求を行った内蔵デバ
イスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３
バイト）をＣＰＵの内部データバス上に送出する。よっ
て、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまた
はＣＡＬＬ命令で指定されるアドレスの命令を実行す
る。リセット時に、ＣＰＵ５６は自動的に割込モード０
になる。よって、割込モード１または割込モード２に設
定したい場合には、初期設定処理において、割込モード
１または割込モード２に設定するための処理を行う必要
がある。

【００９８】割込モード１：割込が受け付けられると、
常に００３８（ｈ）番地に飛ぶモードである。

【００９９】割込モード２：ＣＰＵ５６の特定レジスタ
（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力
する割込ベクタ（１バイト：最下位ビット０）から合成
されるアドレスが、割込番地を示すモードである。すな
わち、割込番地は、上位アドレスが特定レジスタの値と
され下位アドレスが割込ベクタとされた２バイトで示さ
れるアドレスである。従って、任意の（飛び飛びではあ
るが）偶数番地に割込処理を設置することができる。各
内蔵デバイスは割込要求を行うときに割込ベクタを送出
する機能を有している。

【０１００】よって、割込モード２に設定されると、各
内蔵デバイスからの割込要求を容易に処理することが可
能になり、また、プログラムにおける任意の位置に割込
処理を設置することが可能になる。さらに、割込モード
１とは異なり、割込発生要因毎のそれぞれの割込処理を
用意しておくことも容易である。上述したように、この
実施の形態では、初期設定処理のステップＳ２におい
て、ＣＰＵ５６は割込モード２に設定される。

【０１０１】そして、電源断時にバックアップＲＡＭ領
域のデータ保護処理（例えばパリティデータの付加等の
電力供給停止時処理）が行われたか否か確認する（ステ
ップＳ７）。この実施の形態では、不測の電源断が生じ
た場合には、バックアップＲＡＭ領域のデータを保護す
るための処理が行われている。そのような保護処理が行
われていた場合をバックアップありとする。バックアッ
プなしを確認したら、ＣＰＵ５６は初期化処理を実行す
る。

【０１０２】この実施の形態では、バックアップＲＡＭ
領域にバックアップデータがあるか否かは、電源断時に
バックアップＲＡＭ領域に設定されるバックアップフラ
グの状態によって確認される。この例では、図１２に示
すように、バックアップフラグ領域に「５５（Ｈ）」が
設定されていればバックアップあり（オン状態）を意味
し、「５５（Ｈ）」以外の値が設定されていればバック
アップなし（オフ状態）を意味する。

【０１０３】バックアップありを確認したら、ＣＰＵ５
６は、バックアップＲＡＭ領域のデータチェック（この
例ではパリティチェック）を行う。不測の電源断が生じ
た後に復旧した場合には、バックアップＲＡＭ領域のデ
ータは保存されていたはずであるから、チェック結果は
正常になる。チェック結果が正常でない場合には、内部
状態を電源断時の状態に戻すことができないので、停電
復旧時でない電源投入時に実行される初期化処理を実行
する。

【０１０４】チェック結果が正常であれば（ステップＳ
８）、ＣＰＵ５６は、遊技制御手段の内部状態と表示制
御手段等の電気部品制御手段の制御状態を電源断時の状
態に戻すための遊技状態復旧処理を行う（ステップＳ
９）。そして、バックアップＲＡＭ領域に保存されてい
たＰＣ（プログラムカウンタ）の退避値がＰＣに設定さ
れ、そのアドレスに復帰する。

【０１０５】ステップＳ９の遊技状態復旧処理では、例
えば、ＣＰＵ５６は、バックアップＲＡＭに保存されて
いた値を各レジスタに復元する。そして、バックアップ
ＲＡＭに保存されていたデータにもとづいて電源断時の
遊技状態を確認して復帰させる。すなわち、バックアッ
プＲＡＭに保存されていたデータにもとづいて電源断時
の特別図柄プロセス処理の進行状況を復元する。その結
果、電源断時に図柄の変動中であった場合には内部状態
がその状態になり、電源断時に大当り遊技状態であった
場合には内部状態がその状態になり、電源断時に高確率
状態であった場合には内部状態がその状態になる。そし
て、復元された状態に応じて、必要であれば、ソレノイ
ド回路５９を介してソレノイド１６やソレノイド２１を
駆動し、始動入賞口１４や開閉板２０の開閉状態の復旧
を行う。また、電源断中でも保存されていた特別図柄プ
ロセスフラグおよび普通図柄プロセスフラグの値に応じ
て、電源断時の特別図柄プロセス処理の進行状況および
普通図柄プロセス処理の進行状況に対応した制御コマン
ドを、図柄制御基板８０、ランプ制御基板３５および音
制御基板７０に送出する。

【０１０６】以上のように、遊技状態復旧処理では、復
元された内部状態に応じて、各種電気部品の状態復元が
行われるとともに、図柄制御基板８０、ランプ制御基板
３５および音制御基板７０に対して、制御状態を電源断
時の状態に戻すための制御コマンド（電源断時の制御状
態を生じさせるための制御コマンド）が送出される。そ
のような制御コマンドは、一般に、電源断前に最後に送
出された１つまたは複数の制御コマンドである。例え
ば、電源断時に可変表示装置９において図柄の変動中で
あった場合には、その変動における停止図柄がバックア
ップＲＡＭの記憶内容から復元され、停止図柄（可変表
示結果）を示す制御コマンドや図柄の確定を示す制御コ
マンドを表示制御手段に送出したりする。

【０１０７】初期化処理では、ＣＰＵ５６は、まず、Ｒ
ＡＭクリア処理を行う（ステップＳ１１）。また、所定
の作業領域（例えば、普通図柄判定用乱数カウンタ、普
通図柄判定用バッファ、特別図柄左中右図柄バッファ、
払出コマンド格納ポインタなど）に初期値を設定する初
期値設定処理も行われる。さらに、サブ基板（ランプ制
御基板３５、払出制御基板３７、音制御基板７０、図柄
制御基板８０）を初期化するための処理を実行する（ス
テップＳ１３）。サブ基板を初期化する処理とは、例え
ば初期設定コマンドを送出する処理である。初期設定コ
マンドとして、例えば、払出制御基板３７に出力される
払出可能状態指定コマンド（払出可能状態の場合）また
は払出停止状態指定コマンド（払出不能状態の場合）が
ある。払出不能状態として、例えば、球切れスイッチ１
８７または満タンスイッチ４８がオンしていた状態があ
る。すなわち、ＣＰＵ５６は、球切れスイッチ１８７ま
たは満タンスイッチ４８がオンしていたら払出制御基板
３７に払出停止状態指定コマンドを送出し、そうでなけ
れば、払出可能状態指定コマンドを送出する。なお、払
出可能状態指定コマンド（払出可能状態の場合）または
払出停止状態指定コマンド（払出不能状態の場合）は、
ステップＳ９の遊技状態復旧処理においても実行される
ように構成してもよい。

【０１０８】そして、２ｍｓ毎に定期的にタイマ割込が
かかるようにＣＰＵ５６に設けられているＣＴＣのレジ
スタの設定が行われる（ステップＳ１４）。すなわち、
初期値として２ｍｓに相当する値が所定のレジスタ（時
間定数レジスタ）に設定される。そして、初期設定処理
のステップＳ１において割込禁止とされているので、初
期化処理を終える前に割込が許可される（ステップＳ１
５）。

【０１０９】この実施の形態では、ＣＰＵ５６の内蔵Ｃ
ＴＣが繰り返しタイマ割込を発生するように設定され
る。この実施の形態では、繰り返し周期は２ｍｓに設定
される。そして、タイマ割込が発生すると、図１３に示
すように、ＣＰＵ５６は、例えばタイマ割込が発生した
ことを示すタイマ割込フラグをセットする（ステップＳ
１２）。

【０１１０】初期化処理の実行（ステップＳ１１〜Ｓ１
５）が完了すると、メイン処理で、タイマ割込が発生し
たか否かの監視（ステップＳ１７）の確認が行われるル
ープ処理に移行する。なお、ループ内では、表示用乱数
更新処理（ステップＳ１６）も実行される。

【０１１１】ＣＰＵ５６は、ステップＳ１７において、
タイマ割込が発生したことを認識すると、ステップＳ２
１〜Ｓ３１の遊技制御処理を実行する。遊技制御処理に
おいて、ＣＰＵ５６は、まず、スイッチ回路５８を介し
て、ゲートセンサ１２、始動口センサ１７、カウントセ
ンサ２３および入賞口スイッチ１９ａ，１９ｂ，２４
ａ，２４ｂ等のスイッチの状態を入力し、それらの状態
判定を行う（スイッチ処理：ステップＳ２１）。

【０１１２】次いで、パチンコ遊技機１の内部に備えら
れている自己診断機能によって種々の異常診断処理が行
われ、その結果に応じて必要ならば警報が発せられる
（エラー処理：ステップＳ２２）。

【０１１３】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、
停止図柄の種類を決定する乱数等の表示用乱数を更新す
る処理を行う（ステップＳ２４）。

【０１１４】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２５）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２６）。普通図柄プロセス処理では、７セグメント
ＬＥＤによる普通図柄表示器１０を所定の順序で制御す
るための普通図柄プロセスフラグに従って該当する処理
が選び出されて実行される。そして、普通図柄プロセス
フラグの値は、遊技状態に応じて各処理中に更新され
る。

【０１１５】次いで、ＣＰＵ５６は、特別図柄に関する
表示制御コマンドをＲＡＭ５５の所定の領域に設定して
表示制御コマンドを送出する処理を行う（特別図柄コマ
ンド制御処理：ステップＳ２７）。また、普通図柄に関
する表示制御コマンドをＲＡＭ５５の所定の領域に設定
して表示制御コマンドを送出する処理を行う（普通図柄
コマンド制御処理：ステップＳ２８）。

【０１１６】さらに、ＣＰＵ５６は、例えばホール管理
用コンピュータに供給される大当り情報、始動情報、確
率変動情報などのデータを出力する情報出力処理を行う
（ステップＳ２９）。

【０１１７】また、ＣＰＵ５６は、所定の条件が成立し
たときにソレノイド回路５９に駆動指令を行う（ステッ
プＳ３０）。ソレノイド回路５９は、駆動指令に応じて
ソレノイド１６，２１を駆動し、可変入賞球装置１５ま
たは開閉板２０を開状態または閉状態とする。

【０１１８】そして、ＣＰＵ５６は、各入賞口への入賞
を検出するためのスイッチ１７，２３，１９ａ，１９
ｂ，２４ａ，２４ｂの検出出力にもとづく賞球数の設定
などを行う賞球処理を実行する（ステップＳ３１）。具
体的には、入賞検出に応じて払出制御基板３７に払出制
御コマンドを出力する。払出制御基板３７に搭載されて
いる払出制御用ＣＰＵ３７１は、払出制御コマンドに応
じて球払出装置９７を駆動する。

【０１１９】以上の制御によって、この実施の形態で
は、遊技制御処理は２ｍｓ毎に起動されることになる。
なお、この実施の形態では、タイマ割込処理では例えば
割込が発生したことを示すフラグのセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。

【０１２０】また、メイン処理には遊技制御処理に移行
すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内
部タイマが定期的に発生するタイマ割込にもとづくタイ
マ割込処理で遊技制御処理に移行すべきか否かを判定す
るためのフラグがセット等がなされるので、遊技制御処
理の全てが確実に実行される。つまり、遊技制御処理の
全てが実行されるまでは、次回の遊技制御処理に移行す
べきか否かの判定が行われないので、遊技制御処理中の
全ての各処理が実行完了することは保証されている。

【０１２１】以上に説明したように、この実施の形態で
は、ＣＴＣやＰＩＯを内蔵するＣＰＵ５６に対して、初
期設定処理で割込モード２が設定される。従って、内蔵
ＣＴＣを用いた定期的なタイマ割込処理を容易に実現で
きる。また、タイマ割込処理をプログラム上の任意の位
置に設置できる。また、内蔵ＰＩＯを用いたスイッチ検
出処理等を容易に割込処理で実現できる。その結果、プ
ログラム構成が簡略化され、プログラム開発工数が低減
する等の効果を得ることができる。

【０１２２】なお、ＣＴＣおよびＰＩＯの設定（ステッ
プＳ５）が完了した後に、ＩＥＯ／ＳＣＬＫ０端子から
出力されるクロック信号の周波数を決めるための内部レ
ジスタの設定を行ってもよい。その際、クロック信号の
周波数は、遊技制御処理の起動周期である２ｍｓに応じ
た周波数とされる。そのような設定を行うと、ＩＥＯ／
ＳＣＬＫ０端子から、遊技制御処理の起動周期に応じた
周波数のクロック信号がＣＰＵ５６から外部出力され
る。すると、ＣＰＵ５６の外部において遊技制御処理の
起動周期に対応した信号を観測することができる。よっ
て、そのような信号を用いて、遊技機外部においてＣＰ
Ｕ５６による遊技制御処理をシミュレーションしたり、
ＣＰＵ５６の動作状況を試験したりすることが容易にな
る。

【０１２３】図１４（Ａ）は、主基板３１から他の電気
部品制御基板の電気部品制御手段に送出される制御コマ
ンドのコマンド形態の一例を示す説明図である。この実
施の形態では、制御コマンドは２バイト構成であり、１
バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイ
ト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデー
タの先頭ビット（ビット７）は必ず「１」とされ、ＥＸ
Ｔデータの先頭ビット（ビット７）は必ず「０」とされ
る。このように、電気部品制御手段への制御指令となる
制御コマンドは、複数のデータで構成され、先頭ビット
によってそれぞれを区別可能な態様になっている。

【０１２４】図１４（Ｂ）は、各電気部品制御手段に対
する制御コマンドを構成する８ビットの制御信号ＣＤ０
〜ＣＤ７とＩＮＴ信号との関係を示すタイミング図であ
る。図１４（Ｂ）に示すように、ＭＯＤＥまたはＥＸＴ
のデータが出力ポートに出力されてから、所定の期間が
経過すると、ＣＰＵ５６は、データ出力を示す信号であ
るＩＮＴ信号（取込信号）をハイレベルにする。また、
そこから所定の期間が経過するとＩＮＴ信号をローレベ
ルにする。さらに、次に送出すべきデータがある場合に
は、すなわち、ＭＯＤＥデータ送出後では、所定の期間
をおいてから２バイト目のデータを出力ポートに送出す
る。このように、取込信号はＭＯＤＥおよびＥＸＴのデ
ータのそれぞれについて出力される。

【０１２５】この実施の形態では、遊技制御手段から各
電気部品制御基板に制御コマンドを出力しようとすると
きに、ＲＯＭ５５に設定されているコマンド送信テーブ
ルの先頭アドレスの設定が行われる。図１４（Ｃ）は、
コマンド送信テーブルの一構成例を示す説明図である。
１つのコマンド送信テーブルは３バイトで構成され、１
バイト目にはＩＮＴデータが設定される。また、２バイ
ト目のコマンドデータ１には、制御コマンドの１バイト
目のＭＯＤＥデータが設定される。そして、３バイト目
のコマンドデータ２には、制御コマンドの２バイト目の
ＥＸＴデータが設定される。

【０１２６】なお、ＥＸＴデータそのものがコマンドデ
ータ２の領域に設定されてもよいが、コマンドデータ２
には、ＥＸＴデータが格納されているテーブルのアドレ
スを指定するためのデータが設定されるようにしてもよ
い。例えば、コマンドデータ２のビット７（ワークエリ
ア参照ビット）が０であれば、コマンドデータ２にＥＸ
Ｔデータそのものが設定されていることを示す。そのよ
うなＥＸＴデータはビット７が０であるデータである。
例えば、ワークエリア参照ビットが１であれば、ＥＸＴ
データとして、コマンド拡張データテーブルの内容を使
用することを示す。

【０１２７】図１４（Ｄ）ＩＮＴデータの一構成例を示
す説明図である。ＩＮＴデータにおけるビット０は、払
出制御基板３７に払出制御コマンドを送出すべきか否か
を示す。ビット０が「１」であるならば、払出制御コマ
ンドを送出すべきことを示す。また、ＩＮＴデータにお
けるビット１は、図柄出制御基板８０に表示制御コマン
ドを送出すべきか否かを示す。ビット１が「１」である
ならば、表示制御コマンドを送出すべきことを示す。Ｉ
ＮＴデータのビット２，３は、それぞれ、ランプ制御コ
マンド、音声制御コマンドを送出すべきか否かを示すビ
ットである。コマンド送信テーブルは、払出制御コマン
ド、表示制御コマンド、ランプ制御コマンドおよび音声
制御コマンドの各制御コマンドのそれぞれについて用意
されている。

【０１２８】図１５は、この実施の形態でのＲＯＭ５４
のアドレスマップを示す説明図である。図１５に示す例
では、００００（Ｈ）番地からプログラム領域が割り当
てられている。また、１０００（Ｈ）番地〜１ＦＦＦ
（Ｈ）番地に制御用データ領域が割り当てられている。

【０１２９】制御用データ領域において、最も前部には
内蔵デバイスレジスタ設定テーブルとＣＴＣ，ＰＩＯ設
定テーブルがある。内蔵デバイスレジスタ設定テーブル
には、ＣＴＣやＰＩＯ等の内蔵デバイスの動作状態を決
めるための内蔵デバイスレジスタのアドレスや内蔵デバ
イスを初期化のための値が順次格納されている。すなわ
ち、メイン処理のステップＳ４で、ＣＰＵ５６は、所定
の汎用レジスタ（ＨＬレジスタ等）に内蔵デバイスレジ
スタ設定テーブルのアドレスを設定し、ＨＬレジスタ等
の内容が指すアドレスのデータ（内蔵デバイスレジスタ
のアドレスおよび内蔵デバイスを初期化のための値）を
順次ロードして、内蔵デバイスレジスタに、内蔵デバイ
スを初期化のための値を設定する。

【０１３０】このように、内蔵デバイスレジスタの設定
に際して、ＲＯＭの制御用データ領域に設定されている
データを使用するので、ステップＳ４のプログラムで
は、直接に内蔵デバイスレジスタのアドレスを設定した
り内蔵デバイスレジスタにデータを設定する命令を使用
しない。従って、プログラムは見やすいものとなり、プ
ログラム保守が容易になる。また、内蔵デバイスレジス
タの初期化のための値を変更する必要が生じても、プロ
グラムを変更する必要はなく、制御用データ領域のデー
タのみを変更すればよい。

【０１３１】メイン処理のステップＳ５のＣＴＣおよび
ＰＩＯの設定についても、ＣＴＣの各チャネルの制御レ
ジスタおよびＰＩＯの各チャネル（各ポート）のコマン
ドレジスタのアドレスや各レジスタに対する設定値がＣ
ＴＣ，ＰＩＯ設定テーブルに順次格納されている。従っ
て、ステップＳ５では、ＣＰＵ５６は、所定の汎用レジ
スタ（ＨＬレジスタ等）にＣＴＣ，ＰＩＯ設定テーブル
のアドレスを設定し、ＨＬレジスタ等の内容が指すアド
レスのデータ（ＣＴＣの各チャネルの制御レジスタおよ
びＰＩＯの各チャネルのコマンドレジスタのアドレスや
各レジスタに対する設定値）を順次ロードして、各レジ
スタに設定値を設定する。

【０１３２】制御用データ領域において、内蔵デバイス
レジスタの初期設定のためのデータ（ステップＳ４，Ｓ
５で使用するデータ）の次には、作業領域，ワークエリ
ア設定テーブルが格納されている。作業領域，ワークエ
リア設定テーブルは、ＣＰＵ５６が遊技制御の実行中に
使用する作業領域，ワークエリア（ＲＡＭ）の初期値お
よび遊技進行中の各状態における作業領域の設定値を設
定するためのテーブルであり、作業領域，ワークエリア
のアドレスと設定されるべき値とが格納されている。Ｃ
ＰＵ５６は、例えば、メイン処理のステップＳ１１で、
所定の汎用レジスタ（ＨＬレジスタ等）に作業領域，ワ
ークエリア設定テーブルのアドレスを設定し、ＨＬレジ
スタ等の内容が指すアドレスのデータ（作業領域，ワー
クエリアの初期値）を順次ロードして、作業領域，ワー
クエリアに初期値を設定する。また、ステップＳ２５
（特別図柄プロセス処理）で、遊技状態の変化（例え
ば、図柄変動中状態から大入賞口開放状態への変化）が
生じたときに、作業領域，ワークエリアに設定されてい
る値を用いて、作業領域の値を設定する。

【０１３３】制御用データ領域において、次に、コマン
ド拡張データアドレステーブルが格納されている。コマ
ンド拡張データアドレステーブルは、ＣＰＵ５６が電気
部品制御手段に対してコマンドを送出する場合に上述し
たコマンド拡張データテーブルのデータを使用する際に
用いられる。コマンド拡張データアドレステーブルの次
には、コマンド送信テーブルが格納されている。

【０１３４】さらに、大当り図柄設定用テーブルが制御
用データ領域に格納されている。大当り図柄設定用テー
ブルには、大当りとする場合の図柄に対応した図柄番号
が設定されている。

【０１３５】次いで、制御用データ領域において、変動
パターンを特定するためのデータが設定されている変動
パターン振り分けテーブルのどのデータを使用するのか
を決めるための変動パターン振り分けテーブルオフセッ
ト値テーブルが格納されている。変動パターン振り分け
テーブルオフセット値テーブルは、メイン処理のステッ
プＳ２５（特別図柄プロセス処理）で参照される。変動
パターン振り分けテーブルオフセット値テーブルの次
に、変動パターン振り分けテーブルが格納されている。
次に、特別図柄変動回数カウンタの初期値が設定されて
いる特別図柄変動回数設定テーブルが格納されている。

【０１３６】そして、制御用データ領域において、低確
率時の特別図柄判定値テーブルが格納されている。低確
率時の特別図柄判定値テーブルには、遊技機の状態が低
確率状態（大当りとする確率が高められていない状態）
における大当り判定値が設定されている。ＣＰＵ５６
は、メイン処理のステップＳ２５（特別図柄プロセス処
理）において、大当り判定用の乱数が大当り判定値と一
致したときに大当りとすることに決定する。また、低確
率時の特別図柄判定値テーブルの次に、高確率時の特別
図柄判定値テーブルが格納されている。低確率時の特別
図柄判定値テーブルには、遊技機の状態が低確率状態
（大当りとする確率が高められている状態）における大
当り判定値が設定されている。

【０１３７】以上のように、内蔵デバイスのレジスタの
初期設定のためのデータ、およびＣＰＵ５６が制御プロ
グラムを実行する際に使用するワークエリアの初期設定
のためのデータは、制御用データ領域の前部に格納され
ている。遊技機の機種が異なっても、使用するマイクロ
コンピュータが同じである場合には、内蔵デバイスのレ
ジスタの初期設定の方法は変わらないのが一般的である
から、複数の機種間で共通に使用されるデータについて
は制御用データを格納する記憶領域における前部に配置
されることになる。

【０１３８】また、作業領域，ワークエリア設定テーブ
ルも、制御用データ領域の前部に格納されている。すな
わち、マイクロコンピュータが制御プログラムを実行す
る際に使用する作業領域，ワークエリアの初期設定のた
めのデータは、複数の機種間で共通に使用される可能性
が高いので、記憶領域における前部に配置される。

【０１３９】制御用データ領域において、低確率時の特
別図柄判定値テーブルおよび高確率時の特別図柄判定値
テーブルは、後部に格納されている。従って、機種変更
に当たって、大当り判定値を変更するのは容易である。
制御用データ領域における後部に設定されていれば、デ
ータ数すなわち大当り判定値数を増減することが容易で
あり、かつ、判定値そのものを変更するにも、後部にあ
った方が変更誤りの可能性が小さいと考えられるからで
ある。そして、高確率時の特別図柄判定値テーブルは、
低確率時の特別図柄判定値テーブルよりも後に設定され
ている。従って、高確率とする制御を行わない機種（プ
リペイドカードを使用しない現金機等）に制御プログラ
ムおよび制御用データを流用する場合、高確率時の特別
図柄判定値テーブルを削除するだけでよい。

【０１４０】電気部品制御手段に出力する制御コマンド
を作成するためのデータや変動パターン振り分けテーブ
ルのデータ等の識別情報の表示結果に関するデータは、
内蔵デバイスレジスタに関するデータや作業領域，ワー
クエリア設定テーブルに比べて、機種変更に応じて変更
される可能性が比較的高いので、制御用データ領域にお
ける中間部に設定されている。

【０１４１】また、空き領域は、制御用データ領域にお
ける最も後部に設けられている。従って、制御用データ
領域におけるデータ数の増減に容易に対応することがで
きる。

【０１４２】なお、プリペイドカードにより遊技媒体の
貸出を行う遊技機（いわゆるＣＲ機）と遊技媒体の貸出
についてプリペイドカード介在させない遊技機（いわゆ
る現金機）とで共通に使用されるデータは、制御用デー
タ領域における前部に配置されていることが好ましい。
そして、それらの間で非共通なデータは制御用データ領
域における後部に配置されていることが好ましい。その
ように構成しておけば、ＣＲ機の制御用データの後部の
データを削除するだけで、現金機用の制御用データを作
成できる。

【０１４３】図１６〜図１７は、電源基板９１０からの
電源断信号に応じて実行される電力供給停止時処理の処
理例を示すフローチャートである。なお、電源断信号
は、ＣＰＵ５６のマスク不能割込端子に接続され、マス
ク不能割込によって電力供給停止時処理が起動される。

【０１４４】電力供給停止時処理において、ＣＰＵ５６
は、ＡＦレジスタ（アキュミュレータとフラグのレジス
タ）を所定のバックアップＲＡＭ領域に退避する（ステ
ップＳ５１）。また、割込フラグをパリティフラグにコ
ピーする（ステップＳ５２）。パリティフラグはバック
アップＲＡＭ領域に形成されている。また、ＢＣレジス
タ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよび
スタックポインタをバックアップＲＡＭ領域に退避する
（ステップＳ５４〜Ｓ５８）。なお、電源復旧時には、
退避された内容にもとづいてレジスタ内容が復元され、
パリティフラグの内容に応じて、割込許可状態／禁止状
態の内部設定がなされる。

【０１４５】次に、バックアップあり指定値（この例で
は「５５（Ｈ）」）をバックアップフラグにストアす
る。バックアップフラグはバックアップＲＡＭ領域に形
成されている。次いで、パリティデータを作成する（ス
テップＳ６０〜Ｓ６７）。すなわち、まず、クリアデー
タ（００）をチェックサムデータエリアにセットし（ス
テップＳ６０）、チェックサム算出開始アドレスをポイ
ンタにセットする（ステップＳ６１）。また、チェック
サム算出回数をセットする（ステップＳ６２）。

【０１４６】そして、チェックサムデータエリアの内容
とポインタが指すＲＡＭ領域の内容との排他的論理和を
演算する（ステップＳ６３）。演算結果をチェックサム
データエリアにストアするとともに（ステップＳ６
４）、ポインタの値を１増やし（ステップＳ６５）、チ
ェックサム算出回数の値を１減算する（ステップＳ６
６）。ステップＳ６３〜Ｓ６６の処理が、チェックサム
算出回数の値が０になるまで繰り返される（ステップＳ
６７）。

【０１４７】チェックサム算出回数の値が０になった
ら、ＣＰＵ５６は、チェックサムデータエリアの内容の
各ビットの値を反転する（ステップＳ６８）。そして、
反転後のデータをチェックサムバッファにストアする
（ステップＳ６９）。このデータが、電源投入時にチェ
ックされるパリティデータとなる。次いで、ＲＡＭアク
セスレジスタにアクセス禁止値を設定する（ステップＳ
７０）。以後、内蔵ＲＡＭ５５のアクセスができなくな
る。

【０１４８】さらに、ＣＰＵ５６は、クリアデータ（０
０）を適当なレジスタにセットし（ステップＳ７１）、
処理数（この例では「７」）を別のレジスタにセットす
る（ステップＳ７２）。また、出力ポート０のアドレス
をＩＯポインタに設定する（ステップＳ７３）。ＩＯポ
インタとして、さらに別のレジスタが用いられる。な
お、処理数「７」はＩ／Ｏポートの数に相当する。

【０１４９】そして、ＩＯポインタが指すアドレスにク
リアデータをセットするとともに（ステップＳ７４）、
ＩＯポインタの値を１増やし（ステップＳ７５）、処理
数の値を１減算する（ステップＳ７７）。ステップＳ７
４〜Ｓ７６の処理が、処理数の値が０になるまで繰り返
される。その結果、全ての出力ポートにクリアデータが
設定され、全ての出力ポートがオフ状態になる。

【０１５０】従って、遊技状態を保存するための処理
（この例では、チェックサムの生成およびＲＡＭアクセ
ス防止）が実行された後、各出力ポートは直ちにオフ状
態になる。なお、この実施の形態では、遊技制御処理に
おいて用いられるデータが格納されるＲＡＭ領域は全て
電源バックアップされている。

【０１５１】図１８は、この実施の形態におけるＲＡＭ
領域のアドレスマップを示す説明図である。図１８に示
すように、ＲＡＭ領域の先頭はバックアップフラグの領
域に割り当てられている。そして、最後部にチェックサ
ムバッファの領域が割り当てられている。

【０１５２】図１９は、チェックサム作成方法の一例を
説明するための説明図である。ただし、図１９に示す例
では、簡単のために、バックアップＲＡＭ領域のデータ
のサイズを３バイトとする。電源電圧低下にもとづく電
力供給停止時処理において、図１９に示すように、チェ
ックサムデータとして初期データ（この例では００
（Ｈ））が設定される。次に、「００（Ｈ）」と「Ｆ０
（Ｈ）」の排他的論理和がとられ、その結果と「１６
（Ｈ）」の排他的論理和がとられる。さらに、その結果
と「ＤＦ（Ｈ）」の排他的論理和がとられる。そして、
その結果（この例では「３９（Ｈ）」）を論理反転して
得られた値（この例では「Ｃ６（Ｈ）」）がバックアッ
プパリティデータ領域に設定される。なお、図１９で
は、説明を容易にするために、論理反転前のデータ「３
９（Ｈ）」がチェックサムバッファに格納されている様
子が示されている。なお、初期データとしての００
（Ｈ）はステップＳ６０で設定されるチェックサムデー
タに対するクリアデータに応じた値であり、実際には、
００（Ｈ）との排他的論理和は演算前と後とで値が変わ
らないので、００（Ｈ）との排他的論理和演算を行わな
くてもよい。すなわち、図１９に示す初期データは、単
に、図１６に示されたフローチャートとの整合をとるた
めに記載されているものである。

【０１５３】この実施の形態では、チェックサムバッフ
ァは、バックアップＲＡＭ領域（変動データ記憶手段）
の最後のアドレスに格納されている。従って、例えば、
チェックサム作成方法のプログラムに誤りがないかどう
か確認する際に、容易にその確認を行うことができる。
ＲＡＭ領域の最終アドレスの値が正しいか否か確認すれ
ばよいからである。また、この実施の形態では、チェッ
クサム算出開始アドレスはバックアップフラグが設定さ
れるアドレスであり、チェックサム算出最終アドレスは
賞球制御用フラグ・バッファのうちの最後のアドレスで
ある（図１８参照）。従って、賞球制御用フラグ・バッ
ファの後、すなわち、バックアップＲＡＭ領域の最後の
アドレスをチェックサムバッファの領域にすれば、ＲＡ
Ｍ領域において無駄が生ずることはない。

【０１５４】なお、確認のしやすさやＲＡＭ領域の無駄
防止を考慮すると、バックアップＲＡＭ領域の最初のア
ドレスをチェックサムバッファの領域にしてもよい。

【０１５５】また、遊技機への電力供給開始時にはパリ
ティチェックＯＫか否かの判断が行われるが（図１１に
おけるステップＳ８）、その判断では、電力供給停止時
処理におけるパリティデータを作成処理（ステップＳ６
０〜Ｓ６７）と同様の処理が行われ、処理結果すなわち
演算結果がチェックサムバッファの内容と一致したらパ
リティチェックＯＫと判定される。

【０１５６】上記の実施の形態では、バックアップＲＡ
Ｍ領域の最後または最初のアドレスをチェックサムバッ
ファの領域にしたが、バックアップＲＡＭ領域の中途の
領域にチェックサムバッファの領域を割り当ててもよ
い。図２０は、そのようなＲＡＭ領域のメモリマップの
一例を示す説明図である。なお、図２０に示すチェック
サムバッファの領域の位置は一例であって、バックアッ
プＲＡＭ領域の中途であれば、他の箇所をチェックサム
バッファの領域の位置にしてもよい。

【０１５７】図２１〜図２２は、バックアップＲＡＭ領
域の中途の領域にチェックサムバッファの領域を割り当
てた場合の電力供給停止時処理を示すフローチャートで
ある。この場合には、ステップＳ６２Ａにおいて、チェ
ックサム算出回数の前半を設定する。図２０に示す例で
は、チェックサム算出回数の前半は、バックアップフラ
グのアドレスから特別図柄関連フラグ・カウンタ・バッ
ファにおける最後のアドレスまでの間の領域サイズに対
応する。

【０１５８】そして、チェックサム算出回数の前半に対
する演算が終了すると、チェックサム算出回数（後半）
をセットする（ステップＳ８２）。図２０に示す例で
は、チェックサム算出開始アドレス（後半）は普通図柄
関連フラグ・カウンタ・バッファの先頭アドレスであ
り、チェックサム算出回数（後半）は、普通図柄関連フ
ラグ・カウンタ・バッファにおける最初のアドレスから
賞球制御用フラグ・バッファにおける最後のアドレスま
での間の領域サイズに対応する。

【０１５９】そして、チェックサムデータエリアの内容
とポインタが指すＲＡＭ領域の内容との排他的論理和を
演算する（ステップＳ８３）。演算結果をチェックサム
データエリアにストアするとともに（ステップＳ８
４）、ポインタの値を１増やし（ステップＳ８５）、チ
ェックサム算出回数の値を１減算する（ステップＳ８
６）。ステップＳ８３〜Ｓ８６の処理が、チェックサム
算出回数の値が０になるまで繰り返される（ステップＳ
８７）。

【０１６０】チェックサム算出回数の値が０になった
ら、ＣＰＵ５６は、チェックサムデータエリアの内容の
各ビットの値を反転する（ステップＳ６８）。そして、
反転後のデータをチェックサムバッファにストアする
（ステップＳ６９）。次いで、ＲＡＭアクセスレジスタ
にアクセス禁止値を設定する（ステップＳ７０）。そし
て、図１７に示された処理と同様の処理を行う。

【０１６１】図２３は、バックアップＲＡＭ領域の中途
の領域にチェックサムバッファの領域を割り当てた場合
のパリティチェックＯＫか否かの判断、すなわち電力供
給開始時のパリティチェック処理（図１１におけるステ
ップＳ８）を示すフローチャートである。

【０１６２】パリティチェック処理において、ＣＰＵ５
６は、まず、チェックサムバッファの内容を論理反転し
（ステップＳ８９）、初期データ（００）をチェックサ
ムデータエリアにセットし（ステップＳ９０）、チェッ
クサム算出開始アドレスをポインタにセットする（ステ
ップＳ９１）。また、チェックサム算出回数をセットす
る（ステップＳ９２）。図２０に示された例では、チェ
ックサム算出開始アドレスはバックアップフラグのアド
レスであり、チェックサム算出回数は、バックアップＲ
ＡＭ領域のアドレスから最後のアドレスまでの領域サイ
ズに対応した数である。すなわち、チェックサムバッフ
ァがバックアップＲＡＭ領域の中途に割り当てられてい
るにもかかわらず、チェックサムの演算は、バックアッ
プＲＡＭ領域の最初から最後まで通して実行される。

【０１６３】そして、チェックサムデータエリアの内容
とポインタが指すＲＡＭ領域の内容との排他的論理和を
演算する（ステップＳ９３）。演算結果をチェックサム
データエリアにストアするとともに（ステップＳ９
４）、ポインタの値を１増やし（ステップＳ９５）、チ
ェックサム算出回数の値を１減算する（ステップＳ９
６）。ステップＳ９３〜Ｓ９６の処理が、チェックサム
算出回数の値が０になるまで繰り返される（ステップＳ
９７）。

【０１６４】チェックサム算出回数の値が０になった
ら、ＣＰＵ５６は、演算結果が００（Ｈ）であるか否か
確認する（ステップＳ９９）。００（Ｈ）であればパリ
ティチェックＯＫとし（ステップＳ１００）、チェック
サムバッファの内容を０クリアする（ステップＳ１０
２）。００（Ｈ）でなければ、パリティチェックＮＧと
し（ステップＳ１０１）、チェックサムバッファの内容
を０クリアする（ステップＳ１０２）。従って、チェッ
クサムバッファの内容は、パリティチェックが行われる
と内容が００（Ｈ）にクリアされる。なお、遊技機への
電力供給開始時には、ＲＡＭクリア処理（図１１に示す
ステップＳ１１）においてチェックサムバッファの内容
は００（Ｈ）にクリアされる。

【０１６５】このように、遊技機への電力供給停止時
に、ＣＰＵ５６は、初期データおよびバックアップＲＡ
Ｍ領域の各データの排他的論理和を順次演算することに
よってチェックサムを作成してバックアップＲＡＭ領域
に格納し、遊技機への電力供給開始時に、バックアップ
ＲＡＭ領域に格納されている各データの排他的論理和を
順次演算して演算結果が００（Ｈ）であったらバックア
ップＲＡＭ領域に記憶されている最終記憶内容（電力供
給が停止したことによって遊技が中断された場合に記憶
される電力供給停止直前の最終的な制御状態に関する記
憶内容）が正常であると判定する。そして、バックアッ
プＲＡＭ領域の内容にもとづいて制御状態を電力供給停
止前の状態に復旧させる制御を行う。この場合には、演
算結果をチェックサムバッファの内容と比較する必要は
なく、単に、００（Ｈ）と比較すればよいので、パリテ
ィチェック処理が簡略化されるメリットがある。

【０１６６】図２４は、チェックサム作成方法を説明す
るための説明図である。ただし、図２４に示す例では、
簡単のために、バックアップＲＡＭ領域のデータのサイ
ズを３バイトとする。電源電圧低下にもとづく電力供給
停止時処理において、図２４（Ａ）に示すように、チェ
ックサムデータとして初期データ（チェックサムデータ
の初期データとしてのクリアデータ）が設定される。次
に、「００（Ｈ）」と「Ｆ０（Ｈ）」の排他的論理和が
とられ、その結果と「１６（Ｈ）」の排他的論理和がと
られる。さらに、その結果と「ＤＦ（Ｈ）」の排他的論
理和がとられる。そして、その結果（この例では「３９
（Ｈ）」）を論理反転して得られた値（この例では「Ｃ
６（Ｈ）」）が、バックアップＲＡＭ領域におけるバッ
クアップパリティデータ領域に設定される。なお、図２
４では、説明を容易にするために、論理反転前のデータ
「３９（Ｈ）」がチェックサムバッファに格納されてい
る様子が示されている。

【０１６７】そして、電力供給開始時のパリティチェッ
ク処理において、図２４（Ｂ）に示すように、チェック
サムデータとして初期データが設定される。次に、「０
０（Ｈ）」と「Ｆ０（Ｈ）」の排他的論理和がとられ、
その結果と「３９（Ｈ）」の排他的論理和がとられ、さ
らに「１６（Ｈ）」の排他的論理和がとられる。次い
で、その結果と「ＤＦ（Ｈ）」の排他的論理和がとられ
る。そして、演算結果は００（Ｈ）であるから、パリテ
ィチェックＯＫと判断される。

【０１６８】なお、ここでは、図２１および図２２に示
されたように、チェックサムバッファを排他的論理和演
算の対象から除外し、チェックサムバッファよりも前の
バックアップＲＡＭ領域について順次排他的論理和演算
を行い、次いで、チェックサムバッファよりも後のバッ
クアップＲＡＭ領域について順次排他的論理和演算を行
うようにしたが、チェックサムの作成処理開始時には、
バックアップＲＡＭ領域におけるチェックサムバッファ
の内容は００（Ｈ）になっていれば排他的論理和演算に
影響を与えないので、バックアップＲＡＭ領域の最初の
アドレスから最後のアドレスまで通して順次排他的論理
和演算を行っても同じ結果が得られる。なお、上記の実
施の形態では、電力供給開始時のＲＡＭクリアの際、お
よびパリティチェックが行われたときに、バックアップ
ＲＡＭ領域におけるチェックサムバッファの内容は００
（Ｈ）になっている。

【０１６９】次に、遊技制御手段以外の電気部品制御手
段においてデータ保存処理および復旧処理が行われる場
合の例として、払出制御手段においてデータ保存や復旧
が行われる場合について説明する。

【０１７０】図２５は、払出制御用ＣＰＵ３７１周りの
一構成例を示すブロック図である。図２５に示すよう
に、電源基板９１０の電源監視回路（電源監視手段）か
らの電源断信号が、バッファ回路９６０を介して払出制
御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端
子）に接続されている。従って、払出制御用ＣＰＵ３７
１は、マスク不能割込処理によって電源断の発生を確認
することができる。

【０１７１】払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ
２端子には、主基板３１からのＩＮＴ信号が接続されて
いる。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力され
ると、払出制御用ＣＰＵ３７１に内蔵されているタイマ
カウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウン
トされる。そして、レジスタ値が０になると割込が発生
する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ
２の初期値を「１」に設定しておけば、ＩＮＴ信号の入
力に応じて割込が発生することになる。

【０１７２】払出制御基板３７には、システムリセット
回路９７５も搭載されているが、この実施の形態では、
システムリセット回路９７５におけるリセットＩＣ９７
６は、電源投入時に、外付けのコンデンサに容量で決ま
る所定時間だけ出力をローレベルとし、所定時間が経過
すると出力をハイレベルにする。また、リセットＩＣ９
７６は、ＶSLの電源電圧を監視して電圧値が所定値（例
えば＋９Ｖ）以下になると出力をローレベルにする。従
って、電源断時には、リセットＩＣ９７６からの信号が
ローレベルになることによって払出制御用ＣＰＵ３７１
がシステムリセットされる。

【０１７３】リセットＩＣ９７６が電源断を検知するた
めの所定値は、通常時の電圧より低いが、払出制御用Ｃ
ＰＵ３７１が暫くの間動作しうる程度の電圧である。ま
た、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が
必要とする電圧（この例では＋５Ｖ）よりも高い電圧を
監視するように構成されているので、払出制御用ＣＰＵ
３７１が必要とする電圧に対して監視範囲を広げること
ができる。従って、より精密な監視を行うことができ
る。

【０１７４】＋５Ｖ電源から電力が供給されていない
間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも
一部は、電源基板から供給されるバックアップ電源がバ
ックアップ端子に接続されることによってバックアップ
され、遊技機に対する電源が断しても内容は保存され
る。そして、＋５Ｖ電源が復旧すると、システムリセッ
ト回路９７５からリセット信号が発せられるので、払出
制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そ
のとき、必要なデータがバックアップされているので、
停電等からの復旧時には停電発生時の払出制御状態に復
帰することができる。

【０１７５】図２６は、払出制御用ＣＰＵ３７１が実行
するメイン処理を示すフローチャートである。メイン処
理では、払出制御用ＣＰＵ３７１は、まず、必要な初期
設定を行う。すなわち、払出制御用ＣＰＵ３７１は、ま
ず、割込禁止に設定する（ステップＳ７０１）。次に、
割込モードを割込モード２に設定し（ステップＳ７０
２）、スタックポインタにスタックポインタ指定アドレ
スを設定する（ステップＳ７０３）。また、払出制御用
ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い
（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化
（ステップＳ７０５）を行った後に、ＲＡＭをアクセス
可能状態に設定する（ステップＳ７０６）。

【０１７６】この実施の形態では、内蔵ＣＴＣのうちの
一つのチャネルがタイマモードで使用される。従って、
ステップＳ７０４の内蔵デバイスレジスタの設定処理お
よびステップＳ７０５の処理において、使用するチャネ
ルをタイマモードに設定するためのレジスタ設定、割込
発生を許可するためのレジスタ設定および割込ベクタを
設定するためのレジスタ設定が行われる。そして、その
チャネルによる割込がタイマ割込として用いられる。タ
イマ割込を例えば２ｍｓ毎に発生させたい場合は、初期
値として２ｍｓに相当する値が所定のレジスタ（時間定
数レジスタ）に設定される。

【０１７７】なお、タイマモードに設定されたチャネル
（この実施の形態ではチャネル３）に設定される割込ベ
クタは、タイマ割込処理の先頭番地に相当するものであ
る。具体的は、Ｉレジスタに設定された値と割込ベクタ
とでタイマ割込処理の先頭番地が特定される。タイマ割
込処理ではタイマ割込フラグがセットされ、メイン処理
でタイマ割込フラグがセットされていることが検知され
ると、払出制御処理が実行される。すなわち、タイマ割
込処理では、電気部品制御処理の一例である払出制御処
理を実行するための設定がなされる。

【０１７８】また、内蔵ＣＴＣのうちの他の一つのチャ
ネル（この実施の形態ではチャネル２）が、遊技制御手
段からの払出制御コマンド受信のための割込発生用のチ
ャネルとして用いられ、そのチャネルがカウンタモード
で使用される。従って、ステップＳ７０４の内蔵デバイ
スレジスタの設定処理およびステップＳ７０５の処理に
おいて、使用するチャネルをカウンタモードに設定する
ためのレジスタ設定、割込発生を許可するためのレジス
タ設定および割込ベクタを設定するためのレジスタ設定
が行われる。

【０１７９】カウンタモードに設定されたチャネル（チ
ャネル２）に設定される割込ベクタは、後述するコマン
ド受信割込処理の先頭番地に相当するものである。具体
的は、Ｉレジスタに設定された値と割込ベクタとでコマ
ンド受信割込処理の先頭番地が特定される。

【０１８０】この実施の形態では、払出制御用ＣＰＵ３
７１でも割込モード２が設定される。従って、内蔵ＣＴ
Ｃのカウントアップにもとづく割込処理を使用すること
ができる。また、ＣＴＣが送出した割込ベクタに応じた
割込処理開始番地を設定することができる。

【０１８１】ＣＴＣのチャネル２（ＣＨ２）のカウント
アップにもとづく割込は、上述したタイマカウンタレジ
スタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生
する割込である。従って、例えばステップＳ７０５にお
いて、特定レジスタとしてのタイマカウンタレジスタＣ
ＬＫ／ＴＲＧ２に初期値「１」が設定される。また、Ｃ
ＴＣのチャネル３（ＣＨ３）のカウントアップにもとづ
く割込は、ＣＰＵの内部クロック（システムクロック）
をカウントダウンしてレジスタ値が「０」になったら発
生する割込であり、後述する２ｍｓタイマ割込として用
いられる。具体的には、ＣＨ３のレジスタ値はシステム
クロックの１／２５６周期で減算される。ステップＳ７
０５において、ＣＨ３のレジスタには、初期値として２
ｍｓに相当する値が設定される。

【０１８２】ＣＴＣのＣＨ２のカウントアップにもとづ
く割込は、ＣＨ３のカウントアップにもとづく割込より
も優先順位が高い。従って、同時にカウントアップが生
じた場合に、ＣＨ２のカウントアップにもとづく割込、
すなわち、コマンド受信割込処理の実行契機となる割込
の方が優先される。

【０１８３】そして、払出制御用ＣＰＵ３７１は、払出
制御用のバックアップＲＡＭ領域にバックアップデータ
が存在しているか否かの確認を行う（ステップＳ７０
７）。すなわち、例えば、主基板３１のＣＰＵ５６の処
理と同様に、電源断時にセットされるバックアップフラ
グがセット状態になっているか否かによって、バックア
ップデータが存在しているか否か確認する。バックアッ
プフラグがセット状態になっている場合には、バックア
ップデータありと判断する。

【０１８４】バックアップありを確認したら、払出制御
用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチ
ェック（この例ではパリティチェック）を行う。不測の
電源断が生じた後に復旧した場合には、バックアップＲ
ＡＭ領域のデータは保存されていたはずであるから、チ
ェック結果は正常になる。チェック結果が正常でない場
合には、内部状態を電源断時の状態に戻すことができな
いので、停電復旧時でない電源投入時に実行される初期
化処理を実行する。

【０１８５】チェック結果が正常であれば（ステップＳ
７０８）、払出制御用ＣＰＵ３７１は、内部状態を電源
断時の状態に戻すための払出状態復旧処理を行う（ステ
ップＳ７０９）。そして、バックアップＲＡＭ領域に保
存されていたＰＣ（プログラムカウンタ）の指すアドレ
スに復帰する。

【０１８６】払出状態復旧処理では、少なくとも未払出
の賞球個数を示すデータと未払出の貸し球個数を示すデ
ータとが復元される。すなわち、未払出の賞球個数およ
び未払出の貸し球個数を示すデータはバックアップＲＡ
Ｍに形成されている。そして、未払出の賞球個数を示す
データと未払出の貸し球個数を示すデータとが復元され
れば、後述する球貸し制御処理（ステップＳ７５６）お
よび賞球制御処理（ステップＳ７５７）において、それ
らのデータにもとづいて払出制御が実行される。従っ
て、賞球払出処理中や球貸し処理中に電源断が生じて
も、電源復旧時に、未払出の賞球や球貸しの処理が続行
され、遊技者に不利益が与えられることはない。

【０１８７】初期化処理では、払出制御用ＣＰＵ３７１
は、まず、ＲＡＭクリア処理を行う（ステップＳ７１
１）。そして、２ｍｓ毎に定期的にタイマ割込がかかる
ように払出制御用ＣＰＵ３７１に設けられているＣＴＣ
のレジスタの設定が行われる（ステップＳ７１２）。す
なわち、初期値として２ｍｓに相当する値が所定のレジ
スタ（時間定数レジスタ）に設定される。そして、初期
設定処理のステップＳ７０１において割込禁止とされて
いるので、初期化処理を終える前に割込が許可される
（ステップＳ７１３）。

【０１８８】この実施の形態では、払出制御用ＣＰＵ３
７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するよう
に設定される。この実施の形態では、繰り返し周期は２
ｍｓに設定される。そして、タイマ割込が発生すると、
払出制御用ＣＰＵ３７１は、例えばタイマ割込が発生し
たことを示すタイマ割込フラグをセットする。

【０１８９】払出制御用ＣＰＵ３７１は、ステップＳ７
２４において、タイマ割込フラグがセットされたことを
検出するとステップＳ７５１以降の払出制御処理を実行
する。以上の制御によって、この実施の形態では、払出
制御処理は２ｍｓ毎に起動されることになる。なお、こ
の実施の形態では、タイマ割込処理ではフラグセットの
みがなされ、払出制御処理はメイン処理において実行さ
れるが、タイマ割込処理で払出制御処理を実行してもよ
い。

【０１９０】払出制御処理において、払出制御用ＣＰＵ
３７１は、まず、中継基板７２を介して入力ポート３７
２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸
しカウントスイッチ３０１Ｂがオンしたか否かを判定す
る（スイッチ処理：ステップＳ７５１）。

【０１９１】次に、払出制御用ＣＰＵ３７１は、センサ
（例えば、払出モータ２８９の回転数を検出するモータ
位置センサ）からの信号入力状態を確認してセンサの状
態を判定する等の処理を行う（入力判定処理：ステップ
Ｓ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信
した払出制御コマンドを解析し、解析結果に応じた処理
を実行する（コマンド解析実行処理：ステップＳ７５
３）。

【０１９２】次いで、払出制御用ＣＰＵ３７１は、主基
板３１から払出停止指示コマンドを受信していたら払出
停止状態に設定し、払出開始指示コマンドを受信してい
たら払出停止状態の解除を行う（ステップＳ７５４）。
また、プリペイドカードユニット制御処理を行う（ステ
ップＳ７５５）。

【０１９３】次いで、払出制御用ＣＰＵ３７１は、球貸
し要求に応じて貸し球を払い出す制御を行う（ステップ
Ｓ７５６）。このとき、払出制御用ＣＰＵ３７１は、振
分ソレノイド３１０によって球振分部材３１１を球貸し
側に設定する。

【０１９４】さらに、払出制御用ＣＰＵ３７１は、バッ
クアップＲＡＭに形成されている総合個数記憶に格納さ
れた個数の賞球を払い出す賞球制御処理を行う（ステッ
プＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、
振分ソレノイド３１０によって球振分部材３１１を賞球
側に設定する。そして、出力ポート３７２ｃおよび中継
基板７２を介して球払出装置９７の払出機構部分におけ
る払出モータ２８９に対して駆動信号を出力し、所定の
回転数分払出モータ２８９を回転させる払出モータ制御
処理を行う（ステップＳ７５８）。

【０１９５】次いで、エラー検出処理が行われ、その結
果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う
（エラー処理：ステップＳ７５９）。

【０１９６】図２７〜図２８は、電源基板９１０からの
電源断信号に応じて実行されるマスク不能割込処理（電
力供給停止時処理）の処理例を示すフローチャートであ
る。

【０１９７】電力供給停止時処理において、払出制御用
ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲ
ＡＭ領域に退避する（ステップＳ８０１）。また、割込
フラグをパリティフラグにコピーする（ステップＳ８０
２）。パリティフラグはバックアップＲＡＭ領域に形成
されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬ
レジスタ、ＩＸレジスタおよびスタックポインタをバッ
クアップＲＡＭ領域に退避する（ステップＳ８０４〜８
０８）。

【０１９８】次に、バックアップあり指定値（例えば
「５５Ｈ」）をバックアップフラグにストアする。バッ
クアップフラグはバックアップＲＡＭ領域に形成されて
いる。次いで、主基板３１のＣＰＵ５６の処理と同様の
処理を行ってパリティデータを作成しバックアップＲＡ
Ｍ領域に保存する（ステップＳ８１０〜Ｓ８１９）。そ
して、ＲＡＭアクセスレジスタにアクセス禁止値を設定
する（ステップＳ８２０）。以後、内蔵ＲＡＭのアクセ
スができなくなる。

【０１９９】さらに、払出制御用ＣＰＵ３７１は、クリ
アデータ（００）を適当なレジスタにセットし（ステッ
プＳ８２１）、処理数（この例では「３」）を別のレジ
スタにセットする（ステップＳ８２２）。また、出力ポ
ートのアドレスうちの最も小さいアドレス（この例では
「００Ｈ」）をＩＯポインタに設定する（ステップＳ８
２３）。ＩＯポインタとして、さらに別のレジスタが用
いられる。なお、処理数「３」は、出力ポート数に対応
した数である。

【０２００】そして、ＩＯポインタが指すアドレスにク
リアデータをセットするとともに（ステップＳ８２
４）、ＩＯポインタの値を１増やし（ステップＳ８２
５）、処理数の値を１減算する（ステップＳ８２７）。
ステップＳ８２４〜Ｓ８２６の処理が、処理数の値が０
になるまで繰り返される。その結果、全ての出力ポート
にクリアデータが設定され、全ての出力ポートがオフ状
態になる。

【０２０１】また、遊技機への電力供給開始時にはパリ
ティチェックＯＫか否かの判断が行われるが（図２６に
おけるステップＳ７０８）、その判断では、電力供給停
止時処理におけるパリティデータを作成処理（ステップ
Ｓ８１０〜Ｓ８１７）と同様の処理が行われ、処理結果
すなわち演算結果がチェックサムバッファの内容と一致
したらパリティチェックＯＫと判定される。

【０２０２】払出制御用ＣＰＵ３７１を含む払出制御手
段においても、チェックサムバッファは、バックアップ
ＲＡＭ領域（変動データ記憶手段）の最初または最後の
アドレスに格納されていれば、例えば、チェックサム作
成方法のプログラムに誤りがないかどうか確認する際
に、容易にその確認を行うことができる。また、ＲＡＭ
領域において無駄が生ずることはない。

【０２０３】そして、払出制御手段についても、ＣＰＵ
５６を含む遊技制御手段の場合と同様に、バックアップ
ＲＡＭ領域の中途の領域にチェックサムバッファの領域
を割り当ててもよい。そのように構成した場合には、電
力供給開始時のパリティチェック処理（図２６における
ステップＳ７０８）において、チェックサムの演算は、
バックアップＲＡＭ領域の最初から最後まで通して実行
される。そして、バックアップＲＡＭ領域の中途の領域
にチェックサムバッファの領域を割り当てた場合には、
演算結果をチェックサムバッファの内容と比較する必要
はなく、単に、００（Ｈ）と比較すればよいので、パリ
ティチェック処理が簡略化されるメリットがある。

【０２０４】以上に説明したように、上記の各実施の形
態では、複数の機種間で共通に使用されるデータについ
ては制御用データ領域における前部に配置され、複数の
機種間で共通に使用される可能性が低いデータについて
は制御用データ領域における後部に配置されているの
で、共通に使用される可能性が低いデータについての変
更が容易であるとともに、複数の機種間で共通に使用さ
れるデータについては流用の際に変更を施す必要性を低
減させることができる。

【０２０５】また、遊技機への電力供給開始時に、変動
データ記憶手段に格納されているチェックデータにもと
づいて変動データ記憶手段に記憶されている最終記憶内
容が正常であるか否かの判定を行い、正常である場合に
は最終記憶内容にもとづいて制御状態を電力供給停止前
の状態に復旧させる制御を行うように構成されている場
合に、チェックデータを、変動データ記憶手段の最初ま
たは最後のアドレスに格納するようにしたので、チェッ
クデータ作成方法のプログラムに誤りがないかどうか確
認する際に、容易にその確認を行うことができる。ま
た、ＲＡＭ領域において無駄が生ずることはない。

【０２０６】さらに、チェックデータを、変動データ記
憶手段の中途のアドレスに格納するようにした場合に
は、演算結果を、保存されているチェックサムデータと
比較する必要はなく、単に、００（Ｈ）と比較すればよ
いので、パリティチェック処理が簡略化されるメリット
がある。

【０２０７】次に演出制御手段の動作につて説明する。
まず、演出制御手段の一例であるランプ制御基板３５に
搭載されたランプ制御用ＣＰＵ３５１を含む発光体制御
手段としてのランプ制御手段の動作を説明する。

【０２０８】図２９は、主基板３１からランプ制御基板
３５に送出されるランプ制御コマンドの内容の一例を示
す説明図である。ランプ制御コマンドは、図１４に示さ
れたようにＭＯＤＥとＥＸＴの２バイト構成である。図
２９に示す例において、コマンド８０００（Ｈ）〜８０
２２（Ｈ）、８１００（Ｈ）〜８１２２（Ｈ）は、可変
表示部９における特別図柄の変動パターンに対応したラ
ンプ・ＬＥＤ表示制御パターンを指定するランプ制御コ
マンドである。例えば、コマンド８０００（Ｈ）〜８０
２２（Ｈ）は変動時間短縮のない変動パターンに対応し
たコマンドであり、コマンド８１００（Ｈ）〜８１２２
（Ｈ）は変動時間短縮のある変動パターンに対応したコ
マンドである。また、コマンドＡ０ＸＸ（Ｘ＝４ビット
の任意の値）は、特別図柄の可変表示の停止時のランプ
・ＬＥＤ表示制御パターンを指示するランプ制御コマン
ドである。コマンドＢＸＸＸは、大当り遊技開始から大
当り遊技終了までの間のランプ・ＬＥＤ表示制御パター
ンを指示するランプ制御コマンドである。そして、コマ
ンドＣ０００は、客待ちデモンストレーション時のラン
プ・ＬＥＤ表示制御パターンを指示するランプ制御コマ
ンドである。

【０２０９】なお、コマンド８ＸＸＸ、ＡＸＸＸ、ＢＸ
ＸＸおよびＣＸＸＸは、遊技進行状況に応じて遊技制御
手段から送出されるランプ制御コマンドである。ランプ
制御手段は、主基板３１の遊技制御手段から上述したラ
ンプ制御コマンドを受信すると図２９に示された内容に
応じてランプ・ＬＥＤの表示状態を変更する。

【０２１０】コマンドＥ０ＸＸは、始動記憶表示器１８
の点灯個数を示すランプ制御コマンドである。例えば、
ランプ制御手段は、始動記憶表示器１８における「Ｘ
Ｘ」で指定される個数の表示器を点灯状態とする。ま
た、コマンドＥ１ＸＸは、ゲート通過記憶表示器４１の
点灯個数を示すランプ制御コマンドである。例えば、ラ
ンプ制御手段は、ゲート通過記憶表示器４１における
「ＸＸ」で指定される個数の表示器を点灯状態とする。
すなわち、それらのコマンドは、保留個数という情報を
報知するために設けられている発光体の制御を指示する
コマンドである。なお、始動記憶表示器１８およびゲー
ト通過記憶表示器４１の点灯個数に関するコマンドが点
灯個数の増減を示すように構成されていてもよい。

【０２１１】コマンドＥ２００およびＥ２０１は、賞球
ランプ５１の表示状態に関するランプ制御コマンドであ
り、コマンドＥ３００およびＥ３０１は、球切れランプ
５２の表示状態に関するランプ制御コマンドである。ラ
ンプ制御手段は、主基板３１の遊技制御手段から「Ｅ２
０１」のランプ制御コマンドを受信すると賞球ランプ５
１の表示状態を賞球残がある場合としてあらかじめ定め
られた表示状態とし、「Ｅ２００」のランプ制御コマン
ドを受信すると賞球ランプ５１の表示状態を賞球残がな
い場合としてあらかじめ定められた表示状態とする。

【０２１２】また、主基板３１の遊技制御手段から「Ｅ
３００」のランプ制御コマンドを受信すると球切れラン
プ５２の表示状態を球あり中の表示状態とし、「Ｅ３０
１」のランプ制御コマンドを受信すると球切れランプ５
２の表示状態を球切れ中の表示状態とする。すなわち、
コマンドＥ２００およびＥ２０１は、未賞球の遊技球が
あることを遊技者等に報知するために設けられている発
光体を制御することを示すコマンドであり、コマンドＥ
３００およびＥ３０１は、補給球が切れていることを遊
技者や遊技店員に報知するために設けられている発光体
を制御することを示すコマンドである。

【０２１３】コマンドＥ４００は、遊技機の電源投入
時、または特定遊技状態（高確率状態や時短状態、この
例では高確率状態）から通常状態（低確率状態や非時短
状態、この例では低確率状態）に移行したときのランプ
・ＬＥＤ表示制御パターンを指示するランプ制御コマン
ドである。コマンドＥ４０１は、通常状態（低確率状態
や非時短状態、この例では低確率状態）から特定遊技状
態（高確率状態や時短状態、この例では高確率状態）に
移行したときのランプ・ＬＥＤ表示制御パターンを指示
するランプ制御コマンドである。

【０２１４】コマンドＥ４０２は、大当り遊技中に発生
したエラーが解除されたときのランプ・ＬＥＤ表示制御
パターンを指示するランプ制御コマンドである。そし
て、コマンドＥ４０３は、カウントスイッチ２３のエラ
ーが発生したときのランプ・ＬＥＤ表示制御パターンを
指示するランプ制御コマンドである。すなわち、それら
のコマンドは、発光体によって遊技状態を報知すること
を指示するコマンドである。

【０２１５】この実施の形態では、ランプ制御手段は、
遊技状態を報知することを指示するコマンドを受信する
と、装飾ランプ２５、遊技効果ＬＥＤ２８ａおよび遊技
効果ランプ２８ｂ，２８ｃのうちの一部または全部を用
いて、遊技状態を報知するための点灯／消灯制御を行
う。なお、装飾ランプ２５、遊技効果ＬＥＤ２８ａおよ
び遊技効果ランプ２８ｂ，２８ｃは、それぞれ、複数の
発光体の集まりで構成されていてもよく、その場合、装
飾ランプ２５、遊技効果ＬＥＤ２８ａおよび遊技効果ラ
ンプ２８ｂ，２８ｃのうちの一部を用いて遊技状態を報
知するということは、例えば、装飾ランプ２５を構成す
る複数の発光体のうちの一部を用いてもよいということ
も意味する。

【０２１６】図３０は、ランプ制御用ＣＰＵ３５１が実
行するメイン処理を示すフローチャートである。ランプ
制御用ＣＰＵ３５１は、メイン処理において、まず、レ
ジスタ、ワークエリアを含むＲＡＭおよび出力ポート等
を初期化する初期化処理を実行する（ステップＳ４４
１）。次いで、主基板３１からランプ制御コマンドを受
信したか否かの確認を行う（ステップＳ４４２：コマン
ド確認処理）。また、受信したランプ制御コマンドに応
じて、使用するランプデータを変更する等の処理である
コマンド実行処理を行う（ステップＳ４４３）。なお、
主基板３１からのランプ制御コマンドは、ＩＮＴ信号の
入力に応じて起動される割込処理で取り込まれ、ＲＡＭ
に形成されている入力バッファに格納される。

【０２１７】その後、この実施の形態では、ランプ制御
用ＣＰＵ３５１は、タイマ割込フラグの監視（ステップ
Ｓ４４４）を行うループ処理に移行する。そして、図３
１に示すように、タイマ割込が発生すると、ランプ制御
用ＣＰＵ３５１は、タイマ割込フラグをセットする（ス
テップＳ４５０）。メイン処理において、タイマ割込フ
ラグがセットされていたら、ランプ制御用ＣＰＵ３５１
は、そのフラグをクリアするとともに（ステップＳ４４
５）、ランププロセス更新処理およびポート出力処理を
行う（ステップＳ４４６，Ｓ４４７）。

【０２１８】この実施の形態では、遊技の進行に応じて
点滅制御されるランプ・ＬＥＤの点灯パターンは、ＲＯ
Ｍに格納されているランプデータに応じて制御される。
ランプデータは、制御パターンの種類毎（図２９に示さ
れた変動パターン指定の種類を示す制御コマンドおよび
遊技進行状況に応じて遊技制御手段から送出されるその
他の遊技演出に関する制御コマンド毎）に用意されてい
る。各ランプデータには、ランプ・ＬＥＤを点灯または
消灯することを示すデータ、および点灯または消灯の期
間（プロセスタイマ値）を示すデータが設定されてい
る。すなわち、制御用データ領域には、発光体の点灯パ
ターンを示すデータが格納されている。

【０２１９】ランププロセス更新処理では、プロセスタ
イマ値に応じた値が初期設定されたタイマの値の減算処
理が行われ、そのタイマがタイムアウトすると、ランプ
データにおける次のアドレスに設定されているデータに
応じてランプ・ＬＥＤを消灯または点灯させることに決
定されるとともに、その決定結果に応じたプロセスタイ
マ値がタイマに設定される。また、プロセスタイマ値が
タイマに設定されたときには点灯／消灯の切替がなされ
たときであるから、ポート出力処理において、ランプ・
ＬＥＤを点灯または消灯のためのデータが該当する出力
ポートに出力される。

【０２２０】また、この実施の形態では、タイマ割込は
２ｍｓ毎にかかるとする。すなわち、ランププロセス更
新処理およびポート出力処理は、２ｍｓ毎に起動され
る。

【０２２１】図３２は、ランプ制御基板３５に搭載され
たＲＯＭのアドレスマップを示す説明図である。ＲＯＭ
領域には制御用データ領域と制御プログラム領域とがあ
るが、制御用データ領域において、最前部に初期化デー
タテーブルが格納されている。ランプ制御用ＣＰＵ３５
１も、主基板３１のＣＰＵ５６と同様に、初期化に際し
て、制御用データ領域に格納されている初期化データを
用いて、レジスタ、ＲＡＭおよび出力ポート等の初期化
を行う。初期化データは、機種が異なっても共通に使用
される可能性が高い。すなわち、制御用データのうち複
数の機種間で共通に使用される制御用データについては
制御用データを格納する記憶領域における前部に配置さ
れている。また、制御用データ領域において、後部に
は、機種が変わると変更されうる制御用データが格納さ
れている。すなわち、複数の機種間で共通に使用される
可能性が低い制御用データについては制御用データを格
納する前記記憶領域における後部に配置されている。

【０２２２】制御用データ領域において、次に、記憶表
示ＬＥＤ表示テーブルが格納されている。記憶表示ＬＥ
Ｄ表示テーブルには、例えば、「１」、「２」、「３」
および「４」のデータが設定されている。そして、例え
ば、メイン処理におけるコマンド実行処理（ステップＳ
４４３）において、始動入賞記憶数ランプ指定コマンド
を受信したことを確認したら、記憶表示ＬＥＤ表示テー
ブルにおける該当データを参照して、始動記憶表示器１
８の点灯／消灯制御を行う。具体的には、例えば、点灯
個数に応じた所定のフラグがセットされ、ポート出力処
理において、そのフラグを参照して、始動記憶表示器１
８に対して信号を出力するための出力ポートに「１」ま
たは「０」が出力される。

【０２２３】次いで、コマンド上位バイトテーブルが格
納されている。コマンド上位バイトテーブルには、ラン
プ制御コマンドの上位バイト（ＭＯＤＥデータ）に応じ
た処理が格納されているプログラムのアドレスと、ＭＯ
ＤＥデータに応じたアドレステーブルとが設定されてい
る。例えば、コマンド実行処理（ステップＳ４４３）に
おいて、受信したランプ制御コマンドのＭＯＤＥデータ
に従ってコマンド上位バイトテーブルの内容が参照さ
れ、対応する処理（プログラム）が実行される。その処
理では、アドレステーブルと受信したランプ制御コマン
ドの下位バイト（ＥＸＴデータ）とに応じて、制御用デ
ータ領域においてコマンド上位バイトテーブルの次に格
納されているランプデータ選択テーブルにおけるデータ
が特定される。そして、特定されたデータが指すランプ
データが選択される。

【０２２４】例えば、主基板３１から受信したランプ制
御コマンドが８０００（変動ランプ指定＃１）であった
場合には、コマンド上位バイトテーブルにおける８０
（Ｈ）に対応したデータ（４バイト）が参照される。そ
のデータの上位２バイトは、上位バイトが８０（Ｈ）で
あるランプ制御コマンドを受信したときの処理が格納さ
れているアドレスである。そして、図３３に示すよう
に、その処理において、コマンド上位バイトテーブルの
データにおける下位の２バイトの内容と受信したランプ
制御コマンドのＥＸＴデータとの和の値が示すランプデ
ータ選択テーブルのデータが特定される。従って、受信
したランプ制御コマンドの上位バイトが８０（Ｈ）であ
る場合に参照されるコマンド上位バイトテーブルにおけ
る下位２バイトは、変動ランプ指定に関するランプデー
タ選択テーブルの先頭アドレスに相当する。

【０２２５】図３２に示すように、制御プログラム領域
において、最前部にはメイン処理プログラムが格納さ
れ、次いで、初期化処理、コマンド認識処理、コマンド
実行処理の各プログラムが格納されている。次に、特定
ランプ・ＬＥＤ処理のプログラムが格納されている。特
定ランプ・ＬＥＤ処理のプログラムとは、ランプ制御コ
マンドを受信したときの処理を実行する各プログラムで
ある。

【０２２６】さらに、制御プログラム領域において、ラ
ンププロセス更新処理、ポート出力処理、コマンド受信
割込処理、タイマ割込処理が格納されている。

【０２２７】この実施の形態では、ランプ・ＬＥＤの点
灯のパターンを示すデータが制御用データ領域における
ランプデータに格納されている。そして、メイン処理に
おけるランププロセス更新処理（ステップＳ４４６）に
おいて、ランプデータを参照してランプ・ＬＥＤの点灯
／消灯が制御される。従って、ランプ・ＬＥＤの点灯の
パターンを変更したい場合には、ランプデータを変更す
るだけでよく、メイン処理のプログラムを変更する必要
はない。

【０２２８】また、主基板３１のランプ制御コマンド
は、コマンドの分類を示すＭＯＤＥデータに応じた処理
（プログラム）で処理される。ＭＯＤＥデータに応じた
処理（ランプ制御コマンドを受信したときの処理）の先
頭アドレスは、コマンド上位バイトテーブルに格納され
ている。従って、何らかの理由で、ランプ制御コマンド
を受信したときの処理のプログラムを変更し、先頭アド
レスが変わってしまったような場合でも、コマンド上位
バイトテーブルの内容を変更するだけで、先頭アドレス
の変更に対応することができる。そして、ランプ制御コ
マンドを受信したときの処理のプログラムを変更した場
合でも、メイン処理、初期化処理、コマンド認識処理お
よびコマンド実行処理のプログラムを変更する必要はな
い。すなわち、制御プログラム領域の前部に配置されて
いるプログラムを変更する必要はない。従って、複数の
機種間で共通に使用可能な共通プログラムは制御プログ
ラムを格納する記憶領域における前部に配置され、非共
通プログラムが記憶領域における後部に格納されている
ことになる。

【０２２９】さらに、使用するランプデータは、ランプ
データ選択テーブルに格納されているアドレスによって
特定される。従って、受信したランプ制御コマンドに応
じた点灯パターン（ランプデータに格納されているパタ
ーン）を変更したい場合、ランプデータ選択テーブルに
設定されているアドレスを変更することによって容易に
対応することができる。この場合も、制御プログラム領
域の前部に配置されているプログラムを変更する必要は
ない。

【０２３０】図３４は、主基板３１から音制御基板７０
に送出される音声制御コマンドの内容の一例を示す説明
図である。音声制御コマンドもＭＯＤＥとＥＸＴの２バ
イト構成である。図３４に示す例において、コマンド８
ＸＸＸ（Ｘ＝４ビットの任意の値）は、特別図柄の変動
期間における音発生パターンを指定する音声制御コマン
ドである。コマンドＢＸＸＸ（Ｘ＝４ビットの任意の
値）は、大当り遊技開始から大当り遊技終了までの間に
おける音発生パターンを指定する音声制御コマンドであ
る。その他のコマンドは、特別図柄の変動および大当り
遊技に関わらない音声制御コマンドである。音制御基板
７０に搭載されている音声制御手段（音制御手段）は、
主基板３１の遊技制御手段から上述した音声制御コマン
ドを受信すると図３４に示された内容に応じて音出力状
態を変更する。

【０２３１】図２９および図３４に示されたように、ラ
ンプ制御コマンドおよび音声制御コマンドは、全てＭＯ
ＤＥ部分とＥＸＴ部分とからなっている。すなわち、音
声制御コマンドとランプ制御コマンドの形態は共通して
いる。なお、主基板３１の遊技制御手段から図柄制御基
板８０に送出される図柄制御コマンドの形態も音声制御
コマンドおよびランプ制御コマンドの形態と共通してい
る。

【０２３２】遊技制御手段から演出制御手段（ランプ制
御手段、音声制御手段および表示制御手段）に送出され
る各制御コマンドの形態が共通しているので、遊技制御
手段のＣＰＵ５６が実行するプログラムにおいて、各制
御コマンドの作成部分と出力部分を容易に共通化するこ
とができる。その結果、遊技制御手段が実行する制御プ
ログラムのコマンドの送出に関するモジュールが簡略化
され、プログラム保守が容易になるとともに、他機種へ
のプログラム流用も容易になる。

【０２３３】図３５は、音声制御用ＣＰＵ７０１が実行
するメイン処理を示すフローチャートである。音声制御
用ＣＰＵ７０１は、メイン処理において、まず、レジス
タ、ワークエリアを含むＲＡＭおよび出力ポート等を初
期化する初期化処理を実行する（ステップＳ４６１）。
次いで、主基板３１から音声制御コマンドを受信したか
否かの確認を行う（ステップＳ４６２：コマンド確認処
理）。また、受信した音声制御コマンドに応じて、使用
する音声データを変更する等の処理であるコマンド実行
処理を行う（ステップＳ４６３）。なお、主基板３１か
らの音声制御コマンドは、ＩＮＴ信号の入力に応じて起
動される割込処理で取り込まれ、ＲＡＭに形成されてい
る入力バッファに格納される。

【０２３４】その後、この実施の形態では、音声制御用
ＣＰＵ７０１は、タイマ割込フラグの監視（ステップＳ
４６４）を行うループ処理に移行する。そして、図３６
に示すように、タイマ割込が発生すると、音声制御用Ｃ
ＰＵ７０１は、タイマ割込フラグをセットする（ステッ
プＳ４７０）。メイン処理において、タイマ割込フラグ
がセットされていたら、音声制御用ＣＰＵ７０１は、そ
のフラグをクリアするとともに（ステップＳ４６５）、
音声プロセス更新処理およびポート出力処理を行う（ス
テップＳ４６６，Ｓ４６７）。

【０２３５】この実施の形態では、遊技の進行に応じて
スピーカ２７から出力される音声パターンは、ＲＯＭに
格納されている音声データに応じて制御される。音声デ
ータは、制御パターンの種類毎（図３５に示された制御
コマンド毎）に用意されている。

【０２３６】また、音声合成回路７０２は、転送リクエ
スト信号（ＳＩＲＱ）、シリアルクロック信号（ＳＩＣ
Ｋ）、シリアルデータ信号（ＳＩ）および転送終了信号
（ＳＲＤＹ）によって制御される。音声合成回路７０２
は、ＳＩＲＱがローレベルになると、ＳＩＣＫに同期し
てＳＩを１ビットずつ取り込み、ＳＲＤＹがローレベル
になるとそれまでに受信した各ＳＩからなるデータを１
つの音声再生用データと解釈する。

【０２３７】各音声データには、音声合成回路７０２に
出力されるシリアルデータ信号に応じたデータ、および
そのデータに応じて発生される音声の継続期間（プロセ
スタイマ値）を示すデータが設定されている。すなわ
ち、制御用データには、音発生手段（この例ではスピー
カ２７）からの出力パターンを示すデータが格納されて
いる。

【０２３８】音声プロセス更新処理では、プロセスタイ
マ値に応じた値が初期設定されたタイマの値の減算処理
が行われ、そのタイマがタイムアウトすると、音声デー
タにおける次のアドレスに設定されているデータに応じ
て出力音声に変更することが決定されるとともに、その
決定結果に応じたプロセスタイマ値がタイマに設定され
る。また、プロセスタイマ値がタイマに設定されたとき
には出力音声の切替がなされたときであるから、ポート
出力処理（ステップＳ４６７）において、音声合成回路
７０２にデータを出力するための出力ポートを介して、
音声合成回路７０２に、新たな出力音声に対応したデー
タが出力される。

【０２３９】具体的には、音声制御用ＣＰＵ７０１は、
ポート出力処理において、ＳＩＲＱをオン（ローレベ
ル）にして、ＲＯＭ（音声コマンドデータ領域）から読
み出したデータ（音声コマンド）をＳＩＣＫに同期して
ＳＩとして出力し、出力が完了したらＳＲＤＹをローレ
ベルにする。音声合成回路７０２は、ＳＩによってデー
タを受信すると、受信したデータに応じた音声を発生す
る。

【０２４０】また、この実施の形態では、タイマ割込は
２ｍｓ毎にかかるとする。すなわち、音声プロセス更新
処理およびポート出力処理は、２ｍｓ毎に起動される。

【０２４１】図３７は、音制御基板７０に搭載されたＲ
ＯＭのアドレスマップを示す説明図である。ＲＯＭ領域
には制御用データ領域と制御プログラム領域とがある
が、制御用データ領域において、最前部に初期化データ
テーブルが格納されている。音声制御用ＣＰＵ７０１
も、主基板３１のＣＰＵ５６およびランプ制御用ＣＰＵ
３５１と同様に、初期化に際して、制御用データ領域に
格納されている初期化データを用いて、レジスタ、ＲＡ
Ｍおよび出力ポート等の初期化を行う。初期化データ
は、機種が異なっても共通に使用される可能性が高い。
すなわち、制御用データのうち複数の機種間で共通に使
用される制御用データについては制御用データを格納す
る記憶領域における前部に配置されている。また、制御
用データ領域において、後部には、機種が変わると変更
されうる制御用データが格納されている。すなわち、複
数の機種間で共通に使用される可能性が低い制御用デー
タについては制御用データを格納する前記記憶領域にお
ける後部に配置されている。

【０２４２】制御用データ領域において、次に、コマン
ド上位バイトテーブルが格納されている。コマンド上位
バイトテーブルには、音声制御コマンドの上位バイト
（ＭＯＤＥデータ）に応じた処理が格納されているプロ
グラムのアドレスと、ＭＯＤＥデータに応じたアドレス
テーブルとが設定されている。例えば、コマンド実行処
理（ステップＳ４６３）において、受信した音声制御コ
マンドのＭＯＤＥデータに従ってコマンド上位バイトテ
ーブルの内容が参照され、対応する処理（プログラム）
が実行される。その処理では、アドレステーブルと受信
した音声制御コマンドの下位バイト（ＥＸＴデータ）と
に応じて、制御用データ領域においてコマンド上位バイ
トテーブルの次に格納されている音声データ選択テーブ
ルにおけるデータが特定される。そして、特定されたデ
ータが指す音声データが選択される。

【０２４３】例えば、主基板３１から受信した音声制御
コマンドが８０００（変動中音指定＃１）であった場合
には、コマンド上位バイトテーブルにおける８０（Ｈ）
に対応したデータ（４バイト）が参照される。そのデー
タの上位２バイトは、上位バイトが８０（Ｈ）である音
声制御コマンドを受信したときの処理すなわち音声アド
レス選択処理が格納されているアドレスである。そし
て、図３８に示すように、その処理において、コマンド
上位バイトテーブルのデータにおける下位の２バイトの
内容と受信した音声制御コマンドのＥＸＴデータとの和
の値が示す音声データ選択テーブルのデータが特定され
る。従って、受信した音声制御コマンドの上位バイトが
８０（Ｈ）である場合に参照されるコマンド上位バイト
テーブルにおける下位２バイトは、変動中音指定に関す
る音声データ選択テーブルの先頭アドレスに相当する。
なお、この実施の形態では、ＭＯＤＥデータがいずれの
値であっても、同一の音声アドレス選択処理が実行され
るように構成されている。

【０２４４】図３７に示すように、制御プログラム領域
において、最前部にはメイン処理プログラムが格納さ
れ、次いで、初期化処理、コマンド認識処理、コマンド
実行処理の各プログラムが格納されている。次に、音声
アドレス選択処理のプログラムが格納されている。

【０２４５】さらに、制御プログラム領域において、音
声プロセス更新処理、ポート出力処理、コマンド受信割
込処理、タイマ割込処理が格納されている。

【０２４６】この実施の形態では、音声合成回路７０２
に与えられるデータすなわち出力音声を示すデータが制
御用データ領域における音声コマンドデータに格納され
ている。そして、メイン処理における音声プロセス更新
処理（ステップＳ４６６）において、音声データが参照
され、さらに音声コマンドデータを参照して出力音声が
制御される。従って、出力音声のパターンを変更したい
場合には、音声データまたは音声コマンドデータを変更
するだけでよく、メイン処理のプログラムを変更する必
要はない。

【０２４７】また、主基板３１の音声制御コマンドは、
コマンドの分類を示すＭＯＤＥデータに応じた処理（プ
ログラム）で処理される。ＭＯＤＥデータに応じた処理
（音声アドレス選択処理）の先頭アドレスは、コマンド
上位バイトテーブルに格納されている。従って、何らか
の理由で、音声制御コマンドを受信したときの処理のプ
ログラムを変更し、先頭アドレスが変わってしまったよ
うな場合でも、コマンド上位バイトテーブルの内容を変
更するだけで、先頭アドレスの変更に対応することがで
きる。そして、音声アドレス選択処理のプログラムを変
更した場合やプログラムを追加した場合でも、メイン処
理、初期化処理、コマンド認識処理およびコマンド実行
処理のプログラムを変更する必要はない。すなわち、制
御プログラム領域の前部に配置されているプログラムを
変更する必要はない。従って、複数の機種間で共通に使
用可能な共通プログラムは制御プログラムを格納する記
憶領域における前部に配置され、非共通プログラムが記
憶領域における後部に格納されていることになる。

【０２４８】さらに、使用する音声データは、音声デー
タ選択テーブルに格納されているアドレスによって特定
される。従って、受信した音声制御コマンドに応じた出
力音声パターン（音声データに格納されているパター
ン）を変更したい場合、音声データ選択テーブルに設定
されているアドレスを変更することによって容易に対応
することができる。この場合も、制御プログラム領域の
前部に配置されているプログラムを変更する必要はな
い。

【０２４９】図３９は、主基板３１および電気部品制御
基板の他の構成例を示すブロック図である。この例で
は、遊技機に設けられている発光体、音発生手段（この
例ではスピーカ２７）および図柄表示手段（この例では
可変表示部９）を制御する演出制御手段が搭載されてい
る演出制御基板４００が設けられている。演出制御手段
は、主基板３１の遊技制御手段から演出制御コマンドを
受信し、受信したコマンドにもとづいて、装飾ランプ２
５、遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、
賞球ランプ５１、球切れランプ５２、始動記憶表示器１
８およびゲート通過記憶表示器４１の表示制御を行うと
ともに、スピーカ２７からの音発生制御を行う。さら
に、識別情報としての特別図柄を可変表示する可変表示
部９および識別情報としての普通図柄を可変表示する可
変表示部１０の表示制御を行う。なお、図３９では、発
射制御に関する部分は省略されている。

【０２５０】図４０は、演出制御基板４００の回路構成
例を主基板３１のコマンド送出部分とともに示すブロッ
ク図である。図４０に示すように、主基板３１の出力ポ
ート出力ポート５７２からは８ビットのデータＣＤ０〜
ＣＤ７（演出制御コマンドを構成する演出制御信号）が
出力され、出力ポート５７０からは１ビットのストロー
ブ信号（ＩＮＴ信号）が出力される。なお、演出制御コ
マンドの送出方法は、例えば、図１４に示されたランプ
制御コマンドや音声制御コマンドの場合と同じでよい。

【０２５１】演出制御用ＣＰＵ４０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、主
基板３１からノイズフィルタ１０７および入力バッファ
回路１０５Ｂを介してＩＮＴ信号が入力されると、入力
バッファ回路１０５Ａを介して演出制御コマンドを受信
する。入力バッファ回路１０５Ａ，１０５Ｂとして、例
えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使
用することができる。なお、演出制御用ＣＰＵ４０１が
Ｉ／Ｏポートを内蔵していない場合には、入力バッファ
回路１０５Ａ，１０５Ｂと演出制御用ＣＰＵ４０１との
間に、Ｉ／Ｏポートが設けられる。

【０２５２】そして、演出制御用ＣＰＵ４０１は、受信
した演出制御コマンドに従って、可変表示部としてのＬ
ＣＤ８２および普通図柄表示器１０の表示制御を行う。
可変表示部の表示制御を行うために、具体的には、演出
制御コマンドに応じた指令をＶＤＰ１０３に与える。Ｖ
ＤＰ１０３は、キャラクタＲＯＭ８６から必要なデータ
を読み出す。ＶＤＰ１０３は、入力したデータに従って
ＬＣＤ８２に表示するための画像データを生成し、Ｒ，
Ｇ，Ｂ信号および同期信号をＬＣＤ８２に出力する。

【０２５３】演出制御用ＣＰＵ４０１は、既に説明した
ランプ制御用ＣＰＵ３５１および音声制御用ＣＰＵ７０
１の動作と同じ動作を行って、遊技機に設けられている
ランプ・ＬＥＤ（発光体）およびスピーカ（音発生手
段）２７の制御を行う。また、演出制御コマンドに従っ
て、可変表示部９および普通図柄表示器１０の表示制御
を行う。

【０２５４】図柄制御基板８０、ランプ制御基板３５お
よび音制御基板７０がそれぞれ独立して設けられている
構成において、主基板３１の遊技制御手段からのランプ
制御コマンドの形態と音声制御コマンドの形態とは共通
化されていた。また、表示制御コマンドの形態を、ラン
プ制御コマンドの形態および音声制御コマンドの形態と
共通化することも可能であった。従って、１種類の演出
制御コマンドによって、可変表示部の表示制御、ランプ
制御および音声制御を行わせることは容易である。

【０２５５】なお、この実施の形態では、演出制御基板
４００に搭載されている演出制御手段が可変表示部の表
示制御、ランプ制御および音声制御を行っているが、図
柄制御基板と演出制御基板とを設け、可変表示部９およ
び普通図柄表示器１０の表示制御は図柄制御基板に搭載
されている表示制御手段によって実現され、ランプ制御
および音声制御は演出制御基板に搭載されている演出制
御手段によって実行されるように構成してもよい。その
場合、主基板３１の遊技制御手段が表示制御手段に対す
る表示制御コマンドと演出制御手段に対する演出制御コ
マンドとを送出するようにしてもよいが、遊技制御手段
から表示制御コマンドを受けた表示制御手段が、受信し
た表示制御コマンドから演出制御コマンドを作成して演
出制御基板に対して送出するように構成してもよい。

【０２５６】以上のように、上記の各実施の形態では、
ランプ制御基板３５、音制御手段７０、演出制御基板４
００に搭載されているマイクロコンピュータが制御プロ
グラムおよびＲＯＭ内の制御用データを用いて演出用部
品の制御を行う際に、制御用データに演出用部品の制御
パターン（発光体の点灯パターンや出力音声パターン）
を示すデータが含まれ、マイクロコンピュータが実行す
る制御プログラムにおける共通プログラムが、遊技制御
手段からのコマンドに応じた制御パターンを示すデータ
を参照して演出用部品の制御を行うように構成されてい
るので、共通プログラムとしてのメイン処理、コマンド
認識処理およびコマンド実行処理等を変更することな
く、制御プログラムを他機種に流用することができる。
すなわち、他機種に流用する際に、必要であるならば、
制御用データの領域に格納されている制御パターンや非
共通プログラムのみを変更するだけでよい。

【０２５７】なお、上記の各実施の形態のパチンコ遊技
機１は、始動入賞にもとづいて可変表示部９に可変表示
される特別図柄の停止図柄が所定の図柄の組み合わせに
なると所定の遊技価値が遊技者に付与可能になる第１種
パチンコ遊技機であったが、始動入賞にもとづいて開放
する電動役物の所定領域への入賞があると所定の遊技価
値が遊技者に付与可能になる第２種パチンコ遊技機や、
始動入賞または始動ゲートの通過にもとづいて可変表示
される図柄の停止図柄が所定の図柄の組み合わせになる
と開放する所定の電動役物へ入賞し、かつ、複数の入賞
領域のうち特別の入賞領域への入賞があると所定の権利
が発生または継続する第３種パチンコ遊技機であって
も、本発明を適用できる。

【０２５８】また、パチンコ遊技機に限られず、スロッ
ト機等においても、何らかの動作をする電気部品等を制
御するためのマイクロコンピュータや電気部品制御基板
が備えられている場合などには本発明を適用することが
できる。

【０２５９】

【発明の効果】請求項１記載の発明では、遊技機を、演
出制御手段におけるマイクロコンピュータが、制御プロ
グラムおよび遊技の進行による内容の変化がない制御用
データを用いて演出用部品の制御を行い、制御用データ
には演出用部品の制御パターンを示すデータが含まれ、
マイクロコンピュータが実行する制御プログラムにおけ
る共通プログラムは、遊技制御手段からのコマンドに応
じた制御パターンを示すデータを制御用データ領域から
参照し、参照したデータに従って演出用部品の制御を行
い、複数の機種間で共通に使用される制御用データにつ
いては制御用データを格納する記憶領域における前部に
配置され、複数の機種間で共通に使用される可能性が低
い制御用データについては制御用データを格納する記憶
領域における後部に配置されているように構成したの
で、制御プログラム等の他機種への流用をより容易にす
ることができる効果がある。すなわち、制御内容を変更
する必要がある場合には、制御用データを格納する記憶
領域おける後部にある非共通データを変更すればよい。

【０２６０】請求項２記載の発明では、共通プログラム
が制御プログラムを格納する記憶領域における前部に配
置され、非共通プログラムは記憶領域における後部に格
納されているので、機種変更に応じて非共通プログラム
を変更しても、記憶領域における共通プログラムの格納
アドレスは変わらず、格納アドレスを変えることなく共
通プログラムをそのまま流用することができる。

【０２６１】請求項３記載の発明では、制御用データに
データ選択テーブルが含まれ、データ選択テーブルに、
受信したコマンドに応じた制御パターンを示すデータが
格納されているアドレスが設定されているように構成さ
れているので、制御パターンを変更することによって制
御パターンの格納アドレスが変わる場合であっても、デ
ータ選択テーブルの内容を変更すれば共通プログラムを
変更しなくてよい。

【０２６２】請求項４記載の発明では、マイクロコンピ
ュータが制御プログラムを実行する際に使用するワーク
エリアの初期設定のためのデータが、制御用データを記
憶する記憶領域における前部に配置されているので、流
用に際して変更の可能性が小さいワークエリアの初期設
定のための制御用データを前部に配置することによっ
て、制御用データ全体の流用を容易にすることができ
る。

【０２６３】請求項５記載の発明では、出力ポートを初
期設定するためのデータが制御用データを記憶する記憶
領域における前部に配置されているので、流用に際して
変更の可能性が小さい出力ポートの初期設定のための制
御用データを前部に配置することによって、制御用デー
タ全体の流用を容易にすることができる。

【０２６４】請求項６記載の発明では、演出制御手段
が、遊技機に設けられている発光体の制御を行う発光体
制御手段であるから、他機種に流用する際に発光体制御
のためのプログラムを変更しなければならない可能性を
より低減し、制御プログラムの他機種への流用をより容
易にすることができる。

【０２６５】請求項７記載の発明では、制御用データに
発光体の点灯パターンを示すデータが含まれるので、他
機種に流用する場合、点灯パターンが変わる場合であっ
ても、点灯パターンを示すデータの内容を変更すれば共
通プログラムを変更しなくてよい。

【０２６６】請求項８記載の発明では、演出制御手段
が、遊技機に設けられている演出用の音発生手段の制御
を行う音制御手段であるから、他機種に流用する際に音
制御のためのプログラムを変更しなければならない可能
性をより低減し、制御プログラムの他機種への流用をよ
り容易にすることができる。

【０２６７】請求項９記載の発明では、制御用データに
音発生手段からの出力パターンを示すデータが含まれる
ので、他機種に流用する場合、音の出力パターンが変わ
る場合であっても、出力パターンを示すデータの内容を
変更すれば共通プログラムを変更しなくてよい。

【０２６８】請求項１０記載の発明では、演出制御手段
が、遊技機に設けられている発光体および演出用の音発
生手段の制御を行うように構成されているので、他機種
に流用する際に発光体制御のためのプログラムおよび音
制御のためのプログラムを変更しなければならない可能
性をより低減し、制御プログラムの他機種への流用をよ
り容易にすることができる。

【０２６９】請求項１１記載の発明では、制御用データ
に発光体の点灯パターンを示すデータおよび音発生手段
からの出力パターンを示すデータが含まれるので、他機
種に流用する場合、発光体の点灯パターンや音の出力パ
ターンが変わる場合であっても、点灯パターンや出力パ
ターンを示すデータの内容を変更すれば共通プログラム
を変更しなくてよい。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の裏面に設けられている各基
板を示す説明図である。

【図３】 パチンコ遊技機の機構盤を背面からみた背面
図である。

【図４】 遊技制御基板（主基板）の回路構成を示すブ
ロック図である。

【図５】 図柄制御基板内の回路構成を示すブロック図
である。

【図６】 ランプ制御基板内の回路構成を示すブロック
図である。

【図７】 音制御基板内の回路構成を示すブロック図で
ある。

【図８】 払出制御基板および球払出装置の構成要素な
どの賞球に関連する構成要素を示すブロック図である。

【図９】 電源基板の一構成例を示すブロック図であ
る。

【図１０】 ＣＰＵの内部構成をより詳細に示すブロッ
ク図である。

【図１１】 主基板におけるＣＰＵが実行するメイン処
理の例を示すフローチャートである。

【図１２】 遊技状態復旧処理を実行するか否かの決定
方法の例を示す説明図である。

【図１３】 ２ｍｓタイマ割込処理の例を示すフローチ
ャートである。

【図１４】 主基板から他の電気部品制御基板の電気部
品制御手段に送出される制御コマンドの制御を説明する
ための説明図である。

【図１５】 ＲＯＭのアドレスマップを示す説明図であ
る。

【図１６】 遊技制御手段における電力供給停止時処理
の処理例を示すフローチャートである。

【図１７】 遊技制御手段における電力供給停止時処理
の処理例を示すフローチャートである。

【図１８】 ＲＡＭのアドレスマップを示す説明図であ
る。

【図１９】 チェックサム作成方法の一例を説明するた
めの説明図である。

【図２０】 ＲＡＭのアドレスマップの他の例を示す説
明図である。

【図２１】 遊技制御手段における電力供給停止時処理
の他の処理例を示すフローチャートである。

【図２２】 遊技制御手段における電力供給停止時処理
の他の処理例を示すフローチャートである。

【図２３】 パリティチェック処理を示すフローチャー
トである。

【図２４】 チェックサム作成方法の他の例を説明する
ための説明図である。

【図２５】 払出制御用ＣＰＵ周りの一構成例を示すブ
ロック図である。

【図２６】 払出制御基板におけるＣＰＵが実行するメ
イン処理を示すフローチャートである。

【図２７】 払出制御手段における電力供給停止時処理
を示すフローチャートである。

【図２８】 払出制御手段における電力供給停止時処理
を示すフローチャートである。

【図２９】 ランプ制御コマンドの内容の一例を示す説
明図である。

【図３０】 ランプ制御用ＣＰＵが実行するメイン処理
を示すフローチャートである。

【図３１】 ランプ制御用ＣＰＵが実行するタイマ割込
処理を示すフローチャートである。

【図３２】 ランプ制御基板に搭載されたＲＯＭのアド
レスマップを示す説明図である。

【図３３】 ランプ制御手段におけるコマンド上位バイ
トテーブル、ランプコマンド選択テーブルおよびランプ
データの関係を示す説明図である。

【図３４】 音声制御コマンドの内容の一例を示す説明
図である。

【図３５】 音声制御用ＣＰＵが実行するメイン処理を
示すフローチャートである。

【図３６】 音声制御用ＣＰＵが実行するタイマ割込処
理を示すフローチャートである。

【図３７】 音制御基板に搭載されたＲＯＭのアドレス
マップを示す説明図である。

【図３８】 音声制御手段におけるコマンド上位バイト
テーブル、ランプコマンド選択テーブルおよびランプデ
ータの関係を示す説明図である。

【図３９】 主基板３１および演出制御基板の構成例を
示すブロック図である。

【図４０】 演出制御基板の回路構成例を主基板のコマ
ンド送出部分とともに示すブロック図である。

【符号の説明】

３１ 遊技制御基板（主基板） ３５ ランプ制御基板 ３７ 払出制御基板 ５６ ＣＰＵ ７０ 音制御基板 ８０ 図柄制御基板 １０１ 表示制御用ＣＰＵ ３５１ ランプ制御用ＣＰＵ ３７１ 払出制御用ＣＰＵ ４００ 演出制御基板 ４０１ 演出制御用ＣＰＵ ７０１ 音制御用ＣＰＵ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 遊技者が所定の遊技を行うことが可能な
   遊技機であって、 遊技の進行を制御する遊技制御手段を搭載した遊技制御
   基板と、 前記遊技制御基板とは別体に設けられ、前記遊技制御手
   段からのコマンドにもとづいて、遊技機に設けられた演
   出用部品を制御するためのマイクロコンピュータを含む
   演出制御手段を搭載した演出制御基板とを備え、 前記演出制御手段におけるマイクロコンピュータは、制
   御プログラムおよび遊技の進行による内容の変化がない
   制御用データを用いて演出用部品の制御を行い、 前記制御用データには、演出用部品の制御パターンを示
   すデータが含まれ、 前記マイクロコンピュータが実行する制御プログラムに
   おける複数の機種で共通に用いられる共通プログラム
   は、前記遊技制御手段からのコマンドに応じた制御パタ
   ーンを示すデータを前記制御用データ領域から参照し、
   参照したデータに従って演出用部品の制御を行い、 前記制御用データのうち複数の機種間で共通に使用され
   る制御用データについては制御用データを格納する記憶
   領域における前部に配置され、複数の機種間で共通に使
   用される可能性が低い制御用データについては制御用デ
   ータを格納する前記記憶領域における後部に配置されて
   いることを特徴とする遊技機。
2. 【請求項２】 共通プログラムは制御プログラムを格納
   する記憶領域における前部に配置され、複数の機種間で
   共通に使用される可能性が低い非共通プログラムは前記
   記憶領域における後部に格納されている請求項１記載の
   遊技機。
3. 【請求項３】 制御用データには、データ選択テーブル
   が含まれ、 データ選択テーブルには、受信したコマンドに応じた制
   御パターンを示すデータが格納されているアドレスが設
   定されている請求項１または請求項２記載の遊技機。
4. 【請求項４】 マイクロコンピュータが制御プログラム
   を実行する際に使用するワークエリアの初期設定のため
   のデータは、制御用データを記憶する記憶領域における
   前部に配置されている請求項１ないし請求項３記載の遊
   技機。
5. 【請求項５】 情報を出力するために用いられる出力ポ
   ートを初期設定するためのデータは、制御用データを記
   憶する記憶領域における前部に配置されている請求項１
   ないし請求項４記載の遊技機。
6. 【請求項６】 演出制御手段は、遊技機に設けられてい
   る発光体の制御を行う発光体制御手段である請求項１な
   いし請求項５記載の遊技機。
7. 【請求項７】 制御用データには、発光体の点灯パター
   ンを示すデータが含まれる請求項６記載の遊技機。
8. 【請求項８】 演出制御手段は、遊技機に設けられてい
   る演出用の音発生手段の制御を行う音制御手段である請
   求項１ないし請求項７記載の遊技機。
9. 【請求項９】 制御用データには、音発生手段からの出
   力パターンを示すデータが含まれる請求項８記載の遊技
   機。
10. 【請求項１０】 演出制御手段は、少なくとも、遊技機
    に設けられている発光体および演出用の音発生手段の制
    御を行う請求項１ないし請求項６記載の遊技機。
11. 【請求項１１】 制御用データには、発光体の点灯パタ
    ーンを示すデータおよび音発生手段からの出力パターン
    を示すデータが含まれる請求項１０記載の遊技機。