JP2002035245A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 電源断が発生による遊技者の不利益を防止す
るとともに、遊技店での遊技機運用上の利便性を向上さ
せる。 【解決手段】 クリアスイッチからのクリアスイッチ信
号の入力に応じてリレースイッチ９７２がオフしてクリ
ア信号がＣＰＵ５６に入力される。このような構成にお
いて、電源の供給が再開されたときにクリア信号の入力
状態を確認する。そして、クリア信号が入力されていれ
ばバックアップＲＡＭに記憶されている変動データにも
とづく遊技状態の復旧を行わない。従って、クリアスイ
ッチの操作によって遊技状態を復旧するか否かを選択す
ることができるため、遊技者の不利益を防止し、遊技店
での遊技機運用上の利便性を向上させることができる。
このような構成を複数の遊技機に備えるようにすれば、
クリアスイッチの操作により各遊技機の遊技状態を復旧
するか否かをまとめて選択することが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、遊技者の操作に応
じて遊技が行われるパチンコ遊技機やコイン遊技機等の
遊技機に関し、特に、遊技盤における遊技領域において
遊技者の操作に応じて遊技が行われる遊技機に関する。

【０００２】

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。

【０００３】特別図柄を表示する可変表示部の表示結果
があらかじめ定められた特定の表示態様の組合せとなる
ことを、通常、「大当り」という。なお、遊技価値と
は、遊技機の遊技領域に設けられた可変入賞球装置の状
態が打球が入賞しやすい遊技者にとって有利な状態にな
ることや、遊技者にとって有利な状態となるための権利
を発生させたりすることである。

【０００４】大当りが発生すると、例えば、大入賞口が
所定回数開放して打球が入賞しやすい大当り遊技状態に
移行する。そして、各開放期間において、所定個（例え
ば１０個）の大入賞口への入賞があると大入賞口は閉成
する。そして、大入賞口の開放回数は、所定回数（例え
ば１６ラウンド）に固定されている。なお、各開放につ
いて開放時間（例えば２９．５秒）が決められ、入賞数
が所定個に達しなくても開放時間が経過すると大入賞口
は閉成する。また、大入賞口が閉成した時点で所定の条
件（例えば、大入賞口内に設けられているＶゾーンへの
入賞）が成立していない場合には、大当り遊技状態は終
了する。

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
表示結果が導出表示されている可変表示部の表示態様が
特定の表示態様の組合せとなる表示条件を満たしている
状態を「リーチ」という。そして、可変表示部に可変表
示される識別情報の表示結果が「リーチ」となる条件を
満たさない場合には「はずれ」となり、可変表示状態は
終了する。遊技者は、大当りをいかにして発生させるか
を楽しみつつ遊技を行う。

【０００６】そして、遊技球が遊技盤に設けられている
入賞口に遊技球が入賞すると、あらかじめ決められてい
る個数の賞球払出が行われる。遊技の進行は主基板に搭
載された遊技制御手段によって制御されるので、入賞に
もとづく賞球個数は、遊技制御手段によって決定され、
賞球制御基板に送信される。なお、以下、遊技制御手段
およびその他の制御手段を、それぞれ電気部品制御手段
と呼ぶことがある。

【０００７】

【発明が解決しようとする課題】以上のように、遊技機
には、遊技制御手段を初めとする種々の電気部品制御手
段が搭載されている。一般に、各電気部品制御手段はマ
イクロコンピュータで構成される。すなわち、ＲＯＭ等
にプログラムが格納され、制御上一時的に発生するデー
タや制御進行に伴って変化するデータがＲＡＭに格納さ
れる。すると、遊技機に停電等による電源断状態が発生
すると、ＲＡＭ内のデータは失われてしまう。よって、
停電等からの復旧時には、最初の状態（例えば、遊技店
においてその日最初に遊技機に電源投入されたときの状
態）に戻さざるを得ないので、遊技者に不利益がもたら
される可能性がある。例えば、大当たり遊技中において
電源断が発生し遊技機が最初の状態に戻ってしまうので
は、遊技者は大当たりの発生にもとづく利益を享受する
ことができなくなってしまう。

【０００８】そのような事態を回避するには、停電等の
不測の電源断が生じたときや遊技店員等の操作によって
電源が断たれたときに、必要なデータを電源バックアッ
プＲＡＭに保存し、電源が復旧したときに保存されてい
たデータを復元して遊技を再開させればよい。しかし、
そのような制御を行うと、遊技機が設置されている遊技
店の利便性が損なわれる場合がある。例えば、遊技店の
営業が終了した後の次の営業開始時における最初の遊技
者が、前回の営業終了時における遊技途中の状態から遊
技を開始できることになる。従って、営業開始時には遊
技状態を前回の営業終了時の状態に復旧させることは好
ましくない。

【０００９】そこで、本発明は、電源断が発生しても、
遊技者に不利益がもたらされることを防止することがで
きるとともに、遊技店での遊技機運用上の利便性を向上
させることもできる遊技機を提供することを目的とす
る。

【００１０】

【課題を解決するための手段】本発明による遊技機は、
所定の遊技を行うことが可能な遊技機であって、遊技機
に設けられた電気部品を制御するための電気部品制御マ
イクロコンピュータ（例えば、ＣＰＵ５６）を搭載した
電気部品制御基板と、電気部品制御マイクロコンピュー
タが制御を行う際に発生する変動データを記憶する変動
データ記憶手段（例えば、ＲＡＭ）と、電源供給停止時
から少なくとも所定期間は電源供給停止直前の変動デー
タ記憶手段の最終記憶内容の保持が可能な記憶内容保持
手段と、外部装置（例えば、クリアスイッチ９２１）か
らの信号が入力可能な信号入力部とを備え、電気部品制
御マイクロコンピュータは、電源供給が開始されたとき
に記憶内容保持手段により変動データ記憶手段に最終記
憶内容が保持されていた場合に最終記憶内容にもとづい
て電気部品の制御を復旧させることが可能な制御復旧手
段と、信号入力部への信号入力があった場合に、制御復
旧手段による制御の復旧が実行されないようにする制御
復旧禁止手段とを含むことを特徴とするものである。

【００１１】遊技機で使用される所定電源の状態が電源
供給停止を示す所定の状態となったか否かを監視し、所
定の状態となった場合に検知信号（例えば、電圧低下信
号）を出力する電源監視手段を備え、制御復旧手段は、
検知信号が入力されると、電源の供給停止を示す符号
（例えば、バックアップフラグ）を設定する電源供給停
止時処理を実行するとともに、電源供給が開始されたと
きに符号が設定されていることを条件に最終記憶内容に
もとづいて電気部品の制御を復旧させる構成としてもよ
い。

【００１２】制御復旧禁止手段が、外部装置からの信号
入力があった場合に、変動データ記憶手段の記憶内容を
初期化する初期化処理を行い、最終記憶内容にもとづく
制御の復旧を禁止するようにしてもよい。

【００１３】また、制御復旧禁止手段が、電源供給が開
始されたときに外部装置からの信号入力があった場合
に、初期化処理を行い、最終記憶内容にもとづく制御の
復旧を禁止するようにしてもよい。

【００１４】外部装置からの信号入力にもとづく初期化
処理と、変動データ記憶手段に最終記憶内容が保持され
ていない通常時の初期化処理とを兼用するのが好まし
い。

【００１５】制御復旧禁止手段が、電源の供給停止を示
す符号が設定されていない場合に変動データ記憶手段の
記憶内容を初期化する初期化処理を行う構成としてもよ
い。

【００１６】制御復旧禁止手段が、外部装置からの信号
入力があった場合に、電源供給停止時処理における電源
の供給停止を示す符号の設定を行わないことで、最終記
憶内容にもとづく制御の復旧を禁止するようにしてもよ
い。

【００１７】制御復旧禁止手段が、外部装置からの信号
入力があったことにより、電源監視手段が出力する検知
信号が入力されることを禁止するようにしてもよい。

【００１８】各々異なった電気部品の制御を行う複数の
電気部品制御マイクロコンピュータを備え、一つの信号
入力部への信号入力があった場合に、複数の電気部品制
御マイクロコンピュータにおいて、最終記憶内容にもと
づく制御の復旧を禁止するようにしてもよい。

【００１９】変動データには、遊技により遊技者に付与
される価値の数量（例えば、遊技球の払出数量や、画像
式遊技機の場合の得点が意味する数量を示す概念であ
る）に関わるデータを含まれていてもよい。

【００２０】変動データには、遊技の進行により変化す
る遊技状態に関わるデータ（例えば、確変か否か、特別
図柄や普通図柄の変動時間の短縮、可変入賞球装置１５
の開放時間の延長や開放時間の増加等、通常の遊技状態
よりも次回の大当りを発生させるまでの遊技媒体の使用
量を抑制可能な状態、大当り状態か否かなどを示す例え
ばフラグなどのデータ）が含まれていてもよい。

【００２１】信号入力部は、リレー（例えば、トランジ
スタを用いたリレー、フォトカプラを用いたリレーな
ど）によって構成されることが好ましい。

【００２２】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図である。なお、ここで
は、遊技機の一例としてパチンコ遊技機を示すが、本発
明はパチンコ遊技機に限られず、例えばコイン遊技機等
であってもよい。また、画像式の遊技機やスロット機に
適用することもできる。

【００２３】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた景品球を貯留する
余剰球受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２４】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部９と７セグメントＬ
ＥＤによる可変表示器１０とを含む可変表示装置８が設
けられている。この実施の形態では、可変表示部９に
は、「左」、「中」、「右」の３つの図柄表示エリアが
ある。可変表示装置８の側部には、打球を導く通過ゲー
ト１１が設けられている。通過ゲート１１を通過した打
球は、球出口１３を経て始動入賞口１４の方に導かれ
る。通過ゲート１１と球出口１３との間の通路には、通
過ゲート１１を通過した打球を検出するゲートスイッチ
１２がある。また、始動入賞口１４に入った入賞球は、
遊技盤６の背面に導かれ、始動口スイッチ１７によって
検出される。また、始動入賞口１４の下部には開閉動作
を行う可変入賞球装置１５が設けられている。可変入賞
球装置１５は、ソレノイド１６によって開状態とされ
る。

【００２５】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶ入賞スイッチ
２２で検出される。また、開閉板２０からの入賞球はカ
ウントスイッチ２３で検出される。可変表示装置８の下
部には、始動入賞口１４に入った入賞球数を表示する４
個の表示部を有する始動入賞記憶表示器１８が設けられ
ている。この例では、４個を上限として、始動入賞があ
る毎に、始動入賞記憶表示器１８は点灯している表示部
を１つずつ増やす。そして、可変表示部９の可変表示が
開始される毎に、点灯している表示部を１つ減らす。

【００２６】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球の入賞口１９，２４への入賞は入賞口
スイッチ１９ａ，２４ａによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００２７】そして、この例では、一方のスピーカ２７
の近傍に、景品球払出時に点灯する賞球ランプ５１が設
けられ、他方のスピーカ２７の近傍に、補給球が切れた
ときに点灯する球切れランプ５２が設けられている。さ
らに、図１には、パチンコ遊技台１に隣接して設置さ
れ、プリペイドカードが挿入されることによって球貸し
を可能にするカードユニット５０も示されている。

【００２８】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００２９】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、可変表示器１０の表示数字
が連続的に変化する状態になる。また、打球が始動入賞
口１４に入り始動口スイッチ１７で検出されると、図柄
の変動を開始できる状態であれば、可変表示部９内の図
柄が回転を始める。図柄の変動を開始できる状態でなけ
れば、始動入賞記憶を１増やす。

【００３０】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶ入賞スイッチ２２で検出され
ると、継続権が発生し開閉板２０の開放が再度行われ
る。継続権の発生は、所定回数（例えば１５ラウンド）
許容される。

【００３１】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、可変表示器１０における停止図柄が所定の図
柄（当り図柄）である場合に、可変入賞球装置１５が所
定時間だけ開状態になる。さらに、高確率状態では、可
変表示器１０における停止図柄が当り図柄になる確率が
高められるとともに、可変入賞球装置１５の開放時間と
開放回数が高められる。

【００３２】次に、パチンコ遊技機１の裏面に配置され
ている各基板について説明する。図２に示すように、パ
チンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部
に球貯留タンク３８が設けられ、パチンコ遊技機１が遊
技機設置島に設置された状態でその上方から遊技球が球
貯留タンク３８に供給される。球貯留タンク３８内の遊
技球は、誘導樋３９を通って球払出機構（図示せず）に
至る。

【００３３】遊技機裏面側では、可変表示部９を制御す
る可変表示制御ユニット２９、遊技制御用マイクロコン
ピュータ等が搭載された遊技制御基板（主基板）３１が
設置されている。また、球払出制御を行う払出制御用マ
イクロコンピュータ等が搭載された払出制御基板３７、
およびモータの回転力を利用して打球を遊技領域７に発
射する打球発射装置が設置されている。さらに、装飾ラ
ンプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８
ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に
信号を送るためのランプ制御基板３５、スピーカ２７か
らの音声発生を制御するための音声制御基板７０および
打球発射装置を制御するための発射制御基板９１も設け
られている。なお、払出制御基板３７には、エラー表示
用ＬＥＤ３７４も搭載されている。

【００３４】また、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２
ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源
基板９１０が設けられ、上方には、各種情報を遊技機外
部に出力するための各端子を備えたターミナル基板１６
０が設置されている。ターミナル基板１６０には、少な
くとも、後述する球切れ検出スイッチ１６７の出力を導
入して外部出力するための球切れ用端子、賞球個数信号
を外部出力するための賞球用端子および球貸し個数信号
を外部出力するための球貸し用端子が設けられている。
また、中央付近には、主基板３１からの各種情報を遊技
機外部に出力するための各端子を備えた情報端子盤（外
部情報出力装置）３４が設置されている。

【００３５】また、図２には、ランプ制御基板３５およ
び音声制御基板７０からの信号を、枠側に設けられてい
る遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８
ｃ、賞球ランプ５１および球切れランプ５２に供給する
ための電飾中継基板Ａ７７および度数表示ＬＥＤ等を搭
載した残高表示基板７４が示されている。なお、図示は
しないが、信号中継の必要に応じて他の中継基板も設け
られる。

【００３６】また、図３はパチンコ遊技機１の機構板を
背面からみた背面図である。球貯留タンク３８に貯留さ
れた遊技球は誘導樋３９を通り、図３に示されるよう
に、球切れ検出器（球切れスイッチ）１８７ａ，１８７
ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出
装置９７に至る。球払出装置９７から払い出された遊技
球は、連絡口４５を通ってパチンコ遊技機１の前面に設
けられている打球供給皿３に供給される。連絡口４５の
側方には、パチンコ遊技機１の前面に設けられている余
剰玉受皿４に連通する余剰玉通路４６が形成されてい
る。入賞にもとづく景品球が多数払い出されて打球供給
皿３が満杯になり、ついには遊技球が連絡口４５に到達
した後さらに遊技球が払い出されると遊技球は、余剰玉
通路４６を経て余剰玉受皿４に導かれる。さらに遊技球
が払い出されると、感知レバー４７が満タンスイッチ４
８を押圧して満タンスイッチ４８がオンする。その状態
では、球払出装置９７内のステッピングモータの回転が
停止して球払出装置９７の動作が停止するとともに打球
発射装置３４の駆動も停止する。

【００３７】賞球払出制御を行うために、入賞口スイッ
チ（図示せず）、始動口スイッチ１７およびＶ入賞スイ
ッチ２２からの信号が、主基板３１に送られる。主基板
３１のＣＰＵ５６は、始動口スイッチ１７がオンすると
６個の賞球払出に対応した入賞が発生したことを知る。
また、カウントスイッチ２３がオンすると１５個の賞球
払出に対応した入賞が発生したことを知る。そして、入
賞口スイッチがオンすると１０個の賞球払出に対応した
入賞が発生したことを知る。なお、この実施の形態で
は、例えば、入賞口２４に入賞した遊技球は、入賞口２
４からの入賞球流路に設けられている入賞口スイッチ２
４ａで検出され、入賞口１９に入賞した遊技球は、入賞
口１９からの入賞球流路に設けられている入賞口スイッ
チ１９ａで検出される。

【００３８】図４はパチンコ遊技機１を含む複数の遊技
機で構成される遊技機設置島の状態の一例を示す説明図
である。図４に示すように、この実施の形態では、遊技
機設置島（あるいは遊技機設置島の近傍）に、各基板
（例えば、主基板３１、払出制御基板３７）に含まれる
変動データ記憶手段（例えば、バックアップＲＡＭ）に
記憶されたバックアップデータをクリアするためのクリ
アスイッチ９２１が設けられている。クリアスイッチ９
２１の出力信号は、遊技機設置島に属する各遊技機それ
ぞれに入力される。クリアスイッチ９２１は、各遊技機
設置島毎それぞれに設けられる。なお、クリアスイッチ
９２１の出力信号が、遊技機設置島に属する遊技機のう
ちの一部に入力されるような構成としてもよい。図４に
は、遊技機設置島に属する複数の遊技機に電源を供給す
るための集中電源スイッチ９２３が示されている。

【００３９】図５は、遊技機設置島に設けられたクリア
スイッチ９２１の構成の一例を示す外観構成図である。
クリアスイッチ９２１は、本例では、「ＯＦＦ」および
「クリア」の選択切り換えがされる切換操作スイッチ９
２１ａを有する。クリアスイッチ９２１は、「ＯＦＦ」
が選択されているときは何らの信号も発生せずに動作停
止中となっている。また、クリアスイッチ９２１は、
「クリア」が選択されているときは、遊技機設置島に属
する各遊技機のバックアップＲＡＭ領域にそれぞれ記憶
されている所定のデータをクリアするためのクリアスイ
ッチ信号を出力する。

【００４０】図６は、主基板３１における回路構成の一
例を示すブロック図である。なお、図６には、払出制御
基板３７、ランプ制御基板３５、音制御基板７０、発射
制御基板９１および表示制御基板８０も示されている。
主基板３１には、プログラムに従ってパチンコ遊技機１
を制御する基本回路５３と、ゲートスイッチ１２、始動
口スイッチ１７、Ｖ入賞スイッチ２２、カウントスイッ
チ２３、球切れスイッチ１８７、入賞口スイッチ１９
ａ，２４ａおよび賞球カウントスイッチ３０１Ａからの
信号を基本回路５３に与えるスイッチ回路５８と、可変
入賞球装置１５を開閉するソレノイド１６および開閉板
２０を開閉するソレノイド２１等を基本回路５３からの
指令に従って駆動するソレノイド回路５９とが搭載され
ている。なお、この実施の形態では、スイッチ回路５８
は、外部に設置されているクリアスイッチ９２１からの
クリアスイッチ信号も基本回路５３に与える。

【００４１】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
をホール管理コンピュータ等のホストコンピュータに対
して出力する情報出力回路６４を含む。

【００４２】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる記憶手段の一例であるＲＡＭ５５、プログラムに従
って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５
７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５
５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５
６は、１チップマイクロコンピュータである。なお、１
チップマイクロコンピュータは、少なくともＲＡＭ５５
が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポー
ト部５７は外付けであっても内蔵されていてもよい。ま
た、Ｉ／Ｏポート部５７は、マイクロコンピュータにお
ける情報入出力可能な端子である。

【００４３】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするためのシステムリセット回路
６５と、基本回路５３から与えられるアドレス信号をデ
コードしてＩ／Ｏポート部５７のうちのいずれかのＩ／
Ｏポートを選択するための信号を出力するアドレスデコ
ード回路６７とが設けられている。なお、球払出装置９
７から主基板３１に入力されるスイッチ情報もあるが、
図６ではそれらは省略されている。

【００４４】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００４５】なお、この実施の形態では、ランプ制御基
板３５に搭載されているランプ制御手段が、遊技盤に設
けられている始動記憶表示器１８、ゲート通過記憶表示
器４１および装飾ランプ２５の表示制御を行うととも
に、枠側に設けられている遊技効果ランプ・ＬＥＤ２８
ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れラン
プ５２の表示制御を行う。また、特別図柄を可変表示す
る可変表示部９および普通図柄を可変表示する可変表示
器１０の表示制御は、表示制御基板８０に搭載されてい
る表示制御手段によって行われる。

【００４６】図７は、ＣＰＵ５６周りの一構成例を示す
ブロック図である。図７に示すように、第１の電源監視
回路（第１の電源監視手段、あるいは電源監視手段）か
らの電圧低下信号が、ＣＰＵ５６のマスク不能割込端子
（ＸＮＭＩ端子）に接続されている。第１の電源監視回
路は、遊技機が使用する各種直流電源のうちのいずれか
の電源の電圧を監視して電源電圧低下を検出する回路で
ある。この実施の形態では、ＶSLの電源電圧を監視して
電圧値が所定値以下になるとローレベルの電圧低下信号
を発生する。ＶSLは、遊技機で使用される直流電圧のう
ちで最大のものであり、この例では＋３０Ｖである。従
って、ＣＰＵ５６は、割込処理によって電源断の発生を
確認することができる。なお、この実施の形態では、第
１の電源監視回路は、後述する電源基板に搭載されてお
り、割込処理によって電源断の発生が確認される。

【００４７】図７には、システムリセット回路６５も示
されているが、この実施の形態では、システムリセット
回路６５は、第２の電源監視回路（第２の電源監視手
段）も兼ねている。すなわち、リセットＩＣ６５１は、
電源投入時に、外付けのコンデンサの容量で決まる所定
時間だけ出力をローレベルとし、所定時間が経過すると
出力をハイレベルにする。すなわち、リセット信号をハ
イレベルに立ち上げてＣＰＵ５６を動作可能状態にす
る。また、リセットＩＣ６５１は、第１の電源監視回路
が監視する電源電圧と等しい電源電圧であるＶSLの電源
電圧を監視して電圧値が所定値（第１の電源監視回路が
電圧低下信号を出力する電源電圧値よりも低い値）以下
になるとローレベルの電圧低下信号を発生する。従っ
て、ＣＰＵ５６は、第１の電源監視回路からの電圧低下
信号に応じて所定の電力供給停止時処理を行った後、シ
ステムリセットされる。なお、この実施の形態では、リ
セット信号と第２の電源監視回路からの電圧低下信号と
は同一の信号である。

【００４８】図７に示すように、リセットＩＣ６５１か
らのリセット信号は、ＮＡＮＤ回路９４７に入力される
とともに、反転回路（ＮＯＴ回路）９４４を介してカウ
ンタＩＣ９４１のクリア端子に入力される。カウンタＩ
Ｃ９４１は、クリア端子への入力がローレベルになる
と、発振器９４３からのクロック信号をカウントする。
そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９
４５，９４６を介してＮＡＮＤ回路９４７に入力され
る。また、カウンタＩＣ９４１のＱ６出力は、フリップ
フロップ（ＦＦ）９４２のクロック端子に入力される。
フリップフロップ９４２のＤ入力はハイレベルに固定さ
れ、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力され
る。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９
４７の出力がＮＯＴ回路９４８を介して導入される。そ
して、ＯＲ回路９４９の出力が、ＣＰＵ５６のリセット
端子に接続されている。このような構成によれば、電源
投入時に、ＣＰＵ５６のリセット端子に２回のリセット
信号（ローレベル信号）が与えられるので、ＣＰＵ５６
は、確実に動作を開始する。

【００４９】そして、例えば、第１の電源監視回路の検
出電圧（電圧低下信号を出力することになる電圧）を＋
２２Ｖとし、第２の電源監視回路の検出電圧を＋９Ｖと
する。そのように構成した場合には、第１の電源監視回
路と第２の電源監視回路とは、同一の電源ＶSLの電圧を
監視するので、第１の電圧監視回路が電圧低下信号を出
力するタイミングと第２の電圧監視回路が電圧低下信号
を出力するタイミングの差を所望の所定期間に確実に設
定することができる。所望の所定期間とは、第１の電源
監視回路からの電圧低下信号に応じて電力供給停止時処
理を開始してから電力供給停止時処理が確実に完了する
までの期間である。

【００５０】この例では、第１の電源監視手段が検出信
号を出力することになる第１検出条件は＋３０Ｖ電源電
圧が＋２２Ｖにまで低下したことであり、第２の電源監
視手段が検出信号を出力することになる第２検出条件は
＋３０Ｖ電源電圧が＋９Ｖにまで低下したことになる。
ただし、ここで用いられている電圧値は一例であって、
他の値を用いてもよい。

【００５１】ただし、監視範囲が狭まるが、第１の電圧
監視回路および第２の電圧監視回路の監視電圧として＋
５Ｖ電源電圧を用いることも可能である。その場合に
も、第１の電圧監視回路の検出電圧は、第２の電圧監視
回路の検出電圧よりも高く設定される。

【００５２】ＣＰＵ５６等の駆動電源である＋５Ｖ電源
から電力が供給されていない間、ＲＡＭの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電源が断しても内
容は保存される。そして、＋５Ｖ電源が復旧すると、シ
ステムリセット回路６５からリセット信号が発せられる
ので、ＣＰＵ５６は、通常の動作状態に復帰する。その
とき、必要なデータがバックアップＲＡＭに保存されて
いるので、停電等からの復旧時に停電発生時の遊技状態
に復帰することができる。

【００５３】なお、図７では、電源投入時にＣＰＵ５６
のリセット端子に２回のリセット信号（ローレベル信
号）が与えられる構成が示されたが、リセット信号の立
ち上がりタイミングが１回しかなくても確実にリセット
解除されるＣＰＵを使用する場合には、符号９４１〜９
４９で示された回路素子は不要である。その場合、リセ
ットＩＣ６５１の出力がそのままリセット端子に接続さ
れる。

【００５４】この実施の形態で用いられるＣＰＵ５６
は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回
路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ
３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポート
を有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポー
トは、入力／出力いずれにも設定できる。ただし、この
実施の形態では内蔵ＰＩＯを使用しない。その場合に
は、例えば、全ポートを入力モードとして、全ポートを
グラウンドレベルに接続する。なお、電源投入時に、Ｐ
ＩＯは自動的に入力モードに設定される。

【００５５】また、図７に示すように、クリアスイッチ
９２１からのクリアスイッチ信号の入力に応じて、入力
ポート５７０を介してクリア信号を入力するために、コ
イル９７１とリレースイッチ９７２とで構成されるリレ
ー９７０が設けられている。なお、入力ポート５７０に
は、Ｖ入賞スイッチ２２などの他の各スイッチの出力信
号も入力されている。このような構成によれば、クリア
スイッチ９２１の切換によりクリアスイッチ信号が入力
すると、コイル９７１に定格電圧がかかり、リレースイ
ッチ９７２がオフとなって、ＣＰＵ５６にクリア信号が
与えられるので、ＣＰＵ５６により変動データ記憶手段
の記憶内容が初期データとされる処理が行われるが、そ
の詳細は後述する。

【００５６】図８は、遊技機の電源基板９１０の一構成
例を示すブロック図である。電源基板９１０は、主基板
３１、表示制御基板８０、音声制御基板７０、ランプ制
御基板３５および払出制御基板３７等の電気部品制御基
板と独立して設置され、遊技機内の各電気部品制御基板
および機構部品が使用する電圧を生成する。この例で
は、ＡＣ２４Ｖ、ＶLP（ＤＣ＋３０Ｖ）、ＶSL（ＤＣ＋
３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５
Ｖを生成する。また、バックアップ電源となるコンデン
サ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆
動する電源のラインから充電される。

【００５７】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから２種類の＋３０Ｖの直流電圧を生成し、ＤＣ−Ｄ
Ｃコンバータ９１３およびコネクタ９１５に出力する。
ＤＣ−ＤＣコンバータ９１３は、＋２２Ｖ、＋１２Ｖお
よび＋５Ｖを生成してコネクタ９１５に出力する。コネ
クタ９１５は例えば中継基板に接続され、中継基板から
各電気部品制御基板および機構部品に必要な電圧の電力
が供給される。

【００５８】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち記憶内容保持状
態となりうる記憶手段）に対して記憶状態を保持できる
ように電力を供給するバックアップ電源となる。また、
＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆
流防止用のダイオード９１７が挿入される。

【００５９】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【００６０】また、電源基板９１０には、上述した第１
の電源監視回路を構成する電源監視用ＩＣ９０２が搭載
されている。電源監視用ＩＣ９０２は、ＶSL電源電圧を
導入し、ＶSL電源電圧を監視することによって電源断の
発生を検出する。具体的には、ＶSL電源電圧が所定値
（この例では＋２２Ｖ）以下になったら、電源断が生ず
るとして電圧低下信号を出力する。なお、監視対象の電
源電圧は、各電気部品制御基板に搭載されている回路素
子の電源電圧（この例では＋５Ｖ）よりも高い電圧であ
ることが好ましい。この例では、交流から直流に変換さ
れた直後の電圧であるＶSLが用いられている。電源監視
用ＩＣ９０２からの電圧低下信号は、主基板３１や払出
制御基板３７等に供給される。

【００６１】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路
素子を駆動するための電圧（この例では＋５Ｖ）よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、ＣＰＵが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。さらに、監視電圧
としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各
種スイッチに供給される電圧が＋１２Ｖであることか
ら、電源瞬断時のスイッチオン誤検出の防止も期待でき
る。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３
０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の
段階でそれの低下を検出できる。よって、＋１２Ｖ電源
の電圧が低下するとスイッチ出力がオン状態を呈するよ
うになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電
圧を監視して電源断を認識すれば、スイッチ出力がオン
状態を呈する前に電源復旧待ちの状態に入ってスイッチ
出力を検出しない状態となることができる。

【００６２】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、第１の電源監視回路から複数の電気部品制御基板に
電圧低下信号を供給することができる。電圧低下信号を
必要とする電気部品制御基板が幾つあっても第１の電源
監視手段は１つ設けられていればよいので、各電気部品
制御基板における各電気部品制御手段が後述する復帰制
御を行っても、遊技機のコストはさほど上昇しない。

【００６３】なお、図８に示された構成では、電源監視
用ＩＣ９０２の検出出力（電圧低下信号）は、バッファ
回路９１８，９１９を介してそれぞれの電気部品制御基
板（例えば主基板３１と払出制御基板３７）に伝達され
るが、例えば、１つの検出出力を中継基板に伝達し、中
継基板から各電気部品制御基板に同じ信号を分配する構
成でもよい。また、電圧低下信号を必要とする基板数に
応じたバッファ回路を設けてもよい。

【００６４】次に遊技機の動作について説明する。図９
は、主基板３１におけるＣＰＵ５６が実行するメイン処
理を示すフローチャートである。遊技機に対する電源が
投入されると、メイン処理において、ＣＰＵ５６は、ま
ず、必要な初期設定を行う（ステップＳ１）。

【００６５】次いで、ＣＰＵ５６は、入力ポート５７０
を介して入力されるクリア信号の状態（クリア信号が入
力しているか否か）を、本例では１回だけ確認する（ス
テップＳ２）。クリアスイッチ９２１がオン（図５の
「クリア」が選択されている状態）である場合には、コ
イル９７１に定格電圧がかかり、リレースイッチ９７２
がオフして入力ポート５７０にクリア信号（ローアクテ
ィブ）が与えられる。従って、ＣＰＵ５６は、クリアス
イッチ９２１がオンとされていれば、通常の初期化処理
を実行する（ステップＳ４）。

【００６６】クリアスイッチ９２１は、この実施の形態
では、集中電源スイッチ９２３がオンした後の判断によ
り例えば直ちにオンとされる。また、クリアスイッチ９
２１は、集中電源スイッチ９２３押下後の例えば所定期
間内にオンとされてもよい。なお、集中電源スイッチ９
２３がオンする前にオンとされていてもよい。集中電源
スイッチ９２３押下後にオン状態とされることを考慮し
て、ステップＳ２の判定前にディレイ時間をおいてもよ
い。また、ＣＰＵ５６がクリア信号入力の状態を確認す
る時期は、電源が投入されたあとの所定期間内であれば
何時であってもよい。また、ＣＰＵ５６がクリア信号入
力の状態を２回以上確認する構成としてもよい。

【００６７】ステップＳ２にてクリア信号入力がなけれ
ば、ＣＰＵ５６は、電源断時にバックアップＲＡＭ領域
のデータ保護処理（例えばパリティデータの付加等の停
電発生ＮＭＩ処理）が行われたか否か確認する（ステッ
プＳ３）。この実施の形態では、不測の電源断が生じた
場合には、バックアップＲＡＭ領域のデータを保護する
ための処理が行われている。そのような保護処理が行わ
れていた場合をバックアップありとする。バックアップ
なしを確認したら、ＣＰＵ５６は初期化処理を実行する
（ステップＳ３，Ｓ４）。なお、この実施の形態では、
バックアップＲＡＭ領域にバックアップデータがあるか
否かは、電源断時にバックアップＲＡＭ領域に設定され
るバックアップフラグの状態によって確認される。例え
ば、バックアップフラグ領域に「５５Ｈ」が設定されて
いればバックアップあり（オン状態）を意味し、「５５
Ｈ」以外の値が設定されていればバックアップなし（オ
フ状態）を意味する。バックアップフラグ領域に設定さ
れている「５５Ｈ」は、停電発生ＮＭＩ処理においてバ
ックアップＲＡＭ領域のデータ保護処理が完了したとき
に設定されたデータであり、バックアップＲＡＭ領域の
データにもとづくパリティコードである。

【００６８】バックアップＲＡＭ領域にバックアップデ
ータがある場合には、ＣＰＵ５６は、バックアップＲＡ
Ｍ領域のデータチェック（例えばパリティチェック）を
行う（ステップＳ５）。不測の電源断が生じた後に復旧
した場合には、バックアップＲＡＭ領域のデータは保存
されていたはずであるから、チェック結果は正常にな
る。チェック結果が正常でない場合には、内部状態を電
源断時の状態に戻すことができないので、停電復旧時で
ない電源投入時に実行される初期化処理を実行する（ス
テップＳ６，Ｓ４）。

【００６９】チェック結果が正常であれば、ＣＰＵ５６
は、内部状態を電源断時の状態に戻すための遊技状態復
旧処理を行う（ステップＳ７）。図１０に示すように、
バックアップフラグの値が「５５Ｈ」に設定され、か
つ、チェック結果が正常である場合に、ステップＳ７の
遊技状態復旧処理が実行される。そして、バックアップ
ＲＡＭ領域に保存されていたＰＣ（プログラムカウン
タ）の退避値がＰＣに設定され、そのアドレスに復帰す
る（ステップＳ８）。

【００７０】通常の初期化処理の実行（ステップＳ４）
が完了すると、メイン処理で、タイマ割込フラグの監視
（ステップＳ１０）の確認が行われるループ処理に移行
する。なお、ループ内では、表示用乱数更新処理（ステ
ップＳ９）も実行される。

【００７１】なお、この実施の形態では、ステップＳ２
でクリア信号入力がない場合に、バックアップデータの
有無が確認されていたが、逆に、バックアップデータの
有無を確認した後、バックアップデータが存在する場合
（さらに、バックアップ領域のチェックを行い、バック
アップ領域のチェック結果が正常であったことが確認さ
れた場合であってもよい）にクリア信号入力の状態を確
認するようにしてもよい。

【００７２】また、この実施の形態では、ステップＳ３
でバックアップデータの有無が確認された後、バックア
ップデータが存在する場合にステップＳ５でバックアッ
プ領域のチェックが行われたが、逆に、バックアップ領
域のチェック結果が正常であったことが確認された後、
バックアップデータの有無の確認を行うようにしてもよ
い。また、バックアップデータの有無の確認、またはバ
ックアップ領域のチェックの何れか一方の確認を行うこ
とによって、停電復旧処理を実行するか否かを判定して
もよい。

【００７３】また、例えば停電復旧処理を実行するか否
か判断する場合のパリティチェック（ステップＳ５）の
際に、すなわち、遊技状態を復旧するか否か判断する際
に、保存されていたＲＡＭデータにおける特別プロセス
フラグ等や始動入賞記憶数データによって、遊技機が遊
技待機状態（図柄変動中でなく、大当り遊技中でなく、
確変中でなく、また、始動入賞記憶がない状態）である
ことが確認されたら、遊技状態復旧処理を行わずに初期
化処理を実行するようにしてもよい。

【００７４】図１１は、ステップＳ１の初期設定処理を
示すフローチャートである。初期設定処理において、Ｃ
ＰＵ５６は、まず、割込禁止に設定する（ステップＳ１
ａ）。割込禁止に設定すると、ＣＰＵ５６は、割込モー
ドを割込モード２に設定し（ステップＳ１ｂ）、スタッ
クポインタにスタックポインタ指定アドレスを設定する
（ステップＳ１ｃ）。そして、ＣＰＵ５６は、内蔵デバ
イスレジスタの初期化を行う（ステップＳ１ｄ）。ま
た、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウ
ンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）
の初期化（ステップＳ１ｅ）を行った後、ＲＡＭをアク
セス可能状態に設定する（ステップＳ１ｆ）。

【００７５】この実施の形態で用いられているＣＰＵ５
６には、マスク可能な割込（ＩＮＴ）のモードとして以
下の３種類のモードが用意されている。なお、マスク可
能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁
止状態に設定するとともに、プログラムカウンタの内容
をスタックにセーブする。

【００７６】割込モード０：割込要求を行った内蔵デバ
イスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３
バイト）をＣＰＵの内部データバス上に送出する。よっ
て、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまた
はＣＡＬＬ命令で指定されるアドレスの命令を実行す
る。リセット時に、ＣＰＵ５６は自動的に割込モード０
になる。よって、割込モード１または割込モード２に設
定したい場合には、初期設定処理において、割込モード
１または割込モード２に設定するための処理を行う必要
がある。

【００７７】割込モード１：割込が受け付けられると、
常に００３８（ｈ）番地に飛ぶモードである。

【００７８】割込モード２：ＣＰＵ５６の特定レジスタ
（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力
する割込ベクタ（１バイト：最下位ビット０）から合成
されるアドレスが、割込番地を示すモードである。すな
わち、割込番地は、上位アドレスが特定レジスタの値と
され下位アドレスが割込ベクタとされた２バイトで示さ
れるアドレスである。従って、任意の（飛び飛びではあ
るが）偶数番地に割込処理を設置することができる。各
内蔵デバイスは割込要求を行うときに割込ベクタを送出
する機能を有している。

【００７９】よって、割込モード２に設定されると、各
内蔵デバイスからの割込要求を容易に処理することが可
能になり、また、プログラムにおける任意の位置に割込
処理を設置することが可能になる。さらに、割込モード
１とは異なり、割込発生要因毎のそれぞれの割込処理を
用意しておくことも容易である。上述したように、この
実施の形態では、初期設定処理のステップＳ１ｂにおい
て、ＣＰＵ５６は割込モード２に設定される。

【００８０】図１２は、通常の初期化処理（ステップＳ
４）の処理を示すフローチャートである。図１２に示す
ように、初期化処理では、ＲＡＭのクリア処理が行われ
る（ステップＳ４ａ）。次いで、作業領域初期設定テー
ブルのアドレス値にもとづいて、所定の作業領域（例え
ば、普通図柄判定用乱数カウンタ、普通図柄判定用バッ
ファ、特別図柄左中右図柄バッファ、払出コマンド格納
ポインタなど）に初期値（初期データ）を設定する初期
値設定処理（ステップＳ４ｂ）が行われる。そして、２
ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６
に設けられているＣＴＣのレジスタの設定が行われる
（ステップＳ４ｃ）。すなわち、初期値（初期データ）
として２ｍｓに相当する値が所定のレジスタ（時間定数
レジスタ）に設定される。そして、初期設定処理（ステ
ップＳ１）において割込禁止（図１０参照）とされてい
るので、初期化処理を終える前に割込が許可される（ス
テップＳ４ｄ）。

【００８１】従って、この実施の形態では、ＣＰＵ５６
の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設
定される。この実施の形態では、繰り返し周期は２ｍｓ
に設定される。そして、図１３に示すように、タイマ割
込が発生すると、ＣＰＵ５６は、タイマ割込フラグをセ
ットする（ステップＳ１３）。

【００８２】ＣＰＵ５６は、ステップＳ１０において、
タイマ割込フラグがセットされたことを検出すると、タ
イマ割込フラグをリセットするとともに（ステップＳ１
１）、遊技制御処理を実行する（ステップＳ１２）。以
上の制御によって、この実施の形態では、遊技制御処理
は２ｍｓ毎に起動されることになる。なお、この実施の
形態では、タイマ割込処理ではフラグセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。

【００８３】以上のように、この実施の形態では、遊技
機設置島に属する遊技機ついて、クリア信号入力の有無
に応じて電源断時の状態に復旧するか否かの判断が行わ
れる。従って、例えば停電後の電源復旧時や遊技機の再
稼動時などにおいて電源投入される際に、状況に応じた
判断により、遊技機設置島に配置されている全ての遊技
機を、各遊技機のバックアップデータ記憶領域の内容に
もとづいてまとめて電源断時の状態に復旧させ、あるい
は初期データにもとづいてまとめて稼動を開始させるこ
とを選択することができる。従って、電源断が発生して
も、遊技者に不利益がもたらされることを防止すること
ができるとともに、遊技店での遊技機運用上の利便性を
向上させることもできる。

【００８４】図１４は、ステップＳ１２の遊技制御処理
を示すフローチャートである。遊技制御処理において、
ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲー
トセンサ１２、始動口センサ１７、カウントセンサ２３
および入賞口スイッチ１９ａ，２４ａの状態を入力し、
各入賞口や入賞装置に対する入賞があったか否か判定す
る（スイッチ処理：ステップＳ２１）。

【００８５】次いで、パチンコ遊技機１の内部に備えら
れている自己診断機能によって種々の異常診断処理が行
われ、その結果に応じて必要ならば警報が発せられる
（エラー処理：ステップＳ２２）。

【００８６】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、
停止図柄の種類を決定する乱数等の表示用乱数を更新す
る処理を行う（ステップＳ２４）。

【００８７】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２５）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２６）。普通図柄プロセス処理では、７セグメント
ＬＥＤによる可変表示器１０を所定の順序で制御するた
めの普通図柄プロセスフラグに従って該当する処理が選
び出されて実行される。そして、普通図柄プロセスフラ
グの値は、遊技状態に応じて各処理中に更新される。

【００８８】また、ＣＰＵ５６は、払出制御基板３７等
に送出される制御コマンドをＲＡＭ５５の所定の領域に
設定して制御コマンドを送出する処理を行う（コマンド
制御処理：ステップＳ２７）。

【００８９】次いで、ＣＰＵ５６は、例えばホール管理
用コンピュータに供給される大当り情報、始動情報、確
率変動情報などのデータを出力するデータ出力処理を行
う（ステップＳ２９）。

【００９０】また、ＣＰＵ５６は、所定の条件が成立し
たときにソレノイド回路５９に駆動指令を行う（ステッ
プＳ３０）。ソレノイド回路５９は、駆動指令に応じて
ソレノイド１６，２１を駆動し、可変入賞球装置１５ま
たは開閉板２０を開状態または閉状態とする。

【００９１】また、ＣＰＵ５６は、各入賞口への入賞を
検出するためのスイッチ１７，２３，１９ａ，２４ａの
検出出力にもとづく賞球数の設定などを行う（ステップ
Ｓ３１）。具体的には、入賞検出に応じて払出制御基板
３７に払出制御コマンドを出力する。払出制御基板３７
に搭載されている払出制御用ＣＰＵ３７１は、払出制御
コマンドに応じて賞球払出装置９７Ａを駆動する。

【００９２】このように、メイン処理には遊技制御処理
に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５
６の内部タイマが定期的に発生するタイマ割込にもとづ
くタイマ割込処理で遊技制御処理に移行すべきか否かを
判定するためのフラグがセットされるので、遊技制御処
理の全てが確実に実行される。つまり、遊技制御処理の
全てが実行されるまでは、次回の遊技制御処理に移行す
べきか否かの判定が行われないので、遊技制御処理中の
全ての各処理が実行完了することは保証されている。

【００９３】なお、ここでは、主基板３１のＣＰＵ５６
が実行する遊技制御処理は、ＣＰＵ５６の内部タイマが
定期的に発生するタイマ割込にもとづくタイマ割込処理
でセットされるフラグに応じて実行されたが、定期的に
（例えば２ｍｓ毎）信号を発生するハードウェア回路を
設け、その回路からの信号をＣＰＵ５６の外部割込端子
に導入し、割込信号によって遊技制御処理に移行すべき
か否かを判定するためのフラグをセットするようにして
もよい。

【００９４】そのように構成した場合にも、遊技制御処
理の全てが実行されるまでは、フラグの判定が行われな
いので、遊技制御処理中の全ての各処理が実行完了する
ことが保証される。

【００９５】図１５は、電源基板９１０の電源監視回路
からの電圧変化信号にもとづくＮＭＩに応じて実行され
る停電発生ＮＭＩ処理の一例を示すフローチャートであ
る。停電発生ＮＭＩ処理において、ＣＰＵ５６は、ま
ず、クリアスイッチ９２１の操作にもとづくクリア信号
の入力があるか否か確認する（ステップＳ４０）。クリ
ア信号の入力があれば、ＣＰＵ５６は、ＲＡＭアクセス
禁止状態にして（ステップＳ４９）、全ての出力ポート
をオフ状態にしたあと（ステップＳ５０）、ループ処理
にはいる。すなわち、バックアップフラグをセットする
ことなく、何らの処理もしない状態になる。何の処理も
しない状態となるため、図７に示されたリセットＩＣ６
５１からのシステムリセット信号によって外部から動作
禁止状態にされる前に、内部的に動作停止状態になる。
よって、電源断時に確実にＣＰＵ５６は動作停止する。
その結果、上述したＲＡＭアクセス禁止の制御および動
作停止制御によって、電源電圧が低下していくことに伴
って生ずる可能性がある異常動作に起因するＲＡＭの内
容破壊等を確実に防止することができる。

【００９６】上記のように、クリア信号の入力があった
場合にはバックアップフラグをセットしないようにして
いるので、電源を切るときにクリアスイッチ９２１を操
作することによって、その後電源の供給が開始されたと
きに、遊技機設置島に属する各遊技機が電源断前の状態
に復旧しない（ステップＳ３にてＮとなる）ようにする
ことができる。なお、このような処理を停電が発生した
場合に行う場合には、停電の発生は予期できるものでは
ないため、クリアスイッチ９２１を図５の「クリア」の
位置に常時セットしておくようにすればよい。

【００９７】ステップＳ４０にてクリア信号の入力がな
ければ、ＣＰＵ５６は、停電時などの電源断時直前の割
込許可／禁止状態をバックアップするために、割込禁止
フラグの内容をパリティフラグに格納する（ステップＳ
４１）。次いで、割込禁止に設定する（ステップＳ４
２）。停電発生ＮＭＩ処理ではＲＡＭ内容の保存を確実
にするためにチェックサムの生成処理を行う。その処理
中に他の割込処理が行われたのではチェックサムの生成
処理が完了しないうちにＣＰＵが動作し得ない電圧にま
で低下してしまうことが考えられるので、まず、他の割
込が生じないような設定がなされる。なお、停電発生Ｎ
ＭＩ処理におけるステップＳ４４〜Ｓ５０は、電力供給
停止時処理の一例である。なお、割込処理中では他の割
込がかからないような仕様のＣＰＵを用いている場合に
は、ステップＳ４２の処理は不要である。

【００９８】次いで、ＣＰＵ５６は、バックアップフラ
グが既にセットされているか否か確認する（ステップＳ
４２）。バックアップフラグが既にセットされていれ
ば、以後の処理を行わない。バックアップフラグがセッ
トされていなければ、以下の電力供給停止時処理を実行
する。すなわち、ステップＳ４４からステップＳ５０の
処理を実行する。

【００９９】まず、各レジスタの内容をバックアップＲ
ＡＭ領域に格納する（ステップＳ４４）。その後、バッ
クアップフラグをセットする（ステップＳ４５）。そし
て、バックアップＲＡＭ領域のバックアップチェックデ
ータ領域に適当な初期値を設定し（ステップＳ４６）、
初期値およびバックアップＲＡＭ領域のデータについて
順次排他的論理和をとったあと反転し（ステップＳ４
７）、最終的な演算値をバックアップパリティデータ領
域に設定する（ステップＳ４８）。また、ＲＡＭアクセ
ス禁止状態にする（ステップＳ４９）。さらに、全ての
出力ポートをオフ状態にする（ステップＳ５０）。電源
電圧が低下していくときには、各種信号線のレベルが不
安定になってＲＡＭ内容が化ける可能性があるが、この
ようにＲＡＭアクセス禁止状態にしておけば、バックア
ップＲＡＭ内のデータが化けることはない。

【０１００】次いで、ＣＰＵ５６は、ループ処理にはい
る。すなわち、何らの処理もしない状態になる。従っ
て、図７に示されたリセットＩＣ６５１からのシステム
リセット信号によって外部から動作禁止状態にされる前
に、内部的に動作停止状態になる。よって、電源断時に
確実にＣＰＵ５６は動作停止する。その結果、上述した
ＲＡＭアクセス禁止の制御および動作停止制御によっ
て、電源電圧が低下していくことに伴って生ずる可能性
がある異常動作に起因するＲＡＭの内容破壊等を確実に
防止することができる。

【０１０１】なお、この実施の形態において、停電発生
ＮＭＩ処理では、ステップＳ４０でクリア信号の入力が
あった場合や処理の最終部でプログラムをループ状態に
したが、ホールト（ＨＡＬＴ）命令を発行するように構
成してもよい。

【０１０２】また、レジスタの内容をＲＡＭ領域に格納
した後にセットされるバックアップフラグは、上述した
ように、電源投入時において復旧すべきバックアップデ
ータがあるか否か（停電からの復旧か否か）を判断する
際に使用される。また、ステップＳ４１からＳ５０の処
理は、ＣＰＵ５６がシステムリセット回路６５からのシ
ステムリセット信号を受ける前に完了する。換言すれ
ば、システムリセット回路６５からのシステムリセット
信号を受ける前に完了するように、電圧監視回路の検出
電圧の設定が行われている。

【０１０３】この実施の形態では、電力供給停止時処理
開始時に、バックアップフラグの確認が行われる。そし
て、バックアップフラグが既にセットされている場合に
は電力供給停止時処理を実行しない。上述したように、
バックアップフラグは、必要なデータのバックアップが
完了し、その後電力供給停止時処理が完了したことを示
すフラグである。従って、例えば、リセット待ちのルー
プ状態で何らかの原因で再度ＮＭＩが発生したとして
も、電力供給停止時処理が重複して実行されてしまうよ
うなことはない。

【０１０４】ただし、割込処理中では他の割込がかから
ないような仕様のＣＰＵを用いている場合には、ステッ
プＳ４３の判断は不要である。

【０１０５】図１６は、バックアップパリティデータ作
成方法の一例を説明するための説明図である。ただし、
図１６に示す例では、簡単のために、バックアップデー
タＲＡＭ領域のデータのサイズを３バイトとする。電源
電圧低下にもとづく停電発生処理において、図１６に示
すように、バックアップチェックデータ領域に、初期デ
ータ（この例では００Ｈ）が設定される。次に、「００
Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と
「１６Ｈ」の排他的論理和がとられる。さらに、その結
果と「ＤＦＨ」の排他的論理和がとられる。そして、そ
の結果（この例では「３９Ｈ」）を反転して得られた値
（この例では「Ｃ６Ｈ」）がバックアップパリティデー
タ領域に設定される。

【０１０６】電源が再投入されたときには、停電復旧処
理においてパリティ診断が行われる。バックアップ領域
の全データがそのまま保存されていれば、電源再投入時
に、図１６に示すようなデータがバックアップ領域に設
定されている。

【０１０７】ステップＳ５の処理において、ＣＰＵ５６
は、電源発生ＭＮＩ処理にて実行された処理と同様の処
理を行う。すなわち、バックアップチェックデータ領域
に、初期データ（この例では００Ｈ）が設定され、「０
０Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果
と「１６Ｈ」の排他的論理和がとられる。さらに、その
結果と「ＤＦＨ」の排他的論理和がとられる。そして、
その結果（この例では「３９Ｈ」）を反転した最終演算
結果を得る。バックアップ領域の全データがそのまま保
存されていれば、最終的な演算結果は、「Ｃ６Ｈ」、す
なわちバックアップチェックデータ領域に設定されてい
るデータと一致する。バックアップＲＡＭ領域内のデー
タにビット誤りが生じていた場合には、最終的な演算結
果は「Ｃ６Ｈ」にならない。

【０１０８】よって、ＣＰＵ５６は、最終的な演算結果
とバックアップチェックデータ領域に設定されているデ
ータとを比較して、一致すればパリティ診断正常とす
る。一致しなければ、パリティ診断異常とする。

【０１０９】以上のように、この実施の形態では、遊技
制御手段には、遊技機の電源が断しても、所定期間電源
バックアップされる変動データ記憶手段（この例ではバ
ックアップＲＡＭ）が設けられ、電源投入時に、ＣＰＵ
５６（具体的にはＣＰＵ５６が実行するプログラム）
は、変動データ記憶手段がバックアップ状態にあればバ
ックアップデータにもとづいて遊技状態を回復させる遊
技状態復旧処理（ステップＳ７）を行うように構成され
る。

【０１１０】その際、クリアスイッチ９２１がオン状態
であり、ＣＰＵ５６にクリア信号の入力があれば、遊技
状態復旧処理は実行されず、通常の初期化処理（ステッ
プＳ４）が実行される。また、電源が断したときにクリ
アスイッチ９２１がオン状態であった場合も、遊技状態
復旧処理は実行されず、通常の初期化処理（ステップＳ
４）が実行される。従って、遊技店員等は、遊技機の電
源投入時に、クリアスイッチ９２１を操作することによ
って、あるいは電源断時におけるクリアスイッチ９２１
の状態を調整しておくことで、変動データ記憶手段に記
憶されているバックアップデータにもとづく遊技状態復
旧処理を実行するか否かを選択することができる。従っ
て、電源断が発生しても遊技者に不利益がもたらされる
ことを防止することができるとともに、遊技店での遊技
機運用上の利便性を向上させることもできる遊技機が提
供される。

【０１１１】なお、電源投入時に、変動データ記憶手段
にバックアップデータが記憶されていない場合に実行さ
れる初期化処理と、変動データ記憶手段にバックアップ
データが記憶されていてもクリアスイッチ９２１がオフ
状態である場合に実行される初期化処理とは、プログラ
ム上兼用されている（図９のステップＳ４参照）。従っ
て、遊技店での運用上の利便性を向上させる制御を付加
しても、プログラム容量はさほど増えない。

【０１１２】この実施の形態では、図８に示されたよう
に電源基板９１０に電源監視回路が搭載され、図７に示
されたように主基板３１にシステムリセット回路６５が
搭載されている。そして、電源電圧が低下していくとき
に、システムリセット回路６５がローレベルのシステム
リセット信号を発生する時期は、電源監視回路（この例
では電源監視用ＩＣ９０２）がローレベルのＮＭＩ割込
信号を発生する時期よりも遅くなるように設定されてい
る。さらに、システムリセット回路６５からのローレベ
ルのシステムリセット信号は、ＣＰＵ５６のリセット端
子に入力されている。

【０１１３】すると、ＣＰＵ５６は、電源監視手段（電
源監視用ＩＣ９０２）からの電圧低下信号にもとづい
て、クリア信号の入力があることを確認した後、または
停電発生処理（電力供給停止時処理）を実行した後にル
ープ状態に入るのであるが、ループ状態において、リセ
ット状態に入ることになる。すなわち、ＣＰＵ５６の動
作が完全に停止する。＋５Ｖ電源電圧値以下において
は、ＣＰＵ５６の正常な動作が担保できない（即ち、動
作の管理ができない状態が発生する）が、ＣＰＵ５６は
正常に動作できる電源が供給されている状態でリセット
状態になるので、不定データにもとづいて異常動作して
しまうことは防止される。

【０１１４】このように、この実施の形態では、ＣＰＵ
５６が、電源監視回路からの検出出力の入力に応じてル
ープ状態に入るとともに、システムリセット回路６５か
らの検出出力の入力に応じてシステムリセットされるよ
うに構成されている。従って、クリア信号の入力がない
場合には、電源断時に確実なデータ保存が行われ、遊技
者に不利益がもたらされることが防止される。

【０１１５】なお、この実施の形態では、電源監視用Ｉ
Ｃ９０２と、システムリセット回路６５は、同一の電源
電圧を監視しているが、異なる電源電圧を監視してもよ
い。例えば、電源基板９１０の電源監視回路が＋３０Ｖ
電源電圧を監視し、システムリセット回路６５が＋５Ｖ
電源電圧を監視してもよい。そして、システムリセット
回路６５がローレベルのシステムリセット信号を発生す
るタイミングは電源監視回路がＮＭＩ割込信号を発生す
るタイミングに対して遅くなるように、システムリセッ
ト回路６５のしきい値レベル（システムリセット信号を
発生する電圧レベル）が設定される。例えば、しきい値
は４．２５Ｖである。４．２５Ｖは、通常時の電圧より
低いが、ＣＰＵ５６が暫くの間動作しうる程度の電圧で
ある。なお、システムリセット回路６５に設けられた遅
延手段の遅延時間（例えばコンデンサの容量）を調整し
て、システムリセット回路６５がローレベルのシステム
リセット信号を発生するタイミングを電源監視回路がＮ
ＭＩ割込信号を発生するタイミングに対して遅らせるよ
うにしてもよい。

【０１１６】また、上記の実施の形態では、ＣＰＵ５６
は、マスク不能割込端子（ＮＭＩ端子）を介して電源基
板からのＮＭＩ割込信号（電源監視手段からのＮＭＩ割
込信号）を検知したが、ＮＭＩ割込信号をマスク可能割
込端子（ＩＲＱ端子）に導入してもよい。その場合に
は、割込処理（ＩＲＱ処理）で電力供給停止時処理が実
行される。また、入力ポートを介して電源基板からのＮ
ＭＩ割込信号を検知してもよい。その場合には、メイン
処理において入力ポートの監視が行われる。

【０１１７】また、ＮＭＩ割込信号に変えて、ＩＲＱ端
子を介して電源基板からの割込信号を検知する場合に、
メイン処理のステップＳ１２における遊技制御処理の開
始時にＩＲＱ割込マスクをセットし、遊技制御処理の終
了時にＩＲＱ割込マスクを解除するようにしてもよい。
そのようにすれば、遊技制御処理の開始前および終了後
に割込がかかることになって、遊技制御処理が中途で中
断されることはない。従って、払出制御コマンドを払出
制御基板３７に送出しているときなどにコマンド送出が
中断されてしまうようなことはない。よって、停電が発
生するようなときでも、払出制御コマンド等は確実に送
出完了する。

【０１１８】また、この実施の形態では、停電発生処理
（電力供給停止時処理）において、既にデータがバック
アップされ電力供給停止時処理が既に実行されたことを
示すバックアップフラグがセットされている場合には電
力供給停止時処理を実行しないように構成されている。
電源が断する過程では、再度ＮＭＩが発生する可能性が
ある。すると、停電発生処理においてバックアップフラ
グの確認を行わない場合には、再度発生したＮＭＩによ
って再度電力供給停止時処理が実行される。

【０１１９】最初に実行された正規の電力供給停止時処
理では、レジスタの内容をバックアップＲＡＭに格納す
る処理が行われる（図１５におけるステップＳ４４参
照）。最初に実行された正規の電力供給停止時処理後の
リセット待ちの状態では電源電圧が徐々に低下していく
ので、レジスタの内容が破壊される可能性もある。すな
わち、レジスタ値は、電源断が検出されたときの状態
（最初にＮＭＩが発生したとき）から変化している可能
性がある。そのような状態で再度電力供給停止時処理が
実行されると、電源断が検出されたときの状態のレジス
タ値とは異なる値がバックアップＲＡＭに格納されてし
まう。すると、電源復旧時に実行される停電復旧処理に
おいて、電源断が検出されたときの状態のレジスタ値と
は異なる値がレジスタに復旧されてしまう。その結果、
電源断時の遊技状態とは異なる遊技状態が再現されてし
まう可能性が生ずる。

【０１２０】以下、遊技状態復旧処理について説明す
る。図１７は、図９のステップＳ７に示された遊技状態
復旧処理の一例を示すフローチャートである。この例で
は、ＣＰＵ５６は、バックアップＲＡＭに保存されてい
た値を各レジスタに復元する（ステップＳ６１）。そし
て、バックアップＲＡＭに保存されていたデータにもと
づいて停電時の遊技状態を確認して復帰させる（ステッ
プＳ６２）。例えば、バックアップＲＡＭに保存されて
いたデータにもとづいて、ソレノイド回路５９を介して
ソレノイド１６やソレノイド２１を駆動し、始動入賞口
１４や開閉板２０の開閉状態の復旧を行う。また、電源
断中でも保存されていた特別図柄プロセスフラグおよび
普通図柄プロセスフラグの値に応じて、電源断時の特別
図柄プロセス処理の進行状況および普通図柄プロセス処
理の進行状況に対応した制御コマンドを、表示制御基板
８０、ランプ制御基板３５および音声制御基板７０に送
出する（ステップＳ６４）。

【０１２１】以上のように、遊技状態復旧処理では、復
元された内部状態に応じて、各種電気部品の状態復元が
行われるとともに、表示制御基板８０、ランプ制御基板
３５および音声制御基板７０に対して、制御状態を電源
断時の状態に戻すための制御コマンド（電源断時の制御
状態を生じさせるための制御コマンド）が送出される。
そのような制御コマンドは、一般に、電源断前に最後に
送出された１つまたは複数の制御コマンドである。

【０１２２】その結果、この実施の形態では、遊技状態
復旧処理によって、以下のような状態復旧が可能であ
る。

【０１２３】始動入賞口１４および大入賞口（開閉板２
０）の状態が復元される。表示制御手段によって制御さ
れる普通図柄の表示状態（可変表示器１０の表示状態）
は、電源断時に変動中であった場合を除いて復元され
る。表示制御手段によって制御される特別図柄の表示状
態（可変表示部９の表示状態）は、電源断時に変動中で
あった場合を除いて復元される。さらに、可変表示部９
に表示される背景やキャラクタは、特別図柄変動中およ
び大当り遊技中であった場合を除いて復元される。

【０１２４】特別図柄の変動中に電源断となった場合に
は、可変表示パターンの変動時間（例えば１０秒）およ
び既に実行した時間（例えば４秒）の情報がバックアッ
プされる。そして、主基板３１は、復旧時に、表示パタ
ーンを示す表示制御コマンドおよび停止図柄を示す表示
制御コマンドを表示制御基板８０に出力し、残り時間
（上述の例では６秒）経過後に、図柄を停止させるため
表示制御コマンドを出力する。従って、特別図柄の表示
状態は、電源断時に特別図柄の変動中であった場合に
は、復旧時に、表示されていない残りの時間（上述の例
では６秒）につき可変表示が実行される。なお、復旧時
に表示制御基板８０に対して出力される表示パターンを
示す表示制御コマンドは、電源断前に出力された表示パ
ターンを示す表示制御コマンドと同じものであってもよ
いが、「停電復旧中です」のような画像を表示させるた
めのコマンドとしてもよい。この場合、「停電復旧中で
す」の表示は、残りの時間（上述の例では６秒）表示さ
れる。なお、特別図柄の変動中に電源断となった場合
の、普通図柄の表示状態にについても、上述と同様の制
御が行われる。

【０１２５】なお、大当り遊技中に電源断となった場合
にも、上述した特別図柄の変動中に電源断となった場合
と同様に、ラウンド中あるいはラウンド間のインターバ
ルの残り時間について、復旧時に、表示、音、ランプ、
ソレノイド２１などを制御するが、主基板３１は、表示
制御基板８０に対して電源断前に出力した確定時の図柄
（停止図柄）を指定する表示制御コマンドを出力する。
これにより、ラウンド中あるいはラウンド間の大当り図
柄による演出が可能となり（大当り図柄で大当り演出す
る機種について）、また、大当り終了後の変動開始時に
表示する図柄も表示制御基板８０が認識することができ
る。

【０１２６】ランプ制御手段が制御する装飾ランプ２
５、始動記憶表示器１８、ゲート通過記憶表示器４１、
賞球ランプ５１および球切れランプ５２の表示状態が復
元される。遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２
８ｃの表示状態は、特別図柄変動中および大当り遊技中
であった場合を除いて復元される。ただし、電源断時に
大当り遊技中であった場合には、各制御区間の最初の状
態に復元可能である。各制御区間とは、例えば、大当り
開始報知状態、大入賞口開放前状態、大入賞口開放中状
態、大当り終了報知状態である。なお、特別図柄変動中
に電源断となったあと復旧した場合には、上述した可変
表示部９や可変表示装置１０の表示制御と同様に、残り
時間分だけ遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２
８ｃの表示状態を制御するようにしてもよいが、消灯ま
たは停電復旧時特有のパターンで点灯／点滅させるよう
にしてもよい。

【０１２７】音声制御手段が制御する音発生状態は、特
別図柄変動中および大当り遊技中であった場合を除いて
復元される。ただし、電源断時に大当り遊技中であった
場合には、各制御区間の最初の状態に復元可能である。
なお、特別図柄変動中に電源断となったあと復旧した場
合には、上述した可変表示部９や可変表示装置１０の表
示制御と同様に、残り時間分だけ音発生状態を制御する
ようにしてもよいが、無音または停電復旧時特有の音声
パターン（例えば「停電復旧中です」との音声）を出力
するようにしてもよい。

【０１２８】なお、この実施の形態では、電源断からの
復旧時に、主基板３１の遊技制御手段から表示制御手
段、ランプ制御手段および音声制御手段に対して状態復
元のための制御コマンドが送出されるが、表示制御手
段、ランプ制御手段および音声制御手段が電源バックア
ップされる場合には、主基板３１からの制御コマンドを
用いることなく、表示制御手段、ランプ制御手段および
音声制御手段が独自に制御状態を復元するように構成し
てもよい。

【０１２９】また、後述するように、払出制御基板３７
に搭載されている払出制御手段は、電源バックアップさ
れているので、電源断からの復旧時に、賞球払出状態お
よび球貸し制御状態は、電源断時の状態に復旧する。こ
の実施の形態では、発射制御基板は払出制御手段に接続
されているので、発射制御基板９１における制御状態も
同様に復元される。

【０１３０】遊技状態を電源断時の状態に復帰させる
と、この実施の形態では、ＣＰＵ５６は、前回の電源断
時の割込許可／禁止状態を復帰させるため、バックアッ
プＲＡＭに保存されていたパリティフラグの値を確認す
る（ステップＳ６５）。パリティフラグがクリアであれ
ば、割込許可設定を行う（ステップＳ６６）。一方、パ
リティフラグがオンであれば、そのまま（ステップＳ１
ａで設定された割込禁止状態のまま）遊技状態復旧処理
を終える。

【０１３１】なお、ここでは、遊技状態復旧処理が終了
するとメイン処理にリターンするように遊技状態復旧処
理プログラムが構成されているが、電力供給停止時処理
において保存されているスタックポインタが指すスタッ
クエリア（バックアップＲＡＭ領域にある）に記憶され
ているアドレス（電源断時のＮＭＩ割込発生時に実行さ
れていたアドレス）に戻るようにしてもよい。

【０１３２】上述したように、初期設定処理を開始した
あと、復旧処理を終える前まで、または初期化処理を終
える前までの間は、割込禁止状態とする構成としたこと
で、割込みにより処理が中断されることを防止すること
ができるため、初期設定、クリアスイッチ９２１の操作
状態やバックアップデータ記憶領域の内容に応じて行わ
れる電源断時の状態に復旧させるか否かの判断、および
復旧処理（または初期化処理）を確実に完了させること
ができる。なお、上記のように復旧処理を終える前まで
割込禁止状態とする構成とした場合であっても、電源断
時の割込禁止／許可状態をパリティフラグによりバック
アップしているため、復旧処理において電源断時の割込
禁止／許可状態を確実に復旧させることができる。

【０１３３】なお、上記の実施の形態では、遊技制御手
段において、データ保存処理および復旧処理が行われる
場合について説明したが、払出制御手段、音声制御手
段、ランプ制御手段および表示制御手段におけるＲＡＭ
の一部も電源バックアップされ、払出制御手段、表示制
御手段、音制御手段およびランプ制御手段も、上述した
ような処理を行ってもよい。ただし、払出制御手段、表
示制御手段、音制御手段およびランプ制御手段は、復旧
時にコマンド送出処理を行う必要はない。

【０１３４】図１８は、主基板３１から他の電気部品制
御基板に送出される制御コマンド（払出制御コマンド、
音声制御コマンドなどの各制御コマンド）のコマンド形
態の一例を示す説明図である。この実施の形態では、制
御コマンドは２バイト構成であり、１バイト目はＭＯＤ
Ｅ（コマンドの分類）を表し、２バイト目はＥＸＴ（コ
マンドの種類）を表す。ＭＯＤＥデータの先頭ビット
（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭
ビット（ビット７）は必ず「０」とされる。なお、図１
８に示されたコマンド形態は一例であって他のコマンド
形態を用いてもよい。また、制御コマンドは、１バイト
構成としてもよい。

【０１３５】図１９は、遊技制御基板から他の各電気部
品制御基板に対する制御コマンドを構成する８ビットの
制御信号とＩＮＴ信号（ストローブ信号）との関係を示
すタイミング図である。図１９に示すように、ＭＯＤＥ
またはＥＸＴのデータが出力ポートに出力されてから、
所定期間が経過すると、ＣＰＵ５６は、データ出力を示
す信号であるＩＮＴ信号をオン状態にする。また、そこ
から所定期間が経過するとＩＮＴ信号をオフ状態にす
る。

【０１３６】図２０は、払出制御コマンドの内容の一例
を示す説明図である。図２０に示された例において、コ
マンドＦＦ００（Ｈ）は、払出可能状態を指定する払出
制御コマンドである。コマンドＦＦ０１（Ｈ）は、払出
停止状態を指定する払出制御コマンドである。また、コ
マンドＦ０ＸＸ（Ｈ）は、賞球個数を指定する払出制御
コマンドである。２バイト目の「ＸＸ」が払出個数を示
す。

【０１３７】払出制御手段は、主基板３１の遊技制御手
段からＦＦ０１（Ｈ）の払出制御コマンドを受信すると
賞球払出および球貸しを停止する状態となり、ＦＦ００
（Ｈ）の払出制御コマンドを受信すると賞球払出および
球貸しができる状態になる。また、賞球個数を指定する
払出制御コマンドを受信すると、受信したコマンドで指
定された個数に応じた賞球払出制御を行う。

【０１３８】なお、払出制御コマンドは、払出制御手段
が認識可能に１回だけ送出される。認識可能とは、この
例では、ＩＮＴ信号がオン状態になることであり、認識
可能に１回だけ送出されるとは、この例では、払出制御
信号の１バイト目および２バイト目のそれぞれに応じて
ＩＮＴ信号が１回だけオン状態になることである。

【０１３９】次に、遊技制御手段以外の電気部品制御手
段において各処理が行われる場合の例として、払出制御
手段においてデータ保存や復旧などが行われる場合につ
いて説明する。

【０１４０】図２１は、払出制御用ＣＰＵ３７１周りの
一構成例を示すブロック図である。図２１に示すよう
に、第１の電源監視回路（第１の電源監視手段）からの
電圧低下信号が、バッファ回路９６０を介して払出制御
用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）
に接続されている。第１の電源監視回路は、遊技機が使
用する各種直流電源のうちのいずれかの電源の電圧を監
視して電源電圧低下を検出する回路である。この実施の
形態では、ＶSLの電源電圧を監視して電圧値が所定値以
下になるとローレベルの電圧低下信号を発生する。ＶSL
は、遊技機で使用される直流電圧のうちで最大のもので
あり、この例では＋３０Ｖである。従って、払出制御用
ＣＰＵ３７１は、割込処理によって電源断の発生を確認
することができる

【０１４１】払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ
２端子には、主基板３１からのＩＮＴ信号が接続されて
いる。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力され
ると、払出制御用ＣＰＵ３７１に内蔵されているタイマ
カウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウン
トされる。そして、レジスタ値が０になると割込が発生
する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ
２の初期値を「１」に設定しておけば、ＩＮＴ信号の入
力に応じて割込が発生することになる。

【０１４２】払出制御基板３７には、システムリセット
回路９７５も搭載されているが、この実施の形態では、
システムリセット回路９７５は、第２の電源監視回路
（第２の電源監視手段）も兼ねている。すなわち、リセ
ットＩＣ９７６は、電源投入時に、外付けのコンデンサ
に容量で決まる所定時間だけ出力をローレベルとし、所
定時間が経過すると出力をハイレベルにする。また、リ
セットＩＣ９７６は、電源基板９１０に搭載されている
第１の電源監視回路が監視する電源電圧と等しい電源電
圧であるＶSLの電源電圧を監視して電圧値が所定値（例
えば＋９Ｖ）以下になるとローレベルの電圧低下信号を
発生する。従って、電源断時には、リセットＩＣ９７６
からの電圧低下信号がローレベルになることによって払
出制御用ＣＰＵ３７１がシステムリセットされる。な
お、図２１に示すように、電圧低下信号はリセット信号
と同じ出力信号である。

【０１４３】リセットＩＣ９７６が電源断を検知するた
めの所定値は、通常時の電圧より低いが、払出制御用Ｃ
ＰＵ３７１が暫くの間動作しうる程度の電圧である。ま
た、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が
必要とする電圧（この例では＋５Ｖ）よりも高い電圧を
監視するように構成されているので、払出制御用ＣＰＵ
３７１が必要とする電圧に対して監視範囲を広げること
ができる。従って、より精密な監視を行うことができ
る。

【０１４４】＋５Ｖ電源から電力が供給されていない
間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも
一部は、電源基板から供給されるバックアップ電源がバ
ックアップ端子に接続されることによってバックアップ
され、遊技機に対する電源が断しても内容は保存され
る。そして、＋５Ｖ電源が復旧すると、システムリセッ
ト回路９７５からリセット信号が発せられるので、払出
制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そ
のとき、必要なデータがバックアップされているので、
停電等からの復旧時には停電発生時の遊技状態に復帰す
ることができる。

【０１４５】以上のように、この実施の形態では、電源
基板９１０に搭載されている第１の電源監視回路が、遊
技機で使用される直流電圧のうちで最も高い電源ＶSLの
電圧を監視して、その電源の電圧が所定値を下回ったら
電圧低下信号（電源断検出信号）を発生する。電源断検
出信号が出力されるタイミングでは、ＩＣ駆動電圧は、
まだ各種回路素子を十分駆動できる電圧値になってい
る。従って、ＩＣ駆動電圧で動作する払出制御基板３７
の払出制御用ＣＰＵ３７１が所定の電力供給停止時処理
を行うための動作時間が確保されている。

【０１４６】なお、ここでも、第１の電源監視回路は、
遊技機で使用される直流電圧のうちで最も高い電源ＶSL
の電圧を監視することになるが、電源断検出信号を発生
するタイミングが、ＩＣ駆動電圧で動作する電気部品制
御手段が所定の電力供給停止時処理を行うための動作時
間が確保されるようなタイミングであれば、監視対象電
圧は、最も高い電源ＶSLの電圧でなくてもよい。すなわ
ち、少なくともＩＣ駆動電圧よりも高い電圧を監視すれ
ば、電気部品制御手段が所定の電力供給停止時処理を行
うための動作時間が確保されるようなタイミングで電源
断検出信号を発生することができる。

【０１４７】その場合、上述したように、監視対象電圧
は、賞球カウントスイッチ３０１Ａ等の遊技機の各種ス
イッチに供給される電圧が＋１２Ｖであることから、電
源断時のスイッチオン誤検出の防止も期待できる電圧で
あることが好ましい。すなわち、スイッチに供給される
電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始
める以前の段階で、電圧低下を検出できることが好まし
い。よって、少なくともスイッチ電圧よりも高い電圧を
監視することが好ましい。

【０１４８】なお、図２１に示すように、クリアスイッ
チ９２１の操作状態にもとづいて出力されるクリアスイ
ッチ信号に応じて入力ポート３７２を介してクリア信号
を入力するために、コイル９８１とリレースイッチ９８
２とで構成されるリレー９８０が設けられている。な
お、入力ポート３７２には、本例では、賞球カウントス
イッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂ
の各スイッチの出力信号も入力されている。このような
構成によれば、クリアスイッチ９２１の切換によりクリ
アスイッチ信号が出力されると、コイル９８１に定格電
圧がかかる。すると、リレースイッチ９８２がオフとな
って、払出制御用ＣＰＵ３７１にクリア信号が与えられ
るので、払出制御用ＣＰＵ３７１により変動データ記憶
手段の記憶内容が初期データとされる処理が行われる
が、その詳細は後述する。

【０１４９】なお、図２１に示された構成では、システ
ムリセット回路９７５は、電源投入時に、コンデンサの
容量で決まる期間のローレベルを出力し、その後ハイレ
ベルを出力する。すなわち、リセット解除タイミングは
１回だけである。しかし、図６に示された主基板３１の
場合と同様に、複数回のリセット解除タイミングが発生
するような回路構成を用いてもよい。

【０１５０】図２２は、払出制御用ＣＰＵ３７１のメイ
ン処理を示すフローチャートである。メイン処理では、
払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行
う（ステップＳ７０１）。

【０１５１】図２３は、ステップＳ７０１の初期設定処
理を示すフローチャートである。初期設定処理におい
て、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定
する（ステップＳ７０１ａ）。次に、払出制御用ＣＰＵ
３７１は、割込モードを割込モード２に設定し（ステッ
プＳ７０１ｂ）、スタックポインタにスタックポインタ
指定アドレスを設定する（ステップＳ７０１ｃ）。ま
た、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタ
の初期化（ステップＳ７０１ｄ）、ＣＴＣ（カウンタ／
タイマ）およびＰＩＯ（パラレル入出力ポート）の初期
化（ステップＳ７０１ｅ）を行ったあと、ＲＡＭをアク
セス可能状態に設定する（ステップＳ７０１ｆ）。

【０１５２】この実施の形態では、タイマ／カウンタ割
込としてＣＨ２，ＣＨ３のカウントアップにもとづく割
込を使用する。ＣＨ２のカウントアップにもとづく割込
は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２
の値が「０」になったときに発生する割込である。従っ
て、ステップＳ７０１ｅにおいて、タイマカウンタレジ
スタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。ま
た、ＣＨ３のカウントアップにもとづく割込は、ＣＰＵ
の内部クロックをカウントダウンしてレジスタ値が
「０」になったら発生する割込であり、後述する２ｍｓ
タイマ割込として用いられる。具体的には、ＣＨ３のレ
ジスタ値はシステムクロックの１／２５６周期で減算さ
れる。ステップＳ７０１ｅにおいて、ＣＨ３のレジスタ
には、初期値として２ｍｓに相当する値が設定される。
なお、ＣＨ２に関する割込番地は００７４Ｈであり、Ｃ
Ｈ３に関する割込番地は００７６Ｈである。

【０１５３】次いで、払出制御用ＣＰＵ３７１は、入力
ポート３７２を介して入力されるクリア信号の入力状態
を、本例では１回だけ確認する（ステップＳ７０２）。
クリアスイッチ９２１がオン（図５の「クリア」とされ
ている状態）である場合には、クリアスイッチ信号が出
力され、コイル９８１に定格電圧がかかっている。従っ
て、払出制御用ＣＰＵ３７１は、クリアスイッチ９２１
がオンであれば、通常の初期化処理を実行する（ステッ
プＳ７０４）。なお、クリアスイッチ９２１は、電源が
オンする前にオンとされていてもよく、電源と同時にオ
ンとされてもよい。さらに、電源入力後の例えば所定期
間内にオンとされてもよい。電源入力後にオン状態とさ
れることを考慮して、ステップＳ２の判定前にディレイ
時間をおいてもよい。

【０１５４】クリア信号の入力がなければ（クリアスイ
ッチ９２１が図５の「ＯＦＦ」とされ、リレースイッチ
９８２がオンとなっている状態）、払出制御用ＣＰＵ３
７１は、払出制御用のバックアップＲＡＭ領域にバック
アップデータが存在しているか否かの確認を行う（ステ
ップＳ７０３）。すなわち、例えばバックアップＲＡＭ
領域に形成されている後述する総合個数記憶または貸し
球個数記憶（図２６参照）などの記憶情報の有無を確認
して、例えば未払出の賞球個数および貸し球個数に関す
るバックアップデータがないかどうか確認する。不測の
電源断が生じた場合には、多くの場合何らかのデータが
バックアップＲＡＭ領域に保存されており、バックアッ
プＲＡＭ領域のデータは保存されていたはずであるか
ら、後に復旧した場合の確認結果の多くはバックアップ
データありとなる。バックアップデータなしという確認
結果であれば、前回の電源オフ時に未払出の遊技球がな
かったことになり、内部状態を電源断時の状態に戻す必
要がないので、停電復旧時でない電源投入時に実行され
る初期化処理を実行する（ステップＳ７０３，Ｓ７０
４）。なお、本例では、バックアップＲＡＭ領域にバッ
クアップデータが存在しているか否かは、電源断時にバ
ックアップＲＡＭ領域に設定されるバックアップフラグ
によって確認する。

【０１５５】バックアップＲＡＭ領域にバックアップデ
ータが存在している場合には、この実施の形態では、払
出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデ
ータチェック（この例ではパリティチェック）を行う
（ステップＳ７０５）。不測の電源断が生じた後に復旧
した場合には、バックアップＲＡＭ領域のデータは保存
されていたはずであるから、チェック結果は正常にな
る。チェック結果が正常でない場合には、内部状態を電
源断時の状態に戻すことができないので、停電復旧時で
ない電源投入時に実行される初期化処理を実行する（ス
テップＳ７０６，Ｓ７０４）。

【０１５６】チェック結果が正常であれば、払出制御用
ＣＰＵ３７１は、内部状態を電源断時の状態に戻すため
の払出状態復旧処理を行う（ステップＳ７０７）。そし
て、バックアップＲＡＭ領域に保存されていたＰＣ（プ
ログラムカウンタ）の指すアドレスに復帰する（ステッ
プＳ７０８）。

【０１５７】通常の初期化処理の実行（ステップＳ７０
４）を終えると、払出制御用ＣＰＵ３７１により実行さ
れるメイン処理は、タイマ割込フラグの監視（ステップ
Ｓ７０９）の確認が行われるループ処理に移行する。

【０１５８】なお、この実施の形態では、ステップＳ７
０２でクリア信号の入力がない場合に、バックアップデ
ータの有無が確認されていたが、逆に、バックアップデ
ータの有無を確認した後、バックアップデータが存在す
る場合（さらに、バックアップ領域のチェックを行い、
バックアップ領域のチェック結果が正常であったことが
確認された場合であってもよい）にクリア信号の入力の
有無を確認するようにしてもよい。

【０１５９】また、この実施の形態では、ステップＳ７
０３でバックアップデータの有無が確認された後、バッ
クアップデータが存在する場合にステップＳ７０５でバ
ックアップ領域のチェックが行われたが、逆に、バック
アップ領域のチェック結果が正常であったことが確認さ
れた後、バックアップデータの有無の確認を行うように
してもよい。また、バックアップデータの有無の確認、
またはバックアップ領域のチェックの何れか一方の確認
を行うことによって、停電復旧処理を実行するか否かを
判定してもよい。

【０１６０】また、例えば停電復旧処理を実行するか否
か判断する場合のパリティチェック（ステップＳ７０
５）の際などに、すなわち、遊技状態を復旧するか否か
判断する際に、保存されていたＲＡＭデータにおける払
出遊技球数データ等によって、遊技機が払出待機状態
（払出途中でない状態）であることが確認されたら、払
出状態復旧処理を行わずに初期化処理を実行するように
してもよい。

【０１６１】通常の初期化処理では、図２４に示すよう
に、レジスタおよびＲＡＭのクリア処理（ステップＳ９
０１）が行われる（ステップＳ９０２）。そして、初期
設定処理（ステップＳ７０１ａ）において割込禁止とさ
れているので、初期化処理を終える前に割込が許可され
る（ステップＳ９０３）。

【０１６２】この実施の形態では、払出制御用ＣＰＵ３
７１の内部タイマ（ＣＨ３）が繰り返しタイマ割込を発
生するように設定される。また、繰り返し周期は２ｍｓ
に設定される。そして、図２５に示すように、タイマ割
込が発生すると、払出制御用ＣＰＵ３７１は、タイマ割
込フラグをセットする（ステップＳ７１２）。なお、２
ｍｓタイマ割込処理において、必要ならば、ＣＨ３のレ
ジスタに対して初期値再設定が行われる。

【０１６３】払出制御用ＣＰＵ３７１は、ステップＳ７
０９において、タイマ割込フラグがセットされたことを
検出すると、タイマ割込フラグをリセットするとともに
（ステップＳ７１０）、払出制御処理を実行する（ステ
ップＳ７１１）。以上の制御によって、この実施の形態
では、払出制御処理は２ｍｓ毎に起動されることにな
る。なお、この実施の形態では、タイマ割込処理ではフ
ラグセットのみがなされ、払出制御処理はメイン処理に
おいて実行されるが、タイマ割込処理で払出制御処理を
実行してもよい。

【０１６４】払出制御用ＣＰＵ３７１は、電源投入時
に、クリア信号が入力されているか否かを確認するだけ
で、通常の初期化処理を行うか否か決定できる。すなわ
ち、簡単な判断によって、遊技機設置島に属する各遊技
機について、未払出の遊技球の払出処理再開などを行う
ことなく通常の運用を開始することができる。また、ク
リア信号が入力されていなければ、遊技機設置島に属す
る各遊技機の払出制御用ＣＰＵ（例えば払出制御用ＣＰ
Ｕ３７１）は、それぞれのバックアップＲＡＭの保存デ
ータを確認することで、払出中の状態を復元するか否か
それぞれ決定できる。すなわち、簡単な判断によって、
遊技機設置島に属する各遊技機について、未払出の遊技
球について払出処理再開を行うことができる。

【０１６５】また、本例では、払出制御用ＣＰＵ３７１
も、主基板３１のＣＰＵ５６と同様に、パリティチェッ
クコードによって記憶内容保存の確実化を図っている。

【０１６６】以上のように、バックアップデータの有無
により電源断時の払出状態に復旧するか否かの判断を行
うようにしたことで、停電後の電源復旧時などにおいて
電源投入された時に、バックアップデータ記憶領域の内
容に応じて電源断時の状態に復旧させるか否かの判断を
行うことができる。従って、バックアップデータにもと
づく制御を実現することができるとともに、不必要な復
旧処理の実行を防止することができる。

【０１６７】その際、クリアスイッチ９２１がオン状態
であれば、遊技状態復旧処理（ステップＳ７０７）は実
行されず、通常の初期化処理（ステップＳ７０４）が実
行される。従って、遊技店員等は、遊技機の電源投入時
に、クリアスイッチ９２１を操作することによって、遊
技機設置島に属する各遊技機について、バックアップデ
ータ記憶領域（変動データ記憶手段）に記憶されている
バックアップデータにもとづく遊技状態復旧処理を実行
するか否かを選択することができる。従って、電源断が
発生しても遊技者に不利益がもたらされることを防止す
ることができるとともに、遊技店での遊技機運用上の利
便性を向上させることもできる遊技機が提供され、しか
もこれらの効果を遊技機設置島に属する全ての遊技機に
ついてまとめて得ることができる。

【０１６８】なお、電源投入時に、変動データ記憶手段
にバックアップデータが記憶されていない場合に実行さ
れる初期化処理と、変動データ記憶手段にバックアップ
データが記憶されていてもクリアスイッチ９２１がオフ
状態である場合に実行される初期化処理とは、プログラ
ム上兼用されている（図２２のステップＳ７０４参
照）。従って、遊技店での運用上の利便性を向上させる
制御を付加しても、プログラム容量はさほど増えない。

【０１６９】また、上述したように、バックアップデー
タの状態により電源断時の払出状態に復旧するか否かの
判断を行うようにしたことで、停電後の電源復旧時など
において電源投入された時に、バックアップデータ記憶
領域の内容の状態に応じて電源断時の状態に復旧させる
か否かの判断を行うことができる。従って、遊技店員等
がクリアスイッチ９２１を操作することによってバック
アップデータにもとづく遊技状態復旧処理の実行を選択
した場合に、遊技機設置島に属する各遊技機について、
正常なバックアップデータにもとづく制御を実現するこ
とができるとともに、異常が発生したバックアップデー
タにもとづく復旧処理の実行を防止することができる。

【０１７０】図２６は、払出制御用ＣＰＵ３７１が内蔵
するＲＡＭの使用例を示す説明図である。この例では、
バックアップＲＡＭ領域に総合個数記憶（例えば２バイ
ト）および貸し球個数記憶が形成されている。総合個数
記憶は、主基板３１の側から指示された払出個数の総数
を記憶するものである。貸し球個数記憶は、未払出の球
貸し個数を記憶するものである。

【０１７１】図２７は、割込処理による払出制御コマン
ド受信処理を示すフローチャートである。主基板３１か
らの払出制御用のＩＮＴ信号は払出制御用ＣＰＵ３７１
のＣＬＫ／ＴＲＧ２端子に入力されている。よって、主
基板３１からのＩＮＴ信号がオン状態になると、払出制
御用ＣＰＵ３７１に割込がかかり、図２７に示す払出制
御コマンドの受信処理が開始される。この実施の形態で
は、受信した払出制御コマンドを格納するための１２バ
イトの確定コマンドバッファ領域が設けられている。そ
して、受信した払出制御コマンドの格納位置を示すため
にコマンド受信個数カウンタが用いられる。なお、払出
制御コマンドは、２バイト構成であるから、実質的には
６個の払出制御コマンドを確定コマンドバッファ領域に
格納可能である。

【０１７２】払出制御コマンドの受信処理において、払
出制御用ＣＰＵ３７１は、まず、払出制御コマンドデー
タの入力に割り当てられている入力ポートからデータを
読み込む（ステップＳ８５１）。そして、２バイト構成
の払出制御コマンドのうちの１バイト目であるか否か確
認する（ステップＳ８５２）。１バイト目であるか否か
は、受信したコマンドの先頭ビットが「１」であるか否
かで確認できる。先頭ビットが「１」であるのは、２バ
イト構成の払出制御コマンドのうちのＭＯＤＥバイト
（１バイト目）のはずである（図１８参照）。先頭ビッ
トが「１」であれば、有効な１バイト目を受信したとし
て、受信したコマンドを確定コマンドバッファ領域にお
けるコマンド受信個数カウンタが示す確定コマンドバッ
ファに格納する（ステップＳ８５３）。

【０１７３】払出制御コマンドのうちの１バイト目でな
ければ、１バイト目を既に受信したか否か確認する（ス
テップＳ８５４）。既に受信したか否かは、受信バッフ
ァ（ステップＳ８５３における確定コマンドバッファ）
に有効なデータが設定されているか否かで確認できる。

【０１７４】１バイト目を既に受信している場合には、
受信した１バイトのうちの先頭ビットが「０」であるか
否か確認する。そして、先頭ビットが「０」であれば、
有効な２バイト目を受信したとして、受信したコマンド
を、確定コマンドバッファ領域におけるコマンド受信個
数カウンタ＋１が示す確定コマンドバッファに格納する
（ステップＳ８５５）。先頭ビットが「０」であるの
は、２バイト構成の払出制御コマンドのうちのＥＸＴバ
イト（２バイト目）のはずである（図１８参照）。な
お、ステップ８４５のＹのあとの確認で、受信した１バ
イトのうちの先頭ビットが「０」でなければ、処理を終
了する。

【０１７５】ステップＳ８５５において、２バイト目の
コマンドデータを格納すると、コマンド受信個数カウン
タに２を加算する（ステップＳ８５６）。そして、コマ
ンド受信カウンタが１２以上であるか否か確認し（ステ
ップＳ８５７）、１２以上であればコマンド受信個数カ
ウンタをクリアする（ステップＳ８５８）。

【０１７６】図２８は、ステップＳ７１０の払出制御処
理を示すフローチャートである。払出制御処理におい
て、払出制御用ＣＰＵ３７１は、まず、中継基板７２を
介して入力ポート３７２ｂに入力される賞球カウントス
イッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂがオ
ンしたか否かを判定する（スイッチ処理：ステップＳ７
５１）。

【０１７７】次に、払出制御用ＣＰＵ３７１は、センサ
（例えば、払出モータ２８９の回転数を検出するモータ
位置センサ）からの信号入力状態を確認してセンサの状
態判定などを行う（入力判定処理：ステップＳ７５
２）。払出制御用ＣＰＵ３７１は、さらに、受信した払
出制御コマンドを解析し、解析結果に応じた処理を実行
する（コマンド解析実行処理：ステップＳ７５３）。

【０１７８】次いで、払出制御用ＣＰＵ３７１は、主基
板３１より受信した払出停止指示コマンドに応じて払出
停止状態に設定し、あるいは受信した払出開始指示コマ
ンドに応じて払出停止状態の解除を行う（ステップＳ７
５４）。また、プリペイドカードユニット制御処理を行
う（ステップＳ７５５）。

【０１７９】また、払出制御用ＣＰＵ３７１は、球貸し
要求に応じて貸し球を払い出す制御を行う（ステップＳ
７５６）。さらに、払出制御用ＣＰＵ３７１は、総合個
数記憶に格納された個数の賞球を払い出す賞球制御処理
を行う（ステップＳ７５７）。そして、払出制御用ＣＰ
Ｕ３７１は、出力ポート３７２ｃおよび中継基板７２を
介して球払出装置９７の払出機構部分における払出モー
タ２８９に向けて駆動信号を出力し、ステップＳ７５６
の球貸し制御処理またはステップＳ７５７の賞球制御処
理で設定された回転数分払出モータ２８９を回転させる
払出モータ制御処理を行う（ステップＳ７５８）。

【０１８０】なお、この実施の形態では、払出モータ２
８９としてステッピングモータが用いられ、払出モータ
２８９を制御するために１−２相励磁方式が用いられ
る。従って、具体的には、払出モータ制御処理におい
て、８種類の励磁パターンデータが繰り返し払出モータ
２８９に出力される。また、この実施の形態では、各励
磁パターンデータが４ｍｓずつ出力される。

【０１８１】次いで、エラー検出処理が行われ、その結
果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う
（エラー処理：ステップＳ７５９）。検出されるエラー
として、例えば、次の８種類がある。

【０１８２】賞球経路エラー：賞球払出動作終了したと
き、または払出モータ２８９が１回転したときに賞球カ
ウントスイッチ３０１Ａが１個も遊技球の通過を検出し
なかったとき。エラー表示ＬＥＤ３７４に「０」が表示
される。

【０１８３】球貸し経路エラー：球貸しの払出動作終了
したとき、または払出モータ２８９が１回転したときに
球貸しカウントスイッチ３０１Ｂが１個も遊技球の通過
を検出しなかったとき。エラー表示ＬＥＤ３７４に
「１」が表示される。

【０１８４】賞球カウントスイッチ球詰まりエラー：賞
球カウントスイッチ３０１Ａが０．５秒以上オンを検出
したとき。エラー表示ＬＥＤ３７４に「２」が表示され
る。

【０１８５】球貸しカウントスイッチ球詰まりエラー：
球貸しカウントスイッチ３０１Ｂが０．５秒以上オンを
検出したとき。エラー表示ＬＥＤ３７４に「３」が表示
される。

【０１８６】払出モータ球噛みエラー：払出モータ２８
９が正常に回転しないとき。具体的には、払出モータ位
置センサのオンが所定期間以上継続したり、オフが所定
期間以上継続した場合。エラー表示ＬＥＤ３７４に
「４」が表示される。なお、払出モータ球噛みエラーが
生じた場合には、払出制御用ＣＰＵ３７１は、５０ｍｓ
の基準励磁相の出力を行った後、１−２相励磁の励磁パ
ターンデータのうちの４種類の励磁パターンデータを８
ｍｓ毎に出力することによる払出モータ２８９の逆回転
と正回転を繰り返す。

【０１８７】プリペイドカードユニット未接続エラー：
ＶＬ信号のオフが検出されたとき。エラー表示ＬＥＤ３
７４に「５」が表示される。

【０１８８】プリペイドカードユニット通信エラー：規
定のタイミング以外でプリペイドカードユニット５０か
ら信号出力されたことを検出したとき。エラー表示ＬＥ
Ｄ３７４に「６」が表示される。

【０１８９】払出停止状態：主基板３１から払出停止を
示す払出制御コマンドを受信したとき。エラー表示ＬＥ
Ｄ３７４に「７」が表示される。なお、主基板３１から
払出開始を示す払出制御コマンドを受信したときには、
その時点から２００２ｍｓ後に、払出停止状態から払出
可能状態に復帰する。

【０１９０】さらに、外部接続端子（図示せず）から出
力する情報信号を制御する処理を行う（出力処理：ステ
ップＳ７６０）。なお、情報信号は、貸し球の払出一単
位（例えば２５個）ごとに所定時間オンとなり、続いて
所定時間オフを出力する信号である。

【０１９１】図２９は、電源基板９１０の電源監視回路
からの電圧変化信号にもとづくＮＭＩに応じて実行され
る停電発生ＮＭＩ処理の一例を示すフローチャートであ
る。なお、この実施の形態では、ＮＭＩ割込番地は００
６６Ｈである。停電発生ＮＭＩ処理において、払出制御
用ＣＰＵ３７１は、まず、クリア信号の入力があるか否
か確認する（ステップＳ８００）。クリア信号の入力が
あれば、払出制御用ＣＰＵ３７１は、ＲＡＭアクセス禁
止状態にして（ステップＳ８０９）、全ての出力ポート
をオフ状態にしたあと（ステップＳ８１０）、ループ処
理にはいる。すなわち、バックアップフラグをセットす
ることなく、何らの処理もしない状態になる。従って、
図２１に示されたリセットＩＣ９７６からのシステムリ
セット信号によって外部から動作禁止状態にされる前
に、内部的に動作停止状態になる。よって、電源断時に
確実に払出制御用ＣＰＵ３７１は動作停止する。その結
果、上述したＲＡＭアクセス禁止の制御および動作停止
制御によって、電源電圧が低下していくことに伴って生
ずる可能性がある異常動作に起因するＲＡＭの内容破壊
等を確実に防止することができる。

【０１９２】なお、クリア信号の入力がある場合にはバ
ックアップフラグをセットしないようにしているため、
その後に電源の供給が再開された場合であってもステッ
プＳ７０３の処理にてバックアップなしと判断され、バ
ックアップデータに基づく復旧がされることはない。従
って、クリアスイッチ９２１をオン状態（図５の「クリ
ア」が選択された状態）にしておけば、その後に電源供
給が再開したときにバックアップデータに基づく復旧処
理が実行されないような状態（バックアップフラグがセ
ットされていない状態）で電源断状態にしておくことが
できる。従って、例えば遊技店における一日の営業が終
了したあとに電源を切るときにクリアスイッチ９２１を
オン状態にしておくだけで、次の日の営業開始前の電源
投入によって前の日の営業終了時の状態に復旧してしま
うことを、遊技機設置島に属している全ての遊技機につ
いて防止することができる。

【０１９３】ステップＳ８００にてクリア信号の入力が
あれば、払出制御用ＣＰＵ３７１は、割込禁止フラグの
内容をパリティフラグに格納する（ステップＳ８０
１）。次いで、割込禁止に設定する（ステップＳ８０
２）。停電発生ＮＭＩ処理では、本例では主基板３１に
おいて実行された処理と同様に、ＲＡＭ内容の保存を確
実にするためのチェックサムの生成処理を行う。その処
理中に他の割込処理が行われたのではチェックサムの生
成処理が完了しないうちに払出制御用ＣＰＵ３７１が動
作し得ない電圧にまで低下してしまうことがことも考え
られるので、まず、他の割込が生じないような設定がな
される。なお、停電発生ＮＭＩ処理におけるステップＳ
８０４〜Ｓ８１０は、電力供給停止時処理の一例であ
る。

【０１９４】なお、割込処理中では他の割込がかからな
いような仕様のＣＰＵを用いている場合には、ステップ
Ｓ８０２の処理は不要である。

【０１９５】次いで、払出制御用ＣＰＵ３７１は、バッ
クアップフラグが既にセットされているか否か確認する
（ステップＳ８０３）。バックアップフラグが既にセッ
トされていれば、以後の処理を行わない。バックアップ
フラグがセットされていなければ、以下の電力供給停止
時処理を実行する。すなわち、ステップＳ８０４からス
テップＳ８１０の処理を実行する。

【０１９６】まず、各レジスタの内容をバックアップＲ
ＡＭ領域に格納する（ステップＳ８０４）。その後、バ
ックアップフラグをセットする（ステップＳ８０５）。
そして、バックアップＲＡＭ領域のバックアップチェッ
クデータ領域に適当な初期値を設定し（ステップＳ８０
６）、初期値およびバックアップＲＡＭ領域のデータに
ついて順次排他的論理和をとったあと反転し（ステップ
Ｓ８０７）、最終的な演算値をバックアップパリティデ
ータ領域に設定する（ステップＳ８０８）。また、ＲＡ
Ｍアクセス禁止状態にする（ステップＳ８０９）。さら
に、全ての出力ポートをオフ状態にする（ステップＳ８
１０）。電源電圧が低下していくときには、各種信号線
のレベルが不安定になってＲＡＭ内容が化ける可能性が
あるが、このようにＲＡＭアクセス禁止状態にしておけ
ば、バックアップＲＡＭ内のデータが化けることはな
い。

【０１９７】次いで、払出制御用ＣＰＵ３７１は、ルー
プ処理にはいる。すなわち、何らの処理もしない状態に
なる。従って、上述したように、図２１に示されたリセ
ットＩＣ９７６からのシステムリセット信号によって外
部から動作禁止状態にされる前に、内部的に動作停止状
態になる。よって、電源断時に確実に払出制御用ＣＰＵ
３７１は動作停止する。その結果、上述したＲＡＭアク
セス禁止の制御および動作停止制御によって、電源電圧
が低下していくことに伴って生ずる可能性がある異常動
作に起因するＲＡＭの内容破壊等を確実に防止すること
ができる。なお、この実施の形態では、停電発生ＮＭＩ
処理において、ステップＳ８００にてクリア信号の入力
があった場合や処理の最終部でプログラムをループ状態
にしたが、ホールト（ＨＡＬＴ）命令を発行するように
構成してもよい。

【０１９８】また、レジスタの内容をＲＡＭ領域に格納
した後にセットされるバックアップフラグは、上述した
ように、電源投入時において復旧すべきバックアップデ
ータがあるか否か（停電からの復旧か否か）を判断する
際に使用される。また、ステップＳ８００からＳ８１０
の処理（ステップＳ８００でクリア信号の入力がない場
合）は、払出制御用ＣＰＵ３７１がシステムリセット回
路９７５からのシステムリセット信号を受ける前に完了
する。換言すれば、システムリセット回路９７５からの
システムリセット信号を受ける前に完了するように、電
圧監視回路の検出電圧の設定が行われている。

【０１９９】この実施の形態では、電力供給停止時処理
開始時に、バックアップフラグの確認が行われる。そし
て、バックアップフラグが既にセットされている場合に
は電力供給停止時処理を実行しない。上述したように、
バックアップフラグは、必要なデータのバックアップが
完了し、その後電力供給停止時処理が完了したことを示
すフラグである。従って、例えば、リセット待ちのルー
プ状態で何らかの原因で再度ＮＭＩが発生したとして
も、電力供給停止時処理が重複して実行されてしまうよ
うなことはない。

【０２００】ただし、割込処理中では他の割込がかから
ないような仕様のＣＰＵを用いている場合には、ステッ
プＳ８０３の判断は不要である。

【０２０１】また、この実施の形態では、払出制御用Ｃ
ＰＵ３７１は、マスク不能外部割込端子（ＮＭＩ端子）
を介して電源基板からのＮＭＩ割込信号（電源監視手段
からのＮＭＩ割込信号）を検知したが、ＮＭＩ割込信号
をマスク可能割込割込端子（ＩＲＱ端子）に導入しても
よい。その場合には、ＩＲＱ処理によって図２９に示さ
れた停電発生ＮＭＩ処理が実行される。また、入力ポー
トを介してＮＭＩ割込信号を検知してもよい。その場合
には、払出制御用ＣＰＵ３７１が実行するメイン処理に
おいて、入力ポートの監視が行われる。

【０２０２】図３０は、バックアップパリティデータ作
成方法の一例を説明するための説明図である。ただし、
図３０に示す例では、簡単のために、バックアップデー
タＲＡＭ領域のデータのサイズを３バイトとする。電源
電圧低下にもとづく停電発生処理において、図３０に示
すように、バックアップチェックデータ領域に、初期デ
ータ（この例では００Ｈ）が設定される。次に、「００
Ｈ」と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と
「１６Ｈ」の排他的論理和がとられる。さらに、その結
果と「ＤＦＨ」の排他的論理和がとられる。そして、そ
の結果（この例では「３９Ｈ」）を反転して得られた値
（この例では「Ｃ６Ｈ」）がバックアップパリティデー
タ領域に設定される。

【０２０３】電源が再投入されたときには、停電復旧処
理においてパリティ診断が行われる。バックアップ領域
の全データがそのまま保存されていれば、電源再投入時
に、図３０に示すようなデータがバックアップ領域に設
定されている。

【０２０４】ステップＳ７０５の処理において、払出制
御用ＣＰＵ３７１は、図２９のステップＳ８０６および
ステップＳ８０７にて実行された処理と同様の処理を行
う。すなわち、バックアップチェックデータ領域に、初
期データ（この例では００Ｈ）が設定され、「００Ｈ」
と「Ｆ０Ｈ」の排他的論理和がとられ、その結果と「１
６Ｈ」の排他的論理和がとられる。さらに、その結果と
「ＤＦＨ」の排他的論理和がとられる。そして、その結
果（この例では「３９Ｈ」）を反転した最終演算結果を
得る。バックアップ領域の全データがそのまま保存され
ていれば、最終的な演算結果は、「Ｃ６Ｈ」、すなわち
バックアップチェックデータ領域に設定されているデー
タと一致する。バックアップＲＡＭ領域内のデータにビ
ット誤りが生じていた場合には、最終的な演算結果は
「Ｃ６Ｈ」にならない。

【０２０５】よって、払出制御用ＣＰＵ３７１は、最終
的な演算結果とバックアップチェックデータ領域に設定
されているデータとを比較して、一致すればパリティ診
断正常とする。一致しなければ、パリティ診断異常とす
る。

【０２０６】以上のように、この実施の形態では、払出
制御手段には、遊技機の電源が断しても、所定期間電源
バックアップされる記憶手段（この例ではバックアップ
ＲＡＭ）が設けられ、電源投入時に、払出制御用ＣＰＵ
３７１（具体的には払出制御用ＣＰＵ３７１が実行する
プログラム）は、記憶手段がバックアップ状態にあれば
バックアップデータにもとづいて払出状態を回復させる
払出状態復旧処理（ステップＳ７０７）を行うように構
成される。

【０２０７】以下、払出状態復旧処理について説明す
る。図３１は、図２２のステップＳ７０７に示された払
出状態復旧処理の一例を示すフローチャートである。こ
の例では、払出制御用ＣＰＵ３７１は、バックアップＲ
ＡＭに保存されていた値をレジスタに復元する（ステッ
プＳ８６１）。そして、バックアップＲＡＭに保存され
ていたデータにもとづいて停電時の払出状態を復旧する
ための処理を行う。例えば、賞球中処理中フラグのセッ
ト等を行う。

【０２０８】払出状態を復帰させると、この実施の形態
では、払出制御用ＣＰＵ３７１は、前回の電源断時の割
込許可／禁止状態を復帰させるため、バックアップＲＡ
Ｍに保存されていたパリティフラグの値を確認する（ス
テップＳ８６２）。パリティフラグがクリアであれば、
割込許可設定を行う（ステップＳ８６３）。一方、パリ
ティフラグがオンであれば、そのまま（ステップＳ７０
１ａで設定された割込禁止状態のまま）払出状態復旧処
理を終える。

【０２０９】なお、ここでは、払出状態復旧処理が終了
すると払出制御メイン処理にリターンするように払出状
態復旧処理プログラムが構成されているが、電力供給停
止時処理において保存されているスタックポインタが指
すスタックエリア（バックアップＲＡＭ領域にある）に
記憶されているアドレス（電源断時のＮＭＩ割込発生時
に実行されていたアドレス）に戻るようにしてもよい。

【０２１０】上述したように、初期設定処理を開始した
あと、払出状態復旧処理を終える前まで、または初期化
処理を終える前までは、割込禁止状態とする構成とした
ことで、割込みにより処理が中断されることを防止する
ことができるため、初期設定、バックアップデータ記憶
領域の内容に応じて行われる電源断時の払出状態に復旧
させるか否かの判断、および復旧処理（または初期化処
理）を確実に完了させることができる。なお、上記のよ
うに復旧処理を終える前まで割込禁止状態とする構成と
した場合であっても、電源断時の割込禁止／許可状態を
パリティフラグによりバックアップしているため、復旧
処理において電源断時の割込禁止／許可状態を確実に復
旧させることができる。

【０２１１】図３２は、遊技機の電源断時の電源低下や
ＮＭＩ割込信号（ここでは、電源断信号）の様子を示す
タイミング図である。遊技機に対する電力供給が断たれ
ると、最も高い直流電源電圧であるＶSLの電圧値は徐々
に低下する。そして、この例では、＋２２Ｖにまで低下
すると、電源基板９１０に搭載されている電源監視用Ｉ
Ｃ９０２から電源断信号（電圧低下信号）が出力される
（ローレベルになる）。

【０２１２】電源断信号は、電気部品制御基板（図３２
に示す例では主基板３１および払出制御基板３７）に導
入され、ＣＰＵ５６および払出制御用ＣＰＵ３７１のＮ
ＭＩ端子に入力される。ＣＰＵ５６および払出制御用Ｃ
ＰＵ３７１は、上述したＮＭＩ処理によって、所定の電
力供給停止時処理を実行する。

【０２１３】ＶSLの電圧値がさらに低下して所定値（こ
の例では＋９Ｖ）にまで低下すると、主基板３１や払出
制御基板３７に搭載されているリセットＩＣ６５１の出
力がローレベルになり、ＣＰＵ５６および払出制御用Ｃ
ＰＵ３７１がシステムリセット状態になる。なお、ＣＰ
Ｕ５６および払出制御用ＣＰＵ３７１は、システムリセ
ット状態とされる前に、電力供給停止時処理を完了して
いる。

【０２１４】ＶSLの電圧値がさらに低下してＶcc（各種
回路を駆動するための＋５Ｖ）を生成することが可能な
電圧を下回ると、各基板において各回路が動作できない
状態となる。しかし、少なくとも主基板３１や払出制御
基板３７では、電力供給停止時処理が実行され、ＣＰＵ
５６および払出制御用ＣＰＵ３７１がシステムリセット
状態とされている。

【０２１５】リセットＩＣ９７６が電源断を検知するた
めの所定値は、通常時の電圧より低いが、払出制御用Ｃ
ＰＵ３７１が暫くの間動作し得る程度の電圧である。ま
た、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が
必要とする電圧（この例では＋５Ｖ）よりも高い電圧を
監視するように構成されているので、払出制御用ＣＰＵ
３７１が必要とする電圧に対して監視範囲を広げること
ができる。従って、より精密な監視を行うことができ
る。

【０２１６】また、この実施の形態では、電源基板９１
０に搭載されている電源監視回路が、遊技機で使用され
る直流電圧のうちで最も高い電源ＶSLの電圧を監視し
て、その電源の電圧が所定値を下回ったら電圧低下信号
（電源断検出信号）を発生する。図３２に示すように、
電源断検出信号が出力されるタイミングでは、ＩＣ駆動
電圧は、まだ各種回路素子を十分駆動できる電圧値にな
っている。従って、ＩＣ駆動電圧で動作する払出制御基
板３７の払出制御用ＣＰＵ３７１が所定の電力供給停止
時処理を行うための動作時間が確保されている。

【０２１７】なお、ここでも、電源監視回路は、遊技機
で使用される直流電圧のうちで最も高い電源ＶSLの電圧
を監視することになるが、電源断検出信号を発生するタ
イミングが、ＩＣ駆動電圧で動作する電気部品制御手段
が所定の電力供給停止時処理を行うための動作時間が確
保されるようなタイミングであれば、監視対象電圧は、
最も高い電源ＶSLの電圧でなくてもよい。すなわち、少
なくともＩＣ駆動電圧よりも高い電圧を監視すれば、電
気部品制御手段が所定の電力供給停止時処理を行うため
の動作時間が確保されるようなタイミングで電源断検出
信号を発生することができる。

【０２１８】この場合、上述したように、監視対象電圧
は、賞球カウントスイッチ３０１Ａ等の遊技機の各種ス
イッチに供給される電圧が＋１２Ｖであることから、電
源断時のスイッチオン誤検出の防止も期待できる電圧で
あることが好ましい。すなわち、スイッチに供給される
電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始
める以前の段階で、電圧低下を検出できることが好まし
い。よって、少なくともスイッチ電圧よりも高い電圧を
監視することが好ましい。

【０２１９】ただし、監視範囲が狭まるが、電圧監視回
路および他の電圧監視回路の監視電圧として＋５Ｖ電源
電圧を用いることも可能である。その場合にも、電圧監
視回路の検出電位は、他の電圧監視回路の検出電位より
も高く設定される。

【０２２０】以上説明したようにクリアスイッチ９２１
の操作状態にもとづいて遊技機設置島に属する複数の遊
技機それぞれが電源断時の状態に復旧するか否かの判断
を行うようにしたことで、遊技状態をバックアップする
とともに電源供給再開時に復旧することが可能な複数の
遊技機に対して、まとめてバックアップ再開の無効化を
行うことができる。従って、遊技機設置島に属する複数
の遊技機について、バックアップデータにもとづく制御
を実行することをまとめて実現することができるととも
に、不必要な復旧処理の実行をまとめて防止することが
できる。

【０２２１】また、上述したように電源供給を停止する
ときの処理（この例では停電発生ＮＭＩ処理）において
クリアスイッチ９２１の操作状態にもとづいて、遊技機
設置島に属する各遊技機がバックアップフラグをセット
することなくループ状態に入るようにしたことで、その
後の電源供給が開始されたときに、遊技状態をバックア
ップするとともに電源供給再開時に復旧することが可能
な複数の遊技機に対して、まとめてバックアップ再開の
無効化を行うことができる。

【０２２２】また、上述した各実施の形態では、電源投
入後の所定期間内にクリアスイッチ９２１の所定の操作
状態が確認されたときにバックアップＲＡＭをクリアす
る構成とし、あるいは電源供給停止処理時にクリアスイ
ッチ９２１の所定の操作状態が確認されたときにバック
アップフラグをセットしないような構成としていたが、
遊技機１の稼働中にＲＡＭをクリアする構成としてもよ
い。

【０２２３】この場合、例えばタイマ／カウンタ割込と
してＣＨ１（２ｍｓタイマ割込の設定がされるチャネル
（例えば、ＣＨ０）とは別のチャネル）のカウントアッ
プにもとづく割込を使用する。ＣＨ１のカウントアップ
にもとづく割込は、タイマカウンタレジスタＣＬＫ／Ｔ
ＲＧ１の値が「０」になったときに発生する割込であ
る。例えば図３３に示すように、クリアスイッチ９２１
の出力信号が、ＣＰＵ５６に内蔵されたＣＴＣのＣＨ１
に対応した入力端子に入力されるように構成する。ま
た、例えば初期設定処理（図１１）のＣＴＣの設定（ス
テップＳ１ｅ）において、クリア信号の入力にもとづく
割込がかかるように、ＣＰＵ５６に設けられているＣＴ
ＣのＣＨ１に対応するレジスタＣＬＫ／ＴＲＧ１の設定
をしておく。すなわち、レジスタＣＬＫ／ＴＲＧ１に、
初期値（初期データ）として例えば「１」が設定され
る。そして、クリア信号の入力にもとづく割込処理（以
下、ＣＴＣ１割込処理という）により初期化処理が実行
されるように設定しておく。

【０２２４】なお、この例では、図３３に示すように、
ＯＲ回路９４９の出力が、ＡＮＤ回路（論理積回路）９
５５に入力されている。また、クリアスイッチ９２１か
らののクリアスイッチ信号に応じて出力されるクリア信
号がタイマ９５６に入力されている。ＡＮＤ回路９５５
の他方の入力端子には、タイマ９５６の出力信号が入力
される。そして、ＡＮＤ回路９５５の出力が、ＣＰＵ５
６のリセット端子に接続されている。

【０２２５】図３４は、この例における払出制御用ＣＰ
Ｕ３７１周りの構成の一例を示す図である。この例で
は、タイマ／カウンタ割込としてＣＨ１のカウントアッ
プにもとづく割込を使用する。ＣＨ１のカウントアップ
にもとづく割込は、タイマカウンタレジスタＣＬＫ／Ｔ
ＲＧ１の値が「０」になったときに発生する割込であ
る。図３４に示すように、クリアスイッチ９２１のクリ
アスイッチ信号出力にもとづいて出力されるクリア信号
が、払出制御用ＣＰＵ３７１に内蔵されたＣＴＣのＣＨ
１に対応した入力端子に入力されるように構成する。ま
た、例えば初期設定処理（図２３）のＣＴＣの設定（ス
テップＳ７０１ｅ）において、クリア信号の入力にもと
づく割込がかかるように、払出制御用ＣＰＵ３７１に設
けられているＣＴＣのＣＨ１に対応するレジスタＣＬＫ
／ＴＲＧ１の設定をしておく。すなわち、レジスタＣＬ
Ｋ／ＴＲＧ１に、初期値（初期データ）として例えば
「１」が設定される。そして、クリア信号の入力にもと
づく割込処理により、主基板３１における処理と同様
に、初期化処理が実行されるように設定しておく。

【０２２６】なお、この例では、図３４に示すように、
システムリセット回路９７５の出力が、ＡＮＤ回路９５
５ａに入力されている。また、クリア信号出力がタイマ
９５６ａに入力されている。ＡＮＤ回路９５５ａの他方
の入力端子には、タイマ９５６ａの出力信号が入力され
る。そして、ＡＮＤ回路９５５ａの出力が、払出制御用
ＣＰＵ３７１のリセット端子に接続されている。

【０２２７】このような構成において、クリアスイッチ
９２１がオンされてクリアスイッチ信号が出力される
と、リレースイッチ９７２がオフとなってクリア信号が
ＣＰＵ５６および払出制御用ＣＰＵ３７１の入力端子に
入力される。クリア信号が入力され、ＣＴＣのダウンカ
ウント処理によりレジスタＣＬＫ／ＴＲＧ１の設定値が
０になると、ＣＰＵ５６は、ＣＴＣ１割込処理を開始
し、例えば図３６に示すように本例ではステップＳ４と
同様の初期化処理を実行して（ステップＳ１４）、ＲＡ
Ｍに記憶されている変動データのクリアなどの処理を実
行する。なお、払出制御用ＣＰＵ３７１についても、上
述したＣＰＵ５６と同様に、ＣＴＣ１割込処理において
例えば図３７に示すようにステップＳ７０４と同様の初
期化処理を実行して（ステップＳ７１３）、ＲＡＭに記
憶されている変動データのクリアなどの処理を実行す
る。

【０２２８】図３５は、クリアスイッチ９２１、タイマ
９５６，９５６ａなどの出力信号やクリア信号、遊技機
における動作状態の一例を示すタイミング図である。な
お、図３５では、払出制御基板３７における動作状態の
様子も示されている。また、クリアスイッチ９２１がオ
ンすると、本例ではクリア信号がタイマ９５６，９５６
ａにも入力される。クリア信号が入力すると、タイマ９
５６，９５６ａは、所定時間（例えば、ＲＡＭのクリア
処理を終えるまでの時間）を計時して、その時間の経過
後にローレベルのシステムリセット信号を出力する。す
ると、ＣＰＵ５６および払出制御用ＣＰＵ３７１は、リ
セット状態（動作不能状態）となる。そして、クリアス
イッチ９２１が「ＯＦＦ」に切り替えられると、クリア
スイッチ９２１はクリアスイッチ信号の出力を停止す
る。従って、リレースイッチ９７２，９８２がオンとな
り、クリア信号がタイマ９５６，９５６ａに入力されな
くなる。すると、タイマ９５６，９５６ａは、出力信号
をハイレベルに立ち上げてＣＰＵ５６および払出制御用
ＣＰＵ３７１の動作を開始させる。このように、本例で
は、遊技機の稼動中にＲＡＭがクリアされると、システ
ムリセットがかけられるように構成されている。

【０２２９】このように構成することで、遊技機の稼働
中であっても、クリアスイッチ９２１をオンするだけで
遊技機設置島に属する各遊技機のＲＡＭに記憶されてい
る変動データを初期データとすることができる。従っ
て、電源投入後の所定期間を経過したあとであっても、
遊技機設置島に属する各遊技機のＲＡＭの内容を即時に
クリアすることができ、ＲＡＭクリアの選択の自由度を
向上させることができる。

【０２３０】なお、図３３〜図３７を参照して説明した
他の例では、ＣＴＣ１割込処理により初期化処理（ステ
ップＳ１４、ステップＳ７１３）を実行する構成として
いたが、例えばＣＴＣ１割込処理においてステップＳ４
またはステップＳ７０４にジャンプするように設定して
おくようにしてもよい。

【０２３１】この場合、上述したようにクリアスイッチ
９２１がオンされたことにもとづいてクリア信号が出力
され、レジスタＣＬＫ／ＴＲＧ１の設定値が０になる
と、例えば図３８に示すように、ＣＰＵ５６は、ＣＴＣ
１割込処理を実行する。ＣＴＣ１割込処理において、Ｃ
ＰＵ５６は、ＣＴＣ１割込フラグ（本例では、クリアス
イッチ９２１が操作されたことにもとづいて、ＲＡＭの
クリア要求がされたことを示すフラグ）をセットする
（ステップＳ１５）。また、同様に、払出制御用ＣＰＵ
３７１は、例えば図３９に示すように、ＣＴＣ１割込処
理において、払出制御用ＣＰＵ３７１は、ＣＴＣ１割込
フラグをセットする（ステップＳ７１４）。

【０２３２】図４０は、この例においてＣＰＵ５６が実
行するメイン処理の例を示すフローチャートである。図
４０に示すように、この例ではループ処理の中にＣＴＣ
１割込フラグを確認する処理（ステップＳ１６）が含ま
れている。すなわち、ＣＰＵ５６は、ステップＳ１６に
おいて、ＣＴＣ１割込フラグがセットされたことを検出
すると、初期化処理を実行する（ステップＳ４）。な
お、ＣＴＣ１割込フラグのリセットは、例えばステップ
Ｓ４の初期化処理において行われる。また、この例にお
いて、ステップＳ２の判断を行わない構成としてもよ
い。

【０２３３】図４１は、この例において払出制御用ＣＰ
Ｕ３７１が実行するメイン処理の例を示すフローチャー
トである。図４１に示すように、この例ではループ処理
の中にＣＴＣ１割込フラグを確認する処理（ステップＳ
７１５）が含まれている。すなわち、払出制御用ＣＰＵ
３７１は、ステップＳ７１５において、ＣＴＣ１割込フ
ラグがセットされたことを検出すると、初期化処理を実
行する（ステップＳ７０４）。なお、ＣＴＣ１割込フラ
グのリセットは、例えばステップＳ７０４の初期化処理
において行われる。また、この例において、ステップＳ
７０２の判断を行わない構成としてもよい。

【０２３４】このようにＣＴＣ１割込処理において初期
化処理（ステップＳ４またはステップＳ７０４）にジャ
ンプするように設定しておく構成とした場合であって
も、遊技機の稼働中に、クリアスイッチ９２１をオンす
るだけで遊技機設置島に属する各遊技機のＲＡＭに記憶
されている変動データを初期データとすることができ
る。従って、電源投入後の所定期間を経過したあとであ
っても、遊技機設置島に属する各遊技機のＲＡＭの内容
をまとめて即時にクリアすることができ、ＲＡＭクリア
の選択の自由度を向上させることができる。

【０２３５】また、上述した各実施の形態では、初期化
処理においてＲＡＭに記憶されている変動データを全て
クリアする構成（ステップＳ４ａ参照）としていたが、
ＲＡＭに記憶されている変動データのうちの一部をクリ
アするようにしてもよい。この場合、例えば価値付与の
数量にかかわる変動データ（例えば、入賞にもとづき払
い出される遊技球の数量などを示すデータ）をＲＡＭに
記憶されている変動データの一部としてクリアしたり、
遊技状態にかかわる変動データ（例えば、大当りか否
か、確変か否か、時短中か否かなどを示すデータ）をＲ
ＡＭに記憶されている変動データの一部としてクリアす
るようにすればよい。すなわち、クリアスイッチ９２１
の操作にもとづくＲＡＭのクリアにおいて、変動データ
のうちの一部のデータとして、例えば確変フラグや時短
フラグのみがクリアされるようにしてもよい。なお、Ｒ
ＡＭの一部が初期化されたあとは、クリアされなかった
変動データにもとづく遊技状態復旧処理（図１７参照）
が実行されるように構成される。

【０２３６】このように、変動データの一部をクリアす
ることができる構成としたことで、復旧させる必要のな
いデータを除く変動データにもとづいて遊技状態を復旧
させることができる。なお、変動データの一部として価
値付与の数量にかかわる変動データをクリアする構成と
すれば、電源断前に得られていた遊技球を、電源投入後
に不当に得ることを防止することができる。また、変動
データの一部として遊技状態にかかわる変動データをク
リアする構成とすれば、電源断前に得られていた例えば
確変などの有利な遊技状態を、電源投入後に不当に得る
ことを防止することができ、あるいは不利な遊技状態を
不当に与えてしまうことを防止することができる。

【０２３７】また、上述した各実施の形態では、２点に
切替可能なクリアスイッチの例について説明したが、ク
リアスイッチが押しボタン構造とされていてもよい。図
４２は、クリアスイッチを押しボタン構造とした場合の
回路構成の例を示す回路図である。この場合、遊技機の
電源がオンされている状態において、クリアスイッチ９
２１が押下されていれば、クリアスイッチ信号がコネク
タ（遊技機設置島に属する各遊技機にそれぞれ設けられ
る）９２２を介して例えば主基板３１などの各基板に対
して送信され、各遊技機の各基板に設けられているリレ
ーのコイルに定格電圧がかかり、各基板のＣＰＵにクリ
ア信号が与えられる。

【０２３８】また、上述した各実施の形態では、クリア
スイッチ９２１の操作状態に応じて電源断処理を行うと
きに（図１５参照）にバックアップフラグをセットしな
い構成としていたが、クリアスイッチ９２１の操作状態
に応じて電圧低下信号を遮断する構成としてもよい。

【０２３９】図４３は、クリアスイッチ９２１の操作状
態に応じて電圧低下信号を遮断する構成とする場合にお
ける遊技機の電源基板９１０の構成例を示すブロック図
である。図４３に示すように、２つのリレー９９０ａ，
９９０ｂが設けられている。各リレー９９０ａ，９９０
ｂは、それぞれコイル９９１ａ，９９１ｂとリレースイ
ッチ９９２ａ，９９２ｂとで構成される。このような構
成によれば、クリアスイッチ９２１の切換によりクリア
スイッチ信号が入力すると、コネクタ９９３を介してコ
イル９９１ａ，９９１ｂにそれぞれ定格電圧がかかり、
リレースイッチ９７２がオフとなって、電源監視用ＩＣ
９０２の出力側が遮断される。従って、電源監視用ＩＣ
９０２が監視しているＶSL電源電圧が所定値（この例で
は＋２２Ｖ）以下になった場合であっても、電圧低下信
号が主基板３１などの各基板に入力されない。

【０２４０】上記のように電源基板９１０を構成すれ
ば、電源の供給が断たれた場合に、電源断処理（図１５
等参照）が各基板で実行されないようにすることがで
き、変動データをバックアップすることなく遊技機を電
源供給停止状態とすることができる。従って、その後電
源の供給が再開したときの遊技機設置島に属する各遊技
機のバックアップ再開をまとめて無効とすることができ
る。

【０２４１】また、上述した各実施の形態では、遊技機
設置島に属する一部または全部の遊技機をまとめて復旧
処理の無効化を行うようにしていたが、複数の遊技機設
置島に属する一部または全部の遊技機をまとめて復旧処
理の無効化を行うようにしてもよい。

【０２４２】図４４はパチンコ遊技機１が属する複数の
遊技機で構成される遊技機設置島を含む複数の遊技機設
置島の状態の一例を示す説明図である。図４４に示すよ
うに、この例では、複数の遊技機設置島に属する各遊技
機を管理するホールコンピュータに、各基板（例えば、
主基板３１、払出制御基板３７）に含まれる変動データ
記憶手段（例えば、バックアップＲＡＭ）に記憶された
バックアップデータをクリアするためのクリアスイッチ
９２１が設けられている。クリアスイッチ９２１の出力
信号は、複数の遊技機設置島に属する各遊技機それぞれ
に入力される。なお、クリアスイッチ９２１の出力信号
が、複数の遊技機設置島に属する遊技機のうちの一部に
入力されるような構成としてもよい。図４４には、複数
の遊技機設置島に属する複数の遊技機に電源を供給する
ための集中電源スイッチ９２３が示されている。

【０２４３】このように構成すれば、クリアスイッチ９
２１を操作するだけで、複数の遊技機設置島に属する各
遊技機のバックアップ再開をまとめて無効とすることが
できる。

【０２４４】また、上述した各実施の形態では、各基板
に信号入力部（この例ではリレー）を設け、クリアスイ
ッチ９２１からのクリアスイッチ信号が各基板に入力す
るような構成としたが、各遊技機の一つの基板（この例
では主基板３１）に信号入力部を設け、信号入力部を備
える基板から他の基板（この例では払出制御基板３７な
ど）にクリア信号を送出するような構成としてもよい。

【０２４５】図４５は、この例におけるＣＰＵ５６周り
の構成例を示すブロック図である。図４６は、この例に
おける払出制御用ＣＰＵ３７１周りの構成例を示すブロ
ック図である。このような構成によると、リレー９８２
からのクリア信号出力が、入力ポート５７０を介してＣ
ＰＵ５６に入力されるとともにバッファ回路９７７を介
して各基板に向けて出力される。すると、入力ポート３
７２を介して払出制御用ＣＰＵ３７１にクリア信号が入
力される。また、他の各基板の制御用ＣＰＵにも同様に
クリア信号が入力される。従って、例えばステップＳ２
やステップＳ７０２などの判断にもとづいて、主基板３
１や払出制御基板３７などの各基板でバックアップＲＡ
Ｍ領域に格納されている変動データをクリアするなどの
処理が実行される。

【０２４６】上記のように信号入力部を一つ設けるだけ
で各基板で変動データのクリア処理などを実行すること
が可能となるので、遊技機を構成する部品の節約とな
り、遊技機を安価に構成することが可能となる。なお、
信号入力部を設ける基板は、例えば払出制御基板３７や
電源基板９１０などの他の基板であってもよい。

【０２４７】また、上述した各実施の形態では、電磁石
（コイル）と機械接点（スイッチ）とで構成されるリレ
ーを用いるようにしていたが、リレーの構成は一例であ
り、例えばトランジスタを用いるものやフォトカプラな
どを用いるものなど、どのような構成であってもよい。

【０２４８】図４７は、トランジスタを用いたリレー９
７０ａの一例を示すブロック図である。このような構成
によれば、クリアスイッチ９２１の操作によってクリア
スイッチ信号が入力すると、リレー９７０ａであるスイ
ッチング回路がオフとなり、入力ポート５７０にクリア
信号が入力される。また、クリアスイッチ９２１が「Ｏ
ＦＦ」の状態では、クリアスイッチ信号が入力されない
ため、リレー９７０ａであるスイッチング回路がオンと
なり、クリア信号は入力ポート５７０に入力されない。

【０２４９】また、クリアスイッチ９２１は集中電源ス
イッチ９２３と連動させた構成としてもよい。さらに、
クリアスイッチ９２１を「クリア」の位置で静止するこ
とが可能な構成としてもよい。このように構成すると、
電源が断たれた状態において常時「クリア」の状態を維
持しておけば電源断時の状態に復旧する処理を常に行わ
ない(図８のステップＳ２において常にＹとなる）よう
にすることができるため、電源投入時に常に初期状態か
ら実行させるように設定しておくことができる。

【０２５０】また、上述した各実施の形態では、電源監
視手段は、電源基板および電気部品制御基板のいずれか
に設置されたが、どこに設置されていてもよく、遊技機
の構造上の都合等に応じて任意の位置に設置することが
できる。

【０２５１】そして、上記の各実施の形態では、記憶手
段としてＲＡＭを用いた場合を示したが、記憶手段とし
て、電気的に書き換えが可能な記憶手段であればＲＡＭ
以外のものを用いてもよい。

【０２５２】また、上述した各実施の形態では、遊技制
御手段以外の他の電気部品制御手段として払出制御手段
を例示したが、表示制御手段、音制御手段およびランプ
制御手段についても、上述した制御を行うように構成し
てもよい。

【０２５３】また、上記の実施の形態では、電源監視回
路は電源基板９１０に設けられたが、電源監視回路は主
基板３１や払出制御基板３７などの電気部品制御基板に
設けられていてもよい。なお、電源回路が搭載された電
気部品制御基板が構成される場合には、電源基板には、
電源監視回路は搭載されない。

【０２５４】上記の各実施の形態のパチンコ遊技機１
は、始動入賞にもとづいて可変表示部９に可変表示され
る特別図柄の停止図柄が所定の図柄の組み合わせになる
と所定の遊技価値が遊技者に付与可能になる第１種パチ
ンコ遊技機であったが、始動入賞にもとづいて開放する
電動役物の所定領域への入賞があると所定の遊技価値が
遊技者に付与可能になる第２種パチンコ遊技機や、始動
入賞にもとづいて可変表示される図柄の停止図柄が所定
の図柄の組み合わせになると開放する所定の電動役物へ
の入賞があると所定の権利が発生または継続する第３種
パチンコ遊技機であっても、複数の機器をまとめて制御
することが可能な状態で設置されるものについては本発
明を適用できる。

【０２５５】さらに、パチンコ遊技機に限られず、スロ
ット機等においても、複数の機器をまとめて制御するこ
とが可能な状態で設置され、停電等による電源断時に、
電源断直前のデータをバックアップＲＡＭ等に保存し、
電源復旧時に保存データにもとづく制御再開処理を行う
ように構成されている場合などには本発明を適用するこ
とができる。例えば、スロット機に適用した場合には、
例えばスロット機設置島に設置されている一部または全
部のスロット機について、内部フラグ（ビック、レギュ
ラー、小役などのフラグ）やビック中などの状態の復旧
の有無を選択することができる。

【０２５６】

【発明の効果】以上のように、本発明によれば、遊技機
を、所定の遊技を行うことが可能な遊技機であって、遊
技機に設けられた電気部品を制御するための電気部品制
御マイクロコンピュータを搭載した電気部品制御基板
と、電気部品制御マイクロコンピュータが制御を行う際
に発生する変動データを記憶する変動データ記憶手段
と、電源供給停止時から少なくとも所定期間は電源供給
停止直前の変動データ記憶手段の最終記憶内容の保持が
可能な記憶内容保持手段と、外部装置からの信号が入力
可能な信号入力部とを備え、電気部品制御マイクロコン
ピュータは、電源供給が開始されたときに記憶内容保持
手段により変動データ記憶手段に最終記憶内容が保持さ
れていた場合に最終記憶内容にもとづいて電気部品の制
御を復旧させることが可能な制御復旧手段と、信号入力
部への信号入力があった場合に、制御復旧手段による制
御の復旧が実行されないようにする制御復旧禁止手段と
を含むことを特徴とする構成としたので、外部からの信
号入力に応じてバックアップされていた変動データをク
リアすることができるという効果がある。従って、遊技
店での遊技機運用上の利便性を向上させることもでき
る。また、同様の構成とされた複数の遊技機に同時に外
部から信号を入力すれば、それらの遊技機にバックアッ
プされていた変動データをまとめてクリアすることがで
きる。

【０２５７】遊技機で使用される所定電源の状態が電源
供給停止を示す所定の状態となったか否かを監視し、所
定の状態となった場合に検知信号を出力する電源監視手
段を備え、制御復旧手段が、検知信号が入力されると電
源の供給停止を示す符号を設定する電源供給停止時処理
を実行するとともに、電源供給が開始されたときに符号
が設定されていることを条件に最終記憶内容にもとづい
て電気部品の制御を復旧させるようにした場合には、電
源の供給が再開されたときに、符号の状態によって前回
の電源供給が停止されるときに変動データがバックアッ
プされているか否かを確認することが可能なので、確実
に電源断前の状態への復旧処理を実行することができ
る。

【０２５８】制御復旧禁止手段が、外部装置からの信号
入力があった場合に、変動データ記憶手段の記憶内容を
初期化する初期化処理を行って、最終記憶内容にもとづ
く制御の復旧を禁止するとした場合には、外部からの信
号入力に応じてバックアップされていた変動データを即
時に初期化することができ、初期データにもとづく遊技
を実行させることができるという効果がある。従って、
必要に応じて（例えば、変動データを維持したまま遊技
を続行することが好ましくない場合など）遊技状態を初
期状態とすることができる。

【０２５９】制御復旧禁止手段が、電源供給が開始され
たときに外部装置からの信号入力があった場合に、初期
化処理を行って、最終記憶内容にもとづく制御の復旧を
禁止するとした場合には、遊技機の起動時に必要に応じ
てバックアップされていた変動データを初期化すること
ができ、初期データにもとづく遊技を実行させることが
できる。従って、遊技店での遊技機運用上の利便性を向
上させることができる。

【０２６０】外部装置からの信号入力にもとづく初期化
処理は、変動データ記憶手段に最終記憶内容が保持され
ていない通常時の初期化処理と兼用されることを特徴と
する場合には、初期化処理を実行するためのプログラム
を複数用意する必要がないため、プログラムを格納する
メモリの容量を増加させることなく、外部装置からの信
号入力にもとづく初期化処理を実行することができる。

【０２６１】制御復旧禁止手段が、電源の供給停止を示
す符号が設定されていない場合に変動データ記憶手段の
記憶内容を初期化する初期化処理を行う構成とした場合
には、電源供給再開時にバックアップされていた変動デ
ータのバックアップの無効化を行うことが可能となる。

【０２６２】制御復旧禁止手段が、外部装置からの信号
入力があった場合に、電源供給停止時処理における電源
の供給停止を示す符号の設定を行わないことで、最終記
憶内容にもとづく制御の復旧を禁止することを特徴とす
る場合には、バックアップ再開を行う起因となる符号が
設定されないことから、電源の供給が再開されたときに
バックアップ再開されることをソフトウェア的に防止す
ることができる。

【０２６３】制御復旧禁止手段が、外部装置からの信号
入力があったことにより、電源監視手段が出力する検知
信号が入力されることを禁止するようにした場合には、
バックアップ処理を行う起因となる信号を遮断すること
ができるため、電源の供給が再開されたときにバックア
ップ再開されることをハードウェア的に防止することが
できる。

【０２６４】各々異なった電気部品の制御を行う複数の
電気部品制御マイクロコンピュータを備え、一つの信号
入力部への信号入力があった場合に、複数の電気部品制
御マイクロコンピュータにおいて、最終記憶内容にもと
づく制御の復旧を禁止する構成とした場合には、信号入
力部を複数設ける必要がないため、部品の節約となり、
遊技機を安価に構成することが可能となる。

【０２６５】変動データは遊技により遊技者に付与され
る価値の数量に関わるデータを含むことを特徴とすると
した場合には、払出に関わる情報をバックアップするこ
とが可能となる。

【０２６６】変動データは遊技の進行により変化する遊
技状態に関わるデータを含むことを特徴とする場合に
は、遊技の状態に関わる情報をバックアップすることが
可能となる。

【０２６７】信号入力部にリレーを用いたことを特徴と
する場合には、遊技機の電気部品に電気的負荷がかかる
おそれがない。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた例を示す正面
図である。

【図２】 パチンコ遊技機の遊技盤を正面からみた例を
示す正面図である。

【図３】 パチンコ遊技機の機構板を背面からみた例を
示す背面図である。

【図４】 遊技機設置島の状態の例を示す説明図であ
る。

【図５】 クリアスイッチの外観構成の例を示す説明図
である。

【図６】 遊技制御基板（主基板）の回路構成例を示す
ブロック図である。

【図７】 電源監視および電源バックアップのためのＣ
ＰＵ周りの一構成例を示すブロック図である。

【図８】 電源基板の一構成例を示すブロック図であ
る。

【図９】 主基板におけるＣＰＵが実行するメイン処理
の例を示すフローチャートである。

【図１０】 遊技状態復旧処理を実行するか否かの決定
方法の例を示す説明図である。

【図１１】 初期設定処理の例を示すフローチャートで
ある。

【図１２】 初期化処理の例を示すフローチャートであ
る。

【図１３】 ２ｍｓタイマ割込処理の例を示すフローチ
ャートである。

【図１４】 遊技制御処理の例を示すフローチャートで
ある。

【図１５】 停電発生ＮＭＩ処理の例を示すフローチャ
ートである。

【図１６】 バックアップパリティデータ作成方法の例
を説明するための説明図である。

【図１７】 遊技状態復旧処理の例を示すフローチャー
トである。

【図１８】 払出制御コマンドの一構成例を示す説明図
である。

【図１９】 制御信号とＩＮＴ信号との関係の例を示す
タイミング図である。

【図２０】 払出制御コマンドの内容の一例を示す説明
図である。

【図２１】 電源監視および電源バックアップのための
払出制御用ＣＰＵ周りの一構成例を示すブロック図であ
る。

【図２２】 払出制御用ＣＰＵが実行するメイン処理の
例を示すフローチャートである。

【図２３】 払出制御用ＣＰＵの初期設定処理の一例を
示すフローチャートである。

【図２４】 払出制御用ＣＰＵの初期化処理の一例を示
すフローチャートである。

【図２５】 払出制御用ＣＰＵのタイマ割込処理の例を
示すフローチャートである。

【図２６】 払出制御手段におけるＲＡＭの一構成例を
示す説明図である。

【図２７】 払出制御用ＣＰＵのコマンド受信処理の例
を示すフローチャートである。

【図２８】 払出制御用ＣＰＵが実行する払出制御処理
の例を示すフローチャートである。

【図２９】 払出制御用ＣＰＵが実行する停電発生ＮＭ
Ｉ処理の例を示すフローチャートである。

【図３０】 バックアップパリティデータ作成方法の例
を説明するための説明図である。

【図３１】 払出制御用ＣＰＵが実行する払出状態復旧
処理の例を示すフローチャートである。

【図３２】 遊技機の電源断時の電源低下やＮＭＩ信号
の様子の例を示すタイミング図である。

【図３３】 クリア信号の入力端子の他の例を示すため
のＣＰＵ周りの一構成例を示すブロック図である。

【図３４】 クリア信号の入力端子の他の例を示すため
の払出制御用ＣＰＵ周りの一構成例を示すブロック図で
ある。

【図３５】 遊技機のクリアスイッチやタイマの出力信
号やクリア信号の様子の例を示すタイミング図である。

【図３６】 ＣＰＵが実行するＣＴＣ１割込処理の例を
示すフローチャートである。

【図３７】 払出制御用ＣＰＵが実行するＣＴＣ１割込
処理の例を示すフローチャートである。

【図３８】 ＣＰＵが実行するＣＴＣ１割込処理の他の
例を示すフローチャートである。

【図３９】 払出制御用ＣＰＵが実行するＣＴＣ１割込
処理の他の例を示すフローチャートである。

【図４０】 主基板におけるＣＰＵが実行するメイン処
理の他の例を示すフローチャートである。

【図４１】 払出制御用ＣＰＵが実行するメイン処理の
他の例を示すフローチャートである。

【図４２】 クリアスイッチの構成の例を示す回路図で
ある。

【図４３】 電源基板の他の構成例を示すブロック図で
ある。

【図４４】 複数の遊技機設置島の状態の例を示す説明
図である。

【図４５】 主基板のみに信号入力部を設けるとした場
合の例を示すためのＣＰＵ周りの一構成例を示すブロッ
ク図である。

【図４６】 主基板のみに信号入力部を設けるとした場
合の例を示すための払出制御用ＣＰＵ周りの一構成例を
示すブロック図である。

【図４７】 リレーの他の構成例を示すブロック図であ
る。

【符号の説明】

１ パチンコ遊技機 ３１ 主基板 ３７ 払出制御基板 ５３ 基本回路 ５６ ＣＰＵ ３７１ 払出制御用ＣＰＵ ３７２，５７０ 入力ポート ９１０ 電源基板 ９２１ クリアスイッチ ９２３ 集中電源スイッチ ９７０，９７０ａ，９８０，９９０ａ，９９０ｂ リレ
ー

Claims (12)

【特許請求の範囲】
1. 【請求項１】 所定の遊技を行うことが可能な遊技機で
   あって、 遊技機に設けられた電気部品を制御するための電気部品
   制御マイクロコンピュータを搭載した電気部品制御基板
   と、前記電気部品制御マイクロコンピュータが制御を行
   う際に発生する変動データを記憶する変動データ記憶手
   段と、電源供給停止時から少なくとも所定期間は電源供
   給停止直前の変動データ記憶手段の最終記憶内容の保持
   が可能な記憶内容保持手段と、外部装置からの信号が入
   力可能な信号入力部とを備え、 前記電気部品制御マイクロコンピュータは、電源供給が
   開始されたときに前記記憶内容保持手段により前記変動
   データ記憶手段に前記最終記憶内容が保持されていた場
   合に前記最終記憶内容にもとづいて電気部品の制御を復
   旧させることが可能な制御復旧手段と、前記信号入力部
   への信号入力があった場合に、前記制御復旧手段による
   制御の復旧が実行されないようにする制御復旧禁止手段
   とを含むことを特徴とする遊技機。
2. 【請求項２】 遊技機で使用される所定電源の状態が電
   源供給停止を示す所定の状態となったか否かを監視し、
   所定の状態となった場合に検知信号を出力する電源監視
   手段を備え、 制御復旧手段は、前記検知信号が入力されると、電源の
   供給停止を示す符号を設定する電源供給停止時処理を実
   行するとともに、電源供給が開始されたときに前記符号
   が設定されていることを条件に最終記憶内容にもとづい
   て電気部品の制御を復旧させる請求項１記載の遊技機。
3. 【請求項３】 制御復旧禁止手段は、外部装置からの信
   号入力があった場合に、変動データ記憶手段の記憶内容
   を初期化する初期化処理を行い、最終記憶内容にもとづ
   く制御の復旧を禁止する請求項１または請求項２記載の
   遊技機。
4. 【請求項４】 制御復旧禁止手段は、電源供給が開始さ
   れたときに外部装置からの信号入力があった場合に、初
   期化処理を行い、最終記憶内容にもとづく制御の復旧を
   禁止する請求項３記載の遊技機。
5. 【請求項５】 外部装置からの信号入力にもとづく初期
   化処理は、変動データ記憶手段に最終記憶内容が保持さ
   れていない通常時の初期化処理と兼用されることを特徴
   とする請求項４記載の遊技機。
6. 【請求項６】 制御復旧禁止手段は、電源の供給停止を
   示す符号が設定されていない場合に変動データ記憶手段
   の記憶内容を初期化する初期化処理を行う請求項２ない
   し請求項５記載の遊技機。
7. 【請求項７】 制御復旧禁止手段は、外部装置からの信
   号入力があった場合に、電源供給停止時処理における電
   源の供給停止を示す符号の設定を行わないことで、最終
   記憶内容にもとづく制御の復旧を禁止することを特徴と
   する請求項２記載の遊技機。
8. 【請求項８】 制御復旧禁止手段は、外部装置からの信
   号入力があったことにより、電源監視手段が出力する検
   知信号が入力されることを禁止する請求項２記載の遊技
   機。
9. 【請求項９】 各々異なった電気部品の制御を行う複数
   の電気部品制御マイクロコンピュータを備え、 一つの信号入力部への信号入力があった場合に、複数の
   電気部品制御マイクロコンピュータにおいて、最終記憶
   内容にもとづく制御の復旧を禁止する請求項１ないし請
   求項８記載の遊技機。
10. 【請求項１０】 変動データは遊技により遊技者に付与
    される価値の数量に関わるデータを含むことを特徴とす
    る請求項１ないし請求項９記載の遊技機。
11. 【請求項１１】 変動データは遊技の進行により変化す
    る遊技状態に関わるデータを含むことを特徴とする請求
    項１ないし請求項１０記載の遊技機。
12. 【請求項１２】 信号入力部にリレーを用いたことを特
    徴とする請求項１ないし請求項１１記載の遊技機。