JP2015033576A - 遊技機 - Google Patents

遊技機 Download PDF

Info

Publication number
JP2015033576A
JP2015033576A JP2014142241A JP2014142241A JP2015033576A JP 2015033576 A JP2015033576 A JP 2015033576A JP 2014142241 A JP2014142241 A JP 2014142241A JP 2014142241 A JP2014142241 A JP 2014142241A JP 2015033576 A JP2015033576 A JP 2015033576A
Authority
JP
Japan
Prior art keywords
bit
random number
value
setting
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014142241A
Other languages
English (en)
Other versions
JP2015033576A5 (ja
JP6416521B2 (ja
Inventor
小倉　敏男
Toshio Ogura
敏男 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sankyo Co Ltd
Original Assignee
Sankyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sankyo Co Ltd filed Critical Sankyo Co Ltd
Priority to JP2014142241A priority Critical patent/JP6416521B2/ja
Publication of JP2015033576A publication Critical patent/JP2015033576A/ja
Publication of JP2015033576A5 publication Critical patent/JP2015033576A5/ja
Application granted granted Critical
Publication of JP6416521B2 publication Critical patent/JP6416521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】電力供給が停止するときに不正確な電力供給停止時処理が実行されることを防止して、電力供給が開始されたときに不正確な復旧処理が実行されないようにする。
【解決手段】遊技制御用マイクロコンピュータは、電圧低下信号が入力されたことにもとづいて、記憶手段における所定領域に特定値が設定されていることを条件に、記憶手段の記憶内容を保存するための電力供給停止時処理を実行する電力供給停止時処理実行手段と、リセット手段の動作を有効化または無効化する設定を行うリセット設定手段と、電力供給が開始されたときに、所定領域に所定値が設定されていることを条件に、記憶手段の記憶内容にもとづいて制御状態を電力供給が停止する前の状態に復旧させる復旧処理を実行する復旧処理手段と含み、所定領域に特定値が設定されていない場合には電力供給停止時処理を実行しない。
【選択図】図５３

Description

本発明は、所定の遊技を行うことが可能なパチンコ遊技機等の遊技機に関する。
遊技機として、遊技媒体である遊技球を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技球が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、識別情報を可変表示（「変動」ともいう。）可能な可変表示部が設けられ、可変表示部において識別情報の可変表示の表示結果が特定表示結果となった場合に、所定の遊技価値を遊技者に与えるように構成されたものがある。
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態になるための権利を発生させたりすることや、賞球払出の条件が成立しやすくなる状態になることである。
パチンコ遊技機では、始動入賞口に遊技球が入賞したことにもとづいて可変表示部において開始される特別図柄（識別情報）の可変表示の表示結果として、あらかじめ定められた特定の表示態様が導出表示された場合に、「大当り」が発生する。なお、導出表示とは、図柄を停止表示させることである（いわゆる再変動の前の停止を除く。）。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１５ラウンド）に固定されている。なお、各開放について開放時間（例えば２９秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。以下、各々の大入賞口の開放期間をラウンドということがある。
また、可変表示部において、最終停止図柄（例えば左右中図柄のうち中図柄）になる図柄以外の図柄が、所定時間継続して、特定の表示結果と一致している状態で停止、揺動、拡大縮小もしくは変形している状態、または、複数の図柄が同一図柄で同期して変動したり、表示図柄の位置が入れ替わっていたりして、最終結果が表示される前で大当り発生の可能性が継続している状態（以下、これらの状態をリーチ状態という。）において行われる演出をリーチ演出という。また、リーチ状態やその様子をリーチ態様という。さらに、リーチ演出を含む可変表示をリーチ可変表示という。そして、可変表示装置に変動表示される図柄の表示結果が特定の表示結果でない場合には「はずれ」になり、変動表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
そのような遊技機において、遊技機に対する電力供給が停止している状態でも、遊技制御用マイクロコンピュータが備えているＲＡＭの内容が保存されるようにバックアップ電源を備え、電源電圧の低下を検出する電源監視手段からの検出信号が遊技制御用マイクロコンピュータに入力され、遊技制御用マイクロコンピュータが、ＲＡＭに情報を保存させるための処理（電力供給停止時処理）を実行するように構成されることがある。そのように構成される場合には、次に遊技機に対して電力供給が開始されたときに、ＲＡＭに保存されている情報にもとづいて、遊技機の状態を、電力供給停止時の前の状態に復元する復旧処理が実行される。また、電源監視手段からの検出信号は、遊技制御用マイクロコンピュータのマスク不能割込（ＮＭＩ）端子に入力され、遊技制御用マイクロコンピュータは、マスク不能割込処理（ＮＭＩ処理）で電力供給停止時処理を実行するように構成されることがある（例えば、特許文献１参照）。
特開２００３−２４６０６号公報
しかし、電力供給停止時処理が正確に実行されず、不正確な情報にもとづいて復旧処理が実行されるおそれがある。
そこで、本発明は、電力供給が開始されたときに不正確な復旧処理が実行されないようにすることを目的とする。
（１）本発明による遊技機は、所定の遊技を行うことが可能な遊技機であって、遊技機に対する電力供給が開始されたときに初期設定処理（例えば、ステップＳ１０〜Ｓ１５の処理）を実行した後、遊技の進行を制御する遊技制御処理（例えば、ステップＳ２１〜Ｓ３３の処理）を実行する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、所定電位の電源（例えば、ＶSL）の電圧低下にもとづいて電圧低下信号（例えば、電源断信号）を出力する電源監視手段（例えば、電源監視回路９２０）と、あらかじめ定められた監視時間を計測して、監視時間が経過したことが計測されたときに、遊技制御用マイクロコンピュータをリセットするリセット手段（例えば、ウオッチドッグタイマ５０６ｂ）とを備え、遊技制御用マイクロコンピュータは、遊技制御処理で使用されるデータを記憶し、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な記憶手段（例えば、ＲＡＭ５５）と、電圧低下信号が入力されたことにもとづいて、記憶手段における所定領域に特定値が設定されていることを条件に、記憶手段の記憶内容を保存するための電力供給停止時処理を実行する電力供給停止時処理実行手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ４５３〜Ｓ４８１の処理を実行する部分）と、リセット手段の動作を有効化または無効化する設定を行うリセット設定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ４，Ｓ４８２の処理を実行する部分）と、電力供給が開始されたときに、所定領域（例えば、バックアップフラグ領域）に所定値（例えば、５５（Ｈ））が設定されていることを条件に、記憶手段の記憶内容にもとづいて制御状態を電力供給が停止する前の状態に復旧させる復旧処理を実行する復旧処理手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ７，Ｓ４１〜Ｓ４５の処理を実行する部分）と、所定領域に特定値（例えば、ＡＡ（Ｈ））が設定されていない場合には電力供給停止時処理の実行を禁止する禁止手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ４５０の処理を実行する部分）とを含み、電力供給停止時処理を実行するときに所定領域に所定値を設定する（図５３におけるステップ４５３参照）ことを特徴とする。
そのような構成によれば、電力供給が停止するときに不正確な電力供給停止時処理が実行されることを防止して、電力供給が開始されたときに不正確な復旧処理が実行されないようにすることができる。
（２）上記の（１）の遊技機において、遊技制御用マイクロコンピュータは、電力供給が開始されたときに、所定領域に特定値を設定する（図５１におけるステップ４３，Ｓ１３参照）ことが好ましい。
そのような構成によれば、特定値が早めに設定されるので、電力供給停止時処理を実行できない期間を短くすることができる。
パチンコ遊技機を正面からみた正面図である。 遊技制御基板（主基板）の回路構成例を示すブロック図である。 演出制御基板、ランプドライバ基板および音声出力基板の回路構成例を示すブロック図である。 電源基板の構成例を示すブロック図である。 リセット信号および電源断信号の状態を模式的に示すタイミング図である。 遊技制御用マイクロコンピュータの構成例を示すブロック図である。 遊技制御用マイクロコンピュータにおけるアドレスマップの一例を示す説明図である。 プログラム管理エリアの主要部分を示す説明図である。 内蔵レジスタの主要部分を示す説明図である。 内蔵レジスタの主要部分を示す説明図である。 内蔵レジスタの主要部分を示す説明図である。 ヘッダ（ＫＨＤＲ）における設定データと動作との対応関係を示す説明図である。 プログラムコードエンドアドレス（ＫＰＣＥ）、プログラムコードスタートアドレス２（ＫＰＣＳ２）、およびプログラムコードエンドアドレス２（ＫＰＣＥ２）における設定内容の一例を示す説明図である。 リセット設定（ＫＲＥＳ）における設定内容の一例示す説明図である。 １６ビット乱数初期設定１（ＫＲＬ１）のにおける設定内容の一例を示す図である。 １６ビット乱数初期設定２（ＫＲＬ２）における設定内容の一例を示す説明図である。 １６ビット乱数初期設定３（ＫＲＬ３）のにおける設定内容の一例を示す説明図である。 ８ビット乱数初期設定１（ＫＲＳ１）のにおける設定内容の一例を示す説明図である。 ８ビット乱数初期設定２（ＫＲＳ２）のにおける設定内容の一例を示す説明図である。 セキュリティ時間設定（ＫＳＥＳ）における設定内容の一例を示す説明図である。 乱数クロック監視設定（ＫＲＣＳ）における設定内容の一例を示す説明図である。 内部情報レジスタの構成例等を示す説明図であるである。 ８ビット乱数回路の一構成例を示すブロック図である。 １６ビット乱数回路の一構成例を示すブロック図である。 ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）の構成例および設定内容の一例を示す説明図である。 ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）の構成例および設定内容の一例を示す説明図である。 ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）の構成例および設定内容の一例を示す説明図である。 ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）の構成例および設定内容の一例を示す説明図である。 ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）の構成例および設定内容の一例を示す説明図である。 ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）の構成例および設定内容の一例を示す説明図である。 ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）の構成例および設定内容の一例を示す説明図である。 ＲＳ割り込み制御レジスタ（ＲＳＩＣ）の構成例および設定内容の一例を示す説明図である。 ＲＬｎ最大値設定レジスタ（ＲＬｎＭＸ）の構成例および設定内容の一例を示す説明図である。 ＲＳｎ最大値設定レジスタ（ＲＳｎＭＸ）の構成例および設定内容の一例を示す説明図である。 乱数列変更レジスタ（ＲＤＳＣ）の構成例および設定内容の一例を示す説明図である。 乱数ソフトラッチレジスタ（ＲＤＳＬ）の構成例および設定内容の一例を示す説明図である。 乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）の構成例および設定内容の一例を示す説明図である。 ＲＬｎソフトラッチ乱数値レジスタ（ＲＬｎＳＶ）の構成例および設定内容の一例を示す説明図である。 ＲＳｎソフトラッチ乱数値レジスタ（ＲＳｎＳＶ）の構成例および設定内容の一例を示す説明図である。 ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）の構成例および設定内容の一例を示す説明図である。 ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）の構成例および設定内容の一例を示す説明図である。 ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）の構成例および設定内容の一例を示す説明図である。 ＲＬ０ハードラッチ乱数値レジスタｍ（ＲＬ０ｍＨＶ）の構成例および設定内容の一例を示す説明図である。 ＲＬ１ハードラッチ乱数値レジスタｍ（ＲＬ１ｍＨＶ）の構成例および設定内容の一例を示す説明図である。 ＲＬ２ハードラッチ乱数値レジスタｍ（ＲＬ２ｍＨＶ）の構成例および設定内容の一例を示す説明図である。 ＲＬ３ハードラッチ乱数値レジスタｍ（ＲＬ３ｍＨＶ）の構成例および設定内容の一例を示す説明図である。 ＲＳｎハードラッチ乱数値レジスタ（ＲＳｎＨＶ）の構成例および設定内容の一例を示す説明図である。 ＷＤＴスタートレジスタ（ＷＳＴ）の構成例および設定内容の一例を示す説明図である。 リセット設定（ＫＲＥＳ）での設定内容によるリセット動作の違いを説明するための説明図である。 内蔵ＲＡＭ領域に格納されているデータの読み出し方の例を示す説明図である。 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。 ４ｍｓタイマ割込処理を示すフローチャートである。 電圧低下時処理の一例を示すフローチャートである。 電圧低下時処理の一例を示すフローチャートである。 各乱数を示す説明図である。 大当り判定テーブル、小当り判定テーブルおよび大当り種別判定テーブルを示す説明図である。 特別図柄プロセス処理のプログラムの一例を示すフローチャートである。 特別図柄プロセス処理のプログラムの一例を示すフローチャートである。 始動口スイッチ通過処理を示すフローチャートである。 保留記憶バッファの構成例を示す説明図である。 演出制御用ＣＰＵが実行する演出制御メイン処理を示すフローチャートである。 演出制御プロセス処理を示すフローチャートである。 先読み予告決定処理の一例を示すフローチャートである。 先読み予告演出を決定する割合の設定例を示す説明図である。 連続演出用のチャンス目の一覧を示す説明図である。 先読み予告演出制御パターンの一覧を示す説明図である。 可変表示開始設定処理の一例を示すフローチャートである。 変動中予告演出を決定する割合の設定例を示す説明図である。 先読み予告実行設定処理の一例を示すフローチャートである。 先読み予告演出が実行される場合の画像表示装置における表示動作例を示す説明図である。 先読み予告演出が実行される場合の画像表示装置における表示動作例を示す説明図である。 先読み予告演出が実行される場合の画像表示装置における表示動作例を示す説明図である。 変形例における先読み予告パターンを一例を示す説明図である。 変形例の先読み予告決定処理の一部などを示すフローチャートおよび説明図である。 変形例の先読み予告演出制御パターンの一部を示す説明図である。 変形例において先読み予告演出が実行される場合の画像表示装置における表示動作例を示す説明図である。 変形例において先読み予告演出が実行される場合の画像表示装置における表示動作例を示す説明図である。
以下、本発明の実施の形態を、図面を参照して説明する。まず、遊技機の一例であるパチンコ遊技機１の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図である。
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板（図示せず）と、それらに取り付けられる種々の部品（遊技盤６を除く）とを含む構造体である。
ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４や、打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。また、ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には、打ち込まれた遊技球が流下可能な遊技領域７が形成されている。
遊技領域７の中央付近には、液晶表示装置（ＬＣＤ）で構成された演出表示装置９が設けられている。演出表示装置９の表示画面には、第１特別図柄または第２特別図柄の可変表示に同期した演出図柄（以下、飾り図柄ともいう）の可変表示を行う演出図柄表示領域がある。よって、演出表示装置９は、演出図柄の可変表示を行う可変表示装置に相当する。演出図柄表示領域には、例えば「左」、「中」、「右」の３つの装飾用（演出用）の演出図柄を可変表示する図柄表示エリアがある。図柄表示エリアには「左」、「中」、「右」の各図柄表示エリアがあるが、図柄表示エリアの位置は、演出表示装置９の表示画面において固定的でなくてもよいし、図柄表示エリアの３つ領域が離れてもよい。演出表示装置９は、演出制御基板に搭載されている演出制御用マイクロコンピュータによって制御される。演出制御用マイクロコンピュータが、第１特別図柄表示器８ａで第１特別図柄の可変表示が実行されているときに、その可変表示に伴って演出表示装置９で演出表示を実行させ、第２特別図柄表示器８ｂで第２特別図柄の可変表示が実行されているときに、その可変表示に伴って演出表示装置９で演出表示を実行させるので、遊技の進行状況を把握しやすくすることができる。
また、演出表示装置９において、最終停止図柄（例えば左右中図柄のうち中図柄）になる図柄以外の図柄が、所定時間継続して、大当り図柄（例えば左中右の図柄が同じ図柄で揃った図柄の組み合わせ）と一致している状態で停止、揺動、拡大縮小もしくは変形している状態、または、複数の図柄が同一図柄で同期して変動したり、表示図柄の位置が入れ替わっていたりして、最終結果が表示される前で大当り発生の可能性が継続している状態（以下、これらの状態をリーチ状態という。）において行われる演出をリーチ演出という。また、リーチ状態やその様子をリーチ態様という。さらに、リーチ演出を含む可変表示をリーチ可変表示という。そして、演出表示装置９に変動表示される図柄の表示結果が大当り図柄でない場合には「はずれ」になり、変動表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。
なお、この実施の形態では、演出表示装置９における液晶表示の演出の例は演出図柄の変動表示であるが、演出表示装置９で行われる演出は、演出図柄の変動表示に限られず、例えば、所定のストーリー性をもつ演出を実行し、大当り判定や変動パターンの決定結果にもとづいてストーリーの結果を表示するような演出を実行するようにしてもよい。例えば、敵味方のキャラクタが戦うバトル演出を行うとともに、大当りである場合には試合やバトルに勝利する演出を行い、はずれである場合には試合やバトルに敗北する演出を行うようにしてもよい。また、例えば、勝敗などの結果を表示するのではなく、物語などの所定のストーリーを順に展開させていくような演出を実行するようにしてもよい。
演出表示装置９の表示画面の右上方部には、第４図柄を表示する第４図柄表示領域９ｃ，９ｄが設けられている。この実施の形態では、第１特別図柄の変動表示に同期して第１特別図柄用の第４図柄の変動表示が行われる第１特別図柄用の第４図柄表示領域９ｃと、第２特別図柄の変動表示に同期して第２特別図柄用の第４図柄の変動表示が行われる第２特別図柄用の第４図柄表示領域９ｄとが設けられている。
この実施の形態では、特別図柄の変動表示に同期して演出図柄の変動表示が実行されるのであるが（ただし、正確には、演出図柄の変動表示は、演出制御用マイクロコンピュータ１００側で変動パターンコマンドにもとづいて認識した変動時間を計測することによって行われる。）、演出表示装置９を用いた演出を行う場合、例えば、演出図柄の変動表示を含む演出内容が画面上から一瞬消えるような演出が行われたり、可動物が画面上の全部または一部を遮蔽するような演出が行われるなど、演出態様が多様化してきている。そのため、演出表示装置９上の表示画面を見ていても、現在変動表示中の状態であるのか否か認識しにくい場合も生じている。そこで、この実施の形態では、演出表示装置９の表示画面の一部でさらに第４図柄の変動表示を行うことによって、第４図柄の状態を確認することにより現在変動表示中の状態であるのか否かを確実に認識可能としている。なお、第４図柄は、常に一定の動作で変動表示され、画面上から消えたり遮蔽物で遮蔽することはないため、常に視認することができる。
なお、第１特別図柄用の第４図柄と第２特別図柄用の第４図柄とを、第４図柄と総称することがあり、第１特別図柄用の第４図柄表示領域９ｃと第２特別図柄用の第４図柄表示領域９ｄを、第４図柄表示領域と総称することがある。
第４図柄の変動（可変表示）は、第４図柄表示領域９ｃ，９ｄを所定の表示色（例えば、青色）で一定の時間間隔で点灯と消灯とを繰り返す状態を継続することによって実現される。第１特別図柄表示器８ａにおける第１特別図柄の可変表示と、第１特別図柄用の第４図柄表示領域９ｃにおける第１特別図柄用の第４図柄の可変表示とは同期している。第２特別図柄表示器８ｂにおける第２特別図柄の可変表示と、第２特別図柄用の第４図柄表示領域９ｄにおける第２特別図柄用の第４図柄の可変表示とは同期している。同期は、可変表示の開始時点および終了時点が同じであって、可変表示の期間が同じであることを意味する。また、第１特別図柄表示器８ａにおいて大当り図柄が停止表示されるときには、第１特別図柄用の第４図柄表示領域９ｃにおいて大当りを想起させる表示色（例えば、赤色）で点灯されたままになる。第２特別図柄表示器８ｂにおいて大当り図柄が停止表示されるときには、第２特別図柄用の第４図柄表示領域９ｄにおいて大当りを想起させる表示色（例えば、赤色）で点灯されたままになる。
なお、この実施の形態では、第４図柄表示領域が演出表示装置９の表示画面の一部に設けられているが、演出表示装置９とは別に、ランプやＬＥＤなどの発光体を用いて第４図柄表示領域を実現するようにしてもよい。その場合、例えば、第４図柄の変動（可変表示）を、２つのＬＥＤが交互に点灯する状態を継続することによって実現されるようにしてもよく、２つのＬＥＤのうちのいずれのＬＥＤが停止表示されたかによって大当り図柄が停止表示されたか否かを表すようにしてもよい。
また、この実施の形態では、第１特別図柄と第２特別図柄とのそれぞれに対応する第４図柄表示領域９ｃ，９ｄが備えられているが、第１特別図柄と第２特別図柄とに対して共通の第４図柄表示領域を演出表示装置９の表示画面の一部に設けてもよい。また、第１特別図柄と第２特別図柄とに対して共通の第４図柄表示領域をランプやＬＥＤなどの発光体を用いて実現するようにしてもよい。その場合、第１特別図柄の変動表示に同期して第４図柄の変動表示を実行するときと、第２特別図柄の変動表示に同期して第４図柄の変動表示を実行するときとで、例えば、一定の時間間隔で異なる表示色の表示を点灯および消灯を繰り返すような表示を行うことによって、第４図柄の変動表示を区別して実行するようにしてもよい。また、第１特別図柄の変動表示に同期して第４図柄の変動表示を実行するときと、第２特別図柄の変動表示に同期して第４図柄の変動表示を実行するときとで、例えば、異なる時間間隔で点灯および消灯を繰り返すような表示を行うことによって、第４図柄の変動表示を区別して実行するようにしてもよい。また、例えば、第１特別図柄の変動表示に対応して停止図柄を導出表示するときと、第２特別図柄の変動表示に対応して停止図柄を導出表示するときとで、同じ大当り図柄であっても異なる態様の停止図柄を停止表示するようにしてもよい。
遊技盤６における下部の左側には、識別情報としての第１特別図柄を可変表示する第１特別図柄表示器（第１可変表示部）８ａが設けられている。この実施の形態では、第１特別図柄表示器８ａは、０〜９の数字を可変表示可能な簡易で小型の表示器（例えば７セグメントＬＥＤ）で実現されている。すなわち、第１特別図柄表示器８ａは、０〜９の数字（または、記号）を可変表示するように構成されている。遊技盤６における下部の右側には、識別情報としての第２特別図柄を可変表示する第２特別図柄表示器（第２可変表示部）８ｂが設けられている。第２特別図柄表示器８ｂは、０〜９の数字を可変表示可能な簡易で小型の表示器（例えば７セグメントＬＥＤ）で実現されている。すなわち、第２特別図柄表示器８ｂは、０〜９の数字（または、記号）を可変表示するように構成されている。
小型の表示器は、例えば方形状に形成されている。また、この実施の形態では、第１特別図柄の種類と第２特別図柄の種類とは同じ（例えば、ともに０〜９の数字）であるが、種類が異なっていてもよい。また、第１特別図柄表示器８ａおよび第２特別図柄表示器８ｂは、例えば、００〜９９の数字（または、２桁の記号）を可変表示するように構成されていてもよい。
以下、第１特別図柄と第２特別図柄とを特別図柄と総称することがあり、第１特別図柄表示器８ａと第２特別図柄表示器８ｂとを特別図柄表示器（可変表示部）と総称することがある。
なお、この実施の形態では、２つの特別図柄表示器８ａ，８ｂが備えられているが、遊技機は、特別図柄表示器を１つのみ備えていてもよい。
第１特別図柄または第２特別図柄の可変表示は、可変表示の実行条件である第１始動条件または第２始動条件が成立（例えば、遊技球が第１始動入賞口１３または第２始動入賞口１４を通過（入賞を含む）したこと）した後、可変表示の開始条件（例えば、保留記憶数が０でない場合であって、第１特別図柄および第２特別図柄の可変表示が実行されていない状態であり、かつ、大当り遊技が実行されていない状態）が成立したことにもとづいて開始され、可変表示時間（変動時間）が経過すると表示結果（停止図柄）を導出表示する。なお、遊技球が通過するとは、入賞口やゲートなどのあらかじめ入賞領域として定められている領域を遊技球が通過したことであり、入賞口に遊技球が入った（入賞した）ことを含む概念である。また、表示結果を導出表示するとは、図柄（識別情報の例）を最終的に停止表示させることである。
演出表示装置９の下方には、第１始動入賞口１３を有する入賞装置が設けられている。第１始動入賞口１３に入賞した遊技球は、遊技盤６の背面に導かれ、第１始動口スイッチ１３ａによって検出される。
また、第１始動入賞口（第１始動口）１３を有する入賞装置の下方には、遊技球が入賞可能な第２始動入賞口１４を有する可変入賞球装置１５が設けられている。第２始動入賞口（第２始動口）１４に入賞した遊技球は、遊技盤６の背面に導かれ、第２始動口スイッチ１４ａによって検出される。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。可変入賞球装置１５が開状態になることによって、遊技球が第２始動入賞口１４に入賞可能になり（始動入賞し易くなり）、遊技者にとって有利な状態になる。可変入賞球装置１５が開状態になっている状態では、第１始動入賞口１３よりも、第２始動入賞口１４に遊技球が入賞しやすい。また、可変入賞球装置１５が閉状態になっている状態では、遊技球は第２始動入賞口１４に入賞しない。従って、可変入賞球装置１５が閉状態になっている状態では、第２始動入賞口１４よりも、第１始動入賞口１３に遊技球が入賞しやすい。なお、可変入賞球装置１５が閉状態になっている状態において、入賞はしづらいものの、入賞することは可能である（すなわち、遊技球が入賞しにくい）ように構成されていてもよい。
以下、第１始動入賞口１３と第２始動入賞口１４とを総称して始動入賞口または始動口ということがある。
可変入賞球装置１５が開放状態に制御されているときには可変入賞球装置１５に向かう遊技球は第２始動入賞口１４に極めて入賞しやすい。そして、第１始動入賞口１３は演出表示装置９の直下に設けられているが、演出表示装置９の下端と第１始動入賞口１３との間の間隔をさらに狭めたり、第１始動入賞口１３の周辺で釘を密に配置したり、第１始動入賞口１３の周辺での釘配列を遊技球を第１始動入賞口１３に導きづらくして、第２始動入賞口１４の入賞率の方を第１始動入賞口１３の入賞率よりもより高くするようにしてもよい。
なお、この実施の形態では、図１に示すように、第２始動入賞口１４に対してのみ開閉動作を行う可変入賞球装置１５が設けられているが、第１始動入賞口１３および第２始動入賞口１４のいずれについても開閉動作を行う可変入賞球装置が設けられている構成であってもよい。
第１特別図柄表示器８ａの側方には、第１始動入賞口１３に入った有効入賞球数すなわち第１保留記憶数（保留記憶を、始動記憶または始動入賞記憶ともいう。）を表示する４つの表示器からなる第１特別図柄保留記憶表示器１８ａが設けられている。第１特別図柄保留記憶表示器１８ａは、有効始動入賞がある毎に、点灯する表示器の数を１増やす。そして、第１特別図柄表示器８ａでの可変表示が開始される毎に、点灯する表示器の数を１減らす。
第２特別図柄表示器８ｂの側方には、第２始動入賞口１４に入った有効入賞球数すなわち第２保留記憶数を表示する４つの表示器からなる第２特別図柄保留記憶表示器１８ｂが設けられている。第２特別図柄保留記憶表示器１８ｂは、有効始動入賞がある毎に、点灯する表示器の数を１増やす。そして、第２特別図柄表示器８ｂでの可変表示が開始される毎に、点灯する表示器の数を１減らす。
また、演出表示装置９の表示画面の下部には、第１保留記憶数を表示する第１保留記憶表示部１８ｃと、第２保留記憶数を表示する第２保留記憶表示部１８ｄとが設けられている。なお、第１保留記憶数と第２保留記憶数との合計である合計数（合算保留記憶数）を表示する領域（合算保留記憶表示部）が設けられるようにしてもよい。そのように、合計数を表示する合算保留記憶表示部が設けられているようにすれば、可変表示の開始条件が成立していない実行条件の成立数の合計を把握しやすくすることができる。
演出表示装置９は、第１特別図柄表示器８ａによる第１特別図柄の可変表示時間中、および第２特別図柄表示器８ｂによる第２特別図柄の可変表示時間中に、装飾用（演出用）の図柄としての演出図柄の可変表示を行う。第１特別図柄表示器８ａにおける第１特別図柄の可変表示と、演出表示装置９における演出図柄の可変表示とは同期している。また、第２特別図柄表示器８ｂにおける第２特別図柄の可変表示と、演出表示装置９における演出図柄の可変表示とは同期している。また、第１特別図柄表示器８ａにおいて大当り図柄が停止表示されるときと、第２特別図柄表示器８ｂにおいて大当り図柄が停止表示されるときには、演出表示装置９において大当りを想起させるような演出図柄の組み合わせが停止表示される。
なお、この実施の形態では、後述するように、特別図柄の変動表示を制御する遊技制御用マイクロコンピュータ５６０が変動時間を特定可能な変動パターンコマンドを送信し、演出制御用マイクロコンピュータ１００によって、受信した変動パターンコマンドで特定される変動時間に従って演出図柄の変動表示が制御される。そのため、変動パターンコマンドにもとづいて変動時間が特定されることから、特別図柄の変動表示と演出図柄の変動表示とは、原則として同期して実行されるはずである。ただし、万一変動パターンコマンドのデータ化けなどが生じた場合には、遊技制御用マイクロコンピュータ５６０側で認識している変動時間と、演出制御用マイクロコンピュータ１００側で認識している変動時間との間にずれが生ずる可能性がある。そのため、コマンドのデータ化けなどの不測の事態が生じた場合には、特別図柄の変動表示と演出図柄の変動表示とが完全には同期しない事態が生ずる可能性がある。
演出表示装置９の周囲の飾り部において、左側には、モータ８６の回転軸に取り付けられ、モータ８６が回転すると移動する可動部材７８が設けられている。この実施の形態では、可動部材７８は、擬似連の演出や予告演出（可動物予告演出）が実行されるときに動作する。また、演出表示装置９の周囲の飾り部において、左右の下方には、モータ８７の回転軸に取り付けられ、モータ８７が回転すると移動する羽根形状の可動部材（以下、演出羽根役物という。）７９ａ，７９ｂが設けられている。この実施の形態では、演出羽根役物７９ａ，７９ｂは、予告演出（演出羽根役物予告演出）が実行されるときに動作する。
また、図１に示すように、可変入賞球装置１５の下方には、特別可変入賞球装置２０が設けられている。特別可変入賞球装置２０は開閉板を備え、第１特別図柄表示器８ａに特定表示結果（大当り図柄）が導出表示されたときと、第２特別図柄表示器８ｂに特定表示結果（大当り図柄）が導出表示されたときに生起する特定遊技状態（大当り遊技状態）においてソレノイド２１によって開閉板が開放状態に制御されることによって、入賞領域である大入賞口が開放状態になる。大入賞口に入賞した遊技球はカウントスイッチ２３で検出される。
遊技領域６には、遊技球の入賞にもとづいてあらかじめ決められている所定数の景品遊技球の払出を行うための入賞口（普通入賞口）２９，３０，３３，３９も設けられている。入賞口２９，３０，３３，３９に入賞した遊技球は、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａで検出される。
遊技盤６の右側方には、普通図柄表示器１０が設けられている。普通図柄表示器１０は、普通図柄と呼ばれる複数種類の識別情報（例えば、「○」および「×」）を可変表示する。
遊技球がゲート３２を通過しゲートスイッチ３２ａで検出されると、普通図柄表示器１０において普通図柄の可変表示が開始される。この実施の形態では、上下のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、例えば、可変表示の終了時に下側のランプが点灯すれば当りになる。そして、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になる。すなわち、可変入賞球装置１５の状態は、普通図柄の停止図柄が当り図柄である場合に、遊技者にとって不利な状態から有利な状態（第２始動入賞口１４に遊技球が入賞可能な状態）に変化する。普通図柄表示器１０の近傍には、ゲート３２を通過した入賞球数を表示する４つのＬＥＤによる表示部を有する普通図柄保留記憶表示器４１が設けられている。ゲート３２への遊技球の通過がある毎に、すなわちゲートスイッチ３２ａによって遊技球が検出される毎に、普通図柄保留記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０において可変表示が開始される毎に、点灯するＬＥＤを１減らす。さらに、通常状態に比べて大当りとすることに決定される確率が高い状態である確変状態（通常状態と比較して、特別図柄の変動表示結果として大当りと判定される確率が高められた状態）では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。また、確変状態ではないが図柄の変動時間が短縮されている時短状態（特別図柄の可変表示時間が短縮される遊技状態）でも、可変入賞球装置１５の開放時間と開放回数が高められる。
遊技盤６の遊技領域７の左右周辺には、遊技中に点滅表示される装飾ＬＥＤ２５が設けられ、下部には、入賞しなかった打球が取り込まれるアウト口２６がある。また、遊技領域７の外側の左右上部には、所定の音声出力として効果音や音声を発声する２つのスピーカ２７が設けられている。遊技領域７の外周には、前面枠に設けられた枠ＬＥＤ２８が設けられている。
打球供給皿３を構成する部材においては、遊技者により操作可能な操作手段としての操作ボタン１２０が設けられている。操作ボタン１２０には、遊技者が押圧操作をすることが可能な押しボタンスイッチが設けられている。なお、操作ボタン１２０は、遊技者による押圧操作が可能な押しボタンスイッチが設けられているだけでなく、遊技者による回転操作が可能なダイヤルも設けられている。遊技者は、ダイヤルを回転操作することによって、所定の選択（例えば演出の選択）を行うことができる。
遊技機には、遊技者が打球操作ハンドル５を操作することに応じて駆動モータを駆動し、駆動モータの回転力を利用して遊技球を遊技領域７に発射する打球発射装置（図示せず）が設けられている。打球発射装置から発射された遊技球は、遊技領域７を囲むように円形状に形成された打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。遊技球が第１始動入賞口１３に入り第１始動口スイッチ１３ａで検出されると、第１特別図柄の可変表示を開始できる状態である場合には（例えば、特別図柄の可変表示が終了し、第１の開始条件が成立したこと）、第１特別図柄表示器８ａにおいて第１特別図柄の可変表示（変動）が開始されるとともに、演出表示装置９において演出図柄の可変表示が開始される。すなわち、第１特別図柄および演出図柄の可変表示は、第１始動入賞口１３への入賞に対応する。第１特別図柄の可変表示を開始できる状態でなければ、第１保留記憶数が上限値に達していないことを条件として、第１保留記憶数を１増やす。
遊技球が第２始動入賞口１４に入り第２始動口スイッチ１４ａで検出されると、第２特別図柄の可変表示を開始できる状態である場合には（例えば、特別図柄の可変表示が終了し、第２の開始条件が成立したこと）、第２特別図柄表示器８ｂにおいて第２特別図柄の可変表示（変動）が開始されるとともに、演出表示装置９において演出図柄の可変表示が開始される。すなわち、第２特別図柄および演出図柄の可変表示は、第２始動入賞口１４への入賞に対応する。第２特別図柄の可変表示を開始できる状態でなければ、第２保留記憶数が上限値に達していないことを条件として、第２保留記憶数を１増やす。
この実施の形態では、確変大当りとなった場合には、遊技状態を高確率状態に移行するとともに、遊技球が始動入賞しやすくなる（すなわち、特別図柄表示器８ａ，８ｂや演出表示装置９における可変表示の実行条件が成立しやすくなる）ように制御された遊技状態である高ベース状態に移行する。また、遊技状態が時短状態に移行されたときも、高ベース状態に移行する。高ベース状態である場合には、例えば、高ベース状態でない場合と比較して、可変入賞球装置１５が開状態になる頻度が高められたり、可変入賞球装置１５が開状態になる時間が延長されたりして、始動入賞しやすくなる。
なお、可変入賞球装置１５が開状態になる時間を延長する（開放延長状態ともいう）のでなく、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められる普通図柄確変状態に移行することによって、高ベース状態に移行してもよい。普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）になると、可変入賞球装置１５が所定回数、所定時間だけ開状態になる。その場合、普通図柄確変状態に移行制御することによって、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められ、可変入賞球装置１５が開状態になる頻度が高まる。従って、普通図柄確変状態に移行すれば、可変入賞球装置１５の開放時間と開放回数が高められ、始動入賞しやすい状態（高ベース状態）になる。すなわち、可変入賞球装置１５の開放時間と開放回数は、普通図柄の停止図柄が当り図柄であったり、特別図柄の停止図柄が確変図柄である場合等に高められ、遊技者にとって不利な状態から有利な状態（始動入賞しやすい状態）に変化する。なお、開放回数が高められることは、閉状態から開状態になることも含む概念である。
また、普通図柄表示器１０における普通図柄の変動時間（可変表示期間）が短縮される普通図柄時短状態に移行することによって、高ベース状態に移行してもよい。普通図柄時短状態では、普通図柄の変動時間が短縮されるので、普通図柄の変動が開始される頻度が高くなり、結果として普通図柄が当りになる頻度が高くなる。従って、普通図柄が当たりになる頻度が高くなることによって、可変入賞球装置１５が開状態になる頻度が高くなり、始動入賞しやすい状態（高ベース状態）になる。
また、特別図柄や演出図柄の変動時間（可変表示期間）が短縮される時短状態に移行することによって、特別図柄や演出図柄の変動時間が短縮されるので、特別図柄や演出図柄の変動が開始される頻度が高くなり（換言すれば、保留記憶の消化が速くなる。）、無効な始動入賞が生じてしまう事態を低減することができる。従って、有効な始動入賞が発生しやすくなり、結果として、大当り遊技が行われる可能性が高まる。
さらに、上記に示した全ての状態（開放延長状態、普通図柄確変状態、普通図柄時短状態および特別図柄時短状態）に移行させることによって、始動入賞しやすくなる（高ベース状態に移行する）ようにしてもよい。また、上記に示した各状態（開放延長状態、普通図柄確変状態、普通図柄時短状態および特別図柄時短状態）のうちのいずれか複数の状態に移行させることによって、始動入賞しやすくなる（高ベース状態に移行する）ようにしてもよい。また、上記に示した各状態（開放延長状態、普通図柄確変状態、普通図柄時短状態および特別図柄時短状態）のうちのいずれか１つの状態にのみ移行させることによって、始動入賞しやすくなる（高ベース状態に移行する）ようにしてもよい。
図２は、主基板（遊技制御基板）３１における回路構成の一例を示すブロック図である。なお、図２は、払出制御基板３７および演出制御基板８０等も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する遊技制御用マイクロコンピュータ（遊技制御手段に相当）５６０、制御用クロック生成回路１１１、および乱数用クロック生成回路１１２が搭載されている。遊技制御用マイクロコンピュータ５６０は、ゲーム制御（遊技進行制御）用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６を含む。また、この実施の形態では、ＲＯＭ５４およびＲＡＭ５５は遊技制御用マイクロコンピュータ５６０に内蔵されている。すなわち、遊技制御用マイクロコンピュータ５６０は、１チップマイクロコンピュータである。１チップマイクロコンピュータには、少なくともＣＰＵ５６のほかＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４は外付けであっても内蔵されていてもよい。遊技制御用マイクロコンピュータ５６０には、さらに、ハードウェア乱数（ハードウェア回路が発生する乱数）を発生する乱数回路５０８ａ，５０８ｂが内蔵されている。
ここで、制御用クロック生成回路１１１は、遊技制御用マイクロコンピュータ５６０の外部で、所定周波数の発振信号である制御用クロックＣＣＬＫを生成する。制御用クロック生成回路１１１により生成された制御用クロックＣＣＬＫは、例えば、図６に示すような遊技制御用マイクロコンピュータ５６０の制御用外部クロック端子を介してクロック回路５０２に供給される。乱数用クロック生成回路１１２は、遊技制御用マイクロコンピュータ５６０の外部で、制御用クロックＣＣＬＫの発振周波数とは異なる所定周波数の発振信号である乱数用クロックＲＣＬＫを生成する。乱数用クロック生成回路１１２により生成された乱数用クロックＲＣＬＫは、例えば、図６に示すような遊技制御用マイクロコンピュータ５６０の乱数用外部クロック端子（ＲＣＫ端子）を介して乱数回路５０８ａ，５０８ｂに供給される。一例として、乱数用クロック生成回路１１２により生成される乱数用クロックＲＣＬＫの発振周波数は、制御用クロック生成回路１１１により生成される制御用クロックＣＣＬＫの発振周波数以下になるようにすればよい。また、乱数用クロック生成回路１１２により生成される乱数用クロックＲＣＬＫの発振周波数が、制御用クロック生成回路１１１により生成される制御用クロックＣＣＬＫの発振周波数よりも高周波になるようにしてもよい。
なお、この実施の形態では、乱数用クロック生成回路１１２からの専用の乱数用クロックＲＣＬＫが乱数回路５０８ａ，５０８ｂに入力されるが、例えば、専用のクロックを用いるのではなく、制御用クロック生成回路１１１からの制御用クロックＣＣＬＫを遊技制御用マイクロコンピュータ５６０内部で乱数回路５０８ａ，５０８ｂに入力させるようにしてもよい。その場合、例えば、制御用クロックＣＣＬＫを分周した信号を用いて乱数回路５０８ａ，５０８ｂ内蔵の乱数カウンタ（図２３に示す乱数生成回路５２５ａ，５２５ｂに相当）が更新されるようにしてもよい。また、乱数用クロック生成回路１１２を主基板３１に設けなくてもよい。
また、ＲＡＭ５５は、その一部または全部が電源基板９１０において作成されるバックアップ電源によってバックアップされている不揮発性記憶手段としてのバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間（バックアップ電源としてのコンデンサが放電してバックアップ電源が電力供給不能になるまで）は、ＲＡＭ５５の一部または全部の内容は保存される。特に、少なくとも、遊技状態すなわち遊技制御手段の制御状態に応じたデータ（特別図柄プロセスフラグなど）と未払出賞球数を示すデータは、バックアップＲＡＭに保存される。遊技制御手段の制御状態に応じたデータとは、停電等が生じた後に復旧した場合に、そのデータにもとづいて、制御状態を停電等の発生前に復旧させるために必要なデータである。また、制御状態に応じたデータと未払出賞球数を示すデータとを遊技の進行状態を示すデータと定義する。なお、この実施の形態では、ＲＡＭ５５の全部が、電源バックアップされている。よって、ＲＡＭ５５の全領域がバックアップＲＡＭ領域である。
なお、遊技制御用マイクロコンピュータ５６０においてＣＰＵ５６がＲＯＭ５４に格納されているプログラムに従って制御を実行するので、以下、遊技制御用マイクロコンピュータ５６０（またはＣＰＵ５６）が実行する（または、処理を行う）ということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているマイクロコンピュータについても同様である。ただし、後述するように、遊技機への電源投入時やシステムリセット発生時には、遊技制御用マイクロコンピュータ５６０は、プログラム管理エリアの設定内容に従って、内部リセット動作の設定や乱数回路５０８ａ，５０８ｂの設定、レジスタの設定などを行うのであるが、遊技制御用マイクロコンピュータ５６０は、この設定動作を、プログラムによらず内部のハードウェア回路で実行する。
また、ゲートスイッチ３２ａ、始動口スイッチ１３ａ、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａからの検出信号を遊技制御用マイクロコンピュータ５６０に与える入力ドライバ回路５８も主基板３１に搭載されている。また、可変入賞球装置１５を開閉するソレノイド１６、および大入賞口を形成する特別可変入賞球装置２０を開閉するソレノイド２１を遊技制御用マイクロコンピュータ５６０からの指令に従って駆動する出力回路５９も主基板３１に搭載されている。
また、遊技制御用マイクロコンピュータ５６０は、特別図柄を可変表示する第１特別図柄表示器８ａ、第２特別図柄表示器８ｂ、普通図柄を可変表示する普通図柄表示器１０、第１特別図柄保留記憶表示器１８ａ、第２特別図柄保留記憶表示器１８ｂおよび普通図柄保留記憶表示器４１の表示制御を行う。
なお、大当り遊技状態の発生を示す大当り情報等の情報出力信号をホールコンピュータ等の外部装置に対して出力する情報出力回路（図示せず）も主基板３１に搭載されている。
主基板３１と演出制御基板８０との間では、例えば主基板３１から中継基板７７を介して演出制御基板８０へと向かう単一方向のみでシリアル通信などで、各種の演出制御コマンドが伝送される。この実施の形態では、演出制御基板８０に搭載されている演出制御手段（演出制御用マイクロコンピュータで構成される。）が、中継基板７７を介して遊技制御用マイクロコンピュータ５６０から演出内容を指示する演出制御コマンドを受信し、演出図柄を可変表示する演出表示装置９の表示制御を行う。
また、演出制御基板８０に搭載されている演出制御手段が、ランプドライバ基板３５を介して、遊技盤に設けられている装飾ＬＥＤ２５、および枠側に設けられている枠ＬＥＤ２８の表示制御を行うとともに、音声出力基板７０を介してスピーカ２７からの音出力の制御を行う。
図３は、中継基板７７、演出制御基板８０、ランプドライバ基板３５および音声出力基板７０の回路構成例を示すブロック図である。なお、図３に示す例では、ランプドライバ基板３５および音声出力基板７０には、マイクロコンピュータは搭載されていないが、マイクロコンピュータを搭載してもよい。また、ランプドライバ基板３５および音声出力基板７０を設けずに、演出制御に関して演出制御基板８０のみを設けてもよい。
演出制御基板８０は、演出制御用ＣＰＵ１０１、および演出図柄プロセスフラグ等の演出に関する情報を記憶するＲＡＭを含む演出制御用マイクロコンピュータ１００を搭載している。なお、ＲＡＭは外付けであってもよい。この実施の形態では、演出制御用マイクロコンピュータ１００におけるＲＡＭは電源バックアップされていない。演出制御基板８０において、演出制御用ＣＰＵ１０１は、内蔵または外付けのＲＯＭ（図示せず）に格納されたプログラムに従って動作し、中継基板７７を介して演出制御コマンドを受信する。また、演出制御用ＣＰＵ１０１は、演出制御コマンドにもとづいて、ＶＤＰ（ビデオディスプレイプロセッサ）１０９に演出表示装置９の表示制御を行わせる。
この実施の形態では、演出制御用マイクロコンピュータ１００と共動して演出表示装置９の表示制御を行うＶＤＰ１０９が演出制御基板８０に搭載されている。ＶＤＰ１０９は、演出制御用マイクロコンピュータ１００とは独立したアドレス空間を有し、そこにＶＲＡＭをマッピングする。ＶＲＡＭは、画像データを展開するためのバッファメモリである。そして、ＶＤＰ１０９は、ＶＲＡＭ内の画像データをフレームメモリを介して演出表示装置９に出力する。
演出制御用ＣＰＵ１０１は、受信した演出制御コマンドに従ってＣＧＲＯＭ（図示せず）から必要なデータを読み出すための指令をＶＤＰ１０９に出力する。ＣＧＲＯＭは、演出表示装置９に表示されるキャラクタ画像データや動画像データ、具体的には、人物、文字、図形や記号等（演出図柄を含む）、および背景画像のデータをあらかじめ格納しておくためのＲＯＭである。ＶＤＰ１０９は、演出制御用ＣＰＵ１０１の指令に応じて、ＣＧＲＯＭから画像データを読み出す。そして、ＶＤＰ１０９は、読み出した画像データにもとづいて表示制御を実行する。
また、演出制御用ＣＰＵ１０１は、出力ポート１０６を介して、可動部材７８を動作させるためにモータ８６を駆動する。また、演出制御用ＣＰＵ１０１は、出力ポート１０６を介して、演出羽根役物７９ａ，７９ｂを動作させるためのモータ８７を駆動する。
また、演出制御用ＣＰＵ１０１は、入力ポート１０７を介して、遊技者による操作ボタン１２０の押圧操作に応じて操作ボタン１２０からの信号を入力する。
さらに、演出制御用ＣＰＵ１０１は、出力ポート１０５を介してランプドライバ基板３５に対してＬＥＤを駆動する信号を出力する。また、演出制御用ＣＰＵ１０１は、出力ポート１０４を介して音声出力基板７０に対して音番号データを出力する。
ランプドライバ基板３５において、ＬＥＤを駆動する信号は、入力ドライバ３５１を介してＬＥＤドライバ３５２に入力される。ＬＥＤドライバ３５２は、ＬＥＤを駆動する信号にもとづいて枠ＬＥＤ２８などの枠側に設けられている発光体に電流を供給する。また、遊技盤側に設けられている装飾ＬＥＤ２５に電流を供給する。
音声出力基板７０において、音番号データは、入力ドライバ７０２を介して音声合成用ＩＣ７０３に入力される。音声合成用ＩＣ７０３は、音番号データに応じた音声や効果音を発生し増幅回路７０５に出力する。増幅回路７０５は、音声合成用ＩＣ７０３の出力レベルを、ボリューム７０６で設定されている音量に応じたレベルに増幅した音声信号をスピーカ２７に出力する。音声データＲＯＭ７０４には、音番号データに応じた制御データが格納されている。音番号データに応じた制御データは、所定期間（例えば演出図柄の変動期間）における効果音または音声の出力態様を時系列的に示すデータの集まりである。
次に、電源基板９１０の構成を図４のブロック図を参照して説明する。電源基板９１０には、遊技機内の各電気部品制御基板（主基板３１、払出制御基板３７および演出制御基板８０等）や電気部品（電力を受けて動作する部品）への電力供給を実行または遮断するための電源スイッチ９１４が設けられている。なお、電源スイッチ９１４は、遊技機において、電源基板９１０の外に設けられていてもよい。電源スイッチ９１４が閉状態（オン状態）では、交流電源（ＡＣ２４Ｖ）がトランス９１１の入力側（一次側）に印加される。トランス９１１は、交流電源（ＡＣ２４Ｖ）と電源基板９１０の内部とを電気的に絶縁するためのものであるが、その出力電圧もＡＣ２４Ｖである。また、トランス９１１の入力側には、過電圧保護回路としてのバリスタ９１８が設置されている。
電源基板９１０は、電気部品制御基板と独立して設置され、遊技機内の各基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＶLP（ＤＣ＋２４Ｖ）、ＶDD（ＤＣ＋１２Ｖ）およびＶCC（ＤＣ＋５Ｖ）を生成する。また、バックアップ電源（ＶBB）すなわちバックアップＲＡＭに記憶内容を保持させるための記憶保持手段の一例であるコンデンサ９１６は、ＤＣ＋５Ｖ（ＶCC）すなわち各基板上のＩＣ等を駆動する電源のラインから充電される。また、＋５Ｖラインとバックアップ＋５Ｖ（ＶBB）ラインとの間に、逆流防止用のダイオード９１７が挿入される。なお、ＶSLは、整流平滑回路９１５において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源になる。また、ＶLPは、ランプ点灯用の電圧であって、整流回路９１２において、整流素子でＡＣ２４Ｖを整流することによって生成される。
電源電圧生成手段としてのＤＣ−ＤＣコンバータ９１３は、１つまたは複数のスイッチングレギュレータ（図４では２つのレギュレータＩＣ９２４Ａ，９２４Ｂを示す。）を有し、ＶSLにもとづいてＶDDおよびＶCCを生成する。レギュレータＩＣ（スイッチングレギュレータ）９２４Ａ，９２４Ｂの入力側には、比較的大容量のコンデンサ９２３Ａ，９２３Ｂが接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、ＶSL、ＶDD、ＶCC等の直流電圧は、比較的緩やかに低下する。
図４に示すように、トランス９１１から出力されたＡＣ２４Ｖは、コネクタ９２２Ｂに供給される。また、ＶLPは、コネクタ９２２Ｃに供給される。ＶCC、ＶDDおよびＶSLは、コネクタ９２２Ａ，９２２Ｂ，９２２Ｃに供給される。
コネクタ９２２Ａに接続されるケーブルは、主基板３１に接続される。また、コネクタ９２２Ｂに接続されるケーブルは、払出制御基板３７に接続される。従って、コネクタ９２２Ａ，９２２Ｂには、ＶBBも供給されている。例えば、コネクタ９２２Ｃに接続されるケーブルは、ランプドライバ基板３５に接続される。なお、演出制御基板８０および音声出力基板７０には、ランプドライバ基板３５を経由して各電圧が供給される。
また、電源基板９１０には、押しボタン構造のクリアスイッチ９２１が搭載されている。クリアスイッチ９２１が押下されるとローレベル（オン状態）のクリア信号が出力され、コネクタ９２２Ａを介して主基板３１に出力される。また、クリアスイッチ９２１が押下されていなければハイレベル（オフ状態）の信号が出力される。なお、クリアスイッチ９２１は、押しボタン構造以外の他の構成であってもよい。また、クリアスイッチ９２１は、遊技機において、電源基板９１０以外に設けられていてもよい。
さらに、電源基板９１０には、電気部品制御基板に搭載されているマイクロコンピュータに対するリセット信号を作成するとともに、電源断信号（電圧低下信号）を出力する電源監視回路９２０と、電源監視回路９２０からのリセット信号を増幅してコネクタ９２２Ａ，９２２Ｂ，９２２Ｃに出力するとともに、電源断信号を増幅してコネクタ９２２Ｂに出力する出力ドライバ回路９２５が搭載されている。
電源監視回路９２０は電源断信号を出力する電源監視手段とリセット信号を生成するリセット信号生成手段とを実現する回路であるが、電源監視回路９２０として、市販の停電監視リセットモジュールＩＣを使用することができる。電源監視回路９２０は、遊技機において用いられる所定電圧（例えば＋２４Ｖ）が所定値（例えば＋５Ｖであるが、＋１８Ｖなど他の値としてもよい）以下になった期間が、あらかじめ決められている時間（例えば５６ｍｓ）以上継続すると電源断信号を出力する。具体的には、電源断信号をオン状態（ローレベル）にする。なお、この実施の形態では、遊技機に設けられている各スイッチ（遊技球を検出するためのスイッチ等）の駆動電圧が＋１２Ｖであるから、電源断信号が出力されるときの電圧の所定値を＋１２Ｖよりも高くすれば、電力供給停止時のスイッチの誤検出防止が確実になる。
また、電源監視回路９２０は、例えば、ＶCCが＋４．５Ｖ以下になると、リセット信号をローレベルにする。なお、この実施の形態では、電源断信号を出力する機能とリセット信号を出力する機能とが１つの電源監視回路９２０で実現されているが、それらを別の回路で実現してもよい。
電源監視回路９２０は、遊技機に対する電力供給が停止する際には、電源断信号を出力（ローレベルにする）してから所定期間が経過したことを条件にリセット信号をローレベルにする。所定期間は、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６０が、後述する電力供給停止時処理を実行するのに十分な時間である。すなわち、電源監視回路９２０は、電圧低下検出信号としての電源断信号を出力した後、遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータが、電力供給停止時処理を実行完了した後に、動作停止信号（リセット信号のローレベル）を出力する。また、遊技機に対する電力供給が開始され、ＶCCが例えば＋４．５Ｖを越えるとリセット信号をハイレベルにする。
電源監視回路９２０からの電源断信号すなわち電源監視手段からの検出信号は、主基板３１において、遊技制御用マイクロコンピュータのマスク不能割込端子（ＮＭＩ端子：図示せず）に入力される。遊技制御用マイクロコンピュータは、マスク不能割込の発生によって遊技機への電力供給が停止することを確認することができる。
なお、この実施の形態では、電源監視手段が所定電位の電源の出力を監視し、外部から遊技機に供給される電力の供給停止に関わる検出条件として、遊技機の外部からの電圧（この実施の形態ではＡＣ２４Ｖ）から作成された所定の直流電圧が所定値以下になったことを用いたが、検出条件は、それに限られず、外部からの電力が途絶えたことを検出できるのである場合には、他の条件を用いてもよい。例えば、交流波そのものを監視して交流波が途絶えたことを検出条件としてもよいし、交流波をディジタル化した信号を監視して、ディジタル信号が平坦になったことをもって交流波が途絶えたことを検出条件としてもよい。さらに、例えば、＋１２Ｖ電源電圧や＋５Ｖ電源電圧を監視して、その電圧が所定値にまで低下したことを検出して電源断信号を出力するようにしてもよい。ただし、＋１２Ｖで動作するスイッチの誤動作を防止するために、＋１２Ｖよりも高い電圧を監視することが好ましい。
図５は、パチンコ遊技機１への電力供給が開始されたとき、および電力供給が停止するときにおける、ＡＣ２４Ｖ、ＶSL、ＶCC、リセット信号および電源断信号の状態を、模式的に示すタイミング図である。図５に示すように、パチンコ遊技機１への電力供給が開始されたときに、ＶSLおよびＶCCは徐々に規定値（ＤＣ＋３０ＶおよびＤＣ＋５Ｖ）に達する。このとき、ＶCCが第１の所定値を越えると、電源監視回路９２０はリセット信号の出力を停止（ハイレベルに設定）してオフ状態とする。また、ＶSLが第２の所定値を越えると、電源監視回路９２０は電源断信号の出力を停止（ハイレベルに設定）してオフ状態とする。パチンコ遊技機１への電力供給が停止するときに、ＶSLおよびＶCCは徐々に低下する。ＶSLが第２の所定値にまで低下すると、電源監視回路９２０は電源断信号をオン状態として出力（ローレベルに設定）する。また、ＶCCが第１の所定値にまで低下すると、電源監視回路９２０はリセット信号をオン状態として出力（ローレベルに設定）する。
図６は、主基板３１に搭載された遊技制御用マイクロコンピュータ５６０の構成例を示すブロック図である。図６に示す遊技制御用マイクロコンピュータ５６０は、例えば１チップマイクロコンピュータであり、外部バスインタフェース５０１と、クロック回路５０２と、照合用ブロック５０３と、固有情報記憶回路５０４と、演算回路５０５と、リセット／割込みコントローラ５０６と、ＣＰＵ（Central Processing Unit）５６と、ＲＯＭ
（Read Only Memory）５４と、ＲＡＭ（Random Access Memory）５５と、フリーランカウンタ回路５０７と、乱数回路５０８ａ，５０８ｂと、タイマ回路５０９と、割り込みコントローラ５１０と、パラレル入力ポート５１１と、シリアル通信回路５１２と、パラレル出力ポート５１３と、アドレスデコード回路５１４とを備えて構成される。
また、遊技制御用マイクロコンピュータ５６０が搭載する乱数回路には、８ビット乱数を発生させる８ビット乱数回路５０８ａと、１６ビット乱数を発生させる１６ビット乱数回路５０８ｂとがある。なお、図６に示す例では、８ビット乱数回路５０８ａと、１６ビット乱数を発生させる１６ビット乱数回路５０８ｂとが１つずつ図示されているが、遊技制御用マイクロコンピュータ５６０は、８ビット乱数回路５０８ａと、１６ビット乱数を発生させる１６ビット乱数回路５０８ｂとを、それぞれ４回路（４チャネル）ずつ搭載している。なお、この実施の形態では、８ビット乱数回路５０８ａの４つのチャネルをＲＳ０〜ＲＳ３と表現する場合があり、１６ビット乱数回路５０８ｂの４つのチャネルをＲＬ０〜ＲＬ３と表現する場合がある。
また、リセット／割り込みコントローラ５０６は、指定エリア外走行禁止（ＩＡＴ）回路５０６ａとウオッチドッグタイマ（ＷＤＴ）５０６ｂとを備える。ＩＡＴ回路５０６ａは、ユーザプログラムが指定エリア内で正しく実行されているか否かを監視する回路であり、指定エリア外でユーザプログラムが実行されたことを検出するとＩＡＴ発生信号を出力する機能を備える。また、ウオッチドッグタイマ５０６ｂは、設定期間（監視時間）が経過するとタイムアウト信号を発生させる機能を備える。
図７は、遊技制御用マイクロコンピュータ５６０におけるアドレスマップの一例を示す説明図である。図７に示すように、アドレス００００Ｈ〜アドレス２ＦＦＦＨの領域は、遊技制御用マイクロコンピュータ５６０のＲＯＭ５４に割り当てられ、プログラムコード／データエリア（ユーザプログラムやデータを格納するエリア）とプログラム管理エリアとを含んでいる。図８は、ＲＯＭ５４におけるプログラム管理エリアの主要部分について、用途や内容の一例を示す説明図である。アドレスＦ０００Ｈ〜アドレスＦ３ＦＦＨの領域は、遊技制御用マイクロコンピュータ５６０のＲＡＭ５５に割り当てられている。アドレスＦＥ００Ｈ〜アドレスＦＥＢＦＨの領域は、遊技制御用マイクロコンピュータ５６０の内蔵レジスタに割り当てられる内蔵レジスタエリアである。図９〜図１１は、内蔵レジスタエリアの主要部分の用途や内容の一例を示す説明図である。アドレスＦＥＤ０Ｈ〜アドレスＦＥＦＤＨの領域は、アドレスデコード回路５１４に割り当てられるＸＣＳ，ＸＣＳＥデコードエリアである。
プログラム管理エリアは、遊技制御用マイクロコンピュータ５６０がシステムリセット時に内部リセット動作の設定や乱数回路５０８ａ，５０８ｂの設定など各種設定を行うために必要な情報を格納する記憶領域である。図８に示すように、プログラム管理エリアには、ヘッダ（ＫＨＤＲ）、プログラムコードエンドアドレス（ＫＰＣＥ）、プログラムコードスタートアドレス２（ＫＰＣＳ２）、プログラムコードエンドアドレス２（ＫＰＣＥ２）、リセット設定（ＫＲＥＳ）、１６ビット乱数初期設定１（ＫＲＬ１）、１６ビット乱数初期設定２（ＫＲＬ２）、１６ビット乱数初期設定３（ＫＲＬ３）、８ビット乱数初期設定１（ＫＲＳ１）、８ビット乱数初期設定２（ＫＲＳ２）、セキュリティ時間設定（ＫＳＥＳ）、乱数クロック監視設定（ＫＲＣＳ）などが含まれている。また、図９〜図１１に示すように、内蔵レジスタエリアには、ＷＤＴスタートレジスタ（ＷＳＴ）、ＷＤＴクリアレジスタ（ＷＣＬ）、内部情報レジスタ（ＣＩＦ）や、乱数回路５０８ａ，５０８ｂで用いる各種レジスタなどが含まれている。
プログラム管理エリアに記憶されるヘッダ（ＫＨＤＲ）は、プログラム管理エリアのスタートを示す８バイトのコード列の設定、および遊技制御用マイクロコンピュータ５６０における内部データの読出設定を示す。図１２は、ヘッダ（ＫＨＤＲ）における設定データと動作との対応関係をの一例を示す説明図である。遊技制御用マイクロコンピュータ５６０では、ＲＯＭ読出防止機能と、バス出力マスク機能とを設定可能である。ＲＯＭ読出防止機能は、遊技制御用マイクロコンピュータ５６０が備えるＲＯＭ５４の記憶データについて、読出動作を許可または禁止する機能であり、読出禁止に設定された状態では、ＲＯＭ５４の記憶データを読み出すことができない。バス出力マスク機能は、外部バスインタフェース５０１に接続された外部装置から遊技制御用マイクロコンピュータ５６０の内部データに対する読出要求があった場合に、外部バスインタフェース５０１におけるアドレスバス出力、データバス出力および制御信号出力をマスクすることによって、外部装置から内部データの読み出しを不能にする機能である。
図１２に示すように、プログラム管理エリアのスタートを示す８バイトのコード列として設定する設定データに対応して、ＲＯＭ読出防止機能やバス出力マスク機能の動作組合せが異なるように設定される。図１２に示す設定データのうち、ＲＯＭ読出が許可されるとともに、バス出力マスクを有効にする設定データは、バス出力マスク有効データともいう。また、ＲＯＭ読出が禁止されるとともに、バス出力マスクを有効にする設定データ（全て「００Ｈ」）は、ＲＯＭ読出禁止データともいう。ＲＯＭ読出が許可されるとともに、バス出力マスクを無効にする設定データを、バス出力マスク無効データともいう。
プログラム管理エリアに記憶されるプログラムコードエンドアドレス（ＫＰＣＥ）は、ユーザプログラムの００００Ｈから続くプログラムコードエリアの最終アドレスの設定を示す。図１３（Ａ）は、プログラムコードエンドアドレス（ＫＰＣＥ）における設定内容の一例を示す説明図である。
この実施の形態では、アドレス００００Ｈ〜アドレス２ＦＢＦＨまでのプログラムコード／データエリア内に２つのプログラムコードエリアを設定可能である。具体的には、１つ目のプログラムコードエリアは、アドレス００００Ｈからプログラムコードエンドアドレス（ＫＰＣＥ）で設定されるアドレスまでのエリアとして設定可能であり、２つ目のプログラムコードエリアは、プログラムコードスタートアドレス２（ＫＰＣＳ２）で設定されるアドレスからプログラムコードエンドアドレス２（ＫＰＣＥ２）で設定されるアドレスまでのエリアとして設定可能である。以下、１つ目のプログラムコードエリアに格納されるプログラムコードをプログラムコード１ともいい、２つ目のプログラムコードエリアに格納されるプログラムコードをプログラムコード２ともいう。
図１３（Ａ）に示すように、プログラムコードエンドアドレス（ＫＰＣＥ）のアドレス２ＦＤ３Ｈには、プログラムコード１の最終アドレスの下位アドレスが設定される。また、アドレス２ＦＤ４Ｈには、プログラムコード１の最終アドレスの上位アドレスが設定される。
プログラム管理エリアに記憶されるプログラムコードスタートアドレス２（ＫＰＣＳ２）は、ユーザプログラムが２つのブロックに分かれた場合の２つ目のプログラムコードエリアの先頭アドレスの設定を示す。図１３（Ｂ）は、プログラムコードスタートアドレス２（ＫＰＣＳ２）における設定内容の一例を示す説明図である。
図１３（Ｂ）に示すように、プログラムコードスタートアドレス２（ＫＰＣＳ２）のアドレス２ＦＤ５Ｈには、プログラムコード２の先頭アドレスの下位アドレスが設定される。また、アドレス２ＦＤ６Ｈには、プログラムコード２の先頭アドレスの上位アドレスが設定される。なお、プログラムコードエリアを２つに分けない場合には、プログラムコードスタートアドレス２（ＫＰＣＳ２）のアドレス２ＦＤ５Ｈおよびアドレス２ＦＤ６Ｈに００００Ｈを設定するようにすればよい。
プログラム管理エリアに記憶されるプログラムコードエンドアドレス２（ＫＰＣＥ２）は、ユーザプログラムが２つのブロックに分かれた場合の２つ目のプログラムコードエリアの最終アドレスの設定を示す。図１３（Ｃ）は、プログラムコードエンドアドレス２（ＫＰＣＥ２）における設定内容の一例を示す説明図である。
図１３（Ｃ）に示すように、プログラムコードエンドアドレス２（ＫＰＣＥ２）のアドレス２ＦＤ７Ｈには、プログラムコード２の最終アドレスの下位アドレスが設定される。また、アドレス２ＦＤ８Ｈには、プログラムコード２の最終アドレスの上位アドレスが設定される。なお、プログラムコードエリアを２つに分けない場合には、プログラムコードエンドアドレス２（ＫＰＣＥ２）のアドレス２ＦＤ７Ｈおよびアドレス２ＦＤ８Ｈに００００Ｈを設定するようにすればよい。
また、図１３に示すプログラムコードエンドアドレス（ＫＰＣＥ）、プログラムコードスタートアドレス２（ＫＰＣＳ２）およびプログラムコードエンドアドレス２（ＫＰＣＥ２）の設定内容は、ＩＡＴ回路５０６ａによってユーザプログラムが指定エリア内で正しく実行されているか否かを監視する際に参照される。すなわち、ＩＡＴ回路５０６ａは、００００Ｈからプログラムコードエンドアドレス（ＫＰＣＥ）で示されるアドレス、またはプログラムコードスタートアドレス２（ＫＰＣＳ２）で示されるアドレスからプログラムコードエンドアドレス２（ＫＰＣＥ２）で示されるアドレスまでの指定範囲でユーザプログラムが実行されているか否かを判定し、その指定範囲外でユーザプログラムが実行されていることを検出したことにもとづいてＩＡＴ信号を出力する。
プログラム管理エリアに記憶されるリセット設定（ＫＲＥＳ）は、内部リセット動作やウオッチドッグタイマ（ＷＤＴ）５０６ｂの動作許可／禁止の設定を示す。図１４は、リセット設定（ＫＲＥＳ）における設定内容の一例を示す説明図である。
リセット設定（ＫＲＥＳ）のビット［７］は、ウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号を入力したことや、ＩＡＴが発生したこと（ＩＡＴ回路５０６ａからのＩＡＴ信号を入力したとき）によって内部リセットが発生したときの動作設定のためのビットである。図１４に示す例では、リセット設定（ＫＲＥＳ）のビット［７］のビット値が”０”である場合には、タイムアウト信号やＩＡＴ信号を入力したときにユーザリセットが発生する。リセット設定（ＫＲＥＳ）のビット［７］のビット値が”１”である場合には、タイムアウト信号やＩＡＴ信号を入力したときにシステムリセットが発生する。
リセット設定（ＫＲＥＳ）のビット［６］は、ウオッチドッグタイマ（ＷＤＴ）５０６ｂの起動方法の設定のためのビットである。図１４に示す例では、リセット設定（ＫＲＥＳ）のビット［６］のビット値が”０”である場合には、ユーザプログラムによらず、リセット発生時にユーザモードに移行したことにもとづいて自動的にウオッチドッグタイマ（ＷＤＴ）５０６ｂが起動され時間計測が開始される。リセット設定（ＫＲＥＳ）のビット［６］のビット値が”１”である場合には、ユーザモードに移行した後、ソフトウェア（ユーザプログラム）によってウオッチドッグタイマ（ＷＤＴ）５０６ｂが起動されると時間計測が開始される。
リセット設定（ＫＲＥＳ）のビット［５−４］は、ウオッチドッグタイマ（ＷＤＴ）５０６ｂの基準クロック信号の設定のためのビットである。図１４に示す例では、ビット［５−４］に”００”が設定された場合には、基準クロック信号として２１５×ＴＳＣＬＫが選択される。のビット［５−４］に”０１”が設定された場合には、基準クロック信号として２１９×ＴＳＣＬＫが選択される。ビット［５−４］に”１０”が設定された場合には、基準クロック信号として２２２×ＴＳＣＬＫが選択される。ビット［５−４］に”１１”が設定された場合には、基準クロック信号として２２５×ＴＳＣＬＫが選択される。なお、ＳＣＬＫは、遊技制御用マイクロコンピュータ５６０の内部システムクロックであり、ＴＳＣＬＫは、１／ＳＣＬＫを示す。
リセット設定（ＫＲＥＳ）のビット［３−０］は、ウオッチドッグタイマ（ＷＤＴ）５０６ｂによる監視時間のタイムアウト時間の設定のためのビットである。具体的には、ウオッチドッグタイマ（ＷＤＴ）５０６ｂのタイムアウト時間は、リセット設定（ＫＲＥＳ）のビット［５−４］で選択される基準クロックに、リセット設定（ＫＲＥＳ）のビット［３−０］で設定される設定値を乗算した値になる。例えば、リセット設定（ＫＲＥＳ）のビット［３−０］に”１０００”が設定（すなわち、値「８」を設定）され、リセット設定（ＫＲＥＳ）のビット［５−４］に”００”が設定された場合には、タイムアウト時間は２１５×ＴＳＣＬＫ×８になり、リセット設定（ＫＲＥＳ）のビット［５−４］に”０１”が設定された場合には、タイムアウト時間は２１９×ＴＳＣＬＫ×８になり、リセット設定（ＫＲＥＳ）のビット［５−４］に”１０”が設定された場合には、タイムアウト時間は２２２×ＴＳＣＬＫ×８になり、リセット設定（ＫＲＥＳ）のビット［５−４］に”１１”が設定された場合には、タイムアウト時間は２２５×ＴＳＣＬＫ×８になる。
また、リセット設定（ＫＲＥＳ）のビット［３−０］に”１１１１”が設定（すなわち、値「１５」を設定）され、リセット設定（ＫＲＥＳ）のビット［５−４］に”００”が設定された場合には、タイムアウト時間は２１５×ＴＳＣＬＫ×１５になり、リセット設定（ＫＲＥＳ）のビット［５−４］に”０１”が設定された場合には、タイムアウト時間は２１９×ＴＳＣＬＫ×１５になり、リセット設定（ＫＲＥＳ）のビット［５−４］に”１０”が設定された場合には、タイムアウト時間は２２２×ＴＳＣＬＫ×１５になり、リセット設定（ＫＲＥＳ）のビット［５−４］に”１１”が設定された場合には、タイムアウト時間は２２５×ＴＳＣＬＫ×１５になる。なお、図１４には、内部システムクロックが１０．０ＭＨｚである場合と１２．０ＭＨｚである場合のタイムアウト時間の値の具体例も示されている。
また、ウオッチドッグタイマ（ＷＤＴ）５０６ｂを使用しないように設定する場合には、ＣＰＵ５６は、図１４に示すように、リセット設定（ＫＲＥＳ）のビット［３−０］に”００００”を設定する。ただし、リセット設定（ＫＲＥＳ）のビット［３−０］に”００００”がセットされてＷＤＴ５０６ｂが使用禁止状態に設定された場合であっても、ＣＰＵ５６は、リセット設定（ＫＲＥＳ）のビット［７］設定することによって、システムリセットするかユーザリセットとするかの設定を行うことが可能である。
プログラム管理エリアに記憶される１６ビット乱数初期設定１（ＫＲＬ１）、１６ビット乱数初期設定２（ＫＲＬ２）および１６ビット乱数初期設定３（ＫＲＬ３）は、１６ビット乱数回路５０８ｂの設定を示す。図１５は、１６ビット乱数初期設定１（ＫＲＬ１）のにおける設定内容の一例を示す説明図である。図１６は、１６ビット乱数初期設定２（ＫＲＬ２）のにおける設定内容の一例を示す説明図である。図１７は、１６ビット乱数初期設定３（ＫＲＬ３）のにおける設定内容の一例を示す説明図である。
図１５を用いて、１６ビット乱数初期設定１（ＫＲＬ１）における設定内容を説明する。１６ビット乱数初期設定１（ＫＲＬ１）のビット「７」は、４チャネルの１６ビット乱数回路５０８ｂのうち、チャネル１の１６ビット乱数回路５０８ｂの起動方法の設定のためのビットである。図１５に示す例では、１６ビット乱数初期設定１（ＫＲＬ１）のビット「７」のビット値が”０”である場合には、ユーザモードに移行した後、ソフトウェア（ユーザプログラム）によって乱数の最大値設定が行われることによって、チャネル１の１６ビット乱数回路５０８ｂが起動される。１６ビット乱数初期設定１（ＫＲＬ１）のビット「７」のビット値が”１”である場合には、ユーザプログラムによらず、リセット発生時にユーザモードに移行したことにもとづいて自動的にチャネル１の１６ビット乱数回路５０８ｂが起動される。
１６ビット乱数初期設定１（ＫＲＬ１）のビット「６」は、チャネル１の１６ビット乱数回路５０８ｂの更新クロックの設定のためのビットである。図１５に示す例では、１６ビット乱数初期設定１（ＫＲＬ１）のビット「６」のビット値が”０”である場合には、遊技制御用マイクロコンピュータ５６０の内部システムクロックが更新クロックとして用いられる。１６ビット乱数初期設定１（ＫＲＬ１）のビット「６」のビット値が”１”である場合には、遊技制御用マイクロコンピュータ５６０の外部から入力された外部クロック信号を２分周した信号が更新クロックとして用いられる。
なお、この実施の形態では、既に説明した乱数用クロック生成回路１１２が生成した乱数用クロックＲＣＬＫを乱数用外部クロック端子（ＲＣＫ端子）を介して入力し、その乱数用クロックＲＣＬＫを２分周した信号を更新クロックとして用いる。このことは、他のチャネルの１６ビット乱数回路５０８ｂや８ビット乱数回路５０８ａについても同様である。
１６ビット乱数初期設定１（ＫＲＬ１）のビット「５−４」は、チャネル１の１６ビット乱数回路５０８ｂが更新する乱数列を変更するか否かの設定のためのビットである。図１５に示す例では、１６ビット乱数初期設定１（ＫＲＬ１）のビット「５−４」のビット値が”００”である場合には、チャネル１の１６ビット乱数回路５０８ｂが更新する乱数列は変更されない。ビット「５−４」のビット値が”０１”である場合には、チャネル１の１６ビット乱数回路５０８ｂが更新する乱数列がソフトウェア（ユーザプログラム）で変更可能になる。ビット「５−４」のビット値が”１０”である場合には、チャネル１の１６ビット乱数回路５０８ｂが更新する乱数列が２周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。ビット「５−４」のビット値が”１１”である場合には、チャネル１の１６ビット乱数回路５０８ｂが更新する乱数列が１周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。
１６ビット乱数初期設定１（ＫＲＬ１）のビット「３」は、４チャネルの１６ビット乱数回路５０８ｂのうち、チャネル０の１６ビット乱数回路５０８ｂの起動方法の設定のためのビットである。図１５に示す例では、１６ビット乱数初期設定１（ＫＲＬ１）のビット「３」のビット値が”０”である場合には、ユーザモードに移行した後、ソフトウェア（ユーザプログラム）によって乱数の最大値設定が行われることによって、チャネル０の１６ビット乱数回路５０８ｂが起動される。ビット「３」のビット値が”１”である場合には、ユーザプログラムによらず、リセット発生時にユーザモードに移行することにもとづいて自動的にチャネル０の１６ビット乱数回路５０８ｂが起動される。
１６ビット乱数初期設定１（ＫＲＬ１）のビット「２」は、チャネル０の１６ビット乱数回路５０８ｂの更新クロックの設定のためのビットである。図１５に示す例では、１６ビット乱数初期設定１（ＫＲＬ１）のビット「２」のビット値が”０”である場合には、遊技制御用マイクロコンピュータ５６０の内部システムクロックが更新クロックとして用いられる。ビット「２」のビット値が”１”である場合には、遊技制御用マイクロコンピュータ５６０の外部から入力された外部クロック信号を２分周した信号が更新クロックとして用いられる。
１６ビット乱数初期設定１（ＫＲＬ１）のビット「１−０」は、チャネル０の１６ビット乱数回路５０８ｂが更新する乱数列を変更するか否かの設定のためのビットである。図１５に示す例では、１６ビット乱数初期設定１（ＫＲＬ１）のビット「１−０」のビット値が”００”である場合には、チャネル０の１６ビット乱数回路５０８ｂが更新する乱数列は変更されない。ビット「１−０」のビット値が”０１”である場合には、チャネル０の１６ビット乱数回路５０８ｂが更新する乱数列をソフトウェア（ユーザプログラム）によって変更可能になる。ビット「１−０」のビット値が”１０”である場合には、チャネル０の１６ビット乱数回路５０８ｂが更新する乱数列が２周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。ビット「１−０」のビット値が”１１”である場合には、チャネル０の１６ビット乱数回路５０８ｂが更新する乱数列が１周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。
次に、図１６を用いて、１６ビット乱数初期設定２（ＫＲＬ２）における設定内容を説明する。１６ビット乱数初期設定２（ＫＲＬ２）のビット「７」は、４チャネルの１６ビット乱数回路５０８ｂのうち、チャネル３の１６ビット乱数回路５０８ｂの起動方法の設定のためのビットである。図１６に示す例では、１６ビット乱数初期設定２（ＫＲＬ２）のビット「７」のビット値が”０”である場合には、ユーザモードに移行した後、ソフトウェア（ユーザプログラム）によって乱数の最大値設定が行われたことによって、チャネル３の１６ビット乱数回路５０８ｂが起動される。１６ビット乱数初期設定２（ＫＲＬ２）のビット「７」のビット値が”１”である場合には、ユーザプログラムによらず、リセット発生時にユーザモードに移行したことにもとづいて自動的にチャネル３の１６ビット乱数回路５０８ｂが起動される。
１６ビット乱数初期設定２（ＫＲＬ２）のビット「６」は、チャネル３の１６ビット乱数回路５０８ｂの更新クロックの設定のためのビットである。図１６に示す例では、１６ビット乱数初期設定２（ＫＲＬ２）のビット「６」のビット値が”０”である場合には、遊技制御用マイクロコンピュータ５６０の内部システムクロックを更新クロックとして用いる。１６ビット乱数初期設定２（ＫＲＬ２）のビット「６」のビット値が”１”である場合には、遊技制御用マイクロコンピュータ５６０の外部から入力された外部クロック信号を２分周した信号を更新クロックとして用いる。
１６ビット乱数初期設定２（ＫＲＬ２）のビット「５−４」は、チャネル３の１６ビット乱数回路５０８ｂが更新する乱数列を変更するか否かの設定のためのビットである。図１６に示す例では、１６ビット乱数初期設定２（ＫＲＬ２）のビット「５−４」のビット値が”００”である場合には、チャネル３の１６ビット乱数回路５０８ｂが更新する乱数列は変更されない。また、１６ビット乱数初期設定２（ＫＲＬ２）のビット「５−４」のビット値が”０１”である場合には、チャネル３の１６ビット乱数回路５０８ｂが更新する乱数列をソフトウェア（ユーザプログラム）で変更できる。また、１６ビット乱数初期設定２（ＫＲＬ２）のビット「５−４」のビット値が”１０”である場合には、チャネル３の１６ビット乱数回路５０８ｂが更新する乱数列が２周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。また、１６ビット乱数初期設定２（ＫＲＬ２）のビット「５−４」のビット値が”１１”である場合には、チャネル３の１６ビット乱数回路５０８ｂが更新する乱数列が１周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。
１６ビット乱数初期設定２（ＫＲＬ２）のビット「３」は、４チャネルの１６ビット乱数回路５０８ｂのうち、チャネル２の１６ビット乱数回路５０８ｂの起動方法の設定のためのビットである。図１６に示す例では、１６ビット乱数初期設定２（ＫＲＬ２）のビット「３」のビット値が”０”である場合には、ユーザモードに移行した後、ソフトウェア（ユーザプログラム）で乱数の最大値設定が行われたことによって、チャネル２の１６ビット乱数回路５０８ｂが起動される。１６ビット乱数初期設定２（ＫＲＬ２）のビット「３」のビット値が”１”である場合には、ユーザプログラムによらず、リセット発生時にユーザモードに移行したことにもとづいて自動的にチャネル２の１６ビット乱数回路５０８ｂが起動される。
１６ビット乱数初期設定２（ＫＲＬ２）のビット「２」は、チャネル２の１６ビット乱数回路５０８ｂの更新クロックの設定のためのビットである。図１６に示す例では、１６ビット乱数初期設定２（ＫＲＬ２）のビット「２」のビット値が”０”である場合には、遊技制御用マイクロコンピュータ５６０の内部システムクロックを更新クロックとして用いる。１６ビット乱数初期設定２（ＫＲＬ２）のビット「２」のビット値が”１”である場合には、遊技制御用マイクロコンピュータ５６０の外部から入力された外部クロック信号を２分周した信号を更新クロックとして用いる。
１６ビット乱数初期設定２（ＫＲＬ２）のビット「１−０」は、チャネル２の１６ビット乱数回路５０８ｂが更新する乱数列を変更するか否かの設定のためのビットである。図１６に示す例では、１６ビット乱数初期設定２（ＫＲＬ２）のビット「１−０」のビット値が”００”である場合には、チャネル２の１６ビット乱数回路５０８ｂが更新する乱数列は変更されない。また、１６ビット乱数初期設定２（ＫＲＬ２）のビット「１−０」のビット値が”０１”である場合には、チャネル２の１６ビット乱数回路５０８ｂが更新する乱数列をソフトウェア（ユーザプログラム）で変更できる。また、１６ビット乱数初期設定２（ＫＲＬ２）のビット「１−０」のビット値が”１０”である場合には、チャネル２の１６ビット乱数回路５０８ｂが更新する乱数列が２周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。また、１６ビット乱数初期設定２（ＫＲＬ２）のビット「１−０」のビット値が”１１”である場合には、チャネル２の１６ビット乱数回路５０８ｂが更新する乱数列が１周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。
次に、図１７を用いて、１６ビット乱数初期設定３（ＫＲＬ３）のにおける設定内容を説明する。１６ビット乱数初期設定３（ＫＲＬ３）のビット「７」は、４チャネルの１６ビット乱数回路５０８ｂのうち、チャネル３の１６ビット乱数回路５０８ｂの１周目からのスタート値の設定のためのビットである。図１７に示す例では、１６ビット乱数初期設定３（ＫＲＬ３）のビット「７」のビット値が”０”である場合には、乱数更新の１周目のスタート値として０００１Ｈが用いられる。１６ビット乱数初期設定３（ＫＲＬ３）のビット「７」のビット値が”１”である場合には、乱数更新の１周目のスタート値として遊技制御用マイクロコンピュータ５６０のＩＤナンバをもとにした値が用いられる。遊技制御用マイクロコンピュータ５６０のＩＤナンバはチップごとに異なることから、スタート値としてＩＤナンバをもとにした値を用いることによって、乱数の更新タイミングを予測しにくくすることができ、乱数の更新タイミングを狙って不正に大当りを発生させるような行為を防止することができる。なお、ＩＤナンバをもとにした値として、ＩＤナンバそのものを用いてもよいし、ＩＤナンバに所定の演算（例えば、所定値を加算したり減算したりした値）を用いてもよい。
１６ビット乱数初期設定３（ＫＲＬ３）のビット「６」は、チャネル３の１６ビット乱数回路５０８ｂのスタート値をシステムリセットごとに変更するか否かの設定のためのビットである。図１７に示す例では、１６ビット乱数初期設定３（ＫＲＬ３）のビット「６」のビット値が”０”である場合には、システムリセット時にスタート値の変更は行わない。１６ビット乱数初期設定３（ＫＲＬ３）のビット「６」のビット値が”１”である場合には、システムリセットごとにスタート値を変更する。
１６ビット乱数初期設定３（ＫＲＬ３）のビット「５」は、４チャネルの１６ビット乱数回路５０８ｂのうち、チャネル２の１６ビット乱数回路５０８ｂの１周目からのスタート値の設定のためのビットである。図１７に示す例では、１６ビット乱数初期設定３（ＫＲＬ３）のビット「５」のビット値が”０”である場合には、乱数更新の１周目のスタート値として０００１Ｈが用いられる。１６ビット乱数初期設定３（ＫＲＬ３）のビット「５」のビット値が”１”である場合には、乱数更新の１周目のスタート値として遊技制御用マイクロコンピュータ５６０のＩＤナンバをもとにした値が用いられる。
１６ビット乱数初期設定３（ＫＲＬ３）のビット「４」は、チャネル２の１６ビット乱数回路５０８ｂのスタート値をシステムリセットごとに変更するか否かの設定のためのビットである。図１７に示す例では、１６ビット乱数初期設定３（ＫＲＬ３）のビット「４」のビット値が”０”である場合には、システムリセット時にスタート値の変更は行わない。１６ビット乱数初期設定３（ＫＲＬ３）のビット「６」のビット値が”１”である場合には、システムリセットごとにスタート値を変更する。
１６ビット乱数初期設定３（ＫＲＬ３）のビット「３」は、４チャネルの１６ビット乱数回路５０８ｂのうち、チャネル１の１６ビット乱数回路５０８ｂの１周目からのスタート値の設定のためのビットである。図１７に示す例では、１６ビット乱数初期設定３（ＫＲＬ３）のビット「３」のビット値が”０”である場合には、乱数更新の１周目のスタート値として０００１Ｈが用いられる。１６ビット乱数初期設定３（ＫＲＬ３）のビット「３」のビット値が”１”である場合には、乱数更新の１周目のスタート値として遊技制御用マイクロコンピュータ５６０のＩＤナンバをもとにした値が用いられる。
１６ビット乱数初期設定３（ＫＲＬ３）のビット「２」は、チャネル１の１６ビット乱数回路５０８ｂのスタート値をシステムリセットごとに変更するか否かの設定のためのビットである。図１７に示す例では、１６ビット乱数初期設定３（ＫＲＬ３）のビット「２」のビット値が”０”である場合には、システムリセット時にスタート値の変更は行わない。１６ビット乱数初期設定３（ＫＲＬ３）のビット「２」のビット値が”１”である場合には、システムリセットごとにスタート値を変更する。
１６ビット乱数初期設定３（ＫＲＬ３）のビット「１」は、４チャネルの１６ビット乱数回路５０８ｂのうち、チャネル０の１６ビット乱数回路５０８ｂの１周目からのスタート値の設定のためのビットである。図１７に示す例では、１６ビット乱数初期設定３（ＫＲＬ３）のビット「１」のビット値が”０”である場合には、乱数更新の１周目のスタート値として０００１Ｈが用いられる。１６ビット乱数初期設定３（ＫＲＬ３）のビット「１」のビット値が”１”である場合には、乱数更新の１周目のスタート値として遊技制御用マイクロコンピュータ５６０のＩＤナンバをもとにした値が用いられる。
１６ビット乱数初期設定３（ＫＲＬ３）のビット「０」は、チャネル０の１６ビット乱数回路５０８ｂのスタート値をシステムリセットごとに変更するか否かの設定のためのビットである。図１７に示す例では、１６ビット乱数初期設定３（ＫＲＬ３）のビット「０」のビット値が”０”である場合には、システムリセット時にスタート値の変更は行わない。１６ビット乱数初期設定３（ＫＲＬ３）のビット「０」のビット値が”１”である場合には、ＣＰＵ５６は、システムリセットごとにスタート値を変更する。
プログラム管理エリアに記憶される８ビット乱数初期設定１（ＫＲＳ１）および８ビット乱数初期設定２（ＫＲＳ２）は、８ビット乱数回路５０８ａの設定を示す。図１８は、８ビット乱数初期設定１（ＫＲＳ１）のにおける設定内容の一例を示す説明図である。図１９は、８ビット乱数初期設定２（ＫＲＳ２）のにおける設定内容の一例を示す説明図である。
図１８を用いて、８ビット乱数初期設定１（ＫＲＳ１）における設定内容を説明する。８ビット乱数初期設定１（ＫＲＳ１）のビット「７」は、４チャネルの８ビット乱数回路５０８ａのうち、チャネル１の８ビット乱数回路５０８ａの起動方法の設定のためのビットである。図１８に示す例では、８ビット乱数初期設定１（ＫＲＳ１）のビット「７」のビット値が”０”である場合には、ユーザモードに移行した後、ソフトウェア（ユーザプログラム）で乱数の最大値設定が行われたことによって、チャネル１の８ビット乱数回路５０８ａが起動される。８ビット乱数初期設定１（ＫＲＳ１）のビット「７」のビット値が”１”である場合には、ユーザプログラムによらず、リセット発生時にユーザモードに移行したことにもとづいて自動的にチャネル１の８ビット乱数回路５０８ａが起動される。
８ビット乱数初期設定１（ＫＲＳ１）のビット「６」は、チャネル１の８ビット乱数回路５０８ａの更新クロックの設定のためのビットである。図１８に示す例では、８ビット乱数初期設定１（ＫＲＳ１）のビット「６」のビット値が”０”である場合には、遊技制御用マイクロコンピュータ５６０の内部システムクロックを更新クロックとして用いる。８ビット乱数初期設定１（ＫＲＳ１）のビット「６」のビット値が”１”である場合には、遊技制御用マイクロコンピュータ５６０の外部から入力された外部クロック信号を２分周した信号を更新クロックとして用いる。
８ビット乱数初期設定１（ＫＲＳ１）のビット「５−４」は、チャネル１の８ビット乱数回路５０８ａが更新する乱数列を変更するか否かの設定のためのビットである。図１８に示す例では、８ビット乱数初期設定１（ＫＲＳ１）のビット「５−４」のビット値が”００”である場合には、チャネル１の８ビット乱数回路５０８ａが更新する乱数列は変更されない。また、８ビット乱数初期設定１（ＫＲＳ１）のビット「５−４」のビット値が”０１”である場合には、チャネル１の８ビット乱数回路５０８ａが更新する乱数列をソフトウェア（ユーザプログラム）で変更できる。また、８ビット乱数初期設定１（ＫＲＳ１）のビット「５−４」のビット値が”１０”である場合には、チャネル１の８ビット乱数回路５０８ａが更新する乱数列が２周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。また、８ビット乱数初期設定１（ＫＲＳ１）のビット「５−４」のビット値が”１１”である場合には、チャネル１の８ビット乱数回路５０８ａが更新する乱数列が１周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。
８ビット乱数初期設定１（ＫＲＳ１）のビット「３」は、４チャネルの８ビット乱数回路５０８ａのうち、チャネル０の８ビット乱数回路５０８ａの起動方法の設定のためのビットである。図１８に示す例では、８ビット乱数初期設定１（ＫＲＳ１）のビット「３」のビット値が”０”である場合には、ユーザモードに移行した後、ソフトウェア（ユーザプログラム）で乱数の最大値設定が行われたことにより、チャネル０の８ビット乱数回路５０８ａが起動される。８ビット乱数初期設定１（ＫＲＳ１）のビット「３」のビット値が”１”である場合には、ユーザプログラムによらず、リセット発生時にユーザモードに移行したことにもとづいて自動的にチャネル０の８ビット乱数回路５０８ａが起動される。
８ビット乱数初期設定１（ＫＲＳ１）のビット「２」は、チャネル０の８ビット乱数回路５０８ａの更新クロックの設定のためのビットである。図１８に示す例では、８ビット乱数初期設定１（ＫＲＳ１）のビット「２」のビット値が”０”である場合には、遊技制御用マイクロコンピュータ５６０の内部システムクロックを更新クロックとして用いる。８ビット乱数初期設定１（ＫＲＳ１）のビット「２」のビット値が”１”である場合には、遊技制御用マイクロコンピュータ５６０の外部から入力された外部クロック信号を２分周した信号を更新クロックとして用いる。
８ビット乱数初期設定１（ＫＲＳ１）のビット「１−０」は、チャネル０の８ビット乱数回路５０８ａが更新する乱数列を変更するか否かの設定のためのビットである。図１８に示す例では、８ビット乱数初期設定１（ＫＲＳ１）のビット「１−０」のビット値が”００”である場合には、チャネル０の８ビット乱数回路５０８ａが更新する乱数列は変更されない。また、８ビット乱数初期設定１（ＫＲＳ１）のビット「１−０」のビット値が”０１”である場合には、チャネル０の８ビット乱数回路５０８ａが更新する乱数列をソフトウェア（ユーザプログラム）で変更できる。また、８ビット乱数初期設定１（ＫＲＳ１）のビット「１−０」のビット値が”１０”である場合には、チャネル０の８ビット乱数回路５０８ａが更新する乱数列が２周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。また、８ビット乱数初期設定１（ＫＲＳ１）のビット「１−０」のビット値が”１１”である場合には、チャネル０の８ビット乱数回路５０８ａが更新する乱数列が１周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。
次に、図１９を用いて、８ビット乱数初期設定２（ＫＲＳ２）における設定内容を説明する。８ビット乱数初期設定２（ＫＲＳ２）のビット「７」は、４チャネルの８ビット乱数回路５０８ａのうち、チャネル３の８ビット乱数回路５０８ａの起動方法の設定のためのビットである。図１９に示す例では、８ビット乱数初期設定２（ＫＲＳ２）のビット「７」のビット値が”０”である場合には、ユーザモードに移行した後、ソフトウェア（ユーザプログラム）で乱数の最大値設定が行われたことによって、チャネル３の８ビット乱数回路５０８ａが起動される。８ビット乱数初期設定２（ＫＲＳ２）のビット「７」のビット値が”１”である場合には、ユーザプログラムによらず、リセット発生時にユーザモードに移行したことにもとづいて自動的にチャネル３の８ビット乱数回路５０８ａが起動される。
８ビット乱数初期設定２（ＫＲＳ２）のビット「６」は、チャネル３の８ビット乱数回路５０８ａの更新クロックの設定のためのビットである。図１９に示す例では、８ビット乱数初期設定２（ＫＲＳ２）のビット「６」のビット値が”０”である場合には、遊技制御用マイクロコンピュータ５６０の内部システムクロックを更新クロックとして用いる。８ビット乱数初期設定２（ＫＲＳ２）のビット「６」のビット値が”１”である場合には、遊技制御用マイクロコンピュータ５６０の外部から入力された外部クロック信号を２分周した信号を更新クロックとして用いる。
８ビット乱数初期設定２（ＫＲＳ２）のビット「５−４」は、チャネル３の８ビット乱数回路５０８ａが更新する乱数列を変更するか否かの設定のためのビットである。図１９に示す例では、８ビット乱数初期設定２（ＫＲＳ２）のビット「５−４」のビット値が”００”である場合には、チャネル３の８ビット乱数回路５０８ａが更新する乱数列は変更されない。また、８ビット乱数初期設定２（ＫＲＳ２）のビット「５−４」のビット値が”０１”である場合には、チャネル３の８ビット乱数回路５０８ａが更新する乱数列をソフトウェア（ユーザプログラム）で変更できる。また、８ビット乱数初期設定２（ＫＲＳ２）のビット「５−４」のビット値が”１０”である場合には、チャネル３の８ビット乱数回路５０８ａが更新する乱数列が２周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。また、８ビット乱数初期設定２（ＫＲＳ２）のビット「５−４」のビット値が”１１”である場合には、チャネル３の８ビット乱数回路５０８ａが更新する乱数列が１周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。
８ビット乱数初期設定２（ＫＲＳ２）のビット「３」は、４チャネルの８ビット乱数回路５０８ａのうち、チャネル２の８ビット乱数回路５０８ａの起動方法の設定のためのビットである。図１９に示す例では、８ビット乱数初期設定２（ＫＲＳ２）のビット「３」のビット値が”０”である場合には、ユーザモードに移行した後、ソフトウェア（ユーザプログラム）で乱数の最大値設定が行われたことによって、チャネル２の８ビット乱数回路５０８ａが起動される。８ビット乱数初期設定２（ＫＲＳ２）のビット「３」のビット値が”１”である場合には、ユーザプログラムによらず、リセット発生時にユーザモードに移行したことにもとづいて自動的にチャネル２の８ビット乱数回路５０８ａが起動される。
８ビット乱数初期設定２（ＫＲＳ２）のビット「２」は、チャネル２の８ビット乱数回路５０８ａの更新クロックの設定のためのビットである。図１９に示す例では、８ビット乱数初期設定２（ＫＲＳ２）のビット「２」のビット値が”０”である場合には、遊技制御用マイクロコンピュータ５６０の内部システムクロックを更新クロックとして用いる。８ビット乱数初期設定２（ＫＲＳ２）のビット「２」のビット値が”１”である場合には、遊技制御用マイクロコンピュータ５６０の外部から入力された外部クロック信号を２分周した信号を更新クロックとして用いる。
８ビット乱数初期設定２（ＫＲＳ２）のビット「１−０」は、チャネル２の８ビット乱数回路５０８ａが更新する乱数列を変更するか否かの設定のためのビットである。図１９に示す例では、８ビット乱数初期設定２（ＫＲＳ２）のビット「１−０」のビット値が”００”である場合には、チャネル２の８ビット乱数回路５０８ａが更新する乱数列は変更されない。また、８ビット乱数初期設定２（ＫＲＳ２）のビット「１−０」のビット値が”０１”である場合には、チャネル２の８ビット乱数回路５０８ａが更新する乱数列をソフトウェア（ユーザプログラム）で変更できる。また、８ビット乱数初期設定２（ＫＲＳ２）のビット「１−０」のビット値が”１０”である場合には、チャネル２の８ビット乱数回路５０８ａが更新する乱数列が２周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。また、８ビット乱数初期設定２（ＫＲＳ２）のビット「１−０」のビット値が”１１”である場合には、チャネル２の８ビット乱数回路５０８ａが更新する乱数列が１周目から自動的に変更され、以後、乱数列が一巡するごとに自動的に乱数列が変更される。
なお、８ビット乱数回路５０８ａに関しては、１６ビット乱数回路５０８ｂとは異なり、図１７に示したようなスタート値の設定を行う機能はない。
プログラム管理エリアに記憶されるセキュリティ時間設定（ＫＳＥＳ）は、セキュリティモードを延長する時間の設定を示す。図２０は、セキュリティ時間設定（ＫＳＥＳ）における設定内容の一例を示す説明図である。
セキュリティ時間設定（ＫＳＥＳ）のビット［７−６］は、セキュリティモード時間をランダムに延長する時間の設定のためのビットである。図２０に示す例では、セキュリティ時間設定（ＫＳＥＳ）のビット［７−６］に”０１”が設定された場合には、セキュリティモード時間をランダムに延長するモードとして、ショートモードが設定され、具体的には、内部システムクロックが１０．０ＭＨｚである場合には０〜０．８１６ｍｓの範囲の時間がランダムに延長され、内部システムクロックが１２．０ＭＨｚである場合には０〜０．５１ｍｓの範囲の時間がランダムに延長される。また、セキュリティ時間設定（ＫＳＥＳ）のビット［７−６］に”１０”が設定された場合には、セキュリティモード時間をランダムに延長するモードとして、ミドルモードが設定され、具体的には、内部システムクロックが１０．０ＭＨｚである場合には０〜２６．１１２ｍｓの範囲の時間がランダムに延長され、内部システムクロックが１２．０ＭＨｚである場合には０〜１６．３２ｍｓの範囲の時間がランダムに延長される。また、セキュリティ時間設定（ＫＳＥＳ）のビット［７−６］に”１１”が設定された場合には、セキュリティモード時間をランダムに延長するモードとして、ロングモードが設定され、具体的には、内部システムクロックが１０．０ＭＨｚである場合には０〜８３５．５８４ｍｓの範囲の時間がランダムに延長され、内部システムクロックが１２．０ＭＨｚである場合には０〜５２２．２４ｍｓの範囲の時間がランダムに延長される。
なお、セキュリティモード時間のランダム延長を行わないように設定する場合、図２０に示すように、セキュリティ時間設定（ＫＳＥＳ）のビット［７−６］に”００”を設定するようにすればよい。
セキュリティ時間設定（ＫＳＥＳ）のビット［５］は、セキュリティモード時間を固定延長する時間の基準クロック信号の設定のためのビットである。図２０に示す例では、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”０”が設定された場合には、基準クロック信号として２２２×ＴＳＣＬＫが選択される。また、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”１”が設定された場合には、基準クロック信号として２２４×ＴＳＣＬＫが選択される。
セキュリティ時間設定（ＫＳＥＳ）のビット［４−０］は、セキュリティモード時間を固定で延長する時間の設定のためのビットである。具体的には、セキュリティモード時間の固定延長時間は、セキュリティ時間設定（ＫＳＥＳ）のビット［５］で選択した基準クロックに、セキュリティ時間設定（ＫＳＥＳ）のビット［４−０］で設定した設定値を乗算した値になる。例えば、セキュリティ時間設定（ＫＳＥＳ）のビット［４−０］に”００００１”を設定（すなわち、値「１」を設定）し、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”０”を設定した場合には、固定延長時間は２２２×ＴＳＣＬＫ×１になり、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”１”を設定した場合には、固定延長時間は２２４×ＴＳＣＬＫ×１になる。
また、セキュリティ時間設定（ＫＳＥＳ）のビット［４−０］に”０１０００”を設定（すなわち、値「８」を設定）し、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”０”を設定した場合には、固定延長時間は２２２×ＴＳＣＬＫ×８になり、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”１”を設定した場合には、固定延長時間は２２４×ＴＳＣＬＫ×８になる。また、セキュリティ時間設定（ＫＳＥＳ）のビット［４−０］に”１００００”を設定（すなわち、値「１６」を設定）し、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”０”を設定した場合には、固定延長時間は２２２×ＴＳＣＬＫ×１６になり、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”１”を設定した場合には、固定延長時間は２２４×ＴＳＣＬＫ×１６になる。また、セキュリティ時間設定（ＫＳＥＳ）のビット［４−０］に”１１１１１”を設定（すなわち、値「３１」を設定）し、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”０”を設定した場合には、固定延長時間は２２２×ＴＳＣＬＫ×３１になり、セキュリティ時間設定（ＫＳＥＳ）のビット［５］に”１”を設定した場合には、固定延長時間は２２４×ＴＳＣＬＫ×３１になる。なお、図２０には、内部システムクロックが１０．０ＭＨｚである場合の固定延長時間の値と１２．０ＭＨｚである場合の固定延長時間の値の具体例も示されている。
なお、セキュリティモード時間の固定延長を行わないように設定する場合、図２０に示すように、セキュリティ時間設定（ＫＳＥＳ）のビット［４−０］に”０００００”を設定するようにすればよい。
図２０に示すように、セキュリティモード時間は、セキュリティ時間設定（ＫＳＥＳ）のビット［７−６］の設定によるランダム延長と、セキュリティ時間設定（ＫＳＥＳ）のビット［５−０］の設定による固定延長との２種類の方法で延長設定が可能である。そして、これら２種類の方法で設定された時間の加算時間が最終的なセキュリティモード時間の延長時間になる。
プログラム管理エリアに記憶される乱数クロック監視設定（ＫＲＣＳ）は、乱数用外部クロック端子（ＲＣＫ端子）から入力された外部クロック信号の監視周波数の設定を示す。図２１は、乱数クロック監視設定（ＫＲＣＳ）における設定内容の一例を示す説明図である。
乱数クロック監視設定（ＫＲＣＳ）のビット［７−２］は、固定ビット（すなわち、特に設定に使用しないビット）であり、全ビットが”０”である。
乱数クロック監視設定（ＫＲＣＳ）のビット［１−０］は、乱数を更新するためのクロックとして、乱数用外部クロック端子（ＲＣＫ端子）から入力された外部クロック信号を選択した場合に、その入力クロックの周波数異常の検出対象とする周波数の設定のためのビットである。図２１に示す例では、乱数クロック監視設定（ＫＲＣＳ）のビット［１−０］に”００”が設定された場合には、監視周波数としてＳＣＬＫ（内部システムクロック）の周波数未満を設定する。また、乱数クロック監視設定（ＫＲＣＳ）のビット［１−０］に”０１”が設定された場合には、監視周波数としてＳＣＬＫ（内部システムクロック）／２の周波数未満を設定する。また、乱数クロック監視設定（ＫＲＣＳ）のビット［１−０］に”１０”が設定された場合には、監視周波数としてＳＣＬＫ（内部システムクロック）／２２の周波数未満を設定する。また、乱数クロック監視設定（ＫＲＣＳ）のビット［１−０］に”１１”が設定された場合には、監視周波数としてＳＣＬＫ（内部システムクロック）／２３の周波数未満を設定する。
なお、乱数用外部クロック端子（ＲＣＫ端子）から入力された外部クロック信号の監視周波数の異常を検出した場合には、内部情報レジスタ（ＣＩＦ：図２２参照）のビット３に”１”がセットされる。
なお、この実施の形態では、遊技制御用マイクロコンピュータ５６０は、８ビット乱数回路５０８ａと１６ビット乱数回路５０８ｂとのうち、１６ビット乱数回路５０８ｂの動作異常（外部クロック周波数異常および更新異常）を検出する機能を備えている。具体的には、遊技制御用マイクロコンピュータ５６０は、乱数更新用クロックとして乱数用外部クロック端子（ＲＣＫ端子）から入力された外部クロック信号が選択されている場合に、乱数クロック監視設定（ＫＲＣＳ）で設定されている監視周波数にもとづいて、外部クロック信号の周波数が低下したか否かを検出し、外部クロック信号の周波数が低下（外部クロック周波数異常）を検出した場合には、内部情報レジスタ（ＣＩＦ）のビット３に”１”をセットする。
また、遊技制御用マイクロコンピュータ５６０は、１６ビット乱数回路５０８ｂの乱数の更新状態を監視する機能を備え、更新状態に異常を検出すると（例えば、乱数値が同じ値のまま更新されなくなったり、通常は乱数値が１つずつカウントアップされていくのに乱数値のカウント値がいきなり２以上の値増加した状態を検出したりすると）、内部情報レジスタ（ＣＩＦ）のビット７〜４のうちの対応するビットに”１”をセットする。
なお、この実施の形態では、乱数クロック監視設定（ＫＲＣＳ）を用いて設定を行うことによって、１６ビット乱数回路５０８ｂの動作異常の検出に関して、監視対象の外部クロック信号の監視周波数が設定されるが、外部クロック周波数異常の検出自体を行うか否かを設定可能にしたり、更新異常の検出自体を行うか否かを設定可能にしたりしてもよい。その場合、外部クロック周波数異常の検出自体を行うか否かの設定と、更新異常の検出自体を行うか否かの設定とを独立して行えるようにしてもよいし、両方の設定を一括して有効とするか無効とするかのみ行えるようにしてもよい。
また、外部クロック周波数異常の検出自体を行うか否かや更新異常の検出自体を行うか否かを設定可能とするために、例えば、乱数回路自体を起動するか否かを設定し、乱数回路を起動しないように設定した場合には、事実上、外部クロック周波数異常の検出や更新異常の検出を行えないので、外部クロック周波数異常の検出や更新異常の検出を行わないように設定したことになる。このように、外部クロック周波数異常の検出自体を行うか否かや更新異常の検出自体を行うか否かの設定は、乱数回路自体を起動するか否かを設定することによって実現することも含む概念である。
また、この実施の形態では、乱数用クロック生成回路１１２から専用の乱数用クロックＲＣＬＫが乱数回路５０８ａ，５０８ｂに入力されるが、例えば、制御用クロック生成回路１１１からの制御用クロックＣＣＬＫを入力するなど専用の乱数用クロックＲＣＬＫ以外のクロックを入力する場合であっても、外部クロック周波数異常の検出や更新異常の検出を行うことが可能である。なお、乱数回路の更新異常の検出に関して、乱数用クロック生成回路１１２から専用の乱数用クロックＲＣＬＫ用いて乱数更新する場合と、制御用クロック生成回路１１１からの制御用クロックＣＣＬＫなど他のクロックを用いて乱数更新する場合とのいずれか一方の場合のみ設定可能に構成してもよい。
また、この実施の形態では、外部クロック周波数の異常の検出を行い、遊技制御用マイクロコンピュータ５６０の内部システムクロックＳＣＬＫの周波数については特に異常の検出を行っていないが、その理由は以下のとおりである。すなわち、乱数更新に内部システムクロックＳＣＬＫを用いる場合には、内部システムクロックＳＣＬＫに異常が発生しているような状況では、ＣＰＵ５６自体の動作が停止している筈であるので、ＣＰＵ５６が動作しているのに乱数の更新だけが停止しているような事態が生ずることはなく、何らかの問題が生ずるおそれがないが、乱数更新に外部クロック信号を用いる場合には、ＣＰＵ５６が動作しているのに乱数の更新だけが停止しているような事態が生ずる可能性がある。
図６に示す遊技制御用マイクロコンピュータ５６０が備える外部バスインタフェース５０１は、遊技制御用マイクロコンピュータ５６０を構成するチップの外部バスと内部バスとのインタフェース機能や、アドレスバス、データバスおよび各制御信号の方向制御機能などを有するバスインタフェースである。例えば、外部バスインタフェース５０１は、遊技制御用マイクロコンピュータ５６０に外付けされた外部メモリや外部入出力装置などに接続され、これらの外部装置との間でアドレス信号やデータ信号、各種の制御信号などを送受信するものであればよい。
遊技制御用マイクロコンピュータ５６０が備えるクロック回路５０２は、例えば制御用外部クロック端子ＥＸに入力される発振信号を２分周することなどによって、内部システムクロックＳＣＬＫを生成する回路である。なお、生成された内部システムクロックは、外部出力端子（ＣＬＫＯ端子）から外部に出力される。
遊技制御用マイクロコンピュータ５６０が備える照合用ブロック５０３は、外部の照合機と接続し、チップの照合を行う機能を備える。
遊技制御用マイクロコンピュータ５６０が備える固有情報記憶回路５０４は、例えば遊技制御用マイクロコンピュータ５６０の内部情報である複数種類の固有情報を記憶する回路である。一例として、固有情報記憶回路５０４は、ＲＯＭコード、チップ個別ナンバー、ＩＤナンバーといった３種類の固有情報を記憶する。ＲＯＭ５４コードは、ＲＯＭ５４の所定領域における記憶データから生成される４バイトの数値であり、生成方法の異なる４つの数値が準備されればよい。チップ個別ナンバーは、遊技制御用マイクロコンピュータ５６０の製造時に付与される４バイトの番号であり、遊技制御用マイクロコンピュータ５６０を構成するチップ毎に異なる数値である。ＩＤナンバーは、遊技制御用マイクロコンピュータ５６０の製造時に付与される８バイトの番号であり、遊技制御用マイクロコンピュータ５６０を構成するチップ毎に異なる数値である。チップ個別ナンバーはユーザプログラムから読み取ることができるが、ＩＤナンバーはユーザプログラムから読み取ることができないように設定されていればよい。なお、固有情報記憶回路５０４は、ＲＯＭ５４に含まれるようにしてもよい。また、固有情報記憶回路５０４は、ＣＰＵ５６（具体的には、内蔵レジスタ）に含まれるようにしてもよい。
遊技制御用マイクロコンピュータ５６０が備える演算回路５０５は、乗算および除算を行う回路である。
遊技制御用マイクロコンピュータ５６０が備えるリセット／割込みコントローラ５０６は、遊技制御用マイクロコンピュータ５６０の内部や外部で発生する各種リセット（具体的には、リセット信号）や割込み要求を制御するための回路である。リセット／割込みコントローラ５０６が制御するリセットには、システムリセットとユーザリセットが含まれている。システムリセットは、外部システムリセット端子ＸＳＲＳＴに一定の期間にわたりローレベル信号が入力されたときに発生するリセットである。なお、この実施の形態では、リセット設定（ＫＲＥＳ）の設定によって、ウォッチドッグタイマ（ＷＤＴ）のタイムアウト信号が発生したときや、指定エリア外走行禁止（ＩＡＴ）が発生したときにも、システムリセットが発生することがある。ユーザリセットは、ウォッチドッグタイマ（ＷＤＴ）のタイムアウト信号が発生したことや、指定エリア外走行禁止（ＩＡＴ）が発生したことなど、所定の要因で発生するリセットである。
リセット／割込みコントローラ５０６が制御する割込みには、ノンマスカブル割込みＮＭＩとマスカブル割込みＩＮＴが含まれている。ノンマスカブル割込みＮＭＩは、ＣＰＵ５６の割込み禁止状態でも無条件に受け付けられる割込みであり、外部ノンマスカブル割込み端子ＸＮＭＩ（入力ポートＰＩ６と兼用）に一定の期間にわたりローレベル信号が入力されたときに発生する割込みである。マスカブル割込みＩＮＴは、ＣＰＵ５６の設定命令によって、割込み要求の受け付けを許可／禁止できる割込みであり、優先順位設定による多重割込みの実行が可能である。マスカブル割込みＩＮＴの要因としては、外部マスカブル割込み端子ＸＩＮＴ（入力ポートＰＩ５と兼用）に一定の期間にわたりローレベル信号が入力されたこと、タイマ回路５０９によってタイムアウトが発生したこと、シリアル通信回路５１２がデータ受信またはデータ送信による割込み要因を発生したこと、乱数回路５０８ａ，５０８ｂが乱数値になる数値データの取込に関する割込み要因を発生したことなど、複数種類の割込み要因があらかじめ定められていればよい。
リセット／割込みコントローラ５０６は、図９〜図１１に示すような遊技制御用マイクロコンピュータ５６０が備える内蔵レジスタのうち、内部情報レジスタＣＩＦ（アドレスＦＥ２５Ｈ）などを用いて、割込みの制御やリセットの管理を行う。内部情報レジスタＣＩＦは、直前に発生したリセット要因を管理したり、乱数更新状態、乱数更新クロックを外部クロックとした場合の入力周波数の状態を読み取るためのレジスタである。
図２２（Ａ）は、内部情報レジスタＣＩＦの構成例を示す説明図である。図２２（Ｂ）は、内部情報レジスタＣＩＦに設定される内部情報データの各ビットにおける設定内容の一例を示す説明図である。内部情報レジスタＣＩＦのビット番号［７］に設定される内部情報データＲＬ３ＥＲは、チャネル３の１６ビット乱数回路５０８ｂが更新する１６ビット乱数ＲＬ３の更新状態の異常を示す。図２２（Ｂ）に示す例では、１６ビット乱数ＲＬ３の更新異常が検知されないときに、内部情報データＲＬ３ＥＲのビット値が“０”になるが、１６ビット乱数ＲＬ３の更新異常が検知されたときには、そのビット値が“１”になる。内部情報レジスタＣＩＦのビット番号［６］のビット（以下、単に、「ビット番号［６］」のように表現する。）に設定される内部情報データＲＬ２ＥＲは、チャネル２の１６ビット乱数回路５０８ｂが更新する１６ビット乱数ＲＬ２の更新状態の異常を示す。図２２（Ｂ）に示す例では、１６ビット乱数ＲＬ２の更新異常が検知されないときに、内部情報データＲＬ２ＥＲのビット値が“０”になるが、１６ビット乱数ＲＬ２の更新異常が検知されたときには、そのビット値が“１”になる。内部情報レジスタＣＩＦのビット番号［５］に設定される内部情報データＲＬ１ＥＲは、チャネル１の１６ビット乱数回路５０８ｂが更新する１６ビット乱数ＲＬ１の更新状態の異常を示す。図２２（Ｂ）に示す例では、１６ビット乱数ＲＬ１の更新異常が検知されないときに、内部情報データＲＬ１ＥＲのビット値が“０”になるが、１６ビット乱数ＲＬ１の更新異常が検知されたときには、そのビット値が“１”になる。内部情報レジスタＣＩＦのビット番号［４］に設定される内部情報データＲＬ０ＥＲは、チャネル０の１６ビット乱数回路５０８ｂが更新する１６ビット乱数ＲＬ０の更新状態の異常を示す。図２２（Ｂ）に示す例では、１６ビット乱数ＲＬ０の更新異常が検知されないときに、内部情報データＲＬ０ＥＲのビット値が“０”になるが、１６ビット乱数ＲＬ０の更新異常が検知されたときには、そのビット値が“１”になる。なお、内部情報レジスタＣＩＦのビット番号［７−４」には、初期値として”０”が設定されている。
内部情報レジスタＣＩＦのビット番号［３］に設定される内部情報データＲＣＥＲは、乱数更新用クロックとして乱数用外部クロック端子（ＲＣＫ端子）から入力された外部クロック信号が選択されている場合に、その外部クロック信号の周波数異常を示す。図２２（Ｂ）に示す例では、外部クロック信号の周波数異常が検知されないときに、内部情報データＲＣＥＲのビット値が“０”になるが、外部クロック信号の周波数異常が検知されたときには、そのビット値が“１”になる。なお、内部情報レジスタＣＩＦのビット番号［３」には、初期値として”０”が設定されている。
内部情報レジスタＣＩＦのビット番号［２］に設定される内部情報データＳＲＳＦは、直前に発生したリセット要因がシステムリセットであることを示す。図２２（Ｂ）に示す例では、直前のリセット要因がシステムリセットではないときに（システムリセット未発生）、内部情報データＳＲＳＦのビット値が“０”になるが、システムリセットであるときには（システムリセット発生）、そのビット値が“１”になる。なお、内部情報レジスタＣＩＦのビット番号［２」には、初期値として”１”が設定されている。
内部情報レジスタＣＩＦのビット番号［１］に設定される内部情報データＷＤＴＦは、直前に発生したリセット要因がウオッチドッグタイマ（ＷＤＴ）５０６ｂからタイムアウト信号を入力したことによるユーザリセットであることを示す。図２２（Ｂ）に示す例では、直前のリセット要因がタイムアウト信号によるユーザリセットではないときに（タイムアウト信号によるユーザリセット未発生）、内部情報データＷＤＴＦのビット値が“０”になるが、タイムアウト信号によるユーザリセットであるときには（タイムアウト信号によるユーザリセット発生）、そのビット値が“１”になる。なお、内部情報レジスタＣＩＦのビット番号［１」には、初期値として”０”が設定されている。
内部情報レジスタＣＩＦのビット番号［０］に設定される内部情報データＩＡＴＦは、直前に発生したリセット要因がＩＡＴ回路５０６ａからのＩＡＴ発生信号を入力したことによるユーザリセットであることを示す。図２２（Ｂ）に示す例では、直前のリセット要因がＩＡＴ発生信号によるユーザリセットではないときに（ＩＡＴ発生信号によるユーザリセット未発生）、内部情報データＩＡＴＦのビット値が“０”になるが、ＩＡＴ発生信号によるユーザリセットであるときには（ＩＡＴ発生信号によるユーザリセット発生）、そのビット値が“１”になる。なお、内部情報レジスタＣＩＦのビット番号［０」には、初期値として”０”が設定されている。
遊技制御用マイクロコンピュータ５６０が備えるＣＰＵ５６は、ＲＯＭ５４から読み出した制御コードにもとづいてユーザプログラム（ゲーム制御用の遊技制御処理プログラム）を実行することによって、パチンコ遊技機１における遊技制御を実行する制御用ＣＰＵである。遊技制御が実行されるときには、ＣＰＵ５６がＲＯＭ５４から固定データを読み出す固定データ読出動作や、ＣＰＵ５６がＲＡＭ５５に各種の変動データを書き込んで一時記憶させる変動データ書込動作、ＣＰＵ５６がＲＡＭ５５に一時記憶されている各種の変動データを読み出す変動データ読出動作、ＣＰＵ５６が外部バスインタフェース５０１やパラレル入力ポート５１１、シリアル通信回路５１２などを介して遊技制御用マイクロコンピュータ５６０の外部から各種信号の入力を受け付ける受信動作、ＣＰＵ５６が外部バスインタフェース５０１やシリアル通信回路５１２、パラレル出力ポート５１３などを介して遊技制御用マイクロコンピュータ５６０の外部へと各種信号を出力する送信動作等も行われる。
遊技制御用マイクロコンピュータ５６０が備えるＲＯＭ５４には、ユーザプログラム（ゲーム制御用の遊技制御処理プログラム）を示す制御コードや固定データ等が記憶されている。
遊技制御用マイクロコンピュータ５６０が備えるＲＡＭ５５は、ゲーム制御用のワークエリアを提供する。ここで、ＲＡＭ５５の少なくとも一部は、電源基板９１０において作成されるバックアップ電源によってバックアップされているバックアップＲＡＭであればよい。すなわち、パチンコ遊技機１への電力供給が停止しても、所定期間はＲＡＭ５５の少なくとも一部の内容が保存される。
また、遊技制御用マイクロコンピュータ５６０は、フリーランカウンタ回路５０７として、８ビットのフリーランカウンタを４チャネル搭載している。
遊技制御用マイクロコンピュータ５６０が備える乱数回路５０８ａ，５０８ｂは、所定の更新範囲を有する乱数値（８ビット乱数や１６ビット乱数）として使用される数値データを生成する回路である。この実施の形態では、乱数回路５０８ａ，５０８ｂのうち１６ビット乱数回路５０８ｂが生成するハードウェア乱数は、大当りとするか否かを判定するための大当り判定用乱数（ランダムＲ）として用いられる。なお、ＣＰＵ５６は、乱数回路５０８ａ，５０８ｂから抽出した数値データにもとづき、乱数回路５０８ａ，５０８ｂとは異なるランダムカウンタを用いて、ソフトウェアによって各種の数値データを加工したり更新することによって、遊技に用いられる乱数値の全部または一部を示す数値データをカウントするようにしてもよい。ＣＰＵ５６は、乱数回路５０８ａ，５０８ｂを用いることなく、ソフトウェアによって大当り判定用乱数などの乱数値を示す数値データの一部をカウント（更新）するようにしてもよい。一例として、ＣＰＵ５６は、乱数回路５０８ａ，５０８ｂから抽出した数値データを、ソフトウェアで加工することによって、大当り判定用乱数（ランダムＲ）を示す数値データを更新し、それ以外の乱数値（例えば、大当り種別判定用乱数や、変動パターン種別決定用乱数、変動パターン決定用乱数）を示す数値データをソフトウェアで更新すればよい。
図２３は、８ビット乱数回路５０８ａの一構成例を示すブロック図である。また、図２４は、１６ビット乱数回路５０８ｂの一構成例を示すブロック図である。８ビット乱数回路５０８ａおよび１６ビット乱数回路５０８ｂは、図２３および図２４に示すように、乱数列変更選択回路５２３ａ，５２３ｂ、乱数生成回路５２５ａ，５２５ｂ、乱数列変更回路５２６ａ，５２６ｂ、および最大値比較回路５２７ａ，５２７ｂを備えて構成される。また、１６ビット乱数回路５０８ｂは、図２４に示すように、８ビット乱数回路５０８ａが備える構成要素に加えて、乱数スタート値選択回路５３５を備える。さらに、１６ビット乱数回路５０８ｂは、図２４に示すように、８ビット乱数回路５０８ａが備える構成要素に加えて、乱数生成回路５２５ｂが更新監視回路５３７を含む。
また、図２４に示す例では、１６ビット乱数回路５０８ｂの回路部分の構成のみを示し、乱数列変更レジスタ５２２および最大値設定レジスタ５２４ｂ以外の１６ビット乱数回路５０８ｂが用いる各レジスタについては記載を省略している。なお、具体的には、１６ビット乱数回路５０８ｂは、図２３に示すＲＳハードラッチ選択レジスタ５２８ａ，５２８ｂに代えて図９に示すＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）〜ＲＬ３ハードラッチ選択レジスタ（ＲＬ３ＬＳ）を用い、図２３に示すＲＳ０ハードラッチ乱数値レジスタ５２９ａ〜ＲＳ３ハードラッチ乱数値レジスタ５２９ｄに代えて図１０および図１１に示すＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）〜ＲＬ３ハードラッチ乱数値レジスタ１（ＲＬ３ＨＶ１）を用い、図２３に示すＲＳハードラッチフラグレジスタ５３０に代えて図１０に示すＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）〜ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）を用い、図２３に示すＲＳ割り込み制御レジスタ５３１に代えて図９に示すＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）〜ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）を用い、図２３に示すＲＳ０ソフトラッチ乱数値レジスタ５３３ａ〜ＲＳ３ソフトラッチ乱数値レジスタ５３３ｄに代えて図１０に示すＲＬ０ソフトラッチ乱数値レジスタ（ＲＬ０ＳＶ）〜ＲＬ３ソフトラッチ乱数値レジスタ（ＲＬ３ＳＶ）を用いる。また、１６ビット乱数回路５０８ｂは、乱数値ソフトラッチレジスタ５３２および乱数ソフトラッチフラグレジスタ５３４については、８ビット乱数回路５０８ａと兼用で同じレジスタを用いる。
また、８ビット乱数回路５０８ａは、既に説明したプログラム管理エリアに設けられた８ビット乱数初期設定５２１ａ（図８に示す８ビット乱数初期設定１（ＫＲＳ１）および８ビット乱数初期設定２（ＫＲＳ２））の設定内容に従って動作する。
また、１６ビット乱数回路５０８ｂは、既に説明したプログラム管理エリアに設けられた１６ビット乱数初期設定５２１ｂ（図８に示す１６ビット乱数初期設定１（ＫＲＬ１）〜１６ビット乱数初期設定２（ＫＲＬ２））の設定内容に従って動作する。また、１６ビット乱数回路５０８ｂは、８ビット乱数回路５０８ａの機能に加えて、乱数スタート値選択回路５３５が１６ビット乱数初期設定５３６（図８に示す１６ビット乱数初期設定３（ＫＲＬ３））の設定内容に従って動作することによって、１周目の乱数値のスタート値を変更する機能を備えている（図１７参照）。
また、１６ビット乱数回路５０８ｂは、乱数生成回路５２５ｂが更新監視回路５３７を含んでおり、８ビット乱数回路５０８ａの機能に加えて、更新監視回路５３７が動作することによって外部クロック周波数異常および更新異常を検出する機能を備えている（図２１参照）。なお、この実施の形態では、１つの更新監視回路５３７によって外部クロック周波数異常および更新異常が検出されるが、外部クロック周波数異常を検出する監視回路と更新異常を検出する監視回路とが別々に設けられていてもよい。
なお、８ビット乱数回路５０８ａも更新監視回路を備えるように構成し、８ビット乱数回路５０８ａの外部クロック周波数異常および更新異常を検出することが可能になるようにしてもよい。
また、乱数列変更レジスタ５２２は、図９に示すような遊技制御用マイクロコンピュータ５６０の内蔵レジスタに含まれる乱数列変更レジスタＲＤＳＣに対応している。なお、乱数列変更レジスタＲＤＳＣとして、８ビット乱数回路５０８ａおよび１６ビット乱数回路５０８ｂの各チャネルで共通のレジスタが用いられる。
また、最大値設定レジスタ５２４ａ，５２４ｂは、図９に示すような遊技制御用マイクロコンピュータ５６０の内蔵レジスタに含まれるＲＳ０最大値設定レジスタ（ＲＳ０ＭＸ）〜ＲＳ３最大値設定レジスタ（ＲＳ３ＭＸ）に対応している（１６ビット乱数回路５０８ｂの場合は、ＲＬ０最大値設定レジスタ（ＲＬ０ＭＸ）〜ＲＬ３最大値設定レジスタ（ＲＬ３ＭＸ）に対応している）。
また、ハードラッチ選択レジスタ５２８ａは、図９に示すような遊技制御用マイクロコンピュータ５６０の内蔵レジスタに含まれるＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）に対応している。また、ハードラッチ選択レジスタ５２８ｂは、図９に示すような遊技制御用マイクロコンピュータ５６０の内蔵レジスタに含まれるＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）に対応している。なお、１６ビット乱数回路５０８ｂの場合は、図９に示すＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）〜ＲＬ３ハードラッチ選択レジスタ３（ＲＬ３ＬＳ）に対応している。
また、ＲＳ０ハードラッチ乱数値レジスタ５２９ａ〜ＲＳ３ハードラッチ乱数値レジスタ５２９ｄは、図１１に示すような遊技制御用マイクロコンピュータ５６０の内蔵レジスタに含まれるＲＳ０ハードラッチ乱数値レジスタ（ＲＳ０ＨＶ）〜ＲＳ３ハードラッチ乱数値レジスタ（ＲＳ３ＨＶ）に対応している。なお、１６ビット乱数回路５０８ｂの場合は、図１０に示すＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）〜ＲＬ１ハードラッチ乱数値レジスタ１（ＲＬ１ＨＶ１）および図１１に示すＲＬ２ハードラッチ乱数値レジスタ０（ＲＬ２ＨＶ０）〜ＲＬ３ハードラッチ乱数値レジスタ１（ＲＬ３ＨＶ１）に対応している。
また、ＲＳハードラッチフラグレジスタ５３０は、図１０に示すＲＳハードラッチフラグレジスタ（ＲＳＨＦ）に対応している。なお、１６ビット乱数回路５０８ｂの場合は、図１０に示すＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）〜ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）に対応している。
また、ＲＳ割り込み制御レジスタ５３１は、図９に示すＲＳ割り込み制御レジスタ（ＲＳＩＣ）に対応している。なお、１６ビット乱数回路５０８ｂの場合は、図９に示すＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）〜ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）に対応している。
また、乱数ソフトラッチレジスタ５３２は、図９に示す乱数ソフトラッチレジスタ（ＲＤＳＬ）に対応している。なお、ソフトラッチレジスタＲＤＳＬとして、８ビット乱数回路５０８ａおよび１６ビット乱数回路５０８ｂの各チャネルで共通のレジスタが用いられる。
また、ＲＳ０ソフトラッチ乱数値レジスタ５３３ａ〜ＲＳ３ソフトラッチ乱数値レジスタ５３３ｄは、は、図１０に示すＲＳ０ソフトラッチ乱数値レジスタ（ＲＳ０ＳＶ）〜ＲＳ３ソフトラッチ乱数値レジスタ（ＲＳ３ＳＶ）に対応している。なお、１６ビット乱数回路５０８ｂの場合は、図１０に示すＲＬ０ソフトラッチ乱数値（ＲＬ０ＳＶ）〜ＲＬ３ソフトラッチ乱数値（ＲＬ３ＳＶ）に対応している。
また、乱数ソフトラッチフラグレジスタ５３４は、図９に示す乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）に対応している。なお、乱数ソフトラッチフラグレジスタＲＤＳＦとして、８ビット乱数回路５０８ａおよび１６ビット乱数回路５０８ｂの各チャネルで共通のレジスタが用いられる。
乱数列変更選択回路５２３ａ，５２３ｂは、図１８や図１９に示す８ビット乱数初期設定１（ＫＲＳ１）や８ビット乱数初期設定２（ＫＲＳ２）の設定内容に従って（１６ビット乱数回路５０８ｂの場合には、図１５や図１６に示す１６ビット乱数初期設定１（ＫＲＬ１）や１６ビット乱数初期設定２（ＫＲＬ２）の設定内容に従って）、乱数列の変更方法として、「変更しない」、「ソフトウェアで変更」、「２周目から自動で変更」または「１周目から自動で変更」のうちのいずれかを選択する。そして、「ソフトウェアで変更」、「２周目から自動で変更」または「１周目から自動で変更」のいずれかに選択した場合には、その選択方法に従って乱数列変更回路５２６ａ，５２６ｂに乱数列を変更させる。また、「変更しない」を選択した場合には乱数列を変更させる制御を行わない。
乱数列変更回路５２６ａ，５２６ｂは、乱数生成回路５２５ａ，５２５ｂが生成した数値データの順列を、乱数列変更選択回路５２３ａ，５２３ｂの指示に従って変更可能とする回路である。例えば、乱数列変更回路５２６ａ，５２６ｂは、「ソフトウェアで変更」が指示された場合には、乱数生成回路５２５ａ，５２５ｂが更新する乱数列をソフトウェア（ユーザプログラム）で変更する。また、例えば、乱数列変更回路５２６ａ，５２６ｂは、「２周目から自動で変更」が指示された場合には、乱数生成回路５２５ａ，５２５ｂが更新する乱数列を２周目から自動的に変更し、以後、乱数列が一巡するごとに自動的に乱数列を変更する。また、例えば、乱数列変更回路５２６ａ，５２６ｂは、「１周目から自動で変更」が指示された場合には、乱数生成回路５２５ａ，５２５ｂが更新する乱数列を１周目から自動的に変更し、以後、乱数列が一巡するごとに自動的に乱数列を変更する。
乱数生成回路５２５ａ，５２５ｂは、例えば８ビットのカウンタ（１６ビット乱数回路５０８ｂの場合は１６ビットのカウンタ）などから構成され、乱数更新クロック信号などの入力にもとづき、数値データを更新可能な所定の範囲において所定の初期値から所定の最終値まで循環的に更新する回路である。例えば乱数生成回路５２５ａ，５２５ｂは、乱数更新クロック信号における立ち下がりエッジに応答して、「０」から「２５５」までの範囲内で設定された初期値から「２５５」まで１ずつ加算するように数値データをカウントアップして行く（１６ビット乱数回路５０８ｂの場合には、「０」から「６５５３５」までの範囲内で設定された初期値から「６５５３５」まで１ずつ加算するように数値データをカウントアップして行く）。そして、「２５５」までカウントアップした後には、「０」から初期値よりも１小さい最終値まで１ずつ加算することによって、数値データを循環的に更新する。
最大値比較回路５２７ａ，５２７ｂは、図１８や図１９に示す８ビット乱数初期設定１（ＫＲＳ１）や８ビット乱数初期設定２（ＫＲＳ２）の設定内容に従って（１６ビット乱数回路５０８ｂの場合には、図１５や図１６に示す１６ビット乱数初期設定１（ＫＲＬ１）や１６ビット乱数初期設定２（ＫＲＬ２）の設定内容に従って）、乱数生成回路５２５ａ，５２５ｂが生成する乱数値の最大値を設定する。
図２５（Ａ）は、ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）の構成例を示す説明図である。図２５（Ｂ）は、ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット番号［７］に設定されるデータＲＬ０１ＲＦは、ＲＬ０ハードラッチ乱数値レジスタ１（ＲＬ０ＨＶ１）に、外部端子入力で、１６ビット乱数ＲＬ０の値を取り込む際の条件の設定を示す。図２５（Ｂ）に示す例では、値を読み込まないと次の値をラッチしないように設定した場合には、データＲＬ０１ＲＦのビット値が“０”になり、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＬ０１ＲＦには、初期値として”０”が設定されている。
なお、この実施の形態では、プログラム管理エリアや内蔵レジスタのレジスタに関して、具体的には、プログラム管理エリアなどの対応するビットを”０”または”１”のいずれかの値としておくことによって、その対応するビットの値が読み込まれて、読み込まれた”０”または”１”の値が遊技制御用マイクロコンピュータ５６０の制御レジスタにハードウェア的に書き込まれることによって各種の設定が行われる。例えば、ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット７については、そのビット７から読み込まれた値が”０”である場合には、遊技制御用マイクロコンピュータ５６０の制御レジスタにハードウェア的に”０”が書き込まれることによってＲＬ０ハードラッチ乱数値レジスタ１（ＲＬ０ＨＶ１）から値を読み込まないと次の値をラッチしないように設定され、そのビット７から読み込まれた値が”１”である場合には、遊技制御用マイクロコンピュータ５６０の制御レジスタにハードウェア的に”１”が書き込まれることによってＲＬ０ハードラッチ乱数値レジスタ１（ＲＬ０ＨＶ１）から値を読み込まなくても次の値をラッチするように設定される。このことは、他のプログラム管理エリアの各設定項目や内蔵レジスタの各レジスタの各ビットに関しても同様である。
ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット番号［６−４］に設定されるデータＲＬ０１ＬＳ０〜ＲＬ０１ＬＳ２は、ＲＬ０ハードラッチ乱数値レジスタ１（ＲＬ０ＨＶ１）に、どの外部端子入力で、１６ビット乱数ＲＬ０の値を取り込むかの設定を示す。図２５（Ｂ）に示す例では、ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット番号［６−４］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット番号［６−４］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＬ０１ＬＳ０〜ＲＬ０１ＬＳ２には、初期値として”０００”が設定されている。
ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット番号［３］に設定されるデータＲＬ００ＲＦは、ＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）に、外部端子入力で、１６ビット乱数ＲＬ０の値を取り込む際の条件の設定を示す。図２５（Ｂ）に示す例では、値を読み込まないと次の値をラッチしないように設定した場合には、データＲＬ００ＲＦのビット値が“０”になるが、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＬ００ＲＦには、初期値として”０”が設定されている。
ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット番号［２−０］に設定されるデータＲＬ００ＬＳ０〜ＲＬ００ＬＳ２は、ＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）に、どの外部端子入力で、１６ビット乱数ＲＬ０の値を取り込むかの設定を示す。図２５（Ｂ）に示す例では、ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット番号［２−０］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット番号［２−０］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＬ００ＬＳ０〜ＲＬ００ＬＳ２には、初期値として”０００”が設定されている。
図２６（Ａ）は、ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）の構成例を示す説明図である。図２６（Ｂ）は、ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）のビット番号［７］に設定されるデータＲＬ０３ＲＦは、ＲＬ０ハードラッチ乱数値レジスタ３（ＲＬ０ＨＶ３）に、外部端子入力で、１６ビット乱数ＲＬ０の値を取り込む際の条件の設定を示す。図２６（Ｂ）に示す例では、値が読み込まれないと次の値をラッチしないように設定した場合には、データＲＬ０３ＲＦのビット値が“０”になるが、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＬ０３ＲＦには、初期値として”０”が設定されている。
ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）のビット番号［６−４］に設定されるデータＲＬ０３ＬＳ０〜ＲＬ０３ＬＳ２は、ＲＬ０ハードラッチ乱数値レジスタ３（ＲＬ０ＨＶ３）に、どの外部端子入力で、１６ビット乱数ＲＬ０の値を取り込むかの設定を示す。図２６（Ｂ）に示す例では、ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）のビット番号［６−４］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）のビット番号［６−４］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＬ０３ＬＳ０〜ＲＬ０３ＬＳ２には、初期値として”０００”が設定されている。
ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）のビット番号［３］に設定されるデータＲＬ０２ＲＦは、ＲＬ０ハードラッチ乱数値レジスタ２（ＲＬ０ＨＶ２）に、外部端子入力で、１６ビット乱数ＲＬ０の値を取り込む際の条件の設定を示す。図２６（Ｂ）に示す例では、値を読み込まないと次の値をラッチしないように設定した場合には、データＲＬ０２ＲＦのビット値が“０”になるが、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＬ０２ＲＦには、初期値として”０”が設定されている。
ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）のビット番号［２−０］に設定されるデータＲＬ０２ＬＳ０〜ＲＬ０２ＬＳ２は、ＲＬ０ハードラッチ乱数値レジスタ２（ＲＬ０ＨＶ２）に、どの外部端子入力で、１６ビット乱数ＲＬ０の値を取り込むかの設定を示す。図２６（Ｂ）に示す例では、ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）のビット番号［２−０］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＬ０ハードラッチ選択レジスタ１（ＲＬ０ＬＳ１）のビット番号［２−０］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＬ０２ＬＳ０〜ＲＬ０２ＬＳ２には、初期値として”０００”が設定されている。
図２７（Ａ）は、ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）の構成例を示す説明図である。図２７（Ｂ）は、ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図２７において、ｎは０〜３の値をとる。ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）のビット番号［７］に設定されるデータＲＬｎ１ＲＦは、ＲＬｎハードラッチ乱数値レジスタ１（ＲＬｎＨＶ１）に、外部端子入力で、１６ビット乱数ＲＬｎの値を取り込む際の条件の設定を示す。図２７（Ｂ）に示す例では、値を読み込まないと次の値をラッチしないように設定した場合には、データＲＬｎ１ＲＦのビット値が“０”になるが、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＬｎ１ＲＦには、初期値として”０”が設定されている。
ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）のビット番号［６−４］に設定されるデータＲＬｎ１ＬＳ０〜ＲＬｎ１ＬＳ２は、ＲＬｎハードラッチ乱数値レジスタ１（ＲＬｎＨＶ１）に、どの外部端子入力で、１６ビット乱数ＲＬｎの値を取り込むかの設定を示す。図２７（Ｂ）に示す例では、ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）のビット番号［６−４］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）のビット番号［６−４］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＬｎ１ＬＳ０〜ＲＬｎ１ＬＳ２には、初期値として”０００”が設定されている。
ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）のビット番号［３］に設定されるデータＲＬｎ０ＲＦは、ＲＬｎハードラッチ乱数値レジスタ０（ＲＬｎＨＶ０）に、外部端子入力で、１６ビット乱数ＲＬｎの値を取り込む際の条件の設定を示す。図２７（Ｂ）に示す例では、値を読み込まないと次の値をラッチしないように設定した場合には、データＲＬｎ０ＲＦのビット値が“０”になるが、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＬｎ０ＲＦには、初期値として”０”が設定されている。
ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）のビット番号［２−０］に設定されるデータＲＬｎ０ＬＳ０〜ＲＬｎ０ＬＳ２は、ＲＬｎハードラッチ乱数値レジスタ０（ＲＬｎＨＶ０）に、どの外部端子入力で、１６ビット乱数ＲＬｎの値を取り込むかの設定を示す。図２７（Ｂ）に示す例では、ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）のビット番号［２−０］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＬｎハードラッチ選択レジスタ（ＲＬｎＬＳ）のビット番号［２−０］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＬｎ０ＬＳ０〜ＲＬｎ０ＬＳ２には、初期値として”０００”が設定されている。
図２８（Ａ）は、ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）の構成例を示す説明図である。図２８（Ｂ）は、ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）のビット番号［７］に設定されるデータＲＳ１ＲＦは、ＲＳ１ハードラッチ乱数値レジスタ（ＲＳ１ＨＶ）に、外部端子入力で、８ビット乱数ＲＳ１の値を取り込む際の条件の設定を示す。図２８（Ｂ）に示す例では、値を読み込まないと次の値をラッチしないように設定した場合には、データＲＳ１ＲＦのビット値が“０”になるが、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＳ１ＲＦには、初期値として”０”が設定されている。
ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）のビット番号［６−４］に設定されるデータＲＳ１ＬＳ０〜ＲＳ１ＬＳ２は、ＲＳ１ハードラッチ乱数値レジスタ（ＲＳ１ＨＶ）に、どの外部端子入力で、８ビット乱数ＲＳ１の値を取り込むかの設定を示す。図２８（Ｂ）に示す例では、ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）のビット番号［６−４］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）のビット番号［６−４］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＳ１ＬＳ０〜ＲＳ１ＬＳ２には、初期値として”０００”が設定されている。
ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）のビット番号［３］に設定されるデータＲＳ０ＲＦは、ＲＳ０ハードラッチ乱数値レジスタ（ＲＳ０ＨＶ）に、外部端子入力で、８ビット乱数ＲＳ０の値を取り込む際の条件の設定を示す。図２８（Ｂ）に示す例では、値を読み込まないと次の値をラッチしないように設定した場合には、データＲＳ０ＲＦのビット値が“０”になるが、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＳ０ＲＦには、初期値として”０”が設定されている。
ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）のビット番号［２−０］に設定されるデータＲＳ０ＬＳ０〜ＲＳ０ＬＳ２は、ＲＳ０ハードラッチ乱数値レジスタ（ＲＳ０ＨＶ）に、どの外部端子入力で、８ビット乱数ＲＳ０の値を取り込むかの設定を示す。図２８（Ｂ）に示す例では、ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）のビット番号［２−０］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ０）のビット番号［２−０］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＳ０ＬＳ０〜ＲＳ０ＬＳ２には、初期値として”０００”が設定されている。
図２９（Ａ）は、ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）の構成例を示す説明図である。図２９（Ｂ）は、ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）のビット番号［７］に設定されるデータＲＳ３ＲＦは、ＲＳ３ハードラッチ乱数値レジスタ（ＲＳ３ＨＶ）に、外部端子入力で、８ビット乱数ＲＳ３の値を取り込む際の条件の設定を示す。図２９（Ｂ）に示す例では、値を読み込まないと次の値をラッチしないように設定した場合には、データＲＳ３ＲＦのビット値が“０”になるが、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＳ３ＲＦには、初期値として”０”が設定されている。
ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）のビット番号［６−４］に設定されるデータＲＳ３ＬＳ０〜ＲＳ３ＬＳ２は、ＲＳ３ハードラッチ乱数値レジスタ（ＲＳ３ＨＶ）に、どの外部端子入力で、８ビット乱数ＲＳ３の値を取り込むかの設定を示す。図２９（Ｂ）に示す例では、ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）のビット番号［６−４］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＳハードラッチ選択レジスタ０（ＲＳＬＳ１）のビット番号［６−４］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＳ３ＬＳ０〜ＲＳ３ＬＳ２には、初期値として”０００”が設定されている。
ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）のビット番号［３］に設定されるデータＲＳ２ＲＦは、ＲＳ２ハードラッチ乱数値レジスタ（ＲＳ２ＨＶ）に、外部端子入力で、８ビット乱数ＲＳ２の値を取り込む際の条件の設定を示す。図２９（Ｂ）に示す例では、値を読み込まないと次の値をラッチしないように設定した場合には、データＲＳ２ＲＦのビット値が“０”になるが、値を読み込まなくても次の値をラッチするように設定した場合には、そのビット値が“１”になる。なお、データＲＳ２ＲＦには、初期値として”０”が設定されている。
ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）のビット番号［２−０］に設定されるデータＲＳ２ＬＳ０〜ＲＳ２ＬＳ２は、ＲＳ２ハードラッチ乱数値レジスタ（ＲＳ２ＨＶ）に、どの外部端子入力で、８ビット乱数ＲＳ２の値を取り込むかの設定を示す。図２９（Ｂ）に示す例では、ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）のビット番号［２−０］に”０００”が設定された場合にはＰＩ０端子が選択され、”００１”が設定された場合にはＰＩ１端子が選択され、”０１０”が設定された場合にはＰＩ２端子が選択され、”０１１”が設定された場合にはＰＩ３端子が選択され、”１００”が設定された場合にはＰＩ４端子が選択され、”１０１”が設定された場合にはＰＩ５／ＸＩＮＴ端子が選択される。なお、ＲＳハードラッチ選択レジスタ１（ＲＳＬＳ１）のビット番号［２−０］に”１１０”や”１１１”が設定された場合には、その設定は無効である。また、データＲＳ２ＬＳ０〜ＲＳ２ＬＳ２には、初期値として”０００”が設定されている。
図３０（Ａ）は、ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）の構成例を示す説明図である。図３０（Ｂ）は、ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）のビット［７−６］のビット値は必ず”０”に設定される。
ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）のビット番号［５］に設定されるデータＲＬ１１ＩＥは、ＲＬ１ハードラッチ乱数値レジスタ１（ＲＬ１ＨＶ１）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３０（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ１１ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ１１ＩＥには、初期値として”０”が設定されている。
ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）のビット番号［４］に設定されるデータＲＬ１０ＩＥは、ＲＬ１ハードラッチ乱数値レジスタ０（ＲＬ１ＨＶ０）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３０（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ１０ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ１０ＩＥには、初期値として”０”が設定されている。
ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）のビット番号［３］に設定されるデータＲＬ０３ＩＥは、ＲＬ０ハードラッチ乱数値レジスタ３（ＲＬ０ＨＶ３）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３０（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ０３ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ０３ＩＥには、初期値として”０”が設定されている。
ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）のビット番号［２］に設定されるデータＲＬ０２ＩＥは、ＲＬ０ハードラッチ乱数値レジスタ２（ＲＬ０ＨＶ２）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３０（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ０２ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ０２ＩＥには、初期値として”０”が設定されている。
ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）のビット番号［１］に設定されるデータＲＬ０１ＩＥは、ＲＬ０ハードラッチ乱数値レジスタ１（ＲＬ０ＨＶ１）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３０（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ０１ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ０１ＩＥには、初期値として”０”が設定されている。
ＲＬ割り込み制御レジスタ０（ＲＬＩＣ０）のビット番号［１］に設定されるデータＲＬ００ＩＥは、ＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３０（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ００ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ００ＩＥには、初期値として”０”が設定されている。
図３１（Ａ）は、ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）の構成例を示す説明図である。図３１（Ｂ）は、ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）のビット［７−６］およびビット［３−２］のビット値は必ず”０”とされる。
ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）のビット番号［５］に設定されるデータＲＬ３１ＩＥは、ＲＬ３ハードラッチ乱数値レジスタ１（ＲＬ３ＨＶ１）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３１（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ３１ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ３１ＩＥには、初期値として”０”が設定されている。
ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）のビット番号［４］に設定されるデータＲＬ３０ＩＥは、ＲＬ３ハードラッチ乱数値レジスタ０（ＲＬ３ＨＶ０）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３１（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ３０ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ３０ＩＥには、初期値として”０”が設定されている。
ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）のビット番号［１］に設定されるデータＲＬ２１ＩＥは、ＲＬ２ハードラッチ乱数値レジスタ１（ＲＬ２ＨＶ１）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３１（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ２１ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ２１ＩＥには、初期値として”０”が設定されている。
ＲＬ割り込み制御レジスタ１（ＲＬＩＣ１）のビット番号［０］に設定されるデータＲＬ２０ＩＥは、ＲＬ２ハードラッチ乱数値レジスタ０（ＲＬ２ＨＶ０）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３１（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＬ２０ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＬ２０ＩＥには、初期値として”０”が設定されている。
図３２（Ａ）は、ＲＳ割り込み制御レジスタ（ＲＳＩＣ）の構成例示す説明図である。図３２（Ｂ）は、ＲＳ割り込み制御レジスタ（ＲＳＩＣ）に設定されるデータの各ビットにおける設定内容の一例示す説明図である。なお、ＲＳ割り込み制御レジスタ（ＲＳＩＣ）は、８ビット乱数回路５０８ａとフリーランカウンタ回路５０７とで兼用で用いられるレジスタであり、ＲＳ割り込み制御レジスタ（ＲＳＩＣ）のビット［７−４］は、フリーランカウンタ５０７が用いるハードラッチレジスタ（ＦＲＣ０ハードラッチレジスタ（ＦＲ０ＨＶ）〜ＦＲＣ３ハードラッチレジスタ（ＦＲ３ＨＶ））に関する設定を示す。
ＲＳ割り込み制御レジスタ（ＲＳＩＣ）のビット番号［３］に設定されるデータＲＳ３ＩＥは、ＲＳ３ハードラッチ乱数値レジスタ（ＲＳ３ＨＶ）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３２（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＳ３ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＳ３ＩＥには、初期値として”０”が設定されている。
ＲＳ割り込み制御レジスタ（ＲＳＩＣ）のビット番号［２］に設定されるデータＲＳ２ＩＥは、ＲＳ２ハードラッチ乱数値レジスタ（ＲＳ２ＨＶ）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３２（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＳ２ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＳ２ＩＥには、初期値として”０”が設定されている。
ＲＳ割り込み制御レジスタ（ＲＳＩＣ）のビット番号［１］に設定されるデータＲＳ１ＩＥは、ＲＳ１ハードラッチ乱数値レジスタ（ＲＳ１ＨＶ）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３２（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＳ１ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＳ１ＩＥには、初期値として”０”が設定されている。
ＲＳ割り込み制御レジスタ（ＲＳＩＣ）のビット番号［０］に設定されるデータＲＳ０ＩＥは、ＲＳ０ハードラッチ乱数値レジスタ（ＲＳ０ＨＶ）に、乱数値が取り込まれたことを要因とする割り込みの禁止／許可の設定を示す。図３２（Ｂ）に示す例では、割り込み禁止に設定した場合には、データＲＳ０ＩＥのビット値が“０”になるが、割り込み許可に設定した場合には、そのビット値が“１”になる。なお、データＲＳ０ＩＥには、初期値として”０”が設定されている。
図３３（Ａ）は、ＲＬｎ最大値設定レジスタ（ＲＬｎＭＸ）の構成例を示す説明図である。図３３（Ｂ）は、ＲＬｎ最大値設定レジスタ（ＲＬｎＭＸ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図３３において、ｎは０〜３の値をとる。図３３（Ｂ）に示すように、ＲＬｎ最大値設定レジスタ（ＲＬｎＭＸ）のビット番号［１５−０］に設定されるデータＲＬｎＭＸ１５〜ＲＬｎＭＸ０は、１６ビット乱数ＲＬｎの最大値が設定される。
図３４（Ａ）は、ＲＳｎ最大値設定レジスタ（ＲＳｎＭＸ）の構成例を示す説明図である。図３４（Ｂ）は、ＲＳｎ最大値設定レジスタ（ＲＳｎＭＸ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図３４において、ｎは０〜３の値をとる。図３４（Ｂ）に示すように、ＲＳｎ最大値設定レジスタ（ＲＳｎＭＸ）のビット番号［７−０］に設定されるデータＲＳｎＭＸ７〜ＲＳｎＭＸ０は、８ビット乱数ＲＳｎの最大値が設定される。
図３５（Ａ）は、乱数列変更レジスタ（ＲＤＳＣ）の構成例を示す説明図である。図３５（Ｂ）は、乱数列変更レジスタ（ＲＤＳＣ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。乱数列変更レジスタ（ＲＤＳＣ）のビット番号［７］に設定されるデータＲＳ３ＳＣは、８ビット乱数ＲＳ３の乱数列変更要求ビットを示す。図３５（Ｂ）に示す例では、乱数列を変更しないに設定した場合には、データＲＳ３ＳＣのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＳ３ＳＣには、初期値として”０”が設定されている。
乱数列変更レジスタ（ＲＤＳＣ）のビット番号［６］に設定されるデータＲＳ２ＳＣは、８ビット乱数ＲＳ２の乱数列変更要求ビットを示す。図３５（Ｂ）に示す例では、乱数列を変更しないに設定した場合には、データＲＳ２ＳＣのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＳ２ＳＣには、初期値として”０”が設定されている。
乱数列変更レジスタ（ＲＤＳＣ）のビット番号［５］に設定されるデータＲＳ１ＳＣは、８ビット乱数ＲＳ１の乱数列変更要求ビットを示す。図３５（Ｂ）に示す例では、乱数列を変更しないに設定した場合には、データＲＳ１ＳＣのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＳ１ＳＣには、初期値として”０”が設定されている。
乱数列変更レジスタ（ＲＤＳＣ）のビット番号［４］に設定されるデータＲＳ０ＳＣは、８ビット乱数ＲＳ０の乱数列変更要求ビットを示す。図３５（Ｂ）に示す例では、乱数列を変更しないに設定した場合には、データＲＳ０ＳＣのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＳ０ＳＣには、初期値として”０”が設定されている。
乱数列変更レジスタ（ＲＤＳＣ）のビット番号［３］に設定されるデータＲＬ３ＳＣは、１６ビット乱数ＲＬ３の乱数列変更要求ビットを示す。図３５（Ｂ）に示す例では、乱数列を変更しないに設定した場合には、データＲＬ３ＳＣのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＬ３ＳＣには、初期値として”０”が設定されている。
乱数列変更レジスタ（ＲＤＳＣ）のビット番号［２］に設定されるデータＲＬ２ＳＣは、１６ビット乱数ＲＬ２の乱数列変更要求ビットを示す。図３５（Ｂ）に示す例では、乱数列を変更しないに設定した場合には、データＲＬ２ＳＣのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＬ２ＳＣには、初期値として”０”が設定されている。
乱数列変更レジスタ（ＲＤＳＣ）のビット番号［１］に設定されるデータＲＬ１ＳＣは、１６ビット乱数ＲＬ１の乱数列変更要求ビットを示す。図３５（Ｂ）に示す例では、乱数列を変更しないに設定した場合には、データＲＬ１ＳＣのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＬ１ＳＣには、初期値として”０”が設定されている。
乱数列変更レジスタ（ＲＤＳＣ）のビット番号［０］に設定されるデータＲＬ０ＳＣは、１６ビット乱数ＲＬ０の乱数列変更要求ビットを示す。図３５（Ｂ）に示す例では、乱数列を変更しないに設定した場合には、データＲＬ０ＳＣのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＬ０ＳＣには、初期値として”０”が設定されている。
図３６（Ａ）は、乱数ソフトラッチレジスタ（ＲＤＳＬ）の構成例を示す説明図である。図３６（Ｂ）は、乱数ソフトラッチレジスタ（ＲＤＳＬ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。乱数ソフトラッチレジスタ（ＲＤＳＬ）のビット番号［７］に設定されるデータＲＳ３ＳＬは、８ビット乱数ＲＳ３の乱数値を、ＲＳ３ソフトラッチ乱数値レジスタ（ＲＳ３ＳＶ）に取り込むためのビットを示す。図３６（Ｂ）に示す例では、乱数値を取り込まないに設定した場合には、データＲＳ３ＳＬのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＳ３ＳＬには、初期値として”０”が設定されている。
乱数ソフトラッチレジスタ（ＲＤＳＬ）のビット番号［６］に設定されるデータＲＳ２ＳＬは、８ビット乱数ＲＳ２の乱数値を、ＲＳ２ソフトラッチ乱数値レジスタ（ＲＳ２ＳＶ）に取り込むためのビットを示す。図３６（Ｂ）に示す例では、乱数値を取り込まないに設定した場合には、データＲＳ２ＳＬのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＳ２ＳＬには、初期値として”０”が設定されている。
乱数ソフトラッチレジスタ（ＲＤＳＬ）のビット番号［５］に設定されるデータＲＳ１ＳＬは、８ビット乱数ＲＳ１の乱数値を、ＲＳ１ソフトラッチ乱数値レジスタ（ＲＳ１ＳＶ）に取り込むためのビットを示す。図３６（Ｂ）に示す例では、乱数値を取り込まないに設定した場合には、データＲＳ１ＳＬのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＳ１ＳＬには、初期値として”０”が設定されている。
乱数ソフトラッチレジスタ（ＲＤＳＬ）のビット番号［４］に設定されるデータＲＳ０ＳＬは、８ビット乱数ＲＳ０の乱数値を、ＲＳ０ソフトラッチ乱数値レジスタ（ＲＳ０ＳＶ）に取り込むためのビットを示す。図３６（Ｂ）に示す例では、乱数値を取り込まないに設定した場合には、データＲＳ０ＳＬのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＳ０ＳＬには、初期値として”０”が設定されている。
乱数ソフトラッチレジスタ（ＲＤＳＬ）のビット番号［３］に設定されるデータＲＬ３ＳＬは、１６ビット乱数ＲＬ３の乱数値を、ＲＬ３ソフトラッチ乱数値レジスタ（ＲＬ３ＳＶ）に取り込むためのビットを示す。図３６（Ｂ）に示す例では、乱数値を取り込まないに設定した場合には、データＲＬ３ＳＬのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＬ３ＳＬには、初期値として”０”が設定されている。
乱数ソフトラッチレジスタ（ＲＤＳＬ）のビット番号［２］に設定されるデータＲＬ２ＳＬは、１６ビット乱数ＲＬ２の乱数値を、ＲＬ２ソフトラッチ乱数値レジスタ（ＲＬ２ＳＶ）に取り込むためのビットを示す。図３６（Ｂ）に示す例では、乱数値を取り込まないに設定した場合には、データＲＬ２ＳＬのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＬ２ＳＬには、初期値として”０”が設定されている。
乱数ソフトラッチレジスタ（ＲＤＳＬ）のビット番号［１］に設定されるデータＲＬ１ＳＬは、１６ビット乱数ＲＬ１の乱数値を、ＲＬ１ソフトラッチ乱数値レジスタ（ＲＬ１ＳＶ）に取り込むためのビットを示す。図３６（Ｂ）に示す例では、乱数値を取り込まないに設定した場合には、データＲＬ１ＳＬのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＬ１ＳＬには、初期値として”０”が設定されている。
乱数ソフトラッチレジスタ（ＲＤＳＬ）のビット番号［０］に設定されるデータＲＬ０ＳＬは、１６ビット乱数ＲＬ０の乱数値を、ＲＬ０ソフトラッチ乱数値レジスタ（ＲＬ０ＳＶ）に取り込むためのビットを示す。図３６（Ｂ）に示す例では、乱数値を取り込まないに設定した場合には、データＲＬ０ＳＬのビット値が“０”になるが、乱数列を変更するに設定した場合には、そのビット値が“１”になる。なお、データＲＬ０ＳＬには、初期値として”０”が設定されている。
図３７（Ａ）は、乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）の構成例を示す説明図である。図３７（Ｂ）は、乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）のビット番号［７］に設定されるデータＲＳ３ＳＦは、ＲＳ３ソフトラッチ乱数値レジスタ（ＲＳ３ＳＶ）に、乱数値が取り込まれたことを示す。図３７（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＳ３ＳＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＳ３ＳＦには、初期値として”０”が設定されている。
乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）のビット番号［６］に設定されるデータＲＳ２ＳＦは、ＲＳ２ソフトラッチ乱数値レジスタ（ＲＳ２ＳＶ）に、乱数値が取り込まれたことを示す。図３７（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＳ２ＳＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＳ２ＳＦには、初期値として”０”が設定されている。
乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）のビット番号［５］に設定されるデータＲＳ１ＳＦは、ＲＳ１ソフトラッチ乱数値レジスタ（ＲＳ１ＳＶ）に、乱数値が取り込まれたことを示す。図３７（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＳ１ＳＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＳ１ＳＦには、初期値として”０”が設定されている。
乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）のビット番号［４］に設定されるデータＲＳ０ＳＦは、ＲＳ０ソフトラッチ乱数値レジスタ（ＲＳ０ＳＶ）に、乱数値が取り込まれたことを示す。図３７（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＳ０ＳＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＳ０ＳＦには、初期値として”０”が設定されている。
乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）のビット番号［３］に設定されるデータＲＬ３ＳＦは、ＲＬ３ソフトラッチ乱数値レジスタ（ＲＬ３ＳＶ）に、乱数値が取り込まれたことを示す。図３７（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ３ＳＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ３ＳＦには、初期値として”０”が設定されている。
乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）のビット番号［２］に設定されるデータＲＬ２ＳＦは、ＲＬ２ソフトラッチ乱数値レジスタ（ＲＬ２ＳＶ）に、乱数値が取り込まれたことを示す。図３７（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ２ＳＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ２ＳＦには、初期値として”０”が設定されている。
乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）のビット番号［１］に設定されるデータＲＬ１ＳＦは、ＲＬ１ソフトラッチ乱数値レジスタ（ＲＬ１ＳＶ）に、乱数値が取り込まれたことを示す。図３７（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ１ＳＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ１ＳＦには、初期値として”０”が設定されている。
乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）のビット番号［０］に設定されるデータＲＬ０ＳＦは、ＲＬ０ソフトラッチ乱数値レジスタ（ＲＬ０ＳＶ）に、乱数値が取り込まれたことを示す。図３７（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ０ＳＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ０ＳＦには、初期値として”０”が設定されている。
図３８（Ａ）は、ＲＬｎソフトラッチ乱数値レジスタ（ＲＬｎＳＶ）の構成例を示す説明図である。図３８（Ｂ）は、ＲＬｎソフトラッチ乱数値レジスタ（ＲＬｎＳＶ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図３８において、ｎは０〜３の値をとる。図３８（Ｂ）に示すように、ＲＬｎソフトラッチ乱数値レジスタ（ＲＬｎＳＶ）のビット番号［１５−０］に設定されるデータＲＬｎＳＶ１５〜ＲＬｎＳＶ０は、乱数ソフトラッチレジスタ（ＲＤＳＬ）によって取り込まれた１６ビット乱数ＲＬｎの値が設定される。なお、乱数値が取り込まれると、乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）の該当するビットに”１”がセットされる。
図３９（Ａ）は、ＲＳｎソフトラッチ乱数値レジスタ（ＲＳｎＳＶ）の構成例を示す説明図である。図３９（Ｂ）は、ＲＳｎソフトラッチ乱数値レジスタ（ＲＳｎＳＶ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図３９において、ｎは０〜３の値をとる。図３９（Ｂ）に示すように、ＲＳｎソフトラッチ乱数値レジスタ（ＲＳｎＳＶ）のビット番号［７−０］に設定されるデータＲＳｎＳＶ７〜ＲＳｎＳＶ０は、乱数ソフトラッチレジスタ（ＲＤＳＬ）によって取り込まれた８ビット乱数ＲＳｎの値が設定される。なお、乱数値が取り込まれると、乱数ソフトラッチフラグレジスタ（ＲＤＳＦ）の該当するビットに”１”がセットされる。
図４０（Ａ）は、ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）の構成例を示す説明図である。図４０（Ｂ）は、ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）のビット［７−６］のビット値は必ず”０”とされる。
ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）のビット番号［５］に設定されるデータＲＬ１１ＨＦは、ＲＬ１ハードラッチ乱数値レジスタ１に、乱数値が取り込まれたことを示す。図４０（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ１１ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ１１ＨＦには、初期値として”０”が設定されている。
ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）のビット番号［４］に設定されるデータＲＬ１０ＨＦは、ＲＬ１ハードラッチ乱数値レジスタ０に、乱数値が取り込まれたことを示す。図４０（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ１０ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ１０ＨＦには、初期値として”０”が設定されている。
ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）のビット番号［３］に設定されるデータＲＬ０３ＨＦは、ＲＬ０ハードラッチ乱数値レジスタ３に、乱数値が取り込まれたことを示す。図４０（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ０３ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ０３ＨＦには、初期値として”０”が設定されている。
ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）のビット番号［２］に設定されるデータＲＬ０２ＨＦは、ＲＬ０ハードラッチ乱数値レジスタ２に、乱数値が取り込まれたことを示す。図４０（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ０２ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ０２ＨＦには、初期値として”０”が設定されている。
ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）のビット番号［１］に設定されるデータＲＬ０１ＨＦは、ＲＬ０ハードラッチ乱数値レジスタ１に、乱数値が取り込まれたことを示す。図４０（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ０１ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ０１ＨＦには、初期値として”０”が設定されている。
ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）のビット番号［０］に設定されるデータＲＬ００ＨＦは、ＲＬ０ハードラッチ乱数値レジスタ０に、乱数値が取り込まれたことを示す。図４０（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ００ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ００ＨＦには、初期値として”０”が設定されている。
図４１（Ａ）は、ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）の構成例を示す説明図である。図４１（Ｂ）は、ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）のビット［７−６］およびビット［３−２］のビット値は必ず”０”とされる。
ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）のビット番号［５］に設定されるデータＲＬ３１ＨＦは、ＲＬ３ハードラッチ乱数値レジスタ１に、乱数値が取り込まれたことを示す。図４１（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ３１ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ３１ＨＦには、初期値として”０”が設定されている。
ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）のビット番号［４］に設定されるデータＲＬ３０ＨＦは、ＲＬ３ハードラッチ乱数値レジスタ０に、乱数値が取り込まれたことを示す。図４１（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ３０ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ３０ＨＦには、初期値として”０”が設定されている。
ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）のビット番号［１］に設定されるデータＲＬ２１ＨＦは、ＲＬ２ハードラッチ乱数値レジスタ１に、乱数値が取り込まれたことを示す。図４１（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ２１ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ２１ＨＦには、初期値として”０”が設定されている。
ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）のビット番号［１］に設定されるデータＲＬ２０ＨＦは、ＲＬ２ハードラッチ乱数値レジスタ０に、乱数値が取り込まれたことを示す。図４１（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＬ２０ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＬ２０ＨＦには、初期値として”０”が設定されている。
図４２（Ａ）は、ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）の構成例を示す説明図である。図４２（Ｂ）は、ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）は、８ビット乱数回路５０８ａとフリーランカウンタ回路５０７とで兼用で用いられるレジスタであり、ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）のビット［７−４］は、フリーランカウンタ５０７が用いるハードラッチレジスタ（ＦＲＣ０ハードラッチレジスタ（ＦＲ０ＨＶ）〜ＦＲＣ３ハードラッチレジスタ（ＦＲ３ＨＶ））に関する設定を示す。
ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）のビット番号［３］に設定されるデータＲＳ３ＨＦは、ＲＳ３ハードラッチ乱数値レジスタ（ＲＳ３ＨＶ）に、乱数値が取り込まれたことを示す。図４２（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＳ３ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＳ３ＨＦには、初期値として”０”が設定されている。
ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）のビット番号［２］に設定されるデータＲＳ２ＨＦは、ＲＳ２ハードラッチ乱数値レジスタ（ＲＳ２ＨＶ）に、乱数値が取り込まれたことを示す。図４２（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＳ２ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＳ２ＨＦには、初期値として”０”が設定されている。
ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）のビット番号［１］に設定されるデータＲＳ１ＨＦは、ＲＳ１ハードラッチ乱数値レジスタ（ＲＳ１ＨＶ）に、乱数値が取り込まれたことを示す。図４２（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＳ１ＨＦのビット値が“０”になるが、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＳ１ＨＦには、初期値として”０”が設定されている。
ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）のビット番号［０］に設定されるデータＲＳ０ＨＦは、ＲＳ０ハードラッチ乱数値レジスタ（ＲＳ０ＨＶ）に、乱数値が取り込まれたことを示す。図４２（Ｂ）に示す例では、乱数値が取り込まれていない場合には、データＲＳ０ＨＦのビット値が“０”になり、乱数値を取り込み済みである場合には、そのビット値が“１”になる。なお、データＲＳ０ＨＦには、初期値として”０”が設定されている。
図４３（Ａ）は、ＲＬ０ハードラッチ乱数値レジスタｍ（ＲＬ０ｍＨＶ）の構成例を示す説明図である。図４３（Ｂ）は、ＲＬ０ハードラッチ乱数値レジスタｍ（ＲＬ０ｍＨＶ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図４３において、ｍは０〜３の値をとる。図４３（Ｂ）に示すように、ＲＬ０ハードラッチ乱数値レジスタｍ（ＲＬ０ｍＨＶ）のビット番号［１５−０］に設定されるデータＲＬ０ｍＨＶ１５〜ＲＬ０ｍＨＶ０は、外部端子入力によって取り込まれた１６ビット乱数ＲＬ０の値が設定される。また、乱数値が取り込まれると、ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）の該当するビットに”１”がセットされる。
図４４（Ａ）は、ＲＬ１ハードラッチ乱数値レジスタｍ（ＲＬ１ｍＨＶ）の構成例を示す説明図である。図４４（Ｂ）は、ＲＬ１ハードラッチ乱数値レジスタｍ（ＲＬ１ｍＨＶ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図４４において、ｍは０〜３の値をとる。図４４（Ｂ）に示すように、ＲＬ１ハードラッチ乱数値レジスタｍ（ＲＬ１ｍＨＶ）のビット番号［１５−０］に設定されるデータＲＬ１ｍＨＶ１５〜ＲＬ１ｍＨＶ０は、外部端子入力によって取り込まれた１６ビット乱数ＲＬ１の値が設定される。また、乱数値が取り込まれると、ＲＬハードラッチフラグレジスタ０（ＲＬＨＦ０）の該当するビットに”１”がセットされる。
図４５（Ａ）は、ＲＬ２ハードラッチ乱数値レジスタｍ（ＲＬ２ｍＨＶ）の構成例を示す説明図である。図４５（Ｂ）は、ＲＬ２ハードラッチ乱数値レジスタｍ（ＲＬ２ｍＨＶ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図４５において、ｍは０〜３の値をとる。図４５（Ｂ）に示すように、ＲＬ２ハードラッチ乱数値レジスタｍ（ＲＬ２ｍＨＶ）のビット番号［１５−０］に設定されるデータＲＬ２ｍＨＶ１５〜ＲＬ２ｍＨＶ０は、外部端子入力によって取り込まれた１６ビット乱数ＲＬ２の値が設定される。また、乱数値が取り込まれると、ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）の該当するビットに”１”がセットされる。
図４６（Ａ）は、ＲＬ３ハードラッチ乱数値レジスタｍ（ＲＬ３ｍＨＶ）の構成例を示す説明図である。図４６（Ｂ）は、ＲＬ３ハードラッチ乱数値レジスタｍ（ＲＬ３ｍＨＶ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図４６において、ｍは０〜３の値をとる。図４６（Ｂ）に示すように、ＲＬ３ハードラッチ乱数値レジスタｍ（ＲＬ３ｍＨＶ）のビット番号［１５−０］に設定されるデータＲＬ３ｍＨＶ１５〜ＲＬ３ｍＨＶ０は、外部端子入力によって取り込まれた１６ビット乱数ＲＬ３の値が設定される。また、乱数値が取り込まれると、ＲＬハードラッチフラグレジスタ１（ＲＬＨＦ１）の該当するビットに”１”がセットされる。
図４７（Ａ）は、ＲＳｎハードラッチ乱数値レジスタ（ＲＳｎＨＶ）の構成例を示す説明図である。図４７（Ｂ）は、ＲＳｎハードラッチ乱数値レジスタ（ＲＳｎＨＶ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。なお、図４７において、ｎは０〜３の値をとる。図４７（Ｂ）に示すように、ＲＳｎハードラッチ乱数値レジスタ（ＲＬｎＨＶ）のビット番号［７−０］に設定されるデータＲＳｎＨＶ７〜ＲＳｎＨＶ０は、外部端子入力によって取り込まれた８ビット乱数ＲＳｎの値が設定される。また、乱数値が取り込まれると、ＲＳハードラッチフラグレジスタ（ＲＳＨＦ）の該当するビットに”１”がセットされる。
図４８（Ａ）は、ＷＤＴスタートレジスタ（ＷＳＴ）の構成例を示す説明図である。図４８（Ｂ）は、ＷＤＴスタートレジスタ（ＷＳＴ）に設定されるデータの各ビットにおける設定内容の一例を示す説明図である。図１４に示すように、リセット設定（ＫＲＥＳ）のビット番号［６］に”１”が設定されると、ソフトウェアでＷＴＤ５０６ｂを起動することが可能になるが、そのような設定がなされている状態で、ＷＤＴスタートレジスタ（ＷＳＴ）にＷＤＴ起動制御コードがソフトウェアによって（具体的には、ソフトウェアに従って動作するＣＰＵ５６によって）設定されると、ＷＤＴ５０６ｂが起動する。また、そのような設定がなされている状態においてＳＴＤ５０６Ｂが動作しているときには、ソフトウェアによってＷＴＤ５０６ｂを停止することができる。
具体的には、例えば、ＷＳＴのビット番号［７−０］に”ＣＣ（Ｈ）”が設定されるとＷＤＴ５０６ｂが起動し、”３３（Ｈ）”が設定されるとＷＤＴ５０６ｂは停止する。
なお、図９に示すＷＤＴクリアレジスタ（ＷＣＬ）に”５５（Ｈ）”が設定された後に、”ＡＡ（Ｈ）”が設定されると、ＷＴＤ５０６ｂはリスタートする。すなわち、カウント動作をリスタートする。
図６に示す遊技制御用マイクロコンピュータ５６０が備えるタイマ回路５０９は、８ビットプログラマブルタイマであり、遊技制御用マイクロコンピュータ５６０は、タイマ回路５０９として、８ビットのカウンタを３チャネル備える。この実施の形態では、タイマ回路５０９を用いてユーザプログラムによる設定によって、リアルタイム割り込み要求や時間計測を行うことが可能である。
図６に示す遊技制御用マイクロコンピュータ５６０が備える割り込みコントローラ５１０は、ＰＩ５／ＸＩＮＴ端子からの外部割り込み要求や、内蔵の周辺回路（例えば、シリアル通信回路５１２、乱数回路５０８ａ，５０８ｂ、タイマ回路５０９）からの割り込み要求を制御する回路である。
図６に示す遊技制御用マイクロコンピュータ５６０が備えるパラレル入力ポート５１１は、８ビット幅の入力専用ポート（ＰＩＰ）を内蔵する。また、図６に示す遊技制御用マイクロコンピュータ５６０が備えるパラレル出力ポート５１３は、１１ビット幅の出力専用ポート（ＰＯＰ）を内蔵する。
図６に示す遊技制御用マイクロコンピュータ５６０が備えるシリアル通信回路５１２は、外部に対する入出力において非同期シリアル通信を行う回路である。なお、遊技制御用マイクロコンピュータ５６０は、シリアル通信回路５１２として、送受信両用の１チャネルの回路と、送信用のみの３チャネルの回路とを備える。なお、例えば、送受信両用の回路については、例えば、双方向の通信が必要になる遊技制御用マイクロコンピュータ５６０と払出制御基板３７が搭載する払出制御用マイクロコンピュータとの間の通信に用いるようにし、送信用のみの回路については、例えば、一方向の通信でよい遊技制御用マイクロコンピュータ５６０から演出制御用マイクロコンピュータ１００に対する通信に用いるようにする。
図６に示す遊技制御用マイクロコンピュータ５６０が備えるアドレスデコード回路５１４は、遊技制御用マイクロコンピュータ５６０の内部における各機能ブロックのデコードや、外部装置用のデコード信号であるチップセレクト信号のデコードを行うための回路である。チップセレクト信号によって、遊技制御用マイクロコンピュータ５６０の内部回路または周辺デバイスを選択する（アクセス可能にする。）。
次に、遊技機の動作を説明する。この実施の形態では、既に説明したように、ウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号やＩＡＴ回路５０６ａからのＩＡＴ信号が発生したときに、ユーザリセットを発生させるかシステムリセットを発生させるかを可能である（図１４参照）。図４９は、リセット設定（ＫＲＥＳ）での設定内容によるリセット動作の違いを説明するための説明図である。
まず、図４９（Ａ）を用いてウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号やＩＡＴ回路５０６ａからのＩＡＴ信号が発生したときにシステムリセットを発生させるように設定した場合について説明する。
図４９（Ａ）に示すように、遊技機に対して電源が投入され電力供給が開始されると、遊技制御用マイクロコンピュータ５６０は、ＣＰＵコアを含む全ての内部回路を初期化し、プログラム管理エリアの設定内容に従って、内部リセット動作の設定や乱数回路５０８ａ，５０８ｂの設定などの遊技制御用マイクロコンピュータ５６０の各種設定をハードウェア的に行う（ステップＳ１００１）。具体的には、プログラム管理エリアの図１４に示すリセット設定（ＫＲＥＳ）の設定内容に従って内部リセットの動作の設定を行ったり、プログラム管理エリアの図１５〜図１９に示す１６ビット乱数初期設定１（ＫＲＬ１）〜８ビット乱数初期設定２（ＫＲＳ２）の設定内容に従って乱数回路５０８ａ，５０８ｂの設定を行ったりする。なお、図４９（Ａ）に示す例では、遊技制御用マイクロコンピュータ５６０は、プログラム管理エリアの設定内容に従って、内部リセット動作の設定としてシステムリセットを設定する。なお、プログラム管理エリアの設定内容はあらかじめ遊技機の製作時に遊技機製造メーカ（ユーザ）によって設定されている。
遊技制御用マイクロコンピュータ５６０の各種設定が完了すると、遊技制御用マイクロコンピュータ５６０は、セキュリティモードに移行し、セキュリティチェックを実行する（ステップＳ１００２）。ステップＳ１００２で実行するセキュリティチェックでは、ユーザプログラムの認証を行われる。具体的には、ユーザプログラムをもとに計算された認証コードが正しいか否かの計算が行われる。認証コードが正しければ、ステップＳ１００３に移行し、認証コードが正しくなければ、ＣＰＵ５６を停止する。
なお、セキュリティモードに移行されるセキュリティモード時間は、既に説明したように、プログラム管理エリアの図２０に示すセキュリティ時間設定（ＫＳＥＳ）の設定内容に従って決まる。具体的には、プログラム管理エリアの図２０に示すセキュリティ時間設定（ＫＳＥＳ）の設定内容に従ってステップＳ１００１の設定が行われることによってセキュリティモード時間が設定される。なお、認証コードは、例えば、遊技機の製作時における内蔵ＲＯＭ５４への書き込み時に遊技機製造メーカ（ユーザ）によってユーザプログラムとともに書き込まれている。
セキュリティチェックが終了すると、遊技制御用マイクロコンピュータ５６０は、ユーザモードに移行し、ユーザプログラムの実行を開始する。具体的には、ＣＰＵ５６が、図５１に示すメイン処理の実行を開始する。
次に、ユーザプログラムが実行されているときに（具体的には、図５１に示すメイン処理内のループ処理や図５２に示すタイマ割込処理の実行中に）、ウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号やＩＡＴ回路５０６ａからのＩＡＴ信号が発生した場合について説明する。図４９（Ａ）に示す例では、ステップＳ１００１で内部リセット動作の設定としてシステムリセットが設定されている。よって、タイムアウト信号やＩＡＴ信号の発生にもとづいてシステムリセットが発生する。
そして、ステップＳ１００１の処理と同様に、遊技制御用マイクロコンピュータ５６０は、ＣＰＵコアを含む全ての内部回路を初期化し、プログラム管理エリアの設定内容に従って、内部リセット動作の設定や乱数回路５０８ａ，５０８ｂの設定などの遊技制御用マイクロコンピュータ５６０の各種設定をハードウェア的に行う（ステップＳ１００５）。遊技制御用マイクロコンピュータ５６０の各種設定が完了すると、ステップＳ１００２の場合と同様に、遊技制御用マイクロコンピュータ５６０は、セキュリティモードに移行し、セキュリティチェックを実行する（ステップＳ１００６）。
セキュリティチェックが終了すると、ステップＳ１００３の場合と同様に、遊技制御用マイクロコンピュータ５６０は、ユーザモードに移行し、ユーザプログラムの実行を開始する。
以後、ウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号やＩＡＴ回路５０６ａからのＩＡＴ信号が発生するごとに、ステップＳ１００４〜Ｓ１００７の動作が実行される。なお、図４９（Ａ）において、ステップＳ１００１，Ｓ１００２の具体的な処理内容とステップＳ１００５，Ｓ１００６の具体的な処理内容とは同じである。
次に、図４９（Ｂ）を用いてウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号やＩＡＴ回路５０６ａからのＩＡＴ信号が発生したときにユーザリセットを発生させるように設定した場合について説明する。
図４９（Ｂ）に示すように、遊技機に対して電源が投入され電力供給が開始されると、遊技制御用マイクロコンピュータ５６０は、ＣＰＵコアを含む全ての内部回路を初期化するとともに、プログラム管理エリアの設定内容に従って、内部リセット動作の設定や乱数回路５０８ａ，５０８ｂの設定など遊技制御用マイクロコンピュータ５６０の各種設定をハードウェア的に行う（ステップＳ１０１１）。具体的には、プログラム管理エリアの図１４に示すリセット設定（ＫＲＥＳ）の設定内容に従って内部リセットの動作の設定を行ったり、プログラム管理エリアの図１５〜図１９に示す１６ビット乱数初期設定１（ＫＲＬ１）〜８ビット乱数初期設定２（ＫＲＳ２）の設定内容に従って乱数回路５０８ａ，５０８ｂの設定を行ったりする。なお、図４９（Ｂ）に示す例では、遊技制御用マイクロコンピュータ５６０は、プログラム管理エリアの設定内容に従って、内部リセット動作の設定としてユーザリセットを設定する。また、プログラム管理エリアの設定内容はあらかじめ遊技機の製作時に遊技機製造メーカ（ユーザ）によって設定されている。
遊技制御用マイクロコンピュータ５６０の各種設定を完了すると、遊技制御用マイクロコンピュータ５６０は、セキュリティモードに移行し、セキュリティチェックを実行する（ステップＳ１０１２）。ステップＳ１０１２で実行するセキュリティチェックでは、ユーザプログラムの認証を行う。具体的には、ユーザプログラムをもとに計算された認証コードが正しいか否か再計算を行う。そして、認証コードが正しければ、ステップＳ１０１３に移行し、認証コードが正しくなければ、ＣＰＵ５６を停止する。なお、セキュリティモードに移行されるセキュリティモード時間は、既に説明したように、プログラム管理エリアの図２０に示すセキュリティ時間設定（ＫＳＥＳ）の設定内容に従って可変とされている。具体的には、プログラム管理エリアの図２０に示すセキュリティ時間設定（ＫＳＥＳ）の設定内容に従ってステップＳ１０１１の設定が行われることによってセキュリティモード時間が設定される。なお、認証コードは、あらかじめ遊技機の製作時の内蔵ＲＯＭ５４への書き込み時に遊技機製造メーカ（ユーザ）によってユーザプログラムとともに書き込まれている。
そして、セキュリティチェックを終了すると、遊技制御用マイクロコンピュータ５６０は、ユーザモードに移行し、ユーザプログラムの実行を開始する。具体的には、図５１に示すメイン処理の実行を開始する。
次いで、ユーザプログラムが実行されているときに（具体的には、図５１に示すメイン処理内のループ処理や図５２に示すタイマ割込処理の実行中に）、ウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号やＩＡＴ回路５０６ａからのＩＡＴ信号が発生した場合について説明する。図４９（Ｂ）に示す例では、ステップＳ１０１１で内部リセット動作の設定としてユーザリセットが設定されていることから、タイムアウト信号やＩＡＴ信号の発生にもとづいてユーザリセットが発生する。
ユーザリセットが発生した場合には、ステップＳ１０１１の遊技制御用マイクロコンピュータ５６０の各種設定やステップＳ１０１２のセキュリティチェックは実行されず、遊技制御用マイクロコンピュータ５６０の内部回路のうち、ＣＰＵコア、タイマ回路５０９、フリーランカウンタ回路５０７、演算回路５０５、パラレル入力ポート５１１、パラレル出力ポート５１３、シリアル通信回路５１２、および割り込みコントローラ５１０などを初期化する。そして、ユーザプログラムの先頭のアドレスに戻り、ユーザプログラムの実行が先頭のアドレスから再び開始される（ステップＳ１０１５）。具体的には、図５１に示すメイン処理の実行を再び開始する。
以後、ウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号やＩＡＴ回路５０６ａからのＩＡＴ信号が発生するごとに、ステップＳ１０１４〜Ｓ１０１５の動作が実行される。
なお、この実施の形態では、遊技制御用マイクロコンピュータ５６０は、ユーザプログラムの実行中に内蔵ＲＡＭ領域に格納されているデータを読み出す場合、そのデータが格納されている内蔵ＲＡＭ領域の上位および下位全てのアドレスを指定するのではなく、アドレスの下位のみを指定してデータを読み出すことが可能である。図５０は、内蔵ＲＡＭ領域に格納されているデータの読み出し方の例を示す説明図である。この実施の形態では、ユーザプログラムで参照されるデータは、内蔵ＲＡＭ領域のうちのＦ０００Ｈ〜Ｆ０ＦＦＨ領域に格納され、データ格納領域のアドレスの上位はＦ０Ｈである。また、遊技制御用マイクロコンピュータ５６０は、データ格納領域の上位アドレスを固定値として設定するための専用のレジスタ（Ｑレジスタ）を備え、Ｑレジスタには固定値Ｆ０Ｈが設定される。
図５０に示す例では、内蔵ＲＡＭ領域のアドレスＦ０２０Ｈに格納されているデータを読み出す場合が示されている。ＣＰＵ５６は、Ｑレジスタを用いてデータを読み出すためのコマンドＬＤＱを用いて、下位アドレス２０Ｈのみを指定して、データの読み出し動作を行う（具体的には、ＬＤＱ Ａ，（２０Ｈ）を実行する）。すると、ＣＰＵ５６は、データ格納領域の上位アドレスをＱレジスタに設定されている固定値からＦ０Ｈと特定するとともに、ＬＤＱ命令で指定された下位アドレス２０Ｈを特定し、上位および下位を合わせたデータ格納領域のアドレスがＦ０２０Ｈであると特定する。そして、ＣＰＵ５６は、特定したＦ０２０Ｈに対応するデータ格納領域に格納されているデータａを読み出し、レジスタＡに格納する。
なお、Ｑレジスタの値は、システムリセット時にハードウェア的に初期化され、初期値Ｆ０Ｈに自動設定される。例えば、遊技機に対して電源が投入され電力供給が開始されたときに、Ｑレジスタの下位４ビットは０に初期化され、上位４ビットは反転回路で反転されて全て値１になることによって、Ｑレジスタの初期値としてＦ０Ｈが自動設定される。また、後述するように、この実施の形態では、ユーザプログラムの実行が開始されたときにも、ユーザプログラムでＱレジスタに初期値Ｆ０Ｈを設定する処理が実行される（図５１におけるステップＳ５Ａ参照）。
また、Ｑレジスタの初期値は、遊技機に対して電源が投入され電力供給が開始されたときに行われるハードウェア的な自動設定で設定されてもよいし、ユーザプログラムの開始時に実行されるユーザプログラムによって設定されてもよい。
次に、システムチェックを実行した後、ユーザモードに移行した後にユーザプログラムに従って実行される処理を説明する。ユーザモードに移行すると、遊技制御用マイクロコンピュータ５６０（具体的には、ＣＰＵ５６）は、メイン処理の実行を開始する。
図５１は、主基板３１における遊技制御用マイクロコンピュータ５６０が実行するメイン処理を示すフローチャートである。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードの設定を行い（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスの初期化（内蔵デバイス（内蔵周辺回路）であるタイマ回路５０９、パラレル入力ポート５１１およびパラレル出力ポート５１３の初期化など）を行った後（ステップＳ４）、ＲＡＭをアクセス可能状態に設定する（ステップＳ５）。なお、ステップＳ４の処理において、ＣＰＵ５６は、ウオッチドッグタイマ（ＷＤＴ）５０６ｂの動作を許可するための設定または禁止するための設定も行う。具体的には、リセット設定（ＫＲＥＳ）のビット［６］に”１”または”０”を設定する。
次いで、ＣＰＵ５６は、Ｑレジスタに初期値Ｆ０Ｈをセットする（ステップＳ５Ａ）。すなわち、ステップＳ５の処理が実行されてＲＡＭ５５をアクセス可能状態に設定したタイミングで、Ｑレジスタに初期値Ｆ０Ｈがセットされる。
次いで、ＣＰＵ５６は、入力ポートを介して入力されるクリアスイッチ９２１の出力信号（クリア信号）の状態を確認する（ステップＳ６）。その確認においてオンを検出した場合には、ＣＰＵ５６は、通常の初期化処理（ステップＳ１０〜Ｓ１４およびステップＳ１５）を実行する。
クリアスイッチがオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域（バックアップ領域）のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ７）。具体的には、ＲＡＭ５５の所定領域（この実施の形態では、バックアップ領域における１バイトであるバックアップフラグ領域）にバックアップフラグがセットされているか否か確認する。すなわち、バックアップフラグ領域のデータがバックアップフラグとしての所定値（バックアップフラグ値：この実施の形態では、５５（Ｈ））であるか否か確認する。なお、バックアップフラグ値は、電力供給停止時処理において設定される。
電力供給停止時処理が行われたことを確認した場合には、ＣＰＵ５６は、バックアップ領域のデータチェックを行う。この実施の形態では、データチェックとしてパリティチェックを行う。すなわち、算出したチェックサムと、電力供給停止時処理で同一の処理によって算出され保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理を実行する。
チェック結果が正常である場合には（ステップＳ８）、ＣＰＵ５６は、遊技制御手段（遊技制御用マイクロコンピュータ５６０）の内部状態と演出制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理（ステップＳ４１〜Ｓ４５の処理）を行う。具体的には、ＲＯＭ５４に格納されているバックアップ時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ４１）、バックアップ時設定テーブルの内容を順次作業領域（ＲＡＭ５５内の領域）に設定する（ステップＳ４２）。作業領域はバックアップ電源によって電源バックアップされている。バックアップ時設定テーブルには、作業領域のうち初期化してもよい領域についての初期化データが設定されている。ステップＳ４１およびＳ４２の処理によって、作業領域のうち初期化してはならない部分については、保存されていた内容がそのまま残る。初期化してはならない部分は、例えば、電力供給停止前の遊技状態を示すデータ（特別図柄プロセスフラグ、確変フラグ、時短フラグなど）、出力ポートの出力状態が保存されている領域（出力ポートバッファ）、未払出賞球数を示すデータが設定されている部分などである。
また、ＣＰＵ５６は、ＲＡＭ５５のバックアップフラグ領域に特定値（この実施の形態では、ＡＡ（Ｈ））を設定する（ステップＳ４３）。
また、ＣＰＵ５６は、電力供給復旧時の初期化コマンドとしての停電復旧指定コマンドを送信する（ステップＳ４４）。また、ＣＰＵ５６は、バックアップＲＡＭに保存されている表示結果（確変大当り、通常大当り、突然確変大当り、小当り、またははずれ）を指定した表示結果指定コマンドを演出制御基板８０に対して送信する（ステップＳ４５）。そして、ステップＳ１５に移行する。
なお、この実施の形態では、バックアップフラグとチェックデータとの双方を用いてバックアップ領域のデータが保存されているか否か確認するが、バックアップフラグのみを、遊技状態復旧処理を実行するための契機にしてもよい。
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１０）。なお、ＲＡＭクリア処理によって、所定のデータ（例えば、普通図柄当り判定用乱数を生成するためのカウンタのカウント値のデータ）は０に初期化されるが、任意の値またはあらかじめ決められている値に初期化するようにしてもよい。また、ＲＡＭ５５の全領域を初期化せず、所定のデータ（例えば、普通図柄当り判定用乱数を生成するためのカウンタのカウント値のデータ）をそのままにしてもよい。また、ＲＯＭ５４に格納されている初期化時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ１１）、初期化時設定テーブルの内容を順次作業領域に設定する（ステップＳ１２）。
ステップＳ１１およびＳ１２の処理によって、例えば、普通図柄当り判定用乱数カウンタ、特別図柄バッファ、総賞球数格納バッファ、特別図柄プロセスフラグなど制御状態に応じて選択的に処理を行うためのフラグに初期値が設定される。
また、ＣＰＵ５６は、ＲＡＭ５５のバックアップフラグ領域に特定値（この実施の形態では、ＡＡ（Ｈ））を設定する（ステップＳ１３）。
また、ＣＰＵ５６は、サブ基板（主基板３１以外のマイクロコンピュータが搭載された基板。）を初期化するための初期化指定コマンド（遊技制御用マイクロコンピュータ５６０が初期化処理を実行したことを示すコマンドでもある。）をサブ基板に送信する（ステップＳ１４）。例えば、演出制御用マイクロコンピュータ１００は、初期化指定コマンドを受信すると、演出表示装置９において、遊技機の制御の初期化がなされたことを報知するための画面表示、すなわち初期化報知を行う。
そして、ステップＳ１５において、ＣＰＵ５６は、所定時間（例えば４ｍｓ）毎に定期的にタイマ割込がかかるように遊技制御用マイクロコンピュータ５６０に内蔵されているタイマ回路５０９のレジスタの設定を行なう。すなわち、初期値として例えば４ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。この実施の形態では、４ｍｓ毎に定期的にタイマ割込がかかるとする。
初期化処理の実行（ステップＳ１０〜Ｓ１５）が完了すると、ＣＰＵ５６は、メイン処理で、表示用乱数更新処理（ステップＳ１７）および初期値用乱数更新処理（ステップＳ１８）を繰り返し実行する。表示用乱数更新処理および初期値用乱数更新処理を実行するときには割込禁止状態に設定し（ステップＳ１６）、表示用乱数更新処理および初期値用乱数更新処理の実行が終了すると割込許可状態に設定する（ステップＳ１９）。この実施の形態では、表示用乱数は、変動パターンを決定するための乱数であり、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。また、初期値用乱数更新処理は、初期値用乱数を発生するためのカウンタのカウント値を更新する処理である。この実施の形態では、初期値用乱数は、普通図柄に関して当りとするか否か決定するための乱数を発生するためのカウンタ（普通図柄当り判定用乱数発生カウンタ）のカウント値の初期値を決定するための乱数である。遊技の進行を制御する遊技制御処理（遊技制御用マイクロコンピュータ５６０が、遊技機に設けられている演出表示装置、可変入賞球装置、球払出装置等の遊技用の装置を、自身で制御する処理、または他のマイクロコンピュータに制御させるために指令信号を送信する処理、遊技装置制御処理ともいう）において、普通図柄当り判定用乱数のカウント値が１周（普通図柄当り判定用乱数の取りうる値の最小値から最大値までの間の数値の個数分歩進したこと）すると、そのカウンタに初期値が設定される。
タイマ割込が発生すると、ＣＰＵ５６は、図５２に示すステップＳ２１〜Ｓ３４のタイマ割込処理を実行する。タイマ割込処理において、ＣＰＵ５６は、入力ドライバ回路５８を介して、ゲートスイッチ３２ａ、第１始動口スイッチ１３ａ、第２始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。
次に、ＣＰＵ５６は、第１特別図柄表示器８ａ、第２特別図柄表示器８ｂ、普通図柄表示器１０、第１特別図柄保留記憶表示器１８ａ、第２特別図柄保留記憶表示器１８ｂ、普通図柄保留記憶表示器４１の表示制御を行う表示制御処理を実行する（ステップＳ２２）。第１特別図柄表示器８ａ、第２特別図柄表示器８ｂおよび普通図柄表示器１０については、ステップＳ３２，Ｓ３３で設定される出力バッファの内容に応じて各表示器に対して駆動信号を出力する制御を実行する。
また、遊技制御に用いられる普通図柄当り判定用乱数等の各判定用乱数を生成するための各カウンタのカウント値を更新する処理を行う（判定用乱数更新処理：ステップＳ２３）。ＣＰＵ５６は、さらに、初期値用乱数および表示用乱数を生成するためのカウンタのカウント値を更新する処理を行う（初期値用乱数更新処理，表示用乱数更新処理：ステップＳ２４，Ｓ２５）。
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２６）。特別図柄プロセス処理では、第１特別図柄表示器８ａ、第２特別図柄表示器８ｂおよび大入賞口を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理を実行する。ＣＰＵ５６は、特別図柄プロセスフラグの値を、遊技状態に応じて更新する。
次いで、普通図柄プロセス処理を行う（ステップＳ２７）。普通図柄プロセス処理では、ＣＰＵ５６は、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理を実行する。ＣＰＵ５６は、普通図柄プロセスフラグの値を、遊技状態に応じて更新する。
また、ＣＰＵ５６は、演出制御用マイクロコンピュータ１００に演出制御コマンドを送出する処理を行う（演出制御コマンド制御処理：ステップＳ２８）。
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。
また、ＣＰＵ５６は、第１始動口スイッチ１３ａ、第２始動口スイッチ１４ａおよびカウントスイッチ２３の検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ３０）。具体的には、第１始動口スイッチ１３ａ、第２始動口スイッチ１４ａおよびカウントスイッチ２３のいずれかがオンしたことにもとづく入賞検出に応じて、払出制御基板３７に搭載されている払出制御用マイクロコンピュータに賞球個数を示す払出制御コマンド（賞球個数信号）を出力する。払出制御用マイクロコンピュータは、賞球個数を示す払出制御コマンドに応じて球払出装置９７を駆動する。
この実施の形態では、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられているのであるが、ＣＰＵ５６は、出力ポートの出力状態に対応したＲＡＭ領域におけるソレノイドのオン／オフに関する内容を出力ポートに出力する（ステップＳ３１：出力処理）。
また、ＣＰＵ５６は、特別図柄プロセスフラグの値に応じて特別図柄の演出表示を行うための特別図柄表示制御データを特別図柄表示制御データ設定用の出力バッファに設定する特別図柄表示制御処理を行う（ステップＳ３２）。
さらに、ＣＰＵ５６は、普通図柄プロセスフラグの値に応じて普通図柄の演出表示を行うための普通図柄表示制御データを普通図柄表示制御データ設定用の出力バッファに設定する普通図柄表示制御処理を行う（ステップＳ３３）。ＣＰＵ５６は、例えば、普通図柄の変動に関する開始フラグがセットされると終了フラグがセットされるまで、普通図柄の変動速度が０．２秒ごとに表示状態（「○」および「×」）を切り替えるような速度である場合には、０．２秒が経過する毎に、出力バッファに設定される表示制御データの値（例えば、「○」を示す１と「×」を示す０）を切り替える。また、ＣＰＵ５６は、出力バッファに設定された表示制御データに応じて、ステップＳ２２において駆動信号を出力することによって、普通図柄表示器１０における普通図柄の演出表示を実行する。
その後、割込許可状態に設定し（ステップＳ３４）、処理を終了する。
以上の制御によって、この実施の形態では、遊技制御処理は４ｍｓ毎に起動されることになる。なお、遊技制御処理は、タイマ割込処理におけるステップＳ２１〜Ｓ３３（ステップＳ２９を除く。）の処理に相当する。また、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるようにしてもよい。
第１特別図柄表示器８ａまたは第２特別図柄表示器８ｂおよび演出表示装置９にはずれ図柄が停止表示される場合には、演出図柄の可変表示が開始されてから、演出図柄の可変表示状態がリーチ状態にならずに、リーチにならない所定の演出図柄の組み合わせが停止表示されることがある。このような演出図柄の可変表示態様を、可変表示結果がはずれ図柄になる場合における「非リーチ」（「通常はずれ」ともいう）の可変表示態様という。
第１特別図柄表示器８ａまたは第２特別図柄表示器８ｂおよび演出表示装置９にはずれ図柄が停止表示される場合には、演出図柄の可変表示が開始されてから、演出図柄の可変表示状態がリーチ状態となった後にリーチ演出が実行され、最終的に大当り図柄とはならない所定の演出図柄の組み合わせが停止表示されることがある。このような演出図柄の可変表示結果を、可変表示結果が「はずれ」になる場合における「リーチ」（「リーチはずれ」ともいう）の可変表示態様という。
この実施の形態では、第１特別図柄表示器８ａまたは第２特別図柄表示器８ｂに大当り図柄が停止表示される場合には、演出図柄の可変表示状態がリーチ状態になった後にリーチ演出が実行され、最終的に演出表示装置９における「左」、「中」、「右」の各図柄表示エリア９Ｌ、９Ｃ、９Ｒに、演出図柄が揃って停止表示される。
第１特別図柄表示器８ａまたは第２特別図柄表示器８ｂに小当りである「５」が停止表示される場合には、演出表示装置９において、演出図柄の可変表示態様が「突然確変大当り」である場合と同様に演出図柄の可変表示が行われた後、所定の小当り図柄（突然確変大当り図柄と同じ図柄。例えば「１３５」）が停止表示されることがある。第１特別図柄表示器８ａまたは第２特別図柄表示器８ｂに小当り図柄である「５」が停止表示されることに対応する演出表示装置９における表示演出を「小当り」の可変表示態様という。
小当りは、大当りと比較して大入賞口の開放回数が少ない回数（この実施の形態では０．１秒間の開放を２回）まで許容される当りである。なお、小当り遊技が終了した場合、遊技状態は変化しない。すなわち、確変状態から通常状態に移行したり通常状態から確変状態に移行したりすることはない。また、突然確変大当りとは、大当り遊技状態において大入賞口の開放回数が少ない回数（この実施の形態では０．１秒間の開放を２回）まで許容されるが大入賞口の開放時間が極めて短い大当りであり、かつ、大当り遊技後の遊技状態を確変状態に移行させるような大当りである（すなわち、そのようにすることによって、遊技者に対して突然に確変状態となったかのように見せるものである）。つまり、この実施の形態では、突然確変大当りと小当りとは、大入賞口の開放パターンが同じである。そのように制御することによって、大入賞口の０．１秒間の開放が２回行われると、突然確変大当りであるか小当りであるかまでは認識できないので、遊技者に対して高確率状態（確変状態）を期待させることができ、遊技の興趣を向上させることができる。
図５３および図５４は、ステップＳ２０の電圧低下時処理の一例を示すフローチャートである。図４に示された電源監視回路９２０は、遊技機において用いられる所定電圧（例えば、＋２４Ｖ）が所定値（例えば、＋５Ｖ）以下になると電源断信号を出力するのであるが、具体的には、電源断信号をオン状態（ローレベル）にするのであるが、電源断信号は、遊技制御用マイクロコンピュータ５６０のＮＭＩ端子に入力される。遊技制御用マイクロコンピュータ５６０は、電源断信号がオフ状態（ハイレベル）からオン状態に変化すると、ＮＭＩを発生する。ＮＭＩが発生すると、遊技制御用マイクロコンピュータ５６０は、ＮＭＩ処理を開始する。すなわち、ＮＭＩが発生したときの実行開始アドレスとして決められているプログラムエリアにおけるアドレスから設定されている電圧低下時処理プログラムに従って処理を実行する。
電圧低下時処理において、ＣＰＵ５６は、ＲＡＭ５５のバックアップフラグ領域に設定されているデータが特定値（この実施の形態では、ＡＡ（Ｈ））であるか否か確認する（ステップＳ４５０）。バックアップフラグ領域に設定されているデータが特定値でない場合には、バックアップフラグ領域に００（Ｈ）を設定し（ステップＳ４５１）、ＲＡＭアクセスレジスタにアクセス禁止値を設定した後（ステップＳ４５２）、ループ処理に入る（無限ループに移行する。）。すなわち、何の処理も実行しない状態になる。なお、以後、ＲＡＭ５５のアクセスは不能である。
次に電力供給が開始されたときに、ＣＰＵ５６は、バックアップフラグ領域に所定値（５５（Ｈ））が保存されていることを条件に、遊技状態復旧処理（ステップＳ４１〜Ｓ４５）を実行する。よって、ステップＳ４５１の処理が実行された場合には、遊技状態復旧処理は実行されない。すなわち、電源電圧が低下して電力供給停止時処理が実行されるときにバックアップフラグ領域のデータが特定値でない場合には、次に電力供給が開始されたときに、遊技状態復旧処理は実行されず初期化処理が実行される。なお、ステップＳ４５１の処理でバックアップフラグ領域に設定される値は、特定値（ＡＡ（Ｈ））に一致しなければよいので、００（Ｈ）でなくてもよい。
バックアップフラグ領域に設定されているデータが特定値である場合には、ＣＰＵ５６は、ＲＡＭ５５のバックアップフラグ領域に所定値（５５（Ｈ））を設定し（ステップＳ４５３）、また、ＲＡＭ５５の記憶内容を保存するための電力供給停止時処理を実行する。
電力供給停止時処理において、ＣＰＵ５６は、パリティデータを作成する（ステップＳ４５４〜Ｓ４６３）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４５４）、電力供給停止時でも内容が保存されるべきＲＡＭ領域の先頭アドレスに相当するチェックサム算出開始アドレスをポインタにセットする（ステップＳ４５５）。また、電力供給停止時でも内容が保存されるべきＲＡＭ領域の最終アドレスに相当するチェックサム算出回数をセットする（ステップＳ４５６）。
次いで、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４５７）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４５８）、ポインタの値を１増やし（ステップＳ４５９）、チェックサム算出回数の値を１減算する（ステップＳ４６０）。そして、ステップＳ４５７〜Ｓ４６０の処理を、チェックサム算出回数の値が０になるまで繰り返す（ステップＳ４６１）。
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４６２）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４６３）。このデータが、電源投入時にチェックされるパリティデータになる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４７１）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。
さらに、ＣＰＵ５６は、ＲＯＭ５４に格納されているポートクリア設定テーブルの先頭アドレスをポインタにセットする（ステップＳ４７２）。ポートクリア設定テーブルにおいて、先頭アドレスには処理数（クリアすべき出力ポートの数）が設定され、次いで、出力ポートのアドレスおよび出力値データ（クリアデータ：出力ポートの各ビットのオフ状態の値）が、処理数分の出力ポートについて順次設定されている。
ＣＰＵ５６は、ポインタが指すアドレスのデータ（すなわち処理数）をロードする（ステップＳ４７３）。また、ポインタの値を１増やし（ステップＳ４７４）、ポインタが指すアドレスのデータ（すなわち出力ポートのアドレス）をロードする（ステップＳ４７５）。さらに、ポインタの値を１増やし（ステップＳ４７６）、ポインタが指すアドレスのデータ（すなわち出力値データ）をロードする（ステップＳ４７７）。そして、出力値データを出力ポートに出力する（ステップＳ４７８）。その後、処理数を１減らし（ステップＳ４７９）、処理数が０でなければステップＳ４７４に戻る。
処理数が０である場合には、すなわち、クリアすべき出力ポートを全てクリアしたら、タイマ割込を停止する（ステップＳ４８１）。なお、出力ポートをクリアする処理をチェックサムデータを作成する処理の前に実行してもよい。例えば、ＣＰＵ５６は、ステップＳ４５３でＹと判定した後、直ちにステップＳ４７２〜Ｓ４８０の出力ポートクリアの処理を実行するようにしてもよい。
また、ＣＰＵ５６は、ＷＤＴ５０６ｂを起動するための設定を行う（ステップＳ４８２）。すなわち、ＷＤＴスタートレジスタ（ＷＳＴ）にＣＣ（Ｈ）を設定してＷＤＴ５０６ｂを起動する。なお、ＣＰＵ５６は、リセット設定（ＫＲＥＳ）のビット番号［６］（図１４参照）にあらかじめ“１”を設定し、ＷＤＴ５０６ｂをソフトウェアで起動可能に設定する。例えば、初期設定処理（ステップＳ４の処理に相当）で、リセット設定（ＫＲＥＳ）のビット番号［６］に“１”を設定する。
また、ＣＰＵ５６は、例えば初期設定処理で、リセット設定（ＫＲＥＳ）のビット番号［５−４］に“１１”を設定するとともに、ビット番号［３−０］に“１１１１”を設定する。すなわち、ＷＤＴ５０６ｂが計時する監視時間に相当するタイムアウト時間を、監視時間として設定可能な時間のうちの最長時間にする。ただし、このような設定の仕方は一例である。
その後、ＲＡＭアクセスレジスタにアクセス禁止値を設定した後（ステップＳ４８３）、ＣＰＵ５６は、ループ処理に入る。ループ処理を行っているときに、電源監視回路９２０は、ＶCCが第１の所定値にまで低下したことに応じて、リセット信号をオン状態にする。すなわち、遊技制御用マイクロコンピュータ５６０は動作停止状態になる。
以上の処理によって、電力供給が停止する場合には、ステップＳ４５３〜Ｓ４８１の電力供給停止時処理が実行され、電力供給停止時処理が実行されたことを示す特定値（ＡＡ（Ｈ））がバックアップフラグ領域にストアされ、ＲＡＭアクセスが禁止状態にされ、出力ポートがクリアされ、かつ、遊技制御処理を実行するためのタイマ割込が禁止状態に設定される。
なお、電力供給停止時処理は所定電圧の値が低下したことにもとづいて実行されるが、電圧が一旦低下した後に復旧することもある（いわゆる、瞬停の場合）。そのような状況が生じたときには、ＣＰＵ５６は、ループ処理を継続してしまう。
そこで、この実施の形態では、ステップＳ４８２の処理でソフトウェアによってＷＤＴ５０６ｂを起動し、ＷＤＴ５０６ｂがタイムアウトしたことにもとづいて遊技制御用マイクロコンピュータ５６０をリセットする（図１４におけるビット番号［７］参照）。従って、電圧が復旧した場合に、遊技制御用マイクロコンピュータ５６０は遊技制御動作を再開することができる。
また、図５２には示されていないが、ステップＳ４５２の処理を実行した場合にも、ステップＳ４８３の処理と同様の処理を行う。
また、ＷＤＴ５０６ｂを使用せずに、電圧が一旦低下した後に復旧した場合に遊技制御用マイクロコンピュータ５６０が遊技制御動作を再開することができるようにしてもよい。例えば、電源断信号をＮＭＩ端子に入力させるとともに、入力ポートにも入力させるように構成する。そして、ステップＳ４５２，Ｓ４８３の処理を実行した後、ＣＰＵ５６は、入力ポートに入力されている電源断信号の状態を監視し続ける。電源断信号の状態がハイレベルに戻ったとき（電源断信号がオフ状態になったとき）に、ＣＰＵ５６は、ＮＭＩが生じたときに実行していた処理を再開する（ＮＭＩが生じたときに実行していた処理にリターンする）。なお、ＣＰＵ５６は、ステップＳ１の処理から制御を開始するようにしてもよい。
この実施の形態では、ＲＡＭ５５がバックアップ電源によって電源バックアップ（遊技機への電力供給が停止しても所定期間はＲＡＭ５５の内容が保存されこと）されている。この例では、ステップＳ４５３〜Ｓ４６３の処理によって、バックアップフラグ値とともに、電源断信号が出力されたときのＲＡＭ５５の内容にもとづくチェックサムもＲＡＭ５５のバックアップ領域に保存される。遊技機への電力供給が停止した後、所定期間内に電力供給が復旧したら、遊技制御手段は、上述したステップＳ４１〜Ｓ４４の処理によって、ＲＡＭ５５に保存されているデータ（電力供給が停止した直前の遊技制御手段による制御状態である遊技状態を示すデータ（例えば、プロセスフラグの状態、大当り中フラグの状態、確変フラグの状態、出力ポートの出力状態等）を含む）に従って、遊技状態を、電力供給が停止した直前の状態に戻すことができる。なお、電力供給停止の期間が所定期間を越えたらバックアップフラグ値とチェックサムとが正規の値とは異なるはずであるから、その場合には、ステップＳ１０〜Ｓ１５の初期化処理が実行される。
また、ステップＳ４８３の処理を実行した後電源断信号がオフ状態になった場合には、遊技制御はステップＳ１に戻る（ＷＴＤ５０６ｂを使用する場合、電源断信号を入力ポートにも導入するように構成されている場合には電源断信号がオフ状態に戻ったことによってステップＳ１から処理を実行するとき）。その場合、電力供給停止時処理が実行されたことを示すデータが設定されているので、ステップＳ４１〜Ｓ４５の復旧処理が実行される。よって、電力供給停止時処理を実行した後に電源断信号がオフ状態になったときには、遊技の進行を制御する状態に戻る。従って、電源瞬断等が生じても、遊技制御処理が停止してしまうようなことはなく、自動的に、遊技制御処理が続行される。なお、ＷＴＤ５０６ｂ等を使用せず（ステップＳ４８２の処理等を実行せず）電源断信号がオフ状態になった場合でもループ処理を継続するようにしてもよい。その場合には、電源スイッチ９１４（図４参照）を一度オフした後にオンすることによって、遊技制御がステップＳ１に戻る。
また、この実施の形態では、バックアップフラグ領域のデータの値が特定値（ＡＡ（Ｈ））であったことを条件に、電力供給停止時処理が実行される。なお、特定値は、電力供給が開始されたときにバックアップフラグ領域に設定されるが（図５０参照）、他のタイミングで設定されてもよい。例えば、ＣＰＵ５６は、図５１に示すステップＳ１５の処理を実行した後や、図５２に示すタイマ割込処理における任意のタイミングで、バックアップフラグ領域に特定値を設定する。タイマ割込処理で特定値を設定する場合には、電源投入後に一度だけ特定値を設定してもよいが、常に（４ｍｓごとに）特定値を設定してもよい。
電力供給が停止するとき（電圧が低下したとき）には、ハードウェア回路から遊技制御用マイクロコンピュータ５６０に入力される信号が不安定になっているおそれがある。例えば、電源が実際にオフするまでの間に、ＮＭＩが複数回発生することも考えられる。また、電圧が低下していることに起因してＲＡＭ５５の内容が変化するおそれもある。電力供給停止時処理が開始されるときには、バックアップフラグ領域には特定値が記憶されているはずであるが、電圧が低下したときにはその値が変化しているおそれがある。バックアップフラグ領域に特定値が記憶されていないということは、ＲＡＭ５５の内容を正しく保存できないことを意味している。そこで、この実施の形態では、バックアップフラグ領域のデータの値が特定値（ＡＡ（Ｈ））でなかった場合にはＲＡＭ５５の内容を保存するための処理（バックアップフラグ値（５５（Ｈ）の設定等）を実行しないようにして、次に電力供給が開始されたときに不確かなデータにもとづいて遊技制御復旧処理が実行されることを防止する。
なお、この実施の形態では、電源断信号が遊技制御用マイクロコンピュータ５６０のＮＭＩ端子に入力されたが、マスク可能割込端子に電源断信号を入力してマスク可能割込処理で電圧低下時処理を実行するように構成されている場合にも上記の考え方（特定値が記憶されていることを条件に所定値を設定するとともに電力供給停止時処理を実行し、初期化処理で特定値を設定する。）を適用することができる。
また、電源断信号を入力ポートに導入し、割込を使用せず、入力ポートの入力状態を随時確認する（例えば、４ｍｓタイマ割込処理で確認する。）ことによって電源断信号の状態を確認し、電源断信号の入力を検出したら、電圧低下時処理を実行するように構成されている場合にも上記の考え方を適用することができる。
図５５は、この実施の形態で用いられる各ソフトウェア乱数を示す説明図である。各ソフトウェア乱数は、以下のように使用される。なお、前述したように、この実施の形態では、大当りとするか否かを判定するための大当り判定用乱数（ランダムＲ）については、１６ビット乱数回路５０８ｂが出力するハードウェア乱数が用いられる。
（１）ランダム１（ＭＲ１）：大当りの種類（通常大当り、確変大当り、突然確変大当り）を決定する（大当り種別判定用）
（２）ランダム２（ＭＲ２）：変動パターンの種類（種別）を決定する（変動パターン種別判定用）
（３）ランダム３（ＭＲ３）：変動パターン（変動時間）を決定する（変動パターン判定用）
（４）ランダム４（ＭＲ４）：普通図柄にもとづく当りを発生させるか否か決定する（普通図柄当り判定用）
（５）ランダム５（ＭＲ５）：ランダム４の初期値を決定する（ランダム４初期値決定用）
なお、この実施の形態では、大当り判定用乱数（ランダムＲ）についてのみ乱数回路から抽出したハードウェア乱数が用いられ、それ以外の乱数についてはソフトウェア乱数が用いられているが、例えば、大当り判定用乱数（ランダムＲ）に加えて図５５に示すランダム１〜５の全てについて乱数回路から抽出したハードウェア乱数を用いるようにしてもよい。また、図５５に示すランダム１〜５のうちの一部の乱数についてのみ乱数回路から抽出したハードウェア乱数を用い、それ以外についてはソフトウェア乱数を用いるようにしてもよい。
また、この実施の形態では、まず、変動パターン種別判定用乱数（ランダム２）を用いて変動パターン種別を決定し、変動パターン判定用乱数（ランダム３）を用いて、決定した変動パターン種別に含まれるいずれかの変動パターンに決定する。すなわち、この実施の形態では、２段階の抽選処理によって変動パターンが決定される。
変動パターン種別は、複数の変動パターンをその変動態様の特徴に従ってグループ化されたグループに相当する。例えば、複数の変動パターンをリーチの種類でグループ化して、ノーマルリーチを伴う変動パターンを含む変動パターン種別と、スーパーリーチＡを伴う変動パターンを含む変動パターン種別と、スーパーリーチＢを伴う変動パターンを含む変動パターン種別とに分けてもよい。また、例えば、複数の変動パターンを擬似連の再変動の回数でグループ化して、擬似連を伴わない変動パターンを含む変動パターン種別と、再変動１回の変動パターンを含む変動パターン種別と、再変動２回の変動パターンを含む変動パターン種別と、再変動３回の変動パターンを含む変動パターン種別とに分けてもよい。また、例えば、複数の変動パターンを擬似連や滑り演出などの特定演出の有無でグループ化してもよい。
図５２に示された遊技制御処理におけるステップＳ２３では、遊技制御用マイクロコンピュータ５６０は、（１）の大当り種別判定用乱数、および（４）の普通図柄当り判定用乱数を生成するためのカウンタのカウントアップ（１加算）を行う。すなわち、それらが判定用乱数であり、それら以外の乱数が表示用乱数（ランダム２、ランダム３）または初期値用乱数（ランダム５）である。なお、遊技効果を高めるために、上記の乱数以外の乱数も用いてもよい。例えば、大当り種別判定用乱数（ランダム１）の初期値を決定するための初期値決定用乱数を設けるようにしてもよい。また、この実施の形態では、大当り判定用乱数として、遊技制御用マイクロコンピュータ５６０に内蔵されたハードウェア（遊技制御用マイクロコンピュータ５６０の外部のハードウェアでもよい。）が生成する乱数を用いる。
図５６（Ａ）は、大当り判定テーブルを示す説明図である。大当り判定テーブルとは、ＲＯＭ５４に記憶されているデータの集まりであって、ランダムＲと比較される大当り判定値が設定されているテーブルである。大当り判定テーブルには、通常状態（確変状態でない遊技状態）において用いられる通常時大当り判定テーブルと、確変状態において用いられる確変時大当り判定テーブルとがある。通常時大当り判定テーブルには、図５６（Ａ）の左欄に記載されている各数値が設定され、確変時大当り判定テーブルには、図５６（Ａ）の右欄に記載されている各数値が設定されている。図５６（Ａ）に記載されている数値が大当り判定値である。
図５６（Ｂ），（Ｃ）は、小当り判定テーブルを示す説明図である。小当り判定テーブルとは、ＲＯＭ５４に記憶されているデータの集まりであって、ランダムＲと比較される小当り判定値が設定されているテーブルである。小当り判定テーブルには、第１特別図柄の変動表示を行うときに用いられる小当り判定テーブル（第１特別図柄用）と、第２特別図柄の変動表示を行うときに用いられる小当り判定テーブル（第２特別図柄用）とがある。小当り判定テーブル（第１特別図柄用）には、図５６（Ｂ）に記載されている各数値が設定され、小当り判定テーブル（第２特別図柄用）には、図５６（Ｃ）に記載されている各数値が設定されている。また、図５６（Ｂ），（Ｃ）に記載されている数値が小当り判定値である。
なお、第１特別図柄の変動表示を行う場合にのみ小当りと決定するようにし、第２特別図柄の変動表示を行う場合には小当りを設けないようにしてもよい。その場合、図５６（Ｃ）に示す第２特別図柄用の小当り判定テーブルは設けなくてもよい。この実施の形態では、遊技状態が確変状態に移行されているときには主として第２特別図柄の変動表示が実行される。遊技状態が確変状態に移行されているときにも小当りが発生するようにし、確変状態に移行するか否かを煽る演出を行うように構成すると、現在の遊技状態が確変状態であるにもかかわらず却って遊技者に煩わしさを感じさせてしまう。そこで、第２特別図柄の変動表示中は小当りが発生しないように構成すれば、遊技状態が確変状態である場合には小当りが発生しにくくし必要以上に確変に対する煽り演出を行わないようにすることができ、遊技者に煩わしさを感じさせる事態を防止することができる。
ＣＰＵ５６は、所定の時期に、１６ビット乱数回路５０８ｂのカウント値を抽出して抽出値を大当り判定用乱数（ランダムＲ）の値とするのであるが、大当り判定用乱数値が図５６（Ａ）に示すいずれかの大当り判定値に一致すると、特別図柄に関して大当り（通常大当り、確変大当り、突然確変大当り）にすることに決定する。また、大当り判定用乱数値が図５６（Ｂ），（Ｃ）に示すいずれかの小当り判定値に一致すると、特別図柄に関して小当りにすることに決定する。なお、図５６（Ａ）に示す「確率」は、大当りになる確率（割合）を示す。また、図５６（Ｂ），（Ｃ）に示す「確率」は、小当りになる確率（割合）を示す。また、大当りにするか否か決定するということは、大当り遊技状態に移行させるか否か決定するということであるが、第１特別図柄表示器８ａまたは第２特別図柄表示器８ｂにおける停止図柄を大当り図柄にするか否か決定するということでもある。また、小当りにするか否か決定するということは、小当り遊技状態に移行させるか否か決定するということであるが、第１特別図柄表示器８ａまたは第２特別図柄表示器８ｂにおける停止図柄を小当り図柄にするか否か決定するということでもある。
なお、この実施の形態では、図５６（Ｂ），（Ｃ）に示すように、小当り判定テーブル（第１特別図柄用）を用いる場合には３００分の１の割合で小当りと決定されるのに対して、小当り判定テーブル（第２特別図柄）を用いる場合には３０００分の１の割合で小当りと決定される場合を説明する。従って、この実施の形態では、第１始動入賞口１３に始動入賞して第１特別図柄の変動表示が実行される場合には、第２始動入賞口１４に始動入賞して第２特別図柄の変動表示が実行される場合と比較して、「小当り」と決定される割合が高い。
図５６（Ｄ），（Ｅ）は、ＲＯＭ５４に記憶されている大当り種別判定テーブル１３１ａ，１３１ｂを示す説明図である。このうち、図５６（Ｄ）は、遊技球が第１始動入賞口１３に入賞したことにもとづく保留記憶を用いて（すなわち、第１特別図柄の変動表示が行われるとき）大当り種別を決定する場合の大当り種別判定テーブル（第１特別図柄用）１３１ａである。また、図５６（Ｅ）は、遊技球が第２始動入賞口１４に入賞したことにもとづく保留記憶を用いて（すなわち、第２特別図柄の変動表示が行われるとき）大当り種別を決定する場合の大当り種別判定テーブル（第２特別図柄用）１３１ｂである。
大当り種別判定テーブル１３１ａ，１３１ｂは、可変表示結果を大当り図柄にする旨の判定がなされたときに、大当り種別判定用の乱数（ランダム１）にもとづいて、大当りの種別を「通常大当り」、「確変大当り」、「突然確変大当り」のうちのいずれかに決定するために参照されるテーブルである。なお、この実施の形態では、図５６（Ｄ），（Ｅ）に示すように、大当り種別判定テーブル１３１ａには「突然確変大当り」に対して１０個の判定値が割り当てられている（４０分の１０の割合で突然確変大当りと決定される）のに対して、大当り種別判定テーブル１３１ｂには「突然確変大当り」に対して３個の判定値が割り当てられている（４０分の３の割合で突然確変大当りと決定される）場合を説明する。従って、この実施の形態では、第１始動入賞口１３に始動入賞して第１特別図柄の変動表示が実行される場合には、第２始動入賞口１４に始動入賞して第２特別図柄の変動表示が実行される場合と比較して、「突然確変大当り」と決定される割合が高い。なお、第１特別図柄用の大当り種別判定テーブル１３１ａにのみ「突然確変大当り」を振り分けるようにし、第２特別図柄用の大当り種別判定テーブル１３１ｂには「突然確変大当り」の振り分けを行わない（すなわち、第１特別図柄の変動表示を行う場合にのみ、「突然確変大当り」と決定される場合がある）ようにしてもよい。
なお、この実施の形態では、図５６（Ｄ），（Ｅ）に示すように、所定量の遊技価値が付与される第１特定遊技状態として２ラウンドの突然確変大当りに決定され、その遊技価値よりも多い量の遊技価値が付与される第２特定遊技状態として１５ラウンドの大当り（確変大当りまたは通常大当り）が決定され、第１特別図柄の変動表示が実行される場合に高い割合で第１特定遊技状態とすることに決定されるが、付与される遊技価値は、ラウンド数に限られない。
また、この実施の形態では、図５６（Ｄ），（Ｅ）に示すように、大当り種別として、「通常大当り」、「確変大当り」および「突然確変大当り」がある。
「確変大当り」は、１５ラウンドの大当り遊技状態に制御し、その大当り遊技状態の終了後に確変状態に移行させる大当りである（この実施の形態では、確変状態に移行されるとともに時短状態にも移行される。）。そして、確変状態に移行した後、次の大当りが発生するまで確変状態が維持される。
また、「通常大当り」は、１５ラウンドの大当り遊技状態に制御し、その大当り遊技状態の終了後に確変状態に移行されず、時短状態にのみ移行される大当りである。そして、時短状態に移行した後、特別図柄および演出図柄の変動表示の実行を所定回数（例えば、１００回）終了するまで時短状態が維持される。なお、この実施の形態では、時短状態に移行した後、所定回数の変動表示の実行を終了する前に大当りが発生した場合にも、時短状態が終了する。
また、「突然確変大当り」は、「確変大当り」や「通常大当り」と比較して大入賞口の開放回数が少ない回数（この実施の形態では０．１秒間の開放を２回）まで許容される大当りである。すなわち、「突然確変大当り」となった場合には、２ラウンドの大当り遊技状態に制御される。そして、２ラウンドの大当り遊技状態の終了後に確変状態に移行される（この実施の形態では、確変状態に移行されるとともに時短状態にも移行される。）。そして、確変状態に移行した後、次の大当りが発生するまで確変状態が維持される。
なお、上述したように、この実施の形態では、「小当り」となった場合にも、大入賞口の開放が０．１秒間ずつ２回行われ、「突然確変大当り」による大当り遊技状態と同様の制御が行われる。そして、「小当り」となった場合には、大入賞口の２回の開放が終了した後、遊技状態は変化せず、「小当り」になる前の遊技状態が維持される。そのようにすることによって、「突然確変大当り」であるか「小当り」であるかを認識できないようにし、遊技の興趣を向上させている。
大当り種別判定テーブル１３１ａ，１３１ｂには、ランダム１の値と比較される数値であって、「通常大当り」、「確変大当り」、「突然確変大当り」のそれぞれに対応した判定値（大当り種別判定値）が設定されている。ＣＰＵ５６は、ランダム１の値が大当り種別判定値のいずれかに一致した場合に、大当りの種別を、一致した大当り種別判定値に対応する種別に決定する。
図５７および図５８は、主基板３１に搭載される遊技制御用マイクロコンピュータ５６０（具体的には、ＣＰＵ５６）が実行する特別図柄プロセス処理（ステップＳ２６）のプログラムの一例を示すフローチャートである。上述したように、特別図柄プロセス処理では第１特別図柄表示器８ａまたは第２特別図柄表示器８ｂおよび大入賞口を制御するための処理が実行される。特別図柄プロセス処理において、ＣＰＵ５６は、第１始動入賞口１３に遊技球が入賞したことを検出するための第１始動口スイッチ１３ａがオンしていたら、すなわち、第１始動入賞口１３への始動入賞が発生していたら、第１始動口スイッチ通過処理を実行する（ステップＳ３１１，Ｓ３１２）。また、ＣＰＵ５６は、第２始動入賞口１４に遊技球が入賞したことを検出するための第２始動口スイッチ１４ａがオンしていたら、すなわち第２始動入賞口１４への始動入賞が発生していたら、第２始動口スイッチ通過処理を実行する（ステップＳ３１３，Ｓ３１４）。そして、ステップＳ３００〜Ｓ３１０のうちのいずれかの処理を行う。第１始動入賞口スイッチ１３ａまたは第２始動口スイッチ１４ａがオンしていなければ、内部状態に応じて、ステップＳ３００〜Ｓ３１０のうちのいずれかの処理を行う。
ステップＳ３００〜Ｓ３１０の処理は、以下のような処理である。
特別図柄通常処理（ステップＳ３００）：特別図柄プロセスフラグの値が０であるときに実行される。遊技制御用マイクロコンピュータ５６０は、特別図柄の可変表示が開始できる状態になると、保留記憶数バッファに記憶される数値データの記憶数（合算保留記憶数）を確認する。保留記憶数バッファに記憶される数値データの記憶数は合算保留記憶数カウンタのカウント値で確認できる。また、合算保留記憶数カウンタのカウント値が０でなければ、大当り判定用乱数（ランダムＲ）を用いた抽選処理を実行することによって、第１特別図柄または第２特別図柄の可変表示の表示結果を大当りとするか否かを決定する。大当りとする場合には大当りフラグをセットする。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０１に応じた値（この例では１）に更新する。なお、大当りフラグは、大当り遊技が終了するときにリセットされる。
変動パターン設定処理（ステップＳ３０１）：特別図柄プロセスフラグの値が１であるときに実行される。また、変動パターンを決定し、その変動パターンにおける変動時間（可変表示時間：可変表示を開始してから表示結果を導出表示（停止表示）するまでの時間）を特別図柄の可変表示の変動時間とすることに決定する。また、特別図柄の変動時間を計測する変動時間タイマをスタートさせる。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０２に対応した値（この例では２）に更新する。
表示結果指定コマンド送信処理（ステップＳ３０２）：特別図柄プロセスフラグの値が２であるときに実行される。演出制御用マイクロコンピュータ１００に、表示結果指定コマンドを送信する制御を行う。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０３に対応した値（この例では３）に更新する。
特別図柄変動中処理（ステップＳ３０３）：特別図柄プロセスフラグの値が３であるときに実行される。変動パターン設定処理で選択された変動パターンの変動時間が経過（ステップＳ３０１でセットされる変動時間タイマがタイムアウトすなわち変動時間タイマの値が０になる）すると、演出制御用マイクロコンピュータ１００に、図柄確定指定コマンドを送信する制御を行い、内部状態（特別図柄プロセスフラグ）をステップＳ３０４に対応した値（この例では４）に更新する。なお、演出制御用マイクロコンピュータ１００は、遊技制御用マイクロコンピュータ５６０が送信する図柄確定指定コマンドを受信すると演出表示装置９において第４図柄が停止されるように制御する。
特別図柄停止処理（ステップＳ３０４）：特別図柄プロセスフラグの値が４であるときに実行される。大当りフラグがセットされている場合に、内部状態（特別図柄プロセスフラグ）をステップＳ３０５に対応した値（この例では５）に更新する。また、小当りフラグがセットされている場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３０８に対応した値（この例では８）に更新する。大当りフラグおよび小当りフラグのいずれもセットされていない場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３００に対応した値（この例では０）に更新する。なお、この実施の形態では、特別図柄プロセスフラグの値が４となったことにもとづいて、後述するように、特別図柄表示制御処理において特別図柄の停止図柄を停止表示するための特別図柄表示制御データが特別図柄表示制御データ設定用の出力バッファに設定され（図５９参照）、ステップＳ２２の表示制御処理において出力バッファの設定内容に応じて実際に特別図柄の停止図柄が停止表示される。
大入賞口開放前処理（ステップＳ３０５）：特別図柄プロセスフラグの値が５であるときに実行される。大入賞口開放前処理では、大入賞口を開放する制御を行う。具体的には、カウンタ（例えば、大入賞口に入った遊技球数をカウントするカウンタ）などを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放状態にする。また、タイマによって大入賞口開放中処理の実行時間を設定し、内部状態（特別図柄プロセスフラグ）をステップＳ３０６に対応した値（この例では６）に更新する。なお、大入賞口開放前処理は各ラウンド毎に実行されるが、第１ラウンドを開始する場合には、大入賞口開放前処理は大当り遊技を開始する処理でもある。
大入賞口開放中処理（ステップＳ３０６）：特別図柄プロセスフラグの値が６であるときに実行される。大当り遊技状態中のラウンド表示の演出制御コマンドを演出制御用マイクロコンピュータ１００に送信する制御や大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立し、かつ、まだ残りラウンドがある場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３０５に対応した値（この例では５）に更新する。また、全てのラウンドを終えた場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３０７に対応した値（この例では７）に更新する。
大当り終了処理（ステップＳ３０７）：特別図柄プロセスフラグの値が７であるときに実行される。大当り遊技状態が終了したことを遊技者に報知する表示制御を演出制御用マイクロコンピュータ１００に行わせるための制御を行う。また、遊技状態を示すフラグ（例えば、確変フラグや時短フラグ）をセットする処理を行う。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３００に対応した値（この例では０）に更新する。
小当り開放前処理（ステップＳ３０８）：特別図柄プロセスフラグの値が８であるときに実行される。小当り開放前処理では、大入賞口を開放する制御を行う。具体的には、カウンタ（例えば、大入賞口に入った遊技球数をカウントするカウンタ）などを初期化するとともに、ソレノイド２１を駆動して大入賞口を開放状態にする。また、タイマによって大入賞口開放中処理の実行時間を設定し、内部状態（特別図柄プロセスフラグ）をステップＳ３０９に対応した値（この例では９）に更新する。なお、小当り開放前処理は各ラウンド毎に実行されるが、第１ラウンドを開始する場合には、小当り開放前処理は小当り遊技を開始する処理でもある。
小当り開放中処理（ステップＳ３０９）：特別図柄プロセスフラグの値が９であるときに実行される。大入賞口の閉成条件の成立を確認する処理等を行う。大入賞口の閉成条件が成立し、かつ、まだ残りラウンドがある場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３０８に対応した値（この例では８）に更新する。また、全てのラウンドを終えた場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３１０に対応した値（この例では１０（１０進数））に更新する。
小当り終了処理（ステップＳ３１０）：特別図柄プロセスフラグの値が１０であるときに実行される。小当り遊技状態が終了したことを遊技者に報知する表示制御を演出制御用マイクロコンピュータ１００に行わせるための制御を行う。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３００に対応した値（この例では０）に更新する。
図５９は、ステップＳ３１２，Ｓ３１４の始動口スイッチ通過処理を示すフローチャートである。このうち、図５９（Ａ）は、ステップＳ３１２の第１始動口スイッチ通過処理を示すフローチャートである。また、図５９（Ｂ）は、ステップＳ３１４の第２始動口スイッチ通過処理を示すフローチャートである。
まず、図５９（Ａ）を参照して第１始動口スイッチ通過処理について説明する。第１始動口スイッチ１３ａがオン状態の場合に実行される第１始動口スイッチ通過処理において、ＣＰＵ５６は、第１保留記憶数が上限値に達しているか否か（具体的には、第１保留記憶数をカウントするための第１保留記憶数カウンタの値が４でるか否か）を確認する（ステップＳ２０１Ａ）。
第１保留記憶数が上限値に達していなければ、ＣＰＵ５６は、第１保留記憶数カウンタの値を１増やす（ステップＳ２０２Ａ）とともに、合算保留記憶数をカウントするための合算保留記憶数カウンタの値を１増やす（ステップＳ２０３Ａ）。
次いで、ＣＰＵ５６は、ソフトウェア乱数（大当り種別判定用乱数（ランダム１）、変動パターン種別判定用乱数（ランダム２）および変動パターン判定用乱数（ランダム３））を生成するための各カウンタから値を抽出する（ステップＳ２０４Ａ）。また、ＣＰＵ５６は、チャネル０の１６ビット乱数回路５０８ｂが用いるＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）から、大当り判定用乱数（ランダムＲ）としての数値データを抽出する（ステップＳ２０５Ａ）。
なお、既に、図２５で説明したように、ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット２−０の設定内容によっていずれの端子からの信号（ラッチ信号）にもとづいて、ＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）に乱数値をラッチさせるかが設定されている。また、この実施の形態では、その設定された端子には、第１始動口スイッチ１３ａからの検出信号がラッチ信号として入力されているものとし、第１始動入賞口１３への始動入賞が発生したタイミングでＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）に乱数値をラッチできるように構成されている。
そして、ＣＰＵ５６は、抽出したそれらのソフトウェア乱数および大当り判定用乱数（ランダムＲ）を、第１保留記憶バッファ（図６０参照）における保存領域に格納する処理を実行する（ステップＳ２０６Ａ）。なお、変動パターン判定用乱数（ランダム３）を第１始動口スイッチ通過処理（始動入賞時）において抽出して保存領域にあらかじめ格納しておくのではなく、第１特別図柄の変動開始時に抽出するようにしてもよい。例えば、遊技制御用マイクロコンピュータ５６０は、変動パターン設定処理において、変動パターン判定用乱数（ランダム３）を生成するための変動パターン判定用乱数カウンタから値を直接抽出するようにしてもよい。
図６０は、保留記憶に対応する乱数等を保存する領域（保留記憶バッファ）の構成例を示す説明図である。図６０に示すように、第１保留記憶バッファには、第１保留記憶数の上限値（この例では４）に対応した保存領域が確保されている。また、第２保留記憶バッファには、第２保留記憶数の上限値（この例では４）に対応した保存領域が確保されている。この実施の形態では、第１保留記憶バッファおよび第２保留記憶バッファには、ハードウェア乱数であるランダムＲ（大当り判定用乱数）や、ソフトウェア乱数である大当り種別判定用乱数（ランダム１）、変動パターン種別判定用乱数（ランダム２）および変動パターン判定用乱数（ランダム３）が記憶される。なお、第１保留記憶バッファおよび第２保留記憶バッファは、ＲＡＭ５５に形成されている。
そして、ＣＰＵ５６は、第１保留記憶数が１増加したことを指定する第１保留記憶数加算指定コマンドを演出制御用マイクロコンピュータ１００に送信する制御を行う（ステップＳ２０７Ａ）。
第１保留記憶数が上限値に達していれば（ステップＳ２０１ＡのＹ）、ＣＰＵ５６は、ＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）から数値データを抽出し（ステップＳ２０８Ａ）、抽出した数値データ（乱数）を格納することなく、第１始動口スイッチ通過処理を終了する。すなわち、この実施の形態では、図２５に示すプログラム管理エリアにおけるＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット３が”０”に設定され、ＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）から値を読み込まないと次の値をラッチできないように設定されている。そのため、第１保留記憶数が上限値に達している場合であっても、ＣＰＵ５６は、ＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）から数値データを抽出する処理のみを行い（値の格納までは行わない）、ＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）が次の値をラッチできる。
なお、ＲＬ０ハードラッチ選択レジスタ０（ＲＬ０ＬＳ０）のビット３を”１”に設定し、ＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）から値を読み込まなくても次の値をラッチできるように設定してもよい。そのようにすれば、ステップＳ２０８Ａの処理は不要である。
次に、図５９（Ｂ）を参照して第２始動口スイッチ通過処理について説明する。第２始動口スイッチ１４ａがオン状態の場合に実行される第２始動口スイッチ通過処理において、ＣＰＵ５６は、第２保留記憶数が上限値に達しているか否か（具体的には、第２保留記憶数をカウントするための第２保留記憶数カウンタの値が４でるか否か）を確認する（ステップＳ２０１Ｂ）。
第２保留記憶数が上限値に達していなければ、ＣＰＵ５６は、第２保留記憶数カウンタの値を１増やす（ステップＳ２０２Ｂ）とともに、合算保留記憶数をカウントするための合算保留記憶数カウンタの値を１増やす（ステップＳ２０３Ｂ）。
次いで、ＣＰＵ５６は、ソフトウェア乱数（大当り種別判定用乱数（ランダム１）、変動パターン種別判定用乱数（ランダム２）および変動パターン判定用乱数（ランダム３））を生成するための各カウンタから値を抽出する（ステップＳ２０４Ｂ）。また、ＣＰＵ５６は、チャネル１の１６ビット乱数回路５０８ｂが用いるＲＬ１ハードラッチ乱数値レジスタ０（ＲＬ１ＨＶ０）から、大当り判定用乱数（ランダムＲ）としての数値データを抽出する（ステップＳ２０５Ｂ）。
なお、既に、図２７で説明したように、ＲＬ１ハードラッチ選択レジスタ（ＲＬ１ＬＳ）のビット２−０の設定内容によっていずれの端子からの信号（ラッチ信号）にもとづいて、ＲＬ１ハードラッチ乱数値レジスタ０（ＲＬ１ＨＶ０）に乱数値をラッチさせるかが設定されている。また、この実施の形態では、その設定された端子には、第２始動口スイッチ１４ａからの検出信号がラッチ信号として入力されているものとし、第２始動入賞口１４への始動入賞が発生したタイミングでＲＬ１ハードラッチ乱数値レジスタ０（ＲＬ１ＨＶ０）に乱数値をラッチできるように構成されている。
そして、ＣＰＵ５６は、抽出したそれらのソフトウェア乱数および大当り判定用乱数（ランダムＲ）を、第２保留記憶バッファ（図６０参照）における保存領域に格納する処理を実行する（ステップＳ２０６Ｂ）。なお、変動パターン判定用乱数（ランダム３）を第２始動口スイッチ通過処理（始動入賞時）において抽出して保存領域にあらかじめ格納しておくのではなく、第２特別図柄の変動開始時に抽出するようにしてもよい。例えば、遊技制御用マイクロコンピュータ５６０は、変動パターン設定処理において、変動パターン判定用乱数（ランダム３）を生成するための変動パターン判定用乱数カウンタから値を直接抽出するようにしてもよい。
そして、ＣＰＵ５６は、第２保留記憶数が１増加したことを指定する第２保留記憶数加算指定コマンドを演出制御用マイクロコンピュータ１００に送信する制御を行う（ステップＳ２０７Ｂ）。
第２保留記憶数が上限値に達していれば（ステップＳ２０１ＢのＹ）、ＣＰＵ５６は、ＲＬ１ハードラッチ乱数値レジスタ０（ＲＬ１ＨＶ０）から数値データを抽出し（ステップＳ２０８Ｂ）、抽出した数値データ（乱数）を格納することなく、第２始動口スイッチ通過処理を終了する。すなわち、この実施の形態では、プログラム管理エリアにおけるＲＬ１ハードラッチ選択レジスタ（ＲＬ１ＬＳ）のビット３が”０”に設定され（図２７でｎ＝１とした場合に相当する）、ＲＬ１ハードラッチ乱数値レジスタ０（ＲＬ１ＨＶ０）から値を読み込まないと次の値をラッチできないように設定されている。そのため、第２保留記憶数が上限値に達している場合であっても、ＣＰＵ５６は、ＲＬ１ハードラッチ乱数値レジスタ０（ＲＬ１ＨＶ０）から数値データを抽出する処理のみを行い（値の格納までは行わない）、ＲＬ１ハードラッチ乱数値レジスタ０（ＲＬ１ＨＶ０）が次の値をラッチできる。
なお、ＲＬ１ハードラッチ選択レジスタ０（ＲＬ１ＬＳ）のビット３を”１”に設定し、ＲＬ１ハードラッチ乱数値レジスタ０（ＲＬ１ＨＶ０）から値を読み込まなくても次の値をラッチできるように設定してもよい。そのようにすれば、ステップＳ２０８Ｂの処理は不要である。
また、この実施の形態では、ステップＳ２０５Ａ，Ｓ２０５Ｂの処理が実行されることによって、第１特別図柄の変動表示を実行する場合と第２特別図柄の変動表示を実行する場合とで異なる乱数値レジスタから乱数値を抽出して格納するようにしている。そのようにすることによって、例えば、乱数更新のスタート値を異ならせたり、乱数列の変更の設定を異ならせたり、乱数最大値の設定を異ならせることによって、第１特別図柄の変動表示を実行する場合と第２特別図柄の変動表示を実行する場合とで乱数値が同期しにくくすることができ、所定の乱数更新タイミングを狙って不正に大当りを発生させるなどの行為をしにくくしている。
なお、この実施の形態では、１６ビット乱数回路５０８ｂの異なるチャネル（本例では、チャネル０とチャネル１）から乱数値を抽出することによって、第１特別図柄の変動表示を実行する場合と第２特別図柄の変動表示を実行する場合とで乱数を抽出する乱数値レジスタを異ならせるが、この実施の形態で示した態様にかぎられない。例えば、１６ビット乱数回路５０８ｂの同じチャネルであっても、その同じチャネルで用いる異なるハードラッチ乱数値レジスタから（例えば、同じチャネル０のＲＬ０ハードラッチ乱数値レジスタ０（ＲＬ０ＨＶ０）とＲＬ０ハードラッチ乱数値レジスタ１（ＲＬ０ＨＶ１）とから）乱数値を抽出することによって、第１特別図柄の変動表示を実行する場合と第２特別図柄の変動表示を実行する場合とで乱数を抽出する乱数値レジスタを異ならせてもよい。
また、この実施の形態では、ハードラッチ乱数値レジスタから乱数値が抽出されるが、例えば、ソフトラッチ乱数値レジスタから乱数値を抽出するようにしてもよい。乱数値を抽出する場合、１６ビット乱数回路５０８ｂの異なるチャネルから乱数値を抽出することによって、または同じチャネルであっても異なるソフトラッチ乱数値レジスタから乱数値を抽出することによって、第１特別図柄の変動表示を実行する場合と第２特別図柄の変動表示を実行する場合とで乱数を抽出する乱数値レジスタを異ならせるようにすればよい。
また、この実施の形態では、１６ビット乱数回路５０８ｂから乱数値が抽出されるが、例えば、８ビット乱数回路５０８ａから乱数値を抽出するようにしてもよい。乱数値を抽出する場合、８ビット乱数回路５０８ａの異なるチャネルから乱数値を抽出することによって、または同じチャネルであっても異なるハードラッチ乱数値レジスタやソフトラッチ乱数値レジスタから乱数値を抽出することによって、第１特別図柄の変動表示を実行する場合と第２特別図柄の変動表示を実行する場合とで乱数を抽出する乱数値レジスタを異ならせるようにすればよい。
なお、この実施の形態では、既に説明したように、遊技制御用マイクロコンピュータ５６０において、遊技機への電源投入時にステップＳ１００１，Ｓ１０１１の処理がハードウェア回路で実行されて乱数回路５０８ａ，５０８ｂに関する設定が行われ、その後に、ユーザプログラムの実行中に第１始動口スイッチ通過処理（ステップＳ３１２参照）や第２始動口スイッチ通過処理（ステップＳ３１４参照）においてステップＳ２０５Ａ，Ｓ２０５Ｂの乱数抽出の処理が実行される。従って、この実施の形態では、乱数回路から数値データ（乱数値）を抽出するタイミングよりも前に、乱数回路の監視に関する設定が行われる。
次に、演出制御手段の動作を説明する。図６１は、演出制御基板８０に搭載されている演出制御手段としての演出制御用マイクロコンピュータ１００（具体的には、演出制御用ＣＰＵ１０１）が実行するメイン処理を示すフローチャートである。演出制御用ＣＰＵ１０１は、電源が投入されると、メイン処理の実行を開始する。メイン処理では、まず、ＲＡＭ領域のクリアや各種初期値の設定、また演出制御の起動間隔（例えば、４ｍｓ）を決めるためのタイマの初期設定等を行うための初期化処理を行う（ステップＳ７００１）。その後、演出制御用ＣＰＵ１０１は、タイマ割込フラグの監視（ステップＳ７００２）を行うループ処理に移行する。タイマ割込が発生すると、演出制御用ＣＰＵ１０１は、タイマ割込処理においてタイマ割込フラグをセットする。メイン処理において、タイマ割込フラグがセットされていたら、演出制御用ＣＰＵ１０１は、そのフラグをクリアし（ステップＳ７００３）、以下の演出制御処理を実行する。
演出制御処理において、演出制御用ＣＰＵ１０１は、まず、受信した演出制御コマンドを解析し、受信した演出制御コマンドに応じたフラグをセットする処理等を行う（コマンド解析処理：ステップＳ７００４）。
また、演出制御用ＣＰＵ１０１は、演出制御プロセス処理を行う（ステップＳ７００５）。演出制御プロセス処理では、制御状態に応じた各プロセスのうち、現在の制御状態（演出制御プロセスフラグ）に対応した処理を選択して演出表示装置９の表示制御を実行する。
また、演出制御用ＣＰＵ１０１は、第４図柄プロセス処理を行う（ステップＳ７００６）。第４図柄プロセス処理では、制御状態に応じた各プロセスのうち、現在の制御状態（第４図柄プロセスフラグ）に対応した処理を選択して演出表示装置９の第４図柄表示領域９ｃ，９ｄにおいて第４図柄の表示制御を実行する。
また、演出制御用ＣＰＵ１０１は、大当り図柄決定用乱数などの乱数を生成するためのカウンタのカウント値を更新する乱数更新処理を実行する（ステップＳ７００７）。その後、ステップＳ７００２に移行する。
演出制御用ＣＰＵ１０１は、この実施の形態では、所定事象が発生（本例では、ＩＡＴ５０６ａからのＩＡＴ信号の入力、ウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号の入力）したことにもとづいて第１リセット（例えば、システムリセット）を発生させるか第２リセット（例えば、ユーザリセット）を発生させるかを設定可能である（図１４に示すリセット設定（ＫＲＥＳ）のビット７参照）。そして、第１リセットの発生後にはセキュリティチェックを実行し、第２リセットの発生後にはセキュリティチェックを実行しない。そのため、遊技機や遊技店の状況などに応じて所定事象が発生したときに行うリセットの種類を最適なものに設定できるので、遊技制御用マイクロコンピュータ５６０に関するセキュリティ性を向上させることができる。
なお、この実施の形態では、所定事象の発生として、ＩＡＴ５０６ａからのＩＡＴ信号を入力した場合と、ウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号を入力した場合とがあるが、遊技制御用マイクロコンピュータ５６０をリセットすべき何らかのエラーなどの状況が発生したことにもとづいて、所定事象が発生したとしてリセットしてもよい。
また、この実施の形態では、所定事象の発生には、ウオッチドッグタイマ（ＷＤＴ）５０６ｂのタイムアウトが含まれ、ウオッチドッグタイマ（ＷＤＴ）５０６ｂを起動するか否かをソフトウェアで設定可能である（例えば、図１４に示すリセット設定（ＫＲＥＳ）のビット３−０に”００００”を設定する。）。そして、ウオッチドッグタイマ（ＷＤＴ）５０６ｂを起動しないように設定した場合であっても、所定事象が発生したことにもとづいて第１リセットを発生させるか第２リセットを発生させるかを設定可能である。具体的には、図１４に示すリセット設定（ＫＲＥＳ）において、ビット３−０に”００００”を設定していても、ビット７の設定を行うことによってリセットの種類を設定可能である。従って、ウオッチドッグタイマ（ＷＤＴ）５０６ｂの設定にかかわらず、所定事象が発生したことにもとづいて発生させるリセットの種類の設定を共通化することができる。
また、この実施の形態では、所定事象の発生には、指定された領域以外の領域に格納されたプログラムを実行する指定領域外実行（例えば、指定エリア外走行禁止（ＩＡＴ）が含まれる。そして、遊技制御用マイクロコンピュータ５６０は、所定の処理として所定時間（例えば、４ｍｓ）毎に発生するタイマ割込に応じて実行されるタイマ割込処理（図５２に示すタイマ割込処理）の実行中に指定領域外実行が発生（本例では、ＩＡＴ回路５０６ａからＩＡＴ信号を入力）した場合に、ＲＡＭ５５（バックアップＲＡＭ）の記憶内容を初期化する（例えば、リセットの後、図５１に示すステップＳ１０が実行される）。そのため、意図しないプログラムが実行された場合のセキュリティ性を向上させることができる。
また、この実施の形態では、第１リセットを発生させると設定したときに、所定事象が発生して第１リセットを発生させた後、所定事象が発生したことにもとづいて第１リセットを発生させるか第２リセットを発生させるかを再度設定する。具体的には、図４９（Ａ）に示すように、システムリセットが発生したときに、ステップＳ１００５が実行されて、遊技制御用マイクロコンピュータ５６０の各種設定がハードウェア的に再度実行されることによって、システムリセットとするかユーザリセットとするかが再度設定される。そのため、異常な状態から正常な状態に確実に復旧させることができる。
なお、この実施の形態では、具体的には、所定事象が発生（ＩＡＴ５０６ａからのＩＡＴ信号の入力、ウオッチドッグタイマ（ＷＤＴ）５０６ｂからのタイムアウト信号の入力）してシステムリセットが発生した後に、内部リセットの設定が再度設定されるが（図４９（Ａ）のステップＳ１００５参照）、ユーザリセットが発生した場合にもステップＳ１００５と同様の処理を実行して内部リセットの設定を再度設定するようにしてもよい。
また、この実施の形態では、１６ビット乱数回路５０８ｂの数値保持手段（本例では、ハードラッチ乱数値レジスタやソフトラッチ乱数値レジスタ）が保持する数値データを更新するための乱数用クロック信号（例えば、外部クロック信号）の周波数の異常の発生と、数値保持手段が保持する数値データの更新状態とを監視可能な乱数回路監視手段（例えば、更新監視回路５３７）が備えられている。よって、乱数用クロック信号の周波数の異常の発生を監視するとともに数値データの更新状態も監視できるので、遊技機が搭載する乱数回路（例えば、１６ビット乱数回路５０８ｂ）に関するセキュリティ性を向上させることができる。
また、この実施の形態では、遊技制御用マイクロコンピュータ５６０が搭載する制御用ＣＰＵ（この実施の形態では、ＣＰＵ５６）は、第１情報（本例では、データ格納領域の上位アドレス）と第２情報（本例では、データ格納領域の下位アドレス）とにもとづいて、読み出し対象のデータが格納された領域に対応するアドレスを特定し、特定したアドレスに対応する領域から読み出し対象のデータを読み出す。読み出し対象のデータを読み出すときに、格納手段（例えば、Ｑレジスタ）に格納された特定の値（この実施の形態では、固定値として格納されている「Ｆ０Ｈ」）にもとづいて第１情報を特定するとともに、制御命令で指定された第２情報（図５０に示す例では、ＬＤＱコマンド（プログラムされている命令の１つ）で指定された「２０Ｈ」）を特定する。よって、格納手段（例えば、Ｑレジスタ）を用いることによって、データ格納領域のアドレスのうちの固定部分（本例では、上位アドレス）を毎回コマンドで指定する必要がなくなるので、データを読み出すために処理命令を行う際に無駄（アドレスの共通部分を指定するプログラムの無駄）が生じないようにすることができる。
また、この実施の形態では、制御用ＣＰＵ（ＣＰＵ５６）は、遊技機への電力供給が開始された後、ＲＡＭ５５へのアクセスが許可されるタイミングで（図５１におけるステップＳ５参照）、ＲＡＭ５５に設けられた作業領域に対応するアドレスの一部を示す値（本例では、Ｆ０Ｈ）を特定の値として格納手段（本例では、Ｑレジスタ）に格納する（図５１におけるステップＳ５Ａ参照）。
なお、この実施の形態では、特定の値の格納の仕方として、（１）ＲＡＭ５５へのアクセスを許可するタイミングで特定の値を格納手段に格納する処理と、（２）常に格納手段に特定の値が格納されている状態としている構成とがある。具体的には、この実施の形態では、ユーザプログラムの実行が開始され図５１に示すメイン処理が開始されたときに、ユーザプログラムでＱレジスタに初期値Ｆ０Ｈを設定する処理が実行される（ステップＳ５Ａ参照）とともに、システムリセット時にハードウェア的に初期化されてＱレジスタｎ値が初期値Ｆ０Ｈに自動設定される。例えば、遊技機に対して電源が投入され電力供給が開始されたときに、Ｑレジスタの下位４ビットは０に初期化されるとともに、上位４ビットは反転回路で反転されて全て値１になることによって、Ｑレジスタの初期値としてＦ０Ｈが自動設定される。ただし、Ｑレジスタの初期値は、ユーザプログラムの開始時に実行されるユーザプログラムによって設定されてもよいが、遊技機に対して電源が投入され電力供給が開始されたときにハードウェア回路によって自動設定されてもよい。
また、この実施の形態では、遊技機が搭載する遊技制御用マイクロコンピュータ５６０において制御命令として使用可能なコマンドには、所定のルールに従ってあるレジスタのデータと他の２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータとの入れ替えを実行可能なＲＬＤコマンドやＲＲＤコマンド（ともにプログラムされている命令の１つである）がある。例えば、ＲＬＤコマンドを用いてレジスタＡのデータと２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータとの入れ替えを実行した場合、レジスタＡの上位４ビットのデータはそのままで、レジスタＡの下位４ビットのデータを２バイトのレジスタで指定されたアドレスの下位４ビットに移し、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータの下位４ビットを２バイトのレジスタで指定されたアドレスの上位４ビットに移し、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータの上位４ビットをレジスタＡの下位４ビットに移すことが可能である。その場合に、例えば、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータとして書き込み不能な領域のデータ（例えば、ＲＯＭエリアのデータ）を指定すれば、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータをそのままにして、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータの上位４ビットをレジスタＡの下位４ビットに反映させる動作のみを実行させることもできる。
また、例えば、ＲＲＤコマンドを用いてレジスタＡのデータと２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータとの入れ替えを実行した場合、レジスタＡの上位４ビットのデータはそのままで、レジスタＡの下位４ビットのデータを２バイトのレジスタで指定されたアドレスの上位４ビットに移し、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータの上位４ビットを２バイトのレジスタで指定されたアドレスの下位４ビットに移し、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータの下位４ビットをレジスタＡの下位４ビットに移すことが可能である。その場合に、例えば、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータとして書き込み不能な領域のデータ（例えば、ＲＯＭエリアのデータ）を指定すれば、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータのデータをそのままにして、２バイトのレジスタで指定されたアドレスに格納（記憶）されたデータの下位４ビットをレジスタＡの下位４ビットに反映させる動作のみを実行させることもできる。
また、遊技機を、予告演出の対象である変動表示が開始されるよりも前に実行される先読み予告演出を実行するように構成してもよい。先読み予告演出を実行するように構成する場合には、例えば、遊技制御用マイクロコンピュータ５６０は、第１始動入賞口１３や第２始動入賞口１４への始動入賞が発生したタイミングで第１始動口スイッチ通過処理（ステップＳ３１２参照）や第２始動口スイッチ通過処理（ステップＳ３１４参照）で始動入賞時の判定を行い、その判定結果を示す入賞時判定結果コマンドを送信する制御を行う。例えば、入賞時判定結果コマンドとして、大当りになるか否かや、小当りになるか否か、大当りの種別の判定結果を示す図柄指定コマンド、および変動パターン種別判定用乱数の値がいずれの判定値の範囲になるかの判定結果（変動パターン種別の判定結果）を示す変動カテゴリコマンドを送信する。従って、新たな始動入賞が発生したタイミングで１タイマ割り込み内で始動入賞時コマンドとして図柄指定コマンド、変動カテゴリコマンド、および保留記憶数加算指定コマンド（第１保留記憶数加算指定コマンド、第２保留記憶数加算指定コマンド）が送信される。
また、第１保留記憶数加算指定コマンドは、第１始動入賞口１３に始動入賞したときに送信されるコマンドであるから、この意味で第１始動入賞口１３に始動入賞したことを示す第１始動口入賞指定コマンドでもある。また、第２保留記憶数加算指定コマンドは、第２始動入賞口１４に始動入賞したときに送信されるコマンドであることから、この意味で第２始動入賞口１４に始動入賞したことを示す第２始動口入賞指定コマンドでもある。以下、第１始動口入賞指定コマンド（第１保留記憶数加算指定コマンド）と第２始動口入賞指定コマンド（第２保留記憶数加算指定コマンド）とを総称して始動口入賞指定コマンドともいう。
以下、先読み予告演出を実行可能に構成する場合の動作を説明する。
図６２は、図６１に示す演出制御プロセス処理（ステップＳ７００５）の一例を示すフローチャートである。図６２に示す演出制御プロセス処理において、演出制御用ＣＰＵ１０１は、先読み予告演出の有無や演出態様を決定する先読み予告決定処理を実行する（ステップＳ１６１）。
図６３は、図６２に示す先読み予告決定処理（ステップＳ１６１）の一例を示すフローチャートである。図６３に示す先読み予告決定処理において、演出制御用ＣＰＵ１０１は、まず、始動入賞時にその始動入賞の判定結果にもとづいて送信される始動入賞時コマンドを格納する始動入賞時受信コマンドバッファにおける記憶内容をチェックする（ステップＳ７０１）。そして、始動入賞時のコマンドのうち、少なくともいずれかになる新たな受信コマンドがあるか否かを判定する（ステップＳ７０２）。例えば、始動入賞時受信コマンドバッファに少なくとも図柄指定コマンド、変動カテゴリコマンドまたは保留記憶数加算指定コマンド（第１保留記憶数加算指定コマンド、第２保留記憶数加算指定コマンド）のうち、いずれかが新たに格納されているか否かを確認することによって受信コマンドの有無を判定できる。いずれのコマンドも新たに受信していなければ（ステップＳ７０２：Ｎｏ）、演出制御用ＣＰＵ１０１は、先読み予告決定処理を終了する。
ステップＳ７０２の処理で受信コマンドがあると判定された場合には（ステップＳ７０２：Ｙｅｓ）、演出制御用ＣＰＵ１０１は、既に先読み予告演出を実行中であるか否かを判定する（ステップＳ７０３）。例えば、ステップＳ７０３の処理では、先読み予告演出の実行中であることを示す先読み予告実行中フラグがオンであるときに、先読み予告演出を実行中であると判定すればよい。先読み予告実行中フラグは、先読み予告演出が実行されるときにオン状態にセットされる。
また、既に先読み予告演出を実行中であるときには、さらに先読み予告演出を実行するための処理が行われないようにして、既に決定した演出態様で先読み予告演出が実行される。可変表示態様が「非リーチ」に決定される旨の入賞時判定結果にもとづき先読み予告演出が実行されているときに、可変表示結果が「大当り」に決定される旨の入賞時判定結果やリーチを伴う変動パターンに決定される旨の入賞時判定結果が得られたときには、実行中の先読み予告演出からスーパーリーチや大当りの予告演出へと切り替えてもよい。なお、既に実行されている先読み予告演出の演出態様にかかわらず、さらに先読み予告演出を実行可能にしてもよい。
ステップＳ７０３の処理で先読み予告演出の実行中ではないと判定した場合には（ステップＳ７０３：Ｎｏ）、演出制御用ＣＰＵ１０１は、先読み予告演出の実行が制限される先読み予告制限中であるか否かを判定する（ステップＳ７０４）。ステップＳ７０４の処理で先読み予告制限中ではないと判定した場合には（ステップＳ７０４：Ｎｏ）、演出制御用ＣＰＵ１０１は、始動入賞の発生にもとづく受信コマンドの順序と内容をチェックして（ステップＳ７０６）、正常に受信できたか否かを判定する（ステップＳ７０７）。ステップＳ７０７の処理では、例えば始動入賞時の受信コマンドが順番通りであるか否か、欠落なくすべて受信できたか否か、図柄指定コマンドと変動カテゴリコマンドとの内容が整合しているか否かなどの確認を行い、いずれか１つでも否定された場合には、正常に受信できなかったと判定すればよい。なお、いずれか１つでも否定された場合に異常が発生したと判定するものに限定されず、例えばいずれか２つが否定された場合に異常が発生したと判定するようにしてもよい。また、すべてが否定された場合に異常が発生したと判定するようにしてもよい。
ステップＳ７０７の処理で正常に受信できたと判定した場合には（ステップＳ７０７：Ｙｅｓ）、演出制御用ＣＰＵ１０１は、始動入賞時受信コマンドバッファに格納されている前回までの変動カテゴリコマンドをチェックして（ステップＳ７０８）、現在の保留記憶数（例えば、第１保留記憶数または第２保留記憶数）が「３」または「４」であり、かつ、前回までの変動カテゴリが非リーチはずれになるもののみであるか否かを判定する（ステップＳ７０９）。すなわち、この実施の形態では、可変表示結果が「非リーチはずれ」になる保留データが２つまたは３つある場合には、その保留データを利用して連続予告演出が実行される。
なお、保留記憶数が連続予告演出を実行するのに十分な数である場合には（例えば２以上である場合には）、連続予告演出を実行できるようにしてもよい。例えば、先読み予告パターンＳＹＰ３−１（図６４参照）の連続予告演出（先読み予告演出）のように、演出態様が変化する予告パターン以外では、一連の演出であることを報知できる保留記憶数である場合に連続予告演出を実行するようにしてもよい。そのように制御する場合には、連続予告演出を総合的な実行頻度を向上させることができる。
また、演出制御用ＣＰＵ１０１は、停止図柄予告以外の先読み予告演出を実行する場合には、可変表示結果が「非リーチはずれ」になる保留データが含まれている場合にも、連続予告演出を実行するようにしてもよい。そのように制御する場合には、連続予告演出の実行途中でリーチが発生したり、「大当り」になることがあるので、意外性のある演出を実行できる。可変表示結果が「非リーチはずれ」になる保留データが含まれている場合に連続予告演出を実行するようする場合に、例えば、リーチを伴う可変表示においては、停止図柄予告以外の演出態様の連続予告演出が選択されるようにすればよい。そのように制御する場合には、先読みの対象である可変表示が実行される前の表示結果に関わらず連続予告演出を実行することができる。
例えば、演出制御用ＣＰＵ１０１は、ステップＳ７０８の処理で、最新の変動カテゴリコマンドよりも１つ前までに受信して始動入賞時受信コマンドバッファに格納されているデータの数、及び、変動カテゴリコマンドで指定された変動カテゴリを読み取る。また、ステップＳ７０９の処理で、ステップＳ７０８における読取結果によって、データの数が「３」または「４」であるか、非リーチはずれに対応した変動カテゴリを指定する変動カテゴリコマンドのみであるか否かを判定する。
演出制御用ＣＰＵ１０１は、ステップＳ７０９の処理で、現在の保留記憶数が「３」または「４」であり、かつ、り、かつ、前回までの変動カテゴリが非リーチはずれになるもののみであると判定した場合には（ステップＳ７０９：Ｙｅｓ）、先読み予告演出を実行するか否かと、先読み予告演出を実行する場合における先読み予告演出の演出態様に対応した先読み予告パターンとを決定する（ステップＳ７１０）。
演出制御用ＣＰＵ１０１は、一例として、ステップＳ７１０の処理において、先読み予告演出の有無と先読み予告パターンとを決定するための使用テーブルとして、あらかじめ用意された先読み予告決定テーブルを選択する。先読み予告決定テーブルにおいて、予告対象である可変表示に対応する始動入賞の発生にもとづいて送信された変動カテゴリコマンドの指定内容などに応じて、先読み予告種別決定用の乱数値と比較される数値（決定値）が、先読み予告演出を実行しない場合に対応する「実行しない（実行せず）」の決定結果や、先読み予告演出を実行する場合における複数の先読み予告パターンなどに、割り当てられていればよい。その後、演出制御用ＣＰＵ１０１は、例えば、先読み予告決定用の乱数値を示す数値データを抽出し、その数値データにもとづいて、先読み予告決定テーブルを参照することによって、先読み予告演出の有無と先読み予告パターンとを決定すればよい。
演出制御用ＣＰＵ１０１は、ステップＳ７１０の処理では、例えば図６４に示すような決定割合で、先読み予告演出の有無と先読み予告パターンとを決定する。図６４に示す設定例では、変動カテゴリに応じて、先読み予告演出の有無や先読み予告パターンの決定割合が異なっている。
また、この実施の形態では、先読み予告パターンとして、ＳＹＰ１−１、ＳＹＰ１−２、ＳＹＰ２−１、ＳＹＰ３−１の４種類が設けられている。先読み予告パターンＳＹＰ１−１及びＳＹＰ１−２は、予告の対象である可変表示が実行されるまでの複数回の可変表示渡って演出表示装置９にあらかじめ定められた連続演出用のチャンス目を構成する飾り図柄が停止する停止図柄予告に対応した先読み予告パターンである。先読み予告パターンＳＹＰ１−１にもとづく停止図柄予告では、連続演出用のチャンス目として、図６５（Ａ）に示すチャンス目ＣＡ１〜ＣＡ８（チャンス目Ａ）のいずれかが停止する。チャンス目Ａは、図６５（Ａ）に示すように、左図柄と中図柄が同じ数字であり、右図柄のみが１つずれた数字の組合せとなっている。また、先読み予告パターンＳＹＰ１−２にもとづく停止図柄予告では、連続演出用のチャンス目として、図６５（Ｂ）に示すチャンス目ＣＢ１〜ＣＢ６（チャンス目Ｂ）のいずれかが停止する。チャンス目Ｂは、図６５（Ｂ）に示すように、並び数字の組合せとなっている。この実施の形態では、後述するように、チャンス目Ａが停止する停止図柄予告が実行された場合よりも、チャンス目Ｂが停止する停止図柄予告が実行された場合の方が、大当りになる可能性（大当り信頼度）が高くなっている。そのように構成されているので、停止図柄予告が実行されるときに、いずれのチャンス目が停止したかに遊技者を注目させることができ、遊技の興趣が向上する。
なお、チャンス目Ａやチャンス目Ｂは、図６５（Ａ）、（Ｂ）に示す例に限定されず、それぞれが区別可能なあらかじめ定められた組合せであればよい。例えばチャンス目Ａを通常図柄（非確変図柄）である偶数の数字の任意の組合せとして、チャンス目Ｂを確変図柄である奇数の数字の任意の組合せとしてもよい。このようにすることで、遊技者がいずれのチャンス目であるかを認識しやすくなる。
先読み予告パターンＳＹＰ２−１は、予告の対象である可変表示が実行されるより前の可変表示中に、演出表示装置９における背景画像が通常の背景画像から特殊な背景画像に変化し、予告の対象である可変表示が実行されるまでその特殊な背景画像の表示が継続する背景変化予告を実行することに対応する先読み予告パターンである。
先読み予告パターンＳＹＰ３−１は、チャンス目Ａが停止する停止図柄予告が実行された後に、背景変化予告に変化する先読み予告演出を実行することに対応する先読み予告パターンである。
図６４に示すように、この実施の形態では、変動カテゴリが「非リーチはずれ」、「リーチはずれ」、「突確・小当り」、「大当り」のいずれであるかによって先読み予告演出が実行される割合、先読み予告パターンの決定割合が異なっている。
具体的には、変動カテゴリが「リーチはずれ」である場合には、「非リーチはずれ」である場合よりも、先読み予告演出が実行される割合（「実行あり」以外に決定される割合）が高くなっており、変動カテゴリが「大当り」である場合には、「非リーチはずれ」、「リーチはずれ」、「突確・小当り」である場合よりも、先読み予告演出が実行される割合が高くなっている。このような設定によって、先読み予告演出を実行することで、可変表示結果が「大当り」になることやリーチが実行されることを予告・示唆することができる。なお、変動カテゴリが「突確・小当り」である場合には、先読み予告演出が実行されたにも関わらず、実質的には出玉（賞球）が得られない「突確」や実質的には出玉（賞球）が得られないことに加えて遊技状態も変化しない「小当り」となって遊技者を落胆させてしまうことを防止するため、先読み予告演出を実行しないようにしてもよい。
また、図６４に示す決定割合では、チャンス目Ａが停止する先読み予告パターンＳＹＰ１−１の先読み予告演出が実行された場合よりも、チャンス目Ｂが停止する先読み予告パターンＳＹＰ１−２の先読み予告演出が実行された場合の方が、可変表示結果が「大当り」になる割合（大当り信頼度）やリーチが実行される割合（リーチ信頼度）が高くなっている。このように、チャンス目の種別によって大当り信頼度やリーチ信頼度が異なるので、遊技者が停止図柄に注目するようになり、遊技の興趣が向上する。
また、先読み予告パターンＳＹＰ１−１や先読み予告パターンＳＹＰ１−２といった停止図柄予告の先読み予告演出が実行された場合よりも、背景変化予告の先読み予告パターンＳＹＰ２−１の先読み予告演出が実行された場合の方が、大当り信頼度やリーチ信頼度が高くなっている。
また、先読み予告パターンＳＹＰ１−１や先読み予告パターンＳＹＰ１−２といった停止図柄予告の先読み予告演出が実行された場合よりも、停止図柄予告から背景変化予告に変化する先読み予告パターンＳＹＰ３−１の先読み予告演出が実行された場合の方が、大当り信頼度やリーチ信頼度が高くなっている。
このように、大当り信頼度やリーチ信頼度が低い停止図柄予告の先読み予告演出が実行された場合であっても、大当り信頼度やリーチ信頼度が高い背景変化予告に変化する場合があるので、停止図柄予告が実行された場合であっても、遊技者は背景変化予告に変化することを期待するようになり、遊技者の期待感を維持することができ、遊技の興趣が向上する。
特に、先読み予告パターンＳＹＰ３−１の先読み予告演出は、大当り信頼度やリーチ信頼度が最も低い先読み予告パターンＳＹＰ１−１と同一の演出態様（チャンス目Ａが停止する演出態様）から背景変化予告に変化するようになっている。これによって、大当り信頼度やリーチ信頼度が最も低い、チャンス目Ａが停止する先読み予告演出が実行された場合でも、遊技者の期待感を維持することができ、遊技の興趣が向上する。
なお、この実施の形態では、チャンス目Ａが停止する停止図柄予告から背景変化予告に変化する場合があるが、チャンス目Ｂが停止する停止図柄予告から背景変化予告に変化しない（変化する割合が０％）。しかし、チャンス目Ｂが停止する停止図柄予告から背景変化予告に変化する場合があるようにしてもよい。その場合には、チャンス目Ａが停止する停止図柄予告が実行された場合と、チャンス目Ｂが停止する停止図柄予告が実行された場合と、で背景変化予告に変化する割合が異なるようにすればよい。具体的には、背景変化予告に変化しなかった場合の大当り信頼度やリーチ信頼度が低いチャンス目Ａが停止する停止図柄予告からの方が、背景変化予告に変化しやすいようにすることが好ましい。このようにすることで、大当り信頼度やリーチ信頼度が低い停止図柄予告が実行された場合でも、遊技者の期待感を維持することができ、遊技の興趣が向上する。
また、先読み予告パターンＳＹＰ２−１の先読み予告演出が実行された場合よりも、先読み予告パターンＳＹＰ３−１の先読み予告演出が実行された場合の方が、大当り信頼度やリーチ信頼度が高くなっている。このような設定によって、遊技者は背景変化予告に変化することをより期待するようになり、遊技者の期待感をより維持することができ、遊技の興趣が向上する。
なお、遊技状態が大当り遊技状態や小当り遊技状態であるときには、先読み予告演出を実行しないように制限してもよい。大当り遊技状態であるか否かは、例えば演出プロセスフラグの値が「６」または「７」のいずれかであるか否かに対応して、判定することができる。また、小当り遊技状態であるか否かは、例えば演出プロセスフラグの値が「４」または「５」のいずれかであるか否かに対応して、判定することができる。
遊技状態が大当り遊技状態や小当り遊技状態であるときでも、先読み予告演出を実行可能にしてもよい。例えば始動入賞の発生にもとづいて始動入賞時のコマンドを受信した後、大当り遊技状態におけるラウンドの実行回数が所定回数（例えば「１０」）となったときに、始動入賞時受信コマンドバッファに格納されている図柄指定コマンドや変動カテゴリコマンドを読み出して先読み予告演出を実行するか否かを決定し、そのラウンドを実行中に先読み予告演出を実行するようにしてもよい。その場合、先読み予告演出として、連続した態様の演出ではなく、例えば、今回の大当り遊技状態の終了後に可変表示結果が「大当り」になることを確定的に報知する一発告知態様の演出を実行してもよい。
演出制御用ＣＰＵ１０１は、図６３に示すステップＳ７１０の処理による決定にもとづいて、先読み予告演出を実行しない「実行せず」であるか否かを判定する（ステップＳ７１１）。「実行せず」以外である場合には（ステップＳ７１１：Ｎｏ）、決定した先読み予告パターンに応じた先読み予告演出の実行を開始するための設定を行う（ステップＳ７１２）。ステップＳ７１２では、演出制御用ＣＰＵ１０１は、先読み予告演出を実行する可変表示の回数を示す先読み予告実行回数カウンタに保留記憶数（第１保留記憶数、第２保留記憶数）をカウント初期値として設定し、例えば先読み予告実行中フラグをオン状態にセットするといった、先読み予告演出が実行中であることに対応した設定を行う。また、演出制御用ＣＰＵ１０１は、ステップＳ７１０の処理で決定された先読み予告パターンや、現在の保留記憶数（第１保留記憶数、第２保留記憶数）に対応した先読み予告演出制御パターンをセットする。
図６６は、先読み予告演出制御パターンの一覧を示す説明図である。図６６に示すように、先読み予告パターンＳＹＰ１−１であって保留記憶数（第１保留記憶数、第２保留記憶数）が３であることに対応した先読み予告演出制御パターンＳＣＰ１−１と、先読み予告パターンＳＹＰ１−１であって保留記憶数（第１保留記憶数、第２保留記憶数）が４であることに対応した先読み予告演出制御パターンＳＣＰ１−２と、先読み予告パターンＳＹＰ１−２であって保留記憶数（第１保留記憶数、第２保留記憶数）が３であることに対応した先読み予告演出制御パターンＳＣＰ２−１と、先読み予告パターンＳＹＰ１−２であって保留記憶数（第１保留記憶数、第２保留記憶数）が４であることに対応した先読み予告演出制御パターンＳＣＰ２−２と、先読み予告パターンＳＹＰ２−１であって保留記憶数（第１保留記憶数、第２保留記憶数）が３であることに対応した先読み予告演出制御パターンＳＣＰ３−１と、先読み予告パターンＳＹＰ２−１であって保留記憶数（第１保留記憶数、第２保留記憶数）が４であることに対応した先読み予告演出制御パターンＳＣＰ３−２と、先読み予告パターンＳＹＰ３−１であって保留記憶数（第１保留記憶数、第２保留記憶数）が３であることに対応した先読み予告演出制御パターンＳＣＰ４−１と、先読み予告パターンＳＹＰ３−１であって保留記憶数（第１保留記憶数、第２保留記憶数）が４であることに対応した先読み予告演出制御パターンＳＣＰ４−２とが設けられている。各先読み予告演出制御パターンは、図６６に示すように、先読み予告演出を開始してからの各変動において実行する演出内容に対応した制御データを含む。
なお、図６６に示すように、先読み予告パターンＳＹＰ３−１である場合には、先読み予告演出が開始されてから２変動目において、背景変化予告が実行される。しかし、先読み予告演出の対象である変動時や先読み予告演出の対象である変動の１回前の変動時に背景変化予告が実行されるようにしてもよい。例えば、先読み予告パターンＳＹＰ３−１に決定された場合には、背景変化予告を実行するタイミングをさらに決定するようにして、その決定結果に応じた先読み予告演出制御パターンを選択するようにすればよい。その場合、先読み予告演出の対象である変動の表示結果（変動カテゴリ）に応じて、背景変化予告を実行するタイミングの決定割合を異ならせてもよい。そのように制御することによって、停止図柄予告の先読み予告演出が実行された後、背景変化予告が実行されるタイミングによって、大当り信頼度やリーチ信頼度を異ならせることができる。
演出制御用ＣＰＵ１０１は、ステップＳ７１２の処理を実行した後や、ステップＳ７０３の処理で先読み予告演出の実行中であると判定したとき（ステップＳ７０３：Ｙｅｓ）、ステップＳ７０４の処理で先読み予告制限中であると判定したとき（ステップＳ７０４：Ｙｅｓ）、ステップＳ７０９の処理で現在の保留記憶数（第１保留記憶数、第２保留記憶数）が「３」または「４」でないと判定したとき、もしくは、前回までの変動カテゴリが非リーチはずれになるもののみでないと判定したとき（ステップＳ７０９：Ｎｏ）、または、ステップＳ７１１の処理で「実行せず」と判定したときには（ステップＳ７１１：Ｙｅｓ）、始動入賞時受信コマンドバッファに格納されている最新の始動口入賞指定コマンドが第１始動口入賞指定コマンド（第１保留記憶数加算指定コマンド）であるか否かを判定する（ステップＳ７１３）。
演出制御用ＣＰＵ１０１は、ステップＳ７１３の処理で第１始動口入賞指定コマンド（第１保留記憶数加算指定コマンド）が受信されたと判定したときには（ステップＳ７１３：Ｙｅｓ）、第１保留記憶表示部１８ｃにおける保留表示として、第１特図（第１特別図柄）を用いた特図ゲーム（図柄の可変表示）が新たに保留されたことに対応する表示部位を更新する制御を行う（ステップＳ７１４）。ステップＳ７１４では、演出制御用ＣＰＵ１０１は、第１保留記憶表示部１８ｃにおける保留表示を通常の表示態様（例えば丸型の白色表示）で更新する制御を行う。その後、先読み予告決定処理を終了する。
演出制御用ＣＰＵ１０１は、ステップＳ７１３の処理で第１始動口入賞指定コマンド（第１保留記憶数加算指定コマンド）ではないと判定した場合には（ステップＳ７１３：Ｎｏ）、第２保留記憶表示部１８ｄにおける保留表示として、第２特図（第２特別図柄）を用いた特図ゲームが新たに保留されたことに対応する表示部位を更新する制御を行う（ステップＳ７１５）。ステップＳ７１５では、演出制御用ＣＰＵ１０１は、第２保留記憶表示部１８ｄにおける保留表示を通常の表示態様（例えば丸型の白色表示）で更新する制御を行う。その後、先読み予告決定処理を終了する。
演出制御用ＣＰＵ１０１は、ステップＳ７０７の処理で始動入賞時のコマンドを正常に受信できなかったと判定したときには（ステップＳ７０７：Ｎｏ）、始動入賞時受信コマンドバッファにおける最新のコマンドに対応して、未判定情報をセットする（ステップＳ７３１）。例えば、始動入賞時受信コマンドバッファにおけるバッファ番号ごとに、未判定情報の格納領域を設け、最新のコマンドに対応するバッファ番号の未判定情報を「１」（またはオン状態）にセットする。
演出制御用ＣＰＵ１０１は、ステップＳ７３１の処理を実行した場合には、第１保留記憶表示部１８ｃおよび第２保留記憶表示部１８ｄにおける保留表示として、第１保留記憶数や第２保留記憶数を示す表示部位を、共通の非正常時の表示態様（例えば丸型の灰色表示）に変更して、新たに保留されたことに対応する表示部位も共通の非正常時の表示態様で表示する（ステップＳ７３２）。非正常時の表示態様は、通常の表示態様や特別な表示態様であるときとは表示部位の表示色や表示形状、表示キャラクタなどの一部または全部が異なり、始動入賞時のコマンドを受信し損なったことを認識可能に報知可能な態様である。なお、新たに保留されたことに対応する表示部位のみを非正常時の表示態様とするが、その他の表示部位における表示態様は変更しなくてもよい。
演出制御用ＣＰＵ１０１は、ステップＳ７３２の処理を実行した後、先読み予告制限中の設定（例えば先読み予告制限フラグをオン状態にセット）を行い（ステップＳ７３３）、先読み予告決定処理を終了する。
以上のように、演出制御用ＣＰＵ１０１は、先読み予告決定処理において、ステップＳ７０７の処理で始動入賞時のコマンドを正常に受信できなかったと判定した場合には、ステップＳ７１０の処理を実行しないようにして、先読み予告演出の実行を制限する。
演出制御用ＣＰＵ１０１は、始動入賞の発生時における判定結果を認識可能に指定する判定結果情報（例えば、図柄指定コマンドや変動カテゴリコマンド）の一部または全部を受信し損なったときには、その保留記憶に対応する可変表示の実行が終了するまで、先読み予告演出を実行しないように制限してもよい。その場合には、先読み予告演出と可変表示結果との整合が取れなくなることを防止して、遊技者に不信感を与えないようにすることができる。
また、演出制御用ＣＰＵ１０１は、判定結果情報の一部を受信し損なった場合に、その他の判定結果情報によって判定結果を認識可能な場合であっても、その判定結果にもとづく先読み予告演出を実行しないように制限してもよい。その場合には、信憑性の低い情報にもとづいて先読み予告演出が実行されることを防止して、遊技者に不信感を与えないようにすることができる。
また、演出制御用ＣＰＵ１０１は、複数の判定結果情報から認識可能な判定結果が整合しない場合に、いずれかの判定結果情報によって認識可能な判定結果にもとづく先読み予告演出を実行しないように制限してもよい。その場合には、信憑性の低い情報にもとづいて先読み予告演出が実行されることを防止して、遊技者に不信感を与えないようにすることができる。
また、演出制御用ＣＰＵ１０１は、第２特図を用いた特図ゲームが第１特図を用いた特図ゲームよりも優先して実行される場合に、時短制御に伴う高開放制御が行われる高ベース状態であるときには、第１始動入賞口を遊技球が通過（進入）したことによる始動入賞（第１始動入賞）の発生にもとづく先読み予告演出を実行しないように制限してもよい。高開放制御が行われているときには、第２始動入賞口に遊技球を通過（進入）させて優先的に実行される第２特図を用いた特図ゲームを実行し続けることが可能になる。すると、大当り遊技状態の終了前から第１特図を用いた特図ゲームの保留データにもとづいて先読み予告演出の実行を開始して、大当り遊技状態の終了後にも継続して先読み予告演出を実行すると、可変表示結果が「大当り」になる保留データなどを保持した状態で多数回の可変表示を継続して実行することができ、第２特図を用いた特図ゲームを実行して可変表示結果が「大当り」になり、大当り遊技状態へと繰り返し制御されることになってパチンコ遊技機１の射幸性が高くなるおそれがある。
さらに、遊技者が第１特図を用いた特図ゲームで可変表示結果が「大当り」になることを認識しながら、第２始動入賞口に遊技球を繰り返し通過（進入）させて第２特図を用いた特図ゲームを繰り返し実行するか、第２始動入賞口に遊技球を通過（進入）させずに第１特図を用いた特図ゲームを実行するかによって、可変表示結果が「大当り」になり大当り遊技状態へと制御されるタイミングを、遊技者の技量によって大きく変化させられるおそれがある。そこで、高ベース状態であるときには第１始動入賞の発生にもとづく先読み予告演出の実行を制限することによって、第１特図を用いた特図ゲームに対応して可変表示結果が「大当り」になる可能性があることを遊技者が認識できないようにして、健全な遊技性を確保することができる。
さらに、演出制御用ＣＰＵ１０１は、高ベース状態であるときに保留記憶情報（例えば、始動口入賞指定コマンド）の一部または全部を受信し損なった場合には、たとえ図柄指定コマンドや変動カテゴリコマンドといった判定結果情報を正常に受信したとしても、先読み予告演出を実行しないように制限してもよい。その場合には、第１特図を用いた特図ゲームに対応して可変表示結果が「大当り」になる可能性があることを遊技者が認識できてしまうことを防止して、健全な遊技性を確保することができる。
また、演出制御用ＣＰＵ１０１は、保留記憶情報（例えば、始動口入賞指定コマンド）の一部を受信し損なった場合に、先読み予告演出の少なくとも一部（例えば、信頼度の最も低い先読み予告演出など）を実行してもよい。その場合には、正常に受信できたコマンドを可能な限り利用して先読み予告演出を実行することができ、先読み予告演出の実行頻度が過度に低下してしまうことを防止できる。
また、演出制御用ＣＰＵ１０１は、判定結果情報（例えば、図柄指定コマンドや変動カテゴリコマンド）の一部を受信し損なった場合に、先読み予告演出の少なくとも一部（例えば、信頼度の最も低い先読み予告演出など）を実行してもよい。その場合には、正常に受信できたコマンドを可能な限り利用して先読み予告演出を実行することができ、先読み予告演出の実行頻度が過度に低下してしまうことを防止できる。
また、演出制御用ＣＰＵ１０１は、複数の判定結果情報から認識可能な判定結果が整合しない場合に、先読み予告演出の少なくとも一部（例えば、信頼度の最も低い先読み予告演出など）を実行してもよい。その場合には、正常に受信できたコマンドを可能な限り利用して先読み予告演出を実行することができ、先読み予告演出の実行頻度が過度に低下してしまうことを防止できる。
演出制御用ＣＰＵ１０１は、先読み予告決定処理（ステップＳ１６１）を実行した後、先読み予告制限解除設定処理を実行する（ステップＳ１６２）。先読み予告制限解除設定処理では、先読み予告演出を実行しないように制限される先読み予告制限中であるときに、所定条件の成立にもとづき制限を解除するための処理や、実行中の先読み予告演出が終了したことに応じて、新たな先読み予告演出を実行可能とするための処理が実行される。例えば、先読み予告実行中フラグがオン状態である場合には、変動が開始されるごとに、予告残回数カウンタの値を１減算していき、予告残回数カウンタの値が０になったときに、先読み予告実行中フラグをオフ状態にリセットする。
また、演出制御用ＣＰＵ１０１は、先読み予告制限フラグがオン状態である場合には、始動入賞時受信コマンドバッファにおいてバッファ番号が「１」〜「８」のそれぞれに対応して有効に格納された始動入賞時のコマンドについて、すべての順序と内容が正しくなるように受信できたことを条件に、先読み予告演出が実行されないようにした制限を解除する（例えば、先読み予告制限フラグをクリアする。）。なお、コマンドの未受信（送信側では送信したにも関わらず）や判定結果の不整合が生じた保留記憶が消化されたことを条件に、先読み予告演出が実行されないようにした制限を解除するようにしてもよい。
演出制御用ＣＰＵ１０１は、先読み予告制限解除設定処理（ステップＳ１６２）を実行した後、演出プロセスフラグの値に応じて、ステップＳ１７０〜Ｓ１７７の処理のいずれかを選択して実行する。
ステップＳ１７０の可変表示開始待ち処理は、演出プロセスフラグの値が“０”のときに実行される処理である。この可変表示開始待ち処理は、主基板３１からの第１変動開始コマンドまたは第２変動開始コマンドを受信したか否かにもとづいて、演出表示装置９における飾り図柄の可変表示を開始するか否かを判定する処理などを含んでいる。
ステップＳ１７１の可変表示開始設定処理は、演出プロセスフラグの値が“１”のときに実行される処理である。この可変表示開始設定処理は、第１特別図柄表示器８ａや第２特別図柄表示器８ｂによる特図ゲームにおいて特別図柄の可変表示が開始されることに対応して、演出表示装置９における飾り図柄の可変表示や、その他の各種演出を行うために、特別図柄の変動パターンや表示結果の種類などに応じた確定飾り図柄や各種の演出制御パターンを決定する処理などを含んでいる。
ステップＳ１７２の可変表示中演出処理は、演出プロセスフラグの値が“２”のときに実行される処理である。この可変表示中演出処理において、演出制御用ＣＰＵ１０１は、演出制御プロセスタイマにおけるタイマ値に対応して、演出制御パターンから各種の制御データを読み出し、飾り図柄の可変表示中における各種の演出制御を行う。演出制御を行った後、例えば特図変動時演出制御パターンから飾り図柄の可変表示終了を示す終了コードが読み出されたこと、または、主基板３１から伝送される図柄確定コマンドを受信したことなどに対応して、飾り図柄の可変表示結果（最終停止図柄）としての確定飾り図柄を完全停止表示させる。特図変動時演出制御パターンから終了コードが読み出されたことに対応して確定飾り図柄を完全停止表示させるようにすれば、変動パターン指定コマンド（変動パターンコマンド）で指定された変動パターンに対応する可変表示時間が経過したときに、主基板３１からの演出制御コマンドによらなくても、演出制御基板８０の側で自律的に確定飾り図柄を導出表示して可変表示結果を確定させることができる。確定飾り図柄を完全停止表示したときには、演出プロセスフラグの値が“３”に更新される。
ステップＳ１７３の特図当り待ち処理は、演出プロセスフラグの値が“３”のときに実行される処理である。この特図当り待ち処理において、演出制御用ＣＰＵ１０１は、主基板３１から伝送された当り開始指定コマンドの受信があったか否かを判定する。そして、当り開始指定コマンドを受信したきに、その当り開始指定コマンドが大当り遊技状態の開始を指定するものである場合には、演出プロセスフラグの値を大当り中演出処理に対応した値である“６”に更新する。当り開始指定コマンドを受信したときに、その当り開始指定コマンドが小当り遊技状態の開始を指定するものである場合には、演出プロセスフラグの値を小当り中演出処理に対応した値である“４”に更新する。また、当り開始指定コマンドを受信せずに、演出制御プロセスタイマがタイムアウトしたときには、特図ゲームにおける特図表示結果が「はずれ」であったと判断して、演出プロセスフラグの値を初期値である“０”に更新する。
ステップＳ１７４の小当り中演出処理は、演出制御プロセスフラグの値が“４”のときに実行される処理である。この小当り中演出処理において、演出制御用ＣＰＵ１０１は、例えば小当り遊技状態における演出内容に対応した演出制御パターン等を設定し、その設定内容にもとづく演出画像を演出表示装置９の表示画面に表示させることや、音声出力基板７０に対する指令（効果音信号）にもとづいてスピーカ２７から音声や効果音を出力させること、ランプドライバ基板３５に対する指令（電飾信号）の出力にもとづいて枠ＬＥＤ２８や装飾ＬＥＤ２５を点灯／消灯／点滅させることといった、小当り遊技状態における各種の演出制御を実行する。また、小当り中演出処理では、例えば主基板３１からの当り終了指定コマンドを受信したことに対応して、演出プロセスフラグの値を小当り終了演出に対応した値である“５”に更新する。
ステップＳ１７５の小当り終了演出処理は、演出制御プロセスフラグの値が“５”のときに実行される処理である。この小当り終了演出処理において、演出制御用ＣＰＵ１０１は、例えば小当り遊技状態の終了などに対応した演出制御パターン等を設定し、その設定内容にもとづく演出画像を演出表示装置９の表示画面に表示させることや、音声出力基板７０に対する指令（効果音信号）の出力にもとづいてスピーカ２７から音声や効果音を出力させること、ランプドライバ基板３５に対する指令（電飾信号）の出力にもとづいて枠ＬＥＤ２８や装飾ＬＥＤ２５を点灯／消灯／点滅させることといった、小当り遊技状態の終了時における各種の演出制御を実行する。その後、演出プロセスフラグの値を初期値である“０”に更新する。
ステップＳ１７６の大当り中演出処理は、演出プロセスフラグの値が“６”のときに実行される処理である。この大当り中演出処理において、演出制御用ＣＰＵ１０１は、例えば大当り遊技状態における演出内容に対応した演出制御パターン等を設定し、その設定内容にもとづく演出画像を演出表示装置９の表示画面に表示させることや、音声出力基板７０に対する指令（効果音信号）の出力にもとづいてスピーカ２７から音声や効果音を出力させること、ランプドライバ基板３５に対する指令（電飾信号）の出力にもとづいて枠ＬＥＤ２８や装飾ＬＥＤ２５を点灯／消灯／点滅させることといった、大当り遊技状態における各種の演出制御を実行する。また、大当り中演出処理では、例えば主基板３１からの当り終了指定コマンドを受信したことに対応して、演出制御プロセスフラグの値をエンディング演出処理に対応した値である“７”に更新する。
ステップＳ１７７のエンディング演出処理は、演出プロセスフラグの値が“７”のときに実行される処理である。このエンディング演出処理において、演出制御用ＣＰＵ１０１は、例えば大当り遊技状態の終了などに対応した演出制御パターン等を設定し、その設定内容にもとづく演出画像を演出表示装置９の表示画面に表示させることや、音声出力基板７０に対する指令（効果音信号）の出力にもとづいてスピーカ２７から音声や効果音を出力させること、ランプドライバ基板３５に対する指令（電飾信号）の出力にもとづいて枠ＬＥＤ２８や装飾ＬＥＤ２５を点灯／消灯／点滅させることといった、大当り遊技状態の終了時における各種の演出制御を実行する。その後、演出プロセスフラグの値を初期値である“０”に更新する。
図６７は、可変表示開始設定処理（ステップＳ１７１）の一例を示すフローチャートである。可変表示開始設定処理において、演出制御用ＣＰＵ１０１は、例えば主基板３１から伝送された可変表示結果通知コマンド（表示結果指定コマンド）（表示結果指定コマンド）におけるＥＸＴデータにもとづいて、特図表示結果が「はずれ」になるか否かを判定する（ステップＳ５２２）。特図表示結果が「はずれ」になる旨の判定がなされたときには（ステップＳ５２２：Ｙｅｓ）、演出制御用ＣＰＵ１０１は、例えば主基板３１から伝送された変動パターン指定コマンド（変動パターンコマンド）におけるＥＸＴデータにもとづいて、指定された変動パターンが飾り図柄の可変表示態様を「非リーチ」とする場合に対応した非リーチ変動パターンであるか否かを判定する（ステップＳ５２３）。
演出制御用ＣＰＵ１０１は、ステップＳ５２３の処理で非リーチ変動パターンであると判定した場合には（ステップＳ５２３：Ｙｅｓ）、非リーチ組合せを構成する最終停止図柄である確定飾り図柄の組合せを決定する（ステップＳ５２４）。一例として、演出制御用ＣＰＵ１０１は、ステップＳ５２４の処理では、演出制御用ＣＰＵ１０１は、ランダムカウンタ等で更新される左確定図柄決定用の乱数値を示す数値データを抽出し、ＲＯＭにあらかじめ記憶された所定の左確定図柄決定テーブルを参照して、確定飾り図柄のうち演出表示装置９の表示領域における「左」の演出図柄表示領域９Ｌに停止表示される左確定飾り図柄を決定する。
次いて、演出制御用ＣＰＵ１０１は、ランダムカウンタ等で更新される右確定図柄決定用の乱数値を示す数値データを抽出し、ＲＯＭにあらかじめ記憶された所定の右確定図柄決定テーブルを参照して、確定飾り図柄のうち演出表示装置９の表示領域における「右」の演出図柄表示領域９Ｒに停止表示される右確定飾り図柄を決定する。このときには、右確定図柄決定テーブルにおける設定にもとづいて、右確定飾り図柄の図柄番号が左確定飾り図柄の図柄番号とは異なるように決定すればよい。続いて、ランダムカウンタ等で更新される中確定図柄決定用の乱数値を示す数値データを抽出し、ＲＯＭにあらかじめ記憶された所定の中確定図柄決定テーブルを参照して、確定飾り図柄のうち演出表示装置９の表示領域における「中」の演出図柄表示領域９Ｃに停止表示される中確定飾り図柄を決定する。なお、ステップＳ５２４の処理では、変動図柄予告を実行中である場合に対応して、所定のチャンス目図柄である非リーチ組合せの確定飾り図柄を決定すればよい。
演出制御用ＣＰＵ１０１は、ステップＳ５２３の処理で非リーチ変動パターンではないと判定した場合には（ステップＳ５２３：Ｎｏ）、リーチ組合せを構成する確定飾り図柄の組合せを決定する（ステップＳ５２５）。一例として、演出制御用ＣＰＵ１０１は、ステップＳ５２５の処理では、まず、ランダムカウンタ等で更新される左右確定図柄決定用の乱数値を示す数値データを抽出し、ＲＯＭにあらかじめ記憶された所定の左右確定図柄決定テーブルを参照して、確定飾り図柄のうち演出表示装置９の表示領域における「左」と「右」の演出図柄表示領域９Ｌ、９Ｒにおいて揃って停止表示される図柄番号が同一の飾り図柄を決定する。さらに、ランダムカウンタ等で更新される中確定図柄決定用の乱数値を示す数値データを抽出し、ＲＯＭにあらかじめ記憶された所定の中確定図柄決定テーブルを参照して、確定飾り図柄のうち演出表示装置９の表示領域における「中」の演出図柄表示領域９Ｃにおいて停止表示される中確定飾り図柄を決定する。なお、例えば中確定飾り図柄の図柄番号が左確定飾り図柄及び右確定飾り図柄の図柄番号と同一になる場合のように、確定飾り図柄が大当り組合せになる場合には、例えば、任意の値（例えば「１」）を中確定飾り図柄の図柄番号に加算または減算して、確定飾り図柄が大当り組合せになならないリーチ組合せにする。また、中確定飾り図柄を決定するときには、左確定飾り図柄及び右確定飾り図柄の図柄番号との差分（図柄差）を決定し、その図柄差に対応する中確定飾り図柄を設定してもよい。
演出制御用ＣＰＵ１０１は、ステップＳ５２２の処理で特図表示結果が「はずれ」ではないと判定した場合には（ステップＳ５２２：Ｎｏ）、特図表示結果が「大当り」で大当り種別が「突確」である場合、または、特図表示結果が「小当り」である場合であるか、これら以外の場合であるかを判定する（ステップＳ５２６）。演出制御用ＣＰＵ１０１は、「突確」または「小当り」であると判定したときには（ステップＳ５２６：Ｙｅｓ）、例えば開放チャンス目といった、「突確」の場合や「小当り」の場合に対応した確定飾り図柄の組合せを決定する（ステップＳ５２７）。一例として、演出制御用ＣＰＵ１０１は、変動パターン指定コマンド（変動パターンコマンド）で突確／小当り用のいずれの変動パターンが指定された場合に対応して、複数種類の開放チャンス目のうち、いずれかを構成する確定飾り図柄の組合せを決定する。演出制御用ＣＰＵ１０１は、例えば、ランダムカウンタ等で更新されるチャンス目決定用の乱数値を示す数値データを抽出し、ＲＯＭにあらかじめ記憶された所定のチャンス目決定テーブルを参照することによって、開放チャンス目のいずれかを構成する確定飾り図柄の組合せを決定する。また、変動パターン指定コマンド（変動パターンコマンド）でリーチを指定するいずれかの変動パターンが指定された場合には、例えばステップＳ５２５と同様の処理を実行することによって、リーチ組合せを構成する確定飾り図柄の組合せを決定すればよい。
演出制御用ＣＰＵ１０１は、ステップＳ５２６の処理で「突確」または「小当り」以外の「非確変」または「確変」であると判定したときには（ステップＳ５２６：Ｎｏ）、大当り組合せを構成する確定飾り図柄の組合せを決定する（ステップＳ５２８）。一例として、演出制御用ＣＰＵ１０１は、ステップＳ５２８の処理では、まず、ランダムカウンタで更新される大当り確定図柄決定用の乱数値を示す数値データを抽出し、ＲＯＭにあらかじめ記憶された所定の大当り確定図柄決定テーブルを参照して、演出表示装置９の画面上で「左」、「中」、「右」の演出図柄表示領域９Ｌ、９Ｃ、９Ｒに揃って停止表示される図柄番号が同一の飾り図柄を決定する。このとき、大当り種別が「非確変」、「確変」のいずれであるかや、大当り中における昇格演出の有無などに応じて、異なる飾り図柄を確定飾り図柄に決定するようにしてもよい。
具体的には、演出制御用ＣＰＵ１０１は、大当り種別が「非確変」である場合には、複数種類の通常図柄のうちいずれか１つの飾り図柄を選択し、非確変大当り組合せを構成する確定飾り図柄に決定する。また、大当り種別が「確変」である場合には、複数種類の通常図柄または確変図柄のうちからいずれか１つの飾り図柄を選択して、非確変大当り組合せまたは確変大当り組合せを構成する確定飾り図柄に決定する。非確変大当り組合せの確定飾り図柄に決定された場合には、可変表示中の再抽選演出において確変状態に制御される旨の報知が行われず、例えば大当り遊技状態に対応して実行される大当り中昇格演出で確変状態に制御される旨が報知されればよい。また、確変大当り組合せの確定飾り図柄に決定された場合には、可変表示中の再抽選演出において、または再抽選演出を実行することなく、確変状態に制御される旨の報知が行われる。
演出制御用ＣＰＵ１０１は、ステップＳ５２４、Ｓ５２５、Ｓ５２７、Ｓ５２８の処理のいずれかを実行した後に、先読み予告実行設定処理を実行する（ステップＳ５３５）。図６９は、先読み予告実行設定処理の一例を示すフローチャートである。図６９に示す先読み予告実行設定処理において、演出制御用ＣＰＵ１０１は、まず、先読み予告実行中フラグがオン状態であるか否かを判定する（ステップＳ６０１）。先読み予告実行中フラグがオフ状態である場合には（ステップＳ６０１：Ｎｏ）、先読み予告実行設定処理を終了する。
演出制御用ＣＰＵ１０１は、先読み予告実行中フラグがオン状態である場合には（ステップＳ６０１：Ｙｅｓ）、先読み予告実行回数カウンタの値を１減算する（ステップＳ６０２）。そして、先読み予告実行回数カウンタの値とセットされている先読み予告演出制御パターンにもとづいて、先読み予告演出を実行するための設定を行う（ステップＳ６０３）。ステップＳ６０３の処理では、演出制御用ＣＰＵ１０１は、図６６に示す演出内容に対応した先読み予告演出を実行するための設定を行えばよい。また、停止図柄予告を実行する先読み予告演出制御パターンである場合には、演出制御用ＣＰＵ１０１は、図６５に示すチャンス目のいずれを停止させるかを決定する処理を実行すればよい。その場合、図６７のステップＳ５２４で決定された非リーチ組合せに代えて、チャンス目Ａまたはチャンス目Ｂを停止表示する制御が実行される。
背景変化予告を実行する先読み予告演出制御パターンである場合には、演出制御用ＣＰＵ１０１は、図６７のステップＳ５２４の処理で決定された非リーチ組合せを停止表示する制御を実行する。なお、演出制御用ＣＰＵ１０１は、停止図柄予告を実行する先読み予告演出制御パターンである場合には、図６７のステップＳ５２４で非リーチ組合せを決定する処理に代えて、停止表示させるチャンス目Ａまたはチャンス目Ｂを決定する処理を実行するようにしてもよい。また、図６７のステップＳ５２４の処理の前に、先読み予告実行設定処理を実行するようにして、停止表示させるチャンス目が決定されている場合には、図６７のステップＳ５２４の処理を実行しないようにしてもよい。そのように制御する場合には、停止図柄を決定する処理の重複を避けることができる。
続いて、演出制御用ＣＰＵ１０１は、先読み予告実行回数カウンタの値が０であるか否かを判定する（ステップＳ６０４）。先読み予告実行回数カウンタの値が０でなければ（ステップＳ６０４：Ｎｏ）、先読み予告実行設定処理を終了する。
先読み予告実行回数カウンタの値が０である場合には（ステップＳ６０４：Ｙｅｓ）、演出制御用ＣＰＵ１０１は、先読み予告実行中フラグをオフ状態にクリアする（ステップＳ６０５）。先読み予告実行回数カウンタの値が０である場合は、今回の変動が先読み予告演出の対象である変動であって、先読み予告演出が終了する場合である。その後、先読み予告実行設定処理を終了する。
演出制御用ＣＰＵ１０１は、ステップＳ５３５で先読み予告実行設定処理を実行した後、変動中予告演出の実行の有無と、実行する場合における変動中予告演出の演出態様に対応した変動中予告パターンとを決定する（ステップＳ５２９）。例えば、演出制御用ＣＰＵ１０１は、ステップＳ５２９の処理で、変動中予告演出の有無と変動中予告パターンとを決定するための使用テーブルとして、あらかじめ用意された変動中予告決定テーブルを選択する。
変動中予告決定テーブルには、可変表示結果通知コマンド（表示結果指定コマンド）（表示結果指定コマンド）から特定される可変表示結果や、変動パターン指定コマンド（変動パターンコマンド）から特定される変動パターンなどに応じて、変動中予告種別決定用の乱数値と比較される数値（決定値）が、変動中予告演出を実行しない場合に対応する「実行なし」の決定結果や、変動中予告演出を実行する場合における複数の変動中予告パターンに、割り当てられていればよい。その後、演出制御用ＣＰＵ１０１は、例えばランダムカウンタから抽出した変動中予告決定用の乱数値を示す数値データにもとづいて、変動中予告決定テーブルを参照して、変動中予告演出の有無と変動中予告パターンとを決定する。
演出制御用ＣＰＵ１０１は、ステップＳ５２９の処理で、例えば図６８（Ａ）に示すような決定割合で、変動中予告演出の有無と変動中予告パターンとを決定する。図６８（Ａ）に示す決定割合の設定例では、変動パターンが「非リーチはずれ」、「リーチはずれ」、「大当り」、「小当り」のいずれに対応したものであるかに応じて、変動中予告演出の有無や変動中予告パターンの決定割合が異なっている。
具体的には、変動パターンが「リーチはずれ」である場合には、「非リーチはずれ」である場合よりも、変動中予告演出が実行される割合（「予告実行なし」以外に決定される割合）が高くなっている。また、変動パターンが「大当り」である場合には、「非リーチはずれ」、「リーチはずれ」、「小当り」である場合よりも、変動中予告演出が実行される割合が高くなっている。また、各変動中予告パターンでは、「予告Ｚ」、「予告Ｙ」、「予告Ｘ」の順番で、可変表示結果が「大当り」になる割合が高くなっている。そのような設定によって、変動中予告演出を実行することで、可変表示結果が「大当り」になることやリーチが実行されることを予告したり示唆したりすることができる。
また、この実施の形態では、特定の先読み予告演出が実行されている場合には、図６８（Ｂ）に示すような、特別な決定割合で、変動中予告演出の有無と変動中予告パターンとが決定される。具体的には、停止図柄予告が実行された後に背景変化予告が実行される先読み予告パターンＳＹＰ３−１の先読み予告演出が実行されている場合であって、未だ背景変化予告が実行される前であるときには、図６８（Ｂ）に示すような、特別な決定割合で、変動中予告演出の有無と変動中予告パターンとが決定される。
なお、先読み予告演出が実行されているときには、先読み予告演出の対象である変動までの可変表示結果は「非リーチはずれ」になるので、図６８（Ｂ）には、「非リーチはずれ」の場合の決定割合のみが示されている。図６８（Ｂ）に示す決定割合では、図６８（Ａ）における「非リーチはずれ」である場合の決定割合と比較して、「予告Ｙ」に決定される割合が高くなっている（変動中予告演出が実行される場合には必ず「予告Ｙ」に決定される）。そのような設定によって、停止図柄予告の先読み予告演出が実行されているときには、変動中予告演出の演出態様によって、背景変化予告が実行されることを遊技者に示唆することができ、遊技の興趣が向上する。
また、この実施の形態では、「予告Ｚ」の変動中予告演出が実行された場合、「予告Ｙ」の変動中予告演出が実行された場合よりも大当り信頼度が高い。従って、通常は「予告Ｙ」の変動中予告演出が実行された場合、遊技者は落胆してしまう可能性がある。しかし、停止図柄予告の先読み予告演出が実行されているときに、「予告Ｙ」の変動中予告演出が実行された場合には、その後に背景変化予告の先読み予告演出が実行される割合（先読み予告パターンＳＹＰ３−１である割合）が高くなる。先読み予告パターンＳＹＰ３−１の先読み予告演出は、先読み予告演出の中で最も大当り信頼度が高いので、停止図柄予告の先読み予告演出が実行されているときに、「予告Ｙ」の変動中予告演出が実行された場合でも、その後の表示結果に期待できるようになり、遊技者の期待感を維持することができ、遊技の興趣が向上する。
なお、各変動中予告パターンの演出態様は、それぞれが区別可能に異なっていればよい。例えば、予告Ｘは、「キャラクタ表示」の変動中予告演出を実行する変動中予告パターンであり、予告Ｙは、「ステップアップ動作」の変動中予告演出を実行する変動中予告パターンであり、予告Ｚは、「操作予告」の変動中予告演出を実行する変動中予告パターンである。
「キャラクタ表示」の変動中予告演出では、飾り図柄の可変表示中に、例えば演出表示装置９の表示画面において、所定位置にあらかじめ用意されたキャラクタ画像を表示させる演出表示が行われる。
「ステップアップ動作」の変動中予告演出では、飾り図柄の可変表示中に、例えば演出表示装置９の表示画面において、あらかじめ用意された複数種類の演出画像を所定の順番に従って切り換えて表示させる演出表示によって、演出態様が複数段階に変化（ステップアップ）するような演出が行われることがある。なお、「ステップアップ動作」の変動中予告演出では、あらかじめ用意された複数種類の演出画像のうちいずれか１つ（例えば所定の順番において最初に表示される演出画像など）が表示された後、演出画像が切り換えられることなく、変動中予告演出における演出表示を終了させることがあるようにしてもよい。また、「ステップアップ動作」の変動中予告演出では、飾り図柄の可変表示中に、例えば可動部材を所定の順番に従って複数種類の動作態様で動作させる演出によって、演出態様が複数段階に変化（ステップアップ）するような演出が行われてもよい。なお、「ステップアップ動作」の変動中予告演出では、可動部材が１種類の動作態様で演出を行った後、２段階目の演出に切り換えられることなく、予告演出における演出を終了させることがあるようにしてもよい。
「操作予告」の変動中予告演出では、飾り図柄の可変表示中に、遊技者によって操作ボタン１２０が操作されたことに応じて、例えば演出表示装置９の表示画面における演出画像の表示を変更したり、スピーカ２７から出力される音声を変更することによって、演出内容を変化させる。一例として、「操作予告」の変動中予告演出では、飾り図柄の可変表示中に、操作促進演出である所定の演出が行われる。操作促進演出は、例えば演出表示装置９の表示画面における所定位置に、あらかじめ用意されたキャラクタ画像やメッセージ画像等を表示して、遊技者による所定の操作態様での操作ボタン１２０の操作を促す演出であればよい。
この実施の形態では、「キャラクタ表示」、「ステップアップ動作」、「操作予告」の各変動中予告演出は、変動開始から変動終了までの異なるタイミングで実行される。具体的には、「操作予告」の実行タイミングが最も早く、「キャラクタ表示」の実行タイミングが最も遅くなっている。従って、変動中予告演出の演出態様のみならず、その実行タイミングによっても大当り信頼度が異なっている。また、停止図柄予告の先読み予告演出が実行されているときには、変動中予告演出の実行タイミングによって、背景変化予告が実行されることを遊技者に示唆することができ、遊技の興趣が向上する。
演出制御用ＣＰＵ１０１は、ステップＳ５２９の処理を実行した後、その他の可変表示中における演出の実行設定を行う（ステップＳ５３０）。ステップＳ５３０の処理では、演出制御用ＣＰＵ１０１は、先読み予告演出や変動中予告演出とは異なる演出を実行するための設定を行ってもよい。そのような演出としては、例えば可変表示の開始時や実行中における所定のタイミングで、スピーカ２７から所定の効果音（例えばアラーム音やチャイム音、サイレン音など）が出力されるような態様の演出や、枠ＬＥＤ２８などに含まれるフラッシュランプが光るような態様の演出のうち、一部または全部を含む所定態様の演出を実行することによって、可変表示結果が「大当り」になることを直ちに告知（確定的に報知）する一発告知態様の演出が実行されてもよい。そのような演出として、可変表示結果が「大当り」になることに対応した特別な演出画像（プレミアム画像）を表示する演出がある。
また、ステップＳ５３０の処理で、可変表示結果が「大当り」になる可能性などにはかかわらず、例えば賑やかしのために所定態様の演出を実行するための設定が行われてもよい。具体的には、枠ＬＥＤ２８に含まれる所定のランプが光るような態様の演出といった、所定態様の演出を実行できればよい。
その後、演出制御用ＣＰＵ１０１は、演出制御パターンをあらかじめ用意された複数パターンのいずれかに決定する（ステップＳ５３１）。演出制御用ＣＰＵ１０１は、例えば変動パターン指定コマンド（変動パターンコマンド）で指定された変動パターンなどに対応して、複数用意された特図変動時演出制御パターンのいずれかを選択し、使用パターンとしてセットする。また、例えばキャラクタ表示予告の先読み予告演出を実行するための設定がなされた場合には、その設定に対応した予告演出制御パターンが選択されてもよい。
また、演出制御用ＣＰＵ１０１は、例えば変動パターン指定コマンド（変動パターンコマンド）で指定された変動パターンに応じて、演出制御プロセスタイマの初期値を設定する（ステップＳ５３２）。また、演出制御用ＣＰＵ１０１は、演出表示装置９における飾り図柄の変動を開始させるための設定を行う（ステップＳ５３３）。演出制御用ＣＰＵ１０１は、ステップＳ５３１の処理で使用パターンとして決定された特図変動時演出制御パターンに含まれる表示制御データが指定する表示制御指令をＶＤＰ１０９に出力し、ＶＤＰ１０９に、演出表示装置９の画面上に設けられた「左」、「中」、「右」の各演出図柄表示領域９Ｌ、９Ｃ、９Ｒにおいて飾り図柄の変動を開始させる。その後、演出プロセスフラグの値を可変表示中演出処理に対応した値である“２”に更新してから（ステップＳ５３４）、可変表示開始設定処理を終了する。
次に、パチンコ遊技機１における制御の具体的な一例を説明する。
パチンコ遊技機１では、第１始動入賞口１３や第２始動入賞口１４を遊技球が入賞して第１始動口スイッチ１３ａや第２始動口スイッチ１４ａによって検出されたときに、第１始動口スイッチ通過処理（ステップＳ３１２参照）や第２始動口スイッチ通過処理（ステップＳ３１４参照）において入賞時乱数値判定処理が実行される。
入賞時乱数値判定処理では、大当りになるか否かや、小当りになるか否か、大当りの種別の判定結果や、変動パターン種別判定用乱数の値がいずれの判定値の範囲になるかの判定結果にもとづいて、図柄指定コマンドや変動カテゴリコマンドが、主基板３１から演出制御基板８０に対して伝送される。
演出制御基板８０において、演出制御用ＣＰＵ１０１は、先読み予告決定処理（ステップＳ１６１）を実行するときに、先読み予告の制限中でない場合や（ステップＳ７０４：Ｎｏ）、前回までの変動カテゴリ等が先読み予告演出を実行可能な状況である場合には（ステップＳ７０９：Ｙｅｓ）、ステップＳ７１０の処理で先読み予告演出の有無や先読み予告パターンを決定する。そして、決定結果にもとづいて、複数回の変動に渡って先読み予告演出が実行される。
図７０は、停止図柄予告の先読み予告演出が実行される場合の演出表示装置９における表示動作例を示す説明図である。図７０（Ａ）には、演出表示装置９における「左」、「中」、「右」の演出図柄表示領域９Ｌ、９Ｃ、９Ｒにおいて飾り図柄の変動が実行されていることが示されている。ここで、第１始動入賞口１３に遊技球が入賞したことにもとづいて、図６３に示す先読み予告決定処理が実行され、ステップＳ７１０において、先読み予告パターンＳＹＰ１−２を実行することに決定されたとする。なお、このときの入賞によって、保留記憶数は３になっているので、ステップＳ７１２の処理では、図６６に示す先読み予告演出制御パターンＳＣＰ２−１がセットされる。
その後、図７０（Ｂ）に示すように、その時点での変動が終了すると、次回の変動時から先読み予告演出が開始される。先読み予告演出が開始される１回目の変動では、図７０（Ｃ）、（Ｄ）に示すように、例えばチャンス目ＣＢ１（「１・２・３」）が停止する。停止するチャンス目Ｂをいずれにするのかは、図６９のステップＳ６０３の処理で決定される。
そして、先読み予告演出が開始されてから２回目の変動では、図７０（Ｅ）、（Ｆ）に示すように、例えばチャンス目ＣＢ２（「２・３・４」）が停止する。
続いて、先読み予告演出が開始されてから３回目の変動（先読み予告演出の対象である変動）では、決定された変動パターンに応じた変動が実行される。図７０に示す例では、大当りの変動パターンであることに対応して、図７０（Ｇ）〜（Ｉ）に示すように、変動が開始されてからリーチとなって、大当り組合せを構成する飾り図柄が停止する。
以上のように、停止図柄予告の先読み予告演出では、複数回の変動に渡ってあらかじめ定められたチャンス目が停止することによって、大当りになる可能性やリーチになる可能性を予告することができる。
図７１は、背景変化予告の先読み予告演出が実行される場合の演出表示装置９における表示動作例を示す説明図である。図７１（Ａ）には、「左」、「中」、「右」の演出図柄表示領域９Ｌ、９Ｃ、９Ｒにおいて飾り図柄の変動が実行されていることが示されている。第１始動入賞口１３に遊技球が入賞したことにもとづいて、図６３に示す先読み予告決定処理が実行され、ステップＳ７１０において、先読み予告パターンＳＹＰ２−１を実行することに決定されたとする。なお、このときの入賞によって、保留記憶数は３になっているので、ステップＳ７１２の処理では、図６６に示す先読み予告演出制御パターンＳＣＰ３−１がセットされる。
その後、図７１（Ｂ）に示すように、その時点での変動が終了すると、次回の変動時から先読み予告演出が開始される。先読み予告演出が開始される１回目の変動では、図７１（Ｃ）〜（Ｅ）に示すように、例えば「チャンス」という文字が演出表示装置９に表示され、演出表示装置９における背景画像が昼をモチーフとした画像（通常の背景画像）から夜をモチーフとした背景画像（特殊な背景画像）に変化する。なお、停止図柄は非リーチはずれ組合せを構成する飾り図柄である。
そして、先読み予告演出が開始されてから２回目の変動では、図７１（Ｆ）、（Ｇ）に示すように、夜をモチーフにした背景画像の表示が継続する。
続いて、先読み予告演出が開始されてから３回目の変動（先読み予告演出の対象である変動）では、決定された変動パターンに応じた変動が実行される。図７１に示す例では、大当りの変動パターンであることに対応して、図７１（Ｈ）〜（Ｊ）に示すように、変動が開始されてからリーチとなって、大当り組合せを構成する飾り図柄が停止する。なお、３回目の変動においても、夜をモチーフにした背景画像の表示が継続する。
以上のように、背景変化予告の先読み予告演出では、複数回の変動に渡って通常とは異なる特殊な背景画像を表示することによって、大当りになる可能性やリーチになる可能性を予告することができる。なお、背景変化予告の実行中の停止図柄は非リーチはずれの組合せであったが、チャンス目が停止するようにしてもよい。
図７２は、停止図柄予告の後に背景変化予告の先読み予告演出が実行される場合の演出表示装置９における表示動作例を示す説明図である。図７２（Ａ）には、「左」、「中」、「右」の演出図柄表示領域９Ｌ、９Ｃ、９Ｒにおいて飾り図柄の変動が実行されていることが示されている。第１始動入賞口１３に遊技球が入賞したことにもとづいて、図６３に示す先読み予告決定処理が実行され、ステップＳ７１０において、先読み予告パターンＳＹＰ３−１を実行することに決定されたとする。なお、このときの入賞によって、保留記憶数は３になっているので、ステップＳ７１２の処理では、図６６に示す先読み予告演出制御パターンＳＣＰ４−１がセットされる。
その後、図７２（Ｂ）に示すように、その時点での変動が終了すると、次回の変動時から先読み予告演出が開始される。先読み予告演出が開始される１回目の変動では、図７２（Ｃ）、（Ｄ）に示すように、例えばチャンス目ＣＡ１（「１・１・２」）が停止する。停止するチャンス目Ａをいずれにするのかは、図６９のステップＳ６０３の処理で決定される。
そして、先読み予告演出が開始されてから２回目の変動では、図７２（Ｅ）〜（Ｇ）に示すように、例えば「チャンス」という文字が演出表示装置９に表示され、演出表示装置９における背景画像が昼をモチーフにした画像（通常の背景画像）から夜をモチーフにした背景画像（特殊な背景画像）に変化する。なお、停止図柄は非リーチはずれ組合せを構成する飾り図柄である。
続いて、先読み予告演出が開始されてから３回目の変動（先読み予告演出の対象である変動）として、決定された変動パターンに応じた変動が実行される。図７２に示す例では、大当りの変動パターンであることに対応して、図７２（Ｈ）〜（Ｊ）に示すように、変動が開始されてからリーチになって、大当り組合せを構成する飾り図柄が停止表示される。なお、３回目の変動でも、夜をモチーフにした背景画像の表示が継続される。
以上のように、停止図柄予告の後に背景変化予告が実行される先読み予告演出では、チャンス目Ａが停止する停止図柄予告が実行された後、通常とは異なる特殊な背景画像に変化する背景変化予告を実行することによって、大当りになる可能性やリーチになる可能性を予告することができる。
なお、チャンス目Ａが停止する停止図柄予告が実行された場合、その後、背景変化予告が実行されなかったときには、先読み予告演出の中で最も大当り信頼度は低いが、背景変化予告が実行された場合には、先読み予告演出の中で最も大当り信頼度が高くなる。信頼度が低いことを示す演出態様から信頼度の高いことを示す演出態様に変化（移行）する先読み予告パターンが設けられているので、信頼度の低いパターンの先読み予告演出が実行された場合であっても、遊技者の期待感を維持することができ、遊技の興趣が向上する。
なお、この発明は、上記実施の形態に限定されず、様々な変形及び応用が可能である。例えば、上記実施の形態では、図６４に示すように、先読み予告演出のパターン（先読み予告パターン）として、複数回の可変表示渡って演出表示装置９に演出表示装置９にあらかじめ定められたチャンス目Ａが停止する先読み予告パターンＳＹＰ１−１と、複数回の可変表示渡って演出表示装置９に演出表示装置９にあらかじめ定められたチャンス目Ｂが停止する先読み予告パターンＳＹＰ１−２と、表示装置５における背景画像が通常の背景画像から特殊な背景画像に変化し、予告の対象である可変表示が実行されるまでその特殊な背景画像が継続して表示される先読み予告パターンＳＹＰ２−１と、演出表示装置９に演出表示装置９にあらかじめ定められたチャンス目Ａが停止した後に、表示装置５における背景画像が通常の背景画像から特殊な背景画像に変化し、予告の対象である可変表示が実行されるまでその特殊な背景画像が継続して表示される先読み予告パターンＳＹＰ３−１とが設けられていた。先読み予告演出のパターンはこれらに限定されず、これら以外の先読み予告演出のパターンが設けられていてもよい。例えば、図７３に示すように、４回の変動に渡って実行される先読み予告演出の先読み予告パターンとして、１回目の変動においてチャンス目Ａが停止し、２回目の変動においてチャンス目Ｂが停止し、３回目の変動において、背景画像が特殊な背景画像に変化し、４回目の変動においては継続して特殊な背景画像において変動が実行されるものがあってもよい。このような先読み予告パターンを設けることで、大当り信頼度が段階的にステップアップしていくような演出が可能になり、演出態様の変化に遊技者を注目させることができ、遊技の興趣が向上する。
また、上記実施の形態では、先読み予告パターンを決定することで、複数回の変動に渡って実行される先読み予告演出の演出態様を決定するようにしていたが、結果として上記実施の形態と同様の先読み予告演出を実行する制御が行われていればよく、先読み予告演出の演出態様の決定方法は上記実施の形態の方法に限定されない。
例えば、先読み予告演出の対象である変動が実行されるまでの複数回の変動において、先読み予告演出の対象である変動の表示結果や変動カテゴリにもとづいて、いずれ演出態様の先読み予告演出を実行するかを変動毎に決定するようにしてもよい。具体的には、先読み予告演出の対象である変動の表示結果が「大当り」になる場合には、より大当り信頼度の高い演出態様の先読み予告演出が実行されやすくなっていればよい。その場合に、前回の変動における演出態様を記憶しておき、前回の変動の演出態様より大当り信頼度が低い演出態様の先読み予告演出が実行されないようにすることが好ましい。このようにすることで、先読み予告演出（連続演出）が進むにつれて、大当り信頼度が低下するような演出が実行されることを防止できる。
また、上記実施の形態では、背景変化予告の先読み予告演出が実行される場合、通常の背景画像から特殊な背景画像に変化するタイミングについては、特に言及していなかったが、背景変化予告を実行する変動におけるいずれのタイミングで通常の背景画像から特殊な背景画像に変化させるかを異ならせるようにしてもよい。
例えば、背景変化予告を実行する変動における変動開始時、または、変動終了時のいずれかで通常の背景画像から特殊な背景画像に変化させるようにしてもよい。その場合、例えば図６３に示すステップＳ７１０において、先読み予告演出を実行しないことに対応した「実行なし」以外に決定された場合（ステップＳ７１１：Ｎｏ）、図７４（Ａ）に示すように、その先読み予告パターンが停止図柄予告の後に背景変化予告が実行されることに対応したＳＹＰ３−１であるか否かを判定する（ステップＳ７５１）。先読み予告パターンがＳＹＰ３−１以外である場合には（ステップＳ７５１：Ｎｏ）、ステップＳ７１２の処理に進む。
先読み予告パターンがＳＹＰ３−１である場合には（ステップＳ７５１：Ｙｅｓ）、背景変化予告における背景画像の変化タイミングを変動開始時、または、変動終了時のいずれにするかを決定する（ステップＳ７５２）。背景画像の変化タイミングとして、変動開始時、または、変動終了時を採用することで、変化タイミングの差異が遊技者に明確になり、遊技者に分かりやすい演出を実行することができる。
ステップＳ７５２の処理では、先読み予告演出の対象である変動カテゴリが「非リーチはずれ」、「リーチはずれ」、「突確・小当り」、「大当り」のいずれであるかに応じて異なる割合で変化タイミングを決定する。例えば、ステップＳ７５２の処理では、図７４（Ｂ）に示す決定割合で変化タイミングを決定すればよい。
図７４（Ｂ）に示す決定割合では、変動カテゴリに関わらず、変化タイミングとして、変動終了時に決定されやすくなっている。変動開始時に背景画像が変化しなかった場合には、遊技者は変動終了時に背景画像が変化することを期待するようになるので、遊技者の期待感を維持させることができる。
また、図７４（Ｂ）に示す決定割合では、変動カテゴリが「大当り」である場合には、変動終了時に決定されやすくなっている。このような設定によって、背景変化予告において背景画像が変化するタイミングが変動終了時である場合の大当り信頼度を、変動開始時である場合の大当り信頼度よりも高くすることができる。なお、背景画像が変化するタイミングが変動終了時である場合の大当り信頼度を高くすることで、変動開始時に背景画像が変化しなかった場合には、遊技者は変動終了時に背景画像が変化して、大当り信頼度が高くなることを期待するようになるので、遊技者の期待感をより高めることができる。
なお、図７４（Ｂ）に示す決定割合とは逆に、変動カテゴリに関わらず、変化タイミングとして、変動開始時に決定されやすくしてもよいし、変動カテゴリが「大当り」である場合には、変動開始時に決定されやすくしてもよい。このようにすることで、遊技者に早い段階で大当り信頼度等を報知することでき、変動の開始時を注目させることができる。
なお、図７４（Ａ）では、先読み予告パターンがＳＹＰ３−１である場合にのみ、背景変化予告における背景画像の変化タイミングを決定するようにしているが、先読み予告パターンがＳＹＰ２−１である場合にも背景画像の変化タイミングを決定するようにしてもよい。
ステップＳ７５２において背景画像の変化タイミングを決定した後には、ステップＳ７１２の処理に進む。この変形例では、先読み予告パターンＳＹＰ３−１の先読み予告演出制御パターンとして、変化タイミングに応じて、図７５に示すようなパターンが設けられる。そして、ステップＳ７１２の処理では、ステップＳ７５２における決定結果に応じて、先読み予告演出制御パターンＳＣＰ４−１−１（保留記憶数３で変化タイミングが変動開始時）、ＳＣＰ４−１−２（保留記憶数３で変化タイミングが変動終了時）、ＳＣＰ４−２−１（保留記憶数４で変化タイミングが変動開始時）、ＳＣＰ４−２−２（保留記憶数４で変化タイミングが変動終了時）のいずれかがセットされればよい。
図７６は、停止図柄予告の後に背景変化予告の先読み予告演出が実行される場合であって、背景変化予告の変化タイミングが変動開始時である場合の演出表示装置９における表示動作例を示す説明図である。図７６（Ａ）には、「左」、「中」、「右」の演出図柄表示領域９Ｌ、９Ｃ、９Ｒにおいて飾り図柄の変動が実行されていることが示されている。第１始動入賞口１３に遊技球が入賞したことにもとづいて、図６３に示す先読み予告決定処理が実行され、ステップＳ７１０の処理で、先読み予告パターンＳＹＰ３−１を実行することに決定され、ステップＳ７５２の処理で、変化タイミングが変動開始時に決定されたとする。なお、このときの入賞によって、保留記憶数は３になっているので、ステップＳ７１２の処理では、図７５に示す先読み予告演出制御パターンＳＣＰ４−１−１がセットされる。
その後、図７６（Ｂ）に示すように、その時点での変動が終了すると、次回の変動時から先読み予告演出が開始される。先読み予告演出が開始される１回目の変動では、図７６（Ｃ）、（Ｄ）に示すように、例えばチャンス目ＣＡ１（「１・１・２」）が停止表示される。停止するチャンス目Ａをいずれにするのかは、図６９のステップＳ６０３の処理で決定される。
そして、先読み予告演出が開始されてから２回目の変動では、図７６（Ｅ）に示すように、変動開始時に演出表示装置９における背景画像が昼をモチーフにした画像（通常の背景画像）から夜をモチーフにした背景画像（特殊な背景画像）に変化する。その後、図７６（Ｆ）に示すように、非リーチはずれ組合せを構成する飾り図柄が停止表示される。なお、チャンス目Ａが停止表示されるようにしてもよい。
続いて、先読み予告演出が開始されてから３回目の変動（先読み予告演出の対象である変動）として、決定された変動パターンに応じた変動が実行される。図７６に示す例では、大当りの変動パターンであることに対応して、図７６（Ｇ）〜（Ｉ）に示すように、変動が開始されてからリーチになって、大当り組合せを構成する飾り図柄が停止表示される。なお、３回目の変動でも、夜をモチーフにした背景画像の表示が継続する。
図７７は、停止図柄予告の後に背景変化予告の先読み予告演出が実行される場合であって、背景変化予告の変化タイミングが変動開始時である場合の演出表示装置９における表示動作例を示す説明図である。図７７（Ａ）には、「左」、「中」、「右」の演出図柄表示領域９Ｌ、９Ｃ、９Ｒにおいて飾り図柄の変動が実行されていることが示されている。第１始動入賞口１３に遊技球が入賞したことにもとづいて、図６３に示す先読み予告決定処理が実行され、ステップＳ７１０の処理で、先読み予告パターンＳＹＰ３−１を実行することに決定され、ステップＳ７５２の処理で、変化タイミングが変動終了時に決定されたとする。なお、このときの入賞によって、保留記憶数は３になっているので、ステップＳ７１２の処理では、図７７に示す先読み予告演出制御パターンＳＣＰ４−２−１がセットされる。
その後、図７７（Ｂ）に示すように、その時点での変動が終了すると、次回の変動時から先読み予告演出が開始される。先読み予告演出が開始される１回目の変動では、図７７（Ｃ）、（Ｄ）に示すように、例えばチャンス目ＣＡ１（「１・１・２」）が停止表示される。停止するチャンス目Ａをいずれにするのかは、図６９のステップＳ６０３の処理で決定される。
そして、先読み予告演出が開始されてから２回目の変動では、図７７（Ｅ）に示すように、飾り図柄の変動が開始された後、図７７（Ｆ）に示すように、非リーチはずれ組合せを構成する飾り図柄が停止するとき（変動終了時）に、演出表示装置９における背景画像が昼をモチーフにした画像（通常の背景画像）から夜をモチーフにした背景画像（特殊な背景画像）に変化する。なお、チャンス目が停止するようにしてもよい。
続いて、先読み予告演出が開始されてから３回目の変動（先読み予告演出の対象である変動）として、決定された変動パターンに応じた変動が実行される。図７７に示す例では、大当りの変動パターンであることに対応して、図７７（Ｇ）〜（Ｉ）に示すように、変動が開始されてからリーチになって、大当り組合せを構成する飾り図柄が停止表示される。なお、３回目の変動でも、夜をモチーフにした背景画像の表示が継続する。
図７７に示すように、変動終了時に背景が変化した場合の方が、図７６に示すように、変動開始時に背景が変化した場合よりも、大当り信頼度が高くなっている。背景画像が変化するタイミングが変動終了時である場合の大当り信頼度を高くすることによって、変動開始時に背景画像が変化しなかった場合には、遊技者は変動終了時に背景画像が変化して、大当り信頼度が高くなることを期待するようになるので、遊技者の期待感をより高めることができる。
また、上記の実施の形態では、変動時間およびリーチ演出の種類や擬似連（１回の可変表示中に１回以上の図柄の仮停止と再変動とが実行される演出）の有無等の変動態様を示す変動パターンを演出制御用マイクロコンピュータ１００に通知するために、変動を開始するときに１つの変動パターンコマンドを送信する例が示されたが、２つ以上のコマンドで変動パターンを演出制御用マイクロコンピュータ１００に通知するようにしてもよい。具体的には、２つのコマンドで通知する場合、遊技制御用マイクロコンピュータ５６０は、１つ目のコマンドとして擬似連の有無、滑り演出の有無等、リーチになる前（リーチにならない場合にはいわゆる第２停止の前）の変動時間や変動態様を示すコマンドを送信し、２つ目のコマンドとしてリーチの種類や再抽選演出の有無等、リーチになったときの後（リーチにならない場合にはいわゆる第２停止以後）の変動時間や変動態様を示すコマンドを送信するようにしてもよい。その場合、演出制御用マイクロコンピュータ１００は、２つのコマンドの組合せから導かれる変動時間にもとづいて変動表示（可変表示）における演出制御を行うようにすればよい。なお、遊技制御用マイクロコンピュータ５６０は、２つのコマンドのそれぞれで変動時間を通知し、それぞれのタイミングで実行される具体的な変動態様については演出制御用マイクロコンピュータ１００で選択するようにしてもよい。２つのコマンドを送信する場合、同一のタイマ割込内で２つのコマンドを送信するようにしてもよく、１つ目のコマンドを送信した後、所定期間が経過してから（例えば、次のタイマ割込において）２つ目のコマンドを送信するようにしてもよい。なお、それぞれのコマンドで示される変動態様はそのような例に限定されず、送信する順序についても適宜変更可能である。このように２つ以上のコマンドで変動パターンを通知するようにすることによって、変動パターンコマンドとして記憶しておかなければならないデータ量を削減することができる。
また、上記の実施の形態では、演出装置を制御する回路が搭載された基板として、演出制御基板８０、音声出力基板７０およびランプドライバ基板３５が設けられているが、演出装置を制御する回路を１つの基板に搭載してもよい。さらに、演出表示装置９等を制御する回路が搭載された第１の演出制御基板（表示制御基板）と、その他の演出装置（ランプ、ＬＥＤ、スピーカ２７など）を制御する回路が搭載された第２の演出制御基板との２つの基板を設けるようにしてもよい。
また、上記の実施の形態では、遊技制御用マイクロコンピュータ５６０は、演出制御用マイクロコンピュータ１００に対して直接コマンドを送信していたが、遊技制御用マイクロコンピュータ５６０が他の基板（例えば、図３に示す音声出力基板７０やランプドライバ基板３５など、または音声出力基板７０に搭載されている回路による機能とランプドライバ基板３５に搭載されている回路による機能とを備えた音／ランプ基板）に演出制御コマンドを送信し、他の基板を経由して演出制御基板８０における演出制御用マイクロコンピュータ１００に送信されるようにしてもよい。その場合、他の基板においてコマンドが単に通過するようにしてもよいし、音声出力基板７０、ランプドライバ基板３５、音／ランプ基板にマイクロコンピュータ等の制御手段を搭載し、制御手段がコマンドを受信したことに応じて音声制御やランプ制御に関わる制御を実行し、さらに、受信したコマンドを、そのまま、または例えば簡略化したコマンドに変更して、演出表示装置９を制御する演出制御用マイクロコンピュータ１００に送信するようにしてもよい。その場合でも、演出制御用マイクロコンピュータ１００は、上記の実施の形態における遊技制御用マイクロコンピュータ５６０から直接受信した演出制御コマンドに応じて表示制御を行うのと同様に、音声出力基板７０、ランプドライバ基板３５または音／ランプ基板から受信したコマンドに応じて表示制御を行うことができる。
また、上記の実施の形態では、遊技機としてパチンコ遊技機を例にしたが、本発明を、メダルが投入されて所定の賭け数が設定され、遊技者による操作レバーの操作に応じて複数種類の図柄を回転させ、遊技者によるストップボタンの操作に応じて図柄を停止させたときに停止図柄の組合せが特定の図柄の組み合わせになると、所定数のメダルが遊技者に払い出されるスロット機に適用することも可能である。
また、本発明による遊技機は、所定数の景品としての遊技媒体を払い出す遊技機に限定されず、遊技球等の遊技媒体を封入し景品の付与条件が成立した場合に得点を付与する封入式の遊技機に適用することもできる。
特定遊技状態（大当り遊技状態）は可変表示装置にて特定の図柄の組み合わせ（同一図柄のゾロ目）が表示された後に、所定時間（図柄確定停止時間＋大当り開始演出時間）経過した後に大入賞口が開放され、特定遊技状態が開始するものを例示したが、これに限らず、可変表示装置にて特定の図柄の組み合わせ（同一図柄のゾロ目）が表示された後に、遊技領域に設けられた特定の領域（特定の通過ゲートセンサ、または入賞センサ）に球を通過させることにより特定遊技状態が開始するものであってもよい。これにより大当りの発生時期を遊技者がコントロールすることができ、大当り開始前に持ち玉が無くなってしまった場合でも玉貸しを行って球を補充する時間を持てることになる。
さらに特定の領域は複数設けてもよく、いずれの特定の領域を通過させるかにより、大当りのラウンド数を異ならせてもよい。また、特定の領域の通過で大当りラウンド数の抽選を行うものでもよい。さらにその場合に、特定の領域が複数あれば、いずれの特定の領域を通過させるかにより、ラウンド数の抽選割合を異ならせるようにしてもよい。
本発明は、所定の遊技を行うことが可能なパチンコ遊技機等の遊技機に好適に適用される。
１ パチンコ遊技機
８ａ 第１特別図柄表示器
８ｂ 第２特別図柄表示器
９ 演出表示装置
１３ 第１始動入賞口
１４ 第２始動入賞口
２０ 特別可変入賞球装置
３１ 遊技制御基板（主基板）
５６ ＣＰＵ
８０ 演出制御基板
１００ 演出制御用マイクロコンピュータ
１０１ 演出制御用ＣＰＵ
１０９ ＶＤＰ
５０２ クロック回路
５０６ リセット／割り込みコントローラ
５０６ａ ＩＡＴ回路
５０６ｂ ウオッチドッグタイマ（ＷＤＴ）
５０７ フリーランカウンタ回路
５０８ａ ８ビット乱数回路
５０８ｂ １６ビット乱数回路
５２５ａ，５２５ｂ 乱数生成回路
５３７ 更新監視回路
５６０ 遊技制御用マイクロコンピュータ
９２０ 電源監視回路

Claims (1)

  1. 所定の遊技を行うことが可能な遊技機であって、
    遊技機に対する電力供給が開始されたときに初期設定処理を実行した後、遊技の進行を制御する遊技制御処理を実行する遊技制御用マイクロコンピュータと、
    所定電位の電源の電圧低下にもとづいて電圧低下信号を出力する電源監視手段と、
    あらかじめ定められた監視時間を計測して、該監視時間が経過したことが計測されたときに、前記遊技制御用マイクロコンピュータをリセットするリセット手段とを備え、
    前記遊技制御用マイクロコンピュータは、
    前記遊技制御処理で使用されるデータを記憶し、遊技機への電力供給が停止しても所定期間は記憶内容を保持することが可能な記憶手段と、
    前記電圧低下信号が入力されたことにもとづいて、前記記憶手段における所定領域に特定値が設定されていることを条件に、前記記憶手段の記憶内容を保存するための電力供給停止時処理を実行する電力供給停止時処理実行手段と、
    前記リセット手段の動作を有効化または無効化する設定を行うリセット設定手段と、
    電力供給が開始されたときに、前記所定領域に所定値が設定されていることを条件に、前記記憶手段の記憶内容にもとづいて制御状態を電力供給が停止する前の状態に復旧させる復旧処理を実行する復旧処理手段と、
    前記所定領域に前記特定値が設定されていない場合には前記電力供給停止時処理の実行を禁止する禁止手段とを含み、
    前記電力供給停止時処理を実行するときに前記所定領域に前記所定値を設定する
    ことを特徴とする遊技機。
JP2014142241A 2013-07-11 2014-07-10 遊技機 Active JP6416521B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014142241A JP6416521B2 (ja) 2013-07-11 2014-07-10 遊技機

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013145166 2013-07-11
JP2013145166 2013-07-11
JP2014142241A JP6416521B2 (ja) 2013-07-11 2014-07-10 遊技機

Publications (3)

Publication Number Publication Date
JP2015033576A true JP2015033576A (ja) 2015-02-19
JP2015033576A5 JP2015033576A5 (ja) 2018-02-08
JP6416521B2 JP6416521B2 (ja) 2018-10-31

Family

ID=52542539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014142241A Active JP6416521B2 (ja) 2013-07-11 2014-07-10 遊技機

Country Status (1)

Country Link
JP (1) JP6416521B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016154625A (ja) * 2015-02-23 2016-09-01 株式会社三共 遊技機
JP2016154626A (ja) * 2015-02-23 2016-09-01 株式会社三共 遊技機
JP2016154627A (ja) * 2015-02-23 2016-09-01 株式会社三共 遊技機

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7318680B2 (ja) 2021-07-30 2023-08-01 富士通株式会社 情報処理プログラム、情報処理方法、および情報処理装置
JP7318679B2 (ja) 2021-07-30 2023-08-01 富士通株式会社 情報処理プログラム、情報処理方法、および情報処理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001224810A (ja) * 2000-02-18 2001-08-21 Sankyo Kk 遊技機
JP2002035245A (ja) * 2000-07-28 2002-02-05 Sankyo Kk 遊技機
JP2010279682A (ja) * 2010-03-25 2010-12-16 Fujishoji Co Ltd 遊技機
JP2011147675A (ja) * 2010-01-22 2011-08-04 Sankyo Co Ltd 遊技機
JP2012245041A (ja) * 2011-05-25 2012-12-13 Sophia Co Ltd 遊技機
JP6328879B2 (ja) * 2012-12-26 2018-05-23 株式会社三共 遊技機
JP6328880B2 (ja) * 2012-12-26 2018-05-23 株式会社三共 遊技機
JP6328881B2 (ja) * 2012-12-26 2018-05-23 株式会社三共 遊技機

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001224810A (ja) * 2000-02-18 2001-08-21 Sankyo Kk 遊技機
JP2002035245A (ja) * 2000-07-28 2002-02-05 Sankyo Kk 遊技機
JP2011147675A (ja) * 2010-01-22 2011-08-04 Sankyo Co Ltd 遊技機
JP2010279682A (ja) * 2010-03-25 2010-12-16 Fujishoji Co Ltd 遊技機
JP2012245041A (ja) * 2011-05-25 2012-12-13 Sophia Co Ltd 遊技機
JP6328879B2 (ja) * 2012-12-26 2018-05-23 株式会社三共 遊技機
JP6328880B2 (ja) * 2012-12-26 2018-05-23 株式会社三共 遊技機
JP6328881B2 (ja) * 2012-12-26 2018-05-23 株式会社三共 遊技機

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016154625A (ja) * 2015-02-23 2016-09-01 株式会社三共 遊技機
JP2016154626A (ja) * 2015-02-23 2016-09-01 株式会社三共 遊技機
JP2016154627A (ja) * 2015-02-23 2016-09-01 株式会社三共 遊技機

Also Published As

Publication number Publication date
JP6416521B2 (ja) 2018-10-31

Similar Documents

Publication Publication Date Title
JP6317084B2 (ja) 遊技機
JP6416521B2 (ja) 遊技機
JP5824442B2 (ja) 遊技機
JP6328879B2 (ja) 遊技機
JP6328881B2 (ja) 遊技機
JP6328880B2 (ja) 遊技機
JP6391291B2 (ja) 遊技機
JP2015163280A (ja) 遊技機
JP6279849B2 (ja) 遊技機
JP6279848B2 (ja) 遊技機
JP5735622B2 (ja) 遊技機
JP5735627B2 (ja) 遊技機
JP5844297B2 (ja) 遊技機
JP5829594B2 (ja) 遊技機
JP2016064161A (ja) 遊技機
JP6298005B2 (ja) 遊技機
JP5735619B2 (ja) 遊技機
JP5735620B2 (ja) 遊技機
JP5735621B2 (ja) 遊技機
JP5766226B2 (ja) 遊技機
JP6321321B2 (ja) 遊技機
JP6139252B2 (ja) 遊技機
JP5801787B2 (ja) 遊技機
JP5901574B2 (ja) 遊技機
JP5856578B2 (ja) 遊技機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181004

R150 Certificate of patent or registration of utility model

Ref document number: 6416521

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250