JP2002000905A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 不測の電源断時等に、電気部品の動作状態を
適切に設定して、適切な遊技状態を保存できるととも
に、電気部品への制御信号を出力するための出力ポート
の初期化処理等を効率的に実行する。 【解決手段】 データクリア処理において、データテー
ブルの先頭アドレスを示すポインタの指すアドレスから
処理数データを抽出する。そして、ポインタの値を１増
やす）。次いで、ポインタの指すアドレスからアドレス
データ（出力ポートのアドレス）を抽出する。さらに、
ポインタの値を１増やす。そして、ポインタの指すアド
レスからクリアデータを抽出し、そのデータを、抽出し
たアドレスに設定する。次に、処理数の値を１減算す
る。以上の処理が、処理数分だけ繰り返される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、本発明は、遊技者
の操作に応じて遊技が行われるパチンコ遊技機、コイン
遊技機、スロット機等の遊技機に関し、特に、遊技盤に
おける遊技領域において遊技者の操作に応じて遊技が行
われる遊技機に関する。

【０００２】

【従来の技術】遊技機の一例として、遊技球などの遊技
媒体を発射装置によって遊技領域に発射し、遊技領域に
設けられている入賞口などの入賞領域に遊技媒体が入賞
すると、所定個の賞球が遊技者に払い出されるものがあ
る。さらに、表示状態が変化可能な可変表示部が設けら
れ、可変表示部の表示結果があらかじめ定められた特定
の表示態様となった場合に所定の遊技価値を遊技者に与
えるように構成されたものがある。

【０００３】遊技価値とは、遊技機の遊技領域に設けら
れた可変入賞球装置の状態が打球が入賞しやすい遊技者
にとって有利な状態になることや、遊技者にとって有利
な状態となるための権利を発生させたりすることや、景
品遊技媒体払出の条件が成立しやすくなる状態になるこ
とである。

【０００４】特別図柄を表示する可変表示部を備えた第
１種パチンコ遊技機では、特別図柄を表示する可変表示
部の表示結果があらかじめ定められた特定の表示態様の
組合せとなることを、通常、「大当り」という。大当り
が発生すると、例えば、大入賞口が所定回数開放して打
球が入賞しやすい大当り遊技状態に移行する。そして、
各開放期間において、所定個（例えば１０個）の大入賞
口への入賞があると大入賞口は閉成する。そして、大入
賞口の開放回数は、所定回数（例えば１６ラウンド）に
固定されている。なお、各開放について開放時間（例え
ば２９．５秒）が決められ、入賞数が所定個に達しなく
ても開放時間が経過すると大入賞口は閉成する。また、
大入賞口が閉成した時点で所定の条件（例えば、大入賞
口内に設けられているＶゾーンへの入賞）が成立してい
ない場合には、大当り遊技状態は終了する。

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
確定的な、または一時的な表示結果が導出表示されてい
る可変表示部の表示態様が特定の表示態様の組合せとな
る表示条件を満たしている状態を「リーチ」という。そ
して、可変表示部に可変表示される識別情報の表示結果
が「大当り」となる条件を満たさない場合には「はず
れ」となり、可変表示状態は終了する。遊技者は、大当
りをいかにして発生させるかを楽しみつつ遊技を行う。

【０００６】そして、遊技球が遊技盤に設けられている
入賞口に遊技球が入賞すると、あらかじめ決められてい
る個数の賞球払出が行われる。遊技の進行は主基板に搭
載された遊技制御手段によって制御されるので、入賞に
もとづく賞球個数は、遊技制御手段によって決定され、
払出制御基板に送信される。なお、以下、遊技制御手段
およびその他の制御手段は、遊技機に設けられている各
種電気部品を制御するので、それらを電気部品制御手段
と呼ぶことがある。

【０００７】

【発明が解決しようとする課題】以上のように、遊技機
には、遊技制御手段を初めとする種々の電気部品制御手
段が搭載されている。一般に、各電気部品制御手段はマ
イクロコンピュータを含んだ構成とされる。そのような
電気部品制御手段は、一般に、電源電圧が立ち上がると
初期化処理を行い初期状態から制御を開始する。する
と、停電等の不測の電源断生じ、その後、電源復旧する
と初期状態に戻ってしまうので、遊技者が得た遊技価値
等が消滅してしまう等の問題が生ずることがある。その
ような問題が生じないようにするには、電源電圧値の低
下に伴なって発生される所定の信号に応じて遊技制御を
中断し、そのときの遊技状態を、遊技機に対する電力供
給停止中でも電源バックアップされている記憶手段（バ
ックアップ記憶手段）に保存し、電力供給が完全に停止
するのを待つように制御すればよい。そのような遊技機
は、記憶手段に遊技状態が保存されている状態で電力供
給が再開されたら、保存されている遊技状態にもとづい
て遊技を再開するので、遊技者に不利益が与えられるこ
とが防止される。

【０００８】しかし、バックアップ記憶手段に遊技状態
を保存し電力供給が停止するのを待つ処理を行う直前に
電気部品が動作中であった場合には、電力供給が停止す
るまで、電気部品制御手段から電気部品に対して動作状
態を示す信号が与えられることになる。すると、電力供
給再開時に復帰させるべき遊技状態を保存したにもかか
わらず、さらに遊技が続行されてしまうような状況が起
こりうる。例えば、可変表示部における可変表示開始の
条件となる始動入賞口がソレノイド等で駆動される可変
入賞球装置であった場合に、その可変入賞球装置への入
賞球の保留記憶値を保存したにもかかわらず、電力供給
が停止するのを遊技制御手段が待っている間に始動入賞
口としての可変入賞球装置にさらに入賞してしまうこと
もある。そのような場合、電力供給再開時には保存され
ている遊技状態が復帰されるので、遊技者から見ると、
始動入賞の保留記憶値が少なくなってしまっているよう
に見え、トラブルが発生しかねない。

【０００９】そこで、本発明は、不測の電源断時等に、
電気部品の動作状態を適切に設定して、適切な遊技状態
を保存できる遊技機を提供することを目的とする。併せ
て、電気部品への制御信号を出力するための出力ポート
の初期化処理等を効率的に実行できる遊技機を提供する
ことを目的とする。

【００１０】

【課題を解決するための手段】本発明による遊技機は、
遊技者が所定の遊技を行うことが可能な遊技機であっ
て、遊技機に設けられる電気部品を制御するための電気
部品制御手段を含み、電気部品制御手段が所定のデータ
を出力するための複数の出力ポートが設けられ、複数の
出力ポートにはそれぞれアドレスが割り当てられ、電気
部品制御手段が、複数の出力ポートに出力されたデータ
をクリアする出力ポートクリア処理を行うことが可能で
あり、出力ポートクリア処理では、クリアする出力ポー
トのアドレスが所定のデータテーブルを参照することに
よって設定されることを特徴とする。

【００１１】電気部品制御手段が、遊技機への電力供給
が停止する際に所定の電力供給停止時処理を行うことが
可能であり、出力ポートクリア処理が電力供給停止時処
理で実行されるように構成されていてもよい。

【００１２】所定のデータテーブルには、出力ポートに
設定されるデータも格納されていてもよい。

【００１３】出力ポートクリア処理では、例えば、クリ
アデータを出力ポートに出力する処理が、ポートの数に
応じた回数繰り返される。

【００１４】所定のデータテーブルには、クリアデータ
を出力する処理の繰り返し回数を示す回数データも格納
されていてもよい。

【００１５】出力ポートクリア処理によって、例えば、
制御に関わる情報の出力データがクリアされる。

【００１６】出力ポートクリア処理によって、可変入賞
球装置の駆動が停止することが好ましい。

【００１７】複数の出力ポートに、他の電気部品制御手
段に送出されるコマンドデータを出力するための出力ポ
ートが含まれる場合には、出力ポートクリア処理によっ
て、他の電気部品制御手段へのコマンドデータがクリア
されることが好ましい。

【００１８】電気部品制御手段は、例えば、遊技の進行
を制御する遊技制御手段である。

【００１９】電気部品制御手段が、遊技媒体を払い出す
払出手段を制御する払出制御手段である場合には、出力
ポートクリア処理によって、払出手段の駆動が停止する
ことが好ましい。

【００２０】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図である。なお、ここで
は、遊技機の一例としてパチンコ遊技機を示すが、本発
明はパチンコ遊技機に限られず、例えばコイン遊技機や
スロット機等であってもよい。

【００２１】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた遊技球を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２２】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部（特別図柄表示装
置）９と７セグメントＬＥＤによる普通図柄表示器（普
通図柄表示装置）１０とを含む可変表示装置８が設けら
れている。可変表示部９には、例えば「左」、「中」、
「右」の３つの図柄表示エリアがある。可変表示装置８
の側部には、打球を導く通過ゲート１１が設けられてい
る。通過ゲート１１を通過した打球は、玉出口１３を経
て始動入賞口１４の方に導かれる。通過ゲート１１と玉
出口１３との間の通路には、通過ゲート１１を通過した
打球を検出するゲートスイッチ１２がある。また、始動
入賞口１４に入った入賞球は、遊技盤６の背面に導か
れ、始動口スイッチ１７によって検出される。また、始
動入賞口１４の下部には開閉動作を行う可変入賞球装置
１５が設けられている。可変入賞球装置１５は、ソレノ
イド１６によって開状態とされる。

【００２３】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶカウントスイ
ッチ２２で検出される。また、開閉板２０からの入賞球
はカウントスイッチ２３で検出される。可変表示装置８
の下部には、始動入賞口１４に入った入賞球数を表示す
る４個の表示部を有する始動入賞記憶表示器１８が設け
られている。この例では、４個を上限として、始動入賞
がある毎に、始動入賞記憶表示器１８は点灯している表
示部を１つずつ増やす。そして、可変表示部９の可変表
示が開始される毎に、点灯している表示部を１つ減ら
す。

【００２４】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球のそれぞれの入賞口１９，２４への入
賞は、対応して設けられている入賞口スイッチ１９ａ，
１９ｂ，２４ａ，２４ｂによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００２５】そして、この例では、一方のスピーカ２７
の近傍に、賞球残数があるときに点灯する賞球ランプ５
１が設けられ、他方のスピーカ２７の近傍に、補給球が
切れたときに点灯する球切れランプ５２が設けられてい
る。さらに、図１には、パチンコ遊技機１に隣接して設
置され、プリペイドカードが挿入されることによって球
貸しを可能にするカードユニット５０も示されている。

【００２６】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００２７】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、普通図柄表示器１０の表示
数字が連続的に変化する状態になる。また、打球が始動
入賞口１４に入り始動口スイッチ１７で検出されると、
図柄の変動を開始できる状態であれば、可変表示部９内
の図柄が回転を始める。図柄の変動を開始できる状態で
なければ、始動入賞記憶を１増やす。

【００２８】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶカウントスイッチ２２で検出
されると、継続権が発生し開閉板２０の開放が再度行わ
れる。継続権の発生は、所定回数（例えば１５ラウン
ド）許容される。

【００２９】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、普通図柄表示器１０における停止図柄が所定
の図柄（当り図柄＝小当り図柄）である場合に、可変入
賞球装置１５が所定時間だけ開状態になる。さらに、高
確率状態では、普通図柄表示器１０における停止図柄が
当り図柄になる確率が高められるとともに、可変入賞球
装置１５の開放時間と開放回数が高められる。

【００３０】次に、パチンコ遊技機１の裏面に配置され
ている各基板について説明する。図２に示すように、パ
チンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部
に玉貯留タンク３８が設けられ、パチンコ遊技機１が遊
技機設置島に設置された状態でその上方から遊技球が球
貯留タンク３８に供給される。球貯留タンク３８内の遊
技球は、誘導樋３９を通って賞球ケース４０Ａで覆われ
る球払出装置に至る。

【００３１】遊技機裏面側では、可変表示部９を制御す
る可変表示制御ユニット２９、遊技制御用マイクロコン
ピュータ等が搭載された遊技制御基板（主基板）３１が
設置されている。また、球払出制御を行う払出制御用マ
イクロコンピュータ等が搭載された払出制御基板３７、
およびモータの回転力を利用して打球を遊技領域７に発
射する打球発射装置が設置されている。さらに、装飾ラ
ンプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８
ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に
信号を送るためのランプ制御基板３５、スピーカ２７か
らの音声発生を制御するための音声制御基板７０および
打球発射装置を制御するための発射制御基板９１も設け
られている。

【００３２】さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１
２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電
源基板９１０が設けられ、上方には、各種情報を遊技機
外部に出力するための各端子を備えたターミナル基板１
６０が設置されている。ターミナル基板１６０には、少
なくとも、球切れ検出スイッチの出力を導入して外部出
力するための球切れ用端子、賞球個数信号を外部出力す
るための賞球用端子および球貸し個数信号を外部出力す
るための球貸し用端子が設けられている。また、中央付
近には、主基板３１からの各種情報を遊技機外部に出力
するための各端子を備えた情報端子盤３４が設置されて
いる。なお、図２には、ランプ制御基板３５および音声
制御基板７０からの信号を、枠側に設けられている遊技
効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞
球ランプ５１および球切れランプ５２に供給するための
電飾中継基板Ａ７７が示されているが、信号中継の必要
に応じて他の中継基板も設けられる。

【００３３】図３はパチンコ遊技機１の機構板を背面か
らみた背面図である。球貯留タンク３８に貯留された玉
は誘導樋３９を通り、図３に示されるように、球切れ検
出器（球切れスイッチ）１８７ａ，１８７ｂを通過して
球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至
る。球切れスイッチ１８７ａ，１８７ｂは遊技球通路内
の遊技球の有無を検出するスイッチであるが、球タンク
３８内の補給球の不足を検出する球切れ検出スイッチ１
６７も設けられている。以下、球切れスイッチ１８７
ａ，１８７ｂを、球切れスイッチ１８７と表現すること
がある。

【００３４】球払出装置９７から払い出された遊技球
は、連絡口４５を通ってパチンコ遊技機１の前面に設け
られている打球供給皿３に供給される。連絡口４５の側
方には、パチンコ遊技機１の前面に設けられている余剰
玉受皿４に連通する余剰玉通路４６が形成されている。

【００３５】入賞にもとづく景品球が多数払い出されて
打球供給皿３が満杯になり、ついには遊技球が連絡口４
５に到達した後さらに遊技球が払い出されると遊技球
は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さ
らに遊技球が払い出されると、感知レバー４７が満タン
スイッチ４８を押圧して満タンスイッチ４８がオンす
る。その状態では、球払出装置９７内のステッピングモ
ータの回転が停止して球払出装置９７の動作が停止する
とともに打球発射装置３４の駆動も停止する。

【００３６】次に、機構板３６に設置されている中間ベ
ースユニットの構成について説明する。中間ベースユニ
ットには、球供給樋１８６ａ，１８６ｂや球払出装置９
７が設置される。図４に示すように、中間ベースユニッ
トの上下には連結凹突部１８２が形成されている。連結
凹突部１８２は、中間ベースユニットと機構板３６の上
部ベースユニットおよび下部ベースユニットを連結固定
するものである。

【００３７】中間ベースユニットの上部には通路体１８
４が固定されている。そして、通路体１８４の下部に球
払出装置９７が固定されている。通路体１８４は、カー
ブ樋１７４（図３参照）によって流下方向を左右方向に
変換された２列の遊技球を流下させる払出球通路１８６
ａ，１８６ｂを有する。払出球通路１８６ａ，１８６ｂ
の上流側には、球切れスイッチ１８７ａ，１８７ｂが設
置されている。球切れスイッチ１８７ａ，１８７ｂは、
払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出
するものであって、球切れスイッチ１８７ａ，１８７ｂ
が遊技球を検出しなくなると球払出装置９７における払
出モータ（図４において図示せず）の回転を停止して球
払出が不動化される。

【００３８】なお、球切れスイッチ１８７ａ，１８７ｂ
は、払出球通路１８６ａ，１８６ｂに２７〜２８個程度
の遊技球が存在することを検出できるような位置に係止
片１８８によって係止されている。すなわち、球切れス
イッチ１８７ａ，１８７ｂは、賞球の一単位の最大払出
量（この実施の形態では１５個）および球貸しの一単位
の最大払出量（この実施の形態では１００円：２５個）
以上が確保されていることが確認できるような位置に設
置されている。

【００３９】通路体１８４の中央部は、内部を流下する
遊技球の球圧を弱めるように、左右に湾曲する形状に形
成されている。そして、払出球通路１８６ａ，１８６ｂ
の間に止め穴１８９が形成されている。止め穴１８９の
裏面は中間ベースユニットに設けられている取付ボスが
はめ込まれる。その状態で止めねじがねじ止めされて、
通路体１８４は中間ベースユニットに固定される。な
お、ねじ止めされる前に、中間ベースユニットに設けら
れている係止突片１８５によって通路体１８４の位置合
わせを行えるようになっている。

【００４０】通路体１８４の下方には、球払出装置９７
に遊技球を供給するとともに故障時等には球払出装置９
７への遊技球の供給を停止する球止め装置１９０が設け
られている。球止め装置１９０の下方に設置される球払
出装置９７は、直方体状のケース１９８の内部に収納さ
れている。ケース１９８の左右４箇所には突部が設けら
れている。各突部が中間ベースユニットに設けられてい
る位置決め突片に係った状態で、中間ベースユニットの
下部に設けられている弾性係合片にケース１９８の下端
がはめ込まれる。

【００４１】図５は球払出装置９７の分解斜視図であ
る。球払出装置９７の構成および作用について図５を参
照して説明する。この実施形態における球払出装置９７
は、ステッピングモータ（払出モータ）２８９がスクリ
ュー２８８を回転させることによりパチンコ玉を１個ず
つ払い出す。なお、球払出装置９７は、入賞にもとづく
景品球だけでなく、貸し出すべき遊技球も払い出す。

【００４２】図５に示すように、球払出装置９７は、２
つのケース１９８ａ，１９８ｂを有する。それぞれのケ
ース１９８ａ，１９８ｂの左右２箇所に、球払出装置９
７の設置位置上部に設けられた位置決め突片に当接され
る係合突部２８０が設けられている。また、それぞれの
ケース１９８ａ，１９８ｂには、球供給路２８１ａ，２
８１ｂが形成されている。球供給路２８１ａ，２８１ｂ
は湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，
２８２ｂの終端の下方には、球送り水平路２８４ａ，２
８４ｂが形成されている。さらに、球送り水平路２８４
ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形
成されている。

【００４３】球供給路２８１ａ，２８１ｂ、球送り水平
路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂ
は、ケース１９８ａ，１９８ｂをそれぞれ前後に区画す
る区画壁２９５ａ，２９５ｂの前方に形成されている。
また、区画壁２９５ａ，２９５ｂの前方において、玉圧
緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込
まれる。玉圧緩衝部材２８５は、球払出装置９７に供給
される玉を左右側方に振り分けて球供給路２８１ａ，２
８１ｂに誘導する。

【００４４】また、玉圧緩衝部材２８５の下部には、発
光素子（ＬＥＤ）２８６と受光素子（図示せず）とによ
る払出モータ位置センサが設けられている。発光素子２
８６と受光素子とは、所定の間隔をあけて設けられてい
る。そして、この間隔内に、スクリュー２８８の先端が
挿入されるようになっている。なお、玉圧緩衝部材２８
５は、ケース１９８ａ，１９８ｂが張り合わされたとき
に、完全にその内部に収納固定される。

【００４５】球送り水平路２８４ａ，２８４ｂには、払
出モータ２８９によって回転させられるスクリュー２８
８が配置されている。払出モータ２８９はモータ固定板
２９０に固定され、モータ固定板２９０は、区画壁２９
５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２
９１ｂにはめ込まれる。その状態で払出モータ２８９の
モータ軸が区画壁２９５ａ，２９５ｂの前方に突出する
ので、その突出の前方にスクリュー２８８が固定され
る。スクリュー２８８の外周には、払出モータ２８９の
回転によって球送り水平路２８４ａ，２８４ｂに載置さ
れた遊技球を前方に移動させるための螺旋突起２８８ａ
が設けられている。

【００４６】そして、スクリュー２８８の先端には、発
光素子２８６を収納するように凹部が形成され、その凹
部の外周には、２つの切欠部２９２が互いに１８０度離
れて形成されている。従って、スクリュー２８８が１回
転する間に、発光素子２８６からの光は、切欠部２９２
を介して受光素子で２回検出される。

【００４７】つまり、発光素子２８６と受光素子とによ
る払出モータ位置センサは、スクリュー２８８を定位置
で停止するためのものであり、かつ、払出動作が行われ
た旨を検出するものである。なお、発光素子２８６、受
光素子および払出モータ２８９からの配線は、まとめら
れてケース１９８ａ，１９８ｂの後部下方に形成された
引出穴から外部に引き出されコネクタに結線される。

【００４８】遊技球が球送り水平路２８４ａ，２８４ｂ
に載置された状態において、払出モータ２８９が回転す
ると、スクリュー２８８の螺旋突起２８８ａによって、
遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に
向かって移動する。そして、遂には、球送り水平路２８
４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂ
に落下する。このとき、左右の球送り水平路２８４ａ，
２８４ｂからの落下は交互に行われる。すなわち、スク
リュー２８８が半回転する毎に一方から１個の遊技球が
落下する。従って、１個の遊技球が落下する毎に、発光
素子２８６からの光が受光素子によって検出される。

【００４９】図４に示すように、球払出装置９７の下方
には、球振分部材３１１が設けられている。球振分部材
３１１は、振分ソレノイド３１０によって駆動される。
例えば、ソレノイド３１０のオン時には、球振分部材３
１１は右側に倒れ、オフ時には左側に倒れる。振分ソレ
ノイド３１０の下方には、近接スイッチによる賞球カウ
ントスイッチ３０１Ａおよび球貸しカウントスイッチ３
０１Ｂが設けられている。入賞にもとづく賞球時には、
球振分部材３１１は右側に倒れ、球排出路２８３ａ，２
８３ｂからの玉はともに賞球カウントスイッチ３０１Ａ
を通過する。また、球貸し時には、球振分部材３１１は
左側に倒れ、球排出路２８３ａ，２８３ｂからの玉はと
もに球貸しカウントスイッチ３０１Ｂを通過する。従っ
て、球払出装置９７は、賞球時と球貸し時とで払出流下
路を切り替えて、所定数の遊技媒体の払出を行うことが
できる。

【００５０】このように、球振分部材３１１を設けるこ
とによって、２条の玉流路を落下してきた玉は、賞球カ
ウントスイッチ３０１Ａと球貸しカウントスイッチ３０
１Ｂとのうちのいずれか一方しか通過しない。従って、
賞球であるのか球貸しであるのかの判断をすることな
く、賞球カウントスイッチ３０１Ａと球貸しカウントス
イッチ３０１Ｂの検出出力から、直ちに賞球数または球
貸し数を把握することができる。

【００５１】なお、この実施の形態では、電気的駆動源
の駆動によって遊技球を払い出す球払出装置として、ス
テッピングモータの回転によって遊技球が払い出される
球払出装置９７を用いることにするが、その他の駆動源
によって遊技球を送り出す構造の球払出装置を用いても
よいし、電気的駆動源の駆動によってストッパを外し遊
技球の自重によって払い出しがなされる構造の球払出装
置を用いてもよい。また、この実施の形態では、球払出
装置９７は賞球にもとづく景品球と貸出要求にもとづく
貸し球の双方を払い出すが、それぞれについて払出装置
が設けられていてもよい。

【００５２】図６は、主基板３１における回路構成の一
例を示すブロック図である。なお、図６には、払出制御
基板３７、ランプ制御基板３５、音声制御基板７０、発
射制御基板９１および図柄制御基板８０も示されてい
る。主基板３１には、プログラムに従ってパチンコ遊技
機１を制御する基本回路５３と、ゲートスイッチ１２、
始動口スイッチ１７、Ｖカウントスイッチ２２、カウン
トスイッチ２３、入賞口スイッチ１９ａ，１９ｂ，２４
ａ，２４ｂ、満タンスイッチ４８、球切れスイッチ１８
７および賞球カウントスイッチ３０１Ａからの信号を基
本回路５３に与えるスイッチ回路５８と、可変入賞球装
置１５を開閉するソレノイド１６、開閉板２０を開閉す
るソレノイド２１および大入賞口内の経路を切り換える
ためのソレノイド２１Ａを基本回路５３からの指令に従
って駆動するソレノイド回路５９とが搭載されている。

【００５３】なお、図６には示されていないが、カウン
トスイッチ短絡信号もスイッチ回路５８を介して基本回
路５３に伝達される。

【００５４】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
の情報出力信号をホールコンピュータ等の外部機器に対
して出力する情報出力回路６４が搭載されている。

【００５５】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる記憶手段の一例であるＲＡＭ５５、プログラムに従
って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５
７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５
５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５
６は、１チップマイクロコンピュータである。なお、１
チップマイクロコンピュータは、少なくともＲＡＭ５５
が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポー
ト部５７は外付けであっても内蔵されていてもよい。

【００５６】さらに、主基板３１には、電源投入時に基
本回路５３をリセットするためのシステムリセット回路
６５が設けられている。

【００５７】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００５８】なお、この実施の形態では、ランプ制御基
板３５に搭載されているランプ制御手段が、遊技盤に設
けられている始動記憶表示器１８、ゲート通過記憶表示
器４１および装飾ランプ２５の表示制御を行うととも
に、枠側に設けられている遊技効果ランプ・ＬＥＤ２８
ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れラン
プ５２の表示制御を行う。また、特別図柄を可変表示す
る可変表示部９および普通図柄を可変表示する普通図柄
表示器１０の表示制御は、図柄制御基板８０に搭載され
ている表示制御手段によって行われる。

【００５９】図７は、払出制御基板３７および球払出装
置９７の構成要素などの払出に関連する構成要素を示す
ブロック図である。図７に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート５７に入力される。満タンスイッチ４
８は、余剰球受皿４の満タンを検出するスイッチであ
る。また、球切れスイッチ１８７（１８７ａ，１８７
ｂ）からの検出信号も、中継基板７２および中継基板７
１を介して主基板３１のＩ／Ｏポート５７に入力され
る。

【００６０】主基板３１のＣＰＵ５６は、球切れスイッ
チ１８７からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ４８からの検出信号が満タン状
態を示していると、払出禁止を指示する払出制御コマン
ドを送出する。払出禁止を指示する払出制御コマンドを
受信すると、払出制御基板３７の払出制御用ＣＰＵ３７
１は球払出処理を停止する。

【００６１】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号は、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート５７に入力されるととも
に、中継基板７２を介して払出制御基板３７の入力ポー
ト３７２ｂに入力される。賞球カウントスイッチ３０１
Ａは、球払出装置９７の払出機構部分に設けられ、実際
に払い出された賞球払出球を検出する。

【００６２】入賞があると、払出制御基板３７には、主
基板３１の出力ポート（ポート０，１）５７０，５７１
から賞球個数を示す払出制御コマンドが入力される。出
力ポート（出力ポート１）５７１は８ビットのデータを
出力し、出力ポート５７０は１ビットのストローブ信号
（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コ
マンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポ
ート３７２ａに入力される。ＩＮＴ信号は、入力バッフ
ァ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込
端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ
／Ｏポート３７２ａを介して払出制御コマンドを入力
し、払出制御コマンドに応じて球払出装置９７を駆動し
て賞球払出を行う。なお、この実施の形態では、払出制
御用ＣＰＵ３７１は、１チップマイクロコンピュータで
あり、少なくともＲＡＭが内蔵されている。

【００６３】また、主基板３１において、出力ポート５
７０，５７１の外側にバッファ回路６２０，６８Ａが設
けられている。バッファ回路６２０，６８Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、払出制御基板３７から主基板３１に信号が与えら
れる可能性がある信号ラインをさらに確実になくすこと
ができる。なお、バッファ回路６２０，６８Ａの出力側
にノイズフィルタを設けてもよい。

【００６４】払出制御用ＣＰＵ３７１は、出力ポート３
７２ｃを介して、貸し球数を示す球貸し個数信号をター
ミナル基板１６０に出力する。さらに、出力ポート３７
２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号
を出力する。

【００６５】さらに、払出制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して球貸しカウントスイ
ッチ３０１Ｂからの検出信号が入力される。球貸しカウ
ントスイッチ３０１Ｂは、球払出装置９７の払出機構部
分に設けられ、実際に払い出された貸し球を検出する。
払出制御基板３７からの払出モータ２８９への駆動信号
はあ、出力ポート３７２ｃおよび中継基板７２を介して
球払出装置９７の払出機構部分における払出モータ２８
９に伝えられ、振分ソレノイド３１０への駆動信号は、
出力ポート３７２ｅおよび中継基板７２を介して球払出
装置９７の払出機構部分における振分ソレノイド３１０
に伝えられる。

【００６６】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。

【００６７】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が払出制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が払出制御基板３７を介して
与えられる。カードユニット５０と払出制御基板３７の
間では、接続信号（ＶＬ信号）、ユニット操作信号（Ｂ
ＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し
完了信号（ＥＸＳ信号）およびパチンコ機動作信号（Ｐ
ＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３
７２ｅを介してやりとりされる。

【００６８】パチンコ遊技機１の電源が投入されると、
払出制御基板３７の払出制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。また、カード
ユニット制御用マイクロコンピュータは、ＶＬ信号を出
力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状
態により接続状態／未接続状態を判定する。カードユニ
ット５０においてカードが受け付けられ、球貸しスイッ
チが操作され球貸しスイッチ信号が入力されると、カー
ドユニット制御用マイクロコンピュータは、払出制御基
板３７にＢＲＤＹ信号を出力する。この時点から所定の
遅延時間が経過すると、カードユニット制御用マイクロ
コンピュータは、払出制御基板３７にＢＲＱ信号を出力
する。

【００６９】そして、払出制御基板３７の払出制御用Ｃ
ＰＵ３７１は、カードユニット５０に対するＥＸＳ信号
を立ち上げ、カードユニット５０からのＢＲＱ信号の立
ち下がりを検出すると、払出モータ２８９を駆動し、所
定個の貸し球を遊技者に払い出す。このとき、振分ソレ
ノイド３１０は駆動状態とされている。すなわち、球振
分部材３１１を球貸し側に向ける。そして、払出が完了
したら、払出制御用ＣＰＵ３７１は、カードユニット５
０に対するＥＸＳ信号を立ち下げる。その後、カードユ
ニット５０からのＢＲＤＹ信号がオン状態でなければ、
賞球払出制御を実行する。

【００７０】以上のように、カードユニット５０からの
信号は全て払出制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。また、カードユニッ
ト５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板
３７から供給される。

【００７１】なお、この実施の形態では、カードユニッ
ト５０が遊技機とは別体として遊技機に隣接して設置さ
れている場合を例にするが、カードユニット５０は遊技
機と一体化されていてもよい。また、コイン投入に応じ
てその金額に応じた遊技球を遊技機が貸し出すように構
成した場合でも本発明を適用できる。

【００７２】図８は、電源基板９１０の一構成例を示す
ブロック図である。電源基板９１０は、主基板３１、図
柄制御基板８０、音声制御基板７０、ランプ制御基板３
５および払出制御基板３７等の電気部品制御基板と独立
して設置され、遊技機内の各電気部品制御基板および機
構部品が使用する電圧を生成する。この例では、ＡＣ２
４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１
２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ
電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各
基板上のＩＣ等を駆動する電源のラインから充電され
る。

【００７３】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５
Ｖを生成してコネクタ９１５に出力する。コネクタ９１
５は例えば中継基板に接続され、中継基板から各電気部
品制御基板および機構部品に必要な電圧の電力が供給さ
れる。

【００７４】ただし、電源基板９１０に各電気部品制御
基板に至る各コネクタを設け、電源基板９１０から、中
継基板を介さずにそれぞれの基板に至る各電圧を供給す
るようにしてもよい。また、図８には１つのコネクタ９
１５が代表して示されているが、コネクタは、各電気部
品制御基板対応に設けられている。

【００７５】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち電力供給停止時
にも記憶内容保持状態となりうるバックアップ記憶手
段）に対して記憶状態を保持できるように電力を供給す
るバックアップ電源となる。また、＋５Ｖラインとバッ
クアップ＋５Ｖラインとの間に、逆流防止用のダイオー
ド９１７が挿入される。この実施の形態では、バックア
ップ用の＋５Ｖは、主基板３１および払出制御基板３７
に供給される。

【００７６】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【００７７】また、電源基板９１０には、電源監視用Ｉ
Ｃ９０２が搭載されている。電源監視用ＩＣ９０２は、
ＶSL電源電圧を導入し、ＶSL電源電圧を監視することに
よって電源断の発生を検出する。具体的には、ＶSL電源
電圧が所定値（この例では＋２２Ｖ）以下になったら、
電源断が生ずるとして電圧低下信号（電源断信号）を出
力する。なお、監視対象の電源電圧は、各電気部品制御
基板に搭載されている回路素子の電源電圧（この例では
＋５Ｖ）よりも高い電圧であることが好ましい。この例
では、交流から直流に変換された直後の電圧であるＶSL
が用いられている。電源監視用ＩＣ９０２からの電圧低
下信号は、主基板３１や払出制御基板３７等に供給され
る。

【００７８】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路
素子を駆動するための電圧（この例では＋５Ｖ）よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、ＣＰＵが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。さらに、監視電圧
としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各
種スイッチに供給される電圧が＋１２Ｖであることか
ら、電源瞬断時のスイッチオン誤検出の防止も期待でき
る。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３
０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の
段階でそれの低下を検出できる。

【００７９】よって、＋１２Ｖ電源の電圧が低下すると
スイッチ出力がオン状態を呈するようになるが、＋１２
Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断
を認識すれば、スイッチ出力がオン状態を呈する前に電
源復旧待ちの状態に入ってスイッチ出力を検出しない状
態となることができる。

【００８０】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、電源監視回路から複数の電気部品制御基板に電源断
信号を供給することができる。電源断信号を必要とする
電気部品制御基板が幾つあっても電源監視手段は１つ設
けられていればよいので、各電気部品制御基板における
各電気部品制御手段が後述する復帰制御を行っても、遊
技機のコストはさほど上昇しない。

【００８１】なお、図８に示された構成では、電源監視
用ＩＣ９０２の検出出力（電源断信号）は、バッファ回
路９１８，９１９を介してそれぞれの電気部品制御基板
（例えば主基板３１と払出制御基板３７）に伝達される
が、例えば、１つの検出出力を中継基板に伝達し、中継
基板から各電気部品制御基板に同じ信号を分配する構成
でもよい。また、電源断信号を必要とする基板数に応じ
たバッファ回路を設けてもよい。

【００８２】図９は、主基板３１におけるＣＰＵ５６周
りの一構成例を示すブロック図である。図９に示すよう
に、電源基板９１０の電源監視回路（電源監視手段）か
らの電源断信号（電圧低下信号）が、ＣＰＵ５６のマス
ク不能割込端子（ＸＮＭＩ端子）に接続されている。電
源監視回路は、遊技機が使用する各種直流電源のうちの
いずれかの電源の電圧を監視して電源電圧低下を検出す
る回路である。この実施の形態では、ＶSLの電源電圧を
監視して電圧値が所定値以下になるとローレベルの電源
断信号を発生する。ＶSLは、遊技機で使用される直流電
圧のうちで最大のものであり、この例では＋３０Ｖであ
る。従って、ＣＰＵ５６は、割込処理によって電源断の
発生を確認することができる。

【００８３】図９には、システムリセット回路６５も示
されている。リセットＩＣ６５１は、電源投入時に、外
付けのコンデンサの容量で決まる所定時間だけ出力をロ
ーレベルとし、所定時間が経過すると出力をハイレベル
にする。すなわち、リセット信号をハイレベルに立ち上
げてＣＰＵ５６を動作可能状態にする。また、リセット
ＩＣ６５１は、電源監視回路が監視する電源電圧と等し
い電源電圧であるＶSLの電源電圧を監視して電圧値が所
定値（電源監視回路が電源断信号を出力する電源電圧値
よりも低い値）以下になると出力をローレベルにする。
従って、ＣＰＵ５６は、電源監視回路からの電源断信号
に応じて所定の電力供給停止時処理を行った後、システ
ムリセットされる。

【００８４】図９に示すように、リセットＩＣ６５１か
らのリセット信号は、ＮＡＮＤ回路９４７に入力される
とともに、反転回路（ＮＯＴ回路）９４４を介してカウ
ンタＩＣ９４１のクリア端子に入力される。カウンタＩ
Ｃ９４１は、クリア端子への入力がローレベルになる
と、発振器９４３からのクロック信号をカウントする。
そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９
４５，９４６を介してＮＡＮＤ回路９４７に入力され
る。また、カウンタＩＣ９４１のＱ６出力は、フリップ
フロップ（ＦＦ）９４２のクロック端子に入力される。
フリップフロップ９４２のＤ入力はハイレベルに固定さ
れ、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力され
る。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９
４７の出力がＮＯＴ回路９４８を介して導入される。そ
して、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端
子に接続されている。このような構成によれば、電源投
入時に、ＣＰＵ５６のリセット端子に２回のリセット信
号（ローレベル信号）が与えられるので、ＣＰＵ５６
は、確実に動作を開始する。

【００８５】そして、例えば、電源監視回路の検出電圧
（電源断信号を出力することになる電圧）を＋２２Ｖと
し、リセット信号をローレベルにするための検出電圧を
＋９Ｖとする。そのように構成した場合には、電源監視
回路とシステムリセット回路６５とが、同一の電源ＶSL
の電圧を監視するので、電圧監視回路が電源断信号を出
力するタイミングとシステムリセット回路６５がシステ
ムリセット信号を出力するタイミングの差を所望の所定
期間に確実に設定することができる。所望の所定期間と
は、電源監視回路からの電源断信号に応じて電力供給停
止時処理を開始してから電力供給停止時処理が確実に完
了するまでの期間である。

【００８６】ＣＰＵ５６等の駆動電源である＋５Ｖ電源
から電力が供給されていない間、ＲＡＭの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電源が断しても内
容は保存される。そして、＋５Ｖ電源が復旧すると、シ
ステムリセット回路６５からリセット信号が発せられる
ので、ＣＰＵ５６は、通常の動作状態に復帰する。その
とき、必要なデータがバックアップＲＡＭに保存されて
いるので、停電等からの復旧時に停電発生時の遊技状態
に復帰することができる。

【００８７】なお、図９に示す構成では、電源投入時に
ＣＰＵ５６のリセット端子に２回のリセット信号（ロー
レベル信号）が与えられるが、リセット信号の立ち上が
りタイミングが１回しかなくても確実にリセット解除さ
れるＣＰＵを使用する場合には、符号９４１〜９４９で
示された回路素子は不要である。その場合、リセットＩ
Ｃ６５１の出力がそのままＣＰＵ５６のリセット端子に
接続される。

【００８８】この実施の形態で用いられるＣＰＵ５６
は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回
路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ
３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポート
を有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポー
トは、入力／出力いずれにも設定できる。

【００８９】図１０は、ＣＰＵ５６の内部構成をより詳
細に示すブロック図である。ＣＰＵコア５０１はレジス
タを内蔵しプログラムに従って演算処理等を行う。クロ
ックジェネレータ５０２は、外部から供給されるクロッ
ク信号を分周して各内蔵デバイスに供給する。なお、ク
ロックジェネレータ５０２は、１／２分周クロックをシ
ステムクロックとしてＣＬＫＯ端子から出力可能であ
り、出力制御回路５１１を介して、システムクロックを
分周したクロック信号をＩＥＯ／ＳＣＬＫ０端子から出
力可能である。

【００９０】リセット割込コントローラ５０３は、ＸＲ
ＳＴ端子に入力されるシステムリセット信号やＸＮＭＩ
端子に入力されるマスク不能割込要求信号等をＣＰＵコ
ア５０１に伝える。外部バスインタフェース５０４は、
アドレスバス、データバスおよび各種制御信号の方向制
御や駆動制御を行うバスドライバである。内蔵ＲＡＭ５
５は電源バックアップ可能であり、内蔵ＲＯＭ５４には
プログラムが格納される。アドレスデコーダ５０５は、
出力制御回路５１１を介して４本のチップセレクト信号
ＸＣＳ０〜３を出力可能である。なお、チップセレクト
信号ＸＣＳ０〜３の端子は、入出力ポートＰＢ０〜ＰＢ
３と兼用されている。

【００９１】メモリ制御回路５１０は、内蔵ＲＯＭ５４
および内蔵ＲＡＭ５５を制御するための信号を生成す
る。また、メモリ制御回路５１０には、内蔵ＲＡＭ５５
へのアクセスを許可することを設定するレジスタが内蔵
されている。

【００９２】ＰＩＯ５０６は、８ビットの内蔵入力ポー
トＰＡ０〜ＰＡ７である。なお、内蔵ＰＩＯを使用しな
い場合には、例えば、使用しないポートを入力モードと
して、そのポートをグラウンドレベルに接続する。ま
た、ＣＴＣ５０８は、２本の外部クロック／タイマトリ
ガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／
ＴＯ０，１を内蔵している。

【００９３】図１１および図１２は、この実施の形態に
おける出力ポートの割り当てを示す説明図である。図１
１に示すように、出力ポート０は各電気部品制御基板に
送出される制御コマンドのストローブ信号（ＩＮＴ信
号）の出力ポートである。また、払出制御基板３７に送
出される払出制御コマンドの８ビットのデータは出力ポ
ート１から出力され、図柄制御基板８０に送出される表
示制御コマンドの８ビットのデータは出力ポート２から
出力され、ランプ制御基板３５に送出されるランプ制御
コマンドの８ビットのデータは出力ポート３から出力さ
れる。そして、図１２に示すように、音声制御基板７０
に送出される音声制御コマンドの８ビットのデータは出
力ポート４から出力される。

【００９４】また、出力ポート５から、情報出力回路６
４を介して情報端子板３４に至る各種情報出力用信号す
なわち制御に関わる情報の出力データが出力される。そ
して、出力ポート６から、可変入賞球装置１５を開閉す
るためのソレノイド１６、大入賞口の開閉板２おを開閉
するためのソレノイド２１、および大入賞口内の経路を
切り換えるためのソレノイド２１Ａに対する駆動信号が
出力される。

【００９５】図１３は、この実施の形態における入力ポ
ートのビット割り当てを示す説明図である。図１３に示
すように、入力ポート０のビット０〜７には、それぞ
れ、入賞口スイッチ２４ａ、入賞口スイッチ２４ｂ、入
賞口スイッチ１９ａ、入賞口スイッチ１９ｂ、始動口ス
イッチ１７、カウントスイッチ２３、Ｖカウントスイッ
チ（特定領域スイッチ）２２、ゲートスイッチ１２の検
出信号が入力される。また、入力ポート１のビット０〜
３には、それぞれ、賞球カウントスイッチ３０１Ａ、満
タンスイッチ４８、球切れスイッチ１８７の検出信号、
カウントスイッチ短絡信号が入力される。

【００９６】次に遊技機の動作について説明する。図１
４は、主基板３１におけるＣＰＵ５６が実行するメイン
処理を示すフローチャートである。遊技機に対する電源
が投入されると、メイン処理において、ＣＰＵ５６は、
まず、必要な初期設定を行う。

【００９７】初期設定処理において、ＣＰＵ５６は、ま
ず、割込禁止に設定する（ステップＳ１）。次に、割込
モードを割込モード２に設定し（ステップＳ２）、スタ
ックポインタにスタックポインタ指定アドレスを設定す
る（ステップＳ３）。そして、内蔵デバイスレジスタの
初期化を行う（ステップＳ４）。また、内蔵デバイス
（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）お
よびＰＩＯ（パラレル入出力ポート）の初期化（ステッ
プＳ５）を行った後、ＲＡＭをアクセス可能状態に設定
する（ステップＳ６）。

【００９８】この実施の形態で用いられているＣＰＵ５
６には、マスク可能な割込（ＩＮＴ）のモードとして以
下の３種類のモードが用意されている。なお、マスク可
能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁
止状態に設定するとともに、プログラムカウンタの内容
をスタックにセーブする。

【００９９】割込モード０：割込要求を行った内蔵デバ
イスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３
バイト）をＣＰＵの内部データバス上に送出する。よっ
て、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまた
はＣＡＬＬ命令で指定されるアドレスの命令を実行す
る。リセット時に、ＣＰＵ５６は自動的に割込モード０
になる。よって、割込モード１または割込モード２に設
定したい場合には、初期設定処理において、割込モード
１または割込モード２に設定するための処理を行う必要
がある。

【０１００】割込モード１：割込が受け付けられると、
常に００３８（ｈ）番地に飛ぶモードである。

【０１０１】割込モード２：ＣＰＵ５６の特定レジスタ
（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力
する割込ベクタ（１バイト：最下位ビット０）から合成
されるアドレスが、割込番地を示すモードである。すな
わち、割込番地は、上位アドレスが特定レジスタの値と
され下位アドレスが割込ベクタとされた２バイトで示さ
れるアドレスである。従って、任意の（飛び飛びではあ
るが）偶数番地に割込処理を設置することができる。各
内蔵デバイスは割込要求を行うときに割込ベクタを送出
する機能を有している。

【０１０２】よって、割込モード２に設定されると、各
内蔵デバイスからの割込要求を容易に処理することが可
能になり、また、プログラムにおける任意の位置に割込
処理を設置することが可能になる。さらに、割込モード
１とは異なり、割込発生要因毎のそれぞれの割込処理を
用意しておくことも容易である。上述したように、この
実施の形態では、初期設定処理のステップＳ２におい
て、ＣＰＵ５６は割込モード２に設定される。

【０１０３】そして、電源断時にバックアップＲＡＭ領
域のデータ保護処理（例えばパリティデータの付加等の
停電発生ＮＭＩ処理）が行われたか否か確認する（ステ
ップＳ７）。この実施の形態では、不測の電源断が生じ
た場合には、バックアップＲＡＭ領域のデータを保護す
るための処理が行われている。そのような保護処理が行
われていた場合をバックアップありとする。バックアッ
プなしを確認したら、ＣＰＵ５６は初期化処理を実行す
る。

【０１０４】この実施の形態では、バックアップＲＡＭ
領域にバックアップデータがあるか否かは、電源断時に
バックアップＲＡＭ領域に設定されるバックアップフラ
グの状態によって確認される。この例では、図１５に示
すように、バックアップフラグ領域に「５５Ｈ」が設定
されていればバックアップあり（オン状態）を意味し、
「５５Ｈ」以外の値が設定されていればバックアップな
し（オフ状態）を意味する。

【０１０５】バックアップありを確認したら、ＣＰＵ５
６は、バックアップＲＡＭ領域のデータチェック（この
例ではパリティチェック）を行う。不測の電源断が生じ
た後に復旧した場合には、バックアップＲＡＭ領域のデ
ータは保存されていたはずであるから、チェック結果は
正常になる。チェック結果が正常でない場合には、内部
状態を電源断時の状態に戻すことができないので、停電
復旧時でない電源投入時に実行される初期化処理を実行
する。

【０１０６】チェック結果が正常であれば（ステップＳ
８）、ＣＰＵ５６は、遊技制御手段の内部状態と表示制
御手段等の電気部品制御手段の制御状態を電源断時の状
態に戻すための遊技状態復旧処理を行う（ステップＳ
９）。そして、バックアップＲＡＭ領域に保存されてい
たＰＣ（プログラムカウンタ）の退避値がＰＣに設定さ
れ、そのアドレスに復帰する。

【０１０７】初期化処理では、ＣＰＵ５６は、まず、Ｒ
ＡＭクリア処理を行う（ステップＳ１１）。また、所定
の作業領域（例えば、普通図柄判定用乱数カウンタ、普
通図柄判定用バッファ、特別図柄左中右図柄バッファ、
払出コマンド格納ポインタなど）に初期値を設定する初
期値設定処理も行われる。さらに、サブ基板（ランプ制
御基板３５、払出制御基板３７、音声制御基板７０、図
柄制御基板８０）を初期化するための処理を実行する
（ステップＳ１３）。サブ基板を初期化する処理とは、
例えば初期設定コマンドを送出する処理である。

【０１０８】そして、２ｍｓ毎に定期的にタイマ割込が
かかるようにＣＰＵ５６に設けられているＣＴＣのレジ
スタの設定が行われる（ステップＳ１４）。すなわち、
初期値として２ｍｓに相当する値が所定のレジスタ（時
間定数レジスタ）に設定される。そして、初期設定処理
のステップＳ１において割込禁止とされているので、初
期化処理を終える前に割込が許可される（ステップＳ１
５）。

【０１０９】この実施の形態では、ＣＰＵ５６の内蔵Ｃ
ＴＣが繰り返しタイマ割込を発生するように設定され
る。この実施の形態では、繰り返し周期は２ｍｓに設定
される。そして、タイマ割込が発生すると、図１６に示
すように、ＣＰＵ５６は、例えばタイマ割込が発生した
ことを示すタイマ割込フラグをセットする（ステップＳ
１２）。

【０１１０】初期化処理の実行（ステップＳ１１〜Ｓ１
５）が完了すると、メイン処理で、タイマ割込が発生し
たか否かの監視（ステップＳ１７）の確認が行われるル
ープ処理に移行する。なお、ループ内では、表示用乱数
更新処理（ステップＳ１６）も実行される。

【０１１１】ＣＰＵ５６は、ステップＳ１７において、
タイマ割込が発生したことを認識すると、ステップＳ２
１〜Ｓ３１の遊技制御処理を実行する。遊技制御処理に
おいて、ＣＰＵ５６は、まず、スイッチ回路５８を介し
て、ゲートセンサ１２、始動口センサ１７、カウントセ
ンサ２３および入賞口スイッチ１９ａ，１９ｂ，２４
ａ，２４ｂ等のスイッチの状態を入力し、それらの状態
判定を行う（スイッチ処理：ステップＳ２１）。

【０１１２】次いで、パチンコ遊技機１の内部に備えら
れている自己診断機能によって種々の異常診断処理が行
われ、その結果に応じて必要ならば警報が発せられる
（エラー処理：ステップＳ２２）。

【０１１３】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、
停止図柄の種類を決定する乱数等の表示用乱数を更新す
る処理を行う（ステップＳ２４）。

【０１１４】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２５）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２６）。普通図柄プロセス処理では、７セグメント
ＬＥＤによる可変表示器１０を所定の順序で制御するた
めの普通図柄プロセスフラグに従って該当する処理が選
び出されて実行される。そして、普通図柄プロセスフラ
グの値は、遊技状態に応じて各処理中に更新される。

【０１１５】次いで、ＣＰＵ５６は、特別図柄に関する
表示制御コマンドをＲＡＭ５５の所定の領域に設定して
表示制御コマンドを送出する処理を行う（特別図柄コマ
ンド制御処理：ステップＳ２７）。また、普通図柄に関
する表示制御コマンドをＲＡＭ５５の所定の領域に設定
して表示制御コマンドを送出する処理を行う（普通図柄
コマンド制御処理：ステップＳ２８）。

【０１１６】さらに、ＣＰＵ５６は、例えばホール管理
用コンピュータに供給される大当り情報、始動情報、確
率変動情報などのデータを出力する情報出力処理を行う
（ステップＳ２９）。

【０１１７】また、ＣＰＵ５６は、所定の条件が成立し
たときにソレノイド回路５９に駆動指令を行う（ステッ
プＳ３０）。ソレノイド回路５９は、駆動指令に応じて
ソレノイド１６，２１を駆動し、可変入賞球装置１５ま
たは開閉板２０を開状態または閉状態とする。

【０１１８】そして、ＣＰＵ５６は、各入賞口への入賞
を検出するためのスイッチ１７，２３，１９ａ，１９
ｂ，２４ａ，２４ｂの検出出力にもとづく賞球数の設定
などを行う賞球処理を実行する（ステップＳ３１）。具
体的には、入賞検出に応じて払出制御基板３７に払出制
御コマンドを出力する。払出制御基板３７に搭載されて
いる払出制御用ＣＰＵ３７１は、払出制御コマンドに応
じて球払出装置９７を駆動する。

【０１１９】以上の制御によって、この実施の形態で
は、遊技制御処理は２ｍｓ毎に起動されることになる。
なお、この実施の形態では、タイマ割込処理では例えば
割込が発生したことを示すフラグのセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。

【０１２０】また、メイン処理には遊技制御処理に移行
すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内
部タイマが定期的に発生するタイマ割込にもとづくタイ
マ割込処理で遊技制御処理に移行すべきか否かを判定す
るためのフラグがセット等がなされるので、遊技制御処
理の全てが確実に実行される。つまり、遊技制御処理の
全てが実行されるまでは、次回の遊技制御処理に移行す
べきか否かの判定が行われないので、遊技制御処理中の
全ての各処理が実行完了することは保証されている。

【０１２１】以上に説明したように、この実施の形態で
は、ＣＴＣやＰＩＯを内蔵するＣＰＵ５６に対して、初
期設定処理で割込モード２が設定される。従って、内蔵
ＣＴＣを用いた定期的なタイマ割込処理を容易に実現で
きる。また、タイマ割込処理をプログラム上の任意の位
置に設置できる。また、内蔵ＰＩＯを用いたスイッチ検
出処理等を容易に割込処理で実現できる。その結果、プ
ログラム構成が簡略化され、プログラム開発工数が低減
する等の効果を得ることができる。

【０１２２】なお、ＣＴＣおよびＰＩＯの設定（ステッ
プＳ５）が完了した後に、ＩＥＯ／ＳＣＬＫ０端子から
出力されるクロック信号の周波数を決めるための内部レ
ジスタの設定を行ってもよい。その際、クロック信号の
周波数は、遊技制御処理の起動周期である２ｍｓに応じ
た周波数とされる。そのような設定を行うと、ＩＥＯ／
ＳＣＬＫ０端子から、遊技制御処理の起動周期に応じた
周波数のクロック信号がＣＰＵ５６から外部出力され
る。すると、ＣＰＵ５６の外部において遊技制御処理の
起動周期に対応した信号を観測することができる。よっ
て、そのような信号を用いて、遊技機外部においてＣＰ
Ｕ５６による遊技制御処理をシミュレーションしたり、
ＣＰＵ５６の動作状況を試験したりすることが容易にな
る。

【０１２３】また、図１１および図１２に示された出力
ポート０〜６のうち、出力ポート０，１，２，３，４
は、遊技制御処理のうちの特別図柄コマンド制御処理
（ステップＳ２５）、普通図柄コマンド制御処理（ステ
ップＳ２７）、賞球処理（ステップＳ３１）等でアクセ
スされる。また、出力ポート５は、情報出力処理（ステ
ップＳ２９）でアクセスされ、出力ポート６は、特別図
柄プロセス処理（ステップＳ２５）や普通図柄プロセス
処理（ステップＳ２６）でアクセスされる。

【０１２４】次に、遊技制御手段から各電気部品制御手
段に対する制御コマンドの送出方式について説明してお
く。図１７は、主基板３１から他の電気部品制御基板に
送出される制御コマンドのコマンド形態の一例を示す説
明図である。この実施の形態では、制御コマンドは２バ
イト構成であり、１バイト目はＭＯＤＥ（コマンドの分
類）を表し、２バイト目はＥＸＴ（コマンドの種類）を
表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず
「１」とされ、ＥＸＴデータの先頭ビット（ビット７）
は必ず「０」とされる。なお、図１７に示されたコマン
ド形態は一例であって他のコマンド形態を用いてもよ
い。

【０１２５】図１８は、遊技制御基板から他の各電気部
品制御基板に対する制御コマンドを構成する８ビットの
制御信号とＩＮＴ信号（ストローブ信号）との関係を示
すタイミング図である。図１８に示すように、ＭＯＤＥ
またはＥＸＴのデータが出力ポートに出力されてから、
所定期間が経過すると、ＣＰＵ５６は、データ出力を示
す信号であるＩＮＴ信号をオン状態にする。また、そこ
から所定期間が経過するとＩＮＴ信号をオフ状態にす
る。

【０１２６】遊技制御手段から払出制御基板等の各電気
部品制御基板に制御コマンドを出力しようとするとき
に、コマンド送信テーブルの設定が行われる。図１９
（Ａ）は、コマンド送信テーブルの一構成例を示す説明
図である。１つのコマンド送信テーブルは３バイトで構
成され、１バイト目にはＩＮＴデータが設定される。ま
た、２バイト目のコマンドデータ１には、制御コマンド
の１バイト目のＭＯＤＥデータが設定される。そして、
３バイト目のコマンドデータ２には、制御コマンドの２
バイト目のＥＸＴデータが設定される。

【０１２７】なお、ＥＸＴデータそのものがコマンドデ
ータ２の領域に設定されてもよいが、コマンドデータ２
には、ＥＸＴデータが格納されているテーブルのアドレ
スを指定するためのデータが設定されるようにしてもよ
い。この実施の形態では、コマンドデータ２のビット７
（ワークエリア参照ビット）が０あれば、コマンドデー
タ２にＥＸＴデータそのものが設定されていることを示
す。そのようなＥＸＴデータはビット７が０であるデー
タである。ワークエリア参照ビットが１あれば、他の７
ビットが、ＥＸＴデータが格納されているテーブルのア
ドレスを指定するためのオフセットであることを示す。
また、この実施の形態では各制御コマンド毎にコマンド
送信テーブルが用意されている。

【０１２８】図１９（Ｂ）ＩＮＴデータの一構成例を示
す説明図である。ＩＮＴデータにおけるビット０は、払
出制御基板３７に払出制御コマンドを送出すべきか否か
を示す。ビット０が「１」であるならば、払出制御コマ
ンドを送出すべきことを示す。従って、ＣＰＵ５６は、
例えば賞球処理において、払出制御コマンドを送出する
ときには、払出制御コマンド用のコマンド送信テーブル
のＩＮＴデータに「０１（Ｈ）」を設定する。

【０１２９】ＩＮＴデータのビット１，２，３は、それ
ぞれ、表示制御コマンド、ランプ制御コマンド、音声制
御コマンドを送出すべきか否かを示すビットであり、Ｃ
ＰＵ５６は、それらのコマンドを送出すべき場合には、
ポインタが指しているコマンド送信テーブルに、ＩＮＴ
データ、コマンドデータ１およびコマンドデータ２を設
定する。それらのコマンドを送出するときには、ＩＮＴ
データの該当ビットが「１」に設定され、コマンドデー
タ１およびコマンドデータ２にＭＯＤＥデータおよびＥ
ＸＴデータが設定される。

【０１３０】各電気部品制御基板への制御コマンドを、
対応する出力ポート（出力ポート１〜４）に出力する際
に、出力ポート０のビット０〜３のうちのいずれかのビ
ットが所定期間オン状態になるのであるが、ＩＮＴデー
タにおけるビット配列と出力ポート０におけるビット配
列とは対応している。従って、各電気部品制御基板に御
コマンドを送出する際に、コマンド送信テーブルに設定
されているＩＮＴデータにもとづいて、容易にＩＮＴ信
号の出力を行うことができる。

【０１３１】図２０，図２１は、電源基板９１０からの
電源断信号に応じて実行されるマスク不能割込処理（電
力供給停止時処理）の処理例を示すフローチャートであ
る。

【０１３２】電力供給停止時処理において、ＣＰＵ５６
は、ＡＦレジスタ（アキュミュレータとフラグのレジス
タ）を所定のバックアップＲＡＭ領域に退避する（ステ
ップＳ５１）。また、割込フラグをパリティフラグにコ
ピーする（ステップＳ５２）。パリティフラグはバック
アップＲＡＭ領域に形成されている。また、ＢＣレジス
タ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよび
スタックポインタをバックアップＲＡＭ領域に退避する
（ステップＳ５４〜５８）。

【０１３３】次に、バックアップあり指定値（この例で
は「５５Ｈ」）をバックアップフラグにストアする。バ
ックアップフラグはバックアップＲＡＭ領域に形成され
ている。次いで、パリティデータを作成する（ステップ
Ｓ６０〜Ｓ６７）。すなわち、まず、クリアデータ（０
０）をチェックサムデータエリアにセットし（ステップ
Ｓ６０）、チェックサム算出開始アドレスをポインタに
セットする（ステップＳ６１）。また、チェックサム算
出回数をセットする（ステップＳ６２）。

【０１３４】そして、チェックサムデータエリアの内容
とポインタが指すＲＡＭ領域の内容との排他的論理和を
演算する（ステップＳ６３）。演算結果をチェックサム
データエリアにストアするとともに（ステップＳ６
４）、ポインタの値を１増やし（ステップＳ６５）、チ
ェックサム算出回数の値を１減算する（ステップＳ６
６）。ステップＳ６３〜Ｓ６６の処理が、チェックサム
算出回数の値が０になるまで繰り返される（ステップＳ
６７）。

【０１３５】チェックサム算出回数の値が０になった
ら、ＣＰＵ５６は、チェックサムデータエリアの内容の
各ビットの値を反転する（ステップＳ６８）。そして、
反転後のデータをチェックサムデータエリアにストアす
る（ステップＳ６９）。このデータが、電源投入時にチ
ェックされるパリティデータとなる。次いで、ＲＡＭア
クセスレジスタにアクセス禁止値を設定する（ステップ
Ｓ７０）。以後、内蔵ＲＡＭ５５のアクセスができなく
なる。

【０１３６】さらに、ＣＰＵ５６は、クリアデータ（０
０）を適当なレジスタにセットし（ステップＳ７１）、
処理数（この例では「７」）を別のレジスタにセットす
る（ステップＳ７２）。また、出力ポート０のアドレス
をＩＯポインタに設定する（ステップＳ７３）。ＩＯポ
インタとして、さらに別のレジスタが用いられる。

【０１３７】そして、ＩＯポインタが指すアドレスにク
リアデータをセットするとともに（ステップＳ７４）、
ＩＯポインタの値を１増やし（ステップＳ７５）、処理
数の値を１減算する（ステップＳ７７）。ステップＳ７
４〜Ｓ７６の処理が、処理数の値が０になるまで繰り返
される。その結果、全ての出力ポート０〜６（図１１お
よび図１２参照）にクリアデータが設定される。図１１
および図１２に示すように、この例では、「１」がオン
状態であり、クリアデータである「００」が各出力ポー
トにセットされるので、全ての出力ポートがオフ状態に
なる。

【０１３８】従って、遊技状態を保存するための処理
（この例では、チェックサムの生成およびＲＡＭアクセ
ス防止）が実行された後、各出力ポートは直ちにオフ状
態になる。なお、この実施の形態では、遊技制御処理に
おいて用いられるデータが格納されるＲＡＭ領域は全て
電源バックアップされている。従って、その内容が正し
く保存されているか否かを示すチェックサムの生成処
理、およびその内容を書き換えないようにするためのＲ
ＡＭアクセス防止処理が、遊技状態を保存するための処
理に相当する。

【０１３９】遊技状態を保存するための処理が実行され
た後、直ちに各出力ポートがオフ状態になるので、保存
される遊技状態と整合しない状況が発生することは確実
に防止される。図２０に示す処理が実行されるときに
は、遊技機に対する電源供給が停止するので、電気部品
に印加される電圧が低下していく。そして、印加電圧が
駆動可能電圧を下回った時点で電気部品の駆動は停止す
る。従って、遊技機に対する電力供給停止時には、短時
間の遅れはあるものの電気部品の駆動は停止する。

【０１４０】ところが、この実施の形態のような出力ポ
ートに対するクリア処理を行わないと、遊技状態が保存
された後、電力供給が停止するのを遊技制御手段が待っ
ている間に可変入賞球装置１５にさらに入賞してしまう
こともある。そのような場合、電力供給再開時には保存
されている遊技状態が復帰されるので保存時の始動入賞
記憶数が始動記憶表示器１８に表示される。すると、遊
技者から見ると、始動入賞の保留記憶値が少なくなって
しまっているように見え、トラブルが発生しかねない。
しかし、この実施の形態では、そのようなトラブルが生
ずる可能がなくなる。さらに、停電等が発生する直前に
大入賞口を開放する制御がなされたまま電力供給停止時
処理が実行されて待機ループに入った後、電源が落ちき
らないまま復帰したような場合に、この実施の形態で
は、遊技制御は待機ループに入っているが大入賞口は開
いたままになっているという現象が生じてしまうことが
防止される。また、待機ループに入っている間に可変表
示が開始されてしまう等の現象も防止することができ
る。

【０１４１】また、遊技状態が保存された後に、可変入
賞球装置しての大入賞口への入賞が発生する場合もあり
得る。そのような場合、遊技者が認識している入賞個数
と、電力供給復帰時に、保存されていた遊技状態にもと
づいて表示部に表示される入賞個数とが食い違ってトラ
ブルが生ずる可能性もある。しかし、この実施の形態で
は、そのようなトラブルが生ずる可能がなくなる。

【０１４２】出力ポートに対するクリア処理が完了する
と、ＣＰＵ５６は、待機状態（ループ状態）に入る。従
って、システムリセットされるまで、何もしない状態に
なる。

【０１４３】なお、この実施の形態では、ＮＭＩに応じ
て電力供給停止時処理が実行されたが、電源断信号をＣ
ＰＵ５６のマスク可能端子に接続し、マスク可能割込処
理によって電力供給停止時処理を実行してもよい。ま
た、電源断信号を入力ポートに入力し、入力ポートのチ
ェック結果に応じて電力供給停止時処理を実行してもよ
い。

【０１４４】図２２は、遊技機の電源断時の電源低下や
ＮＭＩ割込信号（ここでは、電源断信号）の様子を示す
タイミング図である。遊技機に対する電力供給が断たれ
ると、最も高い直流電源電圧であるＶSLの電圧値は徐々
に低下する。そして、この例では、＋２２Ｖにまで低下
すると、図８に示された電源基板９１０に搭載されてい
る電源監視用ＩＣ９０２から電源断信号（電圧低下信
号）が出力される（ローレベルになる）。

【０１４５】この実施の形態では、電源断信号は、主基
板３１および払出制御基板３７に入力され、ＣＰＵ５６
および払出制御用ＣＰＵ３７１のＮＭＩ端子に入力され
る。主基板３１のＣＰＵ５６は、マスク不能割込処理に
よって、上述した電力供給停止時処理を実行する。

【０１４６】ＶSLの電圧値がさらに低下して所定値（こ
の例では＋９Ｖ）にまで低下すると、図９に示されたよ
うに主基板３１搭載されているリセットＩＣ６５１の出
力がローレベルになり、ＣＰＵ５６がシステムリセット
状態になる。なお、ＣＰＵ５６は、システムリセット状
態とされる前に、電力供給停止時処理を完了している。

【０１４７】ＶSLの電圧値がさらに低下してＶcc（各種
回路を駆動するための＋５Ｖ）を生成することが可能な
電圧を下回ると、各基板において各回路が動作できない
状態となる。しかし、主基板３１では、電力供給停止時
処理が実行され、ＣＰＵ５６がシステムリセット状態と
されている。

【０１４８】なお、後述するように、払出制御基板３７
における払出制御用ＣＰＵ３７１も、同様に電力供給停
止時処理を行った後にシステムリセット状態になる。

【０１４９】以下、遊技状態復旧処理について説明す
る。図２３は、図１４のステップＳ９に示された遊技状
態復旧処理の一例を示すフローチャートである。この例
では、ＣＰＵ５６は、バックアップＲＡＭに保存されて
いた値を各レジスタに復元する（ステップＳ９１）。そ
して、バックアップＲＡＭに保存されていたデータにも
とづいて停電時の遊技状態を確認して復帰させる。すな
わち、バックアップＲＡＭに保存されていたデータにも
とづいて、ソレノイド回路５９を介してソレノイド１６
やソレノイド２１を駆動し、始動入賞口１４や開閉板２
０の開閉状態の復旧を行う（ステップＳ９２，Ｓ９
３）。また、電源断中でも保存されていた特別図柄プロ
セスフラグおよび普通図柄プロセスフラグの値に応じ
て、電源断時の特別図柄プロセス処理の進行状況および
普通図柄プロセス処理の進行状況に対応した制御コマン
ドを、図柄制御基板８０、ランプ制御基板３５および音
声制御基板７０に送出する（ステップＳ９４）。

【０１５０】以上のように、遊技状態復旧処理では、復
元された内部状態に応じて、各種電気部品の状態復元が
行われるとともに、図柄制御基板８０、ランプ制御基板
３５および音声制御基板７０に対して、制御状態を電源
断時の状態に戻すための制御コマンド（電源断時の制御
状態を生じさせるための制御コマンド）が送出される。
そのような制御コマンドは、一般に、電源断前に最後に
送出された１つまたは複数の制御コマンドである。

【０１５１】遊技状態を電源断時の状態に復帰させる
と、この実施の形態では、ＣＰＵ５６は、前回の電源断
時の割込許可／禁止状態を復帰させるため、バックアッ
プＲＡＭに保存されていたパリティフラグの値を確認す
る（ステップＳ９５）。パリティフラグがオフ状態であ
れば、割込許可設定を行う（ステップＳ９６）。しか
し、パリティフラグがオン状態であれば、そのまま（ス
テップＳ１で設定された割込禁止状態のまま）遊技状態
復旧処理を終了する。パリティフラグがオン状態である
ということは、図２０におけるステップＳ５２に示され
たように、前回の電源断時に割込禁止状態であったこと
を意味する。従って、パリティフラグがオン状態である
場合には、割込許可はなされない。

【０１５２】次に、遊技制御手段以外の電気部品制御手
段においてデータ保存処理および復旧処理が行われる場
合の例として、払出制御手段においてデータ保存や復旧
が行われる場合について説明する。

【０１５３】図２４は、払出制御用ＣＰＵ３７１周りの
一構成例を示すブロック図である。図２４に示すよう
に、電源基板９１０の電源監視回路（電源監視手段）か
らの電源断信号が、バッファ回路９６０を介して払出制
御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端
子）に接続されている。従って、払出制御用ＣＰＵ３７
１は、マスク不能割込処理によって電源断の発生を確認
することができる。

【０１５４】払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ
２端子には、主基板３１からのＩＮＴ信号が接続されて
いる。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力され
ると、払出制御用ＣＰＵ３７１に内蔵されているタイマ
カウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウン
トされる。そして、レジスタ値が０になると割込が発生
する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ
２の初期値を「１」に設定しておけば、ＩＮＴ信号の入
力に応じて割込が発生することになる。

【０１５５】払出制御基板３７には、システムリセット
回路９７５も搭載されているが、この実施の形態では、
システムリセット回路９７５におけるリセットＩＣ９７
６は、電源投入時に、外付けのコンデンサに容量で決ま
る所定時間だけ出力をローレベルとし、所定時間が経過
すると出力をハイレベルにする。また、リセットＩＣ９
７６は、ＶSLの電源電圧を監視して電圧値が所定値（例
えば＋９Ｖ）以下になると出力をローレベルにする。従
って、電源断時には、リセットＩＣ９７６からの信号が
ローレベルになることによって払出制御用ＣＰＵ３７１
がシステムリセットされる。

【０１５６】リセットＩＣ９７６が電源断を検知するた
めの所定値は、通常時の電圧より低いが、払出制御用Ｃ
ＰＵ３７１が暫くの間動作しうる程度の電圧である。ま
た、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が
必要とする電圧（この例では＋５Ｖ）よりも高い電圧を
監視するように構成されているので、払出制御用ＣＰＵ
３７１が必要とする電圧に対して監視範囲を広げること
ができる。従って、より精密な監視を行うことができ
る。

【０１５７】＋５Ｖ電源から電力が供給されていない
間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも
一部は、電源基板から供給されるバックアップ電源がバ
ックアップ端子に接続されることによってバックアップ
され、遊技機に対する電源が断しても内容は保存され
る。そして、＋５Ｖ電源が復旧すると、システムリセッ
ト回路９７５からリセット信号が発せられるので、払出
制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そ
のとき、必要なデータがバックアップされているので、
停電等からの復旧時には停電発生時の払出制御状態に復
帰することができる。

【０１５８】なお、図２４に示された構成では、システ
ムリセット回路９７５は、電源投入時に、コンデンサの
容量で決まる期間のローレベルを出力し、その後ハイレ
ベルを出力する。すなわち、リセット解除タイミングは
１回だけである。しかし、図９に示された主基板３１の
場合と同様に、複数回のリセット解除タイミングが発生
するような回路構成を用いてもよい。

【０１５９】図２５は、この実施の形態における出力ポ
ートの割り当てを示す説明図である。図２５に示すよう
に、出力ポートＣ（アドレス００Ｈ）は、払出モータ２
８９に出力される駆動信号の出力ポートである。また、
出力ポートＤ（アドレス０１Ｈ）は、７セグメントＬＥ
Ｄであるエラー表示ＬＥＤ３７４に出力される表示制御
信号の出力ポートである。そして、出力ポートＥ（アド
レス０２Ｈ）は、振分ソレノイド３１０に出力される駆
動信号、およびカードユニット５０に対するＥＸＳ信号
とＰＲＤＹ信号とを出力するための出力ポートである。

【０１６０】図２６は、この実施の形態における入力ポ
ートのビット割り当てを示す説明図である。図２６に示
すように、入力ポートＡ（アドレス０６Ｈ）は、主基板
３１から送出された払出制御コマンドの８ビットの払出
制御信号を取り込むための入力ポートである。また、入
力ポートＢ（アドレス０７Ｈ）のビット０〜２には、そ
れぞれ、賞球カウントスイッチ３０１Ａ、球貸しカウン
トスイッチ３０１Ｂ、モータ位置センサの検出信号入力
される。ビット３〜５には、カードユニット５０からの
ＢＲＤＹ信号、ＢＲＱ信号およびＶＬ信号が入力され
る。

【０１６１】図２７は、払出制御用ＣＰＵ３７１のメイ
ン処理を示すフローチャートである。メイン処理では、
払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行
う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込
禁止に設定する（ステップＳ７０１）。次に、割込モー
ドを割込モード２に設定し（ステップＳ７０２）、スタ
ックポインタにスタックポインタ指定アドレスを設定す
る（ステップＳ７０３）。また、払出制御用ＣＰＵ３７
１は、内蔵デバイスレジスタの初期化を行い（ステップ
Ｓ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ
７０５）を行った後に、ＲＡＭをアクセス可能状態に設
定する（ステップＳ７０６）。

【０１６２】この実施の形態では、内蔵ＣＴＣのうちの
一つのチャネルがタイマモードで使用される。従って、
ステップＳ７０４の内蔵デバイスレジスタの設定処理お
よびステップＳ７０５の処理において、使用するチャネ
ルをタイマモードに設定するためのレジスタ設定、割込
発生を許可するためのレジスタ設定および割込ベクタを
設定するためのレジスタ設定が行われる。そして、その
チャネルによる割込がタイマ割込として用いられる。タ
イマ割込を例えば２ｍｓ毎に発生させたい場合は、初期
値として２ｍｓに相当する値が所定のレジスタ（時間定
数レジスタ）に設定される。

【０１６３】なお、タイマモードに設定されたチャネル
（この実施の形態ではチャネル３）に設定される割込ベ
クタは、タイマ割込処理の先頭番地に相当するものであ
る。具体的は、Ｉレジスタに設定された値と割込ベクタ
とでタイマ割込処理の先頭番地が特定される。タイマ割
込処理ではタイマ割込フラグがセットされ、メイン処理
でタイマ割込フラグがセットされていることが検知され
ると、払出制御処理が実行される。すなわち、タイマ割
込処理では、電気部品制御処理の一例である払出制御処
理を実行するための設定がなされる。

【０１６４】また、内蔵ＣＴＣのうちの他の一つのチャ
ネル（この実施の形態ではチャネル２）が、遊技制御手
段からの払出制御コマンド受信のための割込発生用のチ
ャネルとして用いられ、そのチャネルがカウンタモード
で使用される。従って、ステップＳ７０４の内蔵デバイ
スレジスタの設定処理およびステップＳ７０５の処理に
おいて、使用するチャネルをカウンタモードに設定する
ためのレジスタ設定、割込発生を許可するためのレジス
タ設定および割込ベクタを設定するためのレジスタ設定
が行われる。

【０１６５】カウンタモードに設定されたチャネル（チ
ャネル２）に設定される割込ベクタは、後述するコマン
ド受信割込処理の先頭番地に相当するものである。具体
的は、Ｉレジスタに設定された値と割込ベクタとでコマ
ンド受信割込処理の先頭番地が特定される。

【０１６６】この実施の形態では、払出制御用ＣＰＵ３
７１でも割込モード２が設定される。従って、内蔵ＣＴ
Ｃのカウントアップにもとづく割込処理を使用すること
ができる。また、ＣＴＣが送出した割込ベクタに応じた
割込処理開始番地を設定することができる。

【０１６７】ＣＴＣのチャネル２（ＣＨ２）のカウント
アップにもとづく割込は、上述したタイマカウンタレジ
スタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生
する割込である。従って、例えばステップＳ７０５にお
いて、特定レジスタとしてのタイマカウンタレジスタＣ
ＬＫ／ＴＲＧ２に初期値「１」が設定される。また、Ｃ
ＴＣのチャネル３（ＣＨ３）のカウントアップにもとづ
く割込は、ＣＰＵの内部クロック（システムクロック）
をカウントダウンしてレジスタ値が「０」になったら発
生する割込であり、後述する２ｍｓタイマ割込として用
いられる。具体的には、ＣＨ３のレジスタ値はシステム
クロックの１／２５６周期で減算される。ステップＳ７
０５において、ＣＨ３のレジスタには、初期値として２
ｍｓに相当する値が設定される。

【０１６８】ＣＴＣのＣＨ２のカウントアップにもとづ
く割込は、ＣＨ３のカウントアップにもとづく割込より
も優先順位が高い。従って、同時にカウントアップが生
じた場合に、ＣＨ２のカウントアップにもとづく割込、
すなわち、コマンド受信割込処理の実行契機となる割込
の方が優先される。

【０１６９】そして、払出制御用ＣＰＵ３７１は、払出
制御用のバックアップＲＡＭ領域にバックアップデータ
が存在しているか否かの確認を行う（ステップＳ７０
７）。すなわち、例えば、主基板３１のＣＰＵ５６の処
理と同様に、電源断時にセットされるバックアップフラ
グがセット状態になっているか否かによって、バックア
ップデータが存在しているか否か確認する。バックアッ
プフラグがセット状態になっている場合には、バックア
ップデータありと判断する。

【０１７０】バックアップありを確認したら、払出制御
用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチ
ェック（この例ではパリティチェック）を行う。不測の
電源断が生じた後に復旧した場合には、バックアップＲ
ＡＭ領域のデータは保存されていたはずであるから、チ
ェック結果は正常になる。チェック結果が正常でない場
合には、内部状態を電源断時の状態に戻すことができな
いので、停電復旧時でない電源投入時に実行される初期
化処理を実行する。

【０１７１】チェック結果が正常であれば（ステップＳ
７０８）、払出制御用ＣＰＵ３７１は、内部状態を電源
断時の状態に戻すための払出状態復旧処理を行う（ステ
ップＳ７０９）。そして、バックアップＲＡＭ領域に保
存されていたＰＣ（プログラムカウンタ）の指すアドレ
スに復帰する。

【０１７２】初期化処理では、払出制御用ＣＰＵ３７１
は、まず、ＲＡＭクリア処理を行う（ステップＳ７１
１）。そして、２ｍｓ毎に定期的にタイマ割込がかかる
ように払出制御用ＣＰＵ３７１に設けられているＣＴＣ
のレジスタの設定が行われる（ステップＳ７１２）。す
なわち、初期値として２ｍｓに相当する値が所定のレジ
スタ（時間定数レジスタ）に設定される。そして、初期
設定処理のステップＳ７０１において割込禁止とされて
いるので、初期化処理を終える前に割込が許可される
（ステップＳ７１３）。

【０１７３】この実施の形態では、払出制御用ＣＰＵ３
７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するよう
に設定される。この実施の形態では、繰り返し周期は２
ｍｓに設定される。そして、タイマ割込が発生すると、
図２８に示すように、払出制御用ＣＰＵ３７１は、例え
ばタイマ割込が発生したことを示すタイマ割込フラグを
セットする（ステップＳ７２１）。なお、図２８には割
込を許可することも明示されているが（ステップＳ７２
０）、２ｍｓタイマ割込処理では、最初に割込許可状態
に設定される。すなわち、２ｍｓタイマ割込処理中には
割込許可状態になってので、ＩＮＴ信号の入力にもとづ
く払出制御コマンド受信処理を優先して実行することが
できる。

【０１７４】払出制御用ＣＰＵ３７１は、ステップＳ７
２４において、タイマ割込フラグがセットされたことを
検出するとステップＳ７５１以降の払出制御処理を実行
する。以上の制御によって、この実施の形態では、払出
制御処理は２ｍｓ毎に起動されることになる。なお、こ
の実施の形態では、タイマ割込処理ではフラグセットの
みがなされ、払出制御処理はメイン処理において実行さ
れるが、タイマ割込処理で払出制御処理を実行してもよ
い。

【０１７５】払出制御処理において、払出制御用ＣＰＵ
３７１は、まず、中継基板７２を介して入力ポート３７
２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸
しカウントスイッチ３０１Ｂがオンしたか否かを判定す
る（スイッチ処理：ステップＳ７５１）。

【０１７６】次に、払出制御用ＣＰＵ３７１は、センサ
（例えば、払出モータ２８９の回転数を検出するモータ
位置センサ）からの信号入力状態を確認してセンサの状
態を判定する等の処理を行う（入力判定処理：ステップ
Ｓ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信
した払出制御コマンドを解析し、解析結果に応じた処理
を実行する（コマンド解析実行処理：ステップＳ７５
３）。

【０１７７】次いで、払出制御用ＣＰＵ３７１は、主基
板３１から払出停止指示コマンドを受信していたら払出
停止状態に設定し、払出開始指示コマンドを受信してい
たら払出停止状態の解除を行う（ステップＳ７５４）。
また、プリペイドカードユニット制御処理を行う（ステ
ップＳ７５５）。

【０１７８】次いで、払出制御用ＣＰＵ３７１は、球貸
し要求に応じて貸し球を払い出す制御を行う（ステップ
Ｓ７５６）。このとき、払出制御用ＣＰＵ３７１は、振
分ソレノイド３１０によって球振分部材３１１を球貸し
側に設定する。

【０１７９】さらに、払出制御用ＣＰＵ３７１は、総合
個数記憶に格納された個数の賞球を払い出す賞球制御処
理を行う（ステップＳ７５７）。このとき、払出制御用
ＣＰＵ３７１は、振分ソレノイド３１０によって球振分
部材３１１を賞球側に設定する。そして、出力ポート３
７２ｃおよび中継基板７２を介して球払出装置９７の払
出機構部分における払出モータ２８９に対して駆動信号
を出力し、所定の回転数分払出モータ２８９を回転させ
る払出モータ制御処理を行う（ステップＳ７５８）。

【０１８０】なお、この実施の形態では、払出モータ２
８９としてステッピングモータが用いられ、それらを制
御するために１−２相励磁方式が用いられる。従って、
具体的には、払出モータ制御処理において、８種類の励
磁パターンデータが繰り返し払出モータ２８９に出力さ
れる。また、この実施の形態では、各励磁パターンデー
タが４ｍｓずつ出力される。

【０１８１】次いで、エラー検出処理が行われ、その結
果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う
（エラー処理：ステップＳ７５９）。

【０１８２】なお、出力ポートＣは、払出制御処理にお
ける払出モータ制御処理（ステップＳ７５８）でアクセ
スされる。また、出力ポートＤは、払出制御処理におけ
るエラー処理（ステップＳ７５９）でアクセスされる。
そして、出力ポートＥは、払出制御処理における球貸し
制御処理（ステップＳ７５６）および賞球制御処理（ス
テップＳ７５７）でアクセスされる。

【０１８３】図２９は、払出制御用ＣＰＵ３７１が内蔵
するＲＡＭの使用例を示す説明図である。この例では、
バックアップＲＡＭ領域に、総合個数記憶（例えば２バ
イト）と貸し球個数記憶とがそれぞれ形成されている。
総合個数記憶は、主基板３１の側から指示された賞球払
出個数の総数を記憶するものである。貸し球個数記憶
は、未払出の球貸し個数を記憶するものである。

【０１８４】このように、未払出の賞球個数と貸し球個
数とが、所定期間はその内容を保持可能なバックアップ
ＲＡＭ領域に記憶されるので、停電等の不測の電源断が
生じても、所定期間内に電源復旧すれば、バックアップ
ＲＡＭ領域に記憶される賞球処理および球貸し処理を続
行できる。従って、遊技者に与えられる不利益を低減す
ることができる。

【０１８５】図３０，図３１は、電源基板９１０からの
電源断信号に応じて実行されるマスク不能割込処理（電
力供給停止時処理）の処理例を示すフローチャートであ
る。

【０１８６】電力供給停止時処理において、払出制御用
ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲ
ＡＭ領域に退避する（ステップＳ８０１）。また、割込
フラグをパリティフラグにコピーする（ステップＳ８０
２）。パリティフラグはバックアップＲＡＭ領域に形成
されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬ
レジスタ、ＩＸレジスタおよびスタックポインタをバッ
クアップＲＡＭ領域に退避する（ステップＳ８０４〜８
０８）。

【０１８７】次に、バックアップあり指定値（この例で
は「５５Ｈ」）をバックアップフラグにストアする。バ
ックアップフラグはバックアップＲＡＭ領域に形成され
ている。次いで、主基板３１のＣＰＵ５６の処理と同様
の処理を行ってパリティデータを作成しバックアップＲ
ＡＭ領域に保存する（ステップＳ８１０〜Ｓ８１９）。
そして、ＲＡＭアクセスレジスタにアクセス禁止値を設
定する（ステップＳ８２０）。以後、内蔵ＲＡＭのアク
セスができなくなる。

【０１８８】さらに、払出制御用ＣＰＵ３７１は、クリ
アデータ（００）を適当なレジスタにセットし（ステッ
プＳ８２１）、処理数（この例では「３」）を別のレジ
スタにセットする（ステップＳ８２２）。また、出力ポ
ートＣのアドレス（この例では「００Ｈ」）をＩＯポイ
ンタに設定する（ステップＳ８２３）。ＩＯポインタと
して、さらに別のレジスタが用いられる。

【０１８９】そして、ＩＯポインタが指すアドレスにク
リアデータをセットするとともに（ステップＳ８２
４）、ＩＯポインタの値を１増やし（ステップＳ８２
５）、処理数の値を１減算する（ステップＳ８２７）。
ステップＳ８２４〜Ｓ８２６の処理が、処理数の値が０
になるまで繰り返される。その結果、全ての出力ポート
Ｃ〜Ｅ（図２５参照）にクリアデータが設定される。図
２５に示すように、この例では、「１」がオン状態であ
り、クリアデータである「００」が各出力ポートにセッ
トされるので、全ての出力ポートがオフ状態になる。

【０１９０】従って、遊技状態を保存するための処理
（この例では、チェックサムの生成およびＲＡＭアクセ
ス防止）が実行された後、各出力ポートは直ちにオフ状
態になる。なお、この実施の形態では、払出制御処理に
おいて用いられるデータが格納されるＲＡＭ領域は全て
電源バックアップされている。従って、その内容が正し
く保存されているか否かを示すチェックサムの生成処
理、およびその内容を書き換えないようにするためのＲ
ＡＭアクセス防止処理が、払出制御状態を保存するため
の処理に相当する。

【０１９１】制御状態を保存するための処理が実行され
た後、直ちに各出力ポートがオフ状態になるので、保存
される遊技状態と整合しない状況が発生することは確実
に防止される。一般に遊技機に対する電源供給が停止す
るときには、短時間の遅れはあるものの、各電気部品に
対する電力供給も停止して動作が停止する。ところが、
そのような自然な動作停止を期待すると、不都合が生ず
る場合がある。

【０１９２】例えば、払出モータ２８９に対する駆動信
号のクリア処理（オフ処理）がなされないと、払出モー
タ２８９が動作不能になる電圧にまで電源電圧が低下し
ていく最中で遊技球の払い出しがなされてしまうことが
ある。ところが、その前の段階で未払出数が保存されて
いるので、電源電圧が復旧して保存されているデータに
もとづいて払出処理を続行したのでは、余分に遊技球を
払い出してしまうことになる。しかし、この実施の形態
では、払出制御状態を保存したら直ちに出力ポートのク
リア処理が行われるので、そのような不都合が生ずるこ
とを防止することができる。

【０１９３】すなわち、この実施の形態では、遊技機へ
の電力供給停止時に制御状態をバックアップ記憶手段に
保存するように構成した場合に、制御の矛盾等を生じさ
せないようにすることができる。

【０１９４】出力ポートに対するクリア処理が完了する
と、払出制御用ＣＰＵ３７１は、待機状態（ループ状
態）に入る。従って、システムリセットされるまで、何
もしない状態になる。

【０１９５】なお、この実施の形態では、ＮＭＩに応じ
て電力供給停止時処理が実行されたが、電源断信号を払
出制御用ＣＰＵ３７１のマスク可能端子に接続し、マス
ク可能割込処理によって電力供給停止時処理を実行して
もよい。また、電源断信号を入力ポートに入力し、入力
ポートのチェック結果に応じて電力供給停止時処理を実
行してもよい。

【０１９６】以上のように、この実施の形態では、電気
部品制御手段が、電力供給が停止する際に実行する電力
供給停止時処理で、電気部品の作動を停止させるための
クリア信号を出力する。従って、遊技機への電力供給停
止時に保存した制御状態が、遊技機における実際の制御
状態と矛盾してしまうようなことが防止される。

【０１９７】さらに、この実施の形態では、電気部品の
作動を停止させるためのクリア信号を出力する場合に、
所定のレジスタ等にクリアデータを設定した後に、出力
ポートに対して、レジスタ等に設定されているクリアデ
ータを順次各出力ポートに出力する繰り返し処理が行わ
れる（図２１におけるステップＳ７４〜Ｓ７７、図３１
におけるステップＳ８２４〜Ｓ８２７）。従って、クリ
ア信号出力処理を迅速に行うことができ、遊技機への電
力供給停止時に保存した制御状態と実際の制御状態との
間の矛盾発生をより効果的に防止できる。

【０１９８】図３２は、本発明の他の実施の形態におけ
る遊技制御手段のマスク不能割込処理（電力供給停止時
処理）の一部を示すフローチャートである。図３２に示
すフローチャートは、図２０に示されたステップＳ５１
〜Ｓ７０の処理に続いて実行される。すなわち、この実
施の形態では、ＲＡＭアクセス禁止状態に設定された後
（ステップＳ７０）、クリアデータテーブルの先頭アド
レスがポインタにセットされ（ステップＳ７８）、次い
で、データクリア処理が実行された後に（ステップＳ７
９）、システムリセットを待つ待機状態に入る。なお、
ポインタとして所定のレジスタが用いられる。

【０１９９】図３３は、クリアデータテーブルの一構成
例を示す説明図である。図３３に示す例では、クリアデ
ータテーブルには、順に、処理数データ（この例では
「７」）、出力ポート０のアドレス、出力ポート０に設
定されるべきクリアデータ、・・・、出力ポート６のア
ドレス、出力ポート６に設定されるべきクリアデータが
設定されている。出力ポートのアドレスとクリアデータ
とは、出力ポートのアドレスが小さいものから順に設定
されている。

【０２００】図３４は、ステップＳ７９のデータクリア
処理を示すフローチャートである。データクリア処理に
おいて、ＣＰＵ５６は、ポインタの指すアドレスから処
理数データを抽出する（ステップＳ８１）。そして、ポ
インタの値を１増やす（ステップＳ８２）。次いで、ポ
インタの指すアドレスからアドレスデータ（出力ポート
のアドレス）を抽出する（ステップＳ８３）。さらに、
ポインタの値を１増やす（ステップＳ８４）。

【０２０１】そして、ポインタの指すアドレスからクリ
アデータを抽出し（ステップＳ８５）、そのデータを、
ステップＳ８３で抽出したアドレスに設定する（ステッ
プＳ８６）。次に、処理数の値を１減算し（ステップＳ
８７）、処理数が０になったらデータクリア処理を終了
する（ステップＳ８８）。処理数が０でない場合には、
ステップＳ８１に戻る。

【０２０２】図３５は、本発明の他の実施の形態におけ
る払出制御手段のクリアデータテーブルを用いたマスク
不能割込処理（電力供給停止時処理）の一部を示すフロ
ーチャートである。図３５に示すフローチャートは、図
３０に示されたステップＳ８０１〜Ｓ８２０の処理に続
いて実行される。すなわち、この実施の形態では、ＲＡ
Ｍアクセス禁止状態に設定された後（ステップＳ８２
０）、クリアデータテーブルの先頭アドレスがポインタ
にセットされ（ステップＳ８３１）、次いで、データク
リア処理が実行された後に（ステップＳ８３２）、シス
テムリセットを待つ待機状態に入る。なお、ポインタと
して所定のレジスタが用いられる。

【０２０３】図３６は、クリアデータテーブルの一構成
例を示す説明図である。図３６に示す例では、クリアデ
ータテーブルには、順に、処理数データ（この例では
「３」）、出力ポートＣのアドレス（アドレス００
Ｈ）、出力ポートＣに設定されるべきクリアデータ、・
・・、出力ポートＥのアドレス（アドレス０２Ｈ）、出
力ポートＥに設定されるべきクリアデータが設定されて
いる。出力ポートのアドレスとクリアデータとは、出力
ポートのアドレスが小さいものから順に設定されてい
る。なお、出力ポートのアドレス割り当ては、規則的に
並んだアドレスであれば、１つ飛び等でもよく、そのよ
うな場合でも、加算値を変えることによって次アドレス
を容易に求めることができる。また、演算は加算に限ら
ず、アドレスの割り当て方等に応じて減算や積算等であ
ってもよい。

【０２０４】図３７は、ステップＳ８３２のデータクリ
ア処理を示すフローチャートである。データクリア処理
において、払出制御用ＣＰＵ３７１は、ポインタの指す
アドレスから処理数データを抽出する（ステップＳ８４
１）。そして、ポインタの値を１増やす（ステップＳ８
４２）。次いで、ポインタの指すアドレスからアドレス
データ（出力ポートのアドレス）を抽出する（ステップ
Ｓ８４３）。さらに、ポインタの値を１増やす（ステッ
プＳ８４４）。

【０２０５】そして、ポインタの指すアドレスからクリ
アデータを抽出し（ステップＳ８４５）、そのデータ
を、ステップＳ８４３で抽出したアドレスに設定する
（ステップＳ８４６）。次に、処理数の値を１減算し
（ステップＳ８４７）、処理数が０になったらデータク
リア処理を終了する（ステップＳ８４８）。処理数が０
でない場合には、ステップＳ８４１に戻る。

【０２０６】クリアデータテーブルを用いるようにして
も、クリア信号出力処理を迅速に行うことができ、遊技
機への電力供給停止時に保存した制御状態と実際の制御
状態との間の矛盾発生をより効果的に防止できる。そし
て、クリアデータテーブルを用いる場合には、テーブル
において、アドレスデータとクリアデータとをアドレス
順に並べなくてもよく、テーブル構成の自由度が増す。
例えば、試験信号などを用いる遊技機において試験信号
をクリアしないようにしたい場合に、試験信号に関する
出力ポートに関するデータをテーブルから除外すること
によって、容易に試験信号のクリア処理を除外すること
ができる。また、出力ポートの増減や変更があったよう
な場合に、テーブルの内容を変更するだけでよく、プロ
グラム変更の必要はない。

【０２０７】なお、クリアデータが全ての出力ポートに
ついて００Ｈである場合には、クリアデータテーブルに
クリアデータを含めなくてもよい。その場合には、図３
４および図３７に示されたデータクリア処理におけるス
テップＳＳ８４，Ｓ８５およびＳ８４４，Ｓ８４５の処
理は不要であり、ステップＳ８６およびステップＳ８４
６において、アドレスデータが指すアドレスにクリアデ
ータ００Ｈが設定される。

【０２０８】以上のように、上記の各実施の形態では、
出力ポートをクリアする出力ポートクリア処理が、クリ
アする出力ポートのアドレスが所定の順序に従って演算
によって設定されるように構成されていたり、クリアす
る出力ポートのアドレスが所定のデータテーブルの内容
にもとづいて取得されるように構成されているので、出
力ポートのクリア処理を迅速に行うことができる。ま
た、出力ポートクリア処理に関するプログラム容量が削
減される。

【０２０９】また、特に、電力供給停止時処理において
電気部品制御手段がクリア信号を出力するので、各電気
部品の作動状態を、保存された遊技状態と矛盾しないよ
うにすることができる。例えば、遊技状態を保存した直
後に、開放中の大入賞口を閉成したり、開放中の可変入
賞球装置１５を閉成したり、駆動状態にある払出モータ
２８９の作動を停止することによって、適切な停止状態
で電源復旧を待つことができる。

【０２１０】なお、上記の各実施の形態では、出力ポー
トのクリア処理が電力供給停止時処理で実行される場合
を例にしたが、制御進行上の他のタイミングでも、上記
の実施の形態の出力ポートクリア処理を適用することが
できる。例えば、電源投入時の初期化処理において全て
の出力ポートをクリアするように構成されている場合
に、クリア処理が、クリアする出力ポートのアドレスが
所定の順序に従って演算によって設定されるように構成
されていたり、クリアする出力ポートのアドレスが所定
のデータテーブルの内容にもとづいて取得されるように
構成されていてもよい。

【０２１１】さらに、上述した各実施の形態では、遊技
制御手段以外の他の電気部品制御手段として払出制御手
段を例示したが、表示制御手段、音制御手段およびラン
プ制御手段についても、上述した制御状態保存処理を行
うように構成し、電力供給停止時処理においてクリア信
号を出力し、それぞれの電気部品制御手段が制御する電
気部品の作動を停止するようにしてもよい。そのように
構成すれば、他の電気部品制御手段も、停止状態となる
前に各電気部品の作動を停止状態にすることができ、適
切な停止状態で電源復旧を待つことができる。

【０２１２】また、上記の実施の形態では、電源監視回
路は電源基板９１０に設けられたが、電源監視回路は主
基板３１や払出制御基板３７などの電気部品制御基板に
設けられていてもよい。電源回路が搭載された電気部品
制御基板が構成される場合には、電源基板には電源監視
回路は搭載されない。

【０２１３】上記の各実施の形態のパチンコ遊技機１
は、始動入賞にもとづいて可変表示部９に可変表示され
る特別図柄の停止図柄が所定の図柄の組み合わせになる
と所定の遊技価値が遊技者に付与可能になる第１種パチ
ンコ遊技機であったが、始動入賞にもとづいて開放する
電動役物の所定領域への入賞があると所定の遊技価値が
遊技者に付与可能になる第２種パチンコ遊技機や、始動
入賞にもとづいて可変表示される図柄の停止図柄が所定
の図柄の組み合わせになると開放する所定の電動役物へ
の入賞があると所定の権利が発生または継続する第３種
パチンコ遊技機であっても、本発明を適用できる。

【０２１４】さらに、パチンコ遊技機に限られず、スロ
ット機等においても、何らかの動作をする電気部品が備
えられている場合などには本発明を適用することができ
る。

【０２１５】

【発明の効果】以上のように、本発明によれば、複数の
出力ポートにそれぞれアドレスが割り当てられ、電気部
品制御手段が、複数の出力ポートに出力されたデータを
クリアする出力ポートクリア処理を行うことが可能であ
り、出力ポートクリア処理では、クリアする出力ポート
のアドレスが所定のデータテーブルを参照することによ
って設定されるように構成したので、出力ポートのクリ
ア処理を迅速に行うことができるとともに、出力ポート
クリア処理に関するプログラム容量が削減される効果が
ある。

【０２１６】出力ポートクリア処理が電力供給停止時処
理で実行されるように構成されている場合には、各電気
部品の作動状態を、保存された遊技状態と矛盾しないよ
うにすることができる。

【０２１７】データテーブルに、出力ポートに設定され
るデータも格納されている場合には、ポートの割り当て
が変更されるような場合に、データテーブルを変更する
だけでよく、プログラムを変更する必要はない。

【０２１８】出力ポートクリア処理で、クリアデータを
出力ポートに出力する処理がポートの数に応じた回数繰
り返されるように構成されている場合には、ループ処理
によってプログラム容量を節減する効果を大きくするこ
とができる。

【０２１９】データテーブルに、クリアデータを出力す
る処理の繰り返し回数を示す回数データも格納されてい
る場合には、ポート数の増減があった場合に、データテ
ーブルを変更するだけでよく、プログラムを変更する必
要はない。

【０２２０】出力ポートクリア処理によって、制御に関
わる情報の出力データもクリアされるように構成されて
いる場合には、遊技機外部に出力される情報が、遊技機
における制御内容と一致することが保証される。

【０２２１】出力ポートクリア処理によって可変入賞球
装置の駆動が停止するように構成されている場合には、
可変入賞球装置が開放したままになるようなことはな
い。

【０２２２】出力ポートクリア処理によって、他の電気
部品制御手段へのコマンドデータもクリアされるように
構成されている場合には、コマンドデータの出力状態が
継続してしまうようなことはない。

【０２２３】電気部品制御手段が遊技の進行を制御する
遊技制御手段である場合には、特に、出力ポートの数が
多い制御手段において出力ポートクリア処理の効率化を
図ることができるので、処理の迅速化とプログラム容量
の削減の効果が大きい。

【０２２４】電気部品制御手段が、遊技媒体を払い出す
払出手段を制御する払出制御手段であって、出力ポート
クリア処理によって払出手段の駆動が停止するように構
成されている場合には、不要な払い出しがなされてしま
うことが効果的に防止される。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の裏面に設けられている各基
板を示す説明図である。

【図３】 パチンコ遊技機の機構盤を背面からみた背面
図である。

【図４】 機構板に設置されている中間ベースユニット
周りの構成を示す正面図である。

【図５】 球払出装置を示す分解斜視図である。

【図６】 遊技制御基板（主基板）の回路構成を示すブ
ロック図である。

【図７】 払出制御基板および球払出装置の構成要素な
どの賞球に関連する構成要素を示すブロック図である。

【図８】 電源基板の一構成例を示すブロック図であ
る。

【図９】 主基板におけるＣＰＵ周りの一構成例を示す
ブロック図である。

【図１０】 ＣＰＵの内部構成をより詳細に示すブロッ
ク図である。

【図１１】 出力ポートのビット割り当ての一例を示す
説明図である。

【図１２】 出力ポートのビット割り当ての一例を示す
説明図である。

【図１３】 入力ポートのビット割り当ての一例を示す
説明図である。

【図１４】 主基板におけるＣＰＵが実行するメイン処
理を示すフローチャートである。

【図１５】 バックアップフラグと遊技状態復旧処理を
実行するか否かとの関係の一例を示す説明図である。

【図１６】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図１７】 制御コマンドのコマンド形態の一例を示す
説明図である。

【図１８】 制御コマンドを構成する８ビットの制御信
号とＩＮＴ信号との関係を示すタイミング図である。

【図１９】 コマンド送信テーブルの一構成例を示す説
明図である。

【図２０】 遊技制御手段における電力供給停止時処理
を示すフローチャートである。

【図２１】 遊技制御手段における電力供給停止時処理
を示すフローチャートである。

【図２２】 遊技機の電源断時の電源低下やＮＭＩ割込
信号の様子を示すタイミング図である。

【図２３】 遊技状態復旧処理の一例を示すフローチャ
ートである。

【図２４】 電源監視および電源バックアップのための
払出制御用ＣＰＵ周りの一構成例を示すブロック図であ
る。

【図２５】 出力ポートのビット割り当ての一例を示す
説明図である。

【図２６】 入力ポートのビット割り当ての一例を示す
説明図である。

【図２７】 払出制御基板におけるＣＰＵが実行するメ
イン処理を示すフローチャートである。

【図２８】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図２９】 払出制御手段におけるＲＡＭの一構成例を
示す説明図である。

【図３０】 払出制御手段における電力供給停止時処理
を示すフローチャートである。

【図３１】 払出制御手段における電力供給停止時処理
を示すフローチャートである。

【図３２】 遊技制御手段における電力供給停止時処理
の他の例を示すフローチャートである。

【図３３】 クリアデータテーブルの一構成例を示す説
明図である。

【図３４】 データクリア処理を示すフローチャートで
ある。

【図３５】 払出制御手段における電力供給停止時処理
の他の例を示すフローチャートである。

【図３６】 クリアデータテーブルの一構成例を示す説
明図である。

【図３７】 データクリア処理を示すフローチャートで
ある。

【符号の説明】

３１ 遊技制御基板（主基板） ３７ 払出制御基板 ５４ ＲＯＭ ５５ ＲＡＭ ５６ ＣＰＵ ５７ Ｉ／Ｏポート ３７１ 払出制御用ＣＰＵ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１２年６月２６日（２０００．６．２
６）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 遊技機

Claims (10)

【特許請求の範囲】
1. 【請求項１】 遊技者が所定の遊技を行うことが可能な
   遊技機であって、 遊技機に設けられる電気部品を制御するための電気部品
   制御手段を含み、 前記電気部品制御手段が所定のデータを出力するための
   複数の出力ポートが設けられ、 前記複数の出力ポートにはそれぞれアドレスが割り当て
   られており、 前記電気部品制御手段は、前記複数の出力ポートに出力
   されたデータをクリアする出力ポートクリア処理を行う
   ことが可能であり、 前記出力ポートクリア処理では、クリアする出力ポート
   のアドレスが、所定のデータテーブルを参照することに
   よって設定されることを特徴とする遊技機。
2. 【請求項２】 電気部品制御手段は、遊技機への電力供
   給が停止する際に所定の電力供給停止時処理を行うこと
   が可能であり、 出力ポートクリア処理は、前記電力供給停止時処理で実
   行される請求項１記載の遊技機。
3. 【請求項３】 所定のデータテーブルには、出力ポート
   に設定されるデータも格納される請求項１または請求項
   ２記載の遊技機。
4. 【請求項４】 出力ポートクリア処理では、クリアデー
   タを出力ポートに出力する処理が、ポートの数に応じた
   回数繰り返される請求項１ないし請求項３記載の遊技
   機。
5. 【請求項５】 所定のデータテーブルには、クリアデー
   タを出力する処理の繰り返し回数を示す回数データも格
   納される請求項１ないし請求項４記載の遊技機。
6. 【請求項６】 出力ポートクリア処理によって、制御に
   関わる情報の出力データがクリアされる請求項１ないし
   請求項５記載の遊技機。
7. 【請求項７】 出力ポートクリア処理によって、可変入
   賞球装置の駆動が停止する請求項１ないし請求項６記載
   の遊技機。
8. 【請求項８】 複数の出力ポートには、他の電気部品制
   御手段に送出されるコマンドデータを出力するための出
   力ポートが含まれ、 出力ポートクリア処理によって、前記他の電気部品制御
   手段へのコマンドデータがクリアされる請求項１ないし
   請求項７記載の遊技機。
9. 【請求項９】 電気部品制御手段は、遊技の進行を制御
   する遊技制御手段である請求項１ないし請求項８記載の
   遊技機。
10. 【請求項１０】 電気部品制御手段は、遊技媒体を払い
    出す払出手段を制御する払出制御手段であり、 出力ポートクリア処理によって、前記払出手段の駆動が
    停止する請求項１ないし請求項６記載の遊技機。