JP2002028336A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 不測の電源断時等にそのときの制御状態を保
存するように構成されている遊技機において、ごく短時
間で復旧する電源の瞬断等が生じても制御に支障を来た
さないようにする。 【解決手段】 電源が断しそうになると、ＣＰＵは、所
定の状態保存を実行した後、出力ポートクリア処理を実
行し、システムリセットを待つ待機状態になる。そし
て、カウンタの値を１減算しつつ、カウンタの値が０に
なったか否か確認する。そして、カウンタの値が０にな
ったら、プログラムの先頭にジャンプする。プログラム
の実行が開始されると、遊技状態復旧処理が実行され、
遊技制御は、電源断信号発生時の状態に戻り、その状態
から遊技制御が続行される。電源がそのまま断したとき
にはカウンタがカウントアップすることなくＣＰＵ動作
が停止するが、電源が復旧した場合には、カウンタがカ
ウントアップするので、遊技制御を続行することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、本発明は、遊技者
の操作に応じて遊技が行われるパチンコ遊技機、コイン
遊技機、スロット機等の遊技機に関し、特に、遊技盤に
おける遊技領域において遊技者の操作に応じて遊技が行
われる遊技機に関する。

【０００２】

【従来の技術】遊技機の一例として、遊技球などの遊技
媒体を発射装置によって遊技領域に発射し、遊技領域に
設けられている入賞口などの入賞領域に遊技媒体が入賞
すると、所定個の賞球が遊技者に払い出されるものがあ
る。さらに、表示状態が変化可能な可変表示部が設けら
れ、可変表示部の表示結果があらかじめ定められた特定
の表示態様となった場合に所定の遊技価値を遊技者に与
えるように構成されたものがある。

【０００３】遊技価値とは、遊技機の遊技領域に設けら
れた可変入賞球装置の状態が打球が入賞しやすい遊技者
にとって有利な状態になることや、遊技者にとって有利
な状態となるための権利を発生させたりすることや、景
品遊技媒体払出の条件が成立しやすくなる状態になるこ
とである。

【０００４】特別図柄を表示する可変表示部を備えた第
１種パチンコ遊技機では、特別図柄を表示する可変表示
部の表示結果があらかじめ定められた特定の表示態様の
組合せとなることを、通常、「大当り」という。大当り
が発生すると、例えば、大入賞口が所定回数開放して打
球が入賞しやすい大当り遊技状態に移行する。そして、
各開放期間において、所定個（例えば１０個）の大入賞
口への入賞があると大入賞口は閉成する。そして、大入
賞口の開放回数は、所定回数（例えば１６ラウンド）に
固定されている。なお、各開放について開放時間（例え
ば２９．５秒）が決められ、入賞数が所定個に達しなく
ても開放時間が経過すると大入賞口は閉成する。また、
大入賞口が閉成した時点で所定の条件（例えば、大入賞
口内に設けられているＶゾーンへの入賞）が成立してい
ない場合には、大当り遊技状態は終了する。

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
確定的な、または一時的な表示結果が導出表示されてい
る可変表示部の表示態様が特定の表示態様の組合せとな
る表示条件を満たしている状態を「リーチ」という。そ
して、可変表示部に可変表示される識別情報の表示結果
が「大当り」となる条件を満たさない場合には「はず
れ」となり、可変表示状態は終了する。遊技者は、大当
りをいかにして発生させるかを楽しみつつ遊技を行う。

【０００６】そして、遊技球が遊技盤に設けられている
入賞口に遊技球が入賞すると、あらかじめ決められてい
る個数の賞球払出が行われる。遊技の進行は主基板に搭
載された遊技制御手段によって制御されるので、入賞に
もとづく賞球個数は、遊技制御手段によって決定され、
払出制御基板に送信される。なお、以下、遊技制御手段
およびその他の制御手段は、遊技機に設けられている各
種電気部品を制御するので、それらを電気部品制御手段
と呼ぶことがある。

【０００７】

【発明が解決しようとする課題】以上のように、遊技機
には、遊技制御手段を初めとする種々の電気部品制御手
段が搭載されている。一般に、各電気部品制御手段はマ
イクロコンピュータおよびその他の制御回路を含んだ構
成とされる。そのような電気部品制御手段におけるマイ
クロコンピュータは、一般に、電源電圧が立ち上がると
初期化処理を行い初期状態から制御を開始する。する
と、停電等の不測の電源断生じ、その後、電源復旧する
と初期状態に戻ってしまうので、遊技者が得た遊技価値
等が消滅してしまう等の問題が生ずることがある。その
ような問題が生じないようにするには、電源電圧値の低
下に伴なって発生される所定の信号に応じて遊技制御を
中断し、そのときの遊技状態を、遊技機に対する電力供
給停止中でも電源バックアップされている記憶手段（バ
ックアップ記憶手段）に保存し、電力供給が完全に停止
するのを待つように制御すればよい。そのような遊技機
は、記憶手段に遊技状態が保存されている状態で電力供
給が再開されたら、保存されている遊技状態にもとづい
て遊技を再開するので、遊技者に不利益が与えられるこ
とが防止される。

【０００８】しかし、電源の瞬断等によって極めて短い
期間電源電圧が低下したような場合には、電源電圧は直
ちに復旧する。そのような場合、マイクロコンピュータ
の制御が、電力供給が完全に停止するのを待つ状態から
抜けきらないことも考えられる。すなわち、遊技機への
電力供給は平常時の状態になっているにもかかわらず、
遊技機制御が平常時の状態に戻らないことも考えられ
る。

【０００９】そこで、本発明は、不測の電源断時等にそ
のときの制御状態を保存するように構成されている遊技
機において、ごく短時間で復旧する電源の瞬断等が生じ
ても制御に支障を来すことのない遊技機を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】本発明による遊技機は、
遊技者が所定の遊技を行うことが可能な遊技機であっ
て、遊技機に設けられる電気部品を制御するための電気
部品制御手段と、遊技機への電力供給が停止しても電気
部品制御手段の記憶内容を保持可能な記憶保持手段と、
遊技機で使用される所定の電源の状態を監視する電源監
視手段とを備え、電気部品制御手段が、電源監視手段に
よって所定の電源の状態があらかじめ定められた所定の
状態となったことが検出された場合に、制御状態の保存
に関わる電力供給停止時処理を行った後に待機状態にな
り、電気部品制御手段が、電力供給停止時処理の実行後
の所定期間経過後に電力供給が停止していない場合に待
機状態から復帰させるための復帰手段を含むことを特徴
とする。

【００１１】電気部品制御手段が、待機状態で所定時間
を計測するためのタイマ処理を行い、復帰手段が、タイ
マ処理によって所定期間が経過したら待機状態から復帰
させる処理を行うように構成されていてもよい。

【００１２】復帰手段はウォッチドッグタイマ回路を含
み、ウォッチドッグタイマ回路が、所定期間に相当する
間信号が入力されない場合に電気部品制御手段に対して
待機状態から復帰させるための復帰信号を出力するよう
に構成されていてもよい。

【００１３】復帰信号は、例えば電気部品制御手段のリ
セット信号入力部に入力される。

【００１４】所定期間は、少なくとも、遊技機への電力
供給が絶たれた場合に、電気部品制御手段が待機状態に
入ってから電気部品制御手段が動作不能な状態となるま
での時間以上であることが好ましい。

【００１５】電気部品制御手段として遊技の進行を制御
する遊技制御手段と遊技媒体の払出制御を行う払出制御
手段とがある場合、復帰信号が、遊技制御手段よりも先
に払出制御手段に対して出力されるように構成されてい
てもよい。

【００１６】電気部品制御手段が搭載された電気部品制
御基板とは別個に、各電気部品制御基板で用いられる電
圧を作成する電源基板を備え、電気部品制御手段として
記憶保持手段によって記憶内容が保持されるものと保持
されないものとがあり、電源基板に、各電気部品制御手
段の起動順序を制御する起動順序制御手段が搭載されて
いるように構成されていてもよい。

【００１７】起動順序制御手段が、各電気部品制御手段
へのリセット信号の出力順序を制御することによって起
動順序を制御するように構成されていてもよい。

【００１８】電気部品制御手段として遊技の進行を制御
する遊技制御手段と遊技制御手段からの制御信号に応じ
て電気部品を制御する他の電気部品制御手段とを備え、
起動順序制御手段が、遊技制御手段を最後に起動するよ
うに構成されていてもよい。

【００１９】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図である。なお、ここで
は、遊技機の一例としてパチンコ遊技機を示すが、本発
明はパチンコ遊技機に限られず、例えばコイン遊技機や
スロット機等であってもよい。

【００２０】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた遊技球を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００２１】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部（特別図柄表示装
置）９と７セグメントＬＥＤによる普通図柄表示器（普
通図柄表示装置）１０とを含む可変表示装置８が設けら
れている。可変表示部９には、例えば「左」、「中」、
「右」の３つの図柄表示エリアがある。可変表示装置８
の側部には、打球を導く通過ゲート１１が設けられてい
る。通過ゲート１１を通過した打球は、玉出口１３を経
て始動入賞口１４の方に導かれる。通過ゲート１１と玉
出口１３との間の通路には、通過ゲート１１を通過した
打球を検出するゲートスイッチ１２がある。また、始動
入賞口１４に入った入賞球は、遊技盤６の背面に導か
れ、始動口スイッチ１７によって検出される。また、始
動入賞口１４の下部には開閉動作を行う可変入賞球装置
１５が設けられている。可変入賞球装置１５は、ソレノ
イド１６によって開状態とされる。

【００２２】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶ入賞スイッチ
２２で検出される。また、開閉板２０からの入賞球はカ
ウントスイッチ２３で検出される。可変表示装置８の下
部には、始動入賞口１４に入った入賞球数を表示する４
個の表示部を有する始動入賞記憶表示器１８が設けられ
ている。この例では、４個を上限として、始動入賞があ
る毎に、始動入賞記憶表示器１８は点灯している表示部
を１つずつ増やす。そして、可変表示部９の可変表示が
開始される毎に、点灯している表示部を１つ減らす。

【００２３】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球のそれぞれの入賞口１９，２４への入
賞は、対応して設けられている入賞口スイッチ１９ａ，
１９ｂ，２４ａ，２４ｂによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００２４】そして、この例では、一方のスピーカ２７
の近傍に、賞球残数があるときに点灯する賞球ランプ５
１が設けられ、他方のスピーカ２７の近傍に、補給球が
切れたときに点灯する球切れランプ５２が設けられてい
る。さらに、図１には、パチンコ遊技機１に隣接して設
置され、プリペイドカードが挿入されることによって球
貸しを可能にするカードユニット５０も示されている。

【００２５】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００２６】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、普通図柄表示器１０の表示
数字が連続的に変化する状態になる。また、打球が始動
入賞口１４に入り始動口スイッチ１７で検出されると、
図柄の変動を開始できる状態であれば、可変表示部９内
の図柄が回転を始める。図柄の変動を開始できる状態で
なければ、始動入賞記憶を１増やす。

【００２７】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶ入賞スイッチ２２で検出され
ると、継続権が発生し開閉板２０の開放が再度行われ
る。継続権の発生は、所定回数（例えば１５ラウンド）
許容される。

【００２８】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、普通図柄表示器１０における停止図柄が所定
の図柄（当り図柄＝小当り図柄）である場合に、可変入
賞球装置１５が所定時間だけ開状態になる。さらに、高
確率状態では、普通図柄表示器１０における停止図柄が
当り図柄になる確率が高められるとともに、可変入賞球
装置１５の開放時間と開放回数が高められる。

【００２９】次に、パチンコ遊技機１の裏面に配置され
ている各基板について説明する。図２に示すように、パ
チンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部
に玉貯留タンク３８が設けられ、パチンコ遊技機１が遊
技機設置島に設置された状態でその上方から遊技球が球
貯留タンク３８に供給される。球貯留タンク３８内の遊
技球は、誘導樋３９を通って賞球ケース４０Ａで覆われ
る球払出装置に至る。

【００３０】遊技機裏面側では、可変表示部９を制御す
る可変表示制御ユニット２９、遊技制御用マイクロコン
ピュータ等が搭載された遊技制御基板（主基板）３１が
設置されている。また、球払出制御を行う払出制御用マ
イクロコンピュータ等が搭載された払出制御基板３７、
およびモータの回転力を利用して打球を遊技領域７に発
射する打球発射装置が設置されている。さらに、装飾ラ
ンプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８
ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に
信号を送るためのランプ制御基板３５、スピーカ２７か
らの音声発生を制御するための音声制御基板７０および
打球発射装置を制御するための発射制御基板９１も設け
られている。

【００３１】さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１
２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電
源基板９１０が設けられ、上方には、各種情報を遊技機
外部に出力するための各端子を備えたターミナル基板１
６０が設置されている。ターミナル基板１６０には、少
なくとも、球切れ検出スイッチの出力を導入して外部出
力するための球切れ用端子、賞球個数信号を外部出力す
るための賞球用端子および球貸し個数信号を外部出力す
るための球貸し用端子が設けられている。また、中央付
近には、主基板３１からの各種情報を遊技機外部に出力
するための各端子を備えた情報端子盤３４が設置されて
いる。なお、図２には、ランプ制御基板３５および音声
制御基板７０からの信号を、枠側に設けられている遊技
効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞
球ランプ５１および球切れランプ５２に供給するための
電飾中継基板Ａ７７が示されているが、信号中継の必要
に応じて他の中継基板も設けられる。

【００３２】図３はパチンコ遊技機１の機構板を背面か
らみた背面図である。球貯留タンク３８に貯留された玉
は誘導樋３９を通り、図３に示されるように、球切れ検
出器（球切れスイッチ）１８７ａ，１８７ｂを通過して
球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至
る。球切れスイッチ１８７ａ，１８７ｂは遊技球通路内
の遊技球の有無を検出するスイッチであるが、球タンク
３８内の補給球の不足を検出する球切れ検出スイッチ１
６７も設けられている。以下、球切れスイッチ１８７
ａ，１８７ｂを、球切れスイッチ１８７と表現すること
がある。

【００３３】球払出装置９７から払い出された遊技球
は、連絡口４５を通ってパチンコ遊技機１の前面に設け
られている打球供給皿３に供給される。連絡口４５の側
方には、パチンコ遊技機１の前面に設けられている余剰
玉受皿４に連通する余剰玉通路４６が形成されている。

【００３４】入賞にもとづく景品球が多数払い出されて
打球供給皿３が満杯になり、ついには遊技球が連絡口４
５に到達した後さらに遊技球が払い出されると遊技球
は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さ
らに遊技球が払い出されると、感知レバー４７が満タン
スイッチ４８を押圧して満タンスイッチ４８がオンす
る。その状態では、球払出装置９７内のステッピングモ
ータの回転が停止して球払出装置９７の動作が停止する
とともに打球発射装置の駆動も停止する。

【００３５】次に、機構板３６に設置されている中間ベ
ースユニットの構成について説明する。中間ベースユニ
ットには、球供給樋１８６ａ，１８６ｂや球払出装置９
７が設置される。図４に示すように、中間ベースユニッ
トの上下には連結凹突部１８２が形成されている。連結
凹突部１８２は、中間ベースユニットと機構板３６の上
部ベースユニットおよび下部ベースユニットを連結固定
するものである。

【００３６】中間ベースユニットの上部には通路体１８
４が固定されている。そして、通路体１８４の下部に球
払出装置９７が固定されている。通路体１８４は、カー
ブ樋１７４（図３参照）によって流下方向を左右方向に
変換された２列の遊技球を流下させる払出球通路１８６
ａ，１８６ｂを有する。払出球通路１８６ａ，１８６ｂ
の上流側には、球切れスイッチ１８７ａ，１８７ｂが設
置されている。球切れスイッチ１８７ａ，１８７ｂは、
払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出
するものであって、球切れスイッチ１８７ａ，１８７ｂ
が遊技球を検出しなくなると球払出装置９７における払
出モータ（図４において図示せず）の回転を停止して球
払出が不動化される。

【００３７】なお、球切れスイッチ１８７ａ，１８７ｂ
は、払出球通路１８６ａ，１８６ｂに２７〜２８個程度
の遊技球が存在することを検出できるような位置に係止
片１８８によって係止されている。すなわち、球切れス
イッチ１８７ａ，１８７ｂは、賞球の一単位の最大払出
量（この実施の形態では１５個）および球貸しの一単位
の最大払出量（この実施の形態では１００円：２５個）
以上が確保されていることが確認できるような位置に設
置されている。

【００３８】通路体１８４の中央部は、内部を流下する
遊技球の球圧を弱めるように、左右に湾曲する形状に形
成されている。そして、払出球通路１８６ａ，１８６ｂ
の間に止め穴１８９が形成されている。止め穴１８９の
裏面は中間ベースユニットに設けられている取付ボスが
はめ込まれる。その状態で止めねじがねじ止めされて、
通路体１８４は中間ベースユニットに固定される。な
お、ねじ止めされる前に、中間ベースユニットに設けら
れている係止突片１８５によって通路体１８４の位置合
わせを行えるようになっている。

【００３９】通路体１８４の下方には、球払出装置９７
に遊技球を供給するとともに故障時等には球払出装置９
７への遊技球の供給を停止する球止め装置１９０が設け
られている。球止め装置１９０の下方に設置される球払
出装置９７は、直方体状のケース１９８の内部に収納さ
れている。ケース１９８の左右４箇所には突部が設けら
れている。各突部が中間ベースユニットに設けられてい
る位置決め突片に係った状態で、中間ベースユニットの
下部に設けられている弾性係合片にケース１９８の下端
がはめ込まれる。

【００４０】図５は球払出装置９７の分解斜視図であ
る。球払出装置９７の構成および作用について図５を参
照して説明する。この実施形態における球払出装置９７
は、ステッピングモータ（払出モータ）２８９がスクリ
ュー２８８を回転させることによりパチンコ玉を１個ず
つ払い出す。なお、球払出装置９７は、入賞にもとづく
景品球だけでなく、貸し出すべき遊技球も払い出す。

【００４１】図５に示すように、球払出装置９７は、２
つのケース１９８ａ，１９８ｂを有する。それぞれのケ
ース１９８ａ，１９８ｂの左右２箇所に、球払出装置９
７の設置位置上部に設けられた位置決め突片に当接され
る係合突部２８０が設けられている。また、それぞれの
ケース１９８ａ，１９８ｂには、球供給路２８１ａ，２
８１ｂが形成されている。球供給路２８１ａ，２８１ｂ
は湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，
２８２ｂの終端の下方には、球送り水平路２８４ａ，２
８４ｂが形成されている。さらに、球送り水平路２８４
ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形
成されている。

【００４２】球供給路２８１ａ，２８１ｂ、球送り水平
路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂ
は、ケース１９８ａ，１９８ｂをそれぞれ前後に区画す
る区画壁２９５ａ，２９５ｂの前方に形成されている。
また、区画壁２９５ａ，２９５ｂの前方において、玉圧
緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込
まれる。玉圧緩衝部材２８５は、球払出装置９７に供給
される玉を左右側方に振り分けて球供給路２８１ａ，２
８１ｂに誘導する。

【００４３】また、玉圧緩衝部材２８５の下部には、発
光素子（ＬＥＤ）２８６と受光素子（図示せず）とによ
る払出モータ位置センサが設けられている。発光素子２
８６と受光素子とは、所定の間隔をあけて設けられてい
る。そして、この間隔内に、スクリュー２８８の先端が
挿入されるようになっている。なお、玉圧緩衝部材２８
５は、ケース１９８ａ，１９８ｂが張り合わされたとき
に、完全にその内部に収納固定される。

【００４４】球送り水平路２８４ａ，２８４ｂには、払
出モータ２８９によって回転させられるスクリュー２８
８が配置されている。払出モータ２８９はモータ固定板
２９０に固定され、モータ固定板２９０は、区画壁２９
５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２
９１ｂにはめ込まれる。その状態で払出モータ２８９の
モータ軸が区画壁２９５ａ，２９５ｂの前方に突出する
ので、その突出の前方にスクリュー２８８が固定され
る。スクリュー２８８の外周には、払出モータ２８９の
回転によって球送り水平路２８４ａ，２８４ｂに載置さ
れた遊技球を前方に移動させるための螺旋突起２８８ａ
が設けられている。

【００４５】そして、スクリュー２８８の先端には、発
光素子２８６を収納するように凹部が形成され、その凹
部の外周には、２つの切欠部２９２が互いに１８０度離
れて形成されている。従って、スクリュー２８８が１回
転する間に、発光素子２８６からの光は、切欠部２９２
を介して受光素子で２回検出される。

【００４６】つまり、発光素子２８６と受光素子とによ
る払出モータ位置センサは、スクリュー２８８を定位置
で停止するためのものであり、かつ、払出動作が行われ
た旨を検出するものである。なお、発光素子２８６、受
光素子および払出モータ２８９からの配線は、まとめら
れてケース１９８ａ，１９８ｂの後部下方に形成された
引出穴から外部に引き出されコネクタに結線される。

【００４７】遊技球が球送り水平路２８４ａ，２８４ｂ
に載置された状態において、払出モータ２８９が回転す
ると、スクリュー２８８の螺旋突起２８８ａによって、
遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に
向かって移動する。そして、遂には、球送り水平路２８
４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂ
に落下する。このとき、左右の球送り水平路２８４ａ，
２８４ｂからの落下は交互に行われる。すなわち、スク
リュー２８８が半回転する毎に一方から１個の遊技球が
落下する。従って、１個の遊技球が落下する毎に、発光
素子２８６からの光が受光素子によって検出される。

【００４８】図４に示すように、球払出装置９７の下方
には、球振分部材３１１が設けられている。球振分部材
３１１は、振分ソレノイド３１０によって駆動される。
例えば、ソレノイド３１０のオン時には、球振分部材３
１１は右側に倒れ、オフ時には左側に倒れる。振分ソレ
ノイド３１０の下方には、近接スイッチによる賞球カウ
ントスイッチ３０１Ａおよび球貸しカウントスイッチ３
０１Ｂが設けられている。入賞にもとづく賞球時には、
球振分部材３１１は右側に倒れ、球排出路２８３ａ，２
８３ｂからの玉はともに賞球カウントスイッチ３０１Ａ
を通過する。また、球貸し時には、球振分部材３１１は
左側に倒れ、球排出路２８３ａ，２８３ｂからの玉はと
もに球貸しカウントスイッチ３０１Ｂを通過する。従っ
て、球払出装置９７は、賞球時と球貸し時とで払出流下
路を切り替えて、所定数の遊技媒体の払出を行うことが
できる。

【００４９】このように、球振分部材３１１を設けるこ
とによって、２条の玉流路を落下してきた玉は、賞球カ
ウントスイッチ３０１Ａと球貸しカウントスイッチ３０
１Ｂとのうちのいずれか一方しか通過しない。従って、
賞球であるのか球貸しであるのかの判断をすることな
く、賞球カウントスイッチ３０１Ａと球貸しカウントス
イッチ３０１Ｂの検出出力から、直ちに賞球数または球
貸し数を把握することができる。

【００５０】なお、この実施の形態では、電気的駆動源
の駆動によって遊技球を払い出す球払出装置として、ス
テッピングモータの回転によって遊技球が払い出される
球払出装置９７を用いることにするが、その他の駆動源
によって遊技球を送り出す構造の球払出装置を用いても
よいし、電気的駆動源の駆動によってストッパを外し遊
技球の自重によって払い出しがなされる構造の球払出装
置を用いてもよい。また、この実施の形態では、球払出
装置９７は賞球にもとづく景品球と貸出要求にもとづく
貸し球の双方を払い出すが、それぞれについて払出装置
が設けられていてもよい。

【００５１】図６は、主基板３１における回路構成の一
例を示すブロック図である。なお、図６には、払出制御
基板３７、ランプ制御基板３５、音声制御基板７０、発
射制御基板９１および図柄制御基板８０も示されてい
る。主基板３１には、プログラムに従ってパチンコ遊技
機１を制御する基本回路５３と、ゲートスイッチ１２、
始動口スイッチ１７、Ｖ入賞スイッチ２２、カウントス
イッチ２３、入賞口スイッチ１９ａ，１９ｂ，２４ａ，
２４ｂ、満タンスイッチ４８、球切れスイッチ１８７お
よび賞球カウントスイッチ３０１Ａからの信号を基本回
路５３に与えるスイッチ回路５８と、可変入賞球装置１
５を開閉するソレノイド１６、開閉板２０を開閉するソ
レノイド２１および大入賞口内の経路を切り換えるため
のソレノイド２１Ａを基本回路５３からの指令に従って
駆動するソレノイド回路５９とが搭載されている。

【００５２】なお、図６には示されていないが、カウン
トスイッチ短絡信号もスイッチ回路５８を介して基本回
路５３に伝達される。

【００５３】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
の情報出力信号をホールコンピュータ等の外部機器に対
して出力する情報出力回路６４が搭載されている。

【００５４】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる記憶手段の一例であるＲＡＭ５５、プログラムに従
って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５
７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５
５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５
６は、１チップマイクロコンピュータである。なお、１
チップマイクロコンピュータは、少なくともＲＡＭ５５
が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポー
ト部５７は外付けであっても内蔵されていてもよい。

【００５５】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００５６】この実施の形態では、電源基板９１０から
主基板３１に対して、ローレベルがリセット状態を示す
リセット信号、ローアクティブの復帰信号およびローア
クティブの電源断信号も入力される。リセット信号と復
帰信号とはＡＮＤ回路１６１に入力され、ＡＮＤ回路１
６１の出力がＣＰＵ５６のリセット端子に入力される。
また、電源断信号は、ＣＰＵ５６のマスク不能割込（Ｎ
ＭＩ）端子に入力される。さらに、図６には明示されて
いないが、ＲＡＭ（ＣＰＵ内蔵ＲＡＭであってもよ
い。）５５の少なくとも一部は、電源基板９１０におい
て作成されるバックアップ電源よって、バックアップさ
れている。すなわち、遊技機に対する電力供給が停止し
ても、所定期間は、ＲＡＭ５５の少なくとも一部の内容
は保存される。

【００５７】なお、この実施の形態では、ランプ制御基
板３５に搭載されているランプ制御手段が、遊技盤に設
けられている始動記憶表示器１８、ゲート通過記憶表示
器４１および装飾ランプ２５の表示制御を行うととも
に、枠側に設けられている遊技効果ランプ・ＬＥＤ２８
ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れラン
プ５２の表示制御を行う。また、特別図柄を可変表示す
る可変表示部９および普通図柄を可変表示する普通図柄
表示器１０の表示制御は、図柄制御基板８０に搭載され
ている表示制御手段によって行われる。

【００５８】図７は、払出制御基板３７および球払出装
置９７の構成要素などの払出に関連する構成要素を示す
ブロック図である。図７に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート部５７に入力される。満タンスイッチ
４８は、余剰球受皿４の満タンを検出するスイッチであ
る。また、球切れスイッチ１８７（１８７ａ，１８７
ｂ）からの検出信号も、中継基板７２および中継基板７
１を介して主基板３１のＩ／Ｏポート部５７に入力され
る。

【００５９】主基板３１のＣＰＵ５６は、球切れスイッ
チ１８７からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ４８からの検出信号が満タン状
態を示していると、払出禁止を指示する払出制御コマン
ドを送出する。払出禁止を指示する払出制御コマンドを
受信すると、払出制御基板３７の払出制御用ＣＰＵ３７
１は球払出処理を停止する。

【００６０】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号は、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート部５７に入力されるとと
もに、中継基板７２を介して払出制御基板３７の入力ポ
ート３７２ｂに入力される。賞球カウントスイッチ３０
１Ａは、球払出装置９７の払出機構部分に設けられ、実
際に払い出された賞球払出球を検出する。

【００６１】入賞があると、払出制御基板３７には、主
基板３１の出力ポート（ポート０，１）５７０，５７１
から賞球個数を示す払出制御コマンドが入力される。出
力ポート（出力ポート１）５７１は８ビットのデータを
出力し、出力ポート５７０は１ビットのストローブ信号
（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コ
マンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポ
ート３７２ａに入力される。ＩＮＴ信号は、入力バッフ
ァ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込
端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ
／Ｏポート３７２ａを介して払出制御コマンドを入力
し、払出制御コマンドに応じて球払出装置９７を駆動し
て賞球払出を行う。なお、この実施の形態では、払出制
御用ＣＰＵ３７１は、１チップマイクロコンピュータで
あり、少なくともＲＡＭが内蔵されている。

【００６２】また、主基板３１において、出力ポート５
７０，５７１の外側にバッファ回路６２０，６８Ａが設
けられている。バッファ回路６２０，６８Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、払出制御基板３７から主基板３１に信号が与えら
れる可能性がある信号ラインをさらに確実になくすこと
ができる。なお、バッファ回路６２０，６８Ａの出力側
にノイズフィルタを設けてもよい。

【００６３】払出制御用ＣＰＵ３７１は、出力ポート３
７２ｃを介して、貸し球数を示す球貸し個数信号をター
ミナル基板１６０に出力する。さらに、出力ポート３７
２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号
を出力する。

【００６４】さらに、払出制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して球貸しカウントスイ
ッチ３０１Ｂからの検出信号が入力される。球貸しカウ
ントスイッチ３０１Ｂは、球払出装置９７の払出機構部
分に設けられ、実際に払い出された貸し球を検出する。
払出制御基板３７からの払出モータ２８９への駆動信号
はあ、出力ポート３７２ｃおよび中継基板７２を介して
球払出装置９７の払出機構部分における払出モータ２８
９に伝えられ、振分ソレノイド３１０への駆動信号は、
出力ポート３７２ｅおよび中継基板７２を介して球払出
装置９７の払出機構部分における振分ソレノイド３１０
に伝えられる。

【００６５】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。

【００６６】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が払出制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が払出制御基板３７を介して
与えられる。カードユニット５０と払出制御基板３７の
間では、接続信号（ＶＬ信号）、ユニット操作信号（Ｂ
ＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し
完了信号（ＥＸＳ信号）およびパチンコ機動作信号（Ｐ
ＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３
７２ｅを介してやりとりされる。

【００６７】パチンコ遊技機１の電源が投入されると、
払出制御基板３７の払出制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。また、カード
ユニット制御用マイクロコンピュータは、ＶＬ信号を出
力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状
態により接続状態／未接続状態を判定する。カードユニ
ット５０においてカードが受け付けられ、球貸しスイッ
チが操作され球貸しスイッチ信号が入力されると、カー
ドユニット制御用マイクロコンピュータは、払出制御基
板３７にＢＲＤＹ信号を出力する。この時点から所定の
遅延時間が経過すると、カードユニット制御用マイクロ
コンピュータは、払出制御基板３７にＢＲＱ信号を出力
する。

【００６８】そして、払出制御基板３７の払出制御用Ｃ
ＰＵ３７１は、カードユニット５０に対するＥＸＳ信号
を立ち上げ、カードユニット５０からのＢＲＱ信号の立
ち下がりを検出すると、払出モータ２８９を駆動し、所
定個の貸し球を遊技者に払い出す。このとき、振分ソレ
ノイド３１０は駆動状態とされている。すなわち、球振
分部材３１１を球貸し側に向ける。そして、払出が完了
したら、払出制御用ＣＰＵ３７１は、カードユニット５
０に対するＥＸＳ信号を立ち下げる。その後、カードユ
ニット５０からのＢＲＤＹ信号がオン状態でなければ、
賞球払出制御を実行する。

【００６９】以上のように、カードユニット５０からの
信号は全て払出制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。また、カードユニッ
ト５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板
３７から供給される。

【００７０】この実施の形態では、電源基板９１０から
払出制御基板３７に対して、リセット信号、復帰信号お
よび電源断信号も入力される。リセット信号と復帰信号
とはＡＮＤ回路３８５に入力され、ＡＮＤ回路３８５の
出力が払出制御用ＣＰＵ３７１のリセット端子に入力さ
れる。また、電源断信号は、払出制御用ＣＰＵ３７１の
マスク不能割込（ＮＭＩ）端子に入力される。さらに、
払出制御基板３７に存在するＲＡＭ（ＣＰＵ内蔵ＲＡＭ
であってもよい。）の少なくとも一部は、電源基板９１
０において作成されるバックアップ電源によって、バッ
クアップされている。すなわち、遊技機に対する電力供
給が停止しても、所定期間は、ＲＡＭの少なくとも一部
の内容は保存される。

【００７１】なお、この実施の形態では、カードユニッ
ト５０が遊技機とは別体として遊技機に隣接して設置さ
れている場合を例にするが、カードユニット５０は遊技
機と一体化されていてもよい。また、コイン投入に応じ
てその金額に応じた遊技球が貸し出されるような場合で
も本発明を適用できる。

【００７２】図８は、図柄制御基板８０内の回路構成
を、可変表示部９の一実現例であるＬＣＤ（液晶表示装
置）８２、可変表示器１０、主基板３１の出力ポート
（ポート０，２）５７０，５７２および出力バッファ回
路６２０，６２Ａとともに示すブロック図である。出力
ポート（出力ポート２）５７２からは８ビットのデータ
が出力され、出力ポート５７０からは１ビットのストロ
ーブ信号（ＩＮＴ信号）が出力される。

【００７３】図８に示すように、表示制御用ＣＰＵ１０
１には、電源基板９１０からリセット信号が供給されて
いる。リセット信号がローレベルであると表示制御用Ｃ
ＰＵ１０１はリセット状態となり、リセット信号がハイ
レベルになると表示制御用ＣＰＵ１０１は動作可能状態
になる。

【００７４】表示制御用ＣＰＵ１０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、主
基板３１からノイズフィルタ１０７および入力バッファ
回路１０５Ｂを介してＩＮＴ信号が入力されると、入力
バッファ回路１０５Ａを介して表示制御コマンドを受信
する。入力バッファ回路１０５Ａ，１０５Ｂとして、例
えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使
用することができる。なお、表示制御用ＣＰＵ１０１が
Ｉ／Ｏポートを内蔵していない場合には、入力バッファ
回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との
間に、Ｉ／Ｏポートが設けられる。

【００７５】そして、表示制御用ＣＰＵ１０１は、受信
した表示制御コマンドに従って、ＬＣＤ８２に表示され
る画面の表示制御を行う。具体的には、表示制御コマン
ドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３
は、キャラクタＲＯＭ８６から必要なデータを読み出
す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８
２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信
号および同期信号をＬＣＤ８２に出力する。

【００７６】なお、図８には、ＶＤＰ１０３をリセット
するためのリセット回路８３、ＶＤＰ１０３に動作クロ
ックを与えるための発振回路８５、および使用頻度の高
い画像データを格納するキャラクタＲＯＭ８６も示され
ている。キャラクタＲＯＭ８６に格納される使用頻度の
高い画像データとは、例えば、ＬＣＤ８２に表示される
人物、動物、または、文字、図形もしくは記号等からな
る画像などである。

【００７７】入力バッファ回路１０５Ａ，１０５Ｂは、
主基板３１から図柄制御基板８０へ向かう方向にのみ信
号を通過させることができる。従って、図柄制御基板８
０側から主基板３１側に信号が伝わる余地はない。すな
わち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポ
ートともに不可逆性情報入力手段を構成する。図柄制御
基板８０内の回路に不正改造が加えられても、不正改造
によって出力される信号が主基板３１側に伝わることは
ない。

【００７８】なお、出力ポート５７０，５７２の出力を
そのまま図柄制御基板８０に出力してもよいが、単方向
にのみ信号伝達可能な出力バッファ回路６２０，６２Ａ
を設けることによって、主基板３１から図柄制御基板８
０への一方向性の信号伝達をより確実にすることができ
る。すなわち、出力バッファ回路６２０，６２Ａは、出
力ポートともに不可逆性情報出力手段を構成する。

【００７９】また、高周波信号を遮断するノイズフィル
タ１０７として、例えば３端子コンデンサやフェライト
ビーズが使用されるが、ノイズフィルタ１０７の存在に
よって、表示制御コマンドに基板間でノイズが乗ったと
しても、その影響は除去される。なお、主基板３１のバ
ッファ回路６２０，６２Ａの出力側にもノイズフィルタ
を設けてもよい。

【００８０】図９は、主基板３１およびランプ制御基板
３５における信号送受信部分を示すブロック図である。
この実施の形態では、遊技領域７の外側に設けられてい
る遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８
ｃと遊技盤に設けられている装飾ランプ２５の点灯／消
灯と、賞球ランプ５１および球切れランプ５２の点灯／
消灯とを示すランプ制御コマンドが主基板３１からラン
プ制御基板３５に出力される。また、始動記憶表示器１
８およびゲート通過記憶表示器４１の点灯個数を示すラ
ンプ制御コマンドも主基板３１からランプ制御基板３５
に出力される。

【００８１】ランプ制御用ＣＰＵ３５１には、電源基板
９１０からリセット信号が供給されている。リセット信
号がローレベルであるとランプ制御用ＣＰＵ３５１はリ
セット状態となり、リセット信号がハイレベルになると
ランプ制御用ＣＰＵ３５１は動作可能状態になる。

【００８２】図９に示すように、ランプ制御に関するラ
ンプ制御コマンドは、基本回路５３におけるＩ／Ｏポー
ト部５７の出力ポート（出力ポート０，３）５７０，５
７３から出力される。出力ポート（出力ポート３）５７
３は８ビットのデータを出力し、出力ポート５７０は１
ビットのＩＮＴ信号を出力する。ランプ制御基板３５に
おいて、主基板３１からの制御コマンドは、入力バッフ
ァ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ
３５１に入力する。なお、ランプ制御用ＣＰＵ３５１が
Ｉ／Ｏポートを内蔵していない場合には、入力バッファ
回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１と
の間に、Ｉ／Ｏポートが設けられる。

【００８３】ランプ制御基板３５において、ランプ制御
用ＣＰＵ３５１は、各制御コマンドに応じて定義されて
いる遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２
８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、
遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８
ｃ、装飾ランプ２５に対して点灯／消灯信号を出力す
る。点灯／消灯信号は、遊技効果ＬＥＤ２８ａ、遊技効
果ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力され
る。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ
３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されてい
る。

【００８４】主基板３１において、ＣＰＵ５６は、ＲＡ
Ｍ５５の記憶内容に未払出の賞球残数があるときに賞球
ランプ５１の点灯を指示する制御コマンドを出力し、前
述した遊技盤裏面の払出球通路１８６ａ，１８６ｂの上
流に設置されている球切れスイッチ１８７ａ，１８７ｂ
（図３参照）が遊技球を検出しなくなると球切れランプ
５２の点灯を指示する制御コマンドを出力する。ランプ
制御基板３５において、各制御コマンドは、入力バッフ
ァ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ
３５１に入力する。ランプ制御用ＣＰＵ３５１は、それ
らの制御コマンドに応じて、賞球ランプ５１および球切
れランプ５２を点灯／消灯する。なお、点灯／消灯パタ
ーンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは
外付けＲＯＭに記憶されている。

【００８５】さらに、ランプ制御用ＣＰＵ３５１は、制
御コマンドに応じて始動記憶表示器１８およびゲート通
過記憶表示器４１に対して点灯／消灯信号を出力する。

【００８６】入力バッファ回路３５５Ａ，３５５Ｂとし
て、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４
０，７４ＨＣ１４が用いられる。入力バッファ回路３５
５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５
へ向かう方向にのみ信号を通過させることができる。従
って、ランプ制御基板３５側から主基板３１側に信号が
伝わる余地はない。たとえ、ランプ制御基板３５内の回
路に不正改造が加えられても、不正改造によって出力さ
れる信号がメイン基板３１側に伝わることはない。な
お、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノ
イズフィルタを設けてもよい。

【００８７】また、主基板３１において、出力ポート５
７０，５７３の外側にバッファ回路６２０，６３Ａが設
けられている。バッファ回路６２０，６３Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、ランプ制御基板７０から主基板３１に信号が与え
られる可能性がある信号ラインをさらに確実になくすこ
とができる。なお、バッファ回路６２０，６３Ａの出力
側にノイズフィルタを設けてもよい。

【００８８】図１０は、主基板３１における音声制御コ
マンドの信号送信部分および音声制御基板７０の構成例
を示すブロック図である。この実施の形態では、遊技進
行に応じて、遊技領域７の外側に設けられているスピー
カ２７の音声出力を指示するための音声制御コマンド
が、主基板３１から音声制御基板７０に出力される。

【００８９】音声制御用ＣＰＵ７０１には、電源基板９
１０からリセット信号が供給されている。リセット信号
がローレベルであると音声制御用ＣＰＵ７０１はリセッ
ト状態となり、リセット信号がハイレベルになると音声
制御用ＣＰＵ７０１は動作可能状態になる。

【００９０】図１０に示すように、音声制御コマンド
は、基本回路５３におけるＩ／Ｏポート部５７の出力ポ
ート（出力ポート０，４）５７０，５７４から出力され
る。出力ポート（出力ポート４）５７４からは８ビット
のデータが出力され、出力ポート５７０からは１ビット
のＩＮＴ信号が出力される。音声制御基板７０におい
て、主基板３１からの各信号は、入力バッファ回路７０
５Ａ，７０５Ｂを介して音声制御用ＣＰＵ７０１に入力
する。なお、音声制御用ＣＰＵ７０１がＩ／Ｏポートを
内蔵していない場合には、入力バッファ回路７０５Ａ，
７０５Ｂと音声制御用ＣＰＵ７０１との間に、Ｉ／Ｏポ
ートが設けられる。

【００９１】そして、例えばディジタルシグナルプロセ
ッサによる音声合成回路７０２は、音声制御用ＣＰＵ７
０１の指示に応じた音声や効果音を発生し音量切替回路
７０３に出力する。音量切替回路７０３は、音声制御用
ＣＰＵ７０１の出力レベルを、設定されている音量に応
じたレベルにして音量増幅回路７０４に出力する。音量
増幅回路７０４は、増幅した音声信号をスピーカ２７に
出力する。

【００９２】入力バッファ回路７０５Ａ，７０５Ｂとし
て、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４
０，７４ＨＣ１４が用いられる。入力バッファ回路７０
５Ａ，７０５Ｂは、主基板３１から音声制御基板７０へ
向かう方向にのみ信号を通過させることができる。よっ
て、音声制御基板７０側から主基板３１側に信号が伝わ
る余地はない。従って、音声制御基板７０内の回路に不
正改造が加えられても、不正改造によって出力される信
号が主基板３１側に伝わることはない。なお、入力バッ
ファ回路７０５Ａ，７０５Ｂの入力側にノイズフィルタ
を設けてもよい。

【００９３】また、主基板３１において、出力ポート５
７０，５７４の外側にバッファ回路６２０，６７Ａが設
けられている。バッファ回路６２０，６７Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、音声制御基板７０から主基板３１に信号が与えら
れる可能性がある信号ラインをさらに確実になくすこと
ができる。なお、バッファ回路６２０，６７Ａの出力側
にノイズフィルタを設けてもよい。

【００９４】図１１は、払出制御基板３７および打球発
射を制御する制御手段が搭載されている発射制御基板９
１を示すブロック図である。図１１に示すように、発射
制御信号が、払出制御基板３７における出力ポート３７
２ｄから発射制御基板９１に出力される。発射制御基板
９１において、払出制御基板３７からの発射制御信号
は、バッファ回路８１５を介してモータ駆動回路８１３
に入力する。

【００９５】モータ駆動回路８１３は、例えば、遊技球
を発射する球打ち動作および次の遊技球を発射する準備
である復旧・球補給動作の各期間における駆動モータ９
４の回転速度を制御する電圧を発生する。球打ち動作期
間では、操作ノブ５に対する回転操作角に対応して徐々
に増加する電圧を発生し、復旧・球補給動作期間では、
あらかじめ定められた所定の電圧を発生する。

【００９６】タッチセンサ回路９３は、操作ノブ５に取
り付けられた人体検出用の電極に人体が接触している
間、発射許可信号をモータ駆動回路８１３に出力する。
また、モータ駆動回路８１３には、払出制御基板３７か
らの発射制御信号が与えられる。モータ駆動回路８１３
は、発射制御信号および発射許可信号がオンすると、球
打ち動作期間および復旧・球補給動作期間のシーケンス
動作の切り替えを制御するとともに、駆動モータ９４の
駆動に必要な駆動パターン信号および駆動電圧切替信号
を発生する。

【００９７】図１２は、電源基板９１０から各基板に供
給される直流電圧等を示すブロック図である。図１２に
示すように、電源基板９１０には各種直流電圧を生成す
る電源回路が搭載される。また、必要に応じて、ＡＣ２
４Ｖも各基板に供給される。

【００９８】この実施の形態では、主基板３１には、Ｄ
Ｃ３０Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖおよびバックアップ電
源電圧（ＶBB）が供給される。ランプ制御基板３５に
は、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５
Ｖが供給される。払出制御基板３７には、ＡＣ２４Ｖ、
ＤＣ３０Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖおよびバックアップ
電源電圧（ＶBB）が供給される。そして、発射制御基板
９１には、ＤＣ３０Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖが供
給される。また、音声制御基板７０には、ＤＣ１２およ
びＤＣ５Ｖが供給される。図柄制御基板８０には、ＤＣ
１２ＶおよびＤＣ５Ｖが供給される。さらに、各基板に
は、電源基板９１０からリセット信号が供給される。

【００９９】図１２に示すように、各基板に供給される
電圧のグラウンド側は電源基板９１０において共通にと
られている。従って、各基板におけるグラウンドレベル
は共通である。すると、ある基板から他の基板に伝達さ
れる信号として、電圧レベルをそのまま使用することが
できる。グラウンドレベルが共通化されていない基板が
あると、そのような基板に対する信号伝達を行う場合に
は、フォトカプラ等の非接触式の情報伝達手段を用いる
必要がありコストアップの要因となる。しかし、この実
施の形態のように、全ての基板のグラウンドレベルが共
通化されている場合には、フォトカプラ等を用いる必要
はない。

【０１００】図１３は、遊技機の電源基板９１０の一構
成例を示すブロック図である。電源基板９１０は、主基
板３１、図柄制御基板８０、音声制御基板７０、ランプ
制御基板３５および払出制御基板３７等の電気部品制御
基板と独立して設置され、遊技機内の各電気部品制御基
板および機構部品が使用する電圧を生成する。この例で
は、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１
Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、
バックアップ電源となるコンデンサ９１６は、ＤＣ＋５
Ｖすなわち各基板上のＩＣ等を駆動する電源のラインか
ら充電される。

【０１０１】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５
Ｖを生成してコネクタ９１５に出力する。コネクタ９１
５は例えば中継基板に接続され、中継基板から各電気部
品制御基板および機構部品に必要な電圧の電力が供給さ
れる。

【０１０２】ただし、電源基板９１０に各電気部品制御
基板に至る各コネクタを設け、電源基板９１０から、中
継基板を介さずにそれぞれの基板に至る各電圧を供給す
るようにしてもよい。また、図１３には１つのコネクタ
９１５が代表して示されているが、コネクタは、各電気
部品制御基板対応に設けられている。

【０１０３】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち記憶内容保持状
態となりうる記憶手段）に対して記憶状態を保持できる
ように電力を供給するバックアップ電源となる。また、
＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆
流防止用のダイオード９１７が挿入される。

【０１０４】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【０１０５】また、電源基板９１０には、電源監視用Ｉ
Ｃ９０２が搭載されている。電源監視用ＩＣ９０２は、
ＶSL電源電圧を導入し、ＶSL電源電圧を監視することに
よって電源断の発生を検出する。具体的には、ＶSL電源
電圧が所定値（この例では＋２２Ｖ）以下になったら、
電源断が生ずるとして電源断信号を出力する。なお、監
視対象の電源電圧は、各電気部品制御基板に搭載されて
いる回路素子の電源電圧（この例では＋５Ｖ）よりも高
い電圧であることが好ましい。この例では、交流から直
流に変換された直後の電圧であるＶSLが用いられてい
る。電源監視用ＩＣ９０２からの電源断信号は、主基板
３１や払出制御基板３７等に供給される。

【０１０６】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路
素子を駆動するための電圧（この例では＋５Ｖ）よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、ＣＰＵが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。

【０１０７】さらに、監視電圧としてＶSL（＋３０Ｖ）
を用いる場合には、遊技機の各種スイッチに供給される
電圧が＋１２Ｖであることから、電源瞬断時のスイッチ
オン誤検出の防止も期待できる。すなわち、＋３０Ｖ電
源の電圧を監視すると、＋３０Ｖ作成の以降に作られる
＋１２Ｖが落ち始める以前の段階でそれの低下を検出で
きる。よって、＋１２Ｖ電源の電圧が低下するとスイッ
チ出力がオン状態を呈するようになるが、＋１２Ｖより
早く低下する＋３０Ｖ電源電圧を監視して電源断を認識
すれば、スイッチ出力がオン状態を呈する前に電源復旧
待ちの状態に入ってスイッチ出力を検出しない状態とな
ることができる。

【０１０８】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、電源監視回路から複数の電気部品制御基板に電源断
信号を供給することができる。電源断信号を必要とする
電気部品制御基板が幾つあっても電源監視手段は１つ設
けられていればよいので、各電気部品制御基板における
各電気部品制御手段が後述する復帰制御を行っても、遊
技機のコストはさほど上昇しない。

【０１０９】なお、図１３に示された構成では、電源監
視用ＩＣ９０２の検出出力（電源断信号）は、バッファ
回路９１８，９１９を介してそれぞれの電気部品制御基
板（例えば主基板３１と払出制御基板３７）に伝達され
るが、例えば、１つの検出出力を中継基板に伝達し、中
継基板から各電気部品制御基板に同じ信号を分配する構
成でもよい。また、電源断信号を必要とする基板数に応
じたバッファ回路を設けてもよい。

【０１１０】さらに、電源基板９１０には、各基板にリ
セット信号および復帰信号を供給するリセット管理回路
９４０が搭載されている。リセット管理回路９４０は、
起動順序制御手段の一実現例である。

【０１１１】図１４は、リセット管理回路９４０の構成
例を示すブロック図である。リセット管理回路９４０に
おいて、リセット回路６５におけるリセットＩＣ６５１
は、電源投入時に、外付けのコンデンサの容量で決まる
所定時間だけ出力をローレベルとし、所定時間が経過す
ると出力をハイレベルにする。リセットＩＣ６５１の出
力は、各回路９４１〜９４９を介して、バッファ回路９
６１〜９６４および遅延回路９６０に供給される。遅延
回路９６０の出力はバッファ回路９６５に入力する。そ
して、バッファ回路９６１〜９６５が各電気部品制御基
板にリセット信号として供給される。従って、リセット
ＩＣ６５１の出力がハイレベルになると、各電気部品制
御基板におけるＣＰＵが動作可能状態になる。

【０１１２】また、リセットＩＣ６５１は、電源監視用
ＩＣ９０２が監視する電源電圧と等しい電源電圧である
ＶSLの電源電圧を監視して電圧値が所定値（電源監視用
ＩＣ９０２が電源断信号を出力する電源電圧値よりも低
い値）以下になるとローレベルになる。従って、ＣＰＵ
５６および払出制御用ＣＰＵ３７１は、電源監視用ＩＣ
９０２からの電源断信号に応じて所定の電力供給停止準
備処理を行った後、システムリセットされることにな
る。

【０１１３】図１４に示すように、リセットＩＣ６５１
からのリセット信号は、ＮＡＮＤ回路９４７に入力され
るとともに、反転回路（ＮＯＴ回路）９４４を介してカ
ウンタＩＣ９４１のクリア端子に入力される。カウンタ
ＩＣ９４１は、クリア端子への入力がローレベルになる
と、発振器９４３からのクロック信号をカウントする。
そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９
４５，９４６を介してＮＡＮＤ回路９４７に入力され
る。

【０１１４】また、カウンタＩＣ９４１のＱ６出力は、
フリップフロップ（ＦＦ）９４２のクロック端子に入力
される。フリップフロップ９４２のＤ入力はハイレベル
に固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に
入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮ
Ｄ回路９４７の出力がＮＯＴ回路９４８を介して導入さ
れる。そして、ＯＲ回路９４９の出力が、バッファ回路
９６１〜９６５を介して各ＣＰＵに供給されている。こ
のような構成によれば、電源投入時に、各ＣＰＵのリセ
ット端子に２回のリセット信号（ローレベル信号）が与
えられるので、各ＣＰＵは、確実に動作を開始する。

【０１１５】そして、例えば、電源監視手段である電源
監視用ＩＣ９０２の検出電圧（電源断信号を出力するこ
とになる電圧）を＋２２Ｖとし、リセットＩＣ６５１の
検出電圧を＋９Ｖとする。そのように構成した場合に
は、電源監視手段とリセットＩＣ６５１とは、同一の電
源ＶSLの電圧を監視するので、電源監視手段が電源断信
号を出力するタイミングとリセットＩＣ６５１がリセッ
トレベルであるローレベルを出力するタイミングとの差
を所望の所定期間に確実に設定することができる。所望
の所定期間とは、電源監視手段からの電源断信号に応じ
て電力供給停止準備処理（電力供給停止時処理）を開始
してから、その処理が確実に完了するまでの期間であ
る。

【０１１６】この例では、電源監視手段が検出信号を出
力することになる検出条件は＋３０Ｖ電源電圧が＋２２
Ｖにまで低下したことであり、リセットＩＣ６５１がリ
セットレベルであるローレベルを出力することになる条
件は＋３０Ｖ電源電圧が＋９Ｖにまで低下したことにな
る。ただし、ここで用いられている電圧値は一例であっ
て、他の値を用いてもよい。

【０１１７】ただし、監視範囲が狭まるが、電源監視手
段およびリセットＩＣ６５１の監視電圧として＋５Ｖ電
源電圧を用いることも可能である。その場合にも、電源
監視回路の検出電圧は、リセットＩＣ６５１の検出電圧
よりも高く設定される。

【０１１８】主基板３１および払出制御基板３７のＣＰ
Ｕ５６および払出制御用ＣＰＵ３７１の駆動電源である
＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少
なくとも一部は、電源基板９１０から供給されるバック
アップ電源によってバックアップされ、遊技機に対する
電源が断しても内容は保存される。そして、電源が復旧
すると、リセット管理回路９４０からのリセット信号が
ハイレベルになるので、ＣＰＵ５６および払出制御用Ｃ
ＰＵ３７１は、通常の動作状態に復帰する。そのとき、
必要なデータがバックアップＲＡＭに保存されているの
で、停電等からの復旧時に停電発生時の遊技状態に復帰
することができる。

【０１１９】なお、図１４には、電源投入時に各電気部
品制御基板のＣＰＵのリセット端子に２回のリセット信
号（ローレベル信号）が与えられる構成が示されたが、
リセット信号の立ち上がりタイミングが１回しかなくて
も確実にリセット解除されるＣＰＵを使用する場合に
は、符号９４１〜９４９で示された回路素子は不要であ
る。その場合、リセットＩＣ６５１の出力がそのままバ
ッファ回路９６１〜９６４および遅延回路９６０に接続
される。

【０１２０】また、この実施の形態では、電源基板９１
０から各電気部品制御基板のＣＰＵにリセット信号が供
給されるときに、遅延回路９６０が、主基板３１のＣＰ
Ｕ５６に対するリセット信号を遅延させる。従って、電
源投入時に、主基板３１のＣＰＵ５６に対するリセット
信号は、他の電気部品制御基板のＣＰＵに対するリセッ
ト信号よりも遅く立ち上がる。

【０１２１】例えば、主基板３１のＣＰＵ５６が他の電
気部品制御基板に対して制御コマンドを出力する際に、
他の電気部品制御基板におけるＣＰＵは既に立ち上がっ
ているので、制御コマンドは確実に受信側の電気部品制
御基板のＣＰＵで受信される。

【０１２２】さらに、主基板９１０には、タイマ手段の
一例であるカウンタ９７１が搭載されている。カウンタ
９７１は、電源断信号がローレベルになってクリアが解
けると、発振器９４３からのクロック信号をカウントす
る。そして、カウントアップすると、Ｑ出力として、ハ
イレベルの１パルスを発生する。そのパルス信号は反転
回路９７２で論理反転され、バッファ回路９７３および
遅延回路９７４に入力する。遅延回路９７４は、入力信
号を所定期間遅延させてバッファ回路９７５に入力させ
る。

【０１２３】バッファ回路９７３の出力は、払出制御基
板３７への復帰信号となる。また、バッファ回路９７５
の出力は、主基板３１への復帰信号となる。なお、バッ
ファ回路９７３，９７５は、払出制御基板３７、主基板
３１に設けられていてもよい。

【０１２４】図１５は、カウンタ９７１の作用を説明す
るためのタイミング図である。（Ａ）に示すように、電
源電圧が低下し、ＶSLの電圧値が電源断信号出力レベル
（この例では＋２２Ｖ）まで低下すると電源断信号が発
生する。具体的には、電源断信号がローレベルになる。
すると、後述するように、主基板３１のＣＰＵ３１およ
び払出制御用ＣＰＵ３７１は、電力供給停止時処理の実
行を開始し、その処理が終了すると、何の制御もしない
ループ状態（待機状態）に入る。

【０１２５】カウンタ９７１は、電源断信号がローレベ
ルになるとカウントを開始するのであるが、カウントア
ップ値は、電源断信号がローレベルになってから、ＶSL
の電圧値がＶcc生成可能電圧にまで低下する時間以上に
設定される。すなわち、少なくとも、電源電圧が、制御
動作が不能になる電圧にまで低下する時間以上に設定さ
れる。カウンタ９７１はＶccを電源として動作するの
で、カウントアップ値は、カウンタ９７１の動作可能期
間に相当する値以上に設定される。従って、一般には、
カウンタ９７１がカウントアップして復帰信号が出力さ
れる前に、カウンタ９７１およびその他の回路部品は動
作しなくなる。

【０１２６】電源の瞬断等が生ずると、図１５（Ｂ）に
示すように、ＶSLの電圧レベルが短期間低下した後に復
旧する。ＶSLの電圧レベルが電源断信号出力レベル以下
になると、電源断信号がローレベルになって、電力供給
停止時処理が開始される。そして、ＣＰＵ５６および払
出制御用ＣＰＵ３７１は電力供給停止時処理終了後にル
ープ状態に入る。何らの制御も行わないと、ループ処理
から抜けられないのであるが、この場合には、カウンタ
９７１がカウントアップして復帰信号が発生する。

【０１２７】図６および図７に示されたように、主基板
３１および払出制御基板３７１において、復帰信号は、
ＡＮＤ回路１６１，３８５を介して、ＣＰＵ５６および
払出制御用ＣＰＵ３７１のリセット端子に入力される。
従って、ＣＰＵ５６および払出制御用ＣＰＵ３７１には
システムリセットがかかる。その結果、ＣＰＵ５６およ
び払出制御用ＣＰＵ３７１はループ状態から抜け出すこ
とができる。

【０１２８】なお、図１５（Ｂ）には、カウンタ９７１
のカウントアップ後に、直ちに復帰信号が出力される場
合が示されているが、図１４に示されたように電源基板
９１０には遅延回路９７４があるので、主基板３１のＣ
ＰＵ５６に対する復帰信号の供給タイミングは、払出制
御用ＣＰＵ３７１に対する復帰信号の供給タイミングよ
りも遅れる。すなわち、通常の電力供給開始時にリセッ
ト信号が与えられる場合と同様に、遊技制御手段のリセ
ット解除タイミングは、払出制御手段のリセット解除タ
イミングに対して遅れる。よって、復帰信号によって制
御動作が復旧する場合も、遊技制御手段は、他の電気部
品制御手段に対して、遅れて起動されることになる。

【０１２９】図１６および図１７は、この実施の形態に
おける遊技制御手段の出力ポートの割り当てを示す説明
図である。図１６に示すように、出力ポート０は各電気
部品制御基板に送出される制御コマンドのストローブ信
号（ＩＮＴ信号）の出力ポートである。また、払出制御
基板３７に送出される払出制御コマンドの８ビットのデ
ータは出力ポート１から出力され、図柄制御基板８０に
送出される表示制御コマンドの８ビットのデータは出力
ポート２から出力され、ランプ制御基板３５に送出され
るランプ制御コマンドの８ビットのデータは出力ポート
３から出力される。そして、図１７に示すように、音声
制御基板７０に送出される音声制御コマンドの８ビット
のデータは出力ポート４から出力される。

【０１３０】また、出力ポート５から、情報出力回路６
４を介して情報端子板３４等に至る各種情報出力用信号
すなわち制御に関わる情報の出力データが出力される。
そして、出力ポート６から、可変入賞球装置１５を開閉
するためのソレノイド１６、大入賞口の開閉板２おを開
閉するためのソレノイド２１、および大入賞口内の経路
を切り換えるためのソレノイド２１Ａに対する駆動信号
が出力される。

【０１３１】図１８は、この実施の形態における入力ポ
ートのビット割り当てを示す説明図である。図１８に示
すように、入力ポート０のビット０〜７には、それぞ
れ、入賞口スイッチ２４ａ、入賞口スイッチ２４ｂ、入
賞口スイッチ１９ａ、入賞口スイッチ１９ｂ、始動口ス
イッチ１７、カウントスイッチ２３、Ｖ入賞スイッチ
（特定領域スイッチ）２２、ゲートスイッチ１２の検出
信号が入力される。また、入力ポート１のビット０〜３
には、それぞれ、賞球カウントスイッチ３０１Ａ、満タ
ンスイッチ４８、球切れスイッチ１８７の検出信号、カ
ウントスイッチ短絡信号が入力される。

【０１３２】次に遊技機の動作について説明する。図１
９は、主基板３１におけるＣＰＵ５６が実行するメイン
処理を示すフローチャートである。遊技機に対して電源
が投入され、ＣＰＵ５６が起動すると、メイン処理にお
いて、ＣＰＵ５６は、まず、必要な初期設定を行う。

【０１３３】初期設定処理において、ＣＰＵ５６は、ま
ず、割込禁止に設定する（ステップＳ１）。次に、割込
モードを割込モード２に設定し（ステップＳ２）、スタ
ックポインタにスタックポインタ指定アドレスを設定す
る（ステップＳ３）。そして、内蔵デバイスレジスタの
初期化を行う（ステップＳ４）。また、内蔵デバイス
（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）お
よびＰＩＯ（パラレル入出力ポート）の初期化（ステッ
プＳ５）を行った後、ＲＡＭをアクセス可能状態に設定
する（ステップＳ６）。

【０１３４】この実施の形態で用いられるＣＰＵ５６
は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回
路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の
外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３
と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。

【０１３５】この実施の形態で用いられているＣＰＵ５
６には、マスク可能な割込（ＩＮＴ）のモードとして以
下の３種類のモードが用意されている。なお、マスク可
能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁
止状態に設定するとともに、プログラムカウンタの内容
をスタックにセーブする。

【０１３６】割込モード０：割込要求を行った内蔵デバ
イスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３
バイト）をＣＰＵの内部データバス上に送出する。よっ
て、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまた
はＣＡＬＬ命令で指定されるアドレスの命令を実行す
る。リセット時に、ＣＰＵ５６は自動的に割込モード０
になる。よって、割込モード１または割込モード２に設
定したい場合には、初期設定処理において、割込モード
１または割込モード２に設定するための処理を行う必要
がある。

【０１３７】割込モード１：割込が受け付けられると、
常に００３８（ｈ）番地に飛ぶモードである。

【０１３８】割込モード２：ＣＰＵ５６の特定レジスタ
（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力
する割込ベクタ（１バイト：最下位ビット０）から合成
されるアドレスが、割込番地を示すモードである。すな
わち、割込番地は、上位アドレスが特定レジスタの値と
され下位アドレスが割込ベクタとされた２バイトで示さ
れるアドレスである。従って、任意の（飛び飛びではあ
るが）偶数番地に割込処理を設置することができる。各
内蔵デバイスは割込要求を行うときに割込ベクタを送出
する機能を有している。

【０１３９】よって、割込モード２に設定されると、各
内蔵デバイスからの割込要求を容易に処理することが可
能になり、また、プログラムにおける任意の位置に割込
処理を設置することが可能になる。さらに、割込モード
１とは異なり、割込発生要因毎のそれぞれの割込処理を
用意しておくことも容易である。上述したように、この
実施の形態では、初期設定処理のステップＳ２におい
て、ＣＰＵ５６は割込モード２に設定される。

【０１４０】そして、電源断時にバックアップＲＡＭ領
域のデータ保護処理（例えばパリティデータの付加等の
停電発生ＮＭＩ処理）が行われたか否か確認する（ステ
ップＳ７）。この実施の形態では、不測の電源断が生じ
た場合には、バックアップＲＡＭ領域のデータを保護す
るための処理が行われている。そのような保護処理が行
われていた場合をバックアップありとする。バックアッ
プなしを確認したら、ＣＰＵ５６は初期化処理を実行す
る。

【０１４１】この実施の形態では、バックアップＲＡＭ
領域にバックアップデータがあるか否かは、電源断時に
バックアップＲＡＭ領域に設定されるバックアップフラ
グの状態によって確認される。この例では、図２０に示
すように、バックアップフラグ領域に「５５Ｈ」が設定
されていればバックアップあり（オン状態）を意味し、
「５５Ｈ」以外の値が設定されていればバックアップな
し（オフ状態）を意味する。

【０１４２】バックアップありを確認したら、ＣＰＵ５
６は、バックアップＲＡＭ領域のデータチェック（この
例ではパリティチェック）を行う。不測の電源断が生じ
た後に復旧した場合には、バックアップＲＡＭ領域のデ
ータは保存されていたはずであるから、チェック結果は
正常になる。チェック結果が正常でない場合には、内部
状態を電源断時の状態に戻すことができないので、停電
復旧時でない電源投入時に実行される初期化処理を実行
する。

【０１４３】チェック結果が正常であれば（ステップＳ
８）、ＣＰＵ５６は、遊技制御手段の内部状態と表示制
御手段等の電気部品制御手段の制御状態を電源断時の状
態に戻すための遊技状態復旧処理を行う（ステップＳ
９）。そして、バックアップＲＡＭ領域に保存されてい
たＰＣ（プログラムカウンタ）の退避値がＰＣに設定さ
れ、そのアドレスに復帰する。

【０１４４】初期化処理では、ＣＰＵ５６は、まず、Ｒ
ＡＭクリア処理を行う（ステップＳ１１）。また、所定
の作業領域（例えば、普通図柄判定用乱数カウンタ、普
通図柄判定用バッファ、特別図柄左中右図柄バッファ、
払出コマンド格納ポインタなど）に初期値を設定する初
期値設定処理も行われる。さらに、サブ基板（ランプ制
御基板３５、払出制御基板３７、音声制御基板７０、図
柄制御基板８０）を初期化するための処理を実行する
（ステップＳ１３）。サブ基板を初期化する処理とは、
例えば初期設定コマンドを送出する処理である。

【０１４５】そして、２ｍｓ毎に定期的にタイマ割込が
かかるようにＣＰＵ５６に設けられているＣＴＣのレジ
スタの設定が行われる（ステップＳ１４）。すなわち、
初期値として２ｍｓに相当する値が所定のレジスタ（時
間定数レジスタ）に設定される。そして、初期設定処理
のステップＳ１において割込禁止とされているので、初
期化処理を終える前に割込が許可される（ステップＳ１
５）。

【０１４６】この実施の形態では、ＣＰＵ５６の内蔵Ｃ
ＴＣが繰り返しタイマ割込を発生するように設定され
る。この実施の形態では、繰り返し周期は２ｍｓに設定
される。そして、タイマ割込が発生すると、図２１に示
すように、ＣＰＵ５６は、例えばタイマ割込が発生した
ことを示すタイマ割込フラグをセットする（ステップＳ
１２）。

【０１４７】初期化処理の実行（ステップＳ１１〜Ｓ１
５）が完了すると、メイン処理で、タイマ割込が発生し
たか否かの監視（ステップＳ１７）の確認が行われるル
ープ処理に移行する。なお、ループ内では、表示用乱数
更新処理（ステップＳ１６）も実行される。

【０１４８】ＣＰＵ５６は、ステップＳ１７において、
タイマ割込が発生したことを認識すると、ステップＳ２
１〜Ｓ３１の遊技制御処理を実行する。遊技制御処理に
おいて、ＣＰＵ５６は、まず、スイッチ回路５８を介し
て、ゲートセンサ１２、始動口センサ１７、カウントセ
ンサ２３および入賞口スイッチ１９ａ，１９ｂ，２４
ａ，２４ｂ等のスイッチの状態を入力し、それらの状態
判定を行う（スイッチ処理：ステップＳ２１）。

【０１４９】次いで、パチンコ遊技機１の内部に備えら
れている自己診断機能によって種々の異常診断処理が行
われ、その結果に応じて必要ならば警報が発せられる
（エラー処理：ステップＳ２２）。

【０１５０】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、
停止図柄の種類を決定する乱数等の表示用乱数を更新す
る処理を行う（ステップＳ２４）。

【０１５１】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２５）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２６）。普通図柄プロセス処理では、７セグメント
ＬＥＤによる可変表示器１０を所定の順序で制御するた
めの普通図柄プロセスフラグに従って該当する処理が選
び出されて実行される。そして、普通図柄プロセスフラ
グの値は、遊技状態に応じて各処理中に更新される。

【０１５２】次いで、ＣＰＵ５６は、特別図柄に関する
表示制御コマンドをＲＡＭ５５の所定の領域に設定して
表示制御コマンドを送出する処理を行う（特別図柄コマ
ンド制御処理：ステップＳ２７）。また、普通図柄に関
する表示制御コマンドをＲＡＭ５５の所定の領域に設定
して表示制御コマンドを送出する処理を行う（普通図柄
コマンド制御処理：ステップＳ２８）。

【０１５３】さらに、ＣＰＵ５６は、例えばホール管理
用コンピュータに供給される大当り情報、始動情報、確
率変動情報などのデータを出力する情報出力処理を行う
（ステップＳ２９）。

【０１５４】また、ＣＰＵ５６は、所定の条件が成立し
たときにソレノイド回路５９に駆動指令を行う（ステッ
プＳ３０）。ソレノイド回路５９は、駆動指令に応じて
ソレノイド１６，２１を駆動し、可変入賞球装置１５ま
たは開閉板２０を開状態または閉状態とする。

【０１５５】そして、ＣＰＵ５６は、各入賞口への入賞
を検出するためのスイッチ１７，２３，１９ａ，１９
ｂ，２４ａ，２４ｂの検出出力にもとづく賞球数の設定
などを行う賞球処理を実行する（ステップＳ３１）。具
体的には、入賞検出に応じて払出制御基板３７に払出制
御コマンドを出力する。払出制御基板３７に搭載されて
いる払出制御用ＣＰＵ３７１は、払出制御コマンドに応
じて球払出装置９７を駆動する。

【０１５６】以上の制御によって、この実施の形態で
は、遊技制御処理は２ｍｓ毎に起動されることになる。
なお、この実施の形態では、タイマ割込処理では例えば
割込が発生したことを示すフラグのセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。

【０１５７】また、メイン処理には遊技制御処理に移行
すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内
部タイマが定期的に発生するタイマ割込にもとづくタイ
マ割込処理で遊技制御処理に移行すべきか否かを判定す
るためのフラグがセット等がなされるので、遊技制御処
理の全てが確実に実行される。つまり、遊技制御処理の
全てが実行されるまでは、次回の遊技制御処理に移行す
べきか否かの判定が行われないので、遊技制御処理中の
全ての各処理が実行完了することは保証されている。

【０１５８】以上に説明したように、この実施の形態で
は、ＣＴＣやＰＩＯを内蔵するＣＰＵ５６に対して、初
期設定処理で割込モード２が設定される。従って、内蔵
ＣＴＣを用いた定期的なタイマ割込処理を容易に実現で
きる。また、タイマ割込処理をプログラム上の任意の位
置に設置できる。また、内蔵ＰＩＯを用いたスイッチ検
出処理等を容易に割込処理で実現できる。その結果、プ
ログラム構成が簡略化され、プログラム開発工数が低減
する等の効果を得ることができる。

【０１５９】なお、図１６および図１７に示された出力
ポート０〜６のうち、出力ポート０，１，２，３，４
は、遊技制御処理のうちの特別図柄コマンド制御処理
（ステップＳ２５）、普通図柄コマンド制御処理（ステ
ップＳ２７）、賞球処理（ステップＳ３１）等でアクセ
スされる。また、出力ポート５は、情報出力処理（ステ
ップＳ２９）でアクセスされ、出力ポート６は、特別図
柄プロセス処理（ステップＳ２５）や普通図柄プロセス
処理（ステップＳ２６）でアクセスされる。

【０１６０】次に、遊技制御手段から各電気部品制御手
段に対する制御コマンドの送出方式について説明してお
く。図２２は、主基板３１から他の電気部品制御基板に
送出される制御コマンドのコマンド形態の一例を示す説
明図である。この実施の形態では、制御コマンドは２バ
イト構成であり、１バイト目はＭＯＤＥ（コマンドの分
類）を表し、２バイト目はＥＸＴ（コマンドの種類）を
表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず
「１」とされ、ＥＸＴデータの先頭ビット（ビット７）
は必ず「０」とされる。なお、図２２に示されたコマン
ド形態は一例であって他のコマンド形態を用いてもよ
い。

【０１６１】図２３は、遊技制御基板から他の各電気部
品制御基板に対する制御コマンドを構成する８ビットの
制御信号とＩＮＴ信号（ストローブ信号）との関係を示
すタイミング図である。図２３に示すように、ＭＯＤＥ
またはＥＸＴのデータが出力ポートに出力されてから、
所定期間が経過すると、ＣＰＵ５６は、データ出力を示
す信号であるＩＮＴ信号をオン状態にする。また、そこ
から所定期間が経過するとＩＮＴ信号をオフ状態にす
る。

【０１６２】遊技制御手段から払出制御基板等の各電気
部品制御基板に制御コマンドを出力しようとするとき
に、コマンド送信テーブルの設定が行われる。図２４
（Ａ）は、コマンド送信テーブルの一構成例を示す説明
図である。１つのコマンド送信テーブルは３バイトで構
成され、１バイト目にはＩＮＴデータが設定される。ま
た、２バイト目のコマンドデータ１には、制御コマンド
の１バイト目のＭＯＤＥデータが設定される。そして、
３バイト目のコマンドデータ２には、制御コマンドの２
バイト目のＥＸＴデータが設定される。

【０１６３】なお、ＥＸＴデータそのものがコマンドデ
ータ２の領域に設定されてもよいが、コマンドデータ２
には、ＥＸＴデータが格納されているテーブルのアドレ
スを指定するためのデータが設定されるようにしてもよ
い。この実施の形態では、コマンドデータ２のビット７
（ワークエリア参照ビット）が０あれば、コマンドデー
タ２にＥＸＴデータそのものが設定されていることを示
す。そのようなＥＸＴデータはビット７が０であるデー
タである。ワークエリア参照ビットが１あれば、他の７
ビットが、ＥＸＴデータが格納されているテーブルのア
ドレスを指定するためのオフセットであることを示す。
また、この実施の形態では各制御コマンド毎にコマンド
送信テーブルが用意されている。

【０１６４】図２４（Ｂ）ＩＮＴデータの一構成例を示
す説明図である。ＩＮＴデータにおけるビット０は、払
出制御基板３７に払出制御コマンドを送出すべきか否か
を示す。ビット０が「１」であるならば、払出制御コマ
ンドを送出すべきことを示す。従って、ＣＰＵ５６は、
例えば賞球処理において、払出制御コマンドを送出する
ときには、払出制御コマンド用のコマンド送信テーブル
のＩＮＴデータに「０１（Ｈ）」を設定する。

【０１６５】ＩＮＴデータのビット１，２，３は、それ
ぞれ、表示制御コマンド、ランプ制御コマンド、音声制
御コマンドを送出すべきか否かを示すビットであり、Ｃ
ＰＵ５６は、それらのコマンドを送出すべき場合には、
ポインタが指しているコマンド送信テーブルに、ＩＮＴ
データ、コマンドデータ１およびコマンドデータ２を設
定する。それらのコマンドを送出するときには、ＩＮＴ
データの該当ビットが「１」に設定され、コマンドデー
タ１およびコマンドデータ２にＭＯＤＥデータおよびＥ
ＸＴデータが設定される。

【０１６６】各電気部品制御基板への制御コマンドを、
対応する出力ポート（出力ポート１〜４）に出力する際
に、出力ポート０のビット０〜３のうちのいずれかのビ
ットが所定期間オン状態になるのであるが、ＩＮＴデー
タにおけるビット配列と出力ポート０におけるビット配
列とは対応している。従って、各電気部品制御基板に御
コマンドを送出する際に、コマンド送信テーブルに設定
されているＩＮＴデータにもとづいて、容易にＩＮＴ信
号の出力を行うことができる。

【０１６７】図２５，図２６は、電源基板９１０からの
電源断信号に応じて実行されるマスク不能割込処理（電
力供給停止時処理）の処理例を示すフローチャートであ
る。

【０１６８】電力供給停止時処理において、ＣＰＵ５６
は、ＡＦレジスタ（アキュミュレータとフラグのレジス
タ）を所定のバックアップＲＡＭ領域に退避する（ステ
ップＳ５１）。また、割込フラグをパリティフラグにコ
ピーする（ステップＳ５２）。パリティフラグはバック
アップＲＡＭ領域に形成されている。また、ＢＣレジス
タ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよび
スタックポインタをバックアップＲＡＭ領域に退避する
（ステップＳ５４〜５８）。

【０１６９】次に、バックアップあり指定値（この例で
は「５５Ｈ」）をバックアップフラグにストアする。バ
ックアップフラグはバックアップＲＡＭ領域に形成され
ている。次いで、パリティデータを作成する（ステップ
Ｓ６０〜Ｓ６７）。すなわち、まず、クリアデータ（０
０）をチェックサムデータエリアにセットし（ステップ
Ｓ６０）、チェックサム算出開始アドレスをポインタに
セットする（ステップＳ６１）。また、チェックサム算
出回数をセットする（ステップＳ６２）。

【０１７０】そして、チェックサムデータエリアの内容
とポインタが指すＲＡＭ領域の内容との排他的論理和を
演算する（ステップＳ６３）。演算結果をチェックサム
データエリアにストアするとともに（ステップＳ６
４）、ポインタの値を１増やし（ステップＳ６５）、チ
ェックサム算出回数の値を１減算する（ステップＳ６
６）。ステップＳ６３〜Ｓ６６の処理が、チェックサム
算出回数の値が０になるまで繰り返される（ステップＳ
６７）。

【０１７１】チェックサム算出回数の値が０になった
ら、ＣＰＵ５６は、チェックサムデータエリアの内容の
各ビットの値を反転する（ステップＳ６８）。そして、
反転後のデータをチェックサムデータエリアにストアす
る（ステップＳ６９）。このデータが、電源投入時にチ
ェックされるパリティデータとなる。次いで、ＲＡＭア
クセスレジスタにアクセス禁止値を設定する（ステップ
Ｓ７０）。以後、内蔵ＲＡＭ５５のアクセスができなく
なる。

【０１７２】さらに、ＣＰＵ５６は、クリアデータ（０
０）を適当なレジスタにセットし（ステップＳ７１）、
処理数（この例では「７」）を別のレジスタにセットす
る（ステップＳ７２）。また、出力ポート０のアドレス
をＩＯポインタに設定する（ステップＳ７３）。ＩＯポ
インタとして、さらに別のレジスタが用いられる。

【０１７３】そして、ＩＯポインタが指すアドレスにク
リアデータをセットするとともに（ステップＳ７４）、
ＩＯポインタの値を１増やし（ステップＳ７５）、処理
数の値を１減算する（ステップＳ７７）。ステップＳ７
４〜Ｓ７６の処理が、処理数の値が０になるまで繰り返
される。その結果、全ての出力ポート０〜６（図１７お
よび図１８参照）にクリアデータが設定される。図１７
および図１８に示すように、この例では、「１」がオン
状態であり、クリアデータである「００」が各出力ポー
トにセットされるので、全ての出力ポートがオフ状態に
なる。

【０１７４】従って、遊技状態を保存するための処理
（この例では、チェックサムの生成およびＲＡＭアクセ
ス防止）が実行された後、各出力ポートは直ちにオフ状
態になる。なお、この実施の形態では、遊技制御処理に
おいて用いられるデータが格納されるＲＡＭ領域は全て
電源バックアップされている。従って、その内容が正し
く保存されているか否かを示すチェックサムの生成処
理、およびその内容を書き換えないようにするためのＲ
ＡＭアクセス防止処理が、遊技状態を保存するための処
理に相当する。

【０１７５】遊技状態を保存するための処理が実行され
た後、直ちに各出力ポートがオフ状態になるので、保存
される遊技状態と整合しない状況が発生することは確実
に防止される。図２５に示す処理が実行されるときに
は、遊技機に対する電源供給が停止するので、電気部品
に印加される電圧が低下していく。そして、印加電圧が
駆動可能電圧を下回った時点で電気部品の駆動は停止す
る。従って、遊技機に対する電力供給停止時には、短時
間の遅れはあるものの電気部品の駆動は停止する。

【０１７６】ところが、この実施の形態のような出力ポ
ートに対するクリア処理を行わないと、遊技状態が保存
された後、電力供給が停止するのを遊技制御手段が待っ
ている間に可変入賞球装置１５にさらに入賞してしまう
こともある。そのような場合、電力供給再開時には保存
されている遊技状態が復帰されるので保存時の始動入賞
記憶数が始動記憶表示器１８に表示される。すると、遊
技者から見ると、始動入賞の保留記憶値が少なくなって
しまっているように見え、トラブルが発生しかねない。
しかし、この実施の形態では、そのようなトラブルが生
ずる可能がなくなる。さらに、停電等が発生する直前に
大入賞口を開放する制御がなされたまま電力供給停止時
処理が実行されて待機ループに入った後、電源が落ちき
らないまま復帰したような場合に、この実施の形態で
は、遊技制御は待機ループに入っているが大入賞口は開
いたままになっているという現象が生じてしまうことが
防止される。また、待機ループに入っている間に可変表
示が開始されてしまう等の現象も防止することができ
る。

【０１７７】また、遊技状態が保存された後に、可変入
賞球装置しての大入賞口への入賞が発生する場合もあり
得る。そのような場合、遊技者が認識している入賞個数
と、電力供給復帰時に、保存されていた遊技状態にもと
づいて表示部に表示される入賞個数とが食い違ってトラ
ブルが生ずる可能性もある。しかし、この実施の形態で
は、そのようなトラブルが生ずる可能がなくなる。

【０１７８】出力ポートに対するクリア処理が完了する
と、ＣＰＵ５６は、待機状態（ループ状態）に入る。従
って、システムリセットされるまで、何もしない状態に
なる。

【０１７９】上述したように、電源の瞬断等に起因して
電源断信号が発生した場合には、電源電圧は平常時の値
に復旧し遊技機は制御可能な状態に戻る。そのような状
況が発生したときには、電源基板９１０から復帰信号が
主基板３１に供給される。主基板３１において、復帰信
号が入力されると、ＣＰＵ５６にリセットがかかる。従
って、ＣＰＵ５６は、図１９に示されたメイン処理の実
行を開始することができる。その際、電源断信号が出力
されたときに遊技状態が保存されているので、ステップ
Ｓ９の処理で遊技状態復旧処理が実行され、遊技制御
は、電源断信号発生時の状態に戻り、その状態から遊技
制御が続行される。

【０１８０】なお、この実施の形態では、ＮＭＩに応じ
て電力供給停止時処理が実行されたが、電源断信号をＣ
ＰＵ５６のマスク可能端子に接続し、マスク可能割込処
理によって電力供給停止時処理を実行してもよい。ま
た、電源断信号を入力ポートに入力し、入力ポートのチ
ェック結果に応じて電力供給停止時処理を実行してもよ
い。

【０１８１】以下、遊技状態復旧処理について説明す
る。図２７は、図１９のステップＳ９に示された遊技状
態復旧処理の一例を示すフローチャートである。この例
では、ＣＰＵ５６は、バックアップＲＡＭに保存されて
いた値を各レジスタに復元する（ステップＳ９１）。そ
して、バックアップＲＡＭに保存されていたデータにも
とづいて停電時の遊技状態を確認して復帰させる。すな
わち、バックアップＲＡＭに保存されていたデータにも
とづいて、ソレノイド回路５９を介してソレノイド１６
やソレノイド２１を駆動し、始動入賞口１４や開閉板２
０の開閉状態の復旧を行う（ステップＳ９２，Ｓ９
３）。また、電源断中でも保存されていた特別図柄プロ
セスフラグおよび普通図柄プロセスフラグの値に応じ
て、電源断時の特別図柄プロセス処理の進行状況および
普通図柄プロセス処理の進行状況に対応した制御コマン
ドを、図柄制御基板８０、ランプ制御基板３５および音
声制御基板７０に送出する（ステップＳ９４）。

【０１８２】以上のように、遊技状態復旧処理では、復
元された内部状態に応じて、各種電気部品の状態復元が
行われるとともに、図柄制御基板８０、ランプ制御基板
３５および音声制御基板７０に対して、制御状態を電源
断時の状態に戻すための制御コマンド（電源断時の制御
状態を生じさせるための制御コマンド）が送出される。
そのような制御コマンドは、一般に、電源断前に最後に
送出された１つまたは複数の制御コマンドである。

【０１８３】遊技状態を電源断時の状態に復帰させる
と、この実施の形態では、ＣＰＵ５６は、前回の電源断
時の割込許可／禁止状態を復帰させるため、バックアッ
プＲＡＭに保存されていたパリティフラグの値を確認す
る（ステップＳ９５）。パリティフラグがオフ状態であ
れば、割込許可設定を行う（ステップＳ９６）。しか
し、パリティフラグがオン状態であれば、そのまま（ス
テップＳ１で設定された割込禁止状態のまま）遊技状態
復旧処理を終了する。パリティフラグがオン状態である
ということは、図２５におけるステップＳ５２に示され
たように、前回の電源断時に割込禁止状態であったこと
を意味する。従って、パリティフラグがオン状態である
場合には、割込許可はなされない。

【０１８４】図２８は、本発明の他の実施の形態におけ
る遊技制御手段のマスク不能割込処理（電力供給停止時
処理）の一部を示すフローチャートである。図２８に示
すフローチャートは、図２５に示されたステップＳ５１
〜Ｓ７０の処理に続いて実行される。すなわち、この実
施の形態では、ＲＡＭアクセス禁止状態に設定された後
（ステップＳ７０）、クリアデータテーブルの先頭アド
レスがポインタにセットされ（ステップＳ７８）、次い
で、データクリア処理が実行された後に（ステップＳ７
９）、システムリセットを待つ待機状態に入る。なお、
ポインタとして所定のレジスタが用いられる。

【０１８５】図２９は、クリアデータテーブルの一構成
例を示す説明図である。図２９に示す例では、クリアデ
ータテーブルには、順に、処理数データ（この例では
「７」）、出力ポート０のアドレス、出力ポート０に設
定されるべきクリアデータ、・・・、出力ポート６のア
ドレス、出力ポート６に設定されるべきクリアデータが
設定されている。出力ポートのアドレスとクリアデータ
とは、出力ポートのアドレスが小さいものから順に設定
されている。

【０１８６】図３０は、ステップＳ７９のデータクリア
処理を示すフローチャートである。データクリア処理に
おいて、ＣＰＵ５６は、ポインタの指すアドレスから処
理数データを抽出する（ステップＳ８１）。そして、ポ
インタの値を１増やす（ステップＳ８２）。次いで、ポ
インタの指すアドレスからアドレスデータ（出力ポート
のアドレス）を抽出する（ステップＳ８３）。さらに、
ポインタの値を１増やす（ステップＳ８４）。

【０１８７】そして、ポインタの指すアドレスからクリ
アデータを抽出し（ステップＳ８５）、そのデータを、
ステップＳ８３で抽出したアドレスに設定する（ステッ
プＳ８６）。次に、処理数の値を１減算し（ステップＳ
８７）、処理数が０になったらデータクリア処理を終了
する（ステップＳ８８）。処理数が０でない場合には、
ステップＳ８１に戻る。

【０１８８】なお、出力ポートのアドレス割り当ては、
規則的に並んだアドレスであれば、１つ飛び等でもよ
く、そのような場合でも、ポートアドレスを求める演算
処理（ステップＳ８２）において、加算値を変えること
によって次アドレスを容易に求めることができる。ま
た、演算は加算に限らず、アドレスの割り当て方等に応
じて減算や積算等であってもよい。

【０１８９】クリアデータテーブルを用いるようにして
も、クリア信号出力処理を迅速に行うことができ、遊技
機への電力供給停止時に保存した制御状態と実際の制御
状態との間の矛盾発生をより効果的に防止できる。そし
て、クリアデータテーブルを用いる場合には、テーブル
において、アドレスデータとクリアデータとをアドレス
順に並べなくてもよく、テーブル構成の自由度が増す。
例えば、試験信号などを用いる遊技機において試験信号
をクリアしないようにしたい場合に、試験信号に関する
出力ポートに関するデータをテーブルから除外すること
によって、容易に試験信号のクリア処理を除外すること
ができる。また、出力ポートの増減や変更があったよう
な場合に、テーブルの内容を変更するだけでよく、プロ
グラム変更の必要はない。

【０１９０】なお、クリアデータが全ての出力ポートに
ついて００Ｈである場合には、クリアデータテーブルに
クリアデータを含めなくてもよい。その場合には、図３
０に示されたデータクリア処理におけるステップＳＳ８
４，Ｓ８５の処理は不要であり、ステップＳ８６におい
て、アドレスデータが指すアドレスにクリアデータ００
Ｈが設定される。

【０１９１】以上のように、電力供給停止時処理におい
て電気部品制御手段がクリア信号を出力するので、各電
気部品の作動状態を、保存された遊技状態と矛盾しない
ようにすることができる。例えば、遊技状態を保存した
直後に、開放中の大入賞口を閉成したり、開放中の可変
入賞球装置１５を閉成したり、駆動状態にある払出モー
タ２８９の作動を停止することによって、適切な停止状
態で電源復旧を待つことができる。

【０１９２】マスク不能割込処理が図２８に示すように
構成されている場合でも、電源基板９１０から復帰信号
が主基板３１に供給されると、ＣＰＵ５６にリセットが
かかるので、ＣＰＵ５６は、図１９に示されたメイン処
理の実行を開始することができる。その際、電源断信号
が出力されたときに遊技状態が保存されているので、ス
テップＳ９の処理で遊技状態復旧処理が実行され、遊技
制御は、電源断信号発生時の状態に戻り、その状態から
遊技制御が続行される。

【０１９３】次に、遊技制御手段以外の電気部品制御手
段においてデータ保存処理および復旧処理が行われる場
合の例として、払出制御手段においてデータ保存や復旧
が行われる場合について説明する。

【０１９４】図７に示されたように、払出制御基板３７
において、電源基板９１０からの電源断信号がＡＮＤ回
路３８５を介して払出制御用ＣＰＵ３７１のマスク不能
割込端子（ＸＮＭＩ端子）に接続されている。従って、
払出制御用ＣＰＵ３７１は、マスク不能割込処理によっ
て電源断の発生を確認することができる。

【０１９５】払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ
２端子には、主基板３１からのＩＮＴ信号が接続されて
いる。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力され
ると、払出制御用ＣＰＵ３７１に内蔵されているタイマ
カウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウン
トされる。そして、レジスタ値が０になると割込が発生
する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ
２の初期値を「１」に設定しておけば、ＩＮＴ信号の入
力に応じて割込が発生することになる。

【０１９６】図３１は、この実施の形態における出力ポ
ートの割り当てを示す説明図である。図３１に示すよう
に、出力ポートＣ（アドレス００Ｈ）は、払出モータ２
８９に出力される駆動信号の出力ポートである。また、
出力ポートＤ（アドレス０１Ｈ）は、７セグメントＬＥ
Ｄであるエラー表示ＬＥＤ３７４に出力される表示制御
信号の出力ポートである。そして、出力ポートＥ（アド
レス０２Ｈ）は、振分ソレノイド３１０に出力される駆
動信号、およびカードユニット５０に対するＥＸＳ信号
とＰＲＤＹ信号とを出力するための出力ポートである。

【０１９７】図３２は、この実施の形態における入力ポ
ートのビット割り当てを示す説明図である。図３２に示
すように、入力ポートＡ（アドレス０６Ｈ）は、主基板
３１から送出された払出制御コマンドの８ビットの払出
制御信号を取り込むための入力ポートである。また、入
力ポートＢ（アドレス０７Ｈ）のビット０〜２には、そ
れぞれ、賞球カウントスイッチ３０１Ａ、球貸しカウン
トスイッチ３０１Ｂ、モータ位置センサの検出信号入力
される。ビット３〜５には、カードユニット５０からの
ＢＲＤＹ信号、ＢＲＱ信号およびＶＬ信号が入力され
る。

【０１９８】図３３は、払出制御用ＣＰＵ３７１が実行
するメイン処理を示すフローチャートである。遊技機に
対して電源が投入され払出制御用ＣＰＵ３７１が起動す
ると、メイン処理において、払出制御用ＣＰＵ３７１
は、まず、必要な初期設定を行う。すなわち、払出制御
用ＣＰＵ３７１は、割込禁止に設定する（ステップＳ７
０１）。次に、割込モードを割込モード２に設定し（ス
テップＳ７０２）、スタックポインタにスタックポイン
タ指定アドレスを設定する（ステップＳ７０３）。ま
た、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタ
の初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰ
ＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡ
Ｍをアクセス可能状態に設定する（ステップＳ７０
６）。

【０１９９】この実施の形態では、内蔵ＣＴＣのうちの
一つのチャネルがタイマモードで使用される。従って、
ステップＳ７０４の内蔵デバイスレジスタの設定処理お
よびステップＳ７０５の処理において、使用するチャネ
ルをタイマモードに設定するためのレジスタ設定、割込
発生を許可するためのレジスタ設定および割込ベクタを
設定するためのレジスタ設定が行われる。そして、その
チャネルによる割込がタイマ割込として用いられる。タ
イマ割込を例えば２ｍｓ毎に発生させたい場合は、初期
値として２ｍｓに相当する値が所定のレジスタ（時間定
数レジスタ）に設定される。

【０２００】なお、タイマモードに設定されたチャネル
（この実施の形態ではチャネル３）に設定される割込ベ
クタは、タイマ割込処理の先頭番地に相当するものであ
る。具体的は、Ｉレジスタに設定された値と割込ベクタ
とでタイマ割込処理の先頭番地が特定される。タイマ割
込処理ではタイマ割込フラグがセットされ、メイン処理
でタイマ割込フラグがセットされていることが検知され
ると、払出制御処理が実行される。すなわち、タイマ割
込処理では、電気部品制御処理の一例である払出制御処
理を実行するための設定がなされる。

【０２０１】また、内蔵ＣＴＣのうちの他の一つのチャ
ネル（この実施の形態ではチャネル２）が、遊技制御手
段からの払出制御コマンド受信のための割込発生用のチ
ャネルとして用いられ、そのチャネルがカウンタモード
で使用される。従って、ステップＳ７０４の内蔵デバイ
スレジスタの設定処理およびステップＳ７０５の処理に
おいて、使用するチャネルをカウンタモードに設定する
ためのレジスタ設定、割込発生を許可するためのレジス
タ設定および割込ベクタを設定するためのレジスタ設定
が行われる。

【０２０２】カウンタモードに設定されたチャネル（チ
ャネル２）に設定される割込ベクタは、後述するコマン
ド受信割込処理の先頭番地に相当するものである。具体
的は、Ｉレジスタに設定された値と割込ベクタとでコマ
ンド受信割込処理の先頭番地が特定される。

【０２０３】この実施の形態では、払出制御用ＣＰＵ３
７１でも割込モード２が設定される。従って、内蔵ＣＴ
Ｃのカウントアップにもとづく割込処理を使用すること
ができる。また、ＣＴＣが送出した割込ベクタに応じた
割込処理開始番地を設定することができる。

【０２０４】ＣＴＣのチャネル２（ＣＨ２）のカウント
アップにもとづく割込は、上述したタイマカウンタレジ
スタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生
する割込である。従って、例えばステップＳ７０５にお
いて、特定レジスタとしてのタイマカウンタレジスタＣ
ＬＫ／ＴＲＧ２に初期値「１」が設定される。また、Ｃ
ＴＣのチャネル３（ＣＨ３）のカウントアップにもとづ
く割込は、ＣＰＵの内部クロック（システムクロック）
をカウントダウンしてレジスタ値が「０」になったら発
生する割込であり、後述する２ｍｓタイマ割込として用
いられる。具体的には、ＣＨ３のレジスタ値はシステム
クロックの１／２５６周期で減算される。ステップＳ７
０５において、ＣＨ３のレジスタには、初期値として２
ｍｓに相当する値が設定される。

【０２０５】ＣＴＣのＣＨ２のカウントアップにもとづ
く割込は、ＣＨ３のカウントアップにもとづく割込より
も優先順位が高い。従って、同時にカウントアップが生
じた場合に、ＣＨ２のカウントアップにもとづく割込、
すなわち、コマンド受信割込処理の実行契機となる割込
の方が優先される。

【０２０６】そして、払出制御用ＣＰＵ３７１は、払出
制御用のバックアップＲＡＭ領域にバックアップデータ
が存在しているか否かの確認を行う（ステップＳ７０
７）。すなわち、例えば、主基板３１のＣＰＵ５６の処
理と同様に、電源断時にセットされるバックアップフラ
グがセット状態になっているか否かによって、バックア
ップデータが存在しているか否か確認する。バックアッ
プフラグがセット状態になっている場合には、バックア
ップデータありと判断する。

【０２０７】バックアップありを確認したら、払出制御
用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチ
ェック（この例ではパリティチェック）を行う。不測の
電源断が生じた後に復旧した場合には、バックアップＲ
ＡＭ領域のデータは保存されていたはずであるから、チ
ェック結果は正常になる。チェック結果が正常でない場
合には、内部状態を電源断時の状態に戻すことができな
いので、停電復旧時でない電源投入時に実行される初期
化処理を実行する。

【０２０８】チェック結果が正常であれば（ステップＳ
７０８）、払出制御用ＣＰＵ３７１は、内部状態を電源
断時の状態に戻すための払出状態復旧処理を行う（ステ
ップＳ７０９）。そして、バックアップＲＡＭ領域に保
存されていたＰＣ（プログラムカウンタ）の指すアドレ
スに復帰する。

【０２０９】初期化処理では、払出制御用ＣＰＵ３７１
は、まず、ＲＡＭクリア処理を行う（ステップＳ７１
１）。そして、２ｍｓ毎に定期的にタイマ割込がかかる
ように払出制御用ＣＰＵ３７１に設けられているＣＴＣ
のレジスタの設定が行われる（ステップＳ７１２）。す
なわち、初期値として２ｍｓに相当する値が所定のレジ
スタ（時間定数レジスタ）に設定される。そして、初期
設定処理のステップＳ７０１において割込禁止とされて
いるので、初期化処理を終える前に割込が許可される
（ステップＳ７１３）。

【０２１０】この実施の形態では、払出制御用ＣＰＵ３
７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するよう
に設定される。この実施の形態では、繰り返し周期は２
ｍｓに設定される。そして、タイマ割込が発生すると、
図３４に示すように、払出制御用ＣＰＵ３７１は、例え
ばタイマ割込が発生したことを示すタイマ割込フラグを
セットする（ステップＳ７２１）。なお、図３４には割
込を許可することも明示されているが（ステップＳ７２
０）、２ｍｓタイマ割込処理では、最初に割込許可状態
に設定される。すなわち、２ｍｓタイマ割込処理中には
割込許可状態になってので、ＩＮＴ信号の入力にもとづ
く払出制御コマンド受信処理を優先して実行することが
できる。

【０２１１】払出制御用ＣＰＵ３７１は、ステップＳ７
２４において、タイマ割込フラグがセットされたことを
検出するとステップＳ７５１以降の払出制御処理を実行
する。以上の制御によって、この実施の形態では、払出
制御処理は２ｍｓ毎に起動されることになる。なお、こ
の実施の形態では、タイマ割込処理ではフラグセットの
みがなされ、払出制御処理はメイン処理において実行さ
れるが、タイマ割込処理で払出制御処理を実行してもよ
い。

【０２１２】払出制御処理において、払出制御用ＣＰＵ
３７１は、まず、中継基板７２を介して入力ポート３７
２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸
しカウントスイッチ３０１Ｂがオンしたか否かを判定す
る（スイッチ処理：ステップＳ７５１）。

【０２１３】次に、払出制御用ＣＰＵ３７１は、センサ
（例えば、払出モータ２８９の回転数を検出するモータ
位置センサ）からの信号入力状態を確認してセンサの状
態を判定する等の処理を行う（入力判定処理：ステップ
Ｓ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信
した払出制御コマンドを解析し、解析結果に応じた処理
を実行する（コマンド解析実行処理：ステップＳ７５
３）。

【０２１４】次いで、払出制御用ＣＰＵ３７１は、主基
板３１から払出停止指示コマンドを受信していたら払出
停止状態に設定し、払出開始指示コマンドを受信してい
たら払出停止状態の解除を行う（ステップＳ７５４）。
また、プリペイドカードユニット制御処理を行う（ステ
ップＳ７５５）。

【０２１５】次いで、払出制御用ＣＰＵ３７１は、球貸
し要求に応じて貸し球を払い出す制御を行う（ステップ
Ｓ７５６）。このとき、払出制御用ＣＰＵ３７１は、振
分ソレノイド３１０によって球振分部材３１１を球貸し
側に設定する。

【０２１６】さらに、払出制御用ＣＰＵ３７１は、総合
個数記憶に格納された個数の賞球を払い出す賞球制御処
理を行う（ステップＳ７５７）。このとき、払出制御用
ＣＰＵ３７１は、振分ソレノイド３１０によって球振分
部材３１１を賞球側に設定する。そして、出力ポート３
７２ｃおよび中継基板７２を介して球払出装置９７の払
出機構部分における払出モータ２８９に対して駆動信号
を出力し、所定の回転数分払出モータ２８９を回転させ
る払出モータ制御処理を行う（ステップＳ７５８）。

【０２１７】なお、この実施の形態では、払出モータ２
８９としてステッピングモータが用いられ、それらを制
御するために１−２相励磁方式が用いられる。従って、
具体的には、払出モータ制御処理において、８種類の励
磁パターンデータが繰り返し払出モータ２８９に出力さ
れる。また、この実施の形態では、各励磁パターンデー
タが４ｍｓずつ出力される。

【０２１８】次いで、エラー検出処理が行われ、その結
果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う
（エラー処理：ステップＳ７５９）。

【０２１９】なお、出力ポートＣは、払出制御処理にお
ける払出モータ制御処理（ステップＳ７５８）でアクセ
スされる。また、出力ポートＤは、払出制御処理におけ
るエラー処理（ステップＳ７５９）でアクセスされる。
そして、出力ポートＥは、払出制御処理における球貸し
制御処理（ステップＳ７５６）および賞球制御処理（ス
テップＳ７５７）でアクセスされる。

【０２２０】図３５は、払出制御用ＣＰＵ３７１が内蔵
するＲＡＭの使用例を示す説明図である。この例では、
バックアップＲＡＭ領域に、総合個数記憶（例えば２バ
イト）と貸し球個数記憶とがそれぞれ形成されている。
総合個数記憶は、主基板３１の側から指示された賞球払
出個数の総数を記憶するものである。貸し球個数記憶
は、未払出の球貸し個数を記憶するものである。

【０２２１】このように、未払出の賞球個数と貸し球個
数とが、所定期間はその内容を保持可能なバックアップ
ＲＡＭ領域に記憶されるので、停電等の不測の電源断が
生じても、所定期間内に電源復旧すれば、バックアップ
ＲＡＭ領域に記憶される賞球処理および球貸し処理を続
行できる。従って、遊技者に与えられる不利益を低減す
ることができる。

【０２２２】図３６，図３７は、電源基板９１０からの
電源断信号に応じて実行されるマスク不能割込処理（電
力供給停止時処理）の処理例を示すフローチャートであ
る。

【０２２３】電力供給停止時処理において、払出制御用
ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲ
ＡＭ領域に退避する（ステップＳ８０１）。また、割込
フラグをパリティフラグにコピーする（ステップＳ８０
２）。パリティフラグはバックアップＲＡＭ領域に形成
されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬ
レジスタ、ＩＸレジスタおよびスタックポインタをバッ
クアップＲＡＭ領域に退避する（ステップＳ８０４〜８
０８）。

【０２２４】次に、バックアップあり指定値（この例で
は「５５Ｈ」）をバックアップフラグにストアする。バ
ックアップフラグはバックアップＲＡＭ領域に形成され
ている。次いで、主基板３１のＣＰＵ５６の処理と同様
の処理を行ってパリティデータを作成しバックアップＲ
ＡＭ領域に保存する（ステップＳ８１０〜Ｓ８１９）。
そして、ＲＡＭアクセスレジスタにアクセス禁止値を設
定する（ステップＳ８２０）。以後、内蔵ＲＡＭのアク
セスができなくなる。

【０２２５】さらに、払出制御用ＣＰＵ３７１は、クリ
アデータ（００）を適当なレジスタにセットし（ステッ
プＳ８２１）、処理数（この例では「３」）を別のレジ
スタにセットする（ステップＳ８２２）。また、出力ポ
ートＣのアドレス（この例では「００Ｈ」）をＩＯポイ
ンタに設定する（ステップＳ８２３）。ＩＯポインタと
して、さらに別のレジスタが用いられる。

【０２２６】そして、ＩＯポインタが指すアドレスにク
リアデータをセットするとともに（ステップＳ８２
４）、ＩＯポインタの値を１増やし（ステップＳ８２
５）、処理数の値を１減算する（ステップＳ８２７）。
ステップＳ８２４〜Ｓ８２６の処理が、処理数の値が０
になるまで繰り返される。その結果、全ての出力ポート
Ｃ〜Ｅ（図２５参照）にクリアデータが設定される。図
３１に示すように、この例では、「１」がオン状態であ
り、クリアデータである「００」が各出力ポートにセッ
トされるので、全ての出力ポートがオフ状態になる。

【０２２７】従って、遊技状態を保存するための処理
（この例では、チェックサムの生成およびＲＡＭアクセ
ス防止）が実行された後、各出力ポートは直ちにオフ状
態になる。なお、この実施の形態では、払出制御処理に
おいて用いられるデータが格納されるＲＡＭ領域は全て
電源バックアップされている。従って、その内容が正し
く保存されているか否かを示すチェックサムの生成処
理、およびその内容を書き換えないようにするためのＲ
ＡＭアクセス防止処理が、払出制御状態を保存するため
の処理に相当する。

【０２２８】制御状態を保存するための処理が実行され
た後、直ちに各出力ポートがオフ状態になるので、保存
される遊技状態と整合しない状況が発生することは確実
に防止される。一般に遊技機に対する電源供給が停止す
るときには、短時間の遅れはあるものの、各電気部品に
対する電力供給も停止して動作が停止する。ところが、
そのような自然な動作停止を期待すると、不都合が生ず
る場合がある。

【０２２９】例えば、払出モータ２８９に対する駆動信
号のクリア処理（オフ処理）がなされないと、払出モー
タ２８９が動作不能になる電圧にまで電源電圧が低下し
ていく最中で遊技球の払い出しがなされてしまうことが
ある。ところが、その前の段階で未払出数が保存されて
いるので、電源電圧が復旧して保存されているデータに
もとづいて払出処理を続行したのでは、余分に遊技球を
払い出してしまうことになる。しかし、この実施の形態
では、払出制御状態を保存したら直ちに出力ポートのク
リア処理が行われるので、そのような不都合が生ずるこ
とを防止することができる。

【０２３０】すなわち、この実施の形態では、遊技機へ
の電力供給停止時に制御状態をバックアップ記憶手段に
保存するように構成した場合に、制御の矛盾等を生じさ
せないようにすることができる。

【０２３１】出力ポートに対するクリア処理が完了する
と、払出制御用ＣＰＵ３７１は、待機状態（ループ状
態）に入る。従って、システムリセットされるまで、何
もしない状態になる。

【０２３２】上述したように、電源の瞬断等に起因して
電源断信号が発生した場合には、電源電圧は平常時の値
に復旧し遊技機は制御可能な状態に戻る。そのような状
況が発生したときには、電源基板９１０から復帰信号が
払出基板３７に供給される。復帰信号が入力されると、
払出制御用ＣＰＵ３７１にリセットがかかる。従って、
払出制御用ＣＰＵ３７１は、図３３に示されたメイン処
理の実行を開始することができる。その際、電源断信号
が出力されたときに遊技状態が保存されているので、ス
テップＳ７０９の処理で払出状態復旧処理が実行され、
払出制御は、電源断信号発生時の状態に戻り、その状態
から払出制御が続行される。

【０２３３】図３８は、本発明の他の実施の形態におけ
る払出制御手段のクリアデータテーブルを用いたマスク
不能割込処理（電力供給停止時処理）の一部を示すフロ
ーチャートである。図３８に示すフローチャートは、図
３６に示されたステップＳ８０１〜Ｓ８２０の処理に続
いて実行される。すなわち、この実施の形態では、ＲＡ
Ｍアクセス禁止状態に設定された後（ステップＳ８２
０）、クリアデータテーブルの先頭アドレスがポインタ
にセットされ（ステップＳ８３１）、次いで、データク
リア処理が実行された後に（ステップＳ８３２）、シス
テムリセットを待つ待機状態に入る。なお、ポインタと
して所定のレジスタが用いられる。

【０２３４】図３９は、クリアデータテーブルの一構成
例を示す説明図である。図３９に示す例では、クリアデ
ータテーブルには、順に、処理数データ（この例では
「３」）、出力ポートＣのアドレス（アドレス００
Ｈ）、出力ポートＣに設定されるべきクリアデータ、・
・・、出力ポートＥのアドレス（アドレス０２Ｈ）、出
力ポートＥに設定されるべきクリアデータが設定されて
いる。出力ポートのアドレスとクリアデータとは、出力
ポートのアドレスが小さいものから順に設定されてい
る。なお、出力ポートのアドレス割り当ては、規則的に
並んだアドレスであれば、１つ飛び等でもよく、そのよ
うな場合でも、加算値を変えることによって次アドレス
を容易に求めることができる。また、演算は加算に限ら
ず、アドレスの割り当て方等に応じて減算や積算等であ
ってもよい。

【０２３５】図４０は、ステップＳ８３２のデータクリ
ア処理を示すフローチャートである。データクリア処理
において、払出制御用ＣＰＵ３７１は、ポインタの指す
アドレスから処理数データを抽出する（ステップＳ８４
１）。そして、ポインタの値を１増やす（ステップＳ８
４２）。次いで、ポインタの指すアドレスからアドレス
データ（出力ポートのアドレス）を抽出する（ステップ
Ｓ８４３）。さらに、ポインタの値を１増やす（ステッ
プＳ８４４）。

【０２３６】そして、ポインタの指すアドレスからクリ
アデータを抽出し（ステップＳ８４５）、そのデータ
を、ステップＳ８４３で抽出したアドレスに設定する
（ステップＳ８４６）。次に、処理数の値を１減算し
（ステップＳ８４７）、処理数が０になったらデータク
リア処理を終了する（ステップＳ８４８）。処理数が０
でない場合には、ステップＳ８４１に戻る。

【０２３７】マスク不能割込処理が図３８に示すように
構成されている場合でも、電源基板９１０から復帰信号
が払出制御基板３７に供給されると、払出制御用ＣＰＵ
３７１にリセットがかかるので、払出制御用ＣＰＵ３７
１は、図３３に示されたメイン処理の実行を開始するこ
とができる。その際、電源断信号が出力されたときに制
御状態が保存されているので、ステップＳ７０９の処理
で払出状態復旧処理が実行され、払出制御は、電源断信
号発生時の状態に戻り、その状態から払出制御が続行さ
れる。

【０２３８】上記の実施の形態では、電源基板９１０か
らの復帰信号は、主基板３１においてＣＰＵ５６のリセ
ット端子に入力されたが、Ｉ／Ｏポート部５７の入力ポ
ートに入力されてもよい。図４１は、そのような形態を
示すブロック図である。

【０２３９】図４２は、このように構成された場合の遊
技制御手段のマスク不能割込処理（電力供給停止時処
理）の一部を示すフローチャートである。図４２に示す
フローチャートは、図２５に示されたステップＳ５１〜
Ｓ７０の処理に続いて実行される。すなわち、この実施
の形態では、出力ポートクリア処理が実行された後（ス
テップＳ７１〜Ｓ７７）、システムリセットを待つ待機
状態において、入力ポートを介して復帰信号のオンの検
出が実行される（ステップＳ１００）。そして、復帰信
号がオンになったら、図１９に示されたメイン処理のス
テップＳ１にジャンプする。メイン処理の実行が開始さ
れると、電源断信号が出力されたときに遊技状態が保存
されているので、ステップＳ９の処理で遊技状態復旧処
理が実行され、遊技制御は、電源断信号発生時の状態に
戻り、その状態から遊技制御が続行される。

【０２４０】なお、復帰信号は、例えば入力ポート１の
ビット４（図１８参照）に入力される。また、この実施
の形態では、復帰信号のオンが検出されると直ちにステ
ップＳ１にジャンプしたが、ノイズ除去等のために、複
数回連続したオンを検出したらステップＳ１にジャンプ
するようにしたり、オン検出後所定期間経過後にも再度
オンが検出されたらステップＳ１にジャンプするように
してもよい。

【０２４１】さらに、払出制御手段のマスク不能割込処
理においても、入力ポートに入力される復帰信号を検出
するようにしてもよい。

【０２４２】上記の各実施の形態では、復帰信号は電源
基板９１０で作成されたが、復帰信号を必要とする電気
部品制御基板において作成されてもよい。図４３は、復
帰信号が電気部品制御基板において作成される場合の電
源基板９１０Ａの構成例を示すブロック図である。図４
３に示す電源基板９１０Ａは、図１３に示された電源基
板９１０とは異なり、復帰信号を出力しない。

【０２４３】リセット管理回路９４０Ａは、図１４に示
された回路構成から復帰信号生成部分を除いた構成を用
いてもよいが、例えば、図４４に示すように構成しても
よい。図４４に示す構成では、リセット管理回路９４０
Ａにおいて、それぞれ、ＶSLを導入して、ＶSLの電圧値
が上昇して所定値以上になると出力をローレベルからハ
イレベルに変化させるリセットＩＣを有するリセット回
路６５，６５Ｂ，６５Ｃが設けられている。リセット回
路６５の出力は、リセット信号回路９５０およびバッフ
ァ回路９６５を介して主基板３１に対してリセット信号
として供給される。なお、各リセットＩＣは、ＶSLの電
圧が低下して所定値を下回ると、出力をハイレベルから
ローレベルに変化させる。

【０２４４】リセット回路６５Ｂの出力は、リセット信
号回路９５０Ｂおよびバッファ回路９６１を介して払出
制御基板３７に対してリセット信号として供給される。
なお、リセット信号回路９５０，９５０Ｂの構成は、そ
れぞれ、図１４に示されたリセット信号回路９５０の構
成と同じである。そして、リセット回路６５Ｃの出力
は、バッファ回路９６２，９６３，９６４を介して、図
柄制御基板８０、ランプ制御基板３５および音声制御基
板７０に対してリセット信号として供給される。

【０２４５】リセット回路６５，６５Ｂ，６５Ｃにおけ
る各リセットＩＣが出力レベルを変化させるための所定
値はそれぞれ異なっている。具体的には、リセット回路
６５のリセットＩＣにおける所定値は、他のリセットＩ
Ｃにおける所定値よりも大きい。また、リセット回路６
５Ｂ，６５ＣのリセットＩＣにおける各所定値は、等し
いか、または、リセット回路６５ＢのリセットＩＣにお
ける所定値の方が大きい値である。

【０２４６】よって、電源が投入されＶSLが上昇してい
くときには、リセット回路６５の出力が最も遅くハイレ
ベルになる。すなわち、主基板３１のＣＰＵ５６が最も
遅く立ち上がる。また、電源断時においてＶSLが低下し
ていくときには、リセット回路６５の出力が最も早くロ
ーレベルになる。すなわち、主基板３１のＣＰＵが最も
早くリセット状態になる。

【０２４７】リセット管理回路９４０Ａを図４５に示す
ように構成することもできる。図４５に示す構成では、
電源が投入されＶSLが上昇していくときには、主基板３
１に対するリセット信号は、ＡＮＤ回路９５１によっ
て、他の基板へのリセット信号がハイレベルになったこ
とを条件に、ハイレベルになる。従って、主基板３１の
ＣＰＵ５６が、他の基板におけるＣＰＵよりも遅く立ち
上がる。従って、このように構成する場合には、リセッ
ト回路６５，６５Ｂ，６５Ｃにおける各リセットＩＣに
おける所定値を、図４４に示された構成に比べて、さほ
ど厳密に差を付けた値にしなくてもよい。

【０２４８】図４６は、電源基板９１０Ａにおいて復帰
信号が生成されない場合の遊技制御手段のマスク不能割
込処理（電力供給停止時処理）の一例を示すフローチャ
ートである。図４６に示すフローチャートは、図２５に
示されたステップＳ５１〜Ｓ７０の処理に続いて実行さ
れる。すなわち、この実施の形態では、出力ポートクリ
ア処理が実行された後（ステップＳ７１〜Ｓ７７）、シ
ステムリセットを待つ待機状態において、まず、カウン
タの初期値Ｍが設定される（ステップＳ１１１）。そし
て、カウンタの値を１減算しつつ（ステップＳ１１
２）、カウンタの値が０になったか否か確認する（ステ
ップＳ１１３）。

【０２４９】そして、カウンタの値が０になったら、図
１９に示されたメイン処理のステップＳ１にジャンプす
る。メイン処理の実行が開始されると、電源断信号が出
力されたときに遊技状態が保存されているので、ステッ
プＳ９の処理で遊技状態復旧処理が実行され、遊技制御
は、電源断信号発生時の状態に戻り、その状態から遊技
制御が続行される。

【０２５０】カウンタに初期値Ｍが設定されてからカウ
ントアップ（＝０になる）するまでの時間は、［ステッ
プＳ１１２およびＳ１１３の処理に要する時間］×Ｍで
あるが、Ｍの値は、電源断信号が発生してから、Ｖcc電
源で動作するＣＰＵ５６が動作不能になるまでに時間よ
りも長い時間をカウントするように設定される。従っ
て、一般には、一般には、カウンタがカウントアップし
てステップＳ１にジャンプする前に、ＣＰＵ５６は動作
しなくなる。すなわち、ステップＳ１にジャンプするこ
とはない。

【０２５１】しかし、電源の瞬断等が生ずると、電源電
圧レベルが短期間低下した後に復旧する。その場合に
も、ＶSLの電圧レベルが電源断信号出力レベル以下にな
ると、電源断信号がローレベルになって、電力供給停止
時処理が開始される。そして、ＣＰＵ５６は電力供給停
止時処理終了後ループ状態に入る。何らの制御も行わな
いと、ループ処理から抜けられないのであるが、この場
合には、カウンタがカウントアップしてメイン処理に復
帰することができる。

【０２５２】すなわち、この実施の形態におけるカウン
タは、電源断信号に応じた処理における待機状態におい
て実行されるタイマ処理を行うためのソフトウェアタイ
マに相当する。そして、カウンタがカウントアップする
と、すなわち、タイマ処理によって所定期間の経過が計
測されると、復帰手段としてのＣＰＵ５６が、待機状態
から遊技制御状態に復帰させる制御を行う。

【０２５３】このような構成でも、電源の瞬断等に起因
して電源断信号が発生したにもかかわらず電源電圧が平
常時の値に復旧したときに、ＣＰＵ５６は、図１９に示
されたメイン処理の実行を再開することができる。その
際、電源断信号が出力されたときに遊技状態が保存され
ているので、ステップＳ９の処理で遊技状態復旧処理が
実行され、遊技制御は、電源断信号発生時の状態に戻
り、その状態から遊技制御が続行される。

【０２５４】このような制御は、払出制御手段が実行す
ることも可能である。図４７は、電源基板９１０Ａにお
いて復帰信号が生成されない場合の払出制御手段のマス
ク不能割込処理（電力供給停止時処理）の一例を示すフ
ローチャートである。図４７に示すフローチャートは、
図３６に示されたステップＳ８０１〜Ｓ８２０の処理に
続いて実行される。すなわち、この実施の形態では、出
力ポートクリア処理が実行された後（ステップＳ８２１
〜Ｓ８２７）、システムリセットを待つ待機状態におい
て、まず、カウンタの初期値Ｍが設定される（ステップ
Ｓ８３１）。そして、カウンタの値を１減算しつつ（ス
テップＳ８３２）、カウンタの値が０になったか否か確
認する（ステップＳ８３３）。

【０２５５】そして、カウンタの値が０になったら、図
３３に示されたメイン処理のステップＳ７０１にジャン
プする。メイン処理の実行が開始されると、電源断信号
が出力されたときに制御状態が保存されているので、ス
テップＳ７０９の処理で払出状態復旧処理が実行され、
制御は電源断信号発生時の状態に戻り、その状態から払
出制御が続行される。

【０２５６】なお、主基板３１のＣＰＵ５６が扱うカウ
ントアップ値（図４６におけるＳ１１１で設定される
Ｍ）は、払出制御用ＣＰＵ３７１が扱うカウントアップ
値よりも大きい値であることが好ましい。ＣＰＵ５６が
扱うカウントアップ値の方が大きい値である場合には、
遊技制御手段よりも前に払出制御手段が再起動すること
になる。従って、払出制御手段が先に立ち上がって、遊
技制御手段からの払出制御コマンドを取りこぼすような
ことはない。

【０２５７】上記のように、電源基板９１０Ａにおいて
復帰信号が生成されない場合にソフトウェアによってタ
イマ処理を行うことによって待機状態から制御状態に戻
ることができるが、タイマ処理は、ハードウェアによっ
て実行されてもよい。

【０２５８】図４８は、電源基板９１０Ａにおいて復帰
信号が生成されない場合にハードウェアによってタイマ
処理を行うような構成の一例を示すブロック図である。
この例では、主基板３１に、ウォッチドッグタイマとし
て機能するカウンタ（ウォッチドッグタイマ回路）１６
２が設けられる。ウォッチドッグタイマ回路１６２は、
発振回路１６４の出力パルスをカウントし、カウントア
ップすると、Ｑ出力としてハイレベルの１パルスを発生
する。そのパルス信号は、反転回路１６３で論理反転さ
れ、復帰信号としてＡＮＤ回路１６１に入力される。Ａ
ＮＤ回路１６１は、リセット信号と復帰信号の論理積を
とってＣＰＵ５６のリセット端子に供給する。なお、Ｃ
ＰＵ５６からシステムクロックまたはその分周クロック
を出力するように設定し、そのクロックを、ウォッチド
ッグタイマ回路１６２の入力クロック信号としてもよ
い。

【０２５９】カウントアップ値は、電源断信号がローレ
ベルになってから、ＶSLの電圧値がＶcc生成可能電圧に
まで低下する時間以上に設定される。ウォッチドッグタ
イマ回路１６２はＶccを電源として動作するので、カウ
ントアップ値は、ウォッチドッグタイマ回路１６２の動
作可能期間に相当する値以上に設定される。従って、遊
技機への電力供給停止時には、一般には、ウォッチドッ
グタイマ回路１６２がカウントアップして復帰信号が出
力される前に、ウォッチドッグタイマ回路１６２および
その他の回路部品は動作しなくなる。

【０２６０】なお、ＣＰＵ５６が遊技制御を行っている
ときには、定期的にクリアパルスがウォッチドッグタイ
マ回路１６２に与えられる。クリアパルスの出力周期
は、ウォッチドッグタイマ回路１６２がカウントアップ
するまでの時間よりも短い。従って、ＣＰＵ５６が、通
常の遊技制御を行っているときにウォッチドッグタイマ
回路１６２のＱ出力にパルスが現れることはない。

【０２６１】図４９は、ウォッチドッグタイマ回路１６
２が設けられた場合の遊技制御手段のメイン処理の一部
を示すフローチャートである。図４９に示す処理は、図
１９に示されたステップＳ１〜Ｓ１５の処理に続いて実
行される。この場合には、遊技制御処理のループ（ステ
ップＳ１６〜Ｓ３２）内において、ウォッチドッグタイ
マクリア処理（ステップＳ３２）が実行される。従っ
て、ウォッチドッグタイマクリア処理は、２ｍｓ毎に実
行される。

【０２６２】ウォッチドッグタイマクリア処理（ステッ
プＳ３２）では、ウォッチドッグタイマ回路１６２のク
リア端子に至る出力ポートに１パルスを出力する処理が
行われる。よって、遊技制御処理の実行中では、ウォッ
チドッグタイマ回路１６２に定期的にクリアパルスが与
えられるので、カウントアップすることはない。

【０２６３】遊技機に対する供給電圧が低下して電源断
信号が出力されると、図２５，図２６に示されたような
マスク不能割込処理が開始される。その処理中ではウォ
ッチドッグタイマ回路１６２に対してクリアパルスは出
力されない。従って、電源電圧が復旧して、ウォッチド
ッグタイマ回路１６２がカウントアップするまで動作し
ているような場合には復帰信号が出力される。

【０２６４】図５０は、上述したソフトウェアタイマ処
理またはウォッチドッグタイマ回路１６２によって復帰
信号が作成される場合の復帰信号の出力タイミング等を
示すタイミング図である。（Ａ）は、遊技機に対する電
力供給が停止された場合の例である。ソフトウェアタイ
マ処理は電力供給停止時処理が終了して待機状態になっ
てから開始される。また、マスク不能割込処理ではウォ
ッチドッグタイマ回路１６２に対してクリアパルスは出
力されないので、ウォッチドッグタイマ回路１６は、実
質的に、電力供給停止時処理の開始時から起動される。
いずれの場合でも、タイムアップ値（カウントアップ
値）は、電源電圧がＶcc生成可能電圧値よりも小さくな
るまでタイムアップしないように設定されているので、
復帰信号が発生することはない。

【０２６５】電源の瞬断等が生ずると、図５０（Ｂ）に
示すように、ＶSLの電圧レベルが短期間低下した後に復
旧する。その場合にも、ＶSLの電圧レベルが電源断信号
出力レベル以下になると、電源断信号がローレベルにな
って、電力供給停止時処理が開始される。そして、ＣＰ
Ｕ５６は電力供給停止時処理終了後ループ状態に入る。
何らの制御も行わないと、ループ処理から抜けられない
のであるが、この場合には、ウォッチドッグタイマ回路
１６がカウントアップして復帰信号が発生する。

【０２６６】図４８に示されたように、主基板３１にお
いて、復帰信号は、ＡＮＤ回路１６１を介して、ＣＰＵ
５６のリセット端子に入力される。従って、ＣＰＵ５６
にはシステムリセットがかかる。その結果、ＣＰＵ５６
は待機状態から抜け出すことができる。

【０２６７】図５１は、電源基板９１０Ａにおいて復帰
信号が生成されない場合に払出制御基板３７におけるハ
ードウェアによってタイマ処理を行うような構成の一例
を示すブロック図である。この例では、払出制御基板３
７に、ウォッチドッグタイマとして機能するカウンタ
（ウォッチドッグタイマ回路）３８６が設けられる。ウ
ォッチドッグタイマ回路３８６は、発振回路３８８の出
力パルスをカウントし、カウントアップすると、Ｑ出力
としてハイレベルの１パルスを発生する。そのパルス信
号は、反転回路３８７で論理反転され、復帰信号として
ＡＮＤ回路３８５に入力される。ＡＮＤ回路３８５は、
リセット信号と復帰信号の論理積をとってＣＰＵ５６の
リセット端子に供給する。

【０２６８】カウントアップ値は、電源断信号がローレ
ベルになってから、ＶSLの電圧値がＶcc生成可能電圧に
まで低下する時間以上に設定される。ウォッチドッグタ
イマ回路３８６はＶccを電源として動作するので、カウ
ントアップ値は、ウォッチドッグタイマ回路３８６の動
作可能期間に相当する値以上に設定される。従って、一
般には、ウォッチドッグタイマ回路３８６がカウントア
ップして復帰信号が出力される前に、ウォッチドッグタ
イマ回路３８６およびその他の回路部品は動作しなくな
る。なお、払出制御用ＣＰＵ３７１が払出制御を行って
いるときには、定期的にクリアパルスがウォッチドッグ
タイマ回路３８６に与えられる。クリアパルスの出力周
期は、ウォッチドッグタイマ回路３８６がカウントアッ
プするまでの時間よりも短い。従って、払出制御用ＣＰ
Ｕ３７１が、通常の遊技制御を行っているときにウォッ
チドッグタイマ回路３８７６のＱ出力にパルスが現れる
ことはない。

【０２６９】図５２は、ウォッチドッグタイマ回路３８
６が設けられた場合の払出制御手段のメイン処理の一部
を示すフローチャートである。図５２に示す処理は、図
３３に示されたステップＳ７０１〜Ｓ７１３の処理に続
いて実行される。この場合には、払出制御処理のループ
（ステップＳ７２４〜Ｓ７６０）内において、ウォッチ
ドッグタイマクリア処理（ステップＳ７６０）が実行さ
れる。従って、ウォッチドッグタイマクリア処理は、２
ｍｓ毎に実行される。

【０２７０】ウォッチドッグタイマクリア処理（ステッ
プＳ７６０）では、ウォッチドッグタイマ回路３８６の
クリア端子に至る出力ポートに１パルスを出力する処理
が行われる。よって、払出制御処理の実行中では、ウォ
ッチドッグタイマ回路３８６に定期的にクリアパルスが
与えられるので、カウントアップすることはない。

【０２７１】遊技機に対する供給電圧が低下して電源断
信号が出力されると、図３６，図３７に示されたような
マスク不能割込処理が開始される。その処理中ではウォ
ッチドッグタイマ回路３８６に対してクリアパルスは出
力されない。従って、電源電圧が復旧して、ウォッチド
ッグタイマ回路３８６がカウントアップするまで動作し
ているような場合には復帰信号が出力される。

【０２７２】図５１に示されたように、払出制御基板３
７において、復帰信号は、ＡＮＤ回路３８５を介して、
払出制御用ＣＰＵ３７１のリセット端子に入力される。
従って、払出制御用ＣＰＵ３７１にはシステムリセット
がかかる。その結果、払出制御用ＣＰＵ３７１は待機状
態から抜け出すことができる。

【０２７３】以上のように、主基板３１および払出制御
基板３７においてウォッチドッグタイマ回路１６２，３
８６が設けられている場合には、ハードウェアによって
復帰信号を発生させることができる。しかも、電源電圧
が低下したときのみならず、何らかの理由で、ＣＰＵ５
６または払出制御用ＣＰＵ３７１の制御が無限ループに
入ってしまったような場合にも、ループ状態から抜け出
すことができる。

【０２７４】なお、主基板３１のウォッチドッグタイマ
回路１６２のカウントアップ値は、払出制御基板３７の
ウォッチドッグタイマ回路３８６のカウントアップ値よ
りも大きい値であることが好ましい。ウォッチドッグタ
イマ回路１６２のカウントアップ値の方が大きい値であ
る場合には、復帰信号は、遊技制御手段よりも前に払出
制御手段に対して供給される。従って、払出制御手段が
先に立ち上がって、遊技制御手段からの払出制御コマン
ドを取りこぼすようなことはない。

【０２７５】また、例えば主基板３１のみにウォッチド
ッグタイマ回路１６２を設置し、ウォッチドッグタイマ
回路１６２による復帰信号をＣＰＵ５６に供給するとと
もに、払出制御基板３７に供給してもよい。そのように
構成した場合には、全体的な回路構成規模を小さくする
ことができる。また、そのように構成した場合には、払
出制御手段が先に立ち上がるように、ウォッチドッグタ
イマ回路１６２とＣＰＵ５６のリセット端子との間に遅
延回路を置くことが好ましい。

【０２７６】さらに、ウォッチドッグタイマ回路１６
２，３８６による復帰信号をＣＰＵのリセット端子に接
続するのではなく、入力ポートの入力するようにしても
よい。その場合には、電力供給停止時処理における待機
状態で入力ポートの監視が行われ、復帰信号がオンした
ことが検出されると、メイン処理の最初にジャンプす
る。さらに、ウォッチドッグタイマ回路１６２，３８６
による復帰信号をＣＰＵのＣＴＣ端子に入力してもよ
い。その場合には、あらかじめ、復帰信号の入力に応じ
てＣＴＣ割込がかかるように設定される。また、待機状
態で割込許可に設定される。そして、ＣＴＣ割込がかか
ると、メイン処理の最初にジャンプする。

【０２７７】なお、上記の各実施の形態では、払出制御
基板３７において、ＮＭＩに応じて電力供給停止時処理
が実行されたが、電源断信号を払出制御用ＣＰＵ３７１
のマスク可能端子に接続し、マスク可能割込処理によっ
て電力供給停止時処理を実行してもよい。また、電源断
信号を入力ポートに入力し、入力ポートのチェック結果
に応じて電力供給停止時処理を実行してもよい。

【０２７８】以上のように、上記の各実施の形態では、
記憶保持手段（例えばバックアップＲＡＭ）を有する遊
技制御手段および払出制御手段が電源断信号に応じて電
力供給停止時処理を行った後にシステムリセットを待つ
待機状態にあるときに、電源復旧に応じて復帰信号が出
力されると、遊技制御手段および払出制御手段は、プロ
グラムの最初部分から動作を再開する。または、ソフト
ウェアによるタイマ処理でタイムアウトが生ずると、遊
技制御手段および払出制御手段は、プログラムの最初部
分から動作を再開する。その際、電力供給停止時処理に
おいて保存された制御状態が復旧されるので、遊技者か
ら見ると、何事もなかったかのように遊技が続行され
る。

【０２７９】また、電源基板に設けられている起動順序
制御手段が、記憶保持手段を有していない電気部品制御
手段と記憶保持手段を有している電気部品制御手段とを
含む全ての電気部品制御手段を対象に、リセット信号の
供給順序を制御することによって起動順序を制御するの
で、全ての電気部品制御手段の起動順序制御を、簡単な
構成で実現できる。なお、上記の各実施の形態では、記
憶保持手段を有していない電気部品制御手段は、表示制
御手段、ランプ制御手段および音声制御手段であり、記
憶保持手段を有している電気部品制御手段遊技制御手段
および払出制御手段である。

【０２８０】さらに、起動順序制御手段は、遊技制御手
段を最後に起動するので、各電気部品制御手段が、遊技
制御手段からの制御コマンドを取りこぼしてしまうとい
う不都合は生じない。

【０２８１】なお、上記の各実施の形態のパチンコ遊技
機１は、始動入賞にもとづいて可変表示部９に可変表示
される特別図柄の停止図柄が所定の図柄の組み合わせに
なると所定の遊技価値が遊技者に付与可能になる第１種
パチンコ遊技機であったが、始動入賞にもとづいて開放
する電動役物の所定領域への入賞があると所定の遊技価
値が遊技者に付与可能になる第２種パチンコ遊技機や、
始動入賞にもとづいて可変表示される図柄の停止図柄が
所定の図柄の組み合わせになると開放する所定の電動役
物への入賞があると所定の権利が発生または継続する第
３種パチンコ遊技機であっても、本発明を適用できる。

【０２８２】また、パチンコ遊技機に限られず、スロッ
ト機等においても、何らかの動作をする電気部品が備え
られている場合などには本発明を適用することができ
る。

【０２８３】図５３は、電源基板の他の構成例を示すブ
ロック図である。図５３に示す電源基板９１０Ｂには、
スイッチ９９０が搭載されている。また、リセット管理
回路９４０Ｂには、図５４に示すように、ＩＣ９４９の
出力（本来のリセット信号）がハイレベルになるとクリ
アが解けてカウントを開始するカウンタ９９１が搭載さ
れている。カウンタ９９１は、カウントアップすると、
ローレベルの１パルスを出力する。また、カウンタ９９
１の出力は、ＡＮＤ回路９９２に入力される。ＡＮＤ回
路９９２は、スイッチ９９０がオン状態（ローレベル）
であると、カウンタ９９からのローレベルを通過させる
ことができる。

【０２８４】図５５は、スイッチ９９０およびカウンタ
９９１の作用を説明するためのタイミング図である。遊
技機への電源投入時にリセット信号（ＩＣ９４９の出
力）がハイレベルに立ち上がると、カウンタ９９１はカ
ウントを開始する。そして、カウントアップすると、ロ
ーレベルの１パルスを出力する。従って、スイッチ９９
０がオン状態（ローレベル）であると、ＩＣ９４９の出
力とＡＮＤ回路９９２の出力との論理積をとるＡＮＤ回
路９９３の出力にローレベルが現れる。従って、各電気
部品制御基板に至るリセット信号に再度ローレベルが現
れる。なお、既に説明したように、電源投入時に、ＩＣ
９４９の出力には２回のローレベルが現れる。

【０２８５】よって、特に、遊技制御基板３１および払
出制御基板３７において、ＣＰＵ５６および払出制御用
ＣＰＵ３７１に対して、カウンタ９９１の出力によって
再度リセットがかかる。電源投入前に制御状態が保存さ
れていた場合には、電源投入時のリセット（ＩＣ９４９
の出力による。）が解除されたときに、制御状態は復旧
される。従って、その時点で、制御状態の保存が解除さ
れる。よって、カウンタ９９１によるリセットがかかっ
たときには、図１９や図３３に示されたメイン処理にお
いて、遊技状態復旧処理または払出状態復旧処理は実行
されず、ＲＡＭクリア処理（ステップＳ１１，Ｓ７１
１）が実行される。すなわち、ＲＡＭの内容が初期化さ
れる。

【０２８６】なお、この例では、カウンタ９９１による
リセットレベルが各電気部品制御基板に供給されたが、
カウンタ９９１の出力を復帰信号と論理和（ローレベル
の論理和すなわち実際には論理積）をとるようにして、
制御状態保存機能を有する遊技制御手段および払出制御
手段のみにリセットがかかるようにしてもよい。

【０２８７】電源基板９１０Ｂが以上のように構成され
ている場合には、スイッチ９９０を押下しながら遊技機
に電源を投入すれば、ＩＣ９４９の出力にもとづくロー
レベルのリセット信号が出力された後に、カウンタ９９
１が作成する時間が経過すると、再度ローレベルのリセ
ット信号が発生し、ＲＡＭクリアを行うことができる。
従って、バックアップＲＡＭに保存されている制御状態
をクリアしたいときには、スイッチ９９０を押下しなが
ら遊技機に電源を投入すればよい。

【０２８８】なお、図５４に例示された回路構成では、
スイッチ９９０の押下が継続すると、再びＡＮＤ回路９
９２の出力にローレベルが現れるので、カウンタ９９１
が一度ローレベルのパルス出力を行った後では、カウン
タ９９１の動作を停止させることが好ましい。また、図
５４に示された回路構成は一例であって、スイッチ９９
０の押下にもとづいて、ＩＣ９４９の出力にもとづくロ
ーレベルのリセット信号が出力された後に再度ローレベ
ルのリセット信号を発生することができればどのような
構成を用いてもよい。

【０２８９】さらに、ここでは、スイッチ９９０を押下
しながら遊技機に電源を投入するとＲＡＭクリアが実現
される場合を示したが、電源投入に関係なく、スイッチ
９９０が押下されるとＲＡＭクリアがなされるように構
成してもよい。

【０２９０】

【発明の効果】以上のように、本発明によれば、遊技機
を、電気部品制御手段が、電源監視手段によって所定の
電源の状態があらかじめ定められた所定の状態となった
ことが検出された場合に、制御状態の保存に関わる電力
供給停止時処理を行った後に待機状態になり、電気部品
制御手段が、電力供給停止時処理の実行後の所定期間経
過後に電力供給が停止していない場合に待機状態から復
帰させるための復帰手段を含むように構成したので、復
帰手段によって電気部品制御手段を制御実行状態に復帰
させることが可能になり、その結果、ごく短時間で復旧
する電源の瞬断等が生じても制御に支障を来すことがな
いという効果を得ることができる。

【０２９１】復帰手段が、タイマ処理によって所定期間
が経過したら待機状態から復帰させる処理を行うように
構成されている場合には、ソフトウェア処理のみによっ
て電気部品制御手段を制御実行状態に復帰させることが
可能になり、ハードウェアコストの発生を抑制すること
ができる。

【０２９２】ウォッチドッグタイマ回路が、所定期間に
相当する間信号が入力されない場合に電気部品制御手段
に対して待機状態から復帰させるための復帰信号を出力
するように構成されている場合には、ハードウエア回路
によるウォッチドッグタイマ回路によって電気部品制御
手段を制御実行状態に復帰させることが可能になり、ソ
フトウェア負担を増大させない効果がある。

【０２９３】復帰信号が電気部品制御手段のリセット信
号入力部に入力されるように構成されている場合には、
電気部品制御手段を制御実行状態に復帰させるための構
成を簡略化することができる。

【０２９４】所定期間が、少なくとも、遊技機への電力
供給が絶たれた場合に電気部品制御手段が待機状態に入
ってから電気部品制御手段が動作不能な状態となるまで
の時間以上である場合には、誤って電気部品制御手段を
制御実行状態に復帰させてしまうようなことが防止され
る。

【０２９５】復帰信号が、遊技制御手段よりも先に払出
制御手段に対して出力されるように構成されている場合
には、制御実行状態に復帰させる際に、払出制御手段の
方が先に立ち上がるので、遊技制御手段からの制御信号
を取りこぼしてしまうようなことはない。

【０２９６】電源基板に、各電気部品制御手段の起動順
序を制御する起動順序制御手段が搭載されているように
構成されている場合には、各電気部品制御手段の起動順
序を一元管理することができるので、起動の順序付けを
容易に実現することができる。

【０２９７】起動順序制御手段が、各電気部品制御手段
へのリセット信号の出力順序を制御することによって起
動順序を制御するように構成されている場合には、各電
気部品制御手段の起動の順序付けを簡易に実現すること
ができる。

【０２９８】起動順序制御手段が、遊技制御手段を最後
に起動するように構成されている場合には、立ち上げの
際に、遊技制御手段から制御信号を受信する電気部品制
御手段の方が先に立ち上がるので、遊技制御手段からの
制御信号を取りこぼしてしまうようなことはない。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の裏面に設けられている各基
板を示す説明図である。

【図３】 パチンコ遊技機の機構盤を背面からみた背面
図である。

【図４】 機構板に設置されている中間ベースユニット
周りの構成を示す正面図である。

【図５】 球払出装置を示す分解斜視図である。

【図６】 遊技制御基板（主基板）の回路構成を示すブ
ロック図である。

【図７】 払出制御基板および球払出装置の構成要素な
どの賞球に関連する構成要素を示すブロック図である。

【図８】 図柄制御基板の回路構成例を示すブロック図
である。

【図９】 ランプ制御基板の回路構成例を示すブロック
図である。

【図１０】 音声制御基板の回路構成例を示すブロック
図である。

【図１１】 発射制御基板の回路構成例を示すブロック
図である。

【図１２】 電源基板から各基板に供給される直流電圧
等を示すブロック図である。

【図１３】 電源基板の一構成例を示すブロック図であ
る。

【図１４】 リセット管理回路の構成例を示すブロック
図である。

【図１５】 タイマ手段の一例であるカウンタの作用を
説明するためのタイミング図である。

【図１６】 出力ポートのビット割り当ての一例を示す
説明図である。

【図１７】 出力ポートのビット割り当ての一例を示す
説明図である。

【図１８】 入力ポートのビット割り当ての一例を示す
説明図である。

【図１９】 主基板におけるＣＰＵが実行するメイン処
理を示すフローチャートである。

【図２０】 バックアップフラグと遊技状態復旧処理を
実行するか否かとの関係の一例を示す説明図である。

【図２１】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図２２】 制御コマンドのコマンド形態の一例を示す
説明図である。

【図２３】 制御コマンドを構成する８ビットの制御信
号とＩＮＴ信号との関係を示すタイミング図である。

【図２４】 コマンド送信テーブルの一構成例を示す説
明図である。

【図２５】 遊技制御手段における電力供給停止時処理
を示すフローチャートである。

【図２６】 遊技制御手段における電力供給停止時処理
を示すフローチャートである。

【図２７】 遊技状態復旧処理の一例を示すフローチャ
ートである。

【図２８】 遊技制御手段における電力供給停止時処理
の他の例を示すフローチャートである。

【図２９】 クリアデータテーブルの一構成例を示す説
明図である。

【図３０】 データクリア処理を示すフローチャートで
ある。

【図３１】 払出制御基板における出力ポートのビット
割り当ての一例を示す説明図である。

【図３２】 払出制御基板における入力ポートのビット
割り当ての一例を示す説明図である。

【図３３】 払出制御基板におけるＣＰＵが実行するメ
イン処理を示すフローチャートである。

【図３４】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図３５】 払出制御手段におけるＲＡＭの一構成例を
示す説明図である。

【図３６】 払出制御手段における電力供給停止時処理
を示すフローチャートである。

【図３７】 払出制御手段における電力供給停止時処理
を示すフローチャートである。

【図３８】 払出制御手段における電力供給停止時処理
の他の例を示すフローチャートである。

【図３９】 クリアデータテーブルの一構成例を示す説
明図である。

【図４０】 データクリア処理を示すフローチャートで
ある。

【図４１】 遊技制御基板の他の回路構成を示すブロッ
ク図である。

【図４２】 遊技制御手段における電力供給停止時処理
の他の例を示すフローチャートである。

【図４３】 電源基板の他の構成例を示すブロック図で
ある。

【図４４】 リセット管理回路の他の構成例を示すブロ
ック図である。

【図４５】 リセット管理回路のさらに他の構成例を示
すブロック図である。

【図４６】 遊技制御手段における電力供給停止時処理
の他の例を示すフローチャートである。

【図４７】 払出制御手段における電力供給停止時処理
の他の例を示すフローチャートである。

【図４８】 遊技制御手段の他の構成例の一部を示すブ
ロック図である。

【図４９】 主基板におけるＣＰＵが実行するメイン処
理の他の例を示すフローチャートである。

【図５０】 ソフトウェアタイマおよびウォッチドッグ
タイマ回路の作用を説明するためのタイミング図であ
る。

【図５１】 払出制御手段の他の構成例の一部を示すブ
ロック図である。

【図５２】 払出制御基板におけるＣＰＵが実行するメ
イン処理の他の例を示すフローチャートである。

【図５３】 電源基板の他の構成例を示すブロック図で
ある。

【図５４】 リセット管理回路の他の構成例を示すブロ
ック図である。

【図５５】 電源基板のスイッチの作用を説明するため
のタイミング図である。

【符号の説明】

３１ 遊技制御基板（主基板） ３７ 払出制御基板 ５４ ＲＯＭ ５５ ＲＡＭ ５６ ＣＰＵ ５７ Ｉ／Ｏポート １６２ ウォッチドッグタイマ回路 ３７１ 払出制御用ＣＰＵ ３８５ ウォッチドッグタイマ回路 ９１０，９１０Ａ，９１０Ｂ 電源基板 ９４０，９４０Ａ，９４０Ｂ リセット管理回路 ９７１ カウンタ（タイマ手段）

Claims (9)

【特許請求の範囲】
1. 【請求項１】 遊技者が所定の遊技を行うことが可能な
   遊技機であって、 遊技機に設けられる電気部品を制御するための電気部品
   制御手段と、 遊技機への電力供給が停止しても電気部品制御手段の記
   憶内容を保持可能な記憶保持手段と、 遊技機で使用される所定の電源の状態を監視する電源監
   視手段とを備え、 前記電気部品制御手段は、前記電源監視手段によって前
   記所定の電源の状態があらかじめ定められた所定の状態
   となったことが検出された場合に、制御状態の保存に関
   わる電力供給停止時処理を行った後に待機状態になり、 前記電気部品制御手段は、前記電力供給停止時処理の実
   行後の所定期間経過後に電力供給が停止していない場合
   に待機状態から復帰させるための復帰手段を含むことを
   特徴とする遊技機。
2. 【請求項２】 電気部品制御手段は、待機状態で所定時
   間を計測するためのタイマ処理を行い、 復帰手段は、前記タイマ処理によって所定期間が経過し
   たら待機状態から復帰させる処理を行う請求項１記載の
   遊技機。
3. 【請求項３】 復帰手段は、ウォッチドッグタイマ回路
   を含み、 前記ウォッチドッグタイマ回路は、所定期間に相当する
   間信号が入力されない場合に電気部品制御手段に対して
   待機状態から復帰させるための復帰信号を出力する請求
   項１記載の遊技機。
4. 【請求項４】 復帰信号は、電気部品制御手段のリセッ
   ト信号入力部に入力される請求項３記載の遊技機。
5. 【請求項５】 所定期間は、少なくとも、遊技機への電
   力供給が絶たれた場合に、電気部品制御手段が待機状態
   に入ってから電気部品制御手段が動作不能な状態となる
   までの時間以上である請求項１ないし請求項４記載の遊
   技機。
6. 【請求項６】 電気部品制御手段として、遊技の進行を
   制御する遊技制御手段と遊技媒体の払出制御を行う払出
   制御手段とがあり、 復帰信号は、前記遊技制御手段よりも先に前記払出制御
   手段に対して出力される請求項３ないし請求項５記載の
   遊技機。
7. 【請求項７】 電気部品制御手段が搭載された電気部品
   制御基板とは別個に、各電気部品制御基板で用いられる
   電圧を作成する電源基板を備え、 電気部品制御手段には、記憶保持手段によって記憶内容
   が保持されるものと保持されないものとがあり、 前記電源基板には、前記各電気部品制御手段の起動順序
   を制御する起動順序制御手段が搭載されている請求項１
   ないし請求項６記載の遊技機。
8. 【請求項８】 起動順序制御手段は、各電気部品制御手
   段へのリセット信号の出力順序を制御することによって
   起動順序を制御する請求項７記載の遊技機。
9. 【請求項９】 電気部品制御手段として、遊技の進行を
   制御する遊技制御手段と、前記遊技制御手段からの制御
   信号に応じて電気部品を制御する他の電気部品制御手段
   とを備え、起動順序制御手段は、前記遊技制御手段を最
   後に起動する請求項７または請求項８記載の遊技機。