JP2002085659A - 遊技機 - Google Patents

Abstract

(57)【要約】 【課題】 電源ラインに発生するノイズにより内部機器
に異常が発生してしまうことを防止する。 【解決手段】 主基板３１に供給される５Ｖラインにノ
イズフィルタ回路１６２ａを設ける。ノイズフィルタ回
路１６２ａの入力側とグラウンドレベルとの間に入力段
コンデンサ１６１ａを配し、ノイズフィルタ回路１６２
ａの出力側とグラウンドレベルとの間にコンデンサ１６
３ａを配する。このように、コンデンサ１６３ａとノイ
ズフィルタ回路１６２ａとでダブルＬ型のノイズ除去回
路を形成する。さらに、ダブルＬ型のノイズ除去回路の
後段の信号ラインとグラウンドレベルとの間に電圧安定
用コンデンサ１６４ａを配する。このように構成すれ
ば、ノイズを効果的に低減させることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、本発明は、遊技者
の操作に応じて遊技が行われるパチンコ遊技機、コイン
遊技機、スロット機等の遊技機に関する。

【０００２】

【従来の技術】遊技機の一例として、遊技球などの遊技
媒体を発射装置によって遊技領域に発射し、遊技領域に
設けられている入賞口などの入賞領域に遊技媒体が入賞
すると、所定個の賞球が遊技者に払い出されるものがあ
る。さらに、表示状態が変化可能な可変表示部が設けら
れ、可変表示部の表示結果があらかじめ定められた特定
の表示態様となった場合に所定の遊技価値を遊技者に与
えるように構成されたものがある。

【０００３】遊技価値とは、遊技機の遊技領域に設けら
れた可変入賞球装置の状態が打球が入賞しやすい遊技者
にとって有利な状態になることや、遊技者にとって有利
な状態となるための権利を発生させたりすることや、景
品遊技媒体払出の条件が成立しやすくなる状態になるこ
とである。

【０００４】特別図柄を表示する可変表示部を備えた第
１種パチンコ遊技機では、特別図柄を表示する可変表示
部の表示結果があらかじめ定められた特定の表示態様の
組合せとなることを、通常、「大当り」という。大当り
が発生すると、例えば、大入賞口が所定回数開放して打
球が入賞しやすい大当り遊技状態に移行する。そして、
各開放期間において、所定個（例えば１０個）の大入賞
口への入賞があると大入賞口は閉成する。そして、大入
賞口の開放回数は、所定回数（例えば１６ラウンド）に
固定されている。なお、各開放について開放時間（例え
ば２９．５秒）が決められ、入賞数が所定個に達しなく
ても開放時間が経過すると大入賞口は閉成する。また、
大入賞口が閉成した時点で所定の条件（例えば、大入賞
口内に設けられているＶゾーンへの入賞）が成立してい
ない場合には、大当り遊技状態は終了する。

【０００５】また、「大当り」の組合せ以外の表示態様
の組合せのうち、複数の可変表示部の表示結果のうちの
一部が未だに導出表示されていない段階において、既に
確定的な、または一時的な表示結果が導出表示されてい
る可変表示部の表示態様が特定の表示態様の組合せとな
る表示条件を満たしている状態を「リーチ」という。そ
して、可変表示部に可変表示される識別情報の表示結果
が「大当り」となる条件を満たさない場合には「はず
れ」となり、可変表示状態は終了する。遊技者は、大当
りをいかにして発生させるかを楽しみつつ遊技を行う。

【０００６】そして、遊技球が遊技盤に設けられている
入賞口に遊技球が入賞すると、あらかじめ決められてい
る個数の賞球払出が行われる。遊技の進行は主基板に搭
載された遊技制御手段によって制御されるので、入賞に
もとづく賞球個数は、遊技制御手段によって決定され、
払出制御基板に送信される。なお、以下、遊技制御手段
およびその他の制御手段は、遊技機に設けられている各
種電気部品を制御するので、それらを電気部品制御手段
と呼ぶことがある。

【０００７】

【発明が解決しようとする課題】以上のように、遊技機
には、遊技制御手段を初めとする種々の電気部品制御手
段が搭載されている。一般に、各電気部品制御手段はマ
イクロコンピュータを含んだ構成とされる。電源基板か
ら各電気部品制御手段に電源電圧を供給する構成とした
場合には、各電気部品制御手段に供給する電源電圧が不
安定になってしまい、各電気部品制御基板の内部機器に
異常を来たしてしまう等の問題が生ずることがある。そ
のような問題が生じないようにするには、ノイズを除去
するなどして電源ラインにノイズが乗らないようにすれ
ばよい。しかし、遊技機の稼動中に電源ラインに乗って
しまうノイズを遊技機を安全に稼動させることが可能な
一定レベル以下に抑制できない場合があった。

【０００８】そこで、本発明は、電源ラインに発生した
ノイズを効果的に除去するなどして、電気部品制御基板
の内部機器に異常が発生してしまうことを防止すること
が可能な遊技機を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明による遊技機は、
遊技者が所定の遊技を行うことが可能な遊技機であっ
て、遊技機に設けられる電気部品を制御するための電気
部品制御基板と、電気部品制御基板に電源を供給するた
めの電源基板とを備え、電源基板から電気部品制御基板
への電源の入力部に、コイル部およびコンデンサ部から
成るＬＣ型ノイズフィルタを複数並設することにより構
成されたノイズ除去回路（例えば、入力段コンデンサ１
６１ａを含むことなく、ノイズフィルタ回路１６２ａお
よびコンデンサ１６３ａで構成されるダブルＬ型のノイ
ズ除去回路１６９ａ）を設けたことを特徴とする。

【００１０】ノイズ除去回路の入力部にコイル部を構成
することが好ましい。

【００１１】ノイズ除去回路は、高電圧を印加すると抵
抗が減少する機能を有するコンデンサ部（例えばバリス
タ１６２ａｂ）を含むことが好ましい。

【００１２】電源基板は所定の電源電圧を供給するため
の一つの電源線を分岐して複数の電気部品制御基板にに
供給し、少なくとも何れかの電気部品制御基板に設けら
れたノイズ除去回路への入力部の前段において入力段コ
ンデンサを備えることが好ましい。

【００１３】ノイズ除去回路の出力部側に設けられるコ
ンデンサ部と、入力段コンデンサの静電容量が異なるよ
うに構成されていてもよい。

【００１４】ノイズ除去回路の出力部の後段に電圧安定
用コンデンサ（例えば、コンデンサ１６４ａ）を設けた
構成とされていることが好ましい。

【００１５】ノイズ除去回路は、コイル部およびコンデ
ンサ部を有する単一の素子（例えば、ノイズフィルタ１
７１）を少なくとも構成要素の一部に含むように構成さ
れていてもよい。

【００１６】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図である。なお、ここで
は、遊技機の一例としてパチンコ遊技機を示すが、本発
明はパチンコ遊技機に限られず、例えばコイン遊技機や
スロット機等であってもよい。

【００１７】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた遊技球を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００１８】遊技領域７の中央付近には、複数種類の図
柄を可変表示するための可変表示部（特別図柄表示装
置）９と７セグメントＬＥＤによる普通図柄表示器（普
通図柄表示装置）１０とを含む可変表示装置８が設けら
れている。可変表示部９には、例えば「左」、「中」、
「右」の３つの図柄表示エリアがある。可変表示装置８
の側部には、打球を導く通過ゲート１１が設けられてい
る。通過ゲート１１を通過した打球は、玉出口１３を経
て始動入賞口１４の方に導かれる。通過ゲート１１と玉
出口１３との間の通路には、通過ゲート１１を通過した
打球を検出するゲートスイッチ１２がある。また、始動
入賞口１４に入った入賞球は、遊技盤６の背面に導か
れ、始動口スイッチ１７によって検出される。また、始
動入賞口１４の下部には開閉動作を行う可変入賞球装置
１５が設けられている。可変入賞球装置１５は、ソレノ
イド１６によって開状態とされる。

【００１９】可変入賞球装置１５の下部には、特定遊技
状態（大当り状態）においてソレノイド２１によって開
状態とされる開閉板２０が設けられている。この実施の
形態では、開閉板２０が大入賞口を開閉する手段とな
る。開閉板２０から遊技盤６の背面に導かれた入賞球の
うち一方（Ｖゾーン）に入った入賞球はＶ入賞スイッチ
２２で検出される。また、開閉板２０からの入賞球はカ
ウントスイッチ２３で検出される。可変表示装置８の下
部には、始動入賞口１４に入った入賞球数を表示する４
個の表示部を有する始動入賞記憶表示器１８が設けられ
ている。この例では、４個を上限として、始動入賞があ
る毎に、始動入賞記憶表示器１８は点灯している表示部
を１つずつ増やす。そして、可変表示部９の可変表示が
開始される毎に、点灯している表示部を１つ減らす。

【００２０】遊技盤６には、複数の入賞口１９，２４が
設けられ、遊技球のそれぞれの入賞口１９，２４への入
賞は、対応して設けられている入賞口スイッチ１９ａ，
１９ｂ，２４ａ，２４ｂによって検出される。遊技領域
７の左右周辺には、遊技中に点滅表示される装飾ランプ
２５が設けられ、下部には、入賞しなかった打球を吸収
するアウト口２６がある。また、遊技領域７の外側の左
右上部には、効果音を発する２つのスピーカ２７が設け
られている。遊技領域７の外周には、遊技効果ＬＥＤ２
８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられて
いる。

【００２１】そして、この例では、一方のスピーカ２７
の近傍に、賞球残数があるときに点灯する賞球ランプ５
１が設けられ、他方のスピーカ２７の近傍に、補給球が
切れたときに点灯する球切れランプ５２が設けられてい
る。さらに、図１には、パチンコ遊技機１に隣接して設
置され、プリペイドカードが挿入されることによって球
貸しを可能にするカードユニット５０も示されている。

【００２２】カードユニット５０には、使用可能状態で
あるか否かを示す使用可表示ランプ１５１、カード内に
記録された残額情報に端数（１００円未満の数）が存在
する場合にその端数を打球供給皿３の近傍に設けられる
度数表示ＬＥＤに表示させるための端数表示スイッチ１
５２、カードユニット５０がいずれの側のパチンコ遊技
機１に対応しているのかを示す連結台方向表示器１５
３、カードユニット５０内にカードが投入されているこ
とを示すカード投入表示ランプ１５４、記録媒体として
のカードが挿入されるカード挿入口１５５、およびカー
ド挿入口１５５の裏面に設けられているカードリーダラ
イタの機構を点検する場合にカードユニット５０を解放
するためのカードユニット錠１５６が設けられている。

【００２３】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートス
イッチ１２で検出されると、普通図柄表示器１０の表示
数字が連続的に変化する状態になる。また、打球が始動
入賞口１４に入り始動口スイッチ１７で検出されると、
図柄の変動を開始できる状態であれば、可変表示部９内
の図柄が回転を始める。図柄の変動を開始できる状態で
なければ、始動入賞記憶を１増やす。

【００２４】可変表示部９内の画像の回転は、一定時間
が経過したときに停止する。停止時の画像の組み合わせ
が大当り図柄の組み合わせであると、大当り遊技状態に
移行する。すなわち、開閉板２０が、一定時間経過する
まで、または、所定個数（例えば１０個）の打球が入賞
するまで開放する。そして、開閉板２０の開放中に打球
が特定入賞領域に入賞しＶ入賞スイッチ２２で検出され
ると、継続権が発生し開閉板２０の開放が再度行われ
る。継続権の発生は、所定回数（例えば１５ラウンド）
許容される。

【００２５】停止時の可変表示部９内の画像の組み合わ
せが確率変動を伴う大当り図柄の組み合わせである場合
には、次に大当りとなる確率が高くなる。すなわち、高
確率状態という遊技者にとってさらに有利な状態とな
る。また、普通図柄表示器１０における停止図柄が所定
の図柄（当り図柄＝小当り図柄）である場合に、可変入
賞球装置１５が所定時間だけ開状態になる。さらに、高
確率状態では、普通図柄表示器１０における停止図柄が
当り図柄になる確率が高められるとともに、可変入賞球
装置１５の開放時間と開放回数が高められる。

【００２６】次に、パチンコ遊技機１の裏面に配置され
ている各基板について説明する。図２に示すように、パ
チンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部
に玉貯留タンク３８が設けられ、パチンコ遊技機１が遊
技機設置島に設置された状態でその上方から遊技球が球
貯留タンク３８に供給される。球貯留タンク３８内の遊
技球は、誘導樋３９を通って賞球ケース４０Ａで覆われ
る球払出装置に至る。

【００２７】遊技機裏面側では、可変表示部９を制御す
る可変表示制御ユニット２９、遊技制御用マイクロコン
ピュータ等が搭載された遊技制御基板（主基板）３１が
設置されている。また、球払出制御を行う払出制御用マ
イクロコンピュータ等が搭載された払出制御基板３７、
およびモータの回転力を利用して打球を遊技領域７に発
射する打球発射装置が設置されている。さらに、装飾ラ
ンプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８
ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に
信号を送るためのランプ制御基板３５、スピーカ２７か
らの音声発生を制御するための音声制御基板７０および
打球発射装置を制御するための発射制御基板９１も設け
られている。

【００２８】さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１
２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電
源基板９１０が設けられ、上方には、各種情報を遊技機
外部に出力するための各端子を備えたターミナル基板１
６０が設置されている。ターミナル基板１６０には、少
なくとも、球切れ検出スイッチの出力を導入して外部出
力するための球切れ用端子、賞球個数信号を外部出力す
るための賞球用端子および球貸し個数信号を外部出力す
るための球貸し用端子が設けられている。また、中央付
近には、主基板３１からの各種情報を遊技機外部に出力
するための各端子を備えた情報端子盤３４が設置されて
いる。なお、図２には、ランプ制御基板３５および音声
制御基板７０からの信号を、枠側に設けられている遊技
効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞
球ランプ５１および球切れランプ５２に供給するための
電飾中継基板Ａ７７が示されているが、信号中継の必要
に応じて他の中継基板も設けられる。

【００２９】図３はパチンコ遊技機１の機構板を背面か
らみた背面図である。球貯留タンク３８に貯留された玉
は誘導樋３９を通り、図３に示されるように、球切れ検
出器（球切れスイッチ）１８７ａ，１８７ｂを通過して
球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至
る。球切れスイッチ１８７ａ，１８７ｂは遊技球通路内
の遊技球の有無を検出するスイッチであるが、球タンク
３８内の補給球の不足を検出する球切れ検出スイッチ１
６７も設けられている。以下、球切れスイッチ１８７
ａ，１８７ｂを、球切れスイッチ１８７と表現すること
がある。

【００３０】球払出装置９７から払い出された遊技球
は、連絡口４５を通ってパチンコ遊技機１の前面に設け
られている打球供給皿３に供給される。連絡口４５の側
方には、パチンコ遊技機１の前面に設けられている余剰
玉受皿４に連通する余剰玉通路４６が形成されている。

【００３１】入賞にもとづく景品球が多数払い出されて
打球供給皿３が満杯になり、ついには遊技球が連絡口４
５に到達した後さらに遊技球が払い出されると遊技球
は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さ
らに遊技球が払い出されると、感知レバー４７が満タン
スイッチ４８を押圧して満タンスイッチ４８がオンす
る。その状態では、球払出装置９７内のステッピングモ
ータの回転が停止して球払出装置９７の動作が停止する
とともに打球発射装置の駆動も停止する。

【００３２】次に、機構板３６に設置されている中間ベ
ースユニットの構成について説明する。中間ベースユニ
ットには、球供給樋１８６ａ，１８６ｂや球払出装置９
７が設置される。図４に示すように、中間ベースユニッ
トの上下には連結凹突部１８２が形成されている。連結
凹突部１８２は、中間ベースユニットと機構板３６の上
部ベースユニットおよび下部ベースユニットを連結固定
するものである。

【００３３】中間ベースユニットの上部には通路体１８
４が固定されている。そして、通路体１８４の下部に球
払出装置９７が固定されている。通路体１８４は、カー
ブ樋１７４（図３参照）によって流下方向を左右方向に
変換された２列の遊技球を流下させる払出球通路１８６
ａ，１８６ｂを有する。払出球通路１８６ａ，１８６ｂ
の上流側には、球切れスイッチ１８７ａ，１８７ｂが設
置されている。球切れスイッチ１８７ａ，１８７ｂは、
払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出
するものであって、球切れスイッチ１８７ａ，１８７ｂ
が遊技球を検出しなくなると球払出装置９７における払
出モータ（図４において図示せず）の回転を停止して球
払出が不動化される。

【００３４】なお、球切れスイッチ１８７ａ，１８７ｂ
は、払出球通路１８６ａ，１８６ｂに２７〜２８個程度
の遊技球が存在することを検出できるような位置に係止
片１８８によって係止されている。すなわち、球切れス
イッチ１８７ａ，１８７ｂは、賞球の一単位の最大払出
量（この実施の形態では１５個）および球貸しの一単位
の最大払出量（この実施の形態では１００円：２５個）
以上が確保されていることが確認できるような位置に設
置されている。

【００３５】通路体１８４の中央部は、内部を流下する
遊技球の球圧を弱めるように、左右に湾曲する形状に形
成されている。そして、払出球通路１８６ａ，１８６ｂ
の間に止め穴１８９が形成されている。止め穴１８９の
裏面は中間ベースユニットに設けられている取付ボスが
はめ込まれる。その状態で止めねじがねじ止めされて、
通路体１８４は中間ベースユニットに固定される。な
お、ねじ止めされる前に、中間ベースユニットに設けら
れている係止突片１８５によって通路体１８４の位置合
わせを行えるようになっている。

【００３６】通路体１８４の下方には、球払出装置９７
に遊技球を供給するとともに故障時等には球払出装置９
７への遊技球の供給を停止する球止め装置１９０が設け
られている。球止め装置１９０の下方に設置される球払
出装置９７は、直方体状のケース１９８の内部に収納さ
れている。ケース１９８の左右４箇所には突部が設けら
れている。各突部が中間ベースユニットに設けられてい
る位置決め突片に係った状態で、中間ベースユニットの
下部に設けられている弾性係合片にケース１９８の下端
がはめ込まれる。

【００３７】図５は球払出装置９７の分解斜視図であ
る。球払出装置９７の構成および作用について図５を参
照して説明する。この実施形態における球払出装置９７
は、ステッピングモータ（払出モータ）２８９がスクリ
ュー２８８を回転させることによりパチンコ玉を１個ず
つ払い出す。なお、球払出装置９７は、入賞にもとづく
景品球だけでなく、貸し出すべき遊技球も払い出す。

【００３８】図５に示すように、球払出装置９７は、２
つのケース１９８ａ，１９８ｂを有する。それぞれのケ
ース１９８ａ，１９８ｂの左右２箇所に、球払出装置９
７の設置位置上部に設けられた位置決め突片に当接され
る係合突部２８０が設けられている。また、それぞれの
ケース１９８ａ，１９８ｂには、球供給路２８１ａ，２
８１ｂが形成されている。球供給路２８１ａ，２８１ｂ
は湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，
２８２ｂの終端の下方には、球送り水平路２８４ａ，２
８４ｂが形成されている。さらに、球送り水平路２８４
ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形
成されている。

【００３９】球供給路２８１ａ，２８１ｂ、球送り水平
路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂ
は、ケース１９８ａ，１９８ｂをそれぞれ前後に区画す
る区画壁２９５ａ，２９５ｂの前方に形成されている。
また、区画壁２９５ａ，２９５ｂの前方において、玉圧
緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込
まれる。玉圧緩衝部材２８５は、球払出装置９７に供給
される玉を左右側方に振り分けて球供給路２８１ａ，２
８１ｂに誘導する。

【００４０】また、玉圧緩衝部材２８５の下部には、発
光素子（ＬＥＤ）２８６と受光素子（図示せず）とによ
る払出モータ位置センサが設けられている。発光素子２
８６と受光素子とは、所定の間隔をあけて設けられてい
る。そして、この間隔内に、スクリュー２８８の先端が
挿入されるようになっている。なお、玉圧緩衝部材２８
５は、ケース１９８ａ，１９８ｂが張り合わされたとき
に、完全にその内部に収納固定される。

【００４１】球送り水平路２８４ａ，２８４ｂには、払
出モータ２８９によって回転させられるスクリュー２８
８が配置されている。払出モータ２８９はモータ固定板
２９０に固定され、モータ固定板２９０は、区画壁２９
５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２
９１ｂにはめ込まれる。その状態で払出モータ２８９の
モータ軸が区画壁２９５ａ，２９５ｂの前方に突出する
ので、その突出の前方にスクリュー２８８が固定され
る。スクリュー２８８の外周には、払出モータ２８９の
回転によって球送り水平路２８４ａ，２８４ｂに載置さ
れた遊技球を前方に移動させるための螺旋突起２８８ａ
が設けられている。

【００４２】そして、スクリュー２８８の先端には、発
光素子２８６を収納するように凹部が形成され、その凹
部の外周には、２つの切欠部２９２が互いに１８０度離
れて形成されている。従って、スクリュー２８８が１回
転する間に、発光素子２８６からの光は、切欠部２９２
を介して受光素子で２回検出される。

【００４３】つまり、発光素子２８６と受光素子とによ
る払出モータ位置センサは、スクリュー２８８を定位置
で停止するためのものであり、かつ、払出動作が行われ
た旨を検出するものである。なお、発光素子２８６、受
光素子および払出モータ２８９からの配線は、まとめら
れてケース１９８ａ，１９８ｂの後部下方に形成された
引出穴から外部に引き出されコネクタに結線される。

【００４４】遊技球が球送り水平路２８４ａ，２８４ｂ
に載置された状態において、払出モータ２８９が回転す
ると、スクリュー２８８の螺旋突起２８８ａによって、
遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に
向かって移動する。そして、遂には、球送り水平路２８
４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂ
に落下する。このとき、左右の球送り水平路２８４ａ，
２８４ｂからの落下は交互に行われる。すなわち、スク
リュー２８８が半回転する毎に一方から１個の遊技球が
落下する。従って、１個の遊技球が落下する毎に、発光
素子２８６からの光が受光素子によって検出される。

【００４５】図４に示すように、球払出装置９７の下方
には、球振分部材３１１が設けられている。球振分部材
３１１は、振分ソレノイド３１０によって駆動される。
例えば、ソレノイド３１０のオン時には、球振分部材３
１１は右側に倒れ、オフ時には左側に倒れる。振分ソレ
ノイド３１０の下方には、近接スイッチによる賞球カウ
ントスイッチ３０１Ａおよび球貸しカウントスイッチ３
０１Ｂが設けられている。入賞にもとづく賞球時には、
球振分部材３１１は右側に倒れ、球排出路２８３ａ，２
８３ｂからの玉はともに賞球カウントスイッチ３０１Ａ
を通過する。また、球貸し時には、球振分部材３１１は
左側に倒れ、球排出路２８３ａ，２８３ｂからの玉はと
もに球貸しカウントスイッチ３０１Ｂを通過する。従っ
て、球払出装置９７は、賞球時と球貸し時とで払出流下
路を切り替えて、所定数の遊技媒体の払出を行うことが
できる。

【００４６】このように、球振分部材３１１を設けるこ
とによって、２条の玉流路を落下してきた玉は、賞球カ
ウントスイッチ３０１Ａと球貸しカウントスイッチ３０
１Ｂとのうちのいずれか一方しか通過しない。従って、
賞球であるのか球貸しであるのかの判断をすることな
く、賞球カウントスイッチ３０１Ａと球貸しカウントス
イッチ３０１Ｂの検出出力から、直ちに賞球数または球
貸し数を把握することができる。

【００４７】なお、この実施の形態では、電気的駆動源
の駆動によって遊技球を払い出す球払出装置として、ス
テッピングモータの回転によって遊技球が払い出される
球払出装置９７を用いることにするが、その他の駆動源
によって遊技球を送り出す構造の球払出装置を用いても
よいし、電気的駆動源の駆動によってストッパを外し遊
技球の自重によって払い出しがなされる構造の球払出装
置を用いてもよい。また、この実施の形態では、球払出
装置９７は賞球にもとづく景品球と貸出要求にもとづく
貸し球の双方を払い出すが、それぞれについて払出装置
が設けられていてもよい。

【００４８】図６は、主基板３１における回路構成の一
例を示すブロック図である。なお、図６には、主基板３
１以外の電気部品制御手段として、払出制御基板３７、
ランプ制御基板３５、音声制御基板７０、発射制御基板
９１および図柄制御基板８０も示されている。主基板３
１には、プログラムに従ってパチンコ遊技機１を制御す
る基本回路５３と、ゲートスイッチ１２、始動口スイッ
チ１７、Ｖ入賞スイッチ２２、カウントスイッチ２３、
入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、満タ
ンスイッチ４８、球切れスイッチ１８７および賞球カウ
ントスイッチ３０１Ａからの信号を基本回路５３に与え
るスイッチ回路５８と、可変入賞球装置１５を開閉する
ソレノイド１６、開閉板２０を開閉するソレノイド２１
および大入賞口内の経路を切り換えるためのソレノイド
２１Ａを基本回路５３からの指令に従って駆動するソレ
ノイド回路５９とが搭載されている。

【００４９】なお、図６には示されていないが、カウン
トスイッチ短絡信号もスイッチ回路５８を介して基本回
路５３に伝達される。

【００５０】また、基本回路５３から与えられるデータ
に従って、大当りの発生を示す大当り情報、可変表示部
９の画像表示開始に利用された始動入賞球の個数を示す
有効始動情報、確率変動が生じたことを示す確変情報等
の情報出力信号をホールコンピュータ等の外部機器に対
して出力する情報出力回路６４が搭載されている。

【００５１】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れる記憶手段の一例であるＲＡＭ５５、プログラムに従
って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５
７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５
５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５
６は、１チップマイクロコンピュータである。なお、１
チップマイクロコンピュータは、少なくともＲＡＭ５５
が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポー
ト部５７は外付けであっても内蔵されていてもよい。さ
らに、主基板３１には、電源投入時に基本回路５３をリ
セットするためのシステムリセット回路６５が設けられ
ている。

【００５２】遊技球を打撃して発射する打球発射装置は
発射制御基板９１上の回路によって制御される駆動モー
タ９４で駆動される。そして、駆動モータ９４の駆動力
は、操作ノブ５の操作量に従って調整される。すなわ
ち、発射制御基板９１上の回路によって、操作ノブ５の
操作量に応じた速度で打球が発射されるように制御され
る。

【００５３】なお、この実施の形態では、ランプ制御基
板３５に搭載されているランプ制御手段が、遊技盤に設
けられている始動記憶表示器１８、ゲート通過記憶表示
器４１および装飾ランプ２５の表示制御を行うととも
に、枠側に設けられている遊技効果ランプ・ＬＥＤ２８
ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れラン
プ５２の表示制御を行う。また、特別図柄を可変表示す
る可変表示部９および普通図柄を可変表示する普通図柄
表示器１０の表示制御は、図柄制御基板８０に搭載され
ている表示制御手段によって行われる。

【００５４】図７は、払出制御基板３７および球払出装
置９７の構成要素などの払出に関連する構成要素を示す
ブロック図である。図７に示すように、満タンスイッチ
４８からの検出信号は、中継基板７１を介して主基板３
１のＩ／Ｏポート部５７に入力される。満タンスイッチ
４８は、余剰球受皿４の満タンを検出するスイッチであ
る。また、球切れスイッチ１８７（１８７ａ，１８７
ｂ）からの検出信号も、中継基板７２および中継基板７
１を介して主基板３１のＩ／Ｏポート部５７に入力され
る。

【００５５】主基板３１のＣＰＵ５６は、球切れスイッ
チ１８７からの検出信号が球切れ状態を示しているか、
または、満タンスイッチ４８からの検出信号が満タン状
態を示していると、払出禁止を指示する払出制御コマン
ドを送出する。払出禁止を指示する払出制御コマンドを
受信すると、払出制御基板３７の払出制御用ＣＰＵ３７
１は球払出処理を停止する。

【００５６】さらに、賞球カウントスイッチ３０１Ａか
らの検出信号は、中継基板７２および中継基板７１を介
して主基板３１のＩ／Ｏポート部５７に入力されるとと
もに、中継基板７２を介して払出制御基板３７の入力ポ
ート３７２ｂに入力される。賞球カウントスイッチ３０
１Ａは、球払出装置９７の払出機構部分に設けられ、実
際に払い出された賞球払出球を検出する。

【００５７】入賞があると、払出制御基板３７には、主
基板３１の出力ポート（ポート０，１）５７０，５７１
から賞球個数を示す払出制御コマンドが入力される。出
力ポート（出力ポート１）５７１は８ビットのデータを
出力し、出力ポート５７０は１ビットのストローブ信号
（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コ
マンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポ
ート３７２ａに入力される。ＩＮＴ信号は、入力バッフ
ァ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込
端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ
／Ｏポート３７２ａを介して払出制御コマンドを入力
し、払出制御コマンドに応じて球払出装置９７を駆動し
て賞球払出を行う。なお、この実施の形態では、払出制
御用ＣＰＵ３７１は、１チップマイクロコンピュータで
あり、少なくともＲＡＭが内蔵されている。

【００５８】また、主基板３１において、出力ポート５
７０，５７１の外側にバッファ回路６２０，６８Ａが設
けられている。バッファ回路６２０，６８Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、払出制御基板３７から主基板３１に信号が与えら
れる可能性がある信号ラインをさらに確実になくすこと
ができる。なお、バッファ回路６２０，６８Ａの出力側
にノイズフィルタを設けてもよい。

【００５９】払出制御用ＣＰＵ３７１は、出力ポート３
７２ｃを介して、貸し球数を示す球貸し個数信号をター
ミナル基板１６０に出力する。さらに、出力ポート３７
２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号
を出力する。

【００６０】さらに、払出制御基板３７の入力ポート３
７２ｂには、中継基板７２を介して球貸しカウントスイ
ッチ３０１Ｂからの検出信号が入力される。球貸しカウ
ントスイッチ３０１Ｂは、球払出装置９７の払出機構部
分に設けられ、実際に払い出された貸し球を検出する。
払出制御基板３７からの払出モータ２８９への駆動信号
は、出力ポート３７２ｃおよび中継基板７２を介して球
払出装置９７の払出機構部分における払出モータ２８９
に伝えられ、振分ソレノイド３１０への駆動信号は、出
力ポート３７２ｅおよび中継基板７２を介して球払出装
置９７の払出機構部分における振分ソレノイド３１０に
伝えられる。

【００６１】カードユニット５０には、カードユニット
制御用マイクロコンピュータが搭載されている。また、
カードユニット５０には、端数表示スイッチ１５２、連
結台方向表示器１５３、カード投入表示ランプ１５４お
よびカード挿入口１５５が設けられている（図１参
照）。残高表示基板７４には、打球供給皿３の近傍に設
けられている度数表示ＬＥＤ、球貸しスイッチおよび返
却スイッチが接続される。

【００６２】残高表示基板７４からカードユニット５０
には、遊技者の操作に応じて、球貸しスイッチ信号およ
び返却スイッチ信号が払出制御基板３７を介して与えら
れる。また、カードユニット５０から残高表示基板７４
には、プリペイドカードの残高を示すカード残高表示信
号および球貸し可表示信号が払出制御基板３７を介して
与えられる。カードユニット５０と払出制御基板３７の
間では、接続信号（ＶＬ信号）、ユニット操作信号（Ｂ
ＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し
完了信号（ＥＸＳ信号）およびパチンコ機動作信号（Ｐ
ＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３
７２ｅを介してやりとりされる。

【００６３】パチンコ遊技機１の電源が投入されると、
払出制御基板３７の払出制御用ＣＰＵ３７１は、カード
ユニット５０にＰＲＤＹ信号を出力する。また、カード
ユニット制御用マイクロコンピュータは、ＶＬ信号を出
力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状
態により接続状態／未接続状態を判定する。カードユニ
ット５０においてカードが受け付けられ、球貸しスイッ
チが操作され球貸しスイッチ信号が入力されると、カー
ドユニット制御用マイクロコンピュータは、払出制御基
板３７にＢＲＤＹ信号を出力する。この時点から所定の
遅延時間が経過すると、カードユニット制御用マイクロ
コンピュータは、払出制御基板３７にＢＲＱ信号を出力
する。

【００６４】そして、払出制御基板３７の払出制御用Ｃ
ＰＵ３７１は、カードユニット５０に対するＥＸＳ信号
を立ち上げ、カードユニット５０からのＢＲＱ信号の立
ち下がりを検出すると、払出モータ２８９を駆動し、所
定個の貸し球を遊技者に払い出す。このとき、振分ソレ
ノイド３１０は駆動状態とされている。すなわち、球振
分部材３１１を球貸し側に向ける。そして、払出が完了
したら、払出制御用ＣＰＵ３７１は、カードユニット５
０に対するＥＸＳ信号を立ち下げる。その後、カードユ
ニット５０からのＢＲＤＹ信号がオン状態でなければ、
賞球払出制御を実行する。

【００６５】以上のように、カードユニット５０からの
信号は全て払出制御基板３７に入力される構成になって
いる。従って、球貸し制御に関して、カードユニット５
０から主基板３１に信号が入力されることはなく、主基
板３１の基本回路５３にカードユニット５０の側から不
正に信号が入力される余地はない。また、カードユニッ
ト５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板
３７から供給される。

【００６６】なお、この実施の形態では、カードユニッ
ト５０が遊技機とは別体として遊技機に隣接して設置さ
れている場合を例にするが、カードユニット５０は遊技
機と一体化されていてもよい。また、コイン投入に応じ
てその金額に応じた遊技球が貸し出されるような場合で
も本発明を適用できる。

【００６７】図８は、図柄制御基板８０内の回路構成
を、可変表示部９の一実現例であるＬＣＤ（液晶表示装
置）８２、可変表示器１０、主基板３１の出力ポート
（ポート０，２）５７０，５７２および出力バッファ回
路６２０，６２Ａとともに示すブロック図である。出力
ポート（出力ポート２）５７２からは８ビットのデータ
が出力され、出力ポート５７０からは１ビットのストロ
ーブ信号（ＩＮＴ信号）が出力される。

【００６８】表示制御用ＣＰＵ１０１は、制御データＲ
ＯＭ１０２に格納されたプログラムに従って動作し、主
基板３１からノイズフィルタ１０７および入力バッファ
回路１０５Ｂを介してＩＮＴ信号が入力されると、入力
バッファ回路１０５Ａを介して表示制御コマンドを受信
する。入力バッファ回路１０５Ａ，１０５Ｂとして、例
えば汎用ＩＣである７４ＨＣ５４０，７４ＨＣ１４を使
用することができる。なお、表示制御用ＣＰＵ１０１が
Ｉ／Ｏポートを内蔵していない場合には、入力バッファ
回路１０５Ａ，１０５Ｂと表示制御用ＣＰＵ１０１との
間に、Ｉ／Ｏポートが設けられる。

【００６９】そして、表示制御用ＣＰＵ１０１は、受信
した表示制御コマンドに従って、ＬＣＤ８２に表示され
る画面の表示制御を行う。具体的には、表示制御コマン
ドに応じた指令をＶＤＰ１０３に与える。ＶＤＰ１０３
は、キャラクタＲＯＭ８６から必要なデータを読み出
す。ＶＤＰ１０３は、入力したデータに従ってＬＣＤ８
２に表示するための画像データを生成し、Ｒ，Ｇ，Ｂ信
号および同期信号をＬＣＤ８２に出力する。

【００７０】なお、図８には、ＶＤＰ１０３をリセット
するためのリセット回路８３、ＶＤＰ１０３に動作クロ
ックを与えるための発振回路８５、および使用頻度の高
い画像データを格納するキャラクタＲＯＭ８６も示され
ている。キャラクタＲＯＭ８６に格納される使用頻度の
高い画像データとは、例えば、ＬＣＤ８２に表示される
人物、動物、または、文字、図形もしくは記号等からな
る画像などである。

【００７１】入力バッファ回路１０５Ａ，１０５Ｂは、
主基板３１から図柄制御基板８０へ向かう方向にのみ信
号を通過させることができる。従って、図柄制御基板８
０側から主基板３１側に信号が伝わる余地はない。すな
わち、入力バッファ回路１０５Ａ，１０５Ｂは、入力ポ
ートともに不可逆性情報入力手段を構成する。図柄制御
基板８０内の回路に不正改造が加えられても、不正改造
によって出力される信号が主基板３１側に伝わることは
ない。

【００７２】なお、出力ポート５７０，５７２の出力を
そのまま図柄制御基板８０に出力してもよいが、単方向
にのみ信号伝達可能な出力バッファ回路６２０，６２Ａ
を設けることによって、主基板３１から図柄制御基板８
０への一方向性の信号伝達をより確実にすることができ
る。すなわち、出力バッファ回路６２０，６２Ａは、出
力ポートともに不可逆性情報出力手段を構成する。

【００７３】また、高周波信号を遮断するノイズフィル
タ１０７として、例えば３端子コンデンサやフェライト
ビーズが使用されるが、ノイズフィルタ１０７の存在に
よって、表示制御コマンドに基板間でノイズが乗ったと
しても、その影響は除去される。なお、主基板３１のバ
ッファ回路６２０，６２Ａの出力側にもノイズフィルタ
を設けてもよい。

【００７４】図９は、主基板３１およびランプ制御基板
３５における信号送受信部分を示すブロック図である。
この実施の形態では、遊技領域７の外側に設けられてい
る遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８
ｃと遊技盤に設けられている装飾ランプ２５の点灯／消
灯と、賞球ランプ５１および球切れランプ５２の点灯／
消灯とを示すランプ制御コマンドが主基板３１からラン
プ制御基板３５に出力される。また、始動記憶表示器１
８およびゲート通過記憶表示器４１の点灯個数を示すラ
ンプ制御コマンドも主基板３１からランプ制御基板３５
に出力される。

【００７５】図９に示すように、ランプ制御に関するラ
ンプ制御コマンドは、基本回路５３におけるＩ／Ｏポー
ト部５７の出力ポート（出力ポート０，３）５７０，５
７３から出力される。出力ポート（出力ポート３）５７
３は８ビットのデータを出力し、出力ポート５７０は１
ビットのＩＮＴ信号を出力する。ランプ制御基板３５に
おいて、主基板３１からの制御コマンドは、入力バッフ
ァ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ
３５１に入力する。なお、ランプ制御用ＣＰＵ３５１が
Ｉ／Ｏポートを内蔵していない場合には、入力バッファ
回路３５５Ａ，３５５Ｂとランプ制御用ＣＰＵ３５１と
の間に、Ｉ／Ｏポートが設けられる。

【００７６】ランプ制御基板３５において、ランプ制御
用ＣＰＵ３５１は、各制御コマンドに応じて定義されて
いる遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２
８ｃ、装飾ランプ２５の点灯／消灯パターンに従って、
遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８
ｃ、装飾ランプ２５に対して点灯／消灯信号を出力す
る。点灯／消灯信号は、遊技効果ＬＥＤ２８ａ、遊技効
果ランプ２８ｂ，２８ｃ、装飾ランプ２５に出力され
る。なお、点灯／消灯パターンは、ランプ制御用ＣＰＵ
３５１の内蔵ＲＯＭまたは外付けＲＯＭに記憶されてい
る。

【００７７】主基板３１において、ＣＰＵ５６は、ＲＡ
Ｍ５５の記憶内容に未払出の賞球残数があるときに賞球
ランプ５１の点灯を指示する制御コマンドを出力し、前
述した遊技盤裏面の払出球通路１８６ａ，１８６ｂの上
流に設置されている球切れスイッチ１８７ａ，１８７ｂ
（図３参照）が遊技球を検出しなくなると球切れランプ
５２の点灯を指示する制御コマンドを出力する。ランプ
制御基板３５において、各制御コマンドは、入力バッフ
ァ回路３５５Ａ，３５５Ｂを介してランプ制御用ＣＰＵ
３５１に入力する。ランプ制御用ＣＰＵ３５１は、それ
らの制御コマンドに応じて、賞球ランプ５１および球切
れランプ５２を点灯／消灯する。なお、点灯／消灯パタ
ーンは、ランプ制御用ＣＰＵ３５１の内蔵ＲＯＭまたは
外付けＲＯＭに記憶されている。

【００７８】さらに、ランプ制御用ＣＰＵ３５１は、制
御コマンドに応じて始動記憶表示器１８およびゲート通
過記憶表示器４１に対して点灯／消灯信号を出力する。

【００７９】入力バッファ回路３５５Ａ，３５５Ｂとし
て、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４
０，７４ＨＣ１４が用いられる。入力バッファ回路３５
５Ａ，３５５Ｂは、主基板３１からランプ制御基板３５
へ向かう方向にのみ信号を通過させることができる。従
って、ランプ制御基板３５側から主基板３１側に信号が
伝わる余地はない。たとえ、ランプ制御基板３５内の回
路に不正改造が加えられても、不正改造によって出力さ
れる信号がメイン基板３１側に伝わることはない。な
お、入力バッファ回路３５５Ａ，３５５Ｂの入力側にノ
イズフィルタを設けてもよい。

【００８０】また、主基板３１において、出力ポート５
７０，５７３の外側にバッファ回路６２０，６３Ａが設
けられている。バッファ回路６２０，６３Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、ランプ制御基板７０から主基板３１に信号が与え
られる可能性がある信号ラインをさらに確実になくすこ
とができる。なお、バッファ回路６２０，６３Ａの出力
側にノイズフィルタを設けてもよい。

【００８１】図１０は、主基板３１における音声制御コ
マンドの信号送信部分および音声制御基板７０の構成例
を示すブロック図である。この実施の形態では、遊技進
行に応じて、遊技領域７の外側に設けられているスピー
カ２７の音声出力を指示するための音声制御コマンド
が、主基板３１から音声制御基板７０に出力される。

【００８２】図１０に示すように、音声制御コマンド
は、基本回路５３におけるＩ／Ｏポート部５７の出力ポ
ート（出力ポート０，４）５７０，５７４から出力され
る。出力ポート（出力ポート４）５７４からは８ビット
のデータが出力され、出力ポート５７０からは１ビット
のＩＮＴ信号が出力される。音声制御基板７０におい
て、主基板３１からの各信号は、入力バッファ回路７０
５Ａ，７０５Ｂを介して音声制御用ＣＰＵ７０１に入力
する。なお、音声制御用ＣＰＵ７０１がＩ／Ｏポートを
内蔵していない場合には、入力バッファ回路７０５Ａ，
７０５Ｂと音声制御用ＣＰＵ７０１との間に、Ｉ／Ｏポ
ートが設けられる。

【００８３】そして、例えばディジタルシグナルプロセ
ッサによる音声合成回路７０２は、音声制御用ＣＰＵ７
０１の指示に応じた音声や効果音を発生し音量切替回路
７０３に出力する。音量切替回路７０３は、音声制御用
ＣＰＵ７０１の出力レベルを、設定されている音量に応
じたレベルにして音量増幅回路７０４に出力する。音量
増幅回路７０４は、増幅した音声信号をスピーカ２７に
出力する。

【００８４】入力バッファ回路７０５Ａ，７０５Ｂとし
て、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ５４
０，７４ＨＣ１４が用いられる。入力バッファ回路７０
５Ａ，７０５Ｂは、主基板３１から音声制御基板７０へ
向かう方向にのみ信号を通過させることができる。よっ
て、音声制御基板７０側から主基板３１側に信号が伝わ
る余地はない。従って、音声制御基板７０内の回路に不
正改造が加えられても、不正改造によって出力される信
号が主基板３１側に伝わることはない。なお、入力バッ
ファ回路７０５Ａ，７０５Ｂの入力側にノイズフィルタ
を設けてもよい。

【００８５】また、主基板３１において、出力ポート５
７０，５７４の外側にバッファ回路６２０，６７Ａが設
けられている。バッファ回路６２０，６７Ａとして、例
えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７
４ＨＣ１４が用いられる。このような構成によれば、外
部から主基板３１の内部に入力される信号が阻止される
ので、音声制御基板７０から主基板３１に信号が与えら
れる可能性がある信号ラインをさらに確実になくすこと
ができる。なお、バッファ回路６２０，６７Ａの出力側
にノイズフィルタを設けてもよい。

【００８６】図１１は、払出制御基板３７および打球発
射を制御する制御手段が搭載されている発射制御基板９
１を示すブロック図である。図１１に示すように、発射
制御信号が、払出制御基板３７における出力ポート３７
２ｄから発射制御基板９１に出力される。発射制御基板
９１において、払出制御基板３７からの発射制御信号
は、バッファ回路８１５を介してモータ駆動回路８１３
に入力する。

【００８７】モータ駆動回路８１３は、例えば、遊技球
を発射する球打ち動作および次の遊技球を発射する準備
である復旧・球補給動作の各期間における駆動モータ９
４の回転速度を制御する電圧を発生する。球打ち動作期
間では、操作ノブ５に対する回転操作角に対応して徐々
に増加する電圧を発生し、復旧・球補給動作期間では、
あらかじめ定められた所定の電圧を発生する。

【００８８】タッチセンサ回路９３は、操作ノブ５に取
り付けられた人体検出用の電極に人体が接触している
間、発射許可信号をモータ駆動回路８１３に出力する。
また、モータ駆動回路８１３には、払出制御基板３７か
らの発射制御信号が与えられる。モータ駆動回路８１３
は、発射制御信号および発射許可信号がオンすると、球
打ち動作期間および復旧・球補給動作期間のシーケンス
動作の切り替えを制御するとともに、駆動モータ９４の
駆動に必要な駆動パターン信号および駆動電圧切替信号
を発生する。

【００８９】図１２は、電源基板９１０から各基板に供
給される直流電圧等を示すブロック図である。図１２に
示すように、電源基板９１０には各種直流電圧を生成す
る電源回路が搭載される。また、必要に応じて、ＡＣ２
４Ｖも各基板に供給される。

【００９０】この実施の形態では、主基板３１には、Ｄ
Ｃ３０Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖおよびバックアップ電
源電圧（ＶBB）が供給される。ランプ制御基板３５に
は、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５
Ｖが供給される。払出制御基板３７には、ＡＣ２４Ｖ、
ＤＣ３０Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖおよびバックアップ
電源電圧（ＶBB）が供給される。そして、発射制御基板
９１には、ＤＣ３０Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖが供
給される。また、音声制御基板７０には、ＤＣ１２およ
びＤＣ５Ｖが供給される。図柄制御基板８０には、ＤＣ
１２ＶおよびＤＣ５Ｖが供給される。なお、図柄制御基
板８０への電源供給は、電源基板９１０から主基板３１
を介して供給してもよい。また、各電気部品制御基板
は、第１種パチンコ遊技機や第２種パチンコ遊技機など
遊技機の種類を問わず電源基板を共通して使用するよう
に構成することができる。

【００９１】図１２に示すように、各基板に供給される
電圧のグラウンド側は電源基板９１０において共通にと
られている。従って、各基板におけるグラウンドレベル
は共通である。すると、ある基板から他の基板に伝達さ
れる信号として、電圧レベルをそのまま使用することが
できる。グラウンドレベルが共通化されていない基板が
あると、そのような基板に対する信号伝達を行う場合に
は、フォトカプラ等の非接触式の情報伝達手段を用いる
必要がありコストアップの要因となる。しかし、この実
施の形態のように、全ての基板のグラウンドレベルが共
通化されている場合には、フォトカプラ等を用いる必要
はない。

【００９２】図１３は、主基板３１における電源基板９
１０から供給される直流電圧等の入力部分の構成例を示
す回路図である。主基板３１には、上述したように、Ｄ
Ｃ３０Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖおよびバックアップ電
源電圧（ＶBB）が供給されるが、ここではバックアップ
電源電圧は示されていない。

【００９３】図１３に示すように、主基板３１に供給さ
れるＤＣ５Ｖラインには、後述するノイズフィルタ回路
１６２ａが設けられている。本例では、ノイズフィルタ
回路１６２ａの入力側とグラウンドレベルとの間に、１
５０［μＦ］の入力段コンデンサ１６１ａが配されてい
る。この実施の形態では、入力段コンデンサ１６１ａ
は、５Ｖライン導入口の近傍（主基板３１における入力
段）から分岐した所定の位置に配される（他の入力段コ
ンデンサも同様）。なお、入力段コンデンサ１６１ａ
は、後述する払出制御基板３７における例えばコンデン
サ３８１ａと同様に、ノイズフィルタ回路１６２ａの近
傍に設けるようにしてもよい。ノイズフィルタ回路１６
２ａの出力側とグラウンドレベルとの間には、０．１
［μＦ］のコンデンサ１６３ａが配されている。このよ
うに、本例では、コンデンサ１６３ａとノイズフィルタ
回路１６２ａとでダブルＬ型のノイズ除去回路１６９ａ
が形成されている。さらに、本例では、ダブルＬ型のノ
イズ除去回路１６９ａの後段の信号ラインとグラウンド
レベルとの間に、大容量（本例では１０００［μＦ］）
の電圧安定用コンデンサ１６４ａが配されている。

【００９４】図１４は、ノイズフィルタ回路１６２ａの
回路構成の例を示す回路図である。図１４に示すよう
に、ノイズフィルタ回路１６２ａは、入力側に配される
インダクタ１６２ａａと、グラウンドレベルに接続され
本例では０．０２２［μＦ］の容量を持つバリスタ１６
２ａｂと、出力側に配されるインダクタ１６２ａｃとで
構成される。インダクタ１６２ａａ，１６２ａｃは、例
えばコイルによって形成され、高周波損失を発生させて
ノイズを抑制する役割を果たす。バリスタ１６２ａｂ
は、電圧に依存する非線形抵抗をもつ２電極半導体デバ
イスであり、供給電圧が増加すると抵抗が減少するた
め、例えば高電圧をグラウンドにバイパスさせるなどし
て入力信号に含まれているノイズを吸収する機能（ノイ
ズ吸収機能）を有する。図１４に示すようにノイズフィ
ルタ回路１６２ａが形成されるため、コンデンサ１６３
ａとノイズフィルタ回路１６２ａとで形成されるノイズ
除去回路１６９ａは、ＬＣ型ノイズフィルタを並設した
ダブルＬ型の回路となっている。このように、ノイズ除
去回路１６９ａは、入力側をインダクタ１６２ａａで構
成し、出力側をコンデンサ１６３ａで構成するようにし
ている。すなわち、入力側に接続される回路（電源基板
９１０の回路）のインピーダンスと比較して、出力側に
接続される回路（主基板３１、表示制御基板８０、ラン
プ制御基板３５、音声制御基板７０、払出制御基板３７
などの回路）のインピーダンスが高い本実施例において
は、ノイズ除去回路の入力側をインダクタとし出力側を
コンデンサとすることで、ノイズ除去効果の向上を図っ
ている。

【００９５】図１５（Ａ）は、ノイズフィルタ回路１６
２ａの機能を有するノイズフィルタ（素子）１７１の外
観の例を示す正面図である。図１５（Ｂ）は、ノイズフ
ィルタ回路１６２ａの機能を有するノイズフィルタ１７
１の内部構造の例を示す断面図である。ノイズフィルタ
１７１は、図１５（Ｂ）に示すように、入力側と出力側
にインダクタ１６２ａａ，１６２ａｃの機能を為すフェ
ライト１７２，１７３が形成され、グラウンド側の端子
が接続されたバリスタ１７４が中心部にほぼ円板状に形
成された構造を為す。本例では、ノイズフィルタ１７１
が主基板３１等の所定の位置に搭載されることで、主基
板３１にフィルタ回路１６２ａを形成する。なお、図１
５に示すノイズフィルタ１７１をグラウンドラインに接
続する際には、ノイズフィルタ１７１のグラウンド側の
端子（ピン）を接続するために、例えばグラウンドライ
ンからグラウンド端子接続用のパターンを分岐させて引
き出すことでＴ字状になるようなグラウンドラインを構
成せずに、グラウンドライン上にグラウンド側の端子
（ピン）を取付けるようにする。この場合、グラウンド
ライン上であれば、グラウンドラインを屈曲させた屈曲
点に取付けるようにしてもよい。

【００９６】また、図１３に示すように、主基板３１に
供給されるＤＣ１２Ｖラインには、ノイズフィルタ回路
１６２ｂが設けられている。本例では、ノイズフィルタ
回路１６２ｂの入力側とグラウンドレベルとの間に、１
５０［μＦ］の入力段コンデンサ１６１ｂが配されてい
る。また、ノイズフィルタ回路１６２ｂの出力側とグラ
ウンドレベルとの間に、０．１［μＦ］のコンデンサ１
６３ｂが配されている。このように、本例では、コンデ
ンサ１６３ｂとノイズフィルタ回路１６２ｂとでダブル
Ｌ型のノイズ除去回路１６９ｂが構成されている。さら
に、本例では、ダブルＬ型のノイズ除去回路１６９ｂの
後段の信号ラインとグラウンドレベルとの間に、大容量
（本例では１０００［μＦ］）の電圧安定用コンデンサ
１６４ｂが配されている。このように、本例では、ＤＣ
１２Ｖの入力部分は、ＤＣ５Ｖの入力部分と同じ構成と
されている。

【００９７】さらに、主基板３１に供給されるＤＣ３０
Ｖラインには、インダクタ１６５が設けられている。イ
ンダクタ１６５の出力側には、インダクタ１６６および
バリスタ１６８が配されている。本例では、インダクタ
１６５の入力側とグラウンドレベルとの間に、４７０
［μＦ］の入力段コンデンサ１６１ｃが配されている。
また、インダクタ１６６の出力側とグラウンドレベルと
の間に、０．１［μＦ］のコンデンサ１６３ｃが配され
ている。このように、本例では、インダクタ１６５，１
６６、バリスタ１６８およびコンデンサ１６３ｃによっ
てダブルＬ型のノイズ除去回路１６９ｃが構成されてい
る。さらに、本例では、ダブルＬ型のノイズ除去回路１
６９ｃの後段の信号ラインとグラウンドレベルとの間
に、大容量（本例では４７０［μＦ］）の電圧安定用コ
ンデンサ１６４ｃが配されている。このように、本例で
は、ＤＣ３０Ｖの入力部分は、電圧安定用コンデンサの
静電容量や定格電圧などは異なるが、ＤＣ５Ｖの入力部
分とほぼ同じ構成とされている。

【００９８】インダクタ１６５，１６６は、例えば信号
ラインをフェライトビーズで覆った構成とされ、高周波
損失を発生させてノイズを抑制する。バリスタ１６８
は、例えば上述したバリスタ１６２ａｂと同様の構成と
され、例えば高電圧をグラウンドにバイパスさせるなど
して入力信号に含まれているノイズを吸収する機能を有
する。なお、バリスタ１６８などの本実施例における各
バリスタは、高周波をバイパスさせる機能を有する一般
的にバリスタと呼ばれているものの他、バリスタ機能を
有するコンデンサであってもよく、また単なるコンデン
サであってもよい。本例のように、ノイズフィルタ１７
１を用いるか、インダクタ１６５，１６６やバリスタ１
６８で構成される回路を用いるかについては遊技機の運
用態様などによって適宜選択するようにすればよい。本
例では、遊技機で使用される電圧のうち、比較的高電圧
の３０Ｖラインには、ノイズ除去回路１６９ｃ（バリス
タ１６８の定格電圧が比較的高い）のような回路を用い
る構成としている。

【００９９】上述したように、入力段コンデンサ１６１
ａ，１６１ｂ，１６１ｃを配する構成としたことで、比
較的長期間取り替えが行われない枠側基板（遊技機の枠
側に搭載される例えば払出制御基板などであって、コス
ト上の問題や交換が困難なことなどから一般的に頻繁に
取り替えが行われることなく長期間使用される基板）へ
のノイズ対策を、枠側基板の回路構成を改変することな
く行うことができる。すなわち、図１２で述べたよう
に、電源基板９１０で生成された電圧は、各基板に分岐
させて供給している。従って、入力段コンデンサ１６１
ａ，１６１ｂ，１６１ｃを設けることで他の基板の電源
供給ラインのノイズの対策も可能となる。また、電圧安
定用コンデンサ１６４ａ，１６４ｂ，１６４ｃを大容量
に構成したことで、供給電圧の振れを吸収して電圧が供
給される例えばＣＰＵ５６等の動作の安定を図ることが
できる。

【０１００】入力段コンデンサ１６１ａ，１６１ｂ，１
６１ｃは、アルミ電解コンデンサとほぼ同じ構造をなす
電解コンデンサであり、アルミ箔を巻き取った素子によ
って構成されている。本例では、電解コンデンサの電解
質に、有機半導体（多結晶からなる高電導体）が用いら
れている。なお、封口においては、ゴム封口としてもよ
く、例えばエポキシ樹脂などの樹脂によって封口するよ
うにしてもよい。この様な構成により、温度の変化に対
するＥＳＲ（等価直列抵抗）の変化が少ない等の効果が
ある。従って、パチンコ島（遊技機設置島）内は高温に
なるが、この様な条件でもノイズ除去効果能力の変化が
少なく好適である。

【０１０１】図１６は、ランプ制御基板３５における電
源基板９１０から供給される直流電圧等の入力部分の構
成例を示す回路図である。ランプ制御基板３５には、上
述したように、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２Ｖお
よびＤＣ５Ｖが供給されるが、図１６にはＤＣ２１Ｖの
入力部分の構成は示されていない。ＤＣ２１Ｖの入力部
分には、この実施の形態で示されたようなノイズフィル
タ回路は構成されていない。ＤＣ２１Ｖは、ＡＣ２４Ｖ
を整流することで生成され、ランプを点灯させるために
用いられるが、ノイズの発生による不都合があまりな
い。ただし、ＤＣ２１Ｖの入力部分についてもノイズフ
ィルタ回路を設ける構成としてもよい。

【０１０２】図１６に示すように、ランプ制御基板３５
に供給されるＤＣ５Ｖラインには、ノイズフィルタ回路
３６２ａが設けられている。本例では、ノイズフィルタ
回路３６２ａの入力側とグラウンドレベルとの間に、１
５０［μＦ］の入力段コンデンサ３６１ａが配されてい
る。また、ノイズフィルタ回路３６２ａの出力側とグラ
ウンドレベルとの間に、０．１［μＦ］のコンデンサ３
６３ａが配されている。このように、本例では、コンデ
ンサ３６３ａとノイズフィルタ回路３６２ａとでダブル
Ｌ型のノイズ除去回路３６９ａが形成されている。さら
に、本例では、ダブルＬ型のノイズ除去回路３６９ａの
後段の信号ラインとグラウンドレベルとの間に、大容量
（本例では１０００［μＦ］）の電圧安定用コンデンサ
３６４ａが配されている。なお、本例では、ノイズフィ
ルタ回路３６２ａは上述したフィルタ回路１６２ａと同
一の構成であり、他の各部も主基板３１に形成されてい
る各部と同一の構成である。

【０１０３】また、図１６に示すように、ランプ制御基
板３５に供給されるＤＣ１２Ｖラインには、ノイズフィ
ルタ回路３６２ｂが設けられている。本例では、ノイズ
フィルタ回路３６２ｂの入力側とグラウンドレベルとの
間に、１５０［μＦ］の入力段コンデンサ３６１ｂが配
されている。また、ノイズフィルタ回路３６２ｂの出力
側とグラウンドレベルとの間に、０．１［μＦ］のコン
デンサ３６３ｂが配されている。このように、本例で
は、コンデンサ３６３ｂとノイズフィルタ回路３６２ｂ
とでダブルＬ型のノイズ除去回路３６９ｂが構成されて
いる。さらに、本例では、ダブルＬ型のノイズ除去回路
３６９ｂの後段の信号ラインとグラウンドレベルとの間
に、大容量（本例では１０００［μＦ］）の電圧安定用
コンデンサ３６４ｂが配されている。このように、本例
では、ＤＣ１２Ｖの入力部分は、ＤＣ５Ｖの入力部分と
同じ構成とされている。

【０１０４】さらに、ランプ制御基板３５に供給される
ＤＣ３０Ｖラインには、インダクタ３６５が設けられて
いる。インダクタ３６５の出力側には、インダクタ３６
６およびバリスタ３６８が配されている。本例では、イ
ンダクタ３６５の入力側とグラウンドレベルとの間に、
４７０［μＦ］の入力段コンデンサ３６１ｃが配されて
いる。また、インダクタ３６６の出力側とグラウンドレ
ベルとの間に、０．１［μＦ］のコンデンサ３６３ｃが
配されている。このように、本例では、インダクタ３６
５，３６６、バリスタ３６８およびコンデンサ３６３ｃ
によってダブルＬ型のノイズ除去回路３６９ｃが構成さ
れている。さらに、本例では、ダブルＬ型のノイズ除去
回路３６９ｃの後段の信号ラインとグラウンドレベルと
の間に、大容量（本例では４７０［μＦ］）の電圧安定
用コンデンサ３６４ｃが配されている。このように、本
例では、ＤＣ３０Ｖの入力部分は、電圧安定用コンデン
サの静電容量や定格電圧などは異なるが、ＤＣ５Ｖの入
力部分とほぼ同じ構成とされている。

【０１０５】インダクタ３６５，３６６は、例えば信号
ラインをフェライトビーズで覆った構成とされ、高周波
損失を発生させてノイズを抑制する。バリスタ３６８
は、例えば主基板３１において説明したバリスタ１６２
ａｂと同様の構成とされ、例えば高電圧をグラウンドに
バイパスさせるなどして入力信号に含まれているノイズ
を吸収する機能を有する。

【０１０６】上述したように、入力段コンデンサ３６１
ａ，３６１ｂ，３６１ｃを配する構成としたことで、比
較的長期間取り替えが行われない枠側基板（遊技機の枠
側に搭載される例えば払出制御基板などであって、コス
ト上の問題や交換が困難なことなどから一般的に頻繁に
取り替えが行われることなく長期間使用される基板）へ
のノイズ対策を、枠側基板の回路構成を改変することな
く行うことができる。また、電圧安定用コンデンサ３６
４ａ，３６４ｂ，３６４ｃを大容量に構成したことで、
供給電圧の振れを吸収して電圧が供給される例えばラン
プ制御用ＣＰＵ３５１等の動作の安定を図ることができ
る。

【０１０７】図１７は、図柄制御基板８０における電源
基板９１０から供給される直流電圧等の入力部分の構成
例を示す回路図である。図柄制御基板８０には、上述し
たように、ＤＣ１２ＶおよびＤＣ５Ｖが供給される。

【０１０８】図１７に示すように、図柄制御基板８０に
供給されるＤＣ５Ｖラインには、ノイズフィルタ回路８
０２ａが設けられている。本例では、ノイズフィルタ回
路８０２ａの入力側とグラウンドレベルとの間に、１５
０［μＦ］の入力段コンデンサ８０１ａが配されてい
る。また、ノイズフィルタ回路８０２ａの出力側とグラ
ウンドレベルとの間に、０．１［μＦ］のコンデンサ８
０３ａが配されている。このように、本例では、コンデ
ンサ８０３ａとノイズフィルタ回路８０２ａとでダブル
Ｌ型のノイズ除去回路８０９ａが形成されている。さら
に、本例では、ダブルＬ型のノイズ除去回路８０９ａの
後段の信号ラインとグラウンドレベルとの間に、大容量
（本例では４７０［μＦ］）の電圧安定用コンデンサ８
０４ａが配されている。なお、フィルタ回路８０２ａな
どの各部は、本例では、主基板３１に配されるフィルタ
回路１６２ａなどの対応する各部と同一の構成とされて
いる。

【０１０９】また、図１７に示すように、図柄制御基板
８０に供給されるＤＣ１２Ｖラインには、ノイズフィル
タ回路８０２ｂが設けられている。本例では、ノイズフ
ィルタ回路８０２ｂの入力側とグラウンドレベルとの間
に、１５０［μＦ］の入力段コンデンサ８０１ｂが配さ
れている。また、ノイズフィルタ回路８０２ｂの出力側
とグラウンドレベルとの間に、０．１［μＦ］のコンデ
ンサ８０３ｂが配されている。このように、本例では、
コンデンサ８０３ｂとノイズフィルタ回路８０２ｂとで
ダブルＬ型のノイズ除去回路８０９ｂが構成されてい
る。さらに、本例では、ダブルＬ型のノイズ除去回路８
０９ｂの後段の信号ラインとグラウンドレベルとの間
に、大容量（本例では４７０［μＦ］）の電圧安定用コ
ンデンサ８０４ｂが配されている。このように、本例で
は、ＤＣ１２Ｖの入力部分は、ＤＣ５Ｖの入力部分と同
じ構成とされている。

【０１１０】上述したように、入力段コンデンサ８０１
ａ，８０１ｂを配する構成としたことで、比較的長期間
取り替えが行われない枠側基板（遊技機の枠側に搭載さ
れる例えば払出制御基板などであって、コスト上の問題
や交換が困難なことなどから一般的に頻繁に取り替えが
行われることなく長期間使用される基板）へのノイズ対
策を、枠側基板の回路構成を改変することなく行うこと
ができる。また、電圧安定用コンデンサ８０４ａ，８０
４ｂを大容量に構成したことで、供給電圧の振れを吸収
して電圧が供給される例えば表示制御用ＣＰＵ１０１等
の動作の安定を図ることができる。また、主基板３１を
介して電源供給を受ける構成とした場合には、主基板３
１と図柄制御基板８０とを接続するハーネスに乗ったノ
イズの主基板３１への影響を抑制することができる。

【０１１１】図１８は、音声制御基板７０における電源
基板９１０から供給される直流電圧等の入力部分の構成
例を示す回路図である。音声制御基板７０には、上述し
たように、ＤＣ１２ＶおよびＤＣ５Ｖが供給される。

【０１１２】図１８に示すように、音声制御基板７０に
供給されるＤＣ５Ｖラインには、フィルタ回路７１２ａ
が設けられている。本例では、フィルタ回路７１２ａの
入力側とグラウンドレベルとの間に、１５０［μＦ］の
入力段コンデンサ７１１ａが配されている。また、フィ
ルタ回路７１２ａの出力側とグラウンドレベルとの間
に、０．１［μＦ］のコンデンサ７１３ａが配されてい
る。このように、本例では、コンデンサ７１３ａとフィ
ルタ回路７１２ａとでダブルＬ型のノイズ除去回路７１
９ａが形成されている。さらに、本例では、ダブルＬ型
のノイズ除去回路７１９ａの後段の信号ラインとグラウ
ンドレベルとの間に大容量（本例では４７０［μＦ］）
の電圧安定用コンデンサ７１４ａが配され、さらに後段
の信号ラインとグラウンドレベルとの間に大容量（本例
では４７０［μＦ］）の電圧安定用コンデンサ７１５ａ
が配されている。なお、フィルタ回路７１２ａなどの各
部は、本例では、主基板３１に配されるフィルタ回路１
６２ａなどの対応する各部と同一の構成とされている。
また、電圧安定用コンデンサ７１４ａと電圧安定用コン
デンサ７１５ａは、同一の構成とされている。本例で
は、基板７０に設置スペースが十分確保されているため
２つの電圧安定用コンデンサ７１４ａ，７１５ａを設け
ているが、電圧安定用コンデンサを１つ設ける構成とし
てもよい。

【０１１３】また、図１８に示すように、音声制御基板
７０に供給されるＤＣ１２Ｖラインには、ノイズフィル
タ回路７１２ｂが設けられている。本例では、ノイズフ
ィルタ回路７１２ｂの入力側とグラウンドレベルとの間
に、１５０［μＦ］の入力段コンデンサ７１１ｂが配さ
れている。また、ノイズフィルタ回路７１２ｂの出力側
とグラウンドレベルとの間に、０．１［μＦ］のコンデ
ンサ７１３ｂが配されている。このように、本例では、
コンデンサ７１３ｂとノイズフィルタ回路７１２ｂとで
ダブルＬ型のノイズ除去回路７１９ｂが構成されてい
る。さらに、本例では、ダブルＬ型のノイズ除去回路７
１９ｂの後段の信号ラインとグラウンドレベルとの間
に、大容量（本例では４７０［μＦ］）の電圧安定用コ
ンデンサ７１４ｂが配されている。このように、本例で
は、ＤＣ１２Ｖの入力部分は、図柄制御基板８０のＤＣ
１２Ｖの入力部分と同じ構成とされている。

【０１１４】上述したように、入力段コンデンサ７１１
ａ，７１１ｂを配する構成としたことで、比較的長期間
取り替えが行われない枠側基板（遊技機の枠側に搭載さ
れる例えば払出制御基板などであって、コスト上の問題
や交換が困難なことなどから一般的に頻繁に取り替えが
行われることなく長期間使用される基板）へのノイズ対
策を、枠側基板の回路構成を改変することなく行うこと
ができる。また、電圧安定用コンデンサ７１４ａ，７１
５ａ，７１４ｂを大容量（５Ｖラインについては２つの
電圧安定用コンデンサ７１４ａ，７１５ａを搭載してさ
らに静電容量を大としている）に構成したことで、供給
電圧の振れを吸収して電圧が供給される例えば音声制御
用ＣＰＵ７０１等の動作の安定を図ることができる。

【０１１５】図１９は、払出制御基板３７における電源
基板９１０から供給される直流電圧等の入力部分の構成
例を示す回路図である。払出制御基板３７には、上述し
たように、ＡＣ２４Ｖ、ＤＣ３０Ｖ、ＤＣ１２Ｖ、ＤＣ
５Ｖおよびバックアップ電源電圧（ＶBB）が供給される
が、ここではＡＣ２４Ｖおよびバックアップ電源電圧ラ
インは示されていない。払出制御基板３７は、本例では
遊技機の枠側に搭載され、機構盤側に搭載されている各
基板（本例では、主基板３１、ランプ制御基板３５、図
柄制御基板８０、音声制御基板７０）と比較して長期間
取り替えられることなく使用されるものである。従っ
て、本例では、払出制御基板３７における直流電圧等の
入力部分の回路構成は、例えば全ての基板をダブルπ型
のノイズ除去回路を用いた構成（後述するが、この実施
の形態の他の構成例の一つでもある）としたあとに機構
盤側のみの基板が入れ替えられた場合を想定して、後述
するダブルπ型のノイズ除去回路３８９ａを備えた構成
としている。

【０１１６】図１９に示すように、払出制御基板３７に
供給されるＤＣ５Ｖラインには、後述するノイズフィル
タ回路３８２ａが設けられている。本例では、ノイズフ
ィルタ回路３８２ａの入力側とグラウンドレベルとの間
に、０．１［μＦ］のコンデンサ３８１ａが配されてい
る。払出制御基板３７においては、コンデンサ３８２ａ
は、例えばノイズフィルタ回路３８２ａの入力側の近傍
から５Ｖラインを分岐した位置に設けられる。また、ノ
イズフィルタ回路３８２ａの出力側とグラウンドレベル
との間に、０．１［μＦ］のコンデンサ３８３ａが配さ
れている。このように、本例では、コンデンサ３８１ａ
と、コンデンサ３８３ａと、ノイズフィルタ回路３８２
ａとでダブルπ型のノイズ除去回路３８９ａが形成され
ている。さらに、本例では、ダブルπ型のノイズ除去回
路３８９ａの後段の信号ラインとグラウンドレベルとの
間に、２２０［μＦ］のコンデンサ３８４ａが配されて
いる。

【０１１７】図２０は、ノイズフィルタ回路３８２ａの
回路構成の例を示す回路図である。図２０に示すよう
に、ノイズフィルタ回路３８２ａは、入力側に配される
インダクタ３８２ａａと、グラウンドレベルに接続され
るコンデンサ３８２ａｂと、出力側に配される０．００
１［μＦ］の容量を持つインダクタ３８２ａｃとで構成
される。インダクタ３８２ａａ，３８２ａｃは、例えば
コイルによって形成され、高周波損失を発生させてノイ
ズを抑制する役割を果たす。コンデンサ３８２ａｂは、
２端子コンデンサに比較して高周波ノイズのノイズを吸
収することができる３端子コンデンサである。なお、図
１４のような例えば高電圧をグラウンドにバイパスさせ
る機能を有するコンデンサを用いてもよい。

【０１１８】また、図１９に示すように、払出制御基板
３７に供給されるＤＣ１２Ｖラインには、ノイズフィル
タ回路３８２ｂが設けられている。本例では、ノイズフ
ィルタ回路３８２ｂの入力側とグラウンドレベルとの間
に、０．１［μＦ］のコンデンサ３８１ｂが配されてい
る。また、ノイズフィルタ回路３８２ｂの出力側とグラ
ウンドレベルとの間に、０．１［μＦ］のコンデンサ３
８３ｂが配されている。このように、本例では、コンデ
ンサ３８１ｂと、コンデンサ３８３ｂと、ノイズフィル
タ回路３８２ｂとでダブルπ型のノイズ除去回路３８９
ｂが構成されている。さらに、本例では、ダブルπ型の
ノイズ除去回路３８９ｂの後段の信号ラインとグラウン
ドレベルとの間に、２２０［μＦ］のコンデンサ３８４
ｂが配されている。このように、本例では、ＤＣ１２Ｖ
の入力部分は、ＤＣ５Ｖの入力部分と同じ構成とされて
いる。

【０１１９】さらに、払出制御基板３７に供給されるＤ
Ｃ３０Ｖラインには、ノイズフィルタ回路３８２ｃが設
けられている。本例では、ノイズフィルタ回路３８２ｃ
の入力側とグラウンドレベルとの間に、０．１［μＦ］
のコンデンサ３８１ｃが配されている。また、ノイズフ
ィルタ回路３８２ｃの出力側とグラウンドレベルとの間
に、０．１［μＦ］のコンデンサ３８３ｃが配されてい
る。このように、本例では、コンデンサ３８１ｃと、コ
ンデンサ３８３ｃと、ノイズフィルタ回路３８２ｃとで
ダブルπ型のノイズ除去回路３８９ｃが構成されてい
る。さらに、本例では、ダブルπ型のノイズ除去回路３
８９ｃの後段の信号ラインとグラウンドレベルとの間
に、２２０［μＦ］のコンデンサ３８４ｃが配されてい
る。このように、本例では、ＤＣ３０Ｖの入力部分は、
ＤＣ５Ｖの入力部分とほぼ同じ構成とされている。

【０１２０】図２１は、発射制御基板９１における電源
基板９１０から供給される直流電圧等の入力部分の構成
例を示す回路図である。発射制御基板９１には、上述し
たように、ＤＣ３０Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖが供
給されるが、図２１にはＤＣ１２Ｖの入力部分の構成は
示されていない。

【０１２１】図２１に示すように、発射制御基板９１に
供給されるＤＣ５Ｖラインには、後述するフィルタ回路
９２２ａが設けられている。本例では、フィルタ回路９
２２ａの入力側とグラウンドレベルとの間に、０．１
［μＦ］のコンデンサ９２１ａが配されている。また、
ノイズフィルタ回路９２２ａの出力側とグラウンドレベ
ルとの間に、０．１［μＦ］のコンデンサ９２３ａが配
されている。このように、本例では、コンデンサ９２１
ａと、コンデンサ９２３ａと、ノイズフィルタ回路９２
２ａとでダブルπ型のノイズ除去回路９２９ａが形成さ
れている。さらに、本例では、ダブルπ型のノイズ除去
回路９２９ａの後段の信号ラインとグラウンドレベルと
の間に、大容量の２２０［μＦ］のコンデンサ９２４ａ
が配されている。

【０１２２】なお、ノイズフィルタ回路９２２ａの回路
構成は、例えば図２０に示したノイズフィルタ回路３８
２ａと同様の構成とされる。

【０１２３】また、図２１に示すように、発射制御基板
９１に供給されるＤＣ３０Ｖラインには、ノイズフィル
タ回路９２２ｃが設けられている。本例では、ノイズフ
ィルタ回路９２２ｃの入力側とグラウンドレベルとの間
に、０．１［μＦ］のコンデンサ９２１ｃが配されてい
る。また、ノイズフィルタ回路９２２ｃの出力側とグラ
ウンドレベルとの間に、０．１［μＦ］のコンデンサ９
２３ｃが配されている。このように、本例では、コンデ
ンサ９２１ｃと、コンデンサ９２３ｃと、ノイズフィル
タ回路９２２ｃとでダブルπ型のノイズ除去回路９２９
ｃが構成されている。さらに、本例では、ダブルπ型の
ノイズ除去回路９２９ｃの後段の信号ラインとグラウン
ドレベルとの間に、２２０［μＦ］のコンデンサ９２４
ｃが配されている。このように、本例では、ＤＣ３０Ｖ
の入力部分は、ＤＣ５Ｖの入力部分とほぼ同じ構成とさ
れている。

【０１２４】なお、各基板における電圧のグラウンド側
は、例えば各基板への導入側（入力段コンデンサのグラ
ウンド側）および各機器への出力側（電圧安定用コンデ
ンサのグラウンド側）においてそれぞれ共通にとられて
いる。従って、各基板においてグラウンドレベルが共通
であり、各基板においてグラウンド側のノイズを抑制す
ることができる。

【０１２５】図２２は、遊技機の各部におけるノイズの
測定結果を示す説明図である。ここでは、上述した本例
の回路構成をなす各基板が搭載された遊技機と、全ての
基板において図１９に示したようなダブルπ型のノイズ
除去回路３８９ａ〜３８９ｃなどが搭載された回路構成
（この実施の形態の他の構成例でもある）をなす各基板
が搭載された遊技機とで、実際に発生しているノイズの
状態の比較を示す説明図である。ここでは、計測装置と
してオシロスコープを用い、図２２において後述する遊
技機の所定の箇所で５Ｖラインを計測した結果得られた
電圧値の最大値と最小値が示されている。

【０１２６】図２２に示すように、主基板３１では、ノ
イズフィルタ回路１６２ａの入力側５Ｖライン（図１３
の（１））および出力側５Ｖライン（図１３の（２））
において計測されている。また、ＣＰＵ５６の５Ｖ電源
入力ライン（図２４の（３））、電源断信号の入力ライ
ン（図２４の（４））およびリセット信号の入力ライン
（図２４の（５））においても計測されている。

【０１２７】また、主基板３１では、出力ポート５７０
における５Ｖ電源入力ライン（図２５の（６））におい
て計測されている。また、出力ポート５７０のホールコ
ンピュータに出力される信号である後述する特別図柄大
当り信号の出力ライン（図２５の（７））、およびリセ
ット信号の入力ライン（図２５の（８））においても計
測されている。なお、全ての基板においてダブルπ型の
ノイズ除去回路などが搭載された回路構成をなす各基板
が搭載された遊技機における主基板の対応箇所でも計測
されている。

【０１２８】また、図２２に示すように、払出制御基板
３７では、ノイズフィルタ回路３８２ａの入力側５Ｖラ
イン（図１９の（１））および出力側５Ｖライン（図１
９の（２））において計測されている。また、払出制御
用ＣＰＵ３７１の５Ｖ電源入力ライン（図３１の
（３））、電源断信号の入力ライン（図３１の（４））
およびリセット信号の入力ライン（図３１の（５））に
おいても計測されている。さらに、全ての基板において
ダブルπ型のノイズ除去回路などが搭載された回路構成
をなす各基板が搭載された遊技機における払出制御基板
の対応箇所でも計測されている。

【０１２９】さらに、図２２に示すように、図柄制御基
板８０では、表示制御用ＣＰＵ１０１の５Ｖ電源入力ラ
イン（図８の（１））、ノイズフィルタ回路８０２ａの
入力側５Ｖライン（図１７の（２））においても計測さ
れている。表示制御用ＣＰＵ１０１の５Ｖ電源入力ライ
ンおよびノイズフィルタ回路８０２ａの入力側５Ｖライ
ンのそれぞれにおいて、特別図柄および普通図柄それぞ
れについての試験用の図柄変動中信号が出力されている
ときの電圧の状態が、試験端子を試験装置に接続してい
るとき（図２２の図柄制御基板８０に関する表示の左
欄）および接続していないとき（図２２の図柄制御基板
８０に関する表示の右欄）のそれぞれの場合について計
測されている。さらに、全ての基板においてダブルπ型
のノイズ除去回路などが搭載された回路構成をなす各基
板が搭載された遊技機における図柄制御基板の対応箇所
においても、同様の条件で計測されている。

【０１３０】各測定箇所において図２２に示されている
測定結果が得られた。図２２に示すように、主基板３１
の（１）、（２）、（５）や、図柄制御基板８０の
（１）、（２）、（３）においては、ダブルＬ型のノイ
ズ除去回路、ダブルπ型のノイズ除去回路ともにほぼ同
様の測定結果が得られている。また、その他の測定場所
においては、ダブルπ型のノイズ除去回路よりもダブル
Ｌ型のノイズ除去回路の方が比較的ノイズ除去効果に優
れている。以上のノイズ除去回路を用いることで、各基
板に搭載される機器に対して安定した電圧を供給するこ
とができる。よって、従来の遊技機と比較した場合に
は、大幅にノイズが低減されることが期待できる。特
に、ＣＰＵ５６の５Ｖ電源入力ライン（図２４の
（３））や、電源断信号の入力ライン（図２４の
（４））の最小値などにおいては顕著に現れている。な
お、ＣＰＵ５６のリセット信号の入力ライン（図２４の
（５））の最小値などにおいては、全ての基板において
ダブルπ型のノイズ除去回路を設ける構成とした場合と
で効果において差がない所もあるが、そのような箇所に
重点を置く場合には、比較的安価に構成されるダブルπ
型のノイズ除去回路を設ける構成とすればよい。このよ
うに、本例の遊技機では、各基板に搭載されている各機
器において破損や誤動作などの障害が発生してまうこと
を防止することが可能となっている。なお、図２２の測
定結果は、測定結果のうちの一部を示すものであって、
他の箇所でもノイズが低減されている。

【０１３１】また、図２２に示すように、ダブルπ型の
ノイズ除去回路を含む構成とされている払出制御基板３
７においても、全ての基板でダブルπ型のノイズ除去回
路を含む構成とした他の実施の形態と比較してノイズの
低減が図られている。すなわち、上述した実施の形態で
は、電源ラインが電源基板９１０から分岐して各基板に
配される構成とし、何れかの基板（例えば主基板３１）
に入力段コンデンサを配するようにしているので、比較
的長期間取り替えが行われない枠側基板へのノイズ対策
を、枠側基板の回路構成を改変することなく行うことが
できる。なお、本例では、主基板３１などの複数の基板
に入力段コンデンサを設ける構成としているが、任意の
１つの基板に設けるようにしてもよい。

【０１３２】なお、払出制御基板３７などの枠側の基板
に対しても、例えば上述した主基板３１のように、入力
段コンデンサおよびノイズ吸収機能を有するノイズフィ
ルタ回路を配するようにしてもよい。また、払出制御基
板３７などの枠側の基板に、電圧安定用コンデンサを設
ける構成としてもよい。さらに、主基板などを含む全て
の基板において、上述した払出制御基板３７のように、
ダブルπ型のノイズ除去回路を搭載した構成（図２２に
おいて比較対象とした構成）としてもよい。

【０１３３】以上説明したように、ノイズ吸収機能を有
するノイズフィルタ回路を設ける構成としたことで、各
基板における各電源ラインにおけるノイズを低減するこ
とができ、各基板に搭載される機器に対して安定した電
圧を供給することができるため、各機器において破損や
誤動作などの障害が発生してまうことを防止することが
可能となる。

【０１３４】また、上述したように、各基板に設けられ
る電圧安定用コンデンサを大容量に構成したことで、供
給電圧の振れを吸収して電圧が供給される例えばＣＰＵ
等の機器の動作の安定を図ることができる。

【０１３５】なお、上述した図１２においては省略して
いるが、遊技機において必要となる各電圧は、値の異な
る電圧毎に後述する図２３に示すようにして生成され、
各電気部品制御基板に分岐されて供給される。例えば、
ＤＣ５Ｖ電圧であれば、図２３に示すＤＣ−ＤＣコンバ
ータ９１３で生成され、ＤＣ５Ｖ供給ラインから各電気
部品制御基板に分岐して供給される。従って、ＤＣ５Ｖ
供給ラインのいずれかの部位でノイズが乗った場合、５
Ｖ電源が供給されるすべての電気部品制御基板のＤＣ５
Ｖ電圧の供給に影響を与えてしまう。しかし、この実施
の形態では、ノイズ吸収機能を有するノイズフィルタ回
路、入力断コンデンサ、電圧安定用コンデンサを設ける
構成としているため、ノイズを効果的に除去することが
でき、各電気部品制御手段に悪影響を及ぼすことが防止
されている。

【０１３６】図２３は、遊技機の電源基板９１０の一構
成例を示すブロック図である。電源基板９１０は、主基
板３１、図柄制御基板８０、音声制御基板７０、ランプ
制御基板３５および払出制御基板３７等の電気部品制御
基板と独立して設置され、遊技機内の各電気部品制御基
板および機構部品が使用する電圧を生成する。この例で
は、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１
Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、
バックアップ電源となるコンデンサ９１６は、ＤＣ＋５
Ｖすなわち各基板上のＩＣ等を駆動する電源のラインか
ら充電される。

【０１３７】トランス９１１は、交流電源からの交流電
圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９
１５に出力される。また、整流回路９１２は、ＡＣ２４
Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバ
ータ９１３およびコネクタ９１５に出力する。ＤＣ−Ｄ
Ｃコンバータ９１３は、＋２１Ｖ、＋１２Ｖおよび＋５
Ｖを生成してコネクタ９１５に出力する。コネクタ９１
５は例えば中継基板に接続され、中継基板から各電気部
品制御基板および機構部品に必要な電圧の電力が供給さ
れる。

【０１３８】ただし、電源基板９１０に各電気部品制御
基板に至る各コネクタを設け、電源基板９１０から、中
継基板を介さずにそれぞれの基板に至る各電圧を供給す
るようにしてもよい。また、図２３には１つのコネクタ
９１５が代表して示されているが、コネクタは、各電気
部品制御基板対応に設けられている。

【０１３９】ＤＣ−ＤＣコンバータ９１３からの＋５Ｖ
ラインは分岐してバックアップ＋５Ｖラインを形成す
る。バックアップ＋５Ｖラインとグラウンドレベルとの
間には大容量のコンデンサ９１６が接続されている。コ
ンデンサ９１６は、遊技機に対する電力供給が遮断され
たときの電気部品制御基板のバックアップＲＡＭ（電源
バックアップされているＲＡＭすなわち記憶内容保持状
態となりうる記憶手段）に対して記憶状態を保持できる
ように電力を供給するバックアップ電源となる。また、
＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆
流防止用のダイオード９１７が挿入される。

【０１４０】なお、バックアップ電源として、＋５Ｖ電
源から充電可能な電池を用いてもよい。電池を用いる場
合には、＋５Ｖ電源から電力供給されない状態が所定時
間継続すると容量がなくなるような充電池が用いられ
る。

【０１４１】また、電源基板９１０には、電源監視用Ｉ
Ｃ９０２が搭載されている。電源監視用ＩＣ９０２は、
ＶSL電源電圧を導入し、ＶSL電源電圧を監視することに
よって電源断の発生を検出する。具体的には、ＶSL電源
電圧が所定値（この例では＋２２Ｖ）以下になったら、
電源断が生ずるとして電源断信号を出力する。なお、監
視対象の電源電圧は、各電気部品制御基板に搭載されて
いる回路素子の電源電圧（この例では＋５Ｖ）よりも高
い電圧であることが好ましい。この例では、交流から直
流に変換された直後の電圧であるＶSLが用いられてい
る。電源監視用ＩＣ９０２からの電源断信号は、主基板
３１や払出制御基板３７等に供給される。

【０１４２】電源監視用ＩＣ９０２が電源断を検知する
ための所定値は、通常時の電圧より低いが、各電気部品
制御基板上のＣＰＵが暫くの間動作しうる程度の電圧で
ある。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路
素子を駆動するための電圧（この例では＋５Ｖ）よりも
高く、また、交流から直流に変換された直後の電圧を監
視するように構成されているので、ＣＰＵが必要とする
電圧に対して監視範囲を広げることができる。従って、
より精密な監視を行うことができる。

【０１４３】さらに、監視電圧としてＶSL（＋３０Ｖ）
を用いる場合には、遊技機の各種スイッチに供給される
電圧が＋１２Ｖであることから、電源瞬断時のスイッチ
オン誤検出の防止も期待できる。すなわち、＋３０Ｖ電
源の電圧を監視すると、＋３０Ｖ作成の以降に作られる
＋１２Ｖが落ち始める以前の段階でそれの低下を検出で
きる。よって、＋１２Ｖ電源の電圧が低下するとスイッ
チ出力がオン状態を呈するようになるが、＋１２Ｖより
早く低下する＋３０Ｖ電源電圧を監視して電源断を認識
すれば、スイッチ出力がオン状態を呈する前に電源復旧
待ちの状態に入ってスイッチ出力を検出しない状態とな
ることができる。

【０１４４】また、電源監視用ＩＣ９０２は、電気部品
制御基板とは別個の電源基板９１０に搭載されているの
で、電源監視回路から複数の電気部品制御基板に電源断
信号を供給することができる。電源断信号を必要とする
電気部品制御基板が幾つあっても電源監視手段は１つ設
けられていればよいので、各電気部品制御基板における
各電気部品制御手段が後述する復帰制御を行っても、遊
技機のコストはさほど上昇しない。

【０１４５】なお、図２３に示された構成では、電源監
視用ＩＣ９０２の検出出力（電源断信号）は、バッファ
回路９１８，９１９を介してそれぞれの電気部品制御基
板（例えば主基板３１と払出制御基板３７）に伝達され
るが、例えば、１つの検出出力を中継基板に伝達し、中
継基板から各電気部品制御基板に同じ信号を分配する構
成でもよい。また、電源断信号を必要とする基板数に応
じたバッファ回路を設けてもよい。

【０１４６】図２４は、ＣＰＵ５６周りの一構成例を示
すブロック図である。図２４に示すように、電源監視回
路（電源監視手段）からの電源断信号が、ＣＰＵ５６の
マスク不能割込端子（ＸＮＭＩ端子）に接続されてい
る。電源監視回路は、遊技機が使用する各種直流電源の
うちのいずれかの電源の電圧を監視して電源電圧低下を
検出する回路である。この実施の形態では、ＶSLの電源
電圧を監視して電圧値が所定値以下になるとローレベル
の電源断信号を発生する。ＶSLは、遊技機で使用される
直流電圧のうちで最大のものであり、この例では＋３０
Ｖである。従って、ＣＰＵ５６は、割込処理によって電
源断の発生を確認することができる。なお、この実施の
形態では、電源監視回路は、上述した電源基板に搭載さ
れている。

【０１４７】図２４には、システムリセット回路６５も
示されているが、この実施の形態では、システムリセッ
ト回路６５は、第２の電源監視回路（電源監視手段）も
兼ねている。すなわち、リセットＩＣ６５１は、電源投
入時に、外付けのコンデンサの容量で決まる所定時間だ
け出力をローレベルとし、所定時間が経過すると出力を
ハイレベルにする。すなわち、リセット信号をハイレベ
ルに立ち上げてＣＰＵ５６を動作可能状態にする。ま
た、リセットＩＣ６５１は、電源基板に搭載されている
電源監視回路が監視する電源電圧と等しい電源電圧であ
るＶSLの電源電圧を監視して電圧値が所定値（電源監視
回路が電源断信号を出力する電源電圧値よりも低い値）
以下になるとローレベルのリセット信号を発生する。従
って、ＣＰＵ５６は、電源監視回路からの電源断信号に
応じて所定の電力供給停止時処理を行った後、システム
リセットされる。

【０１４８】図２４に示すように、リセットＩＣ６５１
からのリセット信号は、ＮＡＮＤ回路９４７に入力され
るとともに、反転回路（ＮＯＴ回路）９４４を介してカ
ウンタＩＣ９４１のクリア端子に入力される。カウンタ
ＩＣ９４１は、クリア端子への入力がローレベルになる
と、発振器９４３からのクロック信号をカウントする。
そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９
４５，９４６を介してＮＡＮＤ回路９４７に入力され
る。また、カウンタＩＣ９４１のＱ６出力は、フリップ
フロップ（ＦＦ）９４２のクロック端子に入力される。
フリップフロップ９４２のＤ入力はハイレベルに固定さ
れ、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力され
る。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９
４７の出力がＮＯＴ回路９４８を介して導入される。そ
して、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端
子に接続されている。このような構成によれば、電源投
入時に、ＣＰＵ５６のリセット端子に２回のリセット信
号（ローレベル信号）が与えられるので、ＣＰＵ５６
は、確実に動作を開始する。

【０１４９】そして、例えば、電源基板に搭載されてい
る電源監視回路の検出電圧（電圧低下信号を出力するこ
とになる電圧）を＋２２Ｖとし、主基板３１に搭載され
ている電源監視回路の検出電圧を＋９Ｖとする。そのよ
うに構成した場合には、両方の電源監視回路が同一の電
源ＶSLの電圧を監視するので、電圧監視回路が電源断信
号を出力するタイミングと電圧監視回路がリセット信号
を出力するタイミングの差を所望の所定期間に確実に設
定することができる。所望の所定期間とは、電源監視回
路からの電源断信号に応じて電力供給停止時処理を開始
してから電力供給停止時処理が確実に完了するまでの期
間である。

【０１５０】この例では、電源基板に搭載されている電
源監視手段が検出信号を出力することになる第１検出条
件は＋３０Ｖ電源電圧が＋２２Ｖにまで低下したことで
あり、主基板３１に搭載されている電源監視手段が検出
信号を出力することになる第２検出条件は＋３０Ｖ電源
電圧が＋９Ｖにまで低下したことになる。ただし、ここ
で用いられている電圧値は一例であって、他の値を用い
てもよい。

【０１５１】ただし、監視範囲が狭まるが、双方の電圧
監視回路の監視電圧として＋５Ｖ電源電圧を用いること
も可能である。その場合にも、電源基板に搭載されてい
る電圧監視回路の検出電圧は、主基板３１に搭載されて
いる電圧監視回路の検出電圧よりも高く設定される。

【０１５２】ＣＰＵ５６等の駆動電源である＋５Ｖ電源
から電力が供給されていない間、ＲＡＭの少なくとも一
部は、電源基板から供給されるバックアップ電源によっ
てバックアップされ、遊技機に対する電源が断しても内
容は保存される。そして、＋５Ｖ電源が復旧すると、シ
ステムリセット回路６５からリセット信号が発せられる
ので、ＣＰＵ５６は、通常の動作状態に復帰する。その
とき、必要なデータがバックアップＲＡＭに保存されて
いるので、停電等からの復旧時に停電発生時の遊技状態
に復帰することができる。

【０１５３】なお、図２４では、電源投入時にＣＰＵ５
６のリセット端子に２回のリセット信号（ローレベル信
号）が与えられる構成が示されたが、リセット信号の立
ち上がりタイミングが１回しかなくても確実にリセット
解除されるＣＰＵを使用する場合には、符号９４１〜９
４９で示された回路素子は不要である。その場合、リセ
ットＩＣ６５１の出力がそのままＣＰＵ５６のリセット
端子に接続される。

【０１５４】この実施の形態で用いられるＣＰＵ５６
は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回
路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ
３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポート
を有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポー
トは、入力／出力いずれにも設定できる。ただし、この
実施の形態では内蔵ＰＩＯを使用しない。その場合に
は、例えば、全ポートを入力モードとして、全ポートを
グラウンドレベルに接続する。なお、電源投入時に、Ｐ
ＩＯは自動的に入力モードに設定される。

【０１５５】図２５は、この実施の形態において電圧の
状態を測定した箇所を説明するための出力ポート（出力
ポート０）５７０周りの構成例を示すブロック図であ
る。出力ポート５７０は、払出制御基板３７などに対し
て１ビットのストローブ信号（ＩＮＴ信号）を出力する
ための出力ポート（ＰＯ０〜ＰＯ７の１バイト）を有す
る。本例では、使用しないＰＯ４〜ＰＯ７は、グラウン
ドレベルに接続する。また、出力ポート５７０は、例え
ば特別図柄大当り信号などの各種情報をホール用として
出力するための出力ポート（ＰＩ０〜ＰＩ７の１バイ
ト）を有する。この実施の形態では、ＰＩ０〜ＰＩ７か
らは、特別図側大当り信号の他、例えば特別図柄始動口
信号、特別図柄確定信号、大当り又は確変中信号、普通
図柄確定信号、可変入賞球装置作動信号、賞球信号など
の情報がホール用として出力される。なお、特別図柄大
当り信号は、本例ではＰＩ２から出力され、例えば特別
図柄が大当り図柄で確定したときにオンとなり大当り動
作終了時にオフとなる信号であり、ソフトウェアで作成
される信号である。さらに、出力ポート５７０には、上
述したリセットＩＣ６５１の出力が接続されるリセット
端子（ＲＥＳ）を有する。

【０１５６】また、出力ポート５７０は、各種ソレノイ
ドを駆動するためにソレノイド回路５９に向けて駆動指
令を行うための出力ポート（Ｐ２０〜Ｐ２２の３ビッ
ト）を有する。ソレノイド回路５９は、駆動指令に応じ
てソレノイド１６，２１を駆動し、可変入賞球装置１５
または開閉板２０を開状態または閉状態とする。また、
ソレノイド回路５９は、駆動指令に応じて、ソレノイド
２１Ａを駆動して大入賞口内の経路を切り換える。

【０１５７】さらに、出力ポート５７０は、各種試験用
信号を出力するための出力ポート（Ｐ３０〜Ｐ３４の５
ビット）を有する。この場合、出力ポート５７０は、試
験用信号として、例えば特別電動役物作動中信号、普通
電動役物作動中信号、役物連続作動装置作動信号、特別
図柄大当り信号、普通図柄大当り信号などの信号を図示
しない試験装置に向けて出力する。

【０１５８】出力ポート５７０は、主基板３１からのデ
ータ入力部を備え、さらに図示しないアドレスデコード
回路を内蔵している。主基板３１は、ＣＰＵ５６から、
１バイトの入力ポートＤ０〜Ｄ７を介してデータを出力
ポート５７０に入力するとともに、５ビットの入力ポー
トＡ０〜Ａ４を介して出力先のアドレスを指定すること
で、単一のＩＣでありながら複数の出力先へデータを出
力可能である。例えば、ＩＮＴ信号であれば、データを
入力してＰＯ０〜ＰＯ７の何れかである出力先を指定す
る。

【０１５９】次に遊技機の動作について説明する。図２
６は、主基板３１におけるＣＰＵ５６が実行するメイン
処理を示すフローチャートである。遊技機に対して電源
が投入され、ＣＰＵ５６が起動すると、メイン処理にお
いて、ＣＰＵ５６は、まず、必要な初期設定を行う。

【０１６０】初期設定処理において、ＣＰＵ５６は、ま
ず、割込禁止に設定する（ステップＳ１）。次に、割込
モードを割込モード２に設定し（ステップＳ２）、スタ
ックポインタにスタックポインタ指定アドレスを設定す
る（ステップＳ３）。そして、内蔵デバイスレジスタの
初期化を行う（ステップＳ４）。また、内蔵デバイス
（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）お
よびＰＩＯ（パラレル入出力ポート）の初期化（ステッ
プＳ５）を行った後、ＲＡＭをアクセス可能状態に設定
する（ステップＳ６）。

【０１６１】この実施の形態で用いられるＣＰＵ５６
は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回
路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の
外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３
と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。

【０１６２】この実施の形態で用いられているＣＰＵ５
６には、マスク可能な割込（ＩＮＴ）のモードとして以
下の３種類のモードが用意されている。なお、マスク可
能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁
止状態に設定するとともに、プログラムカウンタの内容
をスタックにセーブする。

【０１６３】割込モード０：割込要求を行った内蔵デバ
イスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３
バイト）をＣＰＵの内部データバス上に送出する。よっ
て、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまた
はＣＡＬＬ命令で指定されるアドレスの命令を実行す
る。リセット時に、ＣＰＵ５６は自動的に割込モード０
になる。よって、割込モード１または割込モード２に設
定したい場合には、初期設定処理において、割込モード
１または割込モード２に設定するための処理を行う必要
がある。

【０１６４】割込モード１：割込が受け付けられると、
常に００３８（ｈ）番地に飛ぶモードである。

【０１６５】割込モード２：ＣＰＵ５６の特定レジスタ
（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力
する割込ベクタ（１バイト：最下位ビット０）から合成
されるアドレスが、割込番地を示すモードである。すな
わち、割込番地は、上位アドレスが特定レジスタの値と
され下位アドレスが割込ベクタとされた２バイトで示さ
れるアドレスである。従って、任意の（飛び飛びではあ
るが）偶数番地に割込処理を設置することができる。各
内蔵デバイスは割込要求を行うときに割込ベクタを送出
する機能を有している。

【０１６６】よって、割込モード２に設定されると、各
内蔵デバイスからの割込要求を容易に処理することが可
能になり、また、プログラムにおける任意の位置に割込
処理を設置することが可能になる。さらに、割込モード
１とは異なり、割込発生要因毎のそれぞれの割込処理を
用意しておくことも容易である。上述したように、この
実施の形態では、初期設定処理のステップＳ２におい
て、ＣＰＵ５６は割込モード２に設定される。

【０１６７】そして、電源断時にバックアップＲＡＭ領
域のデータ保護処理（例えばパリティデータの付加等の
停電発生ＮＭＩ処理）が行われたか否か確認する（ステ
ップＳ７）。この実施の形態では、不測の電源断が生じ
た場合には、バックアップＲＡＭ領域のデータを保護す
るための処理が行われている。そのような保護処理が行
われていた場合をバックアップありとする。バックアッ
プなしを確認したら、ＣＰＵ５６は初期化処理を実行す
る。

【０１６８】この実施の形態では、バックアップＲＡＭ
領域にバックアップデータがあるか否かは、電源断時に
バックアップＲＡＭ領域に設定されるバックアップフラ
グの状態によって確認される。この例では、図２７に示
すように、バックアップフラグ領域に「５５Ｈ」が設定
されていればバックアップあり（オン状態）を意味し、
「５５Ｈ」以外の値が設定されていればバックアップな
し（オフ状態）を意味する。

【０１６９】バックアップありを確認したら、ＣＰＵ５
６は、バックアップＲＡＭ領域のデータチェック（この
例ではパリティチェック）を行う。不測の電源断が生じ
た後に復旧した場合には、バックアップＲＡＭ領域のデ
ータは保存されていたはずであるから、チェック結果は
正常になる。チェック結果が正常でない場合には、内部
状態を電源断時の状態に戻すことができないので、停電
復旧時でない電源投入時に実行される初期化処理を実行
する。

【０１７０】チェック結果が正常であれば（ステップＳ
８）、ＣＰＵ５６は、遊技制御手段の内部状態と表示制
御手段等の電気部品制御手段の制御状態を電源断時の状
態に戻すための遊技状態復旧処理を行う（ステップＳ
９）。そして、バックアップＲＡＭ領域に保存されてい
たＰＣ（プログラムカウンタ）の退避値がＰＣに設定さ
れ、そのアドレスに復帰する。

【０１７１】初期化処理では、ＣＰＵ５６は、まず、Ｒ
ＡＭクリア処理を行う（ステップＳ１１）。また、所定
の作業領域（例えば、普通図柄判定用乱数カウンタ、普
通図柄判定用バッファ、特別図柄左中右図柄バッファ、
払出コマンド格納ポインタなど）に初期値を設定する初
期値設定処理も行われる。さらに、サブ基板（ランプ制
御基板３５、払出制御基板３７、音声制御基板７０、図
柄制御基板８０）を初期化するための処理を実行する
（ステップＳ１３）。サブ基板を初期化する処理とは、
例えば初期設定コマンドを送出する処理である。

【０１７２】そして、２ｍｓ毎に定期的にタイマ割込が
かかるようにＣＰＵ５６に設けられているＣＴＣのレジ
スタの設定が行われる（ステップＳ１４）。すなわち、
初期値として２ｍｓに相当する値が所定のレジスタ（時
間定数レジスタ）に設定される。そして、初期設定処理
のステップＳ１において割込禁止とされているので、初
期化処理を終える前に割込が許可される（ステップＳ１
５）。

【０１７３】この実施の形態では、ＣＰＵ５６の内蔵Ｃ
ＴＣが繰り返しタイマ割込を発生するように設定され
る。この実施の形態では、繰り返し周期は２ｍｓに設定
される。そして、タイマ割込が発生すると、図２８に示
すように、ＣＰＵ５６は、例えばタイマ割込が発生した
ことを示すタイマ割込フラグをセットする（ステップＳ
１２）。

【０１７４】初期化処理の実行（ステップＳ１１〜Ｓ１
５）が完了すると、メイン処理で、タイマ割込が発生し
たか否かの監視（ステップＳ１７）の確認が行われるル
ープ処理に移行する。なお、ループ内では、表示用乱数
更新処理（ステップＳ１６）も実行される。

【０１７５】ＣＰＵ５６は、ステップＳ１７において、
タイマ割込が発生したことを認識すると、ステップＳ２
１〜Ｓ３１の遊技制御処理を実行する。遊技制御処理に
おいて、ＣＰＵ５６は、まず、スイッチ回路５８を介し
て、ゲートセンサ１２、始動口センサ１７、カウントセ
ンサ２３および入賞口スイッチ１９ａ，１９ｂ，２４
ａ，２４ｂ等のスイッチの状態を入力し、それらの状態
判定を行う（スイッチ処理：ステップＳ２１）。

【０１７６】次いで、パチンコ遊技機１の内部に備えら
れている自己診断機能によって種々の異常診断処理が行
われ、その結果に応じて必要ならば警報が発せられる
（エラー処理：ステップＳ２２）。

【０１７７】次に、遊技制御に用いられる大当り判定用
の乱数等の各判定用乱数を示す各カウンタを更新する処
理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、
停止図柄の種類を決定する乱数等の表示用乱数を更新す
る処理を行う（ステップＳ２４）。

【０１７８】さらに、ＣＰＵ５６は、特別図柄プロセス
処理を行う（ステップＳ２５）。特別図柄プロセス制御
では、遊技状態に応じてパチンコ遊技機１を所定の順序
で制御するための特別図柄プロセスフラグに従って該当
する処理が選び出されて実行される。そして、特別図柄
プロセスフラグの値は、遊技状態に応じて各処理中に更
新される。また、普通図柄プロセス処理を行う（ステッ
プＳ２６）。普通図柄プロセス処理では、７セグメント
ＬＥＤによる可変表示器１０を所定の順序で制御するた
めの普通図柄プロセスフラグに従って該当する処理が選
び出されて実行される。そして、普通図柄プロセスフラ
グの値は、遊技状態に応じて各処理中に更新される。

【０１７９】次いで、ＣＰＵ５６は、特別図柄に関する
表示制御コマンドをＲＡＭ５５の所定の領域に設定して
表示制御コマンドを送出する処理を行う（特別図柄コマ
ンド制御処理：ステップＳ２７）。また、普通図柄に関
する表示制御コマンドをＲＡＭ５５の所定の領域に設定
して表示制御コマンドを送出する処理を行う（普通図柄
コマンド制御処理：ステップＳ２８）。

【０１８０】さらに、ＣＰＵ５６は、例えばホール管理
用コンピュータに供給される大当り情報、始動情報、確
率変動情報などのデータを出力する情報出力処理を行う
（ステップＳ２９）。

【０１８１】また、ＣＰＵ５６は、所定の条件が成立し
たときにソレノイド回路５９に駆動指令を行う（ステッ
プＳ３０）。ソレノイド回路５９は、駆動指令に応じて
ソレノイド１６，２１を駆動し、可変入賞球装置１５ま
たは開閉板２０を開状態または閉状態とする。

【０１８２】そして、ＣＰＵ５６は、各入賞口への入賞
を検出するためのスイッチ１７，２３，１９ａ，１９
ｂ，２４ａ，２４ｂの検出出力にもとづく賞球数の設定
などを行う賞球処理を実行する（ステップＳ３１）。具
体的には、入賞検出に応じて払出制御基板３７に払出制
御コマンドを出力する。払出制御基板３７に搭載されて
いる払出制御用ＣＰＵ３７１は、払出制御コマンドに応
じて球払出装置９７を駆動する。

【０１８３】以上の制御によって、この実施の形態で
は、遊技制御処理は２ｍｓ毎に起動されることになる。
なお、この実施の形態では、タイマ割込処理では例えば
割込が発生したことを示すフラグのセットのみがなさ
れ、遊技制御処理はメイン処理において実行されるが、
タイマ割込処理で遊技制御処理を実行してもよい。

【０１８４】また、メイン処理には遊技制御処理に移行
すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内
部タイマが定期的に発生するタイマ割込にもとづくタイ
マ割込処理で遊技制御処理に移行すべきか否かを判定す
るためのフラグがセット等がなされるので、遊技制御処
理の全てが確実に実行される。つまり、遊技制御処理の
全てが実行されるまでは、次回の遊技制御処理に移行す
べきか否かの判定が行われないので、遊技制御処理中の
全ての各処理が実行完了することは保証されている。

【０１８５】以上に説明したように、この実施の形態で
は、ＣＴＣやＰＩＯを内蔵するＣＰＵ５６に対して、初
期設定処理で割込モード２が設定される。従って、内蔵
ＣＴＣを用いた定期的なタイマ割込処理を容易に実現で
きる。また、タイマ割込処理をプログラム上の任意の位
置に設置できる。また、内蔵ＰＩＯを用いたスイッチ検
出処理等を容易に割込処理で実現できる。その結果、プ
ログラム構成が簡略化され、プログラム開発工数が低減
する等の効果を得ることができる。

【０１８６】図２９は、電源基板９１０からの電源断信
号に応じて実行されるマスク不能割込処理（電力供給停
止時処理）の処理例を示すフローチャートである。

【０１８７】電力供給停止時処理において、ＣＰＵ５６
は、ＡＦレジスタ（アキュミュレータとフラグのレジス
タ）を所定のバックアップＲＡＭ領域に退避する（ステ
ップＳ５１）。また、割込フラグをパリティフラグにコ
ピーする（ステップＳ５２）。パリティフラグはバック
アップＲＡＭ領域に形成されている。また、ＢＣレジス
タ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよび
スタックポインタをバックアップＲＡＭ領域に退避する
（ステップＳ５４〜５８）。

【０１８８】次に、バックアップあり指定値（この例で
は「５５Ｈ」）をバックアップフラグにストアする。バ
ックアップフラグはバックアップＲＡＭ領域に形成され
ている。次いで、パリティデータを作成する（ステップ
Ｓ６０〜Ｓ６７）。すなわち、まず、クリアデータ（０
０）をチェックサムデータエリアにセットし（ステップ
Ｓ６０）、チェックサム算出開始アドレスをポインタに
セットする（ステップＳ６１）。また、チェックサム算
出回数をセットする（ステップＳ６２）。

【０１８９】そして、チェックサムデータエリアの内容
とポインタが指すＲＡＭ領域の内容との排他的論理和を
演算する（ステップＳ６３）。演算結果をチェックサム
データエリアにストアするとともに（ステップＳ６
４）、ポインタの値を１増やし（ステップＳ６５）、チ
ェックサム算出回数の値を１減算する（ステップＳ６
６）。ステップＳ６３〜Ｓ６６の処理が、チェックサム
算出回数の値が０になるまで繰り返される（ステップＳ
６７）。

【０１９０】チェックサム算出回数の値が０になった
ら、ＣＰＵ５６は、チェックサムデータエリアの内容の
各ビットの値を反転する（ステップＳ６８）。そして、
反転後のデータをチェックサムデータエリアにストアす
る（ステップＳ６９）。このデータが、電源投入時にチ
ェックされるパリティデータとなる。次いで、ＲＡＭア
クセスレジスタにアクセス禁止値を設定する（ステップ
Ｓ７０）。以後、内蔵ＲＡＭ５５のアクセスができなく
なる。

【０１９１】ＲＡＭアクセスレジスタへのアクセス禁止
値の設定が完了すると、ＣＰＵ５６は、待機状態（ルー
プ状態）に入る。従って、システムリセットされるま
で、何もしない状態になる。

【０１９２】なお、この実施の形態では、ＮＭＩに応じ
て電力供給停止時処理が実行されたが、電源断信号をＣ
ＰＵ５６のマスク可能端子に接続し、マスク可能割込処
理によって電力供給停止時処理を実行してもよい。ま
た、電源断信号を入力ポートに入力し、入力ポートのチ
ェック結果に応じて電力供給停止時処理を実行してもよ
い。

【０１９３】以下、遊技状態復旧処理について説明す
る。図３０は、図２６のステップＳ９に示された遊技状
態復旧処理の一例を示すフローチャートである。この例
では、ＣＰＵ５６は、バックアップＲＡＭに保存されて
いた値を各レジスタに復元する（ステップＳ９１）。そ
して、バックアップＲＡＭに保存されていたデータにも
とづいて停電時の遊技状態を確認して復帰させる。すな
わち、バックアップＲＡＭに保存されていたデータにも
とづいて、ソレノイド回路５９を介してソレノイド１６
やソレノイド２１を駆動し、始動入賞口１４や開閉板２
０の開閉状態の復旧を行う（ステップＳ９２，Ｓ９
３）。また、電源断中でも保存されていた特別図柄プロ
セスフラグおよび普通図柄プロセスフラグの値に応じ
て、電源断時の特別図柄プロセス処理の進行状況および
普通図柄プロセス処理の進行状況に対応した制御コマン
ドを、図柄制御基板８０、ランプ制御基板３５および音
声制御基板７０に送出する（ステップＳ９４）。

【０１９４】以上のように、遊技状態復旧処理では、復
元された内部状態に応じて、各種電気部品の状態復元が
行われるとともに、図柄制御基板８０、ランプ制御基板
３５および音声制御基板７０に対して、制御状態を電源
断時の状態に戻すための制御コマンド（電源断時の制御
状態を生じさせるための制御コマンド）が送出される。
そのような制御コマンドは、一般に、電源断前に最後に
送出された１つまたは複数の制御コマンドである。

【０１９５】遊技状態を電源断時の状態に復帰させる
と、この実施の形態では、ＣＰＵ５６は、前回の電源断
時の割込許可／禁止状態を復帰させるため、バックアッ
プＲＡＭに保存されていたパリティフラグの値を確認す
る（ステップＳ９５）。パリティフラグがオフ状態であ
れば、割込許可設定を行う（ステップＳ９６）。しか
し、パリティフラグがオン状態であれば、そのまま（ス
テップＳ１で設定された割込禁止状態のまま）遊技状態
復旧処理を終了する。パリティフラグがオン状態である
ということは、図２９におけるステップＳ５２に示され
たように、前回の電源断時に割込禁止状態であったこと
を意味する。従って、パリティフラグがオン状態である
場合には、割込許可はなされない。

【０１９６】次に、遊技制御手段以外の電気部品制御手
段においてデータ保存処理および復旧処理が行われる場
合の例として、払出制御手段においてデータ保存や復旧
が行われる場合について説明する。

【０１９７】図３１は、払出制御用ＣＰＵ３７１周りの
一構成例を示すブロック図である。図３１に示すよう
に、電源監視回路（電源監視手段）からの電源断信号
が、バッファ回路９６０を介して払出制御用ＣＰＵ３７
１のマスク不能割込端子（ＸＮＭＩ端子）に接続されて
いる。電源監視回路は、遊技機が使用する各種直流電源
のうちのいずれかの電源の電圧を監視して電源電圧低下
を検出する回路である。この実施の形態では、ＶSLの電
源電圧を監視して電圧値が所定値以下になるとローレベ
ルの電源断信号を発生する。ＶSLは、遊技機で使用され
る直流電圧のうちで最大のものであり、この例では＋３
０Ｖである。従って、払出制御用ＣＰＵ３７１は、割込
処理によって電源断の発生を確認することができる。

【０１９８】この実施の形態で用いられる払出制御用Ｃ
ＰＵ３７１も、主基板３１のＣＰＵ５６と同様に、ＰＩ
ＯおよびＣＴＣを内蔵している。ただし、この実施の形
態では内蔵ＰＩＯを使用しない。その場合には、例え
ば、全ポートを入力モードとして、全ポートをグラウン
ドレベルに接続する。

【０１９９】また、主基板３１のＣＰＵ５６と同様に、
払出制御用ＣＰＵ３７１も、割込モード０〜２のいずれ
かに設定可能であり、ＣＴＣは、以下に説明するような
タイマモードまたはカウンタモードで動作可能である。
また、ＣＴＣは４つのチャネルを有している。具体的に
は、４個のタイマカウンタレジスタＣＬＫ／ＴＲＧ０〜
３（チャネル０〜３のカウンタ）を有する。動作モード
は、チャネル毎に設定可能である。

【０２００】各タイマカウンタレジスタＣＬＫ／ＴＲＧ
０〜３の値は、対応するＣＬＫ／ＴＲＧ端子に入力され
るクロック信号に応じてカウントダウンされ、カウント
値が０になると割込を発生することができる。従って、
ＣＴＣのチャネル０〜３は、それぞれ割込発生部となる
ことができる。チャネル０の優先順位が最も高く、以
下、順次優先順位が下がる。すなわち、複数のタイマカ
ウンタレジスタＣＬＫ／ＴＲＧのカウント値が同時に０
になった場合には、番号が小さいチャネルが優先され、
それらのチャネルが割込を発生するように設定されてい
れば、番号が小さいチャネルからの割込が先に受け付け
られる。

【０２０１】この実施の形態では、内蔵ＣＴＣのチャネ
ル３がタイマモードで使用され、チャネル２がカウンタ
モードで使用される。また、チャネル３はタイマ割込の
発生源として使用され、チャネル２は払出制御コマンド
受信用として使用される。

【０２０２】カウンタモード：払出制御用ＣＰＵ３７１
のＣＬＫ／ＴＲＧ端子にクロック信号の立上がりまたは
立下がりが入力されるとカウント値を−１する。そのチ
ャネルに対して割込発生許可が設定されている場合に
は、カウント値が０になると割込を発生するとともに、
初期値をカウンタに再ロードする。また、割込ベクタの
設定がなされていれば、カウント値が０になったとき
に、内部データバス上に割込ベクタを送出する。

【０２０３】タイマモード：システムクロック（内部ク
ロック）を１／１６分周または１／２５６分周したクロ
ック信号にもとづいてカウント値を−１する。そのチャ
ネルに対して割込発生許可が設定されている場合には、
カウント値が０になると割込を発生するとともに、初期
値をカウンタに再ロードする。また、割込ベクタの設定
がなされていれば、カウント値が０になったときに、内
部データバス上に割込ベクタを送出する。

【０２０４】払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ
２端子には、主基板３１からのＩＮＴ信号（払出制御信
号ＩＮＴ）が接続されている。ＣＬＫ／ＴＲＧ２端子に
クロック信号が入力されると、払出制御用ＣＰＵ３７１
に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲ
Ｇ２（ＣＴＣのチャネル２のカウンタ）の値がダウンカ
ウントされる。そして、レジスタ値が０になると割込が
発生する。従って、タイマカウンタレジスタＣＬＫ／Ｔ
ＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号
の入力に応じてレジスタ値が０になって割込が発生する
ことになる。

【０２０５】払出制御基板３７には、システムリセット
回路９７５も搭載されているが、この実施の形態では、
システムリセット回路９７５は、電源監視回路（第２の
電源監視手段）も兼ねている。すなわち、リセットＩＣ
９７６は、電源投入時に、外付けのコンデンサに容量で
決まる所定時間だけ出力をローレベルとし、所定時間が
経過すると出力をハイレベルにする。また、リセットＩ
Ｃ９７６は、電源基板９１０に搭載されている電源監視
回路が監視する電源電圧と等しい電源電圧であるＶSLの
電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以
下になるとローレベルのリセット信号を発生する。従っ
て、電源断時には、リセットＩＣ９７６からのリセット
信号がローレベルになることによって払出制御用ＣＰＵ
３７１がシステムリセットされる。

【０２０６】リセットＩＣ９７６が電源断を検知するた
めの所定値は、通常時の電圧より低いが、払出制御用Ｃ
ＰＵ３７１が暫くの間動作しうる程度の電圧である。ま
た、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が
必要とする電圧（この例では＋５Ｖ）よりも高い電圧を
監視するように構成されているので、払出制御用ＣＰＵ
３７１が必要とする電圧に対して監視範囲を広げること
ができる。従って、より精密な監視を行うことができ
る。

【０２０７】＋５Ｖ電源から電力が供給されていない
間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも
一部は、電源基板から供給されるバックアップ電源がバ
ックアップ端子に接続されることによってバックアップ
され、遊技機に対する電源が断しても内容は保存され
る。そして、＋５Ｖ電源が復旧すると、システムリセッ
ト回路９７５からリセット信号が発せられるので、払出
制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そ
のとき、必要なデータがバックアップされているので、
停電等からの復旧時には停電発生時の遊技状態に復帰す
ることができる。

【０２０８】以上のように、この実施の形態では、電源
基板９１０に搭載されている電源監視回路が、遊技機で
使用される直流電圧のうちで最も高い電源ＶSLの電圧を
監視して、その電源の電圧が所定値を下回ったら電源断
信号を発生する。電源断信号が出力されるタイミングで
は、ＩＣ駆動電圧は、まだ各種回路素子を十分駆動でき
る電圧値になっている。従って、ＩＣ駆動電圧で動作す
る払出制御基板３７の払出制御用ＣＰＵ３７１が所定の
電力供給停止時処理を行うための動作時間が確保されて
いる。

【０２０９】なお、ここでも、電源基板に搭載されてい
る電源監視回路は、遊技機で使用される直流電圧のうち
で最も高い電源ＶSLの電圧を監視することになるが、電
源断検出信号を発生するタイミングが、ＩＣ駆動電圧で
動作する電気部品制御手段が所定の電力供給停止時処理
を行うための動作時間が確保されるようなタイミングで
あれば、監視対象電圧は、最も高い電源ＶSLの電圧でな
くてもよい。すなわち、少なくともＩＣ駆動電圧よりも
高い電圧を監視すれば、電気部品制御手段が所定の電力
供給停止時処理を行うための動作時間が確保されるよう
なタイミングで電源断検出信号を発生することができ
る。

【０２１０】その場合、上述したように、監視対象電圧
は、賞球カウントスイッチ３０１Ａ等の遊技機の各種ス
イッチに供給される電圧が＋１２Ｖであることから、電
源断時のスイッチオン誤検出の防止も期待できる電圧で
あることが好ましい。すなわち、スイッチに供給される
電圧（スイッチ電圧）である＋１２Ｖ電源電圧が落ち始
める以前の段階で、電圧低下を検出できることが好まし
い。よって、少なくともスイッチ電圧よりも高い電圧を
監視することが好ましい。

【０２１１】なお、図３１に示された構成では、システ
ムリセット回路９７５は、電源投入時に、コンデンサの
容量で決まる期間のローレベルを出力し、その後ハイレ
ベルを出力する。すなわち、リセット解除タイミングは
１回だけである。しかし、図２４に示された主基板３１
の場合と同様に、複数回のリセット解除タイミングが発
生するような回路構成を用いてもよい。

【０２１２】図３２は、払出制御用ＣＰＵ３７１が実行
するメイン処理を示すフローチャートである。遊技機に
対して電源が投入され払出制御用ＣＰＵ３７１が起動す
ると、メイン処理において、払出制御用ＣＰＵ３７１
は、まず、必要な初期設定を行う。すなわち、払出制御
用ＣＰＵ３７１は、割込禁止に設定する（ステップＳ７
０１）。次に、割込モードを割込モード２に設定し（ス
テップＳ７０２）、スタックポインタにスタックポイン
タ指定アドレスを設定する（ステップＳ７０３）。ま
た、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタ
の初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰ
ＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡ
Ｍをアクセス可能状態に設定する（ステップＳ７０
６）。

【０２１３】この実施の形態では、内蔵ＣＴＣのうちの
一つのチャネルがタイマモードで使用される。従って、
ステップＳ７０４の内蔵デバイスレジスタの設定処理お
よびステップＳ７０５の処理において、使用するチャネ
ルをタイマモードに設定するためのレジスタ設定、割込
発生を許可するためのレジスタ設定および割込ベクタを
設定するためのレジスタ設定が行われる。そして、その
チャネルによる割込がタイマ割込として用いられる。タ
イマ割込を例えば２ｍｓ毎に発生させたい場合は、初期
値として２ｍｓに相当する値が所定のレジスタ（時間定
数レジスタ）に設定される。

【０２１４】なお、タイマモードに設定されたチャネル
（この実施の形態ではチャネル３）に設定される割込ベ
クタは、タイマ割込処理の先頭番地に相当するものであ
る。具体的は、Ｉレジスタに設定された値と割込ベクタ
とでタイマ割込処理の先頭番地が特定される。タイマ割
込処理ではタイマ割込フラグがセットされ、メイン処理
でタイマ割込フラグがセットされていることが検知され
ると、払出制御処理が実行される。すなわち、タイマ割
込処理では、電気部品制御処理の一例である払出制御処
理を実行するための設定がなされる。

【０２１５】また、内蔵ＣＴＣのうちの他の一つのチャ
ネル（この実施の形態ではチャネル２）が、遊技制御手
段からの払出制御コマンド受信のための割込発生用のチ
ャネルとして用いられ、そのチャネルがカウンタモード
で使用される。従って、ステップＳ７０４の内蔵デバイ
スレジスタの設定処理およびステップＳ７０５の処理に
おいて、使用するチャネルをカウンタモードに設定する
ためのレジスタ設定、割込発生を許可するためのレジス
タ設定および割込ベクタを設定するためのレジスタ設定
が行われる。

【０２１６】カウンタモードに設定されたチャネル（チ
ャネル２）に設定される割込ベクタは、後述するコマン
ド受信割込処理の先頭番地に相当するものである。具体
的は、Ｉレジスタに設定された値と割込ベクタとでコマ
ンド受信割込処理の先頭番地が特定される。

【０２１７】この実施の形態では、払出制御用ＣＰＵ３
７１でも割込モード２が設定される。従って、内蔵ＣＴ
Ｃのカウントアップにもとづく割込処理を使用すること
ができる。また、ＣＴＣが送出した割込ベクタに応じた
割込処理開始番地を設定することができる。

【０２１８】ＣＴＣのチャネル２（ＣＨ２）のカウント
アップにもとづく割込は、上述したタイマカウンタレジ
スタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生
する割込である。従って、例えばステップＳ７０５にお
いて、特定レジスタとしてのタイマカウンタレジスタＣ
ＬＫ／ＴＲＧ２に初期値「１」が設定される。また、Ｃ
ＴＣのチャネル３（ＣＨ３）のカウントアップにもとづ
く割込は、ＣＰＵの内部クロック（システムクロック）
をカウントダウンしてレジスタ値が「０」になったら発
生する割込であり、後述する２ｍｓタイマ割込として用
いられる。具体的には、ＣＨ３のレジスタ値はシステム
クロックの１／２５６周期で減算される。ステップＳ７
０５において、ＣＨ３のレジスタには、初期値として２
ｍｓに相当する値が設定される。

【０２１９】ＣＴＣのＣＨ２のカウントアップにもとづ
く割込は、ＣＨ３のカウントアップにもとづく割込より
も優先順位が高い。従って、同時にカウントアップが生
じた場合に、ＣＨ２のカウントアップにもとづく割込、
すなわち、コマンド受信割込処理の実行契機となる割込
の方が優先される。

【０２２０】そして、払出制御用ＣＰＵ３７１は、払出
制御用のバックアップＲＡＭ領域にバックアップデータ
が存在しているか否かの確認を行う（ステップＳ７０
７）。すなわち、例えば、主基板３１のＣＰＵ５６の処
理と同様に、電源断時にセットされるバックアップフラ
グがセット状態になっているか否かによって、バックア
ップデータが存在しているか否か確認する。バックアッ
プフラグがセット状態になっている場合には、バックア
ップデータありと判断する。

【０２２１】バックアップありを確認したら、払出制御
用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチ
ェック（この例ではパリティチェック）を行う。不測の
電源断が生じた後に復旧した場合には、バックアップＲ
ＡＭ領域のデータは保存されていたはずであるから、チ
ェック結果は正常になる。チェック結果が正常でない場
合には、内部状態を電源断時の状態に戻すことができな
いので、停電復旧時でない電源投入時に実行される初期
化処理を実行する。

【０２２２】チェック結果が正常であれば（ステップＳ
７０８）、払出制御用ＣＰＵ３７１は、内部状態を電源
断時の状態に戻すための払出状態復旧処理を行う（ステ
ップＳ７０９）。そして、バックアップＲＡＭ領域に保
存されていたＰＣ（プログラムカウンタ）の指すアドレ
スに復帰する。

【０２２３】初期化処理では、払出制御用ＣＰＵ３７１
は、まず、ＲＡＭクリア処理を行う（ステップＳ７１
１）。そして、２ｍｓ毎に定期的にタイマ割込がかかる
ように払出制御用ＣＰＵ３７１に設けられているＣＴＣ
のレジスタの設定が行われる（ステップＳ７１２）。す
なわち、初期値として２ｍｓに相当する値が所定のレジ
スタ（時間定数レジスタ）に設定される。そして、初期
設定処理のステップＳ７０１において割込禁止とされて
いるので、初期化処理を終える前に割込が許可される
（ステップＳ７１３）。

【０２２４】この実施の形態では、払出制御用ＣＰＵ３
７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するよう
に設定される。この実施の形態では、繰り返し周期は２
ｍｓに設定される。そして、タイマ割込が発生すると、
図３３に示すように、払出制御用ＣＰＵ３７１は、例え
ばタイマ割込が発生したことを示すタイマ割込フラグを
セットする（ステップＳ７２１）。なお、図３３には割
込を許可することも明示されているが（ステップＳ７２
０）、２ｍｓタイマ割込処理では、最初に割込許可状態
に設定される。すなわち、２ｍｓタイマ割込処理中には
割込許可状態になってので、ＩＮＴ信号の入力にもとづ
く払出制御コマンド受信処理を優先して実行することが
できる。

【０２２５】払出制御用ＣＰＵ３７１は、ステップＳ７
２４において、タイマ割込フラグがセットされたことを
検出するとステップＳ７５１以降の払出制御処理を実行
する。以上の制御によって、この実施の形態では、払出
制御処理は２ｍｓ毎に起動されることになる。なお、こ
の実施の形態では、タイマ割込処理ではフラグセットの
みがなされ、払出制御処理はメイン処理において実行さ
れるが、タイマ割込処理で払出制御処理を実行してもよ
い。

【０２２６】払出制御処理において、払出制御用ＣＰＵ
３７１は、まず、中継基板７２を介して入力ポート３７
２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸
しカウントスイッチ３０１Ｂがオンしたか否かを判定す
る（スイッチ処理：ステップＳ７５１）。

【０２２７】次に、払出制御用ＣＰＵ３７１は、センサ
（例えば、払出モータ２８９の回転数を検出するモータ
位置センサ）からの信号入力状態を確認してセンサの状
態を判定する等の処理を行う（入力判定処理：ステップ
Ｓ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信
した払出制御コマンドを解析し、解析結果に応じた処理
を実行する（コマンド解析実行処理：ステップＳ７５
３）。

【０２２８】次いで、払出制御用ＣＰＵ３７１は、主基
板３１から払出停止指示コマンドを受信していたら払出
停止状態に設定し、払出開始指示コマンドを受信してい
たら払出停止状態の解除を行う（ステップＳ７５４）。
また、プリペイドカードユニット制御処理を行う（ステ
ップＳ７５５）。

【０２２９】次いで、払出制御用ＣＰＵ３７１は、球貸
し要求に応じて貸し球を払い出す制御を行う（ステップ
Ｓ７５６）。このとき、払出制御用ＣＰＵ３７１は、振
分ソレノイド３１０によって球振分部材３１１を球貸し
側に設定する。

【０２３０】さらに、払出制御用ＣＰＵ３７１は、総合
個数記憶に格納された個数の賞球を払い出す賞球制御処
理を行う（ステップＳ７５７）。このとき、払出制御用
ＣＰＵ３７１は、振分ソレノイド３１０によって球振分
部材３１１を賞球側に設定する。そして、出力ポート３
７２ｃおよび中継基板７２を介して球払出装置９７の払
出機構部分における払出モータ２８９に対して駆動信号
を出力し、所定の回転数分払出モータ２８９を回転させ
る払出モータ制御処理を行う（ステップＳ７５８）。

【０２３１】なお、この実施の形態では、払出モータ２
８９としてステッピングモータが用いられ、それらを制
御するために１−２相励磁方式が用いられる。従って、
具体的には、払出モータ制御処理において、８種類の励
磁パターンデータが繰り返し払出モータ２８９に出力さ
れる。また、この実施の形態では、各励磁パターンデー
タが４ｍｓずつ出力される。

【０２３２】次いで、エラー検出処理が行われ、その結
果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う
（エラー処理：ステップＳ７５９）。

【０２３３】なお、出力ポートＣは、払出制御処理にお
ける払出モータ制御処理（ステップＳ７５８）でアクセ
スされる。また、出力ポートＤは、払出制御処理におけ
るエラー処理（ステップＳ７５９）でアクセスされる。
そして、出力ポートＥは、払出制御処理における球貸し
制御処理（ステップＳ７５６）および賞球制御処理（ス
テップＳ７５７）でアクセスされる。

【０２３４】図３４は、払出制御用ＣＰＵ３７１が内蔵
するＲＡＭの使用例を示す説明図である。この例では、
バックアップＲＡＭ領域に、総合個数記憶（例えば２バ
イト）と貸し球個数記憶とがそれぞれ形成されている。
総合個数記憶は、主基板３１の側から指示された賞球払
出個数の総数を記憶するものである。貸し球個数記憶
は、未払出の球貸し個数を記憶するものである。

【０２３５】このように、未払出の賞球個数と貸し球個
数とが、所定期間はその内容を保持可能なバックアップ
ＲＡＭ領域に記憶されるので、停電等の不測の電源断が
生じても、所定期間内に電源復旧すれば、バックアップ
ＲＡＭ領域に記憶される賞球処理および球貸し処理を続
行できる。従って、遊技者に与えられる不利益を低減す
ることができる。

【０２３６】図３５は、電源基板９１０からの電源断信
号に応じて実行されるマスク不能割込処理（電力供給停
止時処理）の処理例を示すフローチャートである。

【０２３７】電力供給停止時処理において、払出制御用
ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲ
ＡＭ領域に退避する（ステップＳ８０１）。また、割込
フラグをパリティフラグにコピーする（ステップＳ８０
２）。パリティフラグはバックアップＲＡＭ領域に形成
されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬ
レジスタ、ＩＸレジスタおよびスタックポインタをバッ
クアップＲＡＭ領域に退避する（ステップＳ８０４〜８
０８）。

【０２３８】次に、バックアップあり指定値（この例で
は「５５Ｈ」）をバックアップフラグにストアする。バ
ックアップフラグはバックアップＲＡＭ領域に形成され
ている。次いで、主基板３１のＣＰＵ５６の処理と同様
の処理を行ってパリティデータを作成しバックアップＲ
ＡＭ領域に保存する（ステップＳ８１０〜Ｓ８１９）。
そして、ＲＡＭアクセスレジスタにアクセス禁止値を設
定する（ステップＳ８２０）。以後、内蔵ＲＡＭのアク
セスができなくなる。

【０２３９】ＲＡＭアクセスレジスタへのアクセス禁止
値の設定が完了すると、払出制御用ＣＰＵ３７１は、待
機状態（ループ状態）に入る。従って、システムリセッ
トされるまで、何もしない状態になる。

【０２４０】なお、上記の各実施の形態では、払出制御
基板３７において、ＮＭＩに応じて電力供給停止時処理
が実行されたが、電源断信号を払出制御用ＣＰＵ３７１
のマスク可能端子に接続し、マスク可能割込処理によっ
て電力供給停止時処理を実行してもよい。

【０２４１】また、上記の各実施の形態では、主基板３
１などの各基板にＬＣ型ノイズフィルタを並設したダブ
ルＬ型の回路を搭載する構成としていたが、例えば図３
６に示すような回路構成としてもよい。図３６は、主基
板３１における電源基板９１０から供給される５Ｖ電圧
の入力部分の他の構成例を示す回路図である。図３６に
示す回路は、ＬＣ型ノイズフィルタを並設して形成され
るが、グラウンド側にコイルを設けた点が特徴部分であ
る。この例では、主基板３１において、５Ｖラインの入
力部分に、鉄心入りコイル２６１，２６２が直列的に設
けられ、それらの間から分岐してコンデンサ２６３が設
けられる。鉄心入りコイル２６１，２６２は、高周波損
失を発生させてノイズを抑制する役割を果たす。また、
この実施の形態では、鉄心入りコイル２６２の出力側
に、高周波ノイズを吸収させるための貫通コンデンサ２
６４が設けられる。さらに、この実施の形態では、グラ
ウンドレベルに接続される鉄心入りコイル２６５が設け
られている。鉄心入りコイル２６５は、グラウンド経由
で乗るノイズを阻止するものである。このように構成し
ても、基板内のノイズが低減され、基板に搭載される各
機器の障害の発生を防止することができる。なお、上述
した他の例では、５Ｖラインのみについて説明したが、
他のラインについても同様に構成してもよい。また、主
基板３１以外の基板（例えば、図柄制御基板８０、払出
制御基板３７など）を同様に構成するようにしてもよ
い。さらに、上述した回路で示される単一の素子を用い
るようにしてもよい。

【０２４２】なお、上記の各実施の形態のパチンコ遊技
機１は、始動入賞にもとづいて可変表示部９に可変表示
される特別図柄の停止図柄が所定の図柄の組み合わせに
なると所定の遊技価値が遊技者に付与可能になる第１種
パチンコ遊技機であったが、始動入賞にもとづいて開放
する電動役物の所定領域への入賞があると所定の遊技価
値が遊技者に付与可能になる第２種パチンコ遊技機や、
始動入賞にもとづいて可変表示される図柄の停止図柄が
所定の図柄の組み合わせになると開放する所定の電動役
物への入賞があると所定の権利が発生または継続する第
３種パチンコ遊技機であっても、本発明を適用できる。

【０２４３】また、パチンコ遊技機に限られず、スロッ
ト機等においても、各部における電源供給ラインのノイ
ズを低減しようとする場合には本発明を適用することが
できる。

【０２４４】

【発明の効果】以上のように、請求項１記載の本発明に
よれば、遊技機を、電源基板から電気部品制御基板への
電源の入力部に、コイル部およびコンデンサ部から成る
ＬＣ型ノイズフィルタを複数並設することにより構成さ
れるノイズ除去回路を設けたことを特徴とするので、各
電気部品制御基板における各電源ラインのノイズを低減
することができ、各基板に搭載される機器に対して安定
した電圧を供給することができるという効果を得ること
ができる。従って、各基板に搭載される各機器において
破損や誤動作などの障害が発生してまうことを防止する
ことが可能となる。

【０２４５】請求項２に記載の発明によれば、ノイズ除
去回路の入力部にコイル部を構成するようにしたので、
ノイズフィルタ回路の入力側に接続される回路より、出
力側に接続される回路のインピーダンスが大きい場合に
効果的にノイズを除去することが可能となる。

【０２４６】請求項３に記載の発明によれば、ノイズ除
去回路は、高電圧を印加すると抵抗が減少する機能を有
するコンデンサ部を含むようにしたので、コンデンサ部
によって高電圧をグラウンド側にバイパスすることが可
能となり、高電圧が各基板に搭載される各機器に供給さ
れてしまうことを防止することができる。

【０２４７】請求項４に記載の発明によれば、電源基板
は所定の電源電圧を供給するための一つの電源線を分岐
して複数の電気部品制御基板に供給し、少なくとも何れ
かの電気部品制御基板に設けられたノイズ除去回路への
入力部の前段において入力段コンデンサを備えるように
したので、例えば、払出制御基板などの比較的長期間取
り替えが行われない枠側基板の回路構成を改変すること
なく、機種変更に伴い交換される基板のみに入力段コン
デンサを設けるだけで枠側基板のノイズの低減を実現す
ることができる。従って、各遊技店は、コスト上の過大
な負担を負うことなく、ノイズの低減を図ることができ
るようになる。

【０２４８】請求項５に記載の発明によれば、ノイズ除
去回路の出力部側に設けられるコンデンサ部と、入力段
コンデンサの静電容量が異なるように構成したので、入
力段コンデンサによって、入力段コンデンサが設けられ
ていない他の基板内のノイズを低減することが可能とな
る。

【０２４９】請求項６に記載の発明によれば、ノイズ除
去回路の出力部の後段に電圧安定用コンデンサを設ける
ようにしたので、各基板上に設けられている各機器への
供給電圧の振れを吸収して電圧が供給される機器の動作
の安定を図ることができる。

【０２５０】請求項７に記載の発明によれば、ノイズ除
去回路は、コイル部およびコンデンサ部を有する単一の
素子を少なくとも構成要素の一部に含むようにしたの
で、コイル部やコンデンサ部の全てを別個に構成するこ
となく、ノイズ除去回路を部品点数の少ない簡単な構成
とすることが可能となる。

【図面の簡単な説明】

【図１】 パチンコ遊技機を正面からみた正面図であ
る。

【図２】 パチンコ遊技機の裏面に設けられている各基
板を示す説明図である。

【図３】 パチンコ遊技機の機構盤を背面からみた背面
図である。

【図４】 機構板に設置されている中間ベースユニット
周りの構成を示す正面図である。

【図５】 球払出装置を示す分解斜視図である。

【図６】 遊技制御基板（主基板）の回路構成を示すブ
ロック図である。

【図７】 払出制御基板および球払出装置の構成要素な
どの賞球に関連する構成要素を示すブロック図である。

【図８】 図柄制御基板の回路構成例を示すブロック図
である。

【図９】 ランプ制御基板の回路構成例を示すブロック
図である。

【図１０】 音声制御基板の回路構成例を示すブロック
図である。

【図１１】 発射制御基板の回路構成例を示すブロック
図である。

【図１２】 電源基板から各基板に供給される直流電圧
等を示すブロック図である。

【図１３】 遊技制御基板の直流電圧等の入力部分の構
成例を示す回路図である。

【図１４】 遊技制御基板に搭載されるノイズフィルタ
回路の構成例を示す回路図である。

【図１５】 図１５（Ａ）はノイズフィルタの外観構成
を示す正面図である。図１５（Ｂ）はノイズフィルタの
構成を示す断面図である。

【図１６】 ランプ制御基板の直流電圧等の入力部分の
構成例を示す回路図である。

【図１７】 図柄制御基板の直流電圧等の入力部分の構
成例を示す回路図である。

【図１８】 音声制御基板の直流電圧等の入力部分の構
成例を示す回路図である。

【図１９】 払出制御基板の直流電圧等の入力部分の構
成例を示す回路図である。

【図２０】 払出制御基板に搭載されるノイズフィルタ
回路の構成例を示す回路図である。

【図２１】 発射制御基板の直流電圧等の入力部分の構
成例を示す回路図である。

【図２２】 遊技機の各箇所における電圧の測定結果の
一例を示す説明図である。

【図２３】 電源基板の一構成例を示すブロック図であ
る。

【図２４】 電源監視および電源バックアップのための
ＣＰＵ周りの一構成例を示すブロック図である。

【図２５】 測定箇所を説明するための出力ポートの構
成例を示すブロック図である。

【図２６】 主基板におけるＣＰＵが実行するメイン処
理を示すフローチャートである。

【図２７】 バックアップフラグと遊技状態復旧処理を
実行するか否かとの関係の一例を示す説明図である。

【図２８】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図２９】 遊技制御手段における電力供給停止時処理
を示すフローチャートである。

【図３０】 遊技状態復旧処理の一例を示すフローチャ
ートである。

【図３１】 電源監視および電源バックアップのための
払出制御用ＣＰＵ周りの一構成例を示すブロック図であ
る。

【図３２】 払出制御基板におけるＣＰＵが実行するメ
イン処理を示すフローチャートである。

【図３３】 ２ｍｓタイマ割込処理を示すフローチャー
トである。

【図３４】 払出制御手段におけるＲＡＭの一構成例を
示す説明図である。

【図３５】 払出制御手段における電力供給停止時処理
を示すフローチャートである。

【図３６】 遊技制御基板の直流電圧等の入力部分の他
の構成例を示す回路図である。

【符号の説明】

３１ 遊技制御基板（主基板） ３７ 払出制御基板 ５４ ＲＯＭ ５５ ＲＡＭ ５６ ＣＰＵ ５７ Ｉ／Ｏポート １６１ａ，１６１ｂ，１６２ｃ 入力段コンデンサ １６２ａ，１６２ｂ ノイズフィルタ回路 １６４ａ，１６４ｂ，１６４ｃ 電圧安定用コンデンサ １６９ａ，１６９ｂ，１６９ｃ ノイズ除去回路 １６８ バリスタ １７１ ノイズフィルタ（素子） ３７１ 払出制御用ＣＰＵ ９１０ 電源基板

Claims (7)

【特許請求の範囲】
1. 【請求項１】 遊技者が所定の遊技を行うことが可能な
   遊技機であって、 遊技機に設けられる電気部品を制御するための電気部品
   制御基板と、 前記電気部品制御基板に電源を供給するための電源基板
   とを備え、 前記電源基板から前記電気部品制御基板への電源の入力
   部に、コイル部およびコンデンサ部から成るＬＣ型ノイ
   ズフィルタを複数並設することにより構成されるノイズ
   除去回路を設けたことを特徴とする遊技機。
2. 【請求項２】 ノイズ除去回路の入力部にコイル部を構
   成する請求項１記載の遊技機。
3. 【請求項３】 ノイズ除去回路は、高電圧を印加すると
   抵抗が減少する機能を有するコンデンサ部を含む請求項
   １または請求項２記載の遊技機。
4. 【請求項４】 電源基板は所定の電源電圧を供給するた
   めの一つの電源線を分岐して複数の電気部品制御基板に
   供給し、 少なくとも何れかの前記電気部品制御基板に設けられた
   ノイズ除去回路への入力部の前段において入力段コンデ
   ンサを備える請求項１ないし請求項３記載の遊技機。
5. 【請求項５】 ノイズ除去回路の出力部側に設けられる
   コンデンサ部と、入力段コンデンサの静電容量が異なる
   ことを特徴とする請求項４記載の遊技機。
6. 【請求項６】 ノイズ除去回路の出力部の後段に電圧安
   定用コンデンサを設けた請求項１ないし請求項５記載の
   遊技機。
7. 【請求項７】ノイズ除去回路は、コイル部およびコンデ
   ンサ部を有する単一の素子を少なくとも構成要素の一部
   に含む請求項１ないし請求項６記載の遊技機。