JP2002083009A - 集積回路の設計支援システム及びその方法 - Google Patents

集積回路の設計支援システム及びその方法

Info

Publication number
JP2002083009A
JP2002083009A JP2000271181A JP2000271181A JP2002083009A JP 2002083009 A JP2002083009 A JP 2002083009A JP 2000271181 A JP2000271181 A JP 2000271181A JP 2000271181 A JP2000271181 A JP 2000271181A JP 2002083009 A JP2002083009 A JP 2002083009A
Authority
JP
Japan
Prior art keywords
search
node
cause
integrated circuit
output value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000271181A
Other languages
English (en)
Other versions
JP4341158B2 (ja
Inventor
Ikuhiro Ogiri
郁洋 小切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000271181A priority Critical patent/JP4341158B2/ja
Publication of JP2002083009A publication Critical patent/JP2002083009A/ja
Application granted granted Critical
Publication of JP4341158B2 publication Critical patent/JP4341158B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 複数の不定値出力ポートが存在する場合の検
索と、それらが同一原因に起因するものであるか否かの
検証とを効率化する。 【解決手段】 回路構成入力部1は、仮設計集積回路の
回路構成を入力する。シミュレーション結果入力部2
は、上記仮設計集積回路のシミュレーション結果を入力
する。検索対象時刻指定部3は、検索対象とすべき時間
帯の開始時刻を指定する。原因検索部4は、設計値から
外れた出力値を示すポートと該ポートの発生原因となっ
た原因セルとを検索し、該検索の検索ルートに位置する
全てのノード及び前記原因セルとを記憶する。また、設
計値から外れた出力値を示すノードが、前記記憶したノ
ードのいずれか一つと一致するノードであるか否かを検
証し、一致がとれた時に、前記設計値から外れた出力値
を示すノードが、前記記憶したノードと同じノードであ
ることを記憶する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、集積回路の設計支
援システム及びその方法に関し、特に、回路要素の不定
値出力(設計値から外れた出力値)を解消するための集
積回路の設計支援システム及びその方法に関する。
【0002】
【従来の技術】従来、LSI(集積回路)の回路設計に
おいて、不定値出力の原因を発見するには、シミュレー
ション結果の波形データから、不定値出力が発見されて
いる回路上の接続点(以下、「ノード」と呼称する)の
前段のノードを順次に遡って検索し、不定値ではない出
力(以下、「非不定値出力」と呼称する)を伝達するノ
ードに辿り着くまで検索を続けるといった作業を要す
る。
【0003】ここで、特に、複数の不定値出力が存在す
る場合に、その原因が同一セルに起因するものであるか
否かは、複数のノードの全てに対して上記検索を実施し
てから解明していた。
【0004】
【発明が解決しようとする課題】ところが、複数の不定
値出力が存在する場合は、複数のノードの各々につい
て、上記従来方法による検索を実施していたのでは能率
が悪い。即ち、設計対象となる回路の回路規模が増大す
るにつれて、不定値出力が存在する原因を従来方法で解
明するのに、LSIの設計者は、多大の作業時間を費や
さなければならないといった問題点を有していた。
【0005】また、それら複数の不定値出力が、同一原
因によるものか否かの解明にも多大の作業時間を要して
いた。本発明は、以上のような従来の集積回路の設計支
援システムにおける問題点に鑑みてなされたものであ
り、複数の不定値出力ポートが存在する場合の検索と、
それらが同一原因に起因するものであるか否かの検証と
を効率的に行うことができる集積回路の設計支援システ
ム装置を提供することを目的とする。
【0006】また、本発明の第2の目的は、複数の不定
値出力ポートが存在する場合の検索と、それらが同一原
因に起因するものであるか否かの検証とを効率的に行う
ことができる集積回路の設計支援方法を提供することに
ある。
【0007】
【課題を解決するための手段】本発明では上記の課題を
解決するために、仮設計された集積回路の不具合を検査
する集積回路の設計支援システムであって、使用者が選
定した仮設計集積回路の回路構成と実行シミュレーショ
ン結果とを検索対象として入力する検索対象入力手段
と、使用者が指定した前記実行シミュレーション過程に
おける検索対象時刻を前記検索対象の検索範囲時限の開
始時刻として入力する検索対象時刻指定手段と、前記検
索対象時刻以降で、前記検索対象に含まれるノード及び
セルを検証し、設計値から外れた出力値の有無を検出す
る出力値検証手段と、前記回路構成において前記検索対
象時刻以降で設計値から外れた出力値を示すポートと該
ポートの発生原因となった原因セルとを検索し、該検索
の検索ルートに位置する全てのノード及び前記原因セル
とを記憶する原因検索手段と、前記原因検索手段による
任意の一つのポートの検索過程において、設計値から外
れた出力値を示すノードが、前記記憶されたノードのい
ずれか一つと一致するノードであるか否かを検証する同
一原因検索手段と、前記同一原因検索手段において一致
がとれた時に、前記設計値から外れた出力値を示すノー
ドが、前記記憶されたノードと同じノードであることを
記憶する同一原因記憶手段と、前記設計値から外れた出
力値を示す全てのポートの原因検索が完了した時点で、
前記記憶された全てのノード及び原因セルを検索結果と
して表示する検索結果表示手段とを備えたことを特徴と
する集積回路の設計支援システムが提供される。
【0008】即ち、本発明では、使用者によって選定さ
れた仮設計集積回路の回路構成と該仮設計集積回路の実
行シミュレーション結果とを総合し、さらに、使用者に
よって指定される検索対象時刻(上記仮設計集積回路の
シミュレーション結果における検索範囲時限の開始時
刻)とで検索対象とその時刻範囲を絞り、不定値を出力
している出力ポートの各々について、その不定値出力の
原因を解析する手段として、不定値出力ポートの最初の
ノードの前段方向に位置するノードが不定値出力ノード
であるか否かを、次々と前段ノードを遡って検証する手
段と、上記検証した前段方向の不定値出力ノードを全て
記憶しておく手段と、非不定値出力ノードに突き当たっ
た時に、この非不定値出力ノードの直後のセルを原因セ
ルとして、記憶しておく手段と、他の不定値出力ポート
の不定値出力の原因を上記と同様に解析する際に、任意
の一つの不定値出力ノードについて、上記記憶されてい
る不定値出力ノードのいずれか一つと同じものがあるか
否かを検証する手段と、同じものが有る時に、その旨を
記憶しておく手段とを備えることにより、複数の不定値
出力ポートが存在する場合の検索と、それらが同一原因
に起因するものであるか否かの検証とを効率的に行うこ
とを可能にしている。
【0009】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の実施の形態に係
る集積回路の設計支援システムの全体構成を示すブロッ
ク図である。
【0010】本実施の形態に係る集積回路の設計支援シ
ステムは、仮設計集積回路の回路構成を入力する回路構
成入力部1と、前段工程によって得られた仮設計集積回
路のシミュレーション結果を入力するためのシミュレー
ション結果入力部2と、シミュレーション過程の経過時
間内で検索対象とすべき時間帯の開始時刻を指定する検
索対象時刻指定部3と、上記時刻からの不定値出力の存
在とその原因箇所を検索する原因検索部4と、上記検索
した結果の入出力指令を発する入出力部5と、検索した
結果を記憶する検索結果記憶装置6と、検索した結果を
表示する検索結果表示装置7を備える。
【0011】以下、本実施の形態に係る集積回路の設計
支援システムの機能を説明する。まず、使用者は、制御
部(図示は省略)に対して、ネットワーク構造の回路構
成を持つ仮設計集積回路の回路構成を記録した回路構成
ファイル(図示は省略)と、上記回路のシミュレーショ
ン結果(波形データ等)を記録したシミュレーション結
果ファイル(図示は省略)との読み込みを、指定入力部
(図示は省略)を介して指定する。
【0012】これにより、回路構成入力部1は、回路構
成ファイルを、シミュレーション結果入力部2は、シミ
ュレーション結果ファイルを、それぞれの内部領域に読
み込む。
【0013】次に、使用者は、検索対象時刻指定部3に
対して検索対象とすべき時間帯の開始時刻を指定入力部
を介して指定する。検索対象時刻指定部3は、この指定
を原因検索部4に伝達する。
【0014】なお、開始時刻の指定は、仮設計集積回路
が初期化される以前に発生していた不定出力を検索の対
象から除外するために有効である。原因検索部4は、回
路構成とシミュレーション結果を読み込み、開始時刻以
降、不定値出力を発生させる原因となった箇所を下記の
方法で検索する。
【0015】或るノードで不定値が出力されている場
合、このノードの前段のノードを次々と遡って検証し、
不定値を出力していないノードに達するまで検索する。
これにより、この不定値を出力していないノードの直後
に位置するセルを原因セルとして特定し、記憶する。
【0016】この際、上記の検索ルートに位置するノー
ドを全て記憶しておき、他のノードを検索する場面にお
いて、記憶されているノードの各々との一致を検証する
ことにより、検索済の検索ルートに入ったか否かを常に
検証し、上記検索済の検索ルートに入ったならば、上記
の他のノードは、過去に解析したノードと同一の原因に
起因して不定値を出力しているノードであると判定す
る。
【0017】入出力部5は、検索結果(検索された不定
値出力セル及び原因セルの識別名)を検索結果記憶装置
6に記憶し、上記記憶させた検索結果を検索結果記憶装
置6から入力して検索結果表示装置7に表示する。
【0018】なお、上記の各記憶は、原因検索部4の内
部領域を使用して行うことも可能であるし、検索結果記
憶装置6を使用して行うことも可能である。また、検索
結果表示装置7による表示は、検索の流れに沿って前記
記憶したノード及び原因セルを配置した表形式とするこ
とも可能である。
【0019】図2は、本発明の実施の形態に係る集積回
路の設計支援システムの動作を示したフローチャートで
ある。以下、図1を参照しつつ、図2に示すフローチャ
ートを使用して、本実施の形態に係る集積回路の設計支
援システムの動作を説明する。
【0020】まず、ステップS1では、原因検索部4
は、回路構成入力部1と、シミュレーション結果入力部
2とを介して、仮設計集積回路の回路構成(ネットリス
ト)と、そのシミュレーション結果を読み込む。
【0021】ステップS2では、原因検索部4は、検索
対象時刻指定部3を介して、検索対象とする時間帯の開
始時刻を入力する。ステップS3では、原因検索部4
は、シミュレーション結果において開始時刻以降に、不
定値を出力していて、かつ、原因箇所が未だ特定されて
いないノードが存在するか否かを検証する。その結果、
上記に該当するノードが存在すればステップS4に進
み、上記に該当するノードが存在しない場合はステップ
S7に移る。
【0022】ステップS4では、上記ノードの前段のノ
ードが不定値を出力しているか否かを検証し、出力して
いればステップS5に進み、出力していなければステッ
プS8に移る。
【0023】ステップS5では、上記ノードが既に記憶
されているか否かを検証し、記憶されていなければステ
ップS6に進み、記憶されていればステップS9に移
る。ステップS6では、原因検索部4は、検索対象時刻
指定部3を介して、検索対象とする新たな時間帯の開始
時刻を入力し、その後、ステップS4に戻る。
【0024】ステップS7では、入出力部5は、現在ま
での検索結果を検索結果表示装置7に送出し、検索結果
表示装置7はこれを表示し、処理を終了する。ステップ
S8では、原因検索部4は、注目しているノード、即
ち、不定値を出力していて、かつ、原因箇所が未だ特定
されていないノードの不定値出力の原因(即ち原因セ
ル)を特定し、その識別名を記憶する。
【0025】ステップS9では、原因検索部4は、上記
注目しているノードの不定値出力の原因(即ち原因セ
ル)が、以前に発見されていた原因と同じ(同じセル)
であることを記憶し、その後、ステップS3に戻る。な
お、この記憶は原因検索部4の内部領域を使用して行う
ことも可能であるし、検索結果記憶装置6を使用して行
うことも可能である。
【0026】図3は、本発明の実施の形態に係る集積回
路の設計支援システムに入力される対象回路の回路構成
の1例とシミュレーション結果とを纏めた回路図であ
る。図3の回路図で示す回路は、ノードn1〜n15
と、セルc1〜c11を含む。ここで、ノードn1〜n
11が不定値出力であり、n12〜n15が非不定値出
力であるものとする。
【0027】なお、図3の右端に示す符号x1〜x4
は、不定値を示す。図4は、本発明の実施の形態に係る
集積回路の設計支援システムが図3に示す回路を対象と
して検索した時の検索過程を示す時系列チャートであ
る。
【0028】図5は、本発明の実施の形態に係る集積回
路の設計支援システムが図3に示す回路を対象として処
理した時に表示される検索結果の1例を示す表図であ
る。以下、図3,4に示す検索対象から図5に示す検索
結果を出力するまでの本発明の実施の形態に係る集積回
路の処理の流れを説明する。
【0029】まず、不定値x1を出力している出力ポー
トを取り上げ、不定値x1を出力しているノードn1の
前段に位置するノードn5が不定値出力ノードであるか
否かを検証する。ここでは、ノードn5は不定値出力ノ
ードである。もしも、ノードn5が既に検索済の不定値
出力ノードであり、かつ記憶済のノード(即ち、原因セ
ルを抱えたノード)であれば、これにより、注目してい
るノードn1の不定値の原因が突き止められたことにな
るが、ここでは、ノードn5は不定値出力ノードではあ
っても、新規に取り上げたノードであるので、ノードn
5を記憶しておくに留める。
【0030】以下、非不定値出力ノードに突き当たるま
で、ノードn5の前段の各ノード(ここでは、ノードn
8,n10,n12,n13)の出力値を検証する。非
不定値出力ノード(ここでは、ノードn12,n13)
に突き当たったら、そのノードを入力にしているセルc
10が、この不定値x1の出力の原因となったセル(原
因セル)であることが確定するので、このセルのインス
タンス名(本回路図での識別名)を記憶する。
【0031】次に、不定値x2を出力している出力ポー
トを取り上げ、不定値x2を出力しているノードn2の
前段に位置するノードn5が不定値出力ノードであるか
否かを検証する。ここでは、ノードn5は不定値出力ノ
ードであり、しかも、不定値x1の原因を調べた時に記
憶済にしたノードであるので、不定値x2は、不定値x
1を出力した原因セル(セルc10)に起因する不定値
であることが知れる。そこで、不定値x2は、不定値x
1と同一原因(同一原因セル)に起因する不定値である
ことを記憶しておく。
【0032】残りの全ての出力ポート(不定値x3,x
4を出力している出力ポート)についても、上記と同様
の方法で調べる。なお、図2のフローチャートで示した
処理を実行するプログラムなど、本発明に係る集積回路
の設計支援システムに上記の処理を行わせるためのプロ
グラムは、半導体メモリを始め、CD−ROMや磁気テ
ープなどのコンピュータ読み取り可能な記録媒体に格納
して配付してもよい。そして、少なくともマイクロコン
ピュータ,パーソナルコンピュータ,汎用コンピュータ
を範疇に含むコンピュータが、上記の記録媒体から上記
プログラムを読み出して、実行するものとしてもよい。
【0033】
【発明の効果】以上に説明したとおり、本発明では、仮
設計集積回路の回路構成と該仮設計集積回路のシミュレ
ーション結果を総合し、指定された検索対象時刻から不
定値を出力している出力ポートの各々について、その不
定値出力の原因を解析する際のルート上に位置するノー
ドを記憶しておいて、他の不定値出力ポートの不定値出
力の原因を解析する際に、ルート内に上記記憶されてい
る不定値出力ノードと同じものがあるか否かを検証する
手段を設けたので、複数の不定値出力ポートが存在する
場合の検索を効率的に行うことができる。
【0034】また、不定値出力ノードの前段ノードを次
々と遡って検証する手段により解明された原因セルの識
別名も記憶しておくことにより、上記複数の不定値出力
ポートの存在が、同一原因に起因するものであるか否か
の検証を効率的に行うことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る集積回路の設計支援
システムの全体構成を示すブロック図である。
【図2】本発明の実施の形態に係る集積回路の設計支援
システムの動作を示したフローチャートである。
【図3】本発明の実施の形態に係る集積回路の設計支援
システムに入力される対象回路の回路構成の1例とシミ
ュレーション結果とを纏めた回路図である。
【図4】本発明の実施の形態に係る集積回路の設計支援
システムが図3に示す回路を対象として検索した時の検
索過程を示す時系列チャートである。
【図5】本発明の実施の形態に係る集積回路の設計支援
システムが図3に示す回路を対象として処理した時に表
示される検索結果の1例を示す表図である。
【符号の説明】
1……回路構成入力部、2……シミュレーション結果入
力部、3……検索対象時刻指定部、4……原因検索部、
5……入出力部、6……検索結果記憶装置、7……検索
結果表示装置

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 仮設計された集積回路の不具合を検査す
    る集積回路の設計支援システムであって、 使用者が選定した仮設計集積回路の回路構成と実行シミ
    ュレーション結果とを検索対象として入力する検索対象
    入力手段と、 使用者が指定した前記実行シミュレーション過程におけ
    る検索対象時刻を前記検索対象の検索範囲時限の開始時
    刻として入力する検索対象時刻指定手段と、 前記検索対象時刻以降で、前記検索対象に含まれるノー
    ド及びセルを検証し、設計値から外れた出力値の有無を
    検出する出力値検証手段と、 前記回路構成において前記検索対象時刻以降で設計値か
    ら外れた出力値を示すポートと該ポートの発生原因とな
    った原因セルとを検索し、該検索の検索ルートに位置す
    る全てのノード及び前記原因セルとを記憶する原因検索
    手段と、 前記原因検索手段による任意の一つのポートの検索過程
    において、設計値から外れた出力値を示すノードが、前
    記記憶されたノードのいずれか一つと一致するノードで
    あるか否かを検証する同一原因検索手段と、 前記同一原因検索手段において一致がとれた時に、前記
    設計値から外れた出力値を示すノードが、前記記憶され
    たノードと同じノードであることを記憶する同一原因記
    憶手段と、 前記設計値から外れた出力値を示す全てのポートの原因
    検索が完了した時点で、前記記憶された全てのノード及
    び原因セルを検索結果として表示する検索結果表示手段
    と、 を備えたことを特徴とする集積回路の設計支援システ
    ム。
  2. 【請求項2】 前記回路構成における前記検索対象時刻
    以降の最上段ノードから最下段ノードに至る回路系列に
    おいて、前記設計値から外れた出力値を示す最下段ノー
    ドの前段に位置するノードの出力値を前記回路系列を順
    次に遡って検証することにより、前記設計値から外れて
    いない最初のノードを検索し、該ノードの直後に位置す
    るセルを前記原因セルとして記憶する前記原因検索手段
    を備えたことを特徴とする請求項1記載の集積回路の設
    計支援システム。
  3. 【請求項3】 前記記憶された全てのノード及び原因セ
    ルを前記検索の流れに沿って表形式に配置する前記検索
    結果表示手段を備えたことを特徴とする請求項1記載の
    集積回路の設計支援システム。
  4. 【請求項4】 仮設計された集積回路の不具合を検査す
    る集積回路の設計支援方法であって、 使用者が選定した仮設計集積回路の回路構成と実行シミ
    ュレーション結果とを検索対象として入力する検索対象
    入力ステップと、 使用者が指定した前記実行シミュレーション過程におけ
    る検索対象時刻を前記検索対象の検索範囲時限の開始時
    刻として入力する検索対象時刻指定ステップと、 前記検索対象時刻以降で、前記検索対象に含まれるノー
    ド及びセルを検証し、設計値から外れた出力値の有無を
    検出する出力値検証ステップと、 前記回路構成において前記検索対象時刻以降で設計値か
    ら外れた出力値を示すポートと該ポートの発生原因とな
    った原因セルとを検索し、該検索の検索ルートに位置す
    る全てのノード及び前記原因セルとを記憶する原因検索
    ステップと、 前記原因検索ステップによる任意の一つのポートの検索
    過程において、設計値から外れた出力値を示すノード
    が、前記記憶されたノードのいずれか一つと一致するノ
    ードであるか否かを検証する同一原因検索ステップと、 前記同一原因検索ステップにおいて一致がとれた時に、
    前記設計値から外れた出力値を示すノードが、前記記憶
    されたノードと同じノードであることを記憶する同一原
    因記憶ステップと、 前記設計値から外れた出力値を示す全てのポートの原因
    検索が完了した時点で、前記記憶された全てのノード及
    び原因セルを検索結果として表示する検索結果表示ステ
    ップと、 を有することを特徴とする集積回路の設計支援方法。
  5. 【請求項5】 前記回路構成における前記検索対象時刻
    以降の最上段ノードから最下段ノードに至る回路系列に
    おいて、前記設計値から外れた出力値を示す最下段ノー
    ドの前段に位置するノードの出力値を前記回路系列を順
    次に遡って検証することにより、前記設計値から外れて
    いない最初のノードを検索し、該ノードの直後に位置す
    るセルを前記原因セルとして記憶する前記原因検索ステ
    ップを有することを特徴とする請求項4記載の集積回路
    の設計支援方法。
  6. 【請求項6】 前記記憶された全てのノード及び原因セ
    ルを前記検索の流れに沿って表形式に配置する前記検索
    結果表示ステップを有することを特徴とする請求項4記
    載の集積回路の設計支援方法。
JP2000271181A 2000-09-07 2000-09-07 集積回路の設計支援システム及びその方法 Expired - Fee Related JP4341158B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000271181A JP4341158B2 (ja) 2000-09-07 2000-09-07 集積回路の設計支援システム及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000271181A JP4341158B2 (ja) 2000-09-07 2000-09-07 集積回路の設計支援システム及びその方法

Publications (2)

Publication Number Publication Date
JP2002083009A true JP2002083009A (ja) 2002-03-22
JP4341158B2 JP4341158B2 (ja) 2009-10-07

Family

ID=18757502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271181A Expired - Fee Related JP4341158B2 (ja) 2000-09-07 2000-09-07 集積回路の設計支援システム及びその方法

Country Status (1)

Country Link
JP (1) JP4341158B2 (ja)

Also Published As

Publication number Publication date
JP4341158B2 (ja) 2009-10-07

Similar Documents

Publication Publication Date Title
JP2002083009A (ja) 集積回路の設計支援システム及びその方法
US9727635B2 (en) Combined code searching and automatic code navigation
JP3053265B2 (ja) シーケンスプログラム検索時の画面表示方法
JP4496006B2 (ja) 故障候補特定システムおよび故障候補特定方法
JP3028792B2 (ja) シミュレーション解析装置及びシミュレーション解析方法
JP6511793B2 (ja) テストケース生成プログラム、テストケース生成方法及びテストケース生成装置
US7415479B2 (en) Method and apparatus for assigning test numbers
JP2008234297A (ja) 回路ブロック検出装置、その方法及びプログラム
JP2619007B2 (ja) 遅延時間解析装置
JPH07306881A (ja) 論理シミュレーション結果解析支援装置
JPH03276374A (ja) 論理シミュレーシヨン結果追跡装置
JP6213305B2 (ja) 情報処理プログラム、情報処理装置及び情報処理方法
JPH11161666A (ja) ドキュメントデータ検索方法および装置、並びにドキュメント編集装置
JPH0659871A (ja) ソフトウェア開発装置
JP3295826B2 (ja) 工数管理システムに於ける部品番号入力及び表示方法
JP2022114897A5 (ja)
JP2892422B2 (ja) ディレイ解析用データの作成方法
JP2001312417A (ja) テストルート検証装置及びその装置での処理をコンピュータに行なわせるためのプログラムを格納した記憶媒体
JPH10340284A (ja) 回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラムを格納したコンピュータ読取り可能な記録媒体
JP2009193103A (ja) 電子テキストデータ検索システム
JPH04112342A (ja) トレース信号抽出装置
JPH09260498A (ja) 集積回路における指定ノード間の遅延時間算出装置
JPH09260499A (ja) 集積回路における指定ノード間の遅延時間算出装置
JPH08202747A (ja) 回路合成システム
JP2001195524A (ja) データベースシステム及びそれに用いる累計値計算方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090629

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees