JPH08202747A - 回路合成システム - Google Patents
回路合成システムInfo
- Publication number
- JPH08202747A JPH08202747A JP7009467A JP946795A JPH08202747A JP H08202747 A JPH08202747 A JP H08202747A JP 7009467 A JP7009467 A JP 7009467A JP 946795 A JP946795 A JP 946795A JP H08202747 A JPH08202747 A JP H08202747A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- redundant
- redundant circuit
- simulation
- rtl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】ＨＤＬを用いて回路を設計する、回路合成シス
テムに関し、ＲＴＬの記述に冗長な回路が存在しないこ
とを、回路合成前にチェックできるようにすることを目
的とする。 【構成】ＲＴＬ記述を用いて設計された回路に対してシ
ミュレーションを行なって機能を確認したのち、冗長回
路の有無を調査する。そして、冗長回路が存在しないこ
とを確認したとき、回路を合成してシミュレーションを
行なって機能を確認する。
テムに関し、ＲＴＬの記述に冗長な回路が存在しないこ
とを、回路合成前にチェックできるようにすることを目
的とする。 【構成】ＲＴＬ記述を用いて設計された回路に対してシ
ミュレーションを行なって機能を確認したのち、冗長回
路の有無を調査する。そして、冗長回路が存在しないこ
とを確認したとき、回路を合成してシミュレーションを
行なって機能を確認する。
Description
【０００１】
【産業上の利用分野】本発明は、回路合成システムに関
し、特にハードウェア記述言語（以下ＨＤＬという）を
用いて回路を設計する回路合成システムに関するもので
ある。
し、特にハードウェア記述言語（以下ＨＤＬという）を
用いて回路を設計する回路合成システムに関するもので
ある。
【０００２】ＨＤＬを用いて回路設計を行なう場合に
は、レジスタ・トランスファー・レベル（以下ＲＴＬと
いう）の記述に冗長な回路が存在しないことを、回路合
成前にチェックできるようにすることが必要である。
は、レジスタ・トランスファー・レベル（以下ＲＴＬと
いう）の記述に冗長な回路が存在しないことを、回路合
成前にチェックできるようにすることが必要である。
【０００３】
【従来の技術】ＨＤＬを使用してディジタル論理回路の
設計を行なう際には、レジスタを生成するＲＴＬの記述
を用いて設計し、合成システムを使用して、ＲＴＬの記
述によってレジスタを生成して回路を合成する方法が、
一般に用いられている。
設計を行なう際には、レジスタを生成するＲＴＬの記述
を用いて設計し、合成システムを使用して、ＲＴＬの記
述によってレジスタを生成して回路を合成する方法が、
一般に用いられている。
【０００４】図６は、従来の回路合成方法のフローを示
したものである。図示のように、まず、ＨＤＬを用いて
ＲＴＬを記述したのち、シミュレーションを行なう。シ
ミュレーションの結果、所望の機能を満足していれば、
回路合成を開始する。回路合成終了後、冗長な回路が存
在するか否かをチェックする。チェック結果、冗長な回
路が存在するときは、ＲＴＬの記述に戻る。冗長回路が
存在しないときは、ゲートレベルのシミュレーションを
開始する。シミュレーション結果から、機能の確認を行
なって、問題がなければ、回路のレイアウトに移行す
る。回路の機能に問題があった場合は、原因を調査し
て、ＲＴＬ記述に戻る。
したものである。図示のように、まず、ＨＤＬを用いて
ＲＴＬを記述したのち、シミュレーションを行なう。シ
ミュレーションの結果、所望の機能を満足していれば、
回路合成を開始する。回路合成終了後、冗長な回路が存
在するか否かをチェックする。チェック結果、冗長な回
路が存在するときは、ＲＴＬの記述に戻る。冗長回路が
存在しないときは、ゲートレベルのシミュレーションを
開始する。シミュレーション結果から、機能の確認を行
なって、問題がなければ、回路のレイアウトに移行す
る。回路の機能に問題があった場合は、原因を調査し
て、ＲＴＬ記述に戻る。
【０００５】近年において、設計すべき回路構成が複雑
化し、ゲート規模の増加によって、回路合成のために必
要な時間も、長くなる一方である。
化し、ゲート規模の増加によって、回路合成のために必
要な時間も、長くなる一方である。
【０００６】
【発明が解決しようとする課題】ＲＴＬによる回路設計
には、次のような問題点がある。 (1) ＲＴＬのシミュレーション結果と、回路合成後のシ
ミュレーション結果とで、異なる回路が合成されること
がある。 (2) ＲＴＬ記述の段階で冗長な記述があると、回路合成
結果においても、冗長な回路が合成される。
には、次のような問題点がある。 (1) ＲＴＬのシミュレーション結果と、回路合成後のシ
ミュレーション結果とで、異なる回路が合成されること
がある。 (2) ＲＴＬ記述の段階で冗長な記述があると、回路合成
結果においても、冗長な回路が合成される。
【０００７】従来、これらの問題に対しては、次のよう
な方法で対応していた。(1) の問題に対しては、回路合
成後のシミュレーションで、回路の機能をチェックし
て、原因を調査する。(2) の問題に対しては、目視でチ
ェックすることによって、対策を行なう。
な方法で対応していた。(1) の問題に対しては、回路合
成後のシミュレーションで、回路の機能をチェックし
て、原因を調査する。(2) の問題に対しては、目視でチ
ェックすることによって、対策を行なう。
【０００８】このような従来の対策方法においては、い
ずれの場合も、回路合成後にチェックを行なっていたた
め、冗長回路の有無の判定までに、最低１回は回路合成
を行なわなければならなかった。その結果、作業時間が
長くなり、従って開発期間も長くなっていた。これに対
しては、回路を小規模なモジュールに分割することによ
って、回路合成の時間を短くする等の方法によって、作
業時間を短くする方法がとられていた。
ずれの場合も、回路合成後にチェックを行なっていたた
め、冗長回路の有無の判定までに、最低１回は回路合成
を行なわなければならなかった。その結果、作業時間が
長くなり、従って開発期間も長くなっていた。これに対
しては、回路を小規模なモジュールに分割することによ
って、回路合成の時間を短くする等の方法によって、作
業時間を短くする方法がとられていた。
【０００９】しかしながら、この場合は次のような新た
な問題が発生する。 (3) 設計者の練度によって、必要な時間に長短を生じ
る。 (4) ＲＴＬ設計と回路合成とを作業分担した場合、問題
が生じても、原因を探究することが困難である。
な問題が発生する。 (3) 設計者の練度によって、必要な時間に長短を生じ
る。 (4) ＲＴＬ設計と回路合成とを作業分担した場合、問題
が生じても、原因を探究することが困難である。
【００１０】本発明は、このような従来技術の課題を解
決しようとするものであって、回路合成前に冗長回路を
生成するような記述があるか否かを調査することによっ
て、回路合成のトライアルを不要にして、作業時間の短
縮と、開発期間の短縮を可能にすることを目的としてい
る。
決しようとするものであって、回路合成前に冗長回路を
生成するような記述があるか否かを調査することによっ
て、回路合成のトライアルを不要にして、作業時間の短
縮と、開発期間の短縮を可能にすることを目的としてい
る。
【００１１】
(1) ＲＴＬ記述を用いて設計された回路に対してシミュ
レーションを行なって機能を確認したのち冗長回路の有
無を調査し、冗長回路が存在しないことを確認したと
き、回路を合成してシミュレーションを行なって機能を
確認する。
レーションを行なって機能を確認したのち冗長回路の有
無を調査し、冗長回路が存在しないことを確認したと
き、回路を合成してシミュレーションを行なって機能を
確認する。
【００１２】(2) (1) の場合に、冗長回路が存在するこ
とを確認したとき、この冗長回路を削除したＲＴＬ記述
を出力する。
とを確認したとき、この冗長回路を削除したＲＴＬ記述
を出力する。
【００１３】(3) (1) の場合に、冗長回路の有無の確認
を、ＲＴＬ記述内に、冗長回路調査用データベース内の
キーワードが存在するか否かを検索し、キーワードが存
在したとき、そこからサブキーワードまでを対象として
解析することによって行なう。
を、ＲＴＬ記述内に、冗長回路調査用データベース内の
キーワードが存在するか否かを検索し、キーワードが存
在したとき、そこからサブキーワードまでを対象として
解析することによって行なう。
【００１４】(4) (3) の場合に、解析を、解析の対象内
にあるアイテムを解析用データベースに格納し、本来必
要なアイテムと記述されたアイテムとを比較して、冗長
となる記載が存在するか否かを判定することによって行
なう。
にあるアイテムを解析用データベースに格納し、本来必
要なアイテムと記述されたアイテムとを比較して、冗長
となる記載が存在するか否かを判定することによって行
なう。
【００１５】
【作用】本発明においては、回路合成前の段階で、ＲＴ
Ｌの記述について、冗長回路が生じている箇所を自動的
に調査する。
Ｌの記述について、冗長回路が生じている箇所を自動的
に調査する。
【００１６】図１は、本発明の原理的構成を示す図であ
って、本発明による合成フローを例示している。最初、
ＨＤＬを使用してＲＴＬの記述を行なったのち、シミュ
レーションを行なう。シミュレーションの結果、機能を
満足していることを確認して、不満足であれば、ＲＴＬ
記述に戻る。所望の機能を満足していたときは、回路合
成前に冗長回路が存在するか否かを確認し、冗長回路が
あれば、ＲＴＬ記述に戻る。冗長回路がないときは、回
路合成を行ない、シミュレーションを実行して、機能の
確認を行なって、問題がなければ、回路のレイアウトに
移行する。機能に問題があったときは、原因を調査し
て、ＲＴＬ記述に戻る。このようにして、冗長な回路を
生成するか否かをチェックすることができるとともに、
ＲＴＬのシミュレーションと異なる回路が合成されるか
否かをチェックすることができる。
って、本発明による合成フローを例示している。最初、
ＨＤＬを使用してＲＴＬの記述を行なったのち、シミュ
レーションを行なう。シミュレーションの結果、機能を
満足していることを確認して、不満足であれば、ＲＴＬ
記述に戻る。所望の機能を満足していたときは、回路合
成前に冗長回路が存在するか否かを確認し、冗長回路が
あれば、ＲＴＬ記述に戻る。冗長回路がないときは、回
路合成を行ない、シミュレーションを実行して、機能の
確認を行なって、問題がなければ、回路のレイアウトに
移行する。機能に問題があったときは、原因を調査し
て、ＲＴＬ記述に戻る。このようにして、冗長な回路を
生成するか否かをチェックすることができるとともに、
ＲＴＬのシミュレーションと異なる回路が合成されるか
否かをチェックすることができる。
【００１７】この際、本発明の処理は、自動処理によっ
て行なわれるので、設計者の練度によって、処理の所要
時間に長短を生じることはなく、さらにＲＴＬ設計と合
成の作業分担を行なわないので、問題が生じた場合の原
因の調査が困難になることはない。
て行なわれるので、設計者の練度によって、処理の所要
時間に長短を生じることはなく、さらにＲＴＬ設計と合
成の作業分担を行なわないので、問題が生じた場合の原
因の調査が困難になることはない。
【００１８】
【実施例】以下、図２ないし図５に基づいて本発明の実
施例を説明する。
施例を説明する。
【００１９】図２は、本発明の一実施例のシステム構成
を示したものである。この構成によれば、冗長回路の検
出と、ＲＴＬのシミュレーション結果と異なる回路が合
成されることの検出とを行なうことができる。
を示したものである。この構成によれば、冗長回路の検
出と、ＲＴＬのシミュレーション結果と異なる回路が合
成されることの検出とを行なうことができる。
【００２０】本発明のシステムにおいては、ＨＤＬ読込
み部１からＨＤＬ記述を読み込むことによって、ＨＤＬ
データベース２を生成して保持し、冗長回路調査用デー
タベース３と、合成結果調査用データベース４とを用い
て、処理部５で、解析用データベース６を用いて解析を
行なう。解析用データベース６には、解析を行なうとき
必要となるアイテムを予め格納している。ＨＤＬ書き込
み部７は、ＨＤＬデータベース２からＨＤＬ記述を読み
込まれ、解析部５における解析結果に基づいて書き直す
ことによって、冗長回路を除去したＨＤＬ記述を出力す
る。処理結果は、表示装置８において表示される。
み部１からＨＤＬ記述を読み込むことによって、ＨＤＬ
データベース２を生成して保持し、冗長回路調査用デー
タベース３と、合成結果調査用データベース４とを用い
て、処理部５で、解析用データベース６を用いて解析を
行なう。解析用データベース６には、解析を行なうとき
必要となるアイテムを予め格納している。ＨＤＬ書き込
み部７は、ＨＤＬデータベース２からＨＤＬ記述を読み
込まれ、解析部５における解析結果に基づいて書き直す
ことによって、冗長回路を除去したＨＤＬ記述を出力す
る。処理結果は、表示装置８において表示される。
【００２１】図３は、冗長回路調査用データベースと合
成結果調査用データベースの例を示したものであって、
図示のように、所要の複数のキーワード，サブキーワー
ドからなっている。
成結果調査用データベースの例を示したものであって、
図示のように、所要の複数のキーワード，サブキーワー
ドからなっている。
【００２２】図４は、解析用データベースの例を示した
ものであって、（ａ）は本来必要なアイテム、（ｂ）は
記述されたアイテムを示し、いずれも複数のアイテムか
らなることが示されている。
ものであって、（ａ）は本来必要なアイテム、（ｂ）は
記述されたアイテムを示し、いずれも複数のアイテムか
らなることが示されている。
【００２３】図５は、本発明の合成システムの概略フロ
ーを示したものである。最初、ＨＤＬ読込み部からＨＤ
Ｌ記述のテキストを順次読み込んで、ＨＤＬデータベー
スを作成する。次に、解析部は、予め作成されている冗
長回路調査用データベースを検索して、該当するキーワ
ードを発見したとき、ＨＤＬ記述の解析を開始する。サ
ブキーワードが発見されるまで解析を行なって、その結
果、冗長回路の有無を表示装置に表示するとともに、冗
長回路があったときは、ＲＴＬ記述の修正を行なう。こ
のような処理を、冗長回路調査用データベースにおける
すべてのキーワードについて行なったとき、処理を終了
する。
ーを示したものである。最初、ＨＤＬ読込み部からＨＤ
Ｌ記述のテキストを順次読み込んで、ＨＤＬデータベー
スを作成する。次に、解析部は、予め作成されている冗
長回路調査用データベースを検索して、該当するキーワ
ードを発見したとき、ＨＤＬ記述の解析を開始する。サ
ブキーワードが発見されるまで解析を行なって、その結
果、冗長回路の有無を表示装置に表示するとともに、冗
長回路があったときは、ＲＴＬ記述の修正を行なう。こ
のような処理を、冗長回路調査用データベースにおける
すべてのキーワードについて行なったとき、処理を終了
する。
【００２４】さらに回路合成結果について、合成結果調
査用データベースを用いて、同様な解析を行なって、Ｒ
ＴＬのシミュレーション結果と異なる回路が合成された
か否かを表示装置に表示するとともに、ＲＴＬのシミュ
レーション結果と異なる回路が合成されたときは、ＲＴ
Ｌ記述の修正を行なう。このような処理を、合成結果調
査用データベースにおけるすべてのキーワードについて
行なったとき、処理を終了する。
査用データベースを用いて、同様な解析を行なって、Ｒ
ＴＬのシミュレーション結果と異なる回路が合成された
か否かを表示装置に表示するとともに、ＲＴＬのシミュ
レーション結果と異なる回路が合成されたときは、ＲＴ
Ｌ記述の修正を行なう。このような処理を、合成結果調
査用データベースにおけるすべてのキーワードについて
行なったとき、処理を終了する。
【００２５】この場合の解析は、解析用データベース
に、本来必要なアイテムと、記述されたアイテムとを書
き込み、サブキーワードが現れたら、アイテムの内容を
比較することによって行なう。比較結果、記述されたア
イテムと本来必要なアイテムとが全く同じならば、冗長
回路は存在しない。また、ＲＴＬのシミュレーション結
果と合成後の回路とは、全く同じである。
に、本来必要なアイテムと、記述されたアイテムとを書
き込み、サブキーワードが現れたら、アイテムの内容を
比較することによって行なう。比較結果、記述されたア
イテムと本来必要なアイテムとが全く同じならば、冗長
回路は存在しない。また、ＲＴＬのシミュレーション結
果と合成後の回路とは、全く同じである。
【００２６】このような処理がすべて終了したとき、冗
長回路が存在せず、ＲＴＬのシミュレーション結果と合
成後の回路とが同一となったＨＤＬ記述が得られるの
で、これをＨＤＬ書込み部を介してファイルに書き込
む。
長回路が存在せず、ＲＴＬのシミュレーション結果と合
成後の回路とが同一となったＨＤＬ記述が得られるの
で、これをＨＤＬ書込み部を介してファイルに書き込
む。
【００２７】以下、本発明をＶＨＤＬに適用する場合の
例題を示す。 (1) 冗長回路の有無のチェック Ａ＜＝“１０” when Ｘ＝‘１’else “０１” when Ｘ＝‘０’else “００”； …この行が冗長であるかどうかは、Ａの接 続先を調査すればわかる。接続先で“０ ０”の場合を使用していなければ冗長で ある。本来必要なアイテムに“１０”， “０１”，“００”を格納し、接続先を 調査する。キーワードは“＜＝”，サブ キーワードは“；”
例題を示す。 (1) 冗長回路の有無のチェック Ａ＜＝“１０” when Ｘ＝‘１’else “０１” when Ｘ＝‘０’else “００”； …この行が冗長であるかどうかは、Ａの接 続先を調査すればわかる。接続先で“０ ０”の場合を使用していなければ冗長で ある。本来必要なアイテムに“１０”， “０１”，“００”を格納し、接続先を 調査する。キーワードは“＜＝”，サブ キーワードは“；”
【００２８】 (2) ＲＴＬシミュレーション結果と異なる回路が合成されることのチェック process （Ａ，Ｂ） …キーワードは“process ”，記述さ begin れたアイテムはＡ，Ｂ ＳＥＬ：＝ＳＡ＆ＳＢ； …本来必要なアイテムは“＜＝”，“ caseＳＥＬis ：＝”の左辺に現れる変数，定数。 when“００”＝＞Ｘ＜＝Ａ； 従ってＳＡ，ＳＢ，Ａ，Ｂが本来必 when“１１”＝＞Ｘ＜＝Ｂ； 要なアイテム。記述されたアイテム when othwes ＝＞Ｘ＜＝‘０’; と同一ではないので、合成結果とシ end case； ミュレーション結果は異なる。 end process； …サブキーワードは“ end process”
【００２９】
【発明の効果】以上説明したように本発明によれば、Ｈ
ＤＬによりＲＴＬの記述を用いて回路を設計する場合
に、回路合成前に冗長回路を生成する記述が存在するか
否かを調べることができるので、回路合成のトライアル
が不必要となり、開発期間を短縮することができる。ま
た、自動処理によって調査を行なうことができるので、
設計者の練度に左右されることなく、ＲＴＬ設計と回路
合成の作業分担を行なった場合でも、問題があった場合
の調査が困難になることがない。
ＤＬによりＲＴＬの記述を用いて回路を設計する場合
に、回路合成前に冗長回路を生成する記述が存在するか
否かを調べることができるので、回路合成のトライアル
が不必要となり、開発期間を短縮することができる。ま
た、自動処理によって調査を行なうことができるので、
設計者の練度に左右されることなく、ＲＴＬ設計と回路
合成の作業分担を行なった場合でも、問題があった場合
の調査が困難になることがない。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の一実施例のシステム構成を示す図であ
る。
る。
【図３】冗長回路調査用データベースと合成結果調査用
データベースの例を示す図である。
データベースの例を示す図である。
【図４】解析用データベースの例を示す図である。
【図５】本発明の合成システムの概略フローを示す図で
ある。
ある。
【図６】従来の回路合成方法のフローを示す図である。
１ ＨＤＬ読込み部 ２ ＨＤＬデータベース ３ 冗長回路調査用データベース ４ 合成結果調査用データベース ５ 処理部 ６ 解析用データベース ７ ＨＤＬ書き込み部 ８ 表示装置
Claims (4)
- 【請求項１】 ＲＴＬ記述を用いて設計された回路に対
してシミュレーションを行なって機能を確認したのち冗
長回路の有無を調査し、冗長回路が存在しないことを確
認したとき、回路を合成してシミュレーションを行なっ
て機能を確認することを特徴とする回路合成システム。 - 【請求項２】 請求項１に記載の回路合成システムにお
いて、冗長回路が存在することを確認したとき、該冗長
回路を削除したＲＴＬ記述を出力することを特徴とする
回路合成システム。 - 【請求項３】 前記冗長回路の有無の確認が、ＲＴＬ記
述内に冗長回路調査用データベース内のキーワードが存
在するか否かを検索し、該キーワードが存在したとき、
そこからサブキーワードまでを対象として解析すること
によって行なわれることを特徴とする請求項１に記載の
回路合成システム。 - 【請求項４】 前記解析が、解析の対象内にあるアイテ
ムを解析用データベースに格納し、本来必要なアイテム
と記述されたアイテムとを比較して、冗長となる記載が
存在するか否かを判定することによって行なわれること
を特徴とする請求項３に記載の回路合成システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009467A JPH08202747A (ja) | 1995-01-25 | 1995-01-25 | 回路合成システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7009467A JPH08202747A (ja) | 1995-01-25 | 1995-01-25 | 回路合成システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08202747A true JPH08202747A (ja) | 1996-08-09 |
Family
ID=11721090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7009467A Withdrawn JPH08202747A (ja) | 1995-01-25 | 1995-01-25 | 回路合成システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08202747A (ja) |
-
1995
- 1995-01-25 JP JP7009467A patent/JPH08202747A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6609229B1 (en) | Method for automatically generating checkers for finding functional defects in a description of a circuit | |
| US6009251A (en) | Method and system for layout verification of an integrated circuit design with reusable subdesigns | |
| US20050188336A1 (en) | System and method for waiving a verification check | |
| US8000951B2 (en) | Timing analysis method and apparatus for enhancing accuracy of timing analysis and improving work efficiency thereof | |
| US5274793A (en) | Automatic logic generation method for pipeline processor | |
| US6725187B1 (en) | Latch inference using dataflow analysis | |
| CN108829903B (zh) | 判定fpga冗余设计的代码与综合后电路一致性的方法和系统 | |
| US7086017B1 (en) | Method of post-implementation simulation of a HDL design | |
| JP2000181942A (ja) | Ｉ／ｏバッファ動作電源自動チェックシステム | |
| JPH08202747A (ja) | 回路合成システム | |
| US5533179A (en) | Apparatus and method of modifying hardware description language statements | |
| US5479357A (en) | Circuit designing system | |
| Beerel et al. | Automatic synthesis of gate-level speed-independent circuits | |
| JP6993573B2 (ja) | プログラム解析方法、プログラム解析装置およびプログラム解析プログラム | |
| US7840930B2 (en) | Signal connection program, method, and device of hierarchical logic circuit | |
| JPH1153391A (ja) | データベースアクセス方法 | |
| JP2853431B2 (ja) | 遅延解析結果表示方式 | |
| JPH06251102A (ja) | 回路設計方法と回路検索方法と回路修正方法および回路設計装置 | |
| JPH0934927A (ja) | 論理シミュレーション装置および論理回路情報作成方法 | |
| JPH0778195A (ja) | 回路設計ｃａｄにおけるデータ更新方式 | |
| JPH07306881A (ja) | 論理シミュレーション結果解析支援装置 | |
| JPH0415874A (ja) | 論理回路図出力方法 | |
| JP2990882B2 (ja) | 機能シミュレーション装置 | |
| JP2785708B2 (ja) | 論理シミュレーション方法 | |
| JP4479946B2 (ja) | 設計支援方法および設計支援プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020402 |