JP3028792B2 - シミュレーション解析装置及びシミュレーション解析方法 - Google Patents
シミュレーション解析装置及びシミュレーション解析方法Info
- Publication number
- JP3028792B2 JP3028792B2 JP9228568A JP22856897A JP3028792B2 JP 3028792 B2 JP3028792 B2 JP 3028792B2 JP 9228568 A JP9228568 A JP 9228568A JP 22856897 A JP22856897 A JP 22856897A JP 3028792 B2 JP3028792 B2 JP 3028792B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- circuit
- nodes
- waveform
- specified
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、シミュレーション
解析装置に関する。
解析装置に関する。
【０００２】
【従来の技術】図１４は従来のシミュレーション解析装
置を示すブロック構成図である。シミュレーション解析
装置において、検証回路における論理シミュレーション
結果で全ノードの全変化時刻の値を記憶させた保持装置
２１を有し、あらがじめ検索した解析の始点となるノー
ドＡが出力ノードとなる素子の入力ノードを指定する選
択装置２７と、指定したことを受け取ると保持装置２１
からそのノードの各時刻の値を取りだし波形表示装置２
４にわたすことを制御する制御装置２８と、保持装置２
１から取り出した各時刻の値を波形データに変換して表
示する波形表示装置２４とを有している。動作について
説明する。波形表示による解析を行うためにあらかじめ
追跡したいノードについて回路接続情報のデータベース
２９より、その前段の素子とその素子の入力となるノー
ドをあらかじめネットリストより検索装置２３によって
人手にて捜し出し、その各ノードの信号波形を一つ一つ
を選択装置２７にて指定し、制御装置２８にて波形表示
装置２４に表示することを操作者が行い、信号値を確認
していた。確認後、次に迫跡する経路を操作者が決定し
追跡すべきノードを回路接続情報のデータベース２９か
ら探し出していた。
置を示すブロック構成図である。シミュレーション解析
装置において、検証回路における論理シミュレーション
結果で全ノードの全変化時刻の値を記憶させた保持装置
２１を有し、あらがじめ検索した解析の始点となるノー
ドＡが出力ノードとなる素子の入力ノードを指定する選
択装置２７と、指定したことを受け取ると保持装置２１
からそのノードの各時刻の値を取りだし波形表示装置２
４にわたすことを制御する制御装置２８と、保持装置２
１から取り出した各時刻の値を波形データに変換して表
示する波形表示装置２４とを有している。動作について
説明する。波形表示による解析を行うためにあらかじめ
追跡したいノードについて回路接続情報のデータベース
２９より、その前段の素子とその素子の入力となるノー
ドをあらかじめネットリストより検索装置２３によって
人手にて捜し出し、その各ノードの信号波形を一つ一つ
を選択装置２７にて指定し、制御装置２８にて波形表示
装置２４に表示することを操作者が行い、信号値を確認
していた。確認後、次に迫跡する経路を操作者が決定し
追跡すべきノードを回路接続情報のデータベース２９か
ら探し出していた。
【０００３】
【発明が解決しようとする課題】上述した従来の技術で
は、波形表示による解析を行うためにはあらかじめ追跡
したいノードを捜し出すことと、その各ノードの信号波
形を一つ一つ波形表示装置に表示することと、次に追跡
するノードをまたネットリストから探し出すことの処理
をリンクした処理がないため、操作者がこれを繰り返し
て行うため、解析に時間がかかるという問題点があっ
た。
は、波形表示による解析を行うためにはあらかじめ追跡
したいノードを捜し出すことと、その各ノードの信号波
形を一つ一つ波形表示装置に表示することと、次に追跡
するノードをまたネットリストから探し出すことの処理
をリンクした処理がないため、操作者がこれを繰り返し
て行うため、解析に時間がかかるという問題点があっ
た。
【０００４】本発明の目的は、原因追求するための解析
ノードの指定が容易になり、また解析経路の回路図を容
易に作成でき、検証時間の短縮を図ることができるシミ
ュレーション解析装置を提供することにある。
ノードの指定が容易になり、また解析経路の回路図を容
易に作成でき、検証時間の短縮を図ることができるシミ
ュレーション解析装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明のシミュレーショ
ン解析装置は、検証回路における論理シミュレーション
時の全ノードの全変化時刻の値を記憶させた保持装置
と、回路接続情報が記憶された第１のデータベースと、
指定したノードが出力となる素子および素子の入力ノー
ドとなるノードを第１のデータベースから検索する第１
の検索装置と、素子のシンボル情報が記憶された第２の
データベースと、第１の検索装置により検索された全て
の素子のシンボル情報を第２のデータベースから取り出
す第２の検索装置と、指定したノードから検索された全
ての素子を、素子のシンボル情報を用いて接続した回路
図を作成し表示する回路表示装置と、第１の検索装置に
より検索された全てのノードの信号波形を表示する波形
表示装置と、表示されたノードの中から次に追跡を行う
ノードを選択させる選択装置と、選択装置によって指定
したノードと解析の始点となるノードとの間に存在しな
い素子とノードの信号波形の表示を回路表示装置と波形
表示装置とから消去したのち、選択装置によって指定し
たノードに対して前段の回路の検索、回路図および波形
の追加表示、消去の一連の作業を繰り返し行うことを制
御する制御装置とを有する。
ン解析装置は、検証回路における論理シミュレーション
時の全ノードの全変化時刻の値を記憶させた保持装置
と、回路接続情報が記憶された第１のデータベースと、
指定したノードが出力となる素子および素子の入力ノー
ドとなるノードを第１のデータベースから検索する第１
の検索装置と、素子のシンボル情報が記憶された第２の
データベースと、第１の検索装置により検索された全て
の素子のシンボル情報を第２のデータベースから取り出
す第２の検索装置と、指定したノードから検索された全
ての素子を、素子のシンボル情報を用いて接続した回路
図を作成し表示する回路表示装置と、第１の検索装置に
より検索された全てのノードの信号波形を表示する波形
表示装置と、表示されたノードの中から次に追跡を行う
ノードを選択させる選択装置と、選択装置によって指定
したノードと解析の始点となるノードとの間に存在しな
い素子とノードの信号波形の表示を回路表示装置と波形
表示装置とから消去したのち、選択装置によって指定し
たノードに対して前段の回路の検索、回路図および波形
の追加表示、消去の一連の作業を繰り返し行うことを制
御する制御装置とを有する。
【０００６】本発明のシミュレーション解析方法は、上
述のシミュレーション解析装置のシミュレーション解析
方法であって、解析を行う回路において解析の始点ノー
ドを選択装置にて指定する段階と、指定したノードが出
力となる素子および素子の入力ノードとなるノードを第
１のデータベースから検索する段階と、指定したノード
から検索された全ての素子を、第２のデータベースから
取り出された素子のシンボル情報を用いて接続した回路
図を作成し表示し、検索された全てのノードの信号波形
を表示する段階と、表示されたノードの中から次に追跡
を行うノードを選択する段階と、選択装置によって指定
したノードと解析の始点となるノードとの間に存在しな
い素子とノードの信号波形の表示を回路表示装置と波形
表示装置とから消去したのち、選択装置によって指定し
たノードに対して前段の回路の検索、回路図および波形
の追加表示、消去の一連の作業を繰り返し行う段階とを
有する。
述のシミュレーション解析装置のシミュレーション解析
方法であって、解析を行う回路において解析の始点ノー
ドを選択装置にて指定する段階と、指定したノードが出
力となる素子および素子の入力ノードとなるノードを第
１のデータベースから検索する段階と、指定したノード
から検索された全ての素子を、第２のデータベースから
取り出された素子のシンボル情報を用いて接続した回路
図を作成し表示し、検索された全てのノードの信号波形
を表示する段階と、表示されたノードの中から次に追跡
を行うノードを選択する段階と、選択装置によって指定
したノードと解析の始点となるノードとの間に存在しな
い素子とノードの信号波形の表示を回路表示装置と波形
表示装置とから消去したのち、選択装置によって指定し
たノードに対して前段の回路の検索、回路図および波形
の追加表示、消去の一連の作業を繰り返し行う段階とを
有する。
【０００７】従って、本発明におけるシミュレーション
解析装置は原因追求するための対象となるノードの一覧
を自動検出し、そのノードの信号波形と回路図を表示す
るので追跡するノードの指定が容易になる。検証回路か
ら解析したパスのみの回路図を作成できるので視覚的に
回路が追跡しやすく回路解析がおこないやすくなり、検
証時間の短縮を図ることができる。
解析装置は原因追求するための対象となるノードの一覧
を自動検出し、そのノードの信号波形と回路図を表示す
るので追跡するノードの指定が容易になる。検証回路か
ら解析したパスのみの回路図を作成できるので視覚的に
回路が追跡しやすく回路解析がおこないやすくなり、検
証時間の短縮を図ることができる。
【０００８】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【０００９】図１は本発明の実施の形態のブロック構成
図である。検証回路における論理シミュレーション結果
で全ノードの全変化時刻の値を記憶させた保持装置１と
素子のシンボル情報が記憶された第２のデータベース１
２とを備えたシミュレーション解析装置において、指定
したノードＡが出力ノードとなる素子Ｂｎおよびその素
子の入力となるノードＣｎを回路接続情報の第１のデー
タベース１９から検索する第１の検索装置１３と、第１
の検索装置１３により検索された全てのノードＣｎにつ
いて保持装置１１から各時刻の値を取りだし波形データ
に変換して表示する波形表示装置１４と、第１の検索装
置１３にて検索された全ての素子Ｂｎのシンボルの情報
を第２のデータベース１２から取り出す第２の検索装置
１５と、第２の検索装置１５で得られたシンボルの情報
からノードＡと素子Ｂｎを接続した回路図を作成し表示
する回路表示装置１６と、前記検索されたノードＣｎの
中から次に追跡を行うノードを選択させる選択装置１７
と、解析の始点のノードＡから選択装置１７によって選
択されたノードＣ’（Ｃｎの内、所定のノードを表わ
す）までの間には存在しない素子ＢｎとノードＣｎの信
号波形の表示を波形表示装置１４および回路表示装置１
６から消去したのち、選択装置１７によって選択された
ノードＣ’に対して上述した処理と同じく第１の検索装
置１３にて検索し、波形表示装置１４と回路表示装置１
６とに表示、消去を行う一連の作業を繰り返し行うこと
を制御する制御装置１８とを有している。
図である。検証回路における論理シミュレーション結果
で全ノードの全変化時刻の値を記憶させた保持装置１と
素子のシンボル情報が記憶された第２のデータベース１
２とを備えたシミュレーション解析装置において、指定
したノードＡが出力ノードとなる素子Ｂｎおよびその素
子の入力となるノードＣｎを回路接続情報の第１のデー
タベース１９から検索する第１の検索装置１３と、第１
の検索装置１３により検索された全てのノードＣｎにつ
いて保持装置１１から各時刻の値を取りだし波形データ
に変換して表示する波形表示装置１４と、第１の検索装
置１３にて検索された全ての素子Ｂｎのシンボルの情報
を第２のデータベース１２から取り出す第２の検索装置
１５と、第２の検索装置１５で得られたシンボルの情報
からノードＡと素子Ｂｎを接続した回路図を作成し表示
する回路表示装置１６と、前記検索されたノードＣｎの
中から次に追跡を行うノードを選択させる選択装置１７
と、解析の始点のノードＡから選択装置１７によって選
択されたノードＣ’（Ｃｎの内、所定のノードを表わ
す）までの間には存在しない素子ＢｎとノードＣｎの信
号波形の表示を波形表示装置１４および回路表示装置１
６から消去したのち、選択装置１７によって選択された
ノードＣ’に対して上述した処理と同じく第１の検索装
置１３にて検索し、波形表示装置１４と回路表示装置１
６とに表示、消去を行う一連の作業を繰り返し行うこと
を制御する制御装置１８とを有している。
【００１０】次に本実施の形態の動作について図２から
図１３を参照して説明する。図２は本発明の実施の形態
としてのシミュレーション解析装置の動作を示すフロー
図である。図３は解析を行う回路例である。この回路に
おいて解析の始点ノードＡを選択装置１７にて指定す
る。選択するノードはどこから解析をはじめるかを操作
者が判断し決定する（ステップ１）。制御装置１８は選
択装置１７でノード名Ａが指定されたことを受け取ると
第１の検索装置１３にて回路接続情報の第１のデータベ
ース１９よりその指定したノードＡが出力ノードとなる
素子およびその素子の入力となるノードを検索し、その
検索結果の素子名Ｂｎとノード名Ｃｎを制御装置１８に
戻すように制御する（ステップ２）。制御装置１８は、
検索された全てのノードＣｎについて保持装置１１から
変化時刻とその値を取りだし、波形表示装置１４にわた
す。波形表示装置１４はその値を波形データに変換して
図４のように波形表示を行う。また制御装置１６は、検
索された全ての素子Ｂｎについてそのシンボルの情報を
シンボル情報が記憶されたデータベースから取り出し回
路表示装置１５にわたす。回路表示装置１５は指定した
ノードＡと第１の検索装置１３にて検索された全ての素
子Ｂｎを接続した回路を作成しその回路図を図５のよう
に表示する（ステップ３）。波形表示装置１４における
信号波形または回路表示装置１６におけるノード名から
選択装置１７によって次に追跡するノードＣ’を選択す
る。ここで選択するノードは操作者が解析内容によって
どの経路を追跡すべきかによって判断し決定する（ステ
ップ４）。そのノードＣ’が指定されたことを制御装置
１８が受け取ると波形表示装置１４にそのノード名Ｃ’
を渡しノードＣｎの波形表示のうち指定したノードＣ’
以外の表示を削除するよう制御する（図６）。また回路
表示装置１６には解析の始点のノードＡから選択装置１
７によって選択されたノードＣ’までの解析経路以外の
表示を削除するよう制御する（図７）（ステップ５）。
制御装置１８はＣ’のノードを受け取るとステップ２か
らステップ５の動作を繰り返し行う。
図１３を参照して説明する。図２は本発明の実施の形態
としてのシミュレーション解析装置の動作を示すフロー
図である。図３は解析を行う回路例である。この回路に
おいて解析の始点ノードＡを選択装置１７にて指定す
る。選択するノードはどこから解析をはじめるかを操作
者が判断し決定する（ステップ１）。制御装置１８は選
択装置１７でノード名Ａが指定されたことを受け取ると
第１の検索装置１３にて回路接続情報の第１のデータベ
ース１９よりその指定したノードＡが出力ノードとなる
素子およびその素子の入力となるノードを検索し、その
検索結果の素子名Ｂｎとノード名Ｃｎを制御装置１８に
戻すように制御する（ステップ２）。制御装置１８は、
検索された全てのノードＣｎについて保持装置１１から
変化時刻とその値を取りだし、波形表示装置１４にわた
す。波形表示装置１４はその値を波形データに変換して
図４のように波形表示を行う。また制御装置１６は、検
索された全ての素子Ｂｎについてそのシンボルの情報を
シンボル情報が記憶されたデータベースから取り出し回
路表示装置１５にわたす。回路表示装置１５は指定した
ノードＡと第１の検索装置１３にて検索された全ての素
子Ｂｎを接続した回路を作成しその回路図を図５のよう
に表示する（ステップ３）。波形表示装置１４における
信号波形または回路表示装置１６におけるノード名から
選択装置１７によって次に追跡するノードＣ’を選択す
る。ここで選択するノードは操作者が解析内容によって
どの経路を追跡すべきかによって判断し決定する（ステ
ップ４）。そのノードＣ’が指定されたことを制御装置
１８が受け取ると波形表示装置１４にそのノード名Ｃ’
を渡しノードＣｎの波形表示のうち指定したノードＣ’
以外の表示を削除するよう制御する（図６）。また回路
表示装置１６には解析の始点のノードＡから選択装置１
７によって選択されたノードＣ’までの解析経路以外の
表示を削除するよう制御する（図７）（ステップ５）。
制御装置１８はＣ’のノードを受け取るとステップ２か
らステップ５の動作を繰り返し行う。
【００１１】ステップ２からステップ５まで処理により
表示される例を図４〜図１３で説明する。図４から選択
装置１７によって次に追跡するノードとしてＣ１を選択
すると回路表示装置からＣ２のノードを削除する（図
７）。波形表示装置１４からＣ２の波形信号を削除する
（図６）。また第１の検索装置１３でＣ１の前段の素子
Ｂ２と素子Ｂ２の入力ノードＣ３、Ｃ４を探し出し、図
８の回路図を回路表示装置１６に表示を行い、図９の波
形表示を波形表示装置１４に行う。さらに選択装置１７
によって図８より選択装置１７によって次に追跡するノ
ードとしてＣ４を選択すると、回路表示装置１６からＣ
３のノードを削除する（図１０）。波形表示装置１４か
らＣ３の波形を削除する（図１１）。また第１の検索装
置１３でＣ４の前段の素子Ｂ３と素子Ｂ３の入力ノード
Ｃ５、Ｃ６を探し出し、図１２の回路図を回路表示装置
１６に表示を行い、図１３の波形表示を波形表示装置１
４に行う。ステップ４において選択装置によって選択す
るノードが無い場合はそこで処理を終了する（ステップ
６）。
表示される例を図４〜図１３で説明する。図４から選択
装置１７によって次に追跡するノードとしてＣ１を選択
すると回路表示装置からＣ２のノードを削除する（図
７）。波形表示装置１４からＣ２の波形信号を削除する
（図６）。また第１の検索装置１３でＣ１の前段の素子
Ｂ２と素子Ｂ２の入力ノードＣ３、Ｃ４を探し出し、図
８の回路図を回路表示装置１６に表示を行い、図９の波
形表示を波形表示装置１４に行う。さらに選択装置１７
によって図８より選択装置１７によって次に追跡するノ
ードとしてＣ４を選択すると、回路表示装置１６からＣ
３のノードを削除する（図１０）。波形表示装置１４か
らＣ３の波形を削除する（図１１）。また第１の検索装
置１３でＣ４の前段の素子Ｂ３と素子Ｂ３の入力ノード
Ｃ５、Ｃ６を探し出し、図１２の回路図を回路表示装置
１６に表示を行い、図１３の波形表示を波形表示装置１
４に行う。ステップ４において選択装置によって選択す
るノードが無い場合はそこで処理を終了する（ステップ
６）。
【００１２】
【発明の効果】以上説明したように本発明におけるシミ
ュレーション解析装置は原因追求するための対象となる
ノードの一覧を自動検出し、そのノードの信号波形と回
路図を表示するので追跡するノードの指定が容易になる
という効果がある。検証回路から解析したパスのみの回
路図を作成できるので視覚的に回路が追跡しやすく回路
解析がおこないやすくなり、検証時間の短縮を図ること
ができる。
ュレーション解析装置は原因追求するための対象となる
ノードの一覧を自動検出し、そのノードの信号波形と回
路図を表示するので追跡するノードの指定が容易になる
という効果がある。検証回路から解析したパスのみの回
路図を作成できるので視覚的に回路が追跡しやすく回路
解析がおこないやすくなり、検証時間の短縮を図ること
ができる。
【図１】本発明の実施の形態としてのシミュレーション
解析装置を示すブロック構成図である。
解析装置を示すブロック構成図である。
【図２】本発明の実施の形態としてのシミュレーション
解析装置の動作を示すフロー図である。
解析装置の動作を示すフロー図である。
【図３】本発明の実施の形態にて解析を行う回路の例を
示す図である。
示す図である。
【図４】波形表示装置に表示される波形信号の表示例で
ある。
ある。
【図５】回路表示装置に表示される回路の表示例であ
る。
る。
【図６】波形表示装置に表示される波形信号の表示例で
ある。
ある。
【図７】回路表示装置に表示される回路の表示例であ
る。
る。
【図８】回路表示装置に表示される回路の表示例であ
る。
る。
【図９】波形表示装置に表示される波形信号の表示例で
ある。
ある。
【図１０】回路表示装置に表示される回路の表示例であ
る。
る。
【図１１】波形表示装置に表示される波形信号の表示例
である。
である。
【図１２】回路表示装置に表示される回路の表示例であ
る。
る。
【図１３】波形表示装置に表示される波形信号の表示例
である。
である。
【図１４】従来のシミュレーション解析装置を示すブロ
ック構成図である。
ック構成図である。
１１、２１ 保持装置 １２ 第２のデータベース １３ 第１の検索装置 １４、２４ 波形表示装置 １５ 第２の検索装置 １６ 回路表示装置 １７、２７ 選択装置 １８、２８ 制御装置 ２３ 検索装置 ２９ 回路接続情報のデータベース Ａ 解析の始点となるノード Ｂｎ 検索された素子 Ｃｎ 検索されたノード
Claims (2)
- 【請求項１】 検証回路における論理シミュレーション
時の全ノードの全変化時刻の値を記憶させた保持装置
と、 回路接続情報が記憶された第１のデータベースと、 指定したノードが出力となる素子および該素子の入力ノ
ードとなるノードを前記第１のデータベースから検索す
る第１の検索装置と、 素子のシンボル情報が記憶された第２のデータベース
と、 前記第１の検索装置により検索された全ての素子のシン
ボル情報を前記第２のデータベースから取り出す第２の
検索装置と、 指定したノードから検索された全ての素子を、前記素子
のシンボル情報を用いて接続した回路図を作成し表示す
る回路表示装置と、 前記第１の検索装置により検索された全てのノードの信
号波形を表示する波形表示装置と、 前記表示されたノードの中から次に追跡を行うノードを
選択させる選択装置と、 前記選択装置によって指定したノードと解析の始点とな
るノードとの間に存在しない素子とノードの信号波形の
表示を前記回路表示装置と前記波形表示装置とから消去
したのち、前記選択装置によって指定したノードに対し
て前段の回路の検索、回路図および波形の追加表示、消
去の一連の作業を繰り返し行うことを制御する制御装置
とを有するシミュレーション解析装置。 - 【請求項２】 請求項１に記載のシミュレーション解析
装置のシミュレーション解析方法であって、 解析を行う回路において解析の始点ノードを前記選択装
置にて指定する段階と、 前記指定したノードが出力となる素子および該素子の入
力ノードとなるノードを前記第１のデータベースから検
索する段階と、 前記指定したノードから検索された全ての素子を、前記
第２のデータベースから取り出された素子のシンボル情
報を用いて接続した回路図を作成し表示し、前記検索さ
れた全てのノードの信号波形を表示する段階と、 前記表示されたノードの中から次に追跡を行うノードを
選択する段階と、 前記選択装置によって指定したノードと解析の始点とな
るノードとの間に存在しない素子とノードの信号波形の
表示を前記回路表示装置と前記波形表示装置とから消去
したのち、前記選択装置によって指定したノードに対し
て前段の回路の検索、回路図および波形の追加表示、消
去の一連の作業を繰り返し行う段階とを有するシミュレ
ーション解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9228568A JP3028792B2 (ja) | 1997-08-25 | 1997-08-25 | シミュレーション解析装置及びシミュレーション解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9228568A JP3028792B2 (ja) | 1997-08-25 | 1997-08-25 | シミュレーション解析装置及びシミュレーション解析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1166114A JPH1166114A (ja) | 1999-03-09 |
| JP3028792B2 true JP3028792B2 (ja) | 2000-04-04 |
Family
ID=16878411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9228568A Expired - Fee Related JP3028792B2 (ja) | 1997-08-25 | 1997-08-25 | シミュレーション解析装置及びシミュレーション解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028792B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7711537B2 (en) * | 2006-05-03 | 2010-05-04 | International Business Machines Corporation | Signals for simulation result viewing |
| US11816410B2 (en) | 2017-06-19 | 2023-11-14 | Siemens Electronic Design Automation Gmbh | System and method for formal fault propagation analysis |
| WO2018234341A1 (en) * | 2017-06-19 | 2018-12-27 | Onespin Solutions Gmbh | SYSTEM AND METHOD FOR FORMAL ANALYSIS OF DEFECT PROPAGATION |
| US11520963B2 (en) | 2017-06-19 | 2022-12-06 | Onespin Solutions Gmbh | System and method for formal fault propagation analysis |
-
1997
- 1997-08-25 JP JP9228568A patent/JP3028792B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1166114A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587123B2 (en) | Video material selecting apparatus and method for selecting video material | |
| JPH08137678A (ja) | プログラム作成方法 | |
| JPH05314182A (ja) | 情報検索装置 | |
| JPH06309370A (ja) | データ検索装置および方法 | |
| JP4420210B2 (ja) | プログラム開発支援装置および処理方法 | |
| JP3028792B2 (ja) | シミュレーション解析装置及びシミュレーション解析方法 | |
| JPH1185492A (ja) | オブジェクト指向データモデル作成支援装置 | |
| US5398337A (en) | Method for collecting and storing data | |
| JPS6136868A (ja) | 情報検索装置 | |
| US20020147705A1 (en) | Method system and program product for data searching | |
| JPH0561509A (ja) | シーケンスプログラムの検索方法及びプログラマブルコントローラとプログラミング装置 | |
| JP3890107B2 (ja) | 論理シミュレーション結果の表示方法および論理シミュレーション支援装置 | |
| JPH06131228A (ja) | 情報処理方法及び装置 | |
| JPH11161666A (ja) | ドキュメントデータ検索方法および装置、並びにドキュメント編集装置 | |
| JPH1115826A (ja) | 文書解析装置及び方法 | |
| JPH07219739A (ja) | データ解析装置のウインドウ管理方式 | |
| JPH0736652A (ja) | 情報表示装置 | |
| JPH09128406A (ja) | 文書検索装置および検索方法 | |
| JPH05158984A (ja) | 文字列抽出装置 | |
| JPH086779A (ja) | プログラム自動生成装置 | |
| JPH06230952A (ja) | プログラム編集装置 | |
| JPH03105455A (ja) | 文字処理装置 | |
| JPH06176068A (ja) | 編集装置 | |
| JPH07105246A (ja) | 回路シミュレーション装置 | |
| JPH0244465A (ja) | 任意文字列検索および修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |