JP2002075764A - フライバックトランス - Google Patents
フライバックトランスInfo
- Publication number
- JP2002075764A JP2002075764A JP2000262842A JP2000262842A JP2002075764A JP 2002075764 A JP2002075764 A JP 2002075764A JP 2000262842 A JP2000262842 A JP 2000262842A JP 2000262842 A JP2000262842 A JP 2000262842A JP 2002075764 A JP2002075764 A JP 2002075764A
- Authority
- JP
- Japan
- Prior art keywords
- flyback transformer
- winding
- pulse
- flyback
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F38/00—Adaptations of transformers or inductances for specific applications or functions
- H01F38/42—Flyback transformers
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Coils Or Transformers For Communication (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【課題】 ＰＷＭ制御方式の高圧発生回路に用いられる
フライバックトランスへの入力電流を抑えることによ
り、小型で低消費電力のフライバックトランスを得る。 【解決手段】 ＰＷＭ制御方式の高圧発生回路に用いら
れるフライバックトランスの２次巻線の積層数を６層以
上とすることにより、フライバックトランスの分布容量
を小さくし、休止振動パルスの周波数を高くするととも
に、フライバックパルスのパルス幅を小さくする。それ
により、制御用ＦＥＴがオンになるタイミングをはやく
し、フライバックトランスへの入力電流Ｉｐｐを低くす
る。
フライバックトランスへの入力電流を抑えることによ
り、小型で低消費電力のフライバックトランスを得る。 【解決手段】 ＰＷＭ制御方式の高圧発生回路に用いら
れるフライバックトランスの２次巻線の積層数を６層以
上とすることにより、フライバックトランスの分布容量
を小さくし、休止振動パルスの周波数を高くするととも
に、フライバックパルスのパルス幅を小さくする。それ
により、制御用ＦＥＴがオンになるタイミングをはやく
し、フライバックトランスへの入力電流Ｉｐｐを低くす
る。
Description
【０００１】
【発明の属する技術分野】この発明はフライバックトラ
ンスに関し、特にたとえば、ＰＷＭ制御方式の高圧発生
回路に用いられ、ＣＲＴに供給する高電圧を得るための
フライバックトランスに関する。
ンスに関し、特にたとえば、ＰＷＭ制御方式の高圧発生
回路に用いられ、ＣＲＴに供給する高電圧を得るための
フライバックトランスに関する。
【０００２】
【従来の技術】図１は、この発明の背景となるフライバ
ックトランスを含む高圧発生回路の例を示す回路図であ
る。高圧発生回路１０に用いられるフライバックトラン
ス１２の１次巻線には、ダイオード１４のアノードが接
続され、ダイオード１４のアノードはスイッチング素子
としてのＦＥＴ１６のドレインに接続される。さらに、
ＦＥＴ１６のソースは抵抗１８に接続され、抵抗１８は
接地される。また、ダイオード１４、ＦＥＴ１６、抵抗
１８の直列回路と並列に、ダイオード２０が接続され
る。ダイオード２０のカソードはダイオード１４のアノ
ード側に接続され、ダイオード２０のアノードは接地さ
れる。
ックトランスを含む高圧発生回路の例を示す回路図であ
る。高圧発生回路１０に用いられるフライバックトラン
ス１２の１次巻線には、ダイオード１４のアノードが接
続され、ダイオード１４のアノードはスイッチング素子
としてのＦＥＴ１６のドレインに接続される。さらに、
ＦＥＴ１６のソースは抵抗１８に接続され、抵抗１８は
接地される。また、ダイオード１４、ＦＥＴ１６、抵抗
１８の直列回路と並列に、ダイオード２０が接続され
る。ダイオード２０のカソードはダイオード１４のアノ
ード側に接続され、ダイオード２０のアノードは接地さ
れる。
【０００３】さらに、このダイオード２０と並列に、共
振用コンデンサ２２とダイオード２４の直列回路が接続
される。共振用コンデンサ２２の一端はダイオード１４
のアノード側に接続され、他端はダイオード２４のカソ
ードに接続される。そして、ダイオード２４のアノード
は接地される。さらに、共振用コンデンサ２２とダイオ
ード２４との中間部は、別のダイオード２６のアノード
に接続され、ダイオード２６のカソードはリンギングレ
ス回路２８を介して、フライバックトランス１２の１次
巻線に接続される。リンギングレス回路２８は、コンデ
ンサ３０、抵抗３２およびインダクタ３４によって形成
される。また、ダイオード２６とリンギングレス回路２
８との間には、電源＋Ｂが接続される。なお、ダイオー
ド２６とリンギングレス回路２８との間は、コンデンサ
３６やコンデンサ３８を介して接地される。
振用コンデンサ２２とダイオード２４の直列回路が接続
される。共振用コンデンサ２２の一端はダイオード１４
のアノード側に接続され、他端はダイオード２４のカソ
ードに接続される。そして、ダイオード２４のアノード
は接地される。さらに、共振用コンデンサ２２とダイオ
ード２４との中間部は、別のダイオード２６のアノード
に接続され、ダイオード２６のカソードはリンギングレ
ス回路２８を介して、フライバックトランス１２の１次
巻線に接続される。リンギングレス回路２８は、コンデ
ンサ３０、抵抗３２およびインダクタ３４によって形成
される。また、ダイオード２６とリンギングレス回路２
８との間には、電源＋Ｂが接続される。なお、ダイオー
ド２６とリンギングレス回路２８との間は、コンデンサ
３６やコンデンサ３８を介して接地される。
【０００４】ＦＥＴ１６のゲートには、ＰＷＭ（パルス
ワイズモデュレーション）制御回路４０からオン・オフ
を制御するための信号が与えられる。ＰＷＭ制御回路４
０には、フライバックトランス１２の２次側出力電圧を
分圧して得られる電圧が入力される。この電圧と別に入
力された水平ドライブ信号とから、ＦＥＴ１６を制御す
るための制御信号がつくられる。さらに、ＦＥＴ１６と
抵抗１８との中間部が、ＰＷＭ制御回路４０内の保護回
路に接続され、回路に流れる過電流が検出される。
ワイズモデュレーション）制御回路４０からオン・オフ
を制御するための信号が与えられる。ＰＷＭ制御回路４
０には、フライバックトランス１２の２次側出力電圧を
分圧して得られる電圧が入力される。この電圧と別に入
力された水平ドライブ信号とから、ＦＥＴ１６を制御す
るための制御信号がつくられる。さらに、ＦＥＴ１６と
抵抗１８との中間部が、ＰＷＭ制御回路４０内の保護回
路に接続され、回路に流れる過電流が検出される。
【０００５】この高圧発生回路１０の各部の波形が、図
２に示されている。図２において、（ａ）はＦＥＴ１６
を制御するための信号波形であり、（ｂ）は図１に示す
Ａ点の電圧波形であり、（ｃ）はフライバックトランス
１２の１次巻線の電流波形を示す。まず、ｔ0 におい
て、ＦＥＴ１６がオンになると、電源＋Ｂからフライバ
ックトランス１２の１次巻線、ダイオード１４、ＦＥＴ
１６、抵抗１８を通るルートで電流が流れる。この電流
によって、フライバックトランス１２の１次巻線に電磁
エネルギが蓄えられる。
２に示されている。図２において、（ａ）はＦＥＴ１６
を制御するための信号波形であり、（ｂ）は図１に示す
Ａ点の電圧波形であり、（ｃ）はフライバックトランス
１２の１次巻線の電流波形を示す。まず、ｔ0 におい
て、ＦＥＴ１６がオンになると、電源＋Ｂからフライバ
ックトランス１２の１次巻線、ダイオード１４、ＦＥＴ
１６、抵抗１８を通るルートで電流が流れる。この電流
によって、フライバックトランス１２の１次巻線に電磁
エネルギが蓄えられる。
【０００６】ｔ1 でＦＥＴ１６がオフになると、フライ
バックトランス１２の１次巻線から共振用コンデンサ２
２、ダイオード２６を通るルートで電流が流れ、フライ
バックトランス１２の１次巻線と共振用コンデンサ２２
とで共振が始まり、図２（ｂ）に示すように、フライバ
ックパルスが発生する。このフライバックパルスは、フ
ライバックトランス１２に蓄えられた電磁エネルギが全
て共振用コンデンサ２２の静電エネルギに変換されたと
きに最大になる。
バックトランス１２の１次巻線から共振用コンデンサ２
２、ダイオード２６を通るルートで電流が流れ、フライ
バックトランス１２の１次巻線と共振用コンデンサ２２
とで共振が始まり、図２（ｂ）に示すように、フライバ
ックパルスが発生する。このフライバックパルスは、フ
ライバックトランス１２に蓄えられた電磁エネルギが全
て共振用コンデンサ２２の静電エネルギに変換されたと
きに最大になる。
【０００７】フライバックトランス１２の１次巻線に蓄
えられた電磁エネルギが全て共振用コンデンサ２２に移
った後、ダイオード２４、共振用コンデンサ２２、フラ
イバックトランス１２の１次巻線を通るルートで逆電流
が流れ、共振用コンデンサ２２の静電エネルギがフライ
バックトランス１２の１次巻線の電磁エネルギに逆変換
される。このとき、ＦＥＴ１６の寄生容量に蓄積された
電荷は、ダイオード１４に妨げられてフライバックトラ
ンス１２の１次巻線側へ流出しない。
えられた電磁エネルギが全て共振用コンデンサ２２に移
った後、ダイオード２４、共振用コンデンサ２２、フラ
イバックトランス１２の１次巻線を通るルートで逆電流
が流れ、共振用コンデンサ２２の静電エネルギがフライ
バックトランス１２の１次巻線の電磁エネルギに逆変換
される。このとき、ＦＥＴ１６の寄生容量に蓄積された
電荷は、ダイオード１４に妨げられてフライバックトラ
ンス１２の１次巻線側へ流出しない。
【０００８】フライバックパルスが終わったｔ2 で、Ａ
点の電位が０になる。このとき、ダイオード２０がオン
となり、グランド側からフライバックトランス１２の１
次巻線に電流が流れる。この電流によりＡ点の電圧が上
昇してｔ3 で電源＋Ｂの電圧と同電位になると、ダイオ
ード２０がオフとなって電流が０になる。このとき、電
源＋Ｂから共振用コンデンサ２２に電流が流れようとす
るが、ダイオード２４，２６からなる電流阻止用クラン
プ回路により、共振用コンデンサ２２の両端の電位が電
源＋Ｂの電圧にクランプされ、フライバックトランス１
２の１次巻線側から共振用コンデンサ２２に電流が流れ
ることはない。次に、ｔ4 でＦＥＴ１６がオンになる
と、電源＋Ｂからフライバックトランス１２の１次巻線
に向かって電流が流れ、最初のｔ0 の状態に一致する。
このような動作が繰り返されることにより、回路動作が
継続される。そして、フライバックパルスがフライバッ
クトランス１２で昇圧されて、フライバックトランス１
２の２次巻線から高電圧が出力される。
点の電位が０になる。このとき、ダイオード２０がオン
となり、グランド側からフライバックトランス１２の１
次巻線に電流が流れる。この電流によりＡ点の電圧が上
昇してｔ3 で電源＋Ｂの電圧と同電位になると、ダイオ
ード２０がオフとなって電流が０になる。このとき、電
源＋Ｂから共振用コンデンサ２２に電流が流れようとす
るが、ダイオード２４，２６からなる電流阻止用クラン
プ回路により、共振用コンデンサ２２の両端の電位が電
源＋Ｂの電圧にクランプされ、フライバックトランス１
２の１次巻線側から共振用コンデンサ２２に電流が流れ
ることはない。次に、ｔ4 でＦＥＴ１６がオンになる
と、電源＋Ｂからフライバックトランス１２の１次巻線
に向かって電流が流れ、最初のｔ0 の状態に一致する。
このような動作が繰り返されることにより、回路動作が
継続される。そして、フライバックパルスがフライバッ
クトランス１２で昇圧されて、フライバックトランス１
２の２次巻線から高電圧が出力される。
【０００９】なお、電流が０になったｔ3 において、Ｆ
ＥＴ１６に存在する寄生容量などのような回路に含まれ
る容量があるため、フライバックトランス１２の１次巻
線とで共振が起こり、ｔ3 からｔ4 の間において休止振
動パルスが発生する。この休止振動パルスを抑制するた
めに、リンギングレス回路２８が用いられる。
ＥＴ１６に存在する寄生容量などのような回路に含まれ
る容量があるため、フライバックトランス１２の１次巻
線とで共振が起こり、ｔ3 からｔ4 の間において休止振
動パルスが発生する。この休止振動パルスを抑制するた
めに、リンギングレス回路２８が用いられる。
【００１０】このような高圧発生回路１０において、フ
ライバックトランス１２の１次側インダクタンスＬｐ
は、電源電圧Ｅｂ、フライバックパルスの終了時から次
のフライバックパルスの開始時までの時間をＴｓ、フラ
イバックトランス１２への入力電流をＩｐｐとしたと
き、Ｌｐ≦Ｅｂ・Ｔｓ／Ｉｐｐとなる設定条件で、Ｉｐ
ｐがＦＥＴ１６の許容電流を満足させるように設計され
る。従来、このような条件を満たした上で、フライバッ
クトランス１２の２次巻線から必要な出力電圧が得られ
るように設計されていた。
ライバックトランス１２の１次側インダクタンスＬｐ
は、電源電圧Ｅｂ、フライバックパルスの終了時から次
のフライバックパルスの開始時までの時間をＴｓ、フラ
イバックトランス１２への入力電流をＩｐｐとしたと
き、Ｌｐ≦Ｅｂ・Ｔｓ／Ｉｐｐとなる設定条件で、Ｉｐ
ｐがＦＥＴ１６の許容電流を満足させるように設計され
る。従来、このような条件を満たした上で、フライバッ
クトランス１２の２次巻線から必要な出力電圧が得られ
るように設計されていた。
【００１１】
【発明が解決しようとする課題】フライバックトランス
のコアに発生する磁束密度Ｂｍａｘは、１次巻線の巻回
数をＮ１、コアの断面積をＳとしたとき、Ｂｍａｘ＝Ｌ
ｐ・Ｉｐｐ／Ｎ１・Ｓで示される。したがって、電源＋
Ｂの電圧Ｅｂが一定のとき、Ｉｐｐを低くすることがで
きれば、コアサイズも小さくすることができ、フライバ
ックトランスを小型化することができる。また、Ｉｐｐ
を低くすることができれば、消費電力も低減することが
できる。
のコアに発生する磁束密度Ｂｍａｘは、１次巻線の巻回
数をＮ１、コアの断面積をＳとしたとき、Ｂｍａｘ＝Ｌ
ｐ・Ｉｐｐ／Ｎ１・Ｓで示される。したがって、電源＋
Ｂの電圧Ｅｂが一定のとき、Ｉｐｐを低くすることがで
きれば、コアサイズも小さくすることができ、フライバ
ックトランスを小型化することができる。また、Ｉｐｐ
を低くすることができれば、消費電力も低減することが
できる。
【００１２】それゆえに、この発明の主たる目的は、フ
ライバックトランスへの入力電流を抑えることにより、
小型で低消費電力のフライバックトランスを提供するこ
とである。
ライバックトランスへの入力電流を抑えることにより、
小型で低消費電力のフライバックトランスを提供するこ
とである。
【００１３】
【課題を解決するための手段】この発明は、ＰＷＭ制御
方式の高圧発生回路に用いられるフライバックトランス
において、積層巻された２次巻線の積層数を６層以上と
したことを特徴とする、フライバックトランスである。
このようなフライバックトランスとして、２次巻線の一
端にダイオードのカソードが接続され、ダイオードのア
ノードが接地されたものを使用することができる。ま
た、このフライバックトランスは、動作周波数が７０ｋ
Ｈｚ以上のＰＷＭ制御方式で動作する高圧発生回路に用
いられることが好ましい。さらに、フライバックトラン
スの２次巻線の巻数が２５００巻回以下であることが好
ましい。
方式の高圧発生回路に用いられるフライバックトランス
において、積層巻された２次巻線の積層数を６層以上と
したことを特徴とする、フライバックトランスである。
このようなフライバックトランスとして、２次巻線の一
端にダイオードのカソードが接続され、ダイオードのア
ノードが接地されたものを使用することができる。ま
た、このフライバックトランスは、動作周波数が７０ｋ
Ｈｚ以上のＰＷＭ制御方式で動作する高圧発生回路に用
いられることが好ましい。さらに、フライバックトラン
スの２次巻線の巻数が２５００巻回以下であることが好
ましい。
【００１４】同じ巻数であれば、積層巻された２次巻線
の積層数を増やすことにより、２次巻線の巻幅を小さく
することができ、フライバックトランスの分布容量を小
さくすることができる。フライバックトランスの分布容
量が小さくなると、それによって影響される休止振動パ
ルスの周波数が高くなり、また、フライバックパルスの
パルス幅が小さくなる。そのため、休止振動パルスを切
るタイミングをはやくすることができ、スイッチング素
子のオン時間を長くすることができる。スイッチング素
子のオン時間が長くなると、フライバックトランスの１
次巻線に流れる電流波形の傾斜を小さくすることがで
き、Ｉｐｐを小さくすることができる。２次巻線の一端
と接地部との間にダイオードが挿入されたＤ０分割方式
のフライバックトランスの場合、２次巻線の中央部付近
に交流的に接地された交流０点が生じ、交流０点の両側
において正負反対のパルスが生じる。このような交流０
点は、１次巻線と２次巻線との間の分布容量や巻線と接
地部との間の分布容量などによって決まるが、巻線の各
部と接地部との間隔によって分布容量が変わるため、巻
線の中央部よりずれた位置に交流０点が生じる。このよ
うなＤ０分割方式のフライバックトランスにおいて、２
次巻線の積層数を増やすことにより巻線の巻幅を小さく
すれば、巻線の各部と接地部との間隔の差が小さくな
り、交流０点が巻線の中央部に近づく。それにより、正
負のパルスが発生する部分の巻線の巻幅が近づき、正パ
ルスと負パルスの共振周波数が近づいて、全体として共
振ロスが小さくなる。
の積層数を増やすことにより、２次巻線の巻幅を小さく
することができ、フライバックトランスの分布容量を小
さくすることができる。フライバックトランスの分布容
量が小さくなると、それによって影響される休止振動パ
ルスの周波数が高くなり、また、フライバックパルスの
パルス幅が小さくなる。そのため、休止振動パルスを切
るタイミングをはやくすることができ、スイッチング素
子のオン時間を長くすることができる。スイッチング素
子のオン時間が長くなると、フライバックトランスの１
次巻線に流れる電流波形の傾斜を小さくすることがで
き、Ｉｐｐを小さくすることができる。２次巻線の一端
と接地部との間にダイオードが挿入されたＤ０分割方式
のフライバックトランスの場合、２次巻線の中央部付近
に交流的に接地された交流０点が生じ、交流０点の両側
において正負反対のパルスが生じる。このような交流０
点は、１次巻線と２次巻線との間の分布容量や巻線と接
地部との間の分布容量などによって決まるが、巻線の各
部と接地部との間隔によって分布容量が変わるため、巻
線の中央部よりずれた位置に交流０点が生じる。このよ
うなＤ０分割方式のフライバックトランスにおいて、２
次巻線の積層数を増やすことにより巻線の巻幅を小さく
すれば、巻線の各部と接地部との間隔の差が小さくな
り、交流０点が巻線の中央部に近づく。それにより、正
負のパルスが発生する部分の巻線の巻幅が近づき、正パ
ルスと負パルスの共振周波数が近づいて、全体として共
振ロスが小さくなる。
【００１５】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。
【００１６】
【発明の実施の形態】図１に示すような高圧発生回路１
０に用いられるフライバックトランス１２において、積
層巻の２次巻線は、通常、５層以下に設定されており、
特に積層数とフライバックトランス１２の大きさとの関
係については考慮されていなかった。そこで、発明者
は、フライバックトランスの２次巻線の積層数と大きさ
との関係について考察し、２次巻線の積層数を増やすこ
とによって、フライバックトランス１２を小型化できる
ことを見出した。次に、フライバックトランス１２の２
次巻線の積層数が５層の場合と６層の場合とを比べてみ
る。
０に用いられるフライバックトランス１２において、積
層巻の２次巻線は、通常、５層以下に設定されており、
特に積層数とフライバックトランス１２の大きさとの関
係については考慮されていなかった。そこで、発明者
は、フライバックトランスの２次巻線の積層数と大きさ
との関係について考察し、２次巻線の積層数を増やすこ
とによって、フライバックトランス１２を小型化できる
ことを見出した。次に、フライバックトランス１２の２
次巻線の積層数が５層の場合と６層の場合とを比べてみ
る。
【００１７】図２に示す電圧波形において、フライバッ
クパルスが０に戻るまでの帰線期間をＴr 、ダイオード
２２のオン時間をＴD 、ダイオード２２がオフになって
からＦＥＴ１６がオンになるまでの時間をＴOFF 、ＦＥ
Ｔ１６のオン時間をＴONとし、ＴH ＝Ｔr ＋ＴD ＋Ｔ
OFF ＋ＴONとしたとき、Ｉｐｐ＝Ｅｂ（ＴD ＋ＴOFF ＋
ＴON）／Ｌｐとなる条件が最大制御限界となりうる。こ
のとき、電源＋Ｂの電圧Ｅｂが一定の条件下において、
Ｌｐの値はＬｐ＜Ｅｂ（ＴD ＋ＴOFF ＋ＴON）／Ｉｐｐ
となるように設定されるが、休止振動パルスの周波数
は、フライバックトランス１２の分布容量などによって
決定される。
クパルスが０に戻るまでの帰線期間をＴr 、ダイオード
２２のオン時間をＴD 、ダイオード２２がオフになって
からＦＥＴ１６がオンになるまでの時間をＴOFF 、ＦＥ
Ｔ１６のオン時間をＴONとし、ＴH ＝Ｔr ＋ＴD ＋Ｔ
OFF ＋ＴONとしたとき、Ｉｐｐ＝Ｅｂ（ＴD ＋ＴOFF ＋
ＴON）／Ｌｐとなる条件が最大制御限界となりうる。こ
のとき、電源＋Ｂの電圧Ｅｂが一定の条件下において、
Ｌｐの値はＬｐ＜Ｅｂ（ＴD ＋ＴOFF ＋ＴON）／Ｉｐｐ
となるように設定されるが、休止振動パルスの周波数
は、フライバックトランス１２の分布容量などによって
決定される。
【００１８】フライバックトランス１２の２次巻線の積
層数が５層のとき、休止振動パルスの周波数ｆ5 におい
て、ＴONの始点を振動波形のあるポイントに設定してＬ
ｐの値を決めたとき、Ｉｐｐの高さは、Ｉｐｐ＝Ｅｂ・
ＴON／Ｌｐで表される。ここで、ＴONの始点は、その等
価回路上の振動の条件のばらつきを考慮し、たとえば、
およそ一山分の考慮をして決定される。そして、フライ
バックトランス１２の２次巻線の巻数が同じであれば、
２次巻線の積層数を６層とした場合、巻線幅は５層の場
合よりも小さくなって、フライバックトランス１２の分
布容量が小さくなる。そのため、６層のときの休止振動
パルスの周波数ｆ6 は、５層のときの周波数ｆ5 より高
くなる。
層数が５層のとき、休止振動パルスの周波数ｆ5 におい
て、ＴONの始点を振動波形のあるポイントに設定してＬ
ｐの値を決めたとき、Ｉｐｐの高さは、Ｉｐｐ＝Ｅｂ・
ＴON／Ｌｐで表される。ここで、ＴONの始点は、その等
価回路上の振動の条件のばらつきを考慮し、たとえば、
およそ一山分の考慮をして決定される。そして、フライ
バックトランス１２の２次巻線の巻数が同じであれば、
２次巻線の積層数を６層とした場合、巻線幅は５層の場
合よりも小さくなって、フライバックトランス１２の分
布容量が小さくなる。そのため、６層のときの休止振動
パルスの周波数ｆ6 は、５層のときの周波数ｆ5 より高
くなる。
【００１９】５層のときのＴONの始点と同じポイントと
なるよすに、６層のときのＴONの始点を設定すると、６
層のときの休止振動パルスの周波数ｆ6 が５層のときの
周波数ｆ5 より高いため、ＴONの始点がはやくなる。こ
のように、ＴONの始点をはやくするために、Ｌｐが大き
くなるように調整されるが、図３に示すように、電流波
形の傾斜Ｅｂ／Ｌｐが小さくなり、Ｉｐｐの値も小さく
なる。
なるよすに、６層のときのＴONの始点を設定すると、６
層のときの休止振動パルスの周波数ｆ6 が５層のときの
周波数ｆ5 より高いため、ＴONの始点がはやくなる。こ
のように、ＴONの始点をはやくするために、Ｌｐが大き
くなるように調整されるが、図３に示すように、電流波
形の傾斜Ｅｂ／Ｌｐが小さくなり、Ｉｐｐの値も小さく
なる。
【００２０】一般的に、フライバックパルス方式の使用
コアの磁束密度Ｂｍａｘは、１次巻線の巻数をＮ１と
し、コアの断面積をＳとしたとき、Ｂｍａｘ＝Ｌｐ・Ｉ
ｐｐ／Ｎ１・Ｓで示されるが、電流Ｉｐｐを低くすれ
ば、コアサイズを小さくすることができる。したがっ
て、フライバックトランス１２全体としても、小型化を
図ることができる。また、Ｉｐｐを低くすることによっ
てロスを減らすことができ、消費電力の省力化にも貢献
することができる。このように、フライバックトランス
１２の２次巻線の積層数を６層さらには７層とすること
により、Ｉｐｐの高さを低くすることができ、フライバ
ックトランス１２の小型化および省電力化を達成するこ
とができる。特に、高圧発生回路１０の駆動周波数が高
い領域において休止振動パルスの高周波化を図ることが
でき、７０ｋＨｚ以上の高周波領域においてこのような
効果が顕著となる。
コアの磁束密度Ｂｍａｘは、１次巻線の巻数をＮ１と
し、コアの断面積をＳとしたとき、Ｂｍａｘ＝Ｌｐ・Ｉ
ｐｐ／Ｎ１・Ｓで示されるが、電流Ｉｐｐを低くすれ
ば、コアサイズを小さくすることができる。したがっ
て、フライバックトランス１２全体としても、小型化を
図ることができる。また、Ｉｐｐを低くすることによっ
てロスを減らすことができ、消費電力の省力化にも貢献
することができる。このように、フライバックトランス
１２の２次巻線の積層数を６層さらには７層とすること
により、Ｉｐｐの高さを低くすることができ、フライバ
ックトランス１２の小型化および省電力化を達成するこ
とができる。特に、高圧発生回路１０の駆動周波数が高
い領域において休止振動パルスの高周波化を図ることが
でき、７０ｋＨｚ以上の高周波領域においてこのような
効果が顕著となる。
【００２１】また、フライバックパルスのパルス幅Ｔr
は、共振用コンデンサ２２の容量、フライバックトラン
ス１２の１次側インダクタンス、フライバックトランス
１２の分布容量などによって決定される。そして、フラ
イバックトランス１２の２次巻線の積層数が５層の場合
に比べて、６層の場合においては、分布容量の低下によ
り、フライバックパルスのパルス幅Ｔr が小さくなる。
それにともなって、図４に示すように、休止振動パルス
の始期もはやくなる。したがって、５層の場合と同じポ
イントでＦＥＴ１６がオンとなるようにＬｐを調整する
ことにより、電流波形の傾斜を小さくしてＩｐｐの高さ
を低くすることができる。それにより、フライバックト
ランス１２の小型化および省電力化を図ることができ
る。このように、フライバックトランス１２の２次巻線
を増やすことによって、休止振動パルスの高周波化およ
びフライバックパルスのパルス幅の短縮により、Ｉｐｐ
を低くすることができ、小型化および省電力化を達成す
ることができる。
は、共振用コンデンサ２２の容量、フライバックトラン
ス１２の１次側インダクタンス、フライバックトランス
１２の分布容量などによって決定される。そして、フラ
イバックトランス１２の２次巻線の積層数が５層の場合
に比べて、６層の場合においては、分布容量の低下によ
り、フライバックパルスのパルス幅Ｔr が小さくなる。
それにともなって、図４に示すように、休止振動パルス
の始期もはやくなる。したがって、５層の場合と同じポ
イントでＦＥＴ１６がオンとなるようにＬｐを調整する
ことにより、電流波形の傾斜を小さくしてＩｐｐの高さ
を低くすることができる。それにより、フライバックト
ランス１２の小型化および省電力化を図ることができ
る。このように、フライバックトランス１２の２次巻線
を増やすことによって、休止振動パルスの高周波化およ
びフライバックパルスのパルス幅の短縮により、Ｉｐｐ
を低くすることができ、小型化および省電力化を達成す
ることができる。
【００２２】また、図５に示すように、フライバックト
ランス１２の２次巻線の一端にダイオード５０のカソー
ドが接続され、ダイオード５０のアノードが接地された
Ｄ０ダイオード方式の場合、２次巻線の一端と接地部と
の間においては交流的に絶縁されており、図５に示すよ
うに、１次巻線と２次巻線との間の分布容量は各部で均
一となる。そのため、図６に示すように、２次巻線の両
端に同一容量を接続した集中定数回路と考えることがで
き、２次巻線の中央部が交流的に接地された交流０点と
なる。それにより、２次巻線の両端に、正負のパルスが
発生する。
ランス１２の２次巻線の一端にダイオード５０のカソー
ドが接続され、ダイオード５０のアノードが接地された
Ｄ０ダイオード方式の場合、２次巻線の一端と接地部と
の間においては交流的に絶縁されており、図５に示すよ
うに、１次巻線と２次巻線との間の分布容量は各部で均
一となる。そのため、図６に示すように、２次巻線の両
端に同一容量を接続した集中定数回路と考えることがで
き、２次巻線の中央部が交流的に接地された交流０点と
なる。それにより、２次巻線の両端に、正負のパルスが
発生する。
【００２３】このようなフライバックトランス１２で
は、２次巻線の中央部がグランドとなり、１個の巻線が
中央を境として、上下２個の巻線になると考えることが
できる。つまり、巻数が半分となり、分布容量も減少す
るので、共振周波数が高くなる。
は、２次巻線の中央部がグランドとなり、１個の巻線が
中央を境として、上下２個の巻線になると考えることが
できる。つまり、巻数が半分となり、分布容量も減少す
るので、共振周波数が高くなる。
【００２４】このように、Ｄ０ダイオード方式のフライ
バックトランス１２においては、１次巻線と２次巻線と
の間の分布容量は各部で均一であるが、フライバックト
ランス１２を実装したときに、巻線の各部と接地面との
間の間隔が異なる。そのため、巻線の各部と接地面との
間の分布容量が異なり、実際には、２次巻線の中央部が
交流０点とはならない。つまり、図７に示すように、フ
ライバックトランス１２の取り付け面から巻線部の上端
までの距離Ｘ１、取り付け面から巻線部の下端までの距
離Ｘ２および巻き幅Ｙ１によって交流０点が決まり、巻
幅の中央部よりＺ１だけ上方に交流０点が形成される。
バックトランス１２においては、１次巻線と２次巻線と
の間の分布容量は各部で均一であるが、フライバックト
ランス１２を実装したときに、巻線の各部と接地面との
間の間隔が異なる。そのため、巻線の各部と接地面との
間の分布容量が異なり、実際には、２次巻線の中央部が
交流０点とはならない。つまり、図７に示すように、フ
ライバックトランス１２の取り付け面から巻線部の上端
までの距離Ｘ１、取り付け面から巻線部の下端までの距
離Ｘ２および巻き幅Ｙ１によって交流０点が決まり、巻
幅の中央部よりＺ１だけ上方に交流０点が形成される。
【００２５】巻線部の中央部からＺ１のずれがある場
合、たとえば図７に示す正パルス部分は巻幅が多いた
め、共振振動波形の周波数が低く、負パルス部分は巻幅
が少ないため、共振振動波形の周波数が高い。これらの
Ｘ１，Ｘ２，Ｙ１，Ｚ１などの幾何学的数値によって決
定される総合的な共振ロスについては、中心からのずれ
が大きいほど共振ロスも大きくなる。
合、たとえば図７に示す正パルス部分は巻幅が多いた
め、共振振動波形の周波数が低く、負パルス部分は巻幅
が少ないため、共振振動波形の周波数が高い。これらの
Ｘ１，Ｘ２，Ｙ１，Ｚ１などの幾何学的数値によって決
定される総合的な共振ロスについては、中心からのずれ
が大きいほど共振ロスも大きくなる。
【００２６】このようなフライバックトランス１２にお
いて、たとえば２次巻線を２５００巻回以下近辺で、積
層数を５層とした場合と６層とした場合とを比べると、
２次巻線の隣接する線間距離が同じであれば、６層のと
きの巻幅Ｙ２のほうが５層のときの巻幅Ｙ１よりも小さ
くなる。そのため、図８に示すように、接地面から巻線
部の上端までの距離Ｘ１も６層とした場合のほうが短く
なる。このように、機構上決定したＸ１，Ｘ２，Ｙ２お
よび１次−２次間の各々の発生電圧などの幾何学的数値
によって決定される交流０点のずれＺ２は、巻幅の縮小
と巻線部高さの縮小により小さくなり、交流０点は巻線
部の中央部に近づく。その結果、正パルス部分と負パル
ス部分の巻幅の差が小さくなり、正パルスの共振周波数
と負パルスの共振周波数の差も小さくなる。それによ
り、正負パルスのチューニング設計がしやすくなり、フ
ライバックトランス１２全体として、共振ロスを少なく
し、電力効率を改善することができる。このような効果
は、駆動周波数が高くなれば、なお顕著にあらわれる。
いて、たとえば２次巻線を２５００巻回以下近辺で、積
層数を５層とした場合と６層とした場合とを比べると、
２次巻線の隣接する線間距離が同じであれば、６層のと
きの巻幅Ｙ２のほうが５層のときの巻幅Ｙ１よりも小さ
くなる。そのため、図８に示すように、接地面から巻線
部の上端までの距離Ｘ１も６層とした場合のほうが短く
なる。このように、機構上決定したＸ１，Ｘ２，Ｙ２お
よび１次−２次間の各々の発生電圧などの幾何学的数値
によって決定される交流０点のずれＺ２は、巻幅の縮小
と巻線部高さの縮小により小さくなり、交流０点は巻線
部の中央部に近づく。その結果、正パルス部分と負パル
ス部分の巻幅の差が小さくなり、正パルスの共振周波数
と負パルスの共振周波数の差も小さくなる。それによ
り、正負パルスのチューニング設計がしやすくなり、フ
ライバックトランス１２全体として、共振ロスを少なく
し、電力効率を改善することができる。このような効果
は、駆動周波数が高くなれば、なお顕著にあらわれる。
【００２７】さらに、２次巻線の積層数を増やすことに
よって、分布容量を低減することができ、休止振動パル
スを高周波化することができるとともに、フライバック
パルスのパルス幅を小さくすることができる。それによ
り、ＦＥＴ１６のＴONの始点をはやくすることができ、
フライバックトランス１２の小型化および省電力化を図
ることができる。
よって、分布容量を低減することができ、休止振動パル
スを高周波化することができるとともに、フライバック
パルスのパルス幅を小さくすることができる。それによ
り、ＦＥＴ１６のＴONの始点をはやくすることができ、
フライバックトランス１２の小型化および省電力化を図
ることができる。
【００２８】このように、フライバックトランス１２の
２次巻線の積層数を増やすことにより、小型化および省
電力化を図ることができ、またＤ０ダイオード方式で
は、交流０点を巻線部の中央部に近づけることにより小
型化および省電力化を達成することができる。
２次巻線の積層数を増やすことにより、小型化および省
電力化を図ることができ、またＤ０ダイオード方式で
は、交流０点を巻線部の中央部に近づけることにより小
型化および省電力化を達成することができる。
【００２９】
【発明の効果】この発明によれば、フライバックトラン
スの２次巻線の積層数を増やすことにより、分布容量の
低減やＤ０ダイオード方式の交流０点の改善により、小
型化および省電力化を図ることができる。
スの２次巻線の積層数を増やすことにより、分布容量の
低減やＤ０ダイオード方式の交流０点の改善により、小
型化および省電力化を図ることができる。
【図１】この発明の背景となるフライバックトランスを
含む高圧発生回路の例を示す回路図である。
含む高圧発生回路の例を示す回路図である。
【図２】（ａ）はＦＥＴを制御するための制御信号を示
す波形図であり、（ｂ）は図１のＡ点の電圧を示す波形
図であり、（ｃ）はフライバックトランスの１次巻線に
流れる電流を示す波形図である。
す波形図であり、（ｂ）は図１のＡ点の電圧を示す波形
図であり、（ｃ）はフライバックトランスの１次巻線に
流れる電流を示す波形図である。
【図３】休止振動パルスの周波数が高くなったときのＴ
ＯＮの始点と電流との関係を示す波形図である。
ＯＮの始点と電流との関係を示す波形図である。
【図４】フライバックパルスのパルス幅が小さくなった
ときのＴＯＮの始点と電流との関係を示す波形図であ
る。
ときのＴＯＮの始点と電流との関係を示す波形図であ
る。
【図５】Ｄ０ダイオード方式を採用したフライバックト
ランスの２次巻線を示す図解図である。
ランスの２次巻線を示す図解図である。
【図６】図５に示す２次巻線の等価回路図である。
【図７】Ｄ０ダイオード方式を採用したフライバックト
ランスの巻線の位置関係を示すために半分に切断したフ
ライバックトランスの一方側を示す図解図である。
ランスの巻線の位置関係を示すために半分に切断したフ
ライバックトランスの一方側を示す図解図である。
【図８】Ｄ０ダイオード方式を採用したフライバックト
ランスの２次巻線の積層数を増やしたときの巻線の位置
関係を示すために半分に切断したフライバックトランス
の一方側を示す図解図である。
ランスの２次巻線の積層数を増やしたときの巻線の位置
関係を示すために半分に切断したフライバックトランス
の一方側を示す図解図である。
１０ 高圧発生回路 １２ フライバックトランス １６ ＦＥＴ ２２ 共振用コンデンサ ２８ リンギングレス回路 ４０ ＰＷＭ制御回路 ５０ ダイオード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 3/195 (72)発明者 大村 大 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 永井 唯夫 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 北本 雅彦 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 梅元 剛 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5C068 AA01 AA06 CB01 CB04 KA02 5E070 FB02 FD04 FE04 5H730 AA14 AA15 AS04 AS15 BB43 BB57 BB72 DD04 EE02 EE07 FD01 FG05
Claims (4)
- 【請求項１】 ＰＷＭ制御方式の高圧発生回路に用いら
れるフライバックトランスにおいて、 積層巻された２次巻線の積層数を６層以上としたことを
特徴とする、フライバックトランス。 - 【請求項２】 前記２次巻線の一端にダイオードのカソ
ードが接続され、前記ダイオードのアノードが接地され
た、請求項１に記載のフライバックトランス。 - 【請求項３】 動作周波数が７０ｋＨｚ以上のＰＷＭ制
御方式で動作する前記高圧発生回路に用いられる、請求
項１または請求項２に記載のフライバックトランス。 - 【請求項４】 前記２次巻線の巻数が２５００巻回以下
である、請求項１ないし請求項３のいずれかに記載のフ
ライバックトランス。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262842A JP2002075764A (ja) | 2000-08-31 | 2000-08-31 | フライバックトランス |
| TW090118723A TW552768B (en) | 2000-08-31 | 2001-08-01 | Flyback transformer |
| US09/928,823 US6674356B2 (en) | 2000-08-31 | 2001-08-13 | Flyback transformer |
| CNB011312580A CN1178235C (zh) | 2000-08-31 | 2001-08-31 | 回扫变压器 |
| KR10-2001-0053355A KR100451022B1 (ko) | 2000-08-31 | 2001-08-31 | 플라이백 변압기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000262842A JP2002075764A (ja) | 2000-08-31 | 2000-08-31 | フライバックトランス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002075764A true JP2002075764A (ja) | 2002-03-15 |
Family
ID=18750462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000262842A Pending JP2002075764A (ja) | 2000-08-31 | 2000-08-31 | フライバックトランス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6674356B2 (ja) |
| JP (1) | JP2002075764A (ja) |
| KR (1) | KR100451022B1 (ja) |
| CN (1) | CN1178235C (ja) |
| TW (1) | TW552768B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6132280B2 (ja) * | 2012-12-14 | 2017-05-24 | Ｎｌｔテクノロジー株式会社 | Ｄｃ／ｄｃコンバータ及びそれを搭載した表示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3700959A (en) * | 1969-09-30 | 1972-10-24 | Denki Onkyo Co Ltd | Horizontal deflection circuits for television receivers |
| JPS61110409A (ja) * | 1984-11-05 | 1986-05-28 | Matsushita Electric Ind Co Ltd | フライバツクトランス |
| JPS62239867A (ja) * | 1986-04-10 | 1987-10-20 | Sony Corp | 積層巻フライバツクトランス |
| US4823248A (en) * | 1987-04-07 | 1989-04-18 | Murata Manufacturing Co., Ltd. | High voltage generator |
| JP2809923B2 (ja) * | 1992-02-17 | 1998-10-15 | 三菱電機株式会社 | フライバックトランス |
| US5317155A (en) * | 1992-12-29 | 1994-05-31 | The Electrogesic Corporation | Corona discharge apparatus |
| JP2600058Y2 (ja) * | 1993-09-13 | 1999-09-27 | 株式会社村田製作所 | フライバックトランス |
| JPH0897061A (ja) * | 1994-09-28 | 1996-04-12 | Matsushita Electric Ind Co Ltd | フライバックトランス装置 |
| JPH08138958A (ja) * | 1994-11-07 | 1996-05-31 | Matsushita Electric Ind Co Ltd | フライバックトランス |
| JPH08316072A (ja) * | 1995-05-24 | 1996-11-29 | Matsushita Electric Ind Co Ltd | フライバックトランス |
| JP3609174B2 (ja) * | 1995-10-31 | 2005-01-12 | 株式会社日立メディアエレクトロニクス | フライバックトランス |
| DE69626863T2 (de) * | 1995-12-13 | 2003-12-24 | Michael A. V. Ward | Induktives hochenergiezündsystem mit niedriger eigeninduktivität |
| US6385056B1 (en) * | 2000-09-29 | 2002-05-07 | Jeff Gucyski | Precision switching power amplifier and uninterruptible power system |
-
2000
- 2000-08-31 JP JP2000262842A patent/JP2002075764A/ja active Pending
-
2001
- 2001-08-01 TW TW090118723A patent/TW552768B/zh not_active IP Right Cessation
- 2001-08-13 US US09/928,823 patent/US6674356B2/en not_active Expired - Fee Related
- 2001-08-31 CN CNB011312580A patent/CN1178235C/zh not_active Expired - Fee Related
- 2001-08-31 KR KR10-2001-0053355A patent/KR100451022B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1178235C (zh) | 2004-12-01 |
| CN1340831A (zh) | 2002-03-20 |
| US20020074956A1 (en) | 2002-06-20 |
| US6674356B2 (en) | 2004-01-06 |
| KR100451022B1 (ko) | 2004-10-02 |
| TW552768B (en) | 2003-09-11 |
| KR20020018615A (ko) | 2002-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7405955B2 (en) | Switching power supply unit and voltage converting method | |
| EP0415923B1 (en) | High efficiency converter | |
| KR20000035380A (ko) | 스위칭 전원 회로 | |
| US20070290784A1 (en) | Planar High Voltage Transformer Device | |
| US20010019491A1 (en) | High voltage stabilizing circuit | |
| KR100720305B1 (ko) | 스위칭 전원 회로 및 절연 컨버터 변압기 | |
| JP4446473B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US7078842B2 (en) | Electric machine with a damping device | |
| JP2860255B2 (ja) | トリム型共振タイプコンバータ | |
| US7298633B2 (en) | Switching power supply circuit | |
| JP2021168590A (ja) | 直流電圧変換回路および電源装置 | |
| JP2019146359A (ja) | スイッチング電源装置 | |
| US7095308B2 (en) | Step-up transformer | |
| JP2674107B2 (ja) | 高圧トランス | |
| JP2002075764A (ja) | フライバックトランス | |
| JP2003234220A (ja) | スイッチングトランスとスイッチング電源 | |
| JP4432491B2 (ja) | スイッチング電源装置 | |
| JP2005277088A (ja) | 横型トランス | |
| JP2005192367A (ja) | スイッチング電源装置 | |
| JPH08168244A (ja) | スイッチング電源装置 | |
| US6934165B2 (en) | Loosely coupled parallel resonant converter | |
| JP2000125560A (ja) | スイッチング電源装置 | |
| JP3475953B2 (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| JP2515640B2 (ja) | スイッチング電源回路 | |
| JP3475923B2 (ja) | 高圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |