JP2002064295A - シールド装置及びシールド装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 小型で背が低く、製造プロセスが安価なモジ
ュール部品のシールド装置を提供すること。 【解決手段】 電子回路板上に電子部品を実装し、シー
ルドケースで電子部品を覆うモジュール部品のシールド
装置において、シールドケースの両端に形成された位置
決め用突起と、電子回路板の位置決め用突起に対応した
位置に形成され、位置決め用突起が挿入される切り欠き
と、電子回路板上に設けられ、シールドケースを電子回
路板上に表面実装するためのシールドケースはんだ付け
用のパッドと、を備えたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電子部品をシー
ルドするシールド装置に関するものである。

【０００２】

【従来の技術】従来例１．図１１は従来のモジュール部
品のシールド装置を示す斜視図、図１２は図１１のＤ−
Ｄ線断面図である。図において、１は電子回路板、２は
この電子回路板１に実装される電子部品、３は電子部品
２全体を覆うようなシールドケース、１ｄはシールドケ
ース３をはんだ付けするための半円状のスルーホール、
１ｅはモジュールの外部電極、３ｄはシールドケース３
のはんだ付け用突起部である。

【０００３】図１１の例では、シールドケース３の両端
に設けられたはんだ付用突起部３ｄを電子回路板１に設
けた半円状のスルーホール１ｄにはんだ付けすることで
シールド装置として機能する。

【０００４】従来例２．図１３は他の従来のモジュール
部品のシールド装置を示す斜視図、図１４は図１３のＥ
−Ｅ線断面図である。図において、１は電子回路板、２
はこの電子回路板１に実装される電子部品、３は電子部
品２全体を覆うようなシールドケース、１ｂは電子回路
板１上にシールドケース３をはんだ付けするためのパッ
ド、１ｅはモジュールの外部電極である。

【０００５】図１３に示すように、シールドケース３の
両端に突起部を設けず、シールドケース３を直接電子回
路板１上に設けられたパッド１ｂにはんだ付けすること
でシールド装置として機能するものも使われている。

【０００６】従来例３．図１５はさらに他の従来のモジ
ュール部品のシールド装置を示す斜視図、図１６は図１
５のＦ−Ｆ線断面図である。図において、１は電子回路
板、２はこの電子回路板１に実装される電子部品、３は
電子部品２を覆う複数個設けられたシールドケース、１
ｅはモジュールの外部電極である。

【０００７】図１５に示すように、シールドケース３を
複数個使用し、それぞれを電子回路板１にはんだ付けす
ることで、モジュール内の回路ブロック間をシールドす
るシールド装置として機能するものも使われている。

【０００８】

【発明が解決しようとする課題】従来のモジュール部品
のシールド装置は、以上のように構成されているので、
以下に示すような問題点があった。 （１）従来例１のモジュール部品のシールド装置では、
電子回路板１に半円状のスルーホール１ｄを設けるため
にスルーホール１ｄを分割する必要があるため、電子回
路板１製造コストの上昇が発生する問題点があった。ま
た、シールドケース３の突起部３ｄを電子回路板１には
んだ付けするために電子回路板１上の電子部品２をはん
だ付けした後、別にシールドケース３を取付け、手はん
だ付け，もしくはクリームはんだを半円状のスルーホー
ル１ｄに供給しリフローはんだ付けするなどのはんだ付
け工程が必要であり、製造工程が複雑となることによる
製造コスト上昇、並びにモジュール内に実装される電子
部品２に熱ストレスが多く加わることによる信頼性の低
下、もしくは耐熱性向上のため部品コストが上昇するな
どの問題点があった。

【０００９】（２）従来例２のモジュール部品のシール
ド装置では、電子回路板１に対してシールドケース３の
位置決めができないため、シールドケース３の位置ずれ
を考慮して電子回路板１上の電子部品２との間隔を広く
設ける必要があるため、モジュールが大型化する欠点が
あった。また、電子回路板１上に実装される電子部品２
とシールドケース３は、接することなく実装する必要が
あるため、モジュールの高さは、電子回路板１に実装さ
れる電子部品２の最大高さより高くなってしまう問題点
があった。

【００１０】（３）従来例３のモジュール部品のシール
ド装置では、モジュール内の回路ブロック間をシールド
する場合、シールドケース３が複数個必要となり、製造
工程が複雑となることによる製造コスト上昇，並びに部
品コストが上昇する問題点があった。また、それぞれの
シールドケース３間，およびシールドケース３と電子部
品２が接しないよう空間を設ける必要があり、モジュー
ルが大型化するなどの問題点があった。

【００１１】この発明は、上記のような問題点を解決す
るためになされたもので、小型で背が低く、製造プロセ
スが安価なモジュール部品のシールド装置を提供するこ
とを目的とする。

【００１２】

【課題を解決するための手段】この発明に係るシールド
装置は、電子回路板上に電子部品を実装し、シールドケ
ースで電子部品を覆うモジュール部品のシールド装置に
おいて、シールドケースの両端に形成された位置決め用
突起と、電子回路板の位置決め用突起に対応した位置に
形成され、位置決め用突起が挿入される切り欠きと、電
子回路板上に設けられ、シールドケースを電子回路板上
に表面実装するためのシールドケースはんだ付け用のパ
ッドと、を備えたものである。

【００１３】また、電子回路板上に電子部品を実装し、
シールドケースで電子部品を覆うモジュール部品のシー
ルド装置において、電子回路板上に実装されている背の
高い電子部品に対応したシールドケース上面の一部を切
り欠いて開口部を設け、この開口部に背の高い電子部品
の上部が挿入されるものである。

【００１４】また、シールドケースの高さは、電子回路
板に実装後、背の高い電子部品と同じ高さになるように
構成したものである。

【００１５】また、背の高い電子部品とシールドケース
の開口部との間の隙間を、シールド効果を保つことが可
能な１／１００波長の隙間以下になるようにしたもので
ある。

【００１６】また、電子回路板上に電子部品を実装し、
シールドケースで電子部品を覆うモジュール部品のシー
ルド装置において、回路ブロック間に設けられたパッド
と、この回路ブロック間に設けられたパッドに導電性物
質を接合することによりモジュール内に形成されたシー
ルド壁と、を備えたものである。

【００１７】また、シールド壁を、はんだの壁で構成し
たものである。

【００１８】また、シールド壁を、導電性ブロックで構
成したものである。

【００１９】また、電子回路板上に電子部品を実装し、
シールドケースで電子部品を覆うモジュール部品のシー
ルド装置において、回路ブロック間に設けられたパッド
と、この回路ブロック間に設けられたパッドとシールド
ケースとの間に導電性物質を接合することによりモジュ
ール内に形成されたシールド壁と、を備えたものであ
る。

【００２０】また、電子回路板上に電子部品を実装し、
シールドケースで電子部品を覆うモジュール部品のシー
ルド装置において、回路ブロック間に対応するシールド
ケース上面の一部を切り起こして電子回路板側に折り曲
げた折り曲げ部を設け、回路ブロック間及びモジュール
の外部に対してシールドするものである。

【００２１】また、折り曲げ部を複数個設けたものであ
る。

【００２２】この発明に係るシールド装置の製造方法
は、請求項１記載のシールド装置の製造方法であって、
シールドケースを電子部品と同時に電子回路板にリフロ
ーはんだ付けするものである。

【００２３】また、請求項８記載のシールド装置の製造
方法であって、電子回路板に接合材を供給した後、電子
部品や導電性物質を搭載し、この時の導電性物質の高さ
をシールドケースに接するか、または接合材の厚みだけ
低くし、続いて予め接合材を供給したシールドケースを
搭載し、リフローはんだ付けすることによって電子回路
板とシールドケース間にシールド壁を設けるものであ
る。

【００２４】

【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図面を参照して説明する。図１、２は実
施の形態１を示す図で、図１（ａ）はモジュールの組立
過程を示す斜視図、図１（ｂ）はモジュールの完成形態
を示す斜視図、図２は図１のＡ−Ａ線断面図である。図
１において、１は電子回路板、１ａは電子回路板１に設
けられた切り欠き、１ｂはシールドケースはんだ付け用
のパッド、１ｅはモジュールの外部電極である。２は電
子回路板１上に実装された電子部品、３はシールドケー
ス、３ａはシールドケース３の両端に設けられた位置決
め用突起である。

【００２５】電子回路板１に電子部品２を搭載後、シー
ルドケース３の位置決め用突起３ａを電子回路板１に設
けた切り欠き１ａをガイドにして取付け、電子部品２と
共にシールドケース３を電子回路板１上のシールドケー
スはんだ付け用のパッド１ｂにはんだ付けする。

【００２６】電子回路板１に設けられた切り欠き１ａと
シールドケース３の位置決め用突起３ａとの寸法差は、
切り欠き１ａ加工の精度とシールドケース３の加工精度
で決まる。例えば、位置決め用突起３ａの寸法を３±
０．１ｍｍ、切り欠き１ａの加工精度を±０．１ｍｍと
した場合、切り欠き１ａ寸法を位置決め用突起３ａの最
大寸法である３．１ｍｍ ＋０．２／−０ｍｍに設定す
る。

【００２７】この場合、シールドケース３の最大ずれ量
は、切り欠き１ａが最大で位置決め用突起３ａが最小の
場合であり、（３．３−２．９）／２＝０．２ｍｍとな
る。シールドケース３両端に設けられた位置決め用突起
３ａが電子回路板１に設けられた切り欠き１ａによって
位置決めされるため、シールドケース３をリフローはん
だ付け等で取付ける際、電子回路板１に対して高い位置
精度で取付けることが可能となり、シールドケース３の
位置がずれることによる電子部品２との接触による不具
合が発生しない。

【００２８】これによって電子回路板１に対してシール
ドケース３の取付け位置を制御することが可能となるた
め、シールドケース３と電子部品２の距離が短くなるよ
う配置することが可能となり、モジュール自体の大きさ
を小さくすることが可能となる。

【００２９】シールドケース３は、表面実装として電子
回路板１にはんだ付けすることが可能であり、シールド
ケース３を電子部品２と同時にリフローはんだ付けする
ことでシールドケース３を取り付けるために別のはんだ
付け工程を設ける必要がなくなり、安価なプロセスで実
装可能となる。

【００３０】また、電子部品２に対してリフロー１回の
熱ストレスに抑えることが可能となり、信頼性の向上、
もしくは安価な電子部品２の採用が可能となる。

【００３１】また、電子回路板１の切り欠き１ａは、ス
ルーホールめっきを施したものでなく、通常の外形加工
したものでよいため、電子回路板１の外形加工が容易と
なり、安価な電子回路板１を入手可能である。

【００３２】実施の形態２．以下、この発明の実施の形
態２を図面を参照して説明する。図３、４は実施の形態
２を示す図で、図３（ａ）はモジュールの組立過程を示
す斜視図、図３（ｂ）はモジュールの完成形態を示す斜
視図、図４は図３のＢ−Ｂ線断面図である。図におい
て、２ａは背の高い電子部品、３ｂは背の高い電子部品
２ａの位置に設けられたシールドケース３の開口部であ
る。シールドケース３の高さは、電子回路板１に実装
後、背の高い電子部品２ａと同じ高さとなるよう設定さ
れている。

【００３３】一般にシールド効果は、１／１００波長の
隙間があっても保たれることが知られている。本実施の
形態では、部品外形寸法公差と実装時の位置ずれを考慮
し、シールド効果を保つことが可能な隙間を背の高い電
子部品２ａとシールドケース３の開口部３ｂの間に設け
ることによってモジュールの高さを低く抑えることを可
能とした。

【００３４】例えば、背の高い電子部品２ａの高さを
１．２ｍｍ，外形を５±０．１ｍｍとし、電子回路板１
上の実装位置精度を±０．１ｍｍ，電子回路板１の厚み
を０．６ｍｍとし、シールドケース３の加工精度を±
０．１ｍｍとすると、本実施の形態を用いれば電子回路
板２の厚みと背の高い電子部品２ａの高さ１．２ｍｍを
加えた１．８ｍｍにモジュール高さを抑えることが可能
となる。

【００３５】この場合のシールドケース３の開口部３ｂ
寸法は、背の高い電子部品２ａの最大外形寸法である
５．１ｍｍに実装位置ずれ範囲である０．２ｍｍを加え
た５．３ｍｍが最小寸法となるよう、５．３ｍｍ＋０．
２／−０ｍｍに設定する。

【００３６】背の高い電子部品２ａとシールドケース３
の開口部３ｂの最大隙間は、背の高い電子部品２ａが最
小の４．９ｍｍ，シールドケース３の開口部３ｂ寸法が
最大の５．５ｍｍ、実装位置ずれが最大の０．１ｍｍの
場合であり、この時の隙間は、実装位置ずれがない場合
の隙間（５．５−４．９）／２＝０．３ｍｍに最大実装
ずれ量０．１ｍｍを加えた０．４ｍｍとなる。

【００３７】シールド効果は、最大隙間が０．４ｍｍで
あることから、この１００倍の波長以上をシールドする
ことが可能である。 シールド周波数＝定数（光の速度）／（波長ｘ１００） ＝３×１０８／（０．４×１０−３×１００） ＝７．５×１０９ヘルツ＝７．５ギガヘルツ となり、７．５ギガヘルツ以下の周波数をシールドする
ことが可能である。

【００３８】実施の形態３．以下、この発明の実施の形
態３を図面を参照して説明する。図５は実施の形態３を
示す図で、モジュール部品の断面図である。図におい
て、４は導電性壁を構成するはんだの壁、１ｃは電子回
路板１の回路ブロック間に設けられたパッドで、シール
ドをしたい回路ブロック間に設けられている。

【００３９】電子部品２を電子回路板１に接合するため
のクリームはんだ等を供給する際、回路ブロック間に設
けられたパッド１ｃにクリームはんだ等導電性物質を印
刷，もしくはディスペンス等によって供給後、電子回路
板１に搭載された電子部品２と共にリフローはんだ付け
することではんだの壁４を形成する。

【００４０】この時、はんだの壁４とシールドケース３
との隙間をシールド効果が得られる１／１００波長以下
となるようにすることでシールド効果を得るものであ
る。

【００４１】この実施の形態によれば一つのモジュール
内の回路ブロック毎にシールドを得たい場合に、複数の
シールドケース３を実装することがなくシールド効果を
得ることが可能となり、部品コスト低減、およびモジュ
ールの小型化，製造方法の単純化による工数低減を実現
することが可能である。

【００４２】実施の形態４．以下、この発明の実施の形
態４を図面を参照して説明する。図６は実施の形態４を
示す図で、モジュール部品の断面図である。実施形態３
ではクリームはんだ等の導電性物質を供給してはんだの
壁４で導電性壁を形成したが、シールドする周波数が高
いなど導電性壁とシールドケース３の間隔を狭くする必
要がある場合には、図６に示すように、クリームはんだ
等の導電性物質を印刷，ディスペンスなどで供給後、導
電性物質としてはんだボール４ａを搭載し、電子回路板
１に搭載された電子部品２と共にリフローはんだ付けす
ることで導電性壁を形成してもよい。導電性物質は、金
属ボール，金属ブロック等なんでもよい。

【００４３】この場合、シールド可能な周波数が高くて
も導電性壁とシールドケース３との隙間をシールド効果
が得られる１／１００波長以下することが可能である。

【００４４】実施の形態５．以下、この発明の実施の形
態５を図面を参照して説明する。図７は実施の形態５を
示す図で、モジュール部品の断面図である。実施形態４
では、電子回路板１にはんだボール４ａを実装する例を
示したが、図７に示すように電子回路板１とシールドケ
ース３の間に導電性物質による導電性壁を設けてもよ
い。

【００４５】この場合の製造方法の一例を示す。電子回
路板１にクリームはんだなどの接合材を印刷，ディスペ
ンスなどで供給した後、電子部品２やはんだボール４ａ
を搭載する。この時のはんだボール４ａの高さをシール
ドケース３に接するか、接合材の厚みだけ低い物にして
おく。続いて予めフラックス，クリームはんだ等の接合
材を供給したシールドケース３を搭載し、リフローはん
だ付けすることによって電子回路板１とシールドケース
３間にはんだボール４ａによるシールド壁を設けること
ができ、回路ブロック間をシールドすることが可能とな
る。

【００４６】本実施形態においても、上記実施形態４と
同様の効果を得ることができる。

【００４７】実施の形態６．図８〜１０は実施の形態６
を示す図で、図８（ａ）はモジュールの組立過程を示す
斜視図、図８（ｂ）はモジュールの完成形態を示す斜視
図、図９は図８のＣ−Ｃ線断面図、図１０はモジュール
の完成形態の変形例を示す斜視図である。図において、
３ｃはシールドケース３の一部を電子部品２側に折り曲
げた状態を示しており、その幅はシールドする１／１０
０波長以下の幅としている。また、折り曲げ部３ｃと電
子回路板１の隙間は、シールドする１／１００波長以下
の幅としている。

【００４８】電子回路板１に電子部品２を搭載後、シー
ルドケース３を取付け、電子部品２とともにシールドケ
ース３を電子回路板１上のシールドケースはんだ付け用
のパッド１ｂにはんだ付けする。尚、シールドケース３
の折り曲げは、図１０に示すように複数に分けてもよ
い。

【００４９】この構造によって回路ブロック間，および
モジュールの外部に対してシールド効果を得ることが可
能となる。

【００５０】本実施の形態によれば、一つのモジュール
内の回路ブロック毎にシールドを得たい場合に複数のシ
ールドケース３を実装することがなくシールド効果を得
ることが可能となり、部品コストの低減、並びにモジュ
ールの小型化，製造方法の単純化による工数低減を実現
することが可能である。

【００５１】

【発明の効果】この発明に係るシールド装置は、シール
ドケースの両端に形成された位置決め用突起と、電子回
路板の位置決め用突起に対応した位置に形成され、位置
決め用突起が挿入される切り欠きと、電子回路板上に設
けられ、シールドケースを電子回路板上に表面実装する
ためのシールドケースはんだ付け用のパッドと、を備え
た構成にしたので、シールドケースを電子回路板に対し
て高い位置精度で取付けることが可能となり、シールド
ケースの位置がずれることによる電子部品との接触によ
る不具合が発生する恐れが少ない。これによってシール
ドケースと電子部品の距離が短くなるよう配置すること
が可能となり、モジュール自体の大きさを小さくするこ
とが可能となる。

【００５２】また、電子回路板上に実装されている背の
高い電子部品に対応したシールドケース上面の一部を切
り欠いて開口部を設け、この開口部に背の高い電子部品
の上部が挿入される構成にしたので、モジュールの高さ
を低く抑えることができる。

【００５３】また、背の高い電子部品とシールドケース
の開口部との間の隙間を、シールド効果を保つことが可
能な１／１００波長の隙間以下になるようにしたことに
より、シールド効果を保ちつつ、モジュールの高さを低
く抑えることができる。

【００５４】また、回路ブロック間に設けられたパッド
に導電性物質を接合することによりモジュール内に形成
されたシールド壁を備えたことにより、一つのモジュー
ル内の回路ブロック毎にシールドを得たい場合に、複数
のシールドケースを実装することがなくシールド効果を
得ることが可能となり、部品コスト低減、およびモジュ
ールの小型化，製造方法の単純化による工数低減を実現
することが可能である。

【００５５】また、シールド壁を、導電性ブロックで構
成したことにより、シールド可能な周波数が高くてもシ
ール壁とシールドケースとの隙間をシールド効果が得ら
れる１／１００波長以下することができる。

【００５６】また、回路ブロック間に設けられたパッド
とシールドケースとの間に導電性物質を接合することに
よりモジュール内に形成されたシールド壁を備えたこと
により、一つのモジュール内の回路ブロック毎にシール
ドを得たい場合に、複数のシールドケースを実装するこ
とがなくシールド効果を得ることが可能となり、部品コ
スト低減、およびモジュールの小型化，製造方法の単純
化による工数低減を実現することが可能である。

【００５７】また、回路ブロック間に対応するシールド
ケース上面の一部を切り起こして電子回路板側に折り曲
げた折り曲げ部を設け、回路ブロック間及びモジュール
の外部に対してシールドする構成にしたので、一つのモ
ジュール内の回路ブロック毎にシールドを得たい場合に
複数のシールドケース３を実装することがなくシールド
効果を得ることが可能となり、部品コストの低減、並び
にモジュールの小型化，製造方法の単純化による工数低
減を実現することが可能である。

【００５８】この発明に係るシールド装置の製造方法
は、請求項１記載のシールド装置の製造方法であって、
シールドケースを電子部品と同時に電子回路板にリフロ
ーはんだ付けすることにより、シールドケースを取り付
けるために別のはんだ付け工程を設ける必要がなくな
り、安価なプロセスで実装可能となる。

【００５９】また、請求項８記載のシールド装置の製造
方法であって、電子回路板に接合材を供給した後、電子
部品や導電性物質を搭載し、この時の導電性物質の高さ
をシールドケースに接するか、または接合材の厚みだけ
低くし、続いて予め接合材を供給したシールドケースを
搭載し、リフローはんだ付けすることによって電子回路
板とシールドケース間にシールド壁を設けることがで
き、回路ブロック間をシールドすることができる。

【図面の簡単な説明】

【図１】 実施形態１を示す図で、シールド装置を用い
たモジュール部品の斜視図であり、図１（ａ）はモジュ
ールの組立過程を示す斜視図、図１（ｂ）はモジュール
の完成形態を示す斜視図である。

【図２】 図１（ｂ）のＡ−Ａ線断面図である。

【図３】 実施形態２を示す図で、シールド装置を用い
たモジュール部品の外観図であり、図３（ａ）はモジュ
ールの組立過程を示す斜視図、図３（ｂ）はモジュール
の完成形態を示す斜視図である。

【図４】 図３（ｂ）のＢ−Ｂ線断面図である。

【図５】 実施形態３を示す図で、シールド装置を用い
たモジュール部品の断面図である。

【図６】 実施形態４を示す図で、シールド装置を用い
たモジュール部品の断面図である。

【図７】 実施形態５を示す図で、シールド装置を用い
たモジュール部品の断面図である。

【図８】 実施形態６を示す図で、シールド装置を用い
たモジュール部品の外観図であり、図８（ａ）はモジュ
ールの組立過程を示す斜視図、図８（ｂ）はモジュール
の完成形態を示す斜視図である。

【図９】 図８（ｂ）のＣ−Ｃ線断面図である。

【図１０】 実施形態６を示す図で、モジュールの完成
形態の変形例を示す斜視図である。

【図１１】 従来のシールド装置を用いたモジュール部
品の外観図であり、図１１（ａ）はモジュールの組立過
程を示す斜視図、図１１（ｂ）はモジュールの完成形態
を示す斜視図である。

【図１２】 図１１（ｂ）のＤ−Ｄ線断面図である。

【図１３】 他の従来のシールド装置を用いたモジュー
ル部品の外観図であり、図１３（ａ）はモジュールの組
立過程を示す斜視図、図１３（ｂ）はモジュールの完成
形態を示す斜視図である。

【図１４】 図１３（ｂ）のＥ−Ｅ線断面図である。

【図１５】 さらに他の従来のシールド装置を用いたモ
ジュール部品の外観図であり、モジュールの完成形態を
示す斜視図である。

【図１６】 図１５のＦ−Ｆ線断面図である。

【符号の説明】

１ 電子回路板、１ａ 切り欠き、１ｂ シールドケー
スはんだ付け用のパッド、１ｃ 回路ブロック間に設け
られたパッド、１ｅ モジュールの外部電極、２ 電子
部品、２ａ 背の高い電子部品、３ シールドケース、
３ａ 位置決め用突起、３ｂ 開口部、３ｃ 折り曲げ
部、４ はんだの壁、４ａ はんだボール。

Claims (12)

【特許請求の範囲】
1. 【請求項１】 電子回路板上に電子部品を実装し、シー
   ルドケースで前記電子部品を覆うモジュール部品のシー
   ルド装置において、 前記シールドケースの両端に形成された位置決め用突起
   と、 前記電子回路板の前記位置決め用突起に対応した位置に
   形成され、前記位置決め用突起が挿入される切り欠き
   と、 前記電子回路板上に設けられ、前記シールドケースを前
   記電子回路板上に表面実装するためのシールドケースは
   んだ付け用のパッドと、を備えたことを特徴とするシー
   ルド装置。
2. 【請求項２】 電子回路板上に電子部品を実装し、シー
   ルドケースで前記電子部品を覆うモジュール部品のシー
   ルド装置において、 前記電子回路板上に実装されている背の高い電子部品に
   対応した前記シールドケース上面の一部を切り欠いて開
   口部を設け、この開口部に前記背の高い電子部品の上部
   が挿入されることを特徴とするシールド装置。
3. 【請求項３】 前記シールドケースの高さは、前記電子
   回路板に実装後、前記背の高い電子部品と同じ高さにな
   るように構成したことを特徴とする請求項２記載のシー
   ルド装置。
4. 【請求項４】 前記背の高い電子部品と前記シールドケ
   ースの開口部との間の隙間を、シールド効果を保つこと
   が可能な１／１００波長の隙間以下になるようにしたこ
   とを特徴とする請求項２記載のシールド装置。
5. 【請求項５】 電子回路板上に電子部品を実装し、シー
   ルドケースで前記電子部品を覆うモジュール部品のシー
   ルド装置において、 回路ブロック間に設けられたパッドと、 この回路ブロック間に設けられたパッドに導電性物質を
   接合することによりモジュール内に形成されたシールド
   壁と、 を備えたことを特徴とするシールド装置。
6. 【請求項６】 前記シールド壁を、はんだの壁で構成し
   たことを特徴とする請求項５記載のシールド装置。
7. 【請求項７】 前記シールド壁を、導電性ブロックで構
   成したことを特徴とする請求項５記載のシールド装置。
8. 【請求項８】 電子回路板上に電子部品を実装し、シー
   ルドケースで前記電子部品を覆うモジュール部品のシー
   ルド装置において、 回路ブロック間に設けられたパッドと、 この回路ブロック間に設けられたパッドと前記シールド
   ケースとの間に導電性物質を接合することによりモジュ
   ール内に形成されたシールド壁と、を備えたことを特徴
   とするシールド装置。
9. 【請求項９】 電子回路板上に電子部品を実装し、シー
   ルドケースで前記電子部品を覆うモジュール部品のシー
   ルド装置において、 回路ブロック間に対応する前記シールドケース上面の一
   部を切り起こして前記電子回路板側に折り曲げた折り曲
   げ部を設け、前記回路ブロック間及びモジュールの外部
   に対してシールドすることを特徴とするシールド装置。
10. 【請求項１０】 前記折り曲げ部を複数個設けたことを
    特徴とする請求項９記載のシールド装置。
11. 【請求項１１】 請求項１記載のシールド装置の製造方
    法であって、 前記シールドケースを前記電子部品と同時に前記電子回
    路板にリフローはんだ付けすることを特徴とするシール
    ド装置の製造方法。
12. 【請求項１２】 請求項８記載のシールド装置の製造方
    法であって、 前記電子回路板に接合材を供給した後、前記電子部品や
    導電性物質を搭載し、この時の導電性物質の高さを前記
    シールドケースに接するか、または接合材の厚みだけ低
    くし、続いて予め接合材を供給した前記シールドケース
    を搭載し、リフローはんだ付けすることによって前記電
    子回路板と前記シールドケース間にシールド壁を設ける
    ことを特徴とするシールド装置の製造方法。