JP2002062318A - アシンメトリ検出回路及びその検出方法 - Google Patents
アシンメトリ検出回路及びその検出方法Info
- Publication number
- JP2002062318A JP2002062318A JP2000258131A JP2000258131A JP2002062318A JP 2002062318 A JP2002062318 A JP 2002062318A JP 2000258131 A JP2000258131 A JP 2000258131A JP 2000258131 A JP2000258131 A JP 2000258131A JP 2002062318 A JP2002062318 A JP 2002062318A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- component
- voltage
- asymmetry
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【課題】 回路構成が簡単で、信号レベルに依存せず、
確実な検出を実現でき、かつ電圧オフセットなどの影響
をほとんど受けることなく高精度のアシンメトリ検出を
実現できるアシンメトリ検出回路及びその検出方法を提
供する。 【解決手段】 キャパシタ140 によって入力信号Ｓinの
直流成分をカットオフし、交流成分を通過させ、当該交
流成分に定電圧源160 の定電圧Ｖ2 に応じてバイアス電
圧を加え、ＡＰＬクランプ信号ＳACを生成する。コンパ
レータ170 は信号ＳACと定電圧Ｖ2 とを比較し、ＡＰＬ
値における信号ＳACのデューティ比を表すパルス電圧信
号ＶCMP を出力し、電圧／電流変換回路180 によって電
流信号ＩCを出力し、キャパシタ130 をチャージまたは
ディスチャージすることで、積分信号ＶC を生成し、フ
ィルタ120 によって積分信号ＶC の交流成分を除去し、
直流成分をアシンメトリ検出信号ＳASYMとして出力す
る。
確実な検出を実現でき、かつ電圧オフセットなどの影響
をほとんど受けることなく高精度のアシンメトリ検出を
実現できるアシンメトリ検出回路及びその検出方法を提
供する。 【解決手段】 キャパシタ140 によって入力信号Ｓinの
直流成分をカットオフし、交流成分を通過させ、当該交
流成分に定電圧源160 の定電圧Ｖ2 に応じてバイアス電
圧を加え、ＡＰＬクランプ信号ＳACを生成する。コンパ
レータ170 は信号ＳACと定電圧Ｖ2 とを比較し、ＡＰＬ
値における信号ＳACのデューティ比を表すパルス電圧信
号ＶCMP を出力し、電圧／電流変換回路180 によって電
流信号ＩCを出力し、キャパシタ130 をチャージまたは
ディスチャージすることで、積分信号ＶC を生成し、フ
ィルタ120 によって積分信号ＶC の交流成分を除去し、
直流成分をアシンメトリ検出信号ＳASYMとして出力す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、交流信号のアシン
メトリを検出するアシンメトリ検出回路及びその検出方
法に関するものである。
メトリを検出するアシンメトリ検出回路及びその検出方
法に関するものである。
【０００２】
【従来の技術】アシンメトリ補正回路などにおいて、交
流信号のアシンメトリを補正するために、まず入力信号
のアシンメトリを検出する必要がある。従来、交流信号
のアシンメトリの検出は、信号のバイアス電圧と信号振
幅の中間電位を比較することにで行われていた。図４
は、従来のアシンメトリ検出回路の一例を示している。
図示のように、このアシンメトリ検出回路２００は、ピ
ークホールド回路２１０，２２０、中間電圧検出回路２
３０及びアシンメトリ演算回路２４０によって構成され
ている。
流信号のアシンメトリを補正するために、まず入力信号
のアシンメトリを検出する必要がある。従来、交流信号
のアシンメトリの検出は、信号のバイアス電圧と信号振
幅の中間電位を比較することにで行われていた。図４
は、従来のアシンメトリ検出回路の一例を示している。
図示のように、このアシンメトリ検出回路２００は、ピ
ークホールド回路２１０，２２０、中間電圧検出回路２
３０及びアシンメトリ演算回路２４０によって構成され
ている。
【０００３】ピークホールド回路２１０は、入力信号Ｓ
inの上限値（正のピークレベルＳPK1 ）を保持し、ピー
クレベル２２０は、同じ入力信号Ｓinの下限値（負のピ
ークレベルＳPK2 ）を保持する。中間電圧検出回路２３
０は、ピークホールド回路２１０と２２０によって求め
られた正のピークレベルＳPK1 及び負のピークレベルＳ
PK2 に応じて、入力信号Ｓinの中間電圧を検出する。
inの上限値（正のピークレベルＳPK1 ）を保持し、ピー
クレベル２２０は、同じ入力信号Ｓinの下限値（負のピ
ークレベルＳPK2 ）を保持する。中間電圧検出回路２３
０は、ピークホールド回路２１０と２２０によって求め
られた正のピークレベルＳPK1 及び負のピークレベルＳ
PK2 に応じて、入力信号Ｓinの中間電圧を検出する。
【０００４】ここで、例えば、入力信号Ｓinは、図５に
示す波形を有すると仮定する。この入力信号Ｓinに対し
て、ピークホールド回路２１０は、その正のピークレベ
ルＳPK1 を検出し、ピークホールド回路２２０は、その
負のピークレベルＳPK2 を検出する。そして、中間電圧
検出回路２３０は、正及び負のピークレベルＳPK1 とＳ
PK2 に基づき、入力信号Ｓinの中間電圧Ｖ2 を次式によ
って求め、中間電圧を示す信号ＳM をアシンメトリ演算
回路２４０に出力する。
示す波形を有すると仮定する。この入力信号Ｓinに対し
て、ピークホールド回路２１０は、その正のピークレベ
ルＳPK1 を検出し、ピークホールド回路２２０は、その
負のピークレベルＳPK2 を検出する。そして、中間電圧
検出回路２３０は、正及び負のピークレベルＳPK1 とＳ
PK2 に基づき、入力信号Ｓinの中間電圧Ｖ2 を次式によ
って求め、中間電圧を示す信号ＳM をアシンメトリ演算
回路２４０に出力する。
【０００５】
【数１】 Ｖ2 ＝（ＳPK1 −ＳPK2 ）／２ …（１）
【０００６】即ち、中間電圧Ｖ2 は、図５に示す入力信
号Ｓinの波形において、その正のピークレベルＳPK1 と
負のピークレベルＳPK2 の中間の電圧であり、図示のよ
うに、ａ＝ｂが成立する電圧値である。
号Ｓinの波形において、その正のピークレベルＳPK1 と
負のピークレベルＳPK2 の中間の電圧であり、図示のよ
うに、ａ＝ｂが成立する電圧値である。
【０００７】アシンメトリ演算回路２４０は、入力信号
Ｓinのバイアス電圧Ｖ1 及びその中間電圧Ｖ2 に従っ
て、信号Ｓinのアシンメトリを計算する。交流信号のア
シンメトリは、交流信号のデューティ比が５０％になる
直流電圧値に対する上下のピーク電圧の比として定義さ
れている。アシンメトリ演算回路２４０は、この定義に
従って、入力された入力信号Ｓinのバイアス電圧Ｖ1 及
び中間電圧検出回路２３０によって検出された中間電圧
Ｖ2 に基づいて、入力信号Ｓinのアシンメトリを計算す
ることができる。
Ｓinのバイアス電圧Ｖ1 及びその中間電圧Ｖ2 に従っ
て、信号Ｓinのアシンメトリを計算する。交流信号のア
シンメトリは、交流信号のデューティ比が５０％になる
直流電圧値に対する上下のピーク電圧の比として定義さ
れている。アシンメトリ演算回路２４０は、この定義に
従って、入力された入力信号Ｓinのバイアス電圧Ｖ1 及
び中間電圧検出回路２３０によって検出された中間電圧
Ｖ2 に基づいて、入力信号Ｓinのアシンメトリを計算す
ることができる。
【０００８】
【発明が解決しようとする課題】ところで、上述した従
来のアシンメトリ検出回路では、入力信号のアシンメト
リを求めるために、まず信号の正及び負のピークレベル
をピークホールド回路によって検出し、その結果に応じ
て信号振幅の中間電圧Ｖ1 を検出する。このため、正の
ピークホールド回路と負のピークホールド回路が必要と
なり、これらの回路のホールド特性によって求められた
中間電圧の精度が大きく左右される。
来のアシンメトリ検出回路では、入力信号のアシンメト
リを求めるために、まず信号の正及び負のピークレベル
をピークホールド回路によって検出し、その結果に応じ
て信号振幅の中間電圧Ｖ1 を検出する。このため、正の
ピークホールド回路と負のピークホールド回路が必要と
なり、これらの回路のホールド特性によって求められた
中間電圧の精度が大きく左右される。
【０００９】一方、基準となるバイアス電圧Ｖ1 として
交流信号に印加されている電圧が明白な場合は問題がな
いが、途中の経路で信号のオフセットなどが発生してし
まうとバイアス電圧Ｖ1 の精度が低下する。例えば、バ
イアス電圧Ｖ1 と信号の振幅の中間電圧Ｖ2 とを比較す
る比較回路（図示せず、例えば、アシンメトリ演算回路
２４０の内部にある）までの経路で見ると中間電圧Ｖ2
を求めるためのピークホールド回路で発生するオフセッ
トにより、両者の精度は異なり、アシンメトリの検出精
度が低下していまうおそれがある。このようなアシンメ
トリの検出精度の低下を防ぐために、各回路に補正を入
れたり、各回路ブロックそれぞれの検出精度を上げなけ
ればならず、システムとしてより複雑になり、且つ測定
条件または信号レベルなどの変動に敏感で干渉に弱くな
るという不利益がある。
交流信号に印加されている電圧が明白な場合は問題がな
いが、途中の経路で信号のオフセットなどが発生してし
まうとバイアス電圧Ｖ1 の精度が低下する。例えば、バ
イアス電圧Ｖ1 と信号の振幅の中間電圧Ｖ2 とを比較す
る比較回路（図示せず、例えば、アシンメトリ演算回路
２４０の内部にある）までの経路で見ると中間電圧Ｖ2
を求めるためのピークホールド回路で発生するオフセッ
トにより、両者の精度は異なり、アシンメトリの検出精
度が低下していまうおそれがある。このようなアシンメ
トリの検出精度の低下を防ぐために、各回路に補正を入
れたり、各回路ブロックそれぞれの検出精度を上げなけ
ればならず、システムとしてより複雑になり、且つ測定
条件または信号レベルなどの変動に敏感で干渉に弱くな
るという不利益がある。
【００１０】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、回路構成が簡単で、信号レベル
に依存せず、確実な検出を実現でき、電圧オフセットな
どの影響をほとんど受けることなく高精度のアシンメト
リ検出を実現できるアシンメトリ検出回路及びその検出
方法を提供することにある。
のであり、その目的は、回路構成が簡単で、信号レベル
に依存せず、確実な検出を実現でき、電圧オフセットな
どの影響をほとんど受けることなく高精度のアシンメト
リ検出を実現できるアシンメトリ検出回路及びその検出
方法を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明のアシンメトリ検出回路は、入力信号の交流
成分を出力する交流分離手段と、上記交流分離手段から
得られた交流信号に所定のバイアス電圧を加えるクラン
プ手段と、上記クランプ手段の出力と上記バイアス電圧
に応じた基準電圧とを比較し、当該比較結果に応じて上
記クランプ手段の出力信号のデューティ比に応じたパル
ス信号を出力する比較手段と、上記パルス信号を電流信
号に変換する電圧／電流変換手段と、上記電流信号を積
分し、積分信号を出力する積分手段と、上記積分信号の
交流成分を除去し、直流成分を出力するフィルタとを有
する。
め、本発明のアシンメトリ検出回路は、入力信号の交流
成分を出力する交流分離手段と、上記交流分離手段から
得られた交流信号に所定のバイアス電圧を加えるクラン
プ手段と、上記クランプ手段の出力と上記バイアス電圧
に応じた基準電圧とを比較し、当該比較結果に応じて上
記クランプ手段の出力信号のデューティ比に応じたパル
ス信号を出力する比較手段と、上記パルス信号を電流信
号に変換する電圧／電流変換手段と、上記電流信号を積
分し、積分信号を出力する積分手段と、上記積分信号の
交流成分を除去し、直流成分を出力するフィルタとを有
する。
【００１２】また、本発明では、好適には、上記交流分
離手段は、直流成分をカットオフするキャパシタによっ
て構成されている。
離手段は、直流成分をカットオフするキャパシタによっ
て構成されている。
【００１３】また、本発明では、好適には、上記積分手
段は、上記電流信号によってチャージまたはディスチャ
ージされるキャパシタによって構成されている。
段は、上記電流信号によってチャージまたはディスチャ
ージされるキャパシタによって構成されている。
【００１４】また、本発明では、好適には、上記フィル
タは、例えば、ローパスフィルタからなる。
タは、例えば、ローパスフィルタからなる。
【００１５】さらに、本発明のアシンメトリ検出方法
は、入力信号のアシンメトリを検出するアシンメトリ検
出方法であって、上記入力信号の直流成分をカットオフ
し、交流成分を出力するステップと、上記交流成分に所
定のバイアス電圧を加えて、当該バイアス電圧で上記入
力信号をクランプするステップと、上記クランプされた
信号と上記バイアス電圧に応じた基準電圧とを比較し、
当該比較結果に応じて上記クランプされた信号のデュー
ティ比を表すパルス信号を出力するステップと、上記パ
ルス信号を電流信号に変換するステップと、上記電流信
号を積分し、積分信号を出力するステップと、上記積分
信号の交流成分を除去し、直流成分を出力するステップ
とを有する。
は、入力信号のアシンメトリを検出するアシンメトリ検
出方法であって、上記入力信号の直流成分をカットオフ
し、交流成分を出力するステップと、上記交流成分に所
定のバイアス電圧を加えて、当該バイアス電圧で上記入
力信号をクランプするステップと、上記クランプされた
信号と上記バイアス電圧に応じた基準電圧とを比較し、
当該比較結果に応じて上記クランプされた信号のデュー
ティ比を表すパルス信号を出力するステップと、上記パ
ルス信号を電流信号に変換するステップと、上記電流信
号を積分し、積分信号を出力するステップと、上記積分
信号の交流成分を除去し、直流成分を出力するステップ
とを有する。
【００１６】
【発明の実施の形態】図１は本発明に係るアシンメトリ
検出回路の一実施形態を示す回路図である。図示のよう
に、本実施形態のアシンメトリ検出回路１００は、デュ
ーティ比検出回路１１０、フィルタ１２０及びキャパシ
タ１３０（Ｃ2 ）によって構成されている。
検出回路の一実施形態を示す回路図である。図示のよう
に、本実施形態のアシンメトリ検出回路１００は、デュ
ーティ比検出回路１１０、フィルタ１２０及びキャパシ
タ１３０（Ｃ2 ）によって構成されている。
【００１７】デューティ比検出回路１１０は、キャパシ
タ１４０（Ｃ1 ）、抵抗素子１５０（Ｒ1 ）、定電圧源
１６０（Ｖ2 ）、比較器（コンパレータ）１７０及び電
圧／電流変換器（Ｖ／Ｉ変換器）１８０によって構成さ
れている。
タ１４０（Ｃ1 ）、抵抗素子１５０（Ｒ1 ）、定電圧源
１６０（Ｖ2 ）、比較器（コンパレータ）１７０及び電
圧／電流変換器（Ｖ／Ｉ変換器）１８０によって構成さ
れている。
【００１８】以下、図１を参照しつつ、本実施形態のア
シンメトリ検出回路の各部分の構成及び機能について説
明する。デューティ比検出回路１１０において、キャパ
シタ１４０は、入力信号Ｓinの直流成分をカットオフ
し、交流成分のみを通過させる。定電圧源１６０は、任
意の定電圧Ｖ2 を基準電圧として供給する。
シンメトリ検出回路の各部分の構成及び機能について説
明する。デューティ比検出回路１１０において、キャパ
シタ１４０は、入力信号Ｓinの直流成分をカットオフ
し、交流成分のみを通過させる。定電圧源１６０は、任
意の定電圧Ｖ2 を基準電圧として供給する。
【００１９】キャパシタ１４０、抵抗素子１５０及び定
電圧源１６０によって、入力信号Ｓinに対して、定電圧
Ｖ2 に応じたバイアス電圧をＡＰＬ（Average Picture
Level ：平均画像レベル）値として与える。即ち、入力
信号Ｓinは定電圧Ｖ2 に従ってＡＰＬクランプされる。
電圧源１６０によって、入力信号Ｓinに対して、定電圧
Ｖ2 に応じたバイアス電圧をＡＰＬ（Average Picture
Level ：平均画像レベル）値として与える。即ち、入力
信号Ｓinは定電圧Ｖ2 に従ってＡＰＬクランプされる。
【００２０】図示のように、入力信号Ｓinがキャパシタ
１４０を介してコンパレータ１７０の一方の入力端子Ｔ
in1 に入力される。抵抗素子１５０と定電圧源１６０が
コンパレータ１７０の入力端子Ｔin1 と基準電位（接地
電位）ＧＮＤとの間に直列接続されている。抵抗素子１
５０と定電圧源１６０との接続中点がコンパレータ１７
０の他方の入力端子Ｔin2 に接続されている。
１４０を介してコンパレータ１７０の一方の入力端子Ｔ
in1 に入力される。抵抗素子１５０と定電圧源１６０が
コンパレータ１７０の入力端子Ｔin1 と基準電位（接地
電位）ＧＮＤとの間に直列接続されている。抵抗素子１
５０と定電圧源１６０との接続中点がコンパレータ１７
０の他方の入力端子Ｔin2 に接続されている。
【００２１】このため、コンパレータ１７０の入力端子
Ｔin1 に、入力信号ＳinがＡＰＬクランプされた信号Ｓ
ACが印加され、入力端子Ｔin2 に基準電圧として定電圧
Ｖ2が入力される。
Ｔin1 に、入力信号ＳinがＡＰＬクランプされた信号Ｓ
ACが印加され、入力端子Ｔin2 に基準電圧として定電圧
Ｖ2が入力される。
【００２２】コンパレータ１７０は、信号ＳACと基準電
圧Ｖ2 とを比較し、比較の結果に応じたパルス電圧信号
ＶCMP を出力する。コンパレータ１７０において、信号
ＳACの比較対象となる基準電圧はＡＰＬ値のため、これ
らの信号を比較した結果、ＡＰＬ値でのデューティ比に
応じた電圧パルスＶCMP が出力される。
圧Ｖ2 とを比較し、比較の結果に応じたパルス電圧信号
ＶCMP を出力する。コンパレータ１７０において、信号
ＳACの比較対象となる基準電圧はＡＰＬ値のため、これ
らの信号を比較した結果、ＡＰＬ値でのデューティ比に
応じた電圧パルスＶCMP が出力される。
【００２３】電圧／電流変換回路１８０は、入力される
電圧信号を電流信号に変換する。即ち、電圧／電流変換
回路１８０によって、コンパレータ１７０によって出力
された電圧ＶCMP に応じた電流ＩC が出力される。
電圧信号を電流信号に変換する。即ち、電圧／電流変換
回路１８０によって、コンパレータ１７０によって出力
された電圧ＶCMP に応じた電流ＩC が出力される。
【００２４】電圧／電流変換回路１８０によって出力さ
れる電流ＩC によってキャパシタ１３０がチャージまた
はディスチャージされる。これによって、出力電流ＩC
に応じて、キャパシタ１３０の端子から積分電圧ＶC が
得られる。
れる電流ＩC によってキャパシタ１３０がチャージまた
はディスチャージされる。これによって、出力電流ＩC
に応じて、キャパシタ１３０の端子から積分電圧ＶC が
得られる。
【００２５】キャパシタ１３０によって得られた積分電
圧ＶC がフィルタ１２０に入力される。フィルタ１２０
は、例えば、ローパスフィルタによって構成されてい
る。当該ローパスフィルタによって、積分電圧ＶC に含
まれている交流信号成分が除去される。その結果、積分
電圧ＶC に含まれている直流成分が出力される。当該直
流成分は入力信号Ｓinのアシンメトリ検出結果ＳASYMと
して出力される。
圧ＶC がフィルタ１２０に入力される。フィルタ１２０
は、例えば、ローパスフィルタによって構成されてい
る。当該ローパスフィルタによって、積分電圧ＶC に含
まれている交流信号成分が除去される。その結果、積分
電圧ＶC に含まれている直流成分が出力される。当該直
流成分は入力信号Ｓinのアシンメトリ検出結果ＳASYMと
して出力される。
【００２６】次に、図２及び図３に示す波形図を参照し
つつ、本実施形態におけるアシンメトリ検出の原理につ
いて説明する。図２は、交流信号のアシンメトリの定義
を示す波形図である。交流信号のアシンメトリは、デュ
ーティ比が５０％になる直流電圧値に対する上限のピー
ク値と下限のピーク値との比で定義されている。
つつ、本実施形態におけるアシンメトリ検出の原理につ
いて説明する。図２は、交流信号のアシンメトリの定義
を示す波形図である。交流信号のアシンメトリは、デュ
ーティ比が５０％になる直流電圧値に対する上限のピー
ク値と下限のピーク値との比で定義されている。
【００２７】図示のように、交流信号Ｓinに対して、電
圧Ｖ1 でクランプすると、デューティ比が５０％になる
とする。このとき、電圧Ｖ1 に対して、信号Ｓinの上限
値、即ち正のピークレベルをＡ、下限値、即ち負のピー
クレベルをＢとすると、信号ＳinのアシンメトリＡＳＹ
Ｍは、次式によって求められる。
圧Ｖ1 でクランプすると、デューティ比が５０％になる
とする。このとき、電圧Ｖ1 に対して、信号Ｓinの上限
値、即ち正のピークレベルをＡ、下限値、即ち負のピー
クレベルをＢとすると、信号ＳinのアシンメトリＡＳＹ
Ｍは、次式によって求められる。
【００２８】
【数２】
【００２９】式（２）によると、アシンメトリＡＳＹＭ
が０％というのは、上限値と下限値が等しく、Ａ＝Ｂの
場合である。即ち、アシンメトリＡＳＹＭが０％の場
合、交流信号が完全に上下対称の形になる。
が０％というのは、上限値と下限値が等しく、Ａ＝Ｂの
場合である。即ち、アシンメトリＡＳＹＭが０％の場
合、交流信号が完全に上下対称の形になる。
【００３０】ここで、近似的に、底辺をデューティ比、
高さをピーク値（上限値もしくは下限値）とした三角形
について考える。この三角形の面積として、正側面積Ｓ
p 及び負側面積Ｓn をそれぞれ次のように求めることが
できる。
高さをピーク値（上限値もしくは下限値）とした三角形
について考える。この三角形の面積として、正側面積Ｓ
p 及び負側面積Ｓn をそれぞれ次のように求めることが
できる。
【００３１】
【数３】 Ｓp ＝５０×Ａ／２ …（３）
【００３２】
【数４】 Ｓn ＝５０×Ｂ／２ …（４）
【００３３】図３は、入力信号ＳinがＡＰＬ値（電圧Ｖ
2 ）に対して、面積Ｓp 及び面積Ｓn を示している。ア
シンメトリが０の場合、式（３）及び（４）に従って求
められたＳp とＳnは、次式を満足する。
2 ）に対して、面積Ｓp 及び面積Ｓn を示している。ア
シンメトリが０の場合、式（３）及び（４）に従って求
められたＳp とＳnは、次式を満足する。
【００３４】
【数５】 Ｓp ＝Ｓn …（５）
【００３５】一方、アシンメトリが０以外の場合、式
（３）及び（４）に従って求められたＳp とＳn は、次
式を満足する。
（３）及び（４）に従って求められたＳp とＳn は、次
式を満足する。
【００３６】
【数６】 Ｓp ≠Ｓn …（６）
【００３７】一方、ＡＰＬ値は交流信号の平均値である
ので、常に式（５）を満足させる直流電圧値である。ア
シンメトリが０以外のとき、ＡとＢが等しくならず、Ａ
ＰＬ値は、式（５）により、デューティ比が５０％に等
しくなくなる。
ので、常に式（５）を満足させる直流電圧値である。ア
シンメトリが０以外のとき、ＡとＢが等しくならず、Ａ
ＰＬ値は、式（５）により、デューティ比が５０％に等
しくなくなる。
【００３８】即ち、交流信号のピークレベルをモニタし
なくても、交流信号のＡＰＬ値におけるデューティ比を
モニタすることによって、当該交流信号のアシンメトリ
を検出することができる。
なくても、交流信号のＡＰＬ値におけるデューティ比を
モニタすることによって、当該交流信号のアシンメトリ
を検出することができる。
【００３９】以下、図１を参照しながら、本実施形態の
アシンメトリ検出回路におけるアシンメトリ検出の動作
について説明する。まず、入力交流信号Ｓinがデューテ
ィ比検出回路１１０に入力される。デューティ比検出回
路１１０において、キャパシタ１４０によって入力信号
Ｓinの直流成分がカットオフされ、さらに、抵抗素子１
５０及び定電圧源１６０によって、定電圧Ｖ2 にＡＰＬ
クランプされた信号ＳACが得られ、コンパレータ１７０
の入力端子Ｔin1 に入力される。コンパレータ１７０の
入力端子Ｔin2 に、比較基準電圧として定電圧Ｖ2 が入
力される。
アシンメトリ検出回路におけるアシンメトリ検出の動作
について説明する。まず、入力交流信号Ｓinがデューテ
ィ比検出回路１１０に入力される。デューティ比検出回
路１１０において、キャパシタ１４０によって入力信号
Ｓinの直流成分がカットオフされ、さらに、抵抗素子１
５０及び定電圧源１６０によって、定電圧Ｖ2 にＡＰＬ
クランプされた信号ＳACが得られ、コンパレータ１７０
の入力端子Ｔin1 に入力される。コンパレータ１７０の
入力端子Ｔin2 に、比較基準電圧として定電圧Ｖ2 が入
力される。
【００４０】コンパレータ１７０においては、入力端子
Ｔin1 とＴin2 に入力された信号が比較される。比較の
結果、ＡＰＬ値でのデューティ比を示す電圧パルスＶ
CMP が出力される。即ち、コンパレータ１７０の出力パ
ルス信号ＶCMP のパルス幅によって、入力信号ＳinがＡ
ＰＬ値に対するデューティ比が表される。
Ｔin1 とＴin2 に入力された信号が比較される。比較の
結果、ＡＰＬ値でのデューティ比を示す電圧パルスＶ
CMP が出力される。即ち、コンパレータ１７０の出力パ
ルス信号ＶCMP のパルス幅によって、入力信号ＳinがＡ
ＰＬ値に対するデューティ比が表される。
【００４１】コンパレータ１７０から出力される電圧パ
ルス信号ＶCMP が電圧／電流変換回路１８０に入力さ
れ、変換の結果、電圧パルス信号ＶCMP に応じた電流信
号ＩCが出力される。
ルス信号ＶCMP が電圧／電流変換回路１８０に入力さ
れ、変換の結果、電圧パルス信号ＶCMP に応じた電流信
号ＩCが出力される。
【００４２】電流信号ＩC によってキャパシタ１３０が
チャージまたはディスチャージされる。即ち、電流信号
ＩC が積分され、積分信号として、電圧ＶC がキャパシ
タ１３０の端子から得られる。
チャージまたはディスチャージされる。即ち、電流信号
ＩC が積分され、積分信号として、電圧ＶC がキャパシ
タ１３０の端子から得られる。
【００４３】フィルタ１２０によって、積分信号ＶC の
交流成分が除去され、直流成分のみが出力される。この
出力信号は、入力信号Ｓinのアシンメトリを示してお
り、アシンメトリ検出信号ＳASYMとして出力される。
交流成分が除去され、直流成分のみが出力される。この
出力信号は、入力信号Ｓinのアシンメトリを示してお
り、アシンメトリ検出信号ＳASYMとして出力される。
【００４４】以上説明したように、本実施形態によれ
ば、簡単な回路を用いるだけで、入力信号のアシンメト
リを確実に検出することが可能である。また、デューテ
ィ比検出回路において、ＡＰＬ値を定電圧源によって与
え、入力信号ＳinをＡＰＬ値でクランプされた信号ＳAC
が生成され、さらにコンパレータ１７０によって信号Ｓ
ACと基準電圧である定電圧源の電圧Ｖ2 とが比較される
ので、デューティ比を正しく検出できる。電圧／電流変
換回路１８０によって、デューティ比検出結果が電流信
号ＩC に変換され、それに応じてキャパシタ１３０によ
って積分信号ＶCが求められ、積分信号の直流成分に応
じてアシンメトリを検出することができる。このため、
信号の変動による影響をほとんど受けず、アシンメトリ
を確実に検出することが可能である。さらに、回路構成
が極めて簡単で、例えば、比較回路１７０、電圧／電流
変換回路１８０、及びフィルタ１２０については、特に
限定したものを使用する必要がなく、既存のものを用い
ることができるので、アシンメトリ検出回路を含むシス
テムの開発及び製造コストを低く抑えることができる。
ば、簡単な回路を用いるだけで、入力信号のアシンメト
リを確実に検出することが可能である。また、デューテ
ィ比検出回路において、ＡＰＬ値を定電圧源によって与
え、入力信号ＳinをＡＰＬ値でクランプされた信号ＳAC
が生成され、さらにコンパレータ１７０によって信号Ｓ
ACと基準電圧である定電圧源の電圧Ｖ2 とが比較される
ので、デューティ比を正しく検出できる。電圧／電流変
換回路１８０によって、デューティ比検出結果が電流信
号ＩC に変換され、それに応じてキャパシタ１３０によ
って積分信号ＶCが求められ、積分信号の直流成分に応
じてアシンメトリを検出することができる。このため、
信号の変動による影響をほとんど受けず、アシンメトリ
を確実に検出することが可能である。さらに、回路構成
が極めて簡単で、例えば、比較回路１７０、電圧／電流
変換回路１８０、及びフィルタ１２０については、特に
限定したものを使用する必要がなく、既存のものを用い
ることができるので、アシンメトリ検出回路を含むシス
テムの開発及び製造コストを低く抑えることができる。
【００４５】
【発明の効果】以上説明したように、本発明のアシンメ
トリ検出回路及びその検出方法によれば、簡単な回路構
成によってアシンメトリを確実に検出でき、また、信号
の積分結果に基づきアシンメトリの検出結果が得られる
ので、検出結果が電圧信号として出力できるのみではな
く、入力信号のレベル変動に依存せず、確実な検出を実
現できる。さらに、本発明によれば、入力信号の直流オ
フセット及び信号処理回路において生じたオフセットの
影響をほとんど受けないため、アシンメトリの検出結果
として高い精度を保つことができる利点がある。
トリ検出回路及びその検出方法によれば、簡単な回路構
成によってアシンメトリを確実に検出でき、また、信号
の積分結果に基づきアシンメトリの検出結果が得られる
ので、検出結果が電圧信号として出力できるのみではな
く、入力信号のレベル変動に依存せず、確実な検出を実
現できる。さらに、本発明によれば、入力信号の直流オ
フセット及び信号処理回路において生じたオフセットの
影響をほとんど受けないため、アシンメトリの検出結果
として高い精度を保つことができる利点がある。
【図１】本発明に係るアシンメトリ検出回路の一実施形
態を示す回路図である。
態を示す回路図である。
【図２】アシンメトリの定義を示す波形図である。
【図３】本実施形態におけるアシンメトリ検出の原理を
示す波形図である。
示す波形図である。
【図４】従来のアシンメトリ検出回路の一例を示す回路
図である。
図である。
【図５】従来のアシンメトリ検出回路の検出原理を示す
波形図である。
波形図である。
アシンメトリ検出回路、１１０…デューティ比検出回
路、１２０…フィルタ、１３０…キャパシタ、１４０…
キャパシタ、１５０…抵抗素子、１６０…定電圧源、１
７０…コンパレータ、１８０…電圧電流変換器、２００
…従来のアシンメトリ検出回路、２１０…ピークホール
ド回路、２２０…ピークホールド回路、２３０…中間電
圧検出回路、２４０アシンメトリ演算回路、ＧＮＤ…接
地電位。
路、１２０…フィルタ、１３０…キャパシタ、１４０…
キャパシタ、１５０…抵抗素子、１６０…定電圧源、１
７０…コンパレータ、１８０…電圧電流変換器、２００
…従来のアシンメトリ検出回路、２１０…ピークホール
ド回路、２２０…ピークホールド回路、２３０…中間電
圧検出回路、２４０アシンメトリ演算回路、ＧＮＤ…接
地電位。
Claims (5)
- 【請求項１】入力信号の交流成分を出力する交流分離手
段と、 上記交流分離手段から得られた交流信号に所定のバイア
ス電圧を加えるクランプ手段と、 上記クランプ手段の出力と上記バイアス電圧に応じた基
準電圧とを比較し、当該比較結果に応じて上記クランプ
手段の出力信号のデューティ比に応じたパルス信号を出
力する比較手段と、 上記パルス信号を電流信号に変換する電圧／電流変換手
段と、 上記電流信号を積分し、積分信号を出力する積分手段
と、 上記積分信号の交流成分を除去し、直流成分を出力する
フィルタとを有するアシンメトリ検出回路。 - 【請求項２】上記交流分離手段は、直流成分をカットオ
フするキャパシタによって構成されている請求項１記載
のアシンメトリ検出回路。 - 【請求項３】上記積分手段は、上記電流信号によってチ
ャージまたはディスチャージされるキャパシタによって
構成されている請求項１記載のアシンメトリ検出回路。 - 【請求項４】上記フィルタは、ローパスフィルタからな
る請求項１記載のアシンメトリ検出回路。 - 【請求項５】入力信号のアシンメトリを検出するアシン
メトリ検出方法であって、 上記入力信号の直流成分をカットオフし、交流成分を出
力するステップと、 上記交流成分に所定のバイアス電圧を加えて、当該バイ
アス電圧で上記入力信号をクランプするステップと、 上記クランプされた信号と上記バイアス電圧に応じた基
準電圧とを比較し、当該比較結果に応じて上記クランプ
された信号のデューティ比を表すパルス信号を出力する
ステップと、 上記パルス信号を電流信号に変換するステップと、 上記電流信号を積分し、積分信号を出力するステップ
と、 上記積分信号の交流成分を除去し、直流成分を出力する
ステップとを有するアシンメトリ検出方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000258131A JP4310908B2 (ja) | 2000-08-23 | 2000-08-23 | アシンメトリ検出回路及びその検出方法 |
| KR1020010047969A KR100741560B1 (ko) | 2000-08-23 | 2001-08-09 | 비대칭 검출 회로 및 그 검출 방법 |
| US09/930,179 US6624676B2 (en) | 2000-08-23 | 2001-08-16 | Asymmetry detection circuit and detection method of same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000258131A JP4310908B2 (ja) | 2000-08-23 | 2000-08-23 | アシンメトリ検出回路及びその検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002062318A true JP2002062318A (ja) | 2002-02-28 |
| JP4310908B2 JP4310908B2 (ja) | 2009-08-12 |
Family
ID=18746484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000258131A Expired - Fee Related JP4310908B2 (ja) | 2000-08-23 | 2000-08-23 | アシンメトリ検出回路及びその検出方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6624676B2 (ja) |
| JP (1) | JP4310908B2 (ja) |
| KR (1) | KR100741560B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009020114A (ja) * | 2007-07-16 | 2009-01-29 | General Electric Co <Ge> | 電流センサにおけるｄｃの影響を検出する方法およびシステム |
| EP2611013B1 (en) * | 2011-12-30 | 2019-09-25 | LSIS Co., Ltd. | Apparatus and method for detecting failure of switching device in inverter |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004088679A (ja) * | 2002-08-29 | 2004-03-18 | Elpida Memory Inc | デューティ比検知回路 |
| US8230457B2 (en) * | 2007-03-07 | 2012-07-24 | The Nielsen Company (Us), Llc. | Method and system for using coherence of biological responses as a measure of performance of a media |
| US7972475B2 (en) * | 2008-01-28 | 2011-07-05 | The Procter & Gamble Company | Soft tissue paper having a polyhydroxy compound and lotion applied onto a surface thereof |
| JP5616768B2 (ja) | 2010-12-08 | 2014-10-29 | ローム株式会社 | 発光素子の駆動回路、それを用いた発光装置および電子機器 |
| CN103780226B (zh) * | 2014-02-14 | 2016-04-27 | 太原理工大学 | 一种占空比柔性可控的节能驱动电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066972A (en) * | 1998-10-13 | 2000-05-23 | International Business Machines Corporation | Differential receiver with duty cycle asymmetry correction |
-
2000
- 2000-08-23 JP JP2000258131A patent/JP4310908B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-09 KR KR1020010047969A patent/KR100741560B1/ko not_active IP Right Cessation
- 2001-08-16 US US09/930,179 patent/US6624676B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009020114A (ja) * | 2007-07-16 | 2009-01-29 | General Electric Co <Ge> | 電流センサにおけるｄｃの影響を検出する方法およびシステム |
| EP2611013B1 (en) * | 2011-12-30 | 2019-09-25 | LSIS Co., Ltd. | Apparatus and method for detecting failure of switching device in inverter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4310908B2 (ja) | 2009-08-12 |
| US6624676B2 (en) | 2003-09-23 |
| KR100741560B1 (ko) | 2007-07-20 |
| KR20020015944A (ko) | 2002-03-02 |
| US20020030477A1 (en) | 2002-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7876086B2 (en) | Current measuring device for measuring the electrical current flowing in an electrical conductor electrically isolated from the current measuring device | |
| US5392317A (en) | Method and apparatus extracting pulse signal | |
| US7446554B2 (en) | Direct current measuring apparatus and limiting circuit | |
| JP2002062318A (ja) | アシンメトリ検出回路及びその検出方法 | |
| US6348816B1 (en) | Tracking percent overload signal as indicator of output signal magnitude | |
| US6292342B1 (en) | Voltage protection circuit for semiconductor test system | |
| CN115275927A (zh) | 一种短路保护检测电路和电子产品 | |
| CN210109191U (zh) | 断路器的直流电流测量电路及断路器 | |
| JP3325869B2 (ja) | 有極電解コンデンサ極性判定装置 | |
| JPS59171869A (ja) | 電気素子の直線性及び非直線性の検出方法 | |
| JP4674005B2 (ja) | 電源装置、及び試験装置 | |
| JPH1056657A (ja) | 測定回路 | |
| JP2647683B2 (ja) | 電解コンデンサのショート検出装置 | |
| CN1343312A (zh) | 低误差可变换的测量引线检测电路 | |
| CN117897624A (zh) | 阻抗测量装置 | |
| JP3141968B2 (ja) | 電圧検出回路 | |
| KR101332880B1 (ko) | 광통신 시스템에서 광수신기용 광신호 유무 검출 회로 | |
| JP2024020088A (ja) | 装置および電力変換装置 | |
| JP2001091554A (ja) | 容量性電子部品の絶縁抵抗測定装置 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| JPH0954121A (ja) | 尖頭値間電圧検出回路 | |
| JP3222974B2 (ja) | リップル電圧測定装置 | |
| JPH10177043A (ja) | Ｗｈパルス検出回路 | |
| JPH05335908A (ja) | ゼロクロス検出装置 | |
| JPH0695120B2 (ja) | 電子部品測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090504 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |