JP2002055842A - バス動作の異常検出方法及びマイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 マイクロコンピュータにおけるバス動作の異
常を的確に検出する。 【解決手段】 マイクロコンピュータでは、中央処理装
置としてのＣＰＵコアが、周辺装置としてのＲＡＭにデ
ータを書き込む書込動作（Ｓ１１０）を行った後、その
書込動作でデータを書き込んだアドレスからデータを読
み出して（Ｓ１２０）、その読み出したデータと前記書
込動作で書き込んだ本来のデータとが一致しているか否
かを判定し（Ｓ１３０）、両データが一致していなけれ
ば（Ｓ１３０：ＮＯ）、バス動作が異常であると判断す
る。そして、異常と判断した場合には、当該マイクロコ
ンピュータ自身をリセットして（Ｓ１４０）、初期状態
から動作を再開するようにしている。このマイクロコン
ピュータによれば、ハードウエアを追加することなく、
バス動作が正常か否かを的確に判定することができ、誤
動作を未然に防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特にマイクロコンピュータにおけるバス動
作の異常を検出する技術に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】近年の
マイクロコンピュータにおいては、プロセス技術の向上
に伴う配線幅の微細化やバスクロック（バスが動作する
クロック周波数）の高速化により、バス動作の保証が困
難になってきている。もちろん、マイクロコンピュータ
としての製品の性格上、バス動作の保証は行われてお
り、ノイズ等による動作の影響が懸念される。尚、バス
動作とは、マイクロコンピュータにおける中央処理装置
とＲＯＭ，ＲＡＭ，タイマ等の周辺装置とがバスを介し
てデータをやり取りする際の動作全般のことであり、マ
イクロコンピュータにおけるデータアクセス時の動作で
ある。

【０００３】また特に、マイクロコンピュータの中に
は、図３に例示するように、２系統の内部バスを有する
と共に、その各内部バスが適宜断続される、といったハ
ーバードアーキテクチャのバス構造を有したものがあ
る。具体的に説明すると、図３に例示するマイクロコン
ピュータでは、中央処理装置としてのＣＰＵコア１１
が、内部データバス１ｄ，内部アドレスバス１ａ，及び
内部コントロールバス１ｃからなる一方の内部バス（以
下、内部バス１という）を介してＲＡＭ１３と接続さ
れ、また、内部データバス２ｄ，内部アドレスバス２
ａ，及び内部コントロールバス２ｃからなる他方の内部
バス（以下、内部バス２という）を介してＲＯＭ１５と
接続されている。そして、内部データバス１ｄと内部デ
ータバス２ｄとが、バイパス回路１７によって、互いに
接続されたり切り離されるようになっている。例えば、
ＣＰＵコア１１がＲＡＭ１３とＲＯＭ１５との各々に同
時にアクセスする場合には、２つの内部データバス１
ｄ，２ｄが切り離され、また例えば、ＲＯＭ１５からＲ
ＡＭ１３へダイレクトにデータを転送する場合には、２
つの内部データバス１ｄ，２ｄが接続される。

【０００４】そして、このようなハーバードアーキテク
チャのバス構造を有したマイクロコンピュータでは、デ
ータ処理を効率的に行えるものの、２つの内部バス１，
２が非同期で動作する状態（２つの内部データバス１
ｄ，２ｄが分離される状態）と、２つの内部バス１，２
が同期して動作する状態（２つの内部データバス１ｄ，
２ｄが接続される状態）とが混在するため、バス動作の
保証が一層困難になる。つまり、バス動作に異常が生じ
て、ＲＡＭ１３やＲＯＭ１５へのアクセスに失敗してし
まう可能性が高くなる。

【０００５】よって、近年のマイクロコンピュータにお
いては、バス動作の異常（周辺装置に対するアクセスの
失敗）を検出して、何等かの処置を行う必要が生じる
が、これまで、バス動作の異常を的確に検出可能な方法
はなかった。そこで、本発明は、マイクロコンピュータ
におけるバス動作の異常を的確に検出することを目的と
している。

【０００６】

【課題を解決するための手段及び発明の効果】上記目的
を達成するためになされた本発明のバス動作の異常検出
方法は、中央処理装置と周辺装置とがバスを介してデー
タをやり取りするマイクロコンピュータに用いられる。

【０００７】そして、本発明の異常検出方法では、中央
処理装置が、周辺装置の特定のアドレスに特定のデータ
が格納されているはずの状況において、その特定のアド
レスからデータを読み出し、その読み出したデータが前
記特定のデータ（即ち、読み出し対象のアドレスに格納
されているはずのデータ）でなければ、バス動作が異常
であると判断することを特徴としている。

【０００８】つまり、本発明では、周辺装置自身は正常
であると仮定して、特定のアドレスから読み出したデー
タが、そのアドレスに格納されているはずのデータと一
致してないければ、中央処理装置と周辺装置間のバス動
作が異常であると判断するようにしている。

【０００９】このような本発明の異常検出方法によれ
ば、ハードウエアを全く追加することなく、マイクロコ
ンピュータにおけるバス動作が正常か否かを的確に判定
することができる。ところで、例えば、周辺装置がＲＯ
Ｍであると共に、そのＲＯＭの固定アドレス位置に固定
データが格納されている場合には、「周辺装置の特定の
アドレスに特定のデータが格納されているはずの状況」
が常時成立することとなるため、上記の異常検出方法は
任意のタイミングで実施することができる。

【００１０】これに対して、例えば、周辺装置が、記憶
内容の書き換えが行われるＲＡＭやレジスタ等である場
合には、請求項２に記載のように、中央処理装置が、周
辺装置にデータを書き込む書込動作を行った後、当該書
込動作でデータを書き込んだアドレスからデータを読み
出して、その読み出したデータと前記書込動作で書き込
んだデータ（つまり、書き込んだはずの正しいデータ）
とが一致しているか否かを判定し、両データが一致して
いなければ、バス動作が異常であると判断する、という
方法を採れば良い。

【００１１】つまり、請求項２の異常検出方法では、周
辺装置にデータを書き込むことで、「周辺装置の特定の
アドレスに特定のデータが格納されているはずの状況」
を作り出している。そして、この請求項２の異常検出方
法によれば、ライトアクセスとリードアクセスとの両方
のバス動作が正常か否かを確認することができる。

【００１２】一方、請求項３に記載のマイクロコンピュ
ータでは、中央処理装置と周辺装置とがバスを介して接
続されるが、中央処理装置は、バス動作の良否を検査す
るために、周辺装置の特定のアドレスに特定のデータが
格納されているはずの状況において、その特定のアドレ
スからデータを読み出し、その読み出したデータが前記
特定のデータ（即ち、読み出し対象のアドレスに格納さ
れているはずのデータ）でなければ、バス動作が異常で
あると判断して、当該マイクロコンピュータを初期化す
る。

【００１３】つまり、請求項３のマイクロコンピュータ
では、請求項１の異常検出方法を実施して、バス動作の
良否を検査し、バス動作が異常と判断したならば、初期
状態から再起動するようにしている。このような請求項
３のマイクロコンピュータによれば、バス動作の異常
（周辺装置に対するアクセスの失敗）を的確に検出し
て、当該マイクロコンピュータを初期状態から再起動さ
せることができるため、バス動作の異常による誤動作を
未然に防ぐことができる。

【００１４】次に、請求項４に記載のマイクロコンピュ
ータでは、請求項３のマイクロコンピュータにおいて、
中央処理装置は、バス動作の良否を検査するために、周
辺装置にデータを書き込む書込動作を行った後、当該書
込動作でデータを書き込んだアドレスからデータを読み
出して、その読み出したデータと前記書込動作で書き込
んだデータ（つまり、書き込んだはずの正しいデータ）
とが一致しているか否かを判定し、その両データが一致
していなければ、バス動作が異常であると判断する。

【００１５】つまり、請求項４のマイクロコンピュータ
では、請求項２の異常検出方法を実施して、バス動作の
良否を検査している。そして、このような請求項４のマ
イクロコンピュータによれば、ライトアクセスとリード
アクセスとの両方のバス動作が正常か否かを確認するこ
とができる。

【００１６】

【発明の実施の形態】以下、本発明が適用された実施形
態のマイクロコンピュータについて、図面を用いて説明
する。まず、本実施形態のマイクロコンピュータは、図
３に例示したマイクロコンピュータと同じハードウエア
構成をしている。つまり、本実施形態のマイクロコンピ
ュータも、ハーバードアーキテクチャのバス構造を有し
ており、ＣＰＵコア１１が、内部データバス１ｄ，内部
アドレスバス１ａ，及び内部コントロールバス１ｃから
なる一方の内部バス１を介してＲＡＭ１３と接続され、
また、内部データバス２ｄ，内部アドレスバス２ａ，及
び内部コントロールバス２ｃからなる他方の内部バス２
を介してＲＯＭ１５と接続されている。そして、内部デ
ータバス１ｄと内部データバス２ｄは、バイパス回路１
７によって適宜断続されるようになっている。

【００１７】そして特に、本実施形態のマイクロコンピ
ュータでは、ＣＰＵコア１１が、バス動作の良否を検査
するために、図１に示す処理を実行するようになってい
る。尚、図１の処理に該当するプログラムは、ＲＯＭ１
５に格納されている。図１に示すように、ＣＰＵコア１
１が、ステップ（以下単に「Ｓ」と記す）１１０にて、
周辺装置としてのＲＡＭ１３の何れかのアドレスにデー
タを書き込んだとする。尚、ＲＡＭ１３への書込動作
（ライトアクセス）は、図２（Ａ）に示す如く、内部ア
ドレスバス１ａへ書込先のアドレスを出力すると共に、
内部コントロールバス１ｃ中のＲＡＭ１３に対するリー
ド／ライト信号を、ライト側のレベル（この例ではハイ
レベル）にし、その後、所定の待ち時間が経過した時点
で、内部データバス１ｄへＲＡＭ１３に書き込むべきデ
ータを出力する、といった手順で行われる。

【００１８】すると、ＣＰＵコア１１は、その次のＳ１
２０にて、上記Ｓ１１０でデータを書き込んだＲＡＭ１
３のアドレスからデータを読み出す。尚、ＲＡＭ１３か
らの読出動作（リードアクセス）は、図２（Ｂ）に示す
如く、内部アドレスバス１ａへ読出対象のアドレスを出
力すると共に、内部コントロールバス１ｃ中のＲＡＭ１
３に対するリード／ライト信号を、リード側のレベル
（この例ではローレベル）にし、その後、所定の待ち時
間が経過した時点で、内部データバス１ｄからデータを
取り込む、といった手順で行われる。

【００１９】そして、ＣＰＵコア１１は、続くＳ１３０
にて、Ｓ１２０で読み出したデータと、Ｓ１１０で書き
込んだデータ（つまり、ＲＡＭ１３に書き込んだはずの
正しいデータ）とが一致しているか否かを判定する。こ
こで、Ｓ１３０にて、上記両データが一致していると判
定した場合には、バス動作が正常であると判断して、通
常の動作を継続する。つまり、次の処理を行う。

【００２０】これに対し、Ｓ１３０にて、上記両データ
が一致していないと判定した場合には、バス動作に何等
かの異常があったと判断して、Ｓ１４０に移行する。そ
して、このＳ１４０にて、当該マイクロコンピュータを
リセット（初期化）して、初期状態から再起動させる。

【００２１】つまり、本実施形態のマイクロコンピュー
タでは、中央処理装置としてのＣＰＵコア１１が、周辺
装置としてのＲＡＭ１３にデータを書き込む書込動作
（Ｓ１１０）を行った後、その書込動作でデータを書き
込んだアドレスからデータを読み出して（Ｓ１２０）、
その読み出したデータと前記書込動作で書き込んだ本来
のデータとが一致しているか否かを判定し（Ｓ１３
０）、両データが一致していなければ（Ｓ１３０：Ｎ
Ｏ）、バス動作が異常であると判断するようにしてい
る。そして、バス動作が異常であると判断した場合に
は、初期状態から動作を再開するようにしている（Ｓ１
４０）。

【００２２】このような本実施形態のマイクロコンピュ
ータによれば、ハードウエアを追加することなく、ライ
トアクセスとリードアクセスとの両方のバス動作が正常
か否かを的確に判定することができ、また、バス動作の
異常を検出した場合には、初期状態から再起動すること
となるため、誤動作を未然に防ぐことができる。

【００２３】尚、図１におけるＳ１２０〜Ｓ１４０の処
理は、ＲＡＭ１３や他のレジスタ等の周辺装置にデータ
を書き込んだ時毎に行うようにするのが好ましいが、例
えば、バス動作が不安定になると見なされる条件が成立
している場合のデータ書き込み時にだけ、或いは、特定
の種別のデータを書き込んだ時にだけ行うようにしても
良い。

【００２４】また、図１の処理は、ＣＰＵコア１１とリ
ード／ライトが可能なＲＡＭ１３との間の内部バス１の
バス動作を検査するものであったが、ＣＰＵコア１１と
ＲＯＭ１５との間の内部バス２のバス動作を検査するの
であれば、以下の変形例のようにすれば良い。

【００２５】即ち、この場合、周辺装置としてのＲＯＭ
１５の各アドレスには不変の固定データが格納されてい
るため、ＣＰＵコア１１は、図１のＳ１２０〜Ｓ１４０
と同様の処理により、ＲＯＭ１５の特定のアドレスから
データを読み出して、その読み出したデータが前記特定
のアドレスに格納されているはずのデータ（以下、正規
のデータという）であるか否かを判定し、読み出したデ
ータが正規のデータでなければ、バス動作が異常である
と判断して当該マイクロコンピュータをリセットするの
である。

【００２６】一方、本発明は、例えば図４に示すよう
に、図３の構成に対して、更に、拡張データバス３ｄ，
拡張アドレスバス３ａ，及び拡張コントロールバス３ｃ
からなる拡張バス３と、その拡張バス３を内部バス２に
接続させるバスステータスコントローラ（以下、ＢＳＣ
と記す）１９とを備えると共に、拡張バス３にタイマ等
の他の周辺装置２１が接続されるマイクロコンピュータ
において、拡張バス３及び内部バス２のバス動作を検査
するためにも同様に適用することができる。

【００２７】即ち、図４のマイクロコンピュータの場
合、ＣＰＵコア１１は、ＢＳＣ１９に指令を与えて拡張
バス３と内部バス２とを接続させ、その状態で、拡張バ
ス３上の周辺装置２１にアクセスすることとなる。この
ため、上記周辺装置２１がＲＡＭ１３のようにリード／
ライトの両方が可能なものであるならば、ＣＰＵコア１
１は、ＢＳＣ１９に拡張バス３と内部バス２とを接続さ
せた状態で、その周辺装置２１を対象に対して図１と同
様の処理を行えば良く、また、上記周辺装置２１がＲＯ
Ｍ１５のようにリード専用のものであるならば、ＣＰＵ
コア１１は、ＢＳＣ１９に拡張バス３と内部バス２とを
接続させた状態で、その周辺装置２１を対象にして上記
変形例と同様の処理を行えば良い。

【００２８】以上、本発明の一実施形態について説明し
たが、本発明は、種々の形態を採り得ることは言うまで
もない。例えば、上記実施形態のマイクロコンピュータ
は、ハーバードアーキテクチャのものであったが、本発
明は、それ以外のマイクロコンピュータに対しても同様
に適用することができる。

【図面の簡単な説明】

【図１】 実施形態のマイクロコンピュータでバス動作
の良否を判定するために実行される処理を表すフローチ
ャートである。

【図２】 データ書き込み時及びデータ読み出し時の動
作を表すタイムチャートである。

【図３】 ハーバードアーキテクチャのマイクロコンピ
ュータの構成を例示するブロック図である。

【図４】 他の実施形態のマイクロコンピュータの構成
を示すブロック図である。

【符号の説明】

１ｄ，２ｄ…内部データバス １ａ，２ａ…内部アド
レスバス １ｃ，２ｃ…内部コントロールバス １，２…内部バ
ス ３ｄ…拡張データバス ３ａ…拡張アドレスバス ３ｃ…拡張コントロールバス ３…拡張バス １１…ＣＰＵコア １３…ＲＡＭ １５…ＲＯＭ
１７…バイパス回路 １９…ＢＳＣ（バスステートコントローラ） ２１…
他の周辺装置

Claims (4)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータにおける中央処理
   装置と周辺装置とがバスを介してデータをやり取りする
   際のバス動作の異常を検出するための方法であって、 前記中央処理装置が、前記周辺装置の特定のアドレスに
   特定のデータが格納されているはずの状況において、前
   記特定のアドレスからデータを読み出し、その読み出し
   たデータが前記特定のデータでなければ、バス動作が異
   常であると判断すること、 を特徴とするバス動作の異常検出方法。
2. 【請求項２】 請求項１に記載のバス動作の異常検出方
   法において、 前記中央処理装置は、前記周辺装置にデータを書き込む
   書込動作を行った後、当該書込動作でデータを書き込ん
   だアドレスからデータを読み出して、その読み出したデ
   ータと前記書込動作で書き込んだデータとが一致してい
   るか否かを判定し、両データが一致していなければ、バ
   ス動作が異常であると判断すること、 を特徴とするバス動作の異常検出方法。
3. 【請求項３】 中央処理装置と周辺装置とがバスを介し
   て接続されるマイクロコンピュータにおいて、 前記中央処理装置は、 バス動作の良否を検査するために、前記周辺装置の特定
   のアドレスに特定のデータが格納されているはずの状況
   において、前記特定のアドレスからデータを読み出し、
   その読み出したデータが前記特定のデータでなければ、
   バス動作が異常であると判断して、当該マイクロコンピ
   ュータを初期化すること、 を特徴とするマイクロコンピュータ。
4. 【請求項４】 請求項３に記載のマイクロコンピュータ
   において、 前記中央処理装置は、 前記周辺装置にデータを書き込む書込動作を行った後、
   当該書込動作でデータを書き込んだアドレスからデータ
   を読み出して、その読み出したデータと前記書込動作で
   書き込んだデータとが一致しているか否かを判定し、そ
   の両データが一致していなければ、バス動作が異常であ
   ると判断すること、 を特徴とするマイクロコンピュータ。