CN117873797A - 数字电路芯片故障确认方法及相关装置 - Google Patents
数字电路芯片故障确认方法及相关装置 Download PDFInfo
- Publication number
- CN117873797A CN117873797A CN202311811765.9A CN202311811765A CN117873797A CN 117873797 A CN117873797 A CN 117873797A CN 202311811765 A CN202311811765 A CN 202311811765A CN 117873797 A CN117873797 A CN 117873797A
- Authority
- CN
- China
- Prior art keywords
- chip
- module
- register
- register value
- service program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000012790 confirmation Methods 0.000 title claims abstract description 17
- 230000003993 interaction Effects 0.000 claims abstract description 20
- 238000012545 processing Methods 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 27
- 238000004590 computer program Methods 0.000 claims description 20
- 238000004891 communication Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 17
- 238000003860 storage Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 19
- 230000001360 synchronised effect Effects 0.000 description 17
- 230000006870 function Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 238000012795 verification Methods 0.000 description 10
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本申请提供了一种数字电路芯片故障确认方法及相关装置,该方法包括:对第一芯片进行上电检测,在检测到第一芯片存在运行故障的第一模块时,获取第一模块以及与第一模块存在数据交互的第二模块的寄存器的第一寄存器值,并获取第一芯片运行正常时的第一模块以及第二模块的寄存器的第二寄存器值,最后通过第一模块以及第二模块的寄存器的第一寄存器值和第二寄存器值的差异确定第一芯片的运行故障原因,可以确定数字芯片运行故障的原因,进而提高该数字电路芯片在后续运行相应程序时的稳定性。
Description
技术领域
本申请涉及半导体器件技术领域,特别涉及一种数字电路芯片故障确认方法及相关装置。
背景技术
正常情况下,芯片在上电之后就能够正常工作,但部分数字电路芯片有时候会出现上电后不能正常工作的情况,且该数字电路芯片如果在上电后能够正常工作,那么在上电后的使用过程中就能够一直正常工作。因此,如何确定该数字电路芯片不能正常工作的原因是本领域亟需解决的技术问题。
发明内容
本申请提供了一种数字电路芯片故障确认方法及相关装置,通过根据数字电路芯片在正常工作和非正常工作情况下分别对应的寄存器的第一寄存器值和第二寄存器值来确定数字电路芯片故障的原因,进而提高该数字电路芯片工作的稳定性。
第一方面,本申请提供了一种数字电路芯片故障确认方法,该方法应用于调试设备,该方法包括:
控制供电电源对第一芯片进行供电,并驱动第一芯片运行第一业务程序;
若检测到第一芯片运行第一业务程序时存在运行故障的第一模块,则确定第一芯片中与第一模块存在数据交互的至少一个第二模块;
获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值,多个第三模块包括第一模块和至少一个第二模块;
控制供电电源对第一芯片反复进行断电和供电操作,直到检测到第一芯片能够正常运行第一业务程序时,获取多个第三模块中每个第三模块的寄存器对应的第二寄存器值;
根据每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定第一芯片的运行故障原因。
可以看出,本申请中,通过将故障原因定位到故障的模块的寄存器的寄存器值,并通过寄存器的寄存器值确定第一芯片的运行故障原因,可以解决如何确定该数字电路芯片不能正常工作的原因的技术问题,从而可以根据该故障原因完成对该数字电路芯片的调试,进而提高该数字电路芯片在后续运行相应程序时的稳定性。
在一个可行的示例中,获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值,包括:驱动第一芯片中的处理器根据每个第三模块的寄存器的地址,读取每个第三模块的寄存器对应的第一寄存器值;从第一芯片中的处理器获取每个第三模块的寄存器对应的第一寄存器值。
在本申请中,通过定位寄存器的地址,可以准确的获取到每个第三模块的寄存器对应的第一寄存器值。
在一个可行的示例中,根据每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定第一芯片的故障原因,包括:将每个第三模块的寄存器对应的第一寄存器值与第二寄存器值进行比对,确定多个第三模块中的至少一个目标模块,至少一个目标模块的寄存器对应的第一寄存器值与第二寄存器值之间不同;获取至少一个目标模块的寄存器的传输级代码信息;根据至少一个目标模块中每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,结合每个目标模块的寄存器的传输级代码信息确定第一芯片的故障原因。
在本申请中,确定多个第三模块中第一寄存器值与第二寄存器值不同的寄存器对应的至少一个目标模块,再获取至少一个目标模块的传输级代码,最后根据每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,以及传输级代码信息确定第一芯片的故障原因。这样不仅可以提高确定第一芯片的故障原因的效率,还可以提高确定第一芯片的故障原因的准确性。
在一个可行的示例中,根据至少一个目标模块中每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,结合每个目标模块的寄存器的传输级代码信息确定第一芯片的故障原因,包括:根据每个模块的寄存器的传输级代码信息,确定至少一个目标模块中每个模块的寄存器的第一寄存器值和第二寄存器值之间的差异与第一业务程序是否存在对应关系;若至少一个目标模块中存在第一目标模块的寄存器的第一寄存器值与第二寄存器值之间的差异与第一业务程序不存在对应关系,则确定第一芯片的故障原因包括复位信号不同步。
在本申请中,通过每个目标模块的寄存器的传输级代码信息结合每个目标模块的寄存器的第一寄存器值和第二寄存器值确定每个目标模块的寄存器值的影响条件,再根据该影响条件与第一业务程序的对应关系确定第一芯片的故障原因。这样可以准确的确定出第一芯片的故障原因。
在一个可行的示例中,该方法还包括:当确定第一芯片的故障原因包括复位信号不同步时,执行复位信号同步步骤;复位信号同步步骤包括:控制供电电源对第一芯片重新供电,并在复位期间关闭第一芯片的时钟;在经过第一预设时间之后,释放第一芯片的复位信号;在经过第二预设时间之后,开启第一芯片的时钟。
在本申请中,通过控制第一芯片的时钟和复位信号,可以是实现对第一芯片的复位信号同步,从而解决第一芯片运行业务程序时发生故障的问题。
在一个可行的示例中,该方法还包括:当确定第一芯片的故障原因包括复位信号不同步时,控制供电电源对第一芯片进行断电和供电操作,并驱动第一芯片运行第二业务程序;若检测到第一芯片运行第二业务程序时存在运行故障,则确定第一芯片的运行故障原因;若第一芯片运行故障是由复位信号不同步导致的,则执行复位信号同步步骤。
在本申请中,在确定第一芯片的故障原因包括除复位信号不同步时,通过对第一芯片重新上电并运行第二业务程序来对第一芯片进行重新检测,可以避免对第一芯片的检测错误,从而提高确定第一芯片的故障原因的准确性。
在一个可行的示例中,该方法还包括:控制供电电源对第一芯片进行断电和供电操作,并驱动第一芯片运行第一业务程序;根据预设次数重复上述步骤,并检测第一芯片在预设次数中是否可以正常运行第一业务程序;若第一芯片在预设次数中的任一次都可以正常运行第一业务程序,则确定第一芯片的复位信号同步操作成功;若第一芯片在预设次数中运行第一业务程序时存在至少一次运行故障,则执行复位信号同步步骤。
在本申请中,在第一芯片执行复位信号同步操作之后,通过对第一芯片进行重新上电检测判断第一芯片执行复位信号同步操作是否成功。这样可以避免第一芯片复位信号同步操作未成功,从而提高对第一芯片调试的稳定性。
第二方面,本申请提供了一种数字电路芯片故障确认装置,该装置应用于调试设备,该装置包括:
处理单元,用于控制供电电源对第一芯片进行供电,并驱动第一芯片运行第一业务程序;
若检测单元检测到第一芯片运行第一业务程序时存在运行故障的第一模块,则通过确定单元确定第一芯片中与第一模块存在数据交互的至少一个第二模块;
获取单元,用于获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值,多个第三模块包括第一模块和至少一个第二模块;
处理单元,还用于控制供电电源对第一芯片反复进行断电和供电操作,直到检测单元检测到第一芯片能够正常运行第一业务程序时,通过获取单元获取多个第三模块中每个第三模块的寄存器对应的第二寄存器值;
确定单元,还用于根据每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定第一芯片的运行故障原因。
第三方面,本申请提供了一种电子装置,该装置包括处理器、存储器、通信接口,处理器、存储器和通信接口相互连接,并且完成相互间的通信工作,存储器上存储有可执行程序代码,通信接口用于进行无线通信,处理器用于调取存储器上存储的可执行程序代码,执行例如第一方面任一方法中所描述的部分或全部的步骤。
第四方面,本申请提供一种计算机可读存储介质,计算机可读存储介质中存储有电子数据,电子数据在被处理器执行时,用于执行电子数据以实现本申请第一方面所描述的部分或全部步骤。
第五方面,本申请提供了一种计算机程序产品,其中,上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,上述计算机程序可操作来使计算机执行如本申请第一方面中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种芯片调试系统的结构示意图;
图2为本申请实施例提供的一种数字电路芯片故障确认方法的流程示意图;
图3为本申请实施例提供的一种第一芯片的结构示意图;
图4为本申请实施例提供的一种目标模块的结构示意图;
图5是本申请实施例提供的一种数字电路芯片故障确认装置的功能单元组成框图;
图6是本申请实施例提供的另一种数字电路芯片故障确认装置的功能单元组成框图;
图7是本申请实施例提供的一种电子装置的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤的过程、方法、系统、产品或设备没有限定于已列出的步骤,而是可选地还包括没有列出的步骤,或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
请参阅图1,图1为本申请实施例提供的一种芯片调试系统的结构示意图,如图1所示,该芯片调试系统100包括调试设备101、第一芯片102以及供电电源103。
调试设备101,用于对第一芯片102进行检测,并在检测到第一芯片102存在故障时,确定其故障原因,并进行相应调试。
第一芯片102为数字电路芯片,用于完成数字信号的处理和逻辑运算。数字电路芯片有时候会出现上电后不能工作的情况,且该数字电路芯片若在上电后能正常工作,则在上电后的运行过程中能够一直正常工作。
供电电源103,用于对第一芯片102进行供电,以使第一芯片102能够运行相应的程序。
调试设备101通过控制供电电源103对第一芯片102进行供电(上电),驱动第一芯片102运行第一业务程序,同时检测第一芯片102是否运行正常。若检测到第一芯片102中存在第一模块存在运行故障,则确定与第一模块存在数据交互的至少一个第二模块,同时获取第一模块与至少一个第二模块的寄存器对应的第一寄存器值。调试设备101控制供电电源103对第一芯片102反复进行供电和断电操作(反复重新上电),直到检测到第一芯片能够正常运行该第一业务程序时,获取此时第一模块与至少一个第二模块的寄存器对应的第二寄存器值,并根据该第一寄存器值和第二寄存器值之间的差异确定第一芯片的运行故障原因。
通过上述方法,可以确定数字电路芯片在上电后不能正常工作的原因,从而可以根据该原因完成对该数字电路芯片的调试,进而提高该数字电路芯片在后续运行相应程序时的稳定性。
基于此,本申请实施例提供了一种数字电路芯片故障确认方法,下面结合附图对本申请实施例进行详细说明。
请参阅图2,图2为本申请实施例提供的一种数字电路芯片故障确认方法的流程示意图,该方法应用于上述芯片调试系统,如图2所示,该方法包括如下步骤:
步骤S201,调试设备控制供电电源对第一芯片进行供电,并驱动第一芯片运行第一业务程序。
其中,第一芯片为数字电路芯片,主要用于完成数字信号的处理和逻辑运算,因此,第一业务程序应当是该第一芯片可以完成处理的业务程序。
步骤S202,调试设备若检测到第一芯片运行第一业务程序时存在运行故障的第一模块,则确定第一芯片中与第一模块存在数据交互的至少一个第二模块。
其中,该第一模块以及第二模块是芯片包含的内部功能模块,如存储器模块、输入输出接口模块、时钟模块等等。芯片在运行第一业务程序时,需要芯片中的多个模块进行协同工作,因此,芯片在运行第一业务程序时,第一模块也需要与其他模块进行数据交互。
示例性地,请参阅图3,图3为本申请实施例提供的一种第一芯片的结构示意图,如图3所示,第一芯片包括第四模块、第五模块、第六模块、第七模块、第八模块以及第九模块,各模块之间通过数据线、地址线或读写控制线等连接,假设第一芯片运行第一业务程序时,上述模块需要根据对应连接关系进行数据交互,若第四模块为本申请所示的第一模块,那么与第四模块存在数据交互的至少一个第二模块包括第五模块和第六模块。
步骤S203,调试设备获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值。
其中,多个第三模块包括第一模块和至少一个第二模块。每个模块基本都存在其对应的寄存器,寄存器用于其对应模块的数据传输、处理和存储,寄存器也存在多个类型,如中断寄存器、参数配置寄存器等。芯片在运行业务程序时,需要通过配置寄存器来控制和管理其运行状态,且不同的业务程序,需要对应的配置寄存器设置,而寄存器值则用于表示寄存器的配置信息。
下面对当前步骤进行详细说明:
在一个可行的实施例中,获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值,包括:驱动第一芯片中的处理器根据每个第三模块的寄存器的地址,读取每个第三模块的寄存器对应的第一寄存器值;从第一芯片中的处理器获取每个第三模块的寄存器对应的第一寄存器值。
其中,每个寄存器都存在对应的地址,若需要获取寄存器对应的寄存器值,需要通过该寄存器对应的地址定位该寄存器后,再读取该寄存器的寄存器值。因此,调试设备获取每个第三模块的寄存器对应的第一寄存器值时,需要驱动第一芯片中的处理器根据每个第三模块的寄存器的地址,来读取每个第三模块的寄存器对应的第一寄存器值,第一芯片中的处理器读取到每个第三模块的寄存器对应的第一寄存器值后,调试设备再从第一芯片的处理器中获取每个第三模块的寄存器对应的第一寄存器值。
在本申请中,通过定位寄存器的地址,可以准确的获取到每个第三模块的寄存器对应的第一寄存器值。
步骤S204,调试设备控制供电电源对第一芯片反复进行断电和供电操作,直到检测到第一芯片能够正常运行第一业务程序时,获取多个第三模块中每个第三模块的寄存器对应的第二寄存器值。
其中,控制供电电源对第一芯片反复进行供电和断电操作是指对第一芯片进行重复上电。由于第一芯片每次上电时会进行复位操作,且第一芯片在上电后可能会正常运行第一业务程序,也可能会存在故障。因此,需要对第一芯片进行重复上电,直到检测到第一芯片能够正常运行第一业务程序。当确定第一芯片能够正常运行第一业务程序后,再通过上述实施例所示的方法获取此时多个第三模块的寄存器对应的第二寄存器值。
步骤S205,调试设备根据每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定第一芯片的运行故障原因。
其中,寄存器值用于表示寄存器的配置信息,因此,通过每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异,可以确定正常情况下和非正常情况下分别对应的寄存器的配置信息之间的差异,进而通过正常情况下和非正常情况下分别对应的寄存器的配置信息之间的差异来确定第一芯片的运行故障原因。
下面对当前步骤进行详细说明:
在一个可行的实施例中,根据每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定第一芯片的故障原因,包括:将每个第三模块的寄存器对应的第一寄存器值与第二寄存器值进行比对,确定多个第三模块中的至少一个目标模块,至少一个目标模块的寄存器对应的第一寄存器值与第二寄存器值之间不同;获取至少一个目标模块的寄存器的传输级代码信息;根据至少一个目标模块中每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,结合每个目标模块的寄存器的传输级代码信息确定第一芯片的故障原因。
其中,在根据每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定第一芯片的运行故障原因之外,还可以引入寄存器的传输级代码信息来进一步确定第一芯片的故障原因。该传输级代码信息是指寄存器传输级(register-transferlevel,RTL)代码。RTL代码主要用于描述电路的逻辑控制和数据路径等信息,RTL代码的基本机构包括模块、过程和端口等。模块是RTL代码的基本组成单元,用于实现特定的逻辑功能;过程是模块中的逻辑操作,用于处理输入数据和产生输出数据;端口是模块与模块之间的连接点,用于传输数据和信号。
而为了避免数据过多,本申请通过将每个第三模块的寄存器对应的第一寄存器值与第二寄存器值进行比对,确定多个第三模块中的第一寄存器值与第二寄存器值不同的寄存器对应的至少一个目标模块,以便后续直接根据至少一个目标模块的寄存器对应的第一寄存器值与第二寄存器值的差异来确定第一芯片的故障原因。同时,确定了多个第三模块中的至少一个目标模块之后,获取至少一个目标模块的寄存器的传输级代码信息,在每个目标模块的正常情况下和非正常情况下分别对应的寄存器的配置信息之间的差异的基础上,结合每个目标模块的寄存器的数据路径等信息确定第一芯片的故障原因。
在本申请中,确定多个第三模块中第一寄存器值与第二寄存器值不同的寄存器对应的至少一个目标模块,再获取至少一个目标模块的传输级代码,最后根据每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,以及传输级代码信息确定第一芯片的故障原因。这样不仅可以提高确定第一芯片的故障原因的效率,还可以提高确定第一芯片的故障原因的准确性。
下面对“据至少一个目标模块中每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,结合每个目标模块的寄存器的传输级代码信息确定第一芯片的故障原因”进行详细说明:
具体地,在一个可行的实施例中,根据至少一个目标模块中每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,结合每个目标模块的寄存器的传输级代码信息确定第一芯片的故障原因,包括:根据每个模块的寄存器的传输级代码信息,确定至少一个目标模块中每个模块的寄存器的第一寄存器值和第二寄存器值之间的差异与第一业务程序是否存在对应关系;若至少一个目标模块中存在第一目标模块的寄存器的第一寄存器值与第二寄存器值之间的差异与第一业务程序不存在对应关系,则确定第一芯片的故障原因包括复位信号不同步。
其中,根据寄存器的传输级代码信息可以确定寄存器的电路的逻辑控制信息,进而确定影响寄存器的寄存器值的影响条件,其中一种影响条件是由于第一业务程序影响寄存器值,从而导致第一寄存器值与第二寄存器值不同。但若根据第一业务程序不会对至少一个目标模块中的第一目标模块的寄存器的寄存器值产生影响,即第一目标模块的寄存器的第一寄存器值与第二寄存器值之间的不同不是因为第一业务程序导致的,则可以确定第一目标模块的寄存器的第一寄存器值与第二寄存器值之间的不同是由于复位信号不同步导致的。
示例性地,请参阅图4,图4为本申请实施例提供的一种目标模块的结构示意图,如图4所示,包括四个目标模块,分别为第四模块、第五模块、第六模块和第七模块,其中,可以看出四个模块的寄存器的第一寄存器值和第二寄存器值之间不同,其中,第四模块的寄存器的第一寄存器值为11010,第二寄存器值为11000;第五模块的寄存器的第一寄存器值为10010,第二寄存器值为11000;第六模块的寄存器的第一寄存器值为11100,第二寄存器值为11001;第七模块的寄存器的第一寄存器值为01101,第二寄存器值为01000。若根据四个模块的寄存器的传输级代码信息确定第一业务程序可以导致第四模块、第五模块和第六模块的寄存器的寄存器值改变,但第一业务程序无法导致第七模块的寄存器值的改变,则可以确定第一芯片运行第一业务程序存在故障是由于复位信号不同步导致的。
在本申请中,通过每个目标模块的寄存器的传输级代码信息结合每个目标模块的寄存器的第一寄存器值和第二寄存器值确定每个目标模块的寄存器值的影响条件,再根据该影响条件与第一业务程序的对应关系确定第一芯片的故障原因。这样可以准确的确定出第一芯片的故障原因。
下面对上述两种故障原因的后续处理进行详细说明:
在一个可行的实施例中,该方法还包括:当确定第一芯片的故障原因包括复位信号不同步时,执行复位信号同步步骤;复位信号同步步骤包括:控制供电电源对第一芯片重新供电,并在复位期间关闭第一芯片的时钟;在经过第一预设时间之后,释放第一芯片的复位信号;在经过第二预设时间之后,开启第一芯片的时钟。
其中,当确定第一芯片的故障原因包括复位信号不同步时,调试设备可以通过对第一芯片进行复位信号同步处理,以解决该故障。具体地,复位期间是指复位信号处于复位状态的期间,在复位期间关闭第一芯片的时钟,间隔一段时间后,释放第一芯片的复位信号,再间隔一段时间后,开启第一芯片的时钟。此时就可以完成第一芯片的复位信号同步。
在本申请中,通过控制第一芯片的时钟和复位信号,可以是实现对第一芯片的复位信号同步,从而解决第一芯片运行业务程序时发生故障的问题。
此外,在一个可行的实施例中,该方法还包括:当确定第一芯片的故障原因包括复位信号不同步时,控制供电电源对第一芯片进行断电和供电操作,并驱动第一芯片运行第二业务程序;若检测到第一芯片运行第二业务程序时存在运行故障,则确定第一芯片的运行故障原因;若第一芯片运行故障是由复位信号不同步导致的,则执行复位信号同步步骤。
其中,当确定第一芯片的故障原因包括除复位信号不同步时。由于本申请是通过寄存器的寄存器值来判断第一芯片的故障原因,而业务程序本身也会对寄存器的寄存器值产生影响,因此,为了避免检测出现错误,调试设备可以对第一芯片进行重新上电,并驱动第一芯片运行与第一业务程序不同的第二业务程序,并通过上述方法重新对第一芯片进行检测,判断其运行第二业务程序时是否存在运行故障。
若判断其运行第二业务程序时不存在运行故障,则确定第一芯片运行第一业务程序时发生故障是由于运行程序导致的,属于正常情况;若判断其运行第二业务程序时存在运行故障,则可以确定发生该运行故障是由复位信号不同步导致的,则并不属于正常情况,需要根据上述实施例所示的方法进行复位信号同步操作,从而解决该运行故障的问题。可以理解地,第二业务程序也应当是该第一芯片可以完成处理的业务程序。
在本申请中,在确定第一芯片的故障原因包括除复位信号不同步时,通过对第一芯片重新上电并运行第二业务程序来对第一芯片进行重新检测,可以避免对第一芯片的检测错误,从而提高确定第一芯片的故障原因的准确性。
此外,当确定第一芯片的故障原因包括除复位信号不同步之外的其他故障时,还可以通过下述方法避免检测出现错误:
在一个可行的实施例中,该方法还包括:控制供电电源对第一芯片进行断电和供电操作,并驱动第一芯片运行第一业务程序;根据预设次数重复上述步骤,并检测第一芯片在预设次数中是否可以正常运行第一业务程序;若第一芯片在预设次数中的任一次都可以正常运行第一业务程序,则确定第一芯片的复位信号同步操作成功;若第一芯片在预设次数中运行第一业务程序时存在至少一次运行故障,则执行复位信号同步步骤。
其中,在对第一芯片进行复位信号同步操作之后,为了防止复位信号未同步成功,还可以根据上述实施例中所示的方法对第一芯片进行预设次数的重新上电检测,判断第一芯片运行第一业务程序时是否还会存在运行故障。若检测到第一芯片每次重新上电检测时都可以正常运行第一业务程序,则确定第一芯片的复位信号同步操作成功;若检测到第一芯片运行第一业务程序时存在至少一次运行故障,则确定第一芯片的复位信号同步操作失败,则重新执行上述实施例所示的复位信号同步步骤。例如,预设次数可以为100次。这是由于第一芯片运行第一业务程序时,本身存在故障的概率较低,根据预设次数的重新上电检测才能有效的检测出是否对第一芯片调试成功。
此外,考虑到业务程序对寄存器的寄存器值会产生影响,除了重新运行第一业务程序之后,还可以运行与第一业务程序不同的第二业务程序,再根据第一芯片运行第二业务程序是否会存在运行故障来判断复位信号同步操作是否成功。同理,第一芯片可以正常运行第二业务程序时,则确定第一芯片的复位信号同步操作成功;若检测到第一芯片运行第二业务程序时存在运行故障,则确定第一芯片的复位信号同步操作失败。
在本申请中,在第一芯片执行复位信号同步操作之后,通过对第一芯片进行重新上电检测判断第一芯片执行复位信号同步操作是否成功。这样可以避免第一芯片复位信号同步操作未成功,从而提高对第一芯片调试的稳定性。
可以看出,本申请实施例中,对第一芯片进行上电检测,在检测到第一芯片存在运行故障的第一模块时,获取第一模块以及与第一模块存在数据交互的第二模块的寄存器的第一寄存器值,并获取第一芯片运行正常时的第一模块以及第二模块的寄存器的第二寄存器值,最后通过第一模块以及第二模块的寄存器的第一寄存器值和第二寄存器值的差异确定第一芯片的运行故障原因,这样通过将故障原因定位到故障的模块的寄存器的寄存器值,并通过寄存器的寄存器值确定第一芯片的运行故障原因,可以解决如何确定该数字电路芯片不能正常工作的原因的技术问题,从而可以根据该故障原因完成对该数字电路芯片的调试,进而提高该数字电路芯片在后续运行相应程序时的稳定性。
与上述所示的实施例一致的,请参阅图5,图5是本申请实施例提供的一种数字电路芯片故障确认装置的功能单元组成框图,该装置应用于上述调试设备,如图5所示,数字电路芯片故障确认装置50包括:
处理单元501,用于控制供电电源对第一芯片进行供电,并驱动第一芯片运行第一业务程序;
若检测单元502检测到第一芯片运行第一业务程序时存在运行故障的第一模块,则通过确定单元503确定第一芯片中与第一模块存在数据交互的至少一个第二模块;
获取单元504,用于获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值,多个第三模块包括第一模块和至少一个第二模块;
处理单元501,还用于控制供电电源对第一芯片反复进行断电和供电操作,直到检测单元502检测到第一芯片能够正常运行第一业务程序时,通过获取单元504获取多个第三模块中每个第三模块的寄存器对应的第二寄存器值;
确定单元503,还用于根据每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定第一芯片的运行故障原因。
在一个可行的实施例中,获取单元504,用于获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值,包括:驱动第一芯片中的处理器根据每个第三模块的寄存器的地址,读取每个第三模块的寄存器对应的第一寄存器值;从第一芯片中的处理器获取每个第三模块的寄存器对应的第一寄存器值。
在一个可行的实施例中,确定单元503,用于根据每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定第一芯片的故障原因,包括:将每个第三模块的寄存器对应的第一寄存器值与第二寄存器值进行比对,确定多个第三模块中的至少一个目标模块,至少一个目标模块的寄存器对应的第一寄存器值与第二寄存器值之间不同;获取至少一个目标模块的寄存器的传输级代码信息;根据至少一个目标模块中每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,结合每个目标模块的寄存器的传输级代码信息确定第一芯片的故障原因。
在一个可行的实施例中,确定单元503,用于根据至少一个目标模块中每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,结合每个目标模块的寄存器的传输级代码信息确定第一芯片的故障原因,包括:根据每个目标模块的寄存器的传输级代码信息结合每个目标模块的寄存器的第一寄存器值和第二寄存器值确定每个目标模块与其他模块的数据交互状态,数据交互状态包括正常交互和非正常交互,其他模块为多个第三模块中除目标模块之外的模块;若每个目标模块与其他模块的数据交互状态为正常交互,则确定第一芯片的故障原因包括复位信号不同步;若每个目标模块与其他模块的数据交互状态为非正常交互,则确定第一芯片的故障原因包括除复位信号不同步之外的其他故障。
在一个可行的实施例中,处理单元501,还用于:当通过确定单元503确定第一芯片的故障原因包括复位信号不同步时,执行复位信号同步步骤;复位信号同步步骤包括:控制供电电源对第一芯片重新供电,并在复位期间关闭第一芯片的时钟;在经过第一预设时间之后,释放第一芯片的复位信号;在经过第二预设时间之后,开启第一芯片的时钟。
在一个可行的实施例中,处理单元501,还用于:当通过确定单元503确定第一芯片的故障原因包括除复位信号不同步之外的其他故障时,控制供电电源对第一芯片进行断电和供电操作,并驱动第一芯片运行第二业务程序;若检测到第一芯片运行第二业务程序时存在运行故障,则确定第一芯片的运行故障原因;若第一芯片运行故障是由复位信号不同步导致的,则执行复位信号同步步骤。
在一个可行的实施例中,处理单元501,还用于:当通过确定单元503确定第一芯片的故障原因包括除复位信号不同步之外的其他故障时,获取第二芯片的检测结果,第二芯片为在第一芯片之前通过运行第一业务程序进行检测的芯片;若第二芯片的检测结果不为由复位信号不同步导致的运行故障,则控制供电电源对第一芯片进行断电和供电操作,并驱动第一芯片运行第一业务程序;若检测到第一芯片运行第一业务程序时存在运行故障,则确定第一芯片的运行故障原因;若第一芯片运行故障是由复位信号不同步导致的,则执行复位信号同步步骤。
可以理解的是,由于方法实施例与装置实施例为相同技术构思的不同呈现形式,因此,本申请中方法实施例部分的内容应同步适配于装置实施例部分,此处不再赘述。
在采用集成的单元的情况下,如图6所示,图6是本申请实施例提供的另一种数字电路芯片故障确认装置的功能单元组成框图。在图6中,数字电路芯片故障确认装置50包括:处理模块612和通信模块611。处理模块612用于对数字电路芯片故障确认装置的动作进行控制管理,例如,处理单元501、检测单元502、确定单元503和获取单元504的步骤,和/或用于执行本文所描述的技术的其它过程。通信模块611用于支持数字电路芯片故障确认装置与其他设备之间的交互。如图6所示,数字电路芯片故障确认装置50还可以包括存储模块613,存储模块613用于存储数字电路芯片故障确认装置的程序代码和数据。
其中,处理模块612可以是处理器或控制器,例如可以是中央处理器(CentralProcessing Unit,CPU),通用处理器,数字信号处理器(Digital Signal Processor,DSP),ASIC,FPGA或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框,模块和电路。处理器也可以是实现计算功能的组合,例如包含一个或多个微处理器组合,DSP和微处理器的组合等等。通信模块611可以是收发器、RF电路或通信接口等。存储模块613可以是存储器。
其中,上述方法实施例涉及的各场景的所有相关内容均可以援引到对应功能模块的功能描述,在此不再赘述。上述数字电路芯片故障确认装置50均可执行上述图2所示的数字电路芯片故障确认方法。
上述实施例,可以全部或部分地通过软件、硬件、固件或其他任意组合来实现。当使用软件实现时,上述实施例可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机指令或计算机程序。在计算机上加载或执行计算机指令或计算机程序时,全部或部分地产生按照本申请实施例的流程或功能。计算机可以为通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输,例如,计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集合的服务器、数据中心等数据存储设备。可用介质可以是磁性介质(例如,软盘、硬盘、磁带)、光介质(例如,DVD)、或者半导体介质。半导体介质可以是固态硬盘。
图7是本申请实施例提供的一种电子装置的结构框图。如图7所示,电子装置700可以包括一个或多个如下部件:处理器701、存储器702和通信接口703,处理器701、存储器702和通信接口703相互连接,并且完成相互间的通信工作,其中存储器702可存储有一个或多个计算机程序,一个或多个计算机程序可以被配置为由一个或多个处理器701执行时实现如上述各实施例描述的方法。
处理器701可以包括一个或者多个处理核。处理器701利用各种接口和线路连接整个电子装置700内的各个部分,通过运行或执行存储在存储器702内的指令、程序、代码集或指令集,以及调用存储在存储器702内的数据,执行电子装置700的各种功能和处理数据。可选地,处理器701可以采用数字信号处理(Digital Signal Processing,DSP)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、可编程逻辑阵列(ProgrammableLogicArray,PLA)中的至少一种硬件形式来实现。处理器701可集成中央处理器(CentralProcessing Unit,CPU)、图像处理器(Graphics Processing Unit,GPU)和调制解调器等中的一种或几种的组合。可以理解的是,上述调制解调器也可以不集成到处理器701中,单独通过一块通信芯片进行实现。
存储器702可以包括随机存储器(Random Access Memory,RAM),也可以包括只读存储器(Read-Only Memory,ROM)。存储器702可用于存储指令、程序、代码、代码集或指令集。存储器702可包括存储程序区和存储数据区,其中,存储程序区可存储用于实现操作系统的指令、用于实现至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现上述各个方法实施例的指令等。存储数据区还可以存储电子装置700在使用中所创建的数据等。
可以理解的是,电子装置700可包括比上述结构框图中更多或更少的结构元件,例如,包括电源模块、物理按键、WiFi(Wireless Fidelity,无线保真)模块、扬声器、蓝牙模块、传感器等,在此不进行限定。
上述电子装置700可以是调试设备或调试设备中的一部分。
本申请实施例提供了一种计算机可读存储介质,其中,计算机可读存储介质中存储有程序数据,该程序数据在被处理器执行时,用于执行上述方法实施例中记载的任何一种数字电路芯片故障确认方法的部分或全部步骤。
本申请实施例还提供一种计算机程序产品,上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质,上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任何一种数字电路芯片故障确认方法的部分或全部步骤。该计算机程序产品可以为一个软件安装包。
需要说明的是,对于前述的任一种数字电路芯片故障确认方法的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本申请并不受所描述的动作顺序的限制,因为依据本申请,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定是本申请所必须的。
尽管在此结合各实施例对本申请进行了描述,然而,在实施所要求保护的本申请过程中,本领域技术人员通过查看附图、公开内容、以及所附权利要求书,可理解并实现所公开实施例的其他变化。在权利要求中,“包括”(comprising)一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。相互不同的从属权利要求中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
本领域普通技术人员可以理解上述任一种数字电路芯片故障确认方法的方法实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成,该程序可以存储于计算机可读存储器中,存储器可以包括:闪存盘、只读存储器(英文:Read-OnlyMemory,简称:ROM)、随机存取器(英文:Random Access Memory,简称:RAM)、磁盘或光盘等。
以上对本申请实施例进行了详细介绍,本文中应用了具体个例对本申请一种数字电路芯片故障确认方法及相关装置的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请一种数字电路芯片故障确认方法及相关装置的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本申请的限制。
本申请是参照本申请实施例的方法、硬件产品和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
可以理解的是,凡是被控制或者被配置以用于执行本申请一种数字电路芯片故障确认方法的方法实施例所描述的流程图的处理方法的产品,如上述流程图的终端以及计算机程序产品,均属于本申请所描述的相关产品的范畴。
显然,本领域的技术人员可以对本申请提供的一种数字电路芯片故障确认方法及相关装置进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种数字电路芯片故障确认方法,其特征在于,所述方法应用于调试设备,所述方法包括:
控制供电电源对第一芯片进行供电,并驱动所述第一芯片运行第一业务程序;
若检测到所述第一芯片运行所述第一业务程序时存在运行故障的第一模块,则确定所述第一芯片中与所述第一模块存在数据交互的至少一个第二模块;
获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值,所述多个第三模块包括所述第一模块和所述至少一个第二模块;
控制所述供电电源对所述第一芯片反复进行断电和供电操作,直到检测到所述第一芯片能够正常运行所述第一业务程序时,获取所述多个第三模块中每个第三模块的寄存器对应的第二寄存器值;
根据所述每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定所述第一芯片的运行故障原因。
2.根据权利要求1所述的方法,其特征在于,所述获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值,包括:
驱动所述第一芯片中的处理器根据所述每个第三模块的寄存器的地址,读取所述每个第三模块的寄存器对应的第一寄存器值;
从所述第一芯片中的处理器获取所述每个第三模块的寄存器对应的第一寄存器值。
3.根据权利要求1或2所述的方法,其特征在于,所述根据所述每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定所述第一芯片的故障原因,包括:
将所述每个第三模块的寄存器对应的第一寄存器值与第二寄存器值进行比对,确定所述多个第三模块中的至少一个目标模块,所述至少一个目标模块的寄存器对应的第一寄存器值与第二寄存器值之间不同;
获取所述至少一个目标模块的寄存器的传输级代码信息;
根据所述至少一个目标模块中每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,结合每个目标模块的寄存器的传输级代码信息确定所述第一芯片的故障原因。
4.根据权利要求3所述的方法,其特征在于,所述根据所述至少一个目标模块中每个目标模块的寄存器的第一寄存器值和第二寄存器值之间的差异,结合每个目标模块的寄存器的传输级代码信息确定所述第一芯片的故障原因,包括:
根据所述每个模块的寄存器的传输级代码信息,确定所述至少一个目标模块中每个模块的寄存器的第一寄存器值和第二寄存器值之间的差异与所述第一业务程序是否存在对应关系;
若所述至少一个目标模块中存在第一目标模块的寄存器的第一寄存器值与第二寄存器值之间的差异与所述第一业务程序不存在对应关系,则确定所述第一芯片的故障原因包括复位信号不同步。
5.根据权利要求4所述的方法,其特征在于,所述方法还包括:
当确定所述第一芯片的故障原因包括复位信号不同步时,执行复位信号同步步骤;
所述复位信号同步步骤包括:
控制所述供电电源对所述第一芯片重新供电,并在复位期间关闭所述第一芯片的时钟;
在经过第一预设时间之后,释放所述第一芯片的复位信号;
在经过第二预设时间之后,开启所述第一芯片的时钟。
6.根据权利要求4所述的方法,其特征在于,所述方法还包括:
当确定所述第一芯片的故障原因包括复位信号不同步时,控制所述供电电源对所述第一芯片进行断电和供电操作,并驱动所述第一芯片运行第二业务程序;
若检测到所述第一芯片运行所述第二业务程序时存在运行故障,则确定所述第一芯片的运行故障原因;
若所述第一芯片运行故障是由复位信号不同步导致的,则执行复位信号同步步骤。
7.根据权利要求5所述的方法,其特征在于,所述方法还包括:
控制所述供电电源对所述第一芯片进行断电和供电操作,并驱动所述第一芯片运行所述第一业务程序;
根据预设次数重复上述步骤,并检测所述第一芯片在所述预设次数中是否可以正常运行所述第一业务程序;
若所述第一芯片在所述预设次数中的任一次都可以正常运行所述第一业务程序,则确定所述第一芯片的复位信号同步操作成功;
若所述第一芯片在所述预设次数中运行所述第一业务程序时存在至少一次运行故障,则执行所述复位信号同步步骤。
8.一种数字电路芯片故障确认装置,其特征在于,所述装置应用于调试设备,所述装置包括:
处理单元,用于控制供电电源对第一芯片进行供电,并驱动所述第一芯片运行第一业务程序;
若检测单元检测到所述第一芯片运行所述第一业务程序时存在运行故障的第一模块,则通过确定单元确定所述第一芯片中与所述第一模块存在数据交互的至少一个第二模块;
获取单元,用于获取多个第三模块中每个第三模块的寄存器对应的第一寄存器值,所述多个第三模块包括所述第一模块和所述至少一个第二模块;
所述处理单元,还用于控制所述供电电源对所述第一芯片反复进行断电和供电操作,直到所述检测单元检测到所述第一芯片能够正常运行所述第一业务程序时,通过获取单元获取所述多个第三模块中每个第三模块的寄存器对应的第二寄存器值;
所述确定单元,还用于根据所述每个第三模块的寄存器对应的第一寄存器值与第二寄存器值之间的差异确定所述第一芯片的运行故障原因。
9.一种数字电路芯片故障确定设备,其特征在于,所述设备包括:
处理器、存储器、通信接口,所述处理器、所述存储器和所述通信接口相互连接,并且完成相互间的通信工作;
所述存储器上存储有可执行程序代码,所述通信接口用于进行无线通信;
所述处理器用于调取所述存储器上存储的所述可执行程序代码,执行如权利要求1-7任一项所述的方法。
10.一种计算机可读存储介质,其特征在于,存储用于电子数据交换的计算机程序,其中,所述计算机程序使得计算机执行如权利要求1-7任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311811765.9A CN117873797A (zh) | 2023-12-26 | 2023-12-26 | 数字电路芯片故障确认方法及相关装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311811765.9A CN117873797A (zh) | 2023-12-26 | 2023-12-26 | 数字电路芯片故障确认方法及相关装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117873797A true CN117873797A (zh) | 2024-04-12 |
Family
ID=90583916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311811765.9A Pending CN117873797A (zh) | 2023-12-26 | 2023-12-26 | 数字电路芯片故障确认方法及相关装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117873797A (zh) |
-
2023
- 2023-12-26 CN CN202311811765.9A patent/CN117873797A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI470420B (zh) | 除錯方法及電腦系統 | |
CN107111595B (zh) | 用于检测早期引导错误的方法、设备及系统 | |
US20080270827A1 (en) | Recovering diagnostic data after out-of-band data capture failure | |
CN110580235B (zh) | 一种sas扩展器通信方法及装置 | |
EP1933234A2 (en) | Frozen ring cache | |
CN106681877B (zh) | 芯片调试系统及方法与系统芯片 | |
US6457145B1 (en) | Fault detection in digital system | |
US20140143601A1 (en) | Debug device and debug method | |
US20190302180A1 (en) | System on chip and operating method thereof | |
CN117873797A (zh) | 数字电路芯片故障确认方法及相关装置 | |
CN104182290A (zh) | 除错装置及除错方法 | |
TWI497279B (zh) | 除錯裝置及除錯方法 | |
CN113672260B (zh) | 一种处理器cpu初始化方法 | |
CN115756935A (zh) | 嵌入式软件系统的异常故障定位方法、装置及设备 | |
CN113160875B (zh) | 芯片测试系统和测试方法 | |
CN114996069A (zh) | 一种主板测试方法、装置以及介质 | |
CN104809038B (zh) | 一种fifo异常处理方法及装置 | |
CN110399258B (zh) | 一种服务器系统的稳定性测试方法、系统及装置 | |
JP6217086B2 (ja) | 情報処理装置、エラー検出機能診断方法およびコンピュータプログラム | |
CN102567159B (zh) | 内存检测方法 | |
US20060101306A1 (en) | Apparatus and method of initializing processors within a cross checked design | |
CN100401263C (zh) | 开机查错系统及方法 | |
US20160378096A1 (en) | Numerical controller and numerical control system in which the controller is connected by network | |
US11175340B1 (en) | System and method for managing testing and availability of critical components on system-on-chip | |
CN114297009B (zh) | 一种服务器测试的方法及装置、电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |