JP2002044943A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】 低コストで、損失が少なく、高い力率を有
し、高調波対策を行い、制御性に優れた電源装置を提供
する。 【解決手段】 交流電源ＡＣを整流する整流ブリッジＢ
１と、整流出力を高周波電力に変換するＦＥＴＱ１、Ｑ
２と、高周波電力を供給されるインダクタＬ１、Ｌ２
と、インダクタＬ１、Ｌ２と磁気結合しているインダク
タＬ３、Ｌ４と、インダクタＬ３、Ｌ４の誘起電圧を整
流するダイオードＤ１、Ｄ２と、整流出力を平滑するチ
ョークコイルＬ５と、チョークコイルＬ５に接続される
負荷４とで構成され、負荷４の出力情報を検知するため
の出力検知回路３と、負荷４に供給される出力量が目標
出力量になるようＦＥＴＱ１、Ｑ２のスイッチング動作
を制御し負荷４に供給される出力のピークを抑制するス
イッチング制御手段を構成するＦＥＴ制御回路１ａ、周
波数制御回路１ｂ、ＰＷＭ制御回路１ｃとを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源装置に関する
ものである。

【０００２】

【従来の技術】従来のインバータ・コンバータ回路を用
いた電源装置は、交流電源を整流した整流出力を電解コ
ンデンサにより平滑して、インバータ・コンバータ回路
を介して負荷に電力を供給していた。このときに、イン
バータ・コンバータ回路に用いている半導体素子、コイ
ル等構成部品の最大ピーク電流、最大ピーク電圧の制限
及び突入電流の抑制等を行って、構成部品の最大定格の
最適化を行い、部品の小型化及びコストの低減を図って
きた。

【０００３】

【発明が解決しようとする課題】従来の、交流電源を整
流した整流出力をインバータ・コンバータ回路を介して
負荷に電力を供給する電源装置は、整流出力を平滑する
ために電解コンデンサを用いているために、電源装置の
力率が悪く、入力電流に高調波成分が多く含まれるとい
う問題があった。

【０００４】前記問題を解決するために、平滑用のコン
デンサとして電解コンデンサを用いない方法があるが、
平滑していない整流出力をインバータ・コンバータ回路
を介して負荷に電力供給すると、負荷には交流電源の周
期に同期したピークを有する波形の電圧、電流、または
電力がかかるため、構成部品の選定時には、出力のピー
クに合わせて選定しなければならず、部品の大型化、コ
ストの上昇につながっていた。

【０００５】本発明は、上記事由に鑑みてなされたもの
であり、その目的は、低コストで、損失が少なく、高い
力率を有し、高調波対策を行い、制御性に優れた電源装
置を提供することにある。

【０００６】

【課題を解決するための手段】請求項１の発明は、交流
電源を整流する第１の整流手段と、高周波でスイッチン
グすることで前記第１の整流手段の整流出力を高周波電
力に変換するスイッチング素子と、前記高周波電力を供
給される第１のインダクタと、前記第１のインダクタと
磁気結合している第２のインダクタと、前記第２のイン
ダクタに誘起される電圧を整流する第２の整流手段と、
前記第２の整流手段の整流出力を平滑するチョークコイ
ルと、前記チョークコイルの出力端側に接続される負荷
とで構成されるインバータ・コンバータ回路からなり、
前記負荷に供給される出力情報を検知するための出力情
報検知手段と、前記出力情報検知手段の出力情報と所定
の目標出力量とに基づいて前記負荷に供給される出力量
が前記目標出力量になるよう前記スイッチング素子のス
イッチング動作を制御して前記負荷に供給される出力の
ピークを抑制するスイッチング制御手段とを備えること
を特徴とし、第１の整流手段の全波整流電圧を電解コン
デンサで平滑しないことにより、力率の向上及び入力電
流に含まれる高調波ノイズ成分の削減を行うことがで
き、電解コンデンサが回路の中に入っていないので電源
装置の寿命を長くすることができる。また、負荷に供給
される出力に生じるピーク電力を抑制することで、ダイ
オード、コンデンサ、チョークコイル等の第２の整流手
段及びその周辺回路に用いる部品を選定するときに、電
圧、電流の最大定格の低い部品を選定することができ、
部品を小型化、低コスト化することができる。したがっ
て、低コストで、損失が少なく、高い力率を有し、高調
波対策を行い、制御性に優れた電源装置を提供すること
ができる。

【０００７】請求項２の発明は、請求項１の発明におい
て、負荷は、定電圧負荷であることを特徴とし、定電圧
負荷はリプル電流の影響を受けにくく、出力側の整流回
路を小型化、低コスト化することができる。

【０００８】請求項３の発明は、請求項１の発明におい
て、負荷は、二次電池であることを特徴とし、二次電池
はリプル電流の影響を受けにくく、出力側の整流回路を
小型化、低コスト化することができる。

【０００９】請求項４の発明は、請求項１の発明におい
て、スイッチング制御手段は、前記負荷に供給される出
力量が所定の目標出力量になるよう前記スイッチング素
子のスイッチング動作を周波数制御して前記負荷に供給
される出力のピークを抑制することを特徴とし、一般的
なスイッチング電源制御用ＩＣを使用でき、部品点数を
少なくして、低コスト化することができる。

【００１０】請求項５の発明は、請求項１の発明におい
て、スイッチング制御手段は、前記負荷に供給される出
力量が所定の目標出力量になるよう前記スイッチング素
子のスイッチング動作をＰＷＭ制御して前記負荷に供給
される出力のピークを抑制することを特徴とし、一般的
なスイッチング電源制御用ＩＣを使用でき、部品点数を
少なくして、低コスト化することができる。

【００１１】請求項６の発明は、請求項１の発明におい
て、スイッチング制御手段は、前記負荷に供給される出
力量が所定の目標出力量になるよう前記スイッチング素
子のスイッチング動作を周波数制御とＰＷＭ制御とを組
合せて制御して前記負荷に供給される出力のピークを抑
制することを特徴とし、幅広い制御を行うことができ
る。

【００１２】請求項７の発明は、請求項１乃至６いずれ
かの発明において、スイッチング制御手段は、前記スイ
ッチング素子をスイッチングさせる時間とスイッチング
停止させる時間とを生成することを特徴とし、負荷に供
給される出力のピークを抑制し、且つ出力を調整するこ
とができる。

【００１３】請求項８の発明は、請求項１乃至７いずれ
かの発明において、目標出力量は、電流値であることを
特徴とし、制御回路を安価にすることができる。

【００１４】請求項９の発明は、請求項１乃至７いずれ
かの発明において、目標出力量は、電圧値であることを
特徴とし、制御回路を安価にすることができる。

【００１５】請求項１０の発明は、請求項１乃至９いず
れかの発明において、スイッチング制御手段は、交流電
源の周期に同期して、前記スイッチング素子をスイッチ
ングさせる時間とスイッチング停止させる時間とを生成
することを特徴とし、交流電源に同期させてスイッチン
グさせて、出力量を安定させることができる。

【００１６】請求項１１の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、前記負荷に供給され
る出力が低出力となるように、交流電源の電圧のゼロク
ロス地点を挟む前後の区間のみ、前記スイッチング素子
をスイッチングさせることを特徴とし、低電力を負荷に
供給することができる。特に、負荷が電池であり充電す
るときには、出力に電池電圧以上の電圧を発生させなけ
れば充電できない。このため、第１の整流手段の全波整
流電圧をスイッチング素子が直接スイッチングして電池
を充電するためには、第２のインダクタの第１のインダ
クタに対する巻数比を上げて、第１の整流手段の全波整
流電圧が低いときでも充電できるようにする必要があ
る。このとき、非常に低い電流を電池に充電させたい場
合、第１の整流手段の全波整流電圧が高いときにもスイ
ッチング素子をスイッチングさせると、出力側には電池
電圧に対して高すぎる電圧が発生し、この出力電圧と電
池電圧との差が大きすぎて負荷である電池に大電流が流
れて正確な制御ができなくなる。このため、交流電源の
周期を検知し、そのゼロクロス地点近傍のみをスイッチ
ングさせることにより、低電力を正確に取り出すことが
できる。

【００１７】請求項１２の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、前記負荷に供給され
る出力が低出力となるように、交流電源の電圧のゼロク
ロス地点の近傍から前記スイッチング素子のスイッチン
グを開始させ、次のゼロクロス地点までに前記スイッチ
ングを停止させることを繰り返すことを特徴とし、交流
電源のゼロクロス地点近傍からスイッチング素子のスイ
ッチングを開始させて、部品点数の少ない回路で低電力
を負荷に供給することができる。

【００１８】請求項１３の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、前記負荷に供給され
る出力が低出力となるように、交流電源の電圧のゼロク
ロス地点の近傍で前記スイッチング素子のスイッチング
を停止させ、次のゼロクロス地点までに前記スイッチン
グを開始させることを繰り返すことを特徴とし、交流電
源のゼロクロス地点近傍からスイッチング素子のスイッ
チングを停止させて、部品点数の少ない回路で低電力を
負荷に供給することができる。

【００１９】請求項１４の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、交流電源の電圧の最
大絶対値地点を挟み、且つゼロクロス地点を含まない区
間のみ、前記スイッチング素子をスイッチングさせるこ
とを特徴とし、高調波電流を少なくして、且つ低電力を
負荷に供給することができる。

【００２０】請求項１５の発明は、請求項１０乃至１４
いずれかの発明において、スイッチング制御手段は交流
電源の周期に同期して、前記スイッチング素子をスイッ
チングさせる動作を所定の回数繰り返し行うことと、前
記スイッチング素子をスイッチング停止させる動作を所
定の回数行うこととを交互に繰り返すことを特徴とし、
交流電源に同期させて、低電力を負荷に供給できる。例
えばあるゼロクロス地点から次のゼロクロス地点までの
期間、スイッチング素子をスイッチングさせるあるいは
停止させることで出力を調整することにより、部品点数
が少ない回路で低電力を負荷に供給することができる。
ここで、負荷に流れる電流があるゼロクロス地点から次
のゼロクロス地点まで平均１０Ａとすると、１回目のゼ
ロクロス地点から２回目のゼロクロス地点までスイッチ
ング素子にスイッチングをさせて前記電流を負荷に流
し、２回目のゼロクロス地点から３回目のゼロクロス地
点までスイッチング素子のスイッチングを停止させ、３
回目のゼロクロス地点から５回目のゼロクロス地点まで
スイッチング素子にスイッチングをさせて前記電流を負
荷に流し、５回目のゼロクロス地点から６回目のゼロク
ロス地点までスイッチング素子のスイッチングを停止さ
せる動作を繰り返すことにより、６Ａの平均電流を出力
することができる。また、１回目のゼロクロス地点から
２回目のゼロクロス地点までの期間のうちある期間のみ
スイッチングさせて、前記制御を行うこともできる。

【００２１】請求項１６の発明は、請求項１５の発明に
おいて、スイッチング制御手段は交流電源の周期に同期
して、前記スイッチング素子をスイッチングさせる動作
を繰り返し行う回数と、前記スイッチング素子をスイッ
チング停止させる動作を行う回数とを可変して、前記負
荷に供給される出力量を制御することを特徴とし、負荷
に供給される出力量を調整することができる。

【００２２】請求項１７の発明は、請求項１０乃至１６
いずれかの発明において、スイッチング制御手段は、前
記スイッチング素子をスイッチングさせる時間とスイッ
チング停止させる時間とを可変して、前記負荷に供給さ
れる出力量を制御することを特徴とし、負荷に供給され
る出力量を調整することができる。

【００２３】請求項１８の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、交流電源の周期に同
期させて、前記スイッチング素子を交流電源の電圧の第
１のゼロクロス地点近傍から所定のゼロクロス地点の数
後の第２のゼロクロス地点近傍までスイッチングさせ、
前記第２のゼロクロス地点から所定のゼロクロス地点の
数後の第３のゼロクロス地点近傍までスイッチング停止
させる動作を繰り返すことを特徴とし、交流電源に同期
させてゼロクロス地点近傍からスイッチング素子のスイ
ッチングを行うあるいは停止させることで出力を調整し
て、部品点数が少ない回路で低電力を負荷に供給するこ
とができる。

【００２４】請求項１９の発明は、請求項１８の発明に
おいて、スイッチング制御手段は、前記各所定のゼロク
ロス地点の数を可変して、前記負荷に供給される出力量
を制御することを特徴とし、負荷に供給する出力量を安
定した低出力量に調整することができる。

【００２５】請求項２０の発明は、請求項１０乃至１９
いずれかの発明において、スイッチング制御手段は、前
記スイッチング素子をスイッチング停止状態からスイッ
チング開始させるときは、ソフトスタート制御を行うこ
とを特徴とし、スイッチング開始時の瞬間的に大きな出
力を抑制して負荷へのダメージを低減させることができ
る。特に、負荷が電池であって充電するときには、出力
に電池電圧以上の電圧を発生させなければ充電できな
い。このため、第１の整流手段の出力である全波整流電
圧をスイッチング素子が直接スイッチングして電池を充
電するためには、第２のインダクタの第１のインダクタ
に対する巻数比を上げて、第１の整流手段の全波整流電
圧が低いときでも充電できるようにする必要がある。し
かしそうすると、この電池に充電電流を流していないと
きに、ソフトスタートを用いずにスイッチング素子のス
イッチングを開始して、負荷に低電流を流そうとしても
瞬間的に大きな電流が流れてしまう。この瞬間的に大き
な電流をソフトスタートを用いることによって抑制しよ
うとするものである。

【００２６】請求項２１の発明は、請求項１乃至１９い
ずれかの発明において、出力情報検知手段の出力情報を
スイッチング制御手段にフィードバックし、スイッチン
グ制御手段は、前記フィードバックされた出力情報と所
定の目標出力量とに基づいて前記負荷に供給される出力
量が前記目標出力量になるよう前記スイッチング素子の
スイッチングを制御することを特徴とし、正確な出力量
を負荷に供給することができる。

【００２７】請求項２２の発明は、請求項２１の発明に
おいて、負荷の状況を検知する負荷状況検知手段を備
え、前記負荷状況検知手段の検知状況により目標出力量
を可変することを特徴とし、負荷の状況を検知して制御
することで、負荷にダメージを与えることを無くすこと
ができる。

【００２８】請求項２３の発明は、請求項１乃至２２い
ずれかの発明において、交流電源の電圧及び位相の検出
手段を設けたことを特徴とし、第１の整流手段の全波整
流出力の周期にスイッチング素子のスイッチングを同期
させると、スイッチング素子のスイッチング停止時に全
波整流出力がほぼ一定となって同期がとれなくなる場合
があるが、交流電源の周期にスイッチングを同期させる
ことにより、出力量の大小に関係なく安定した交流電源
の電圧及び位相の検出を行うことができる。

【００２９】請求項２４の発明は、請求項２３の発明に
おいて、交流電源の電圧及び位相の検出手段は、交流電
源を整流する第３の整流手段であることを特徴とし、整
流ブリッジのような第３の整流手段を設けることによ
り、交流電源の電圧及び位相の検出を安価に行うことが
できる。

【００３０】請求項２５の発明は、請求項２４の発明に
おいて、スイッチング制御回路は、第３の整流手段の出
力値と予め設けたしきい値とを比較器により比較した出
力に基づいて前記スイッチング素子のスイッチング動作
の開始と停止とを行うことを特徴とし、簡単な回路構成
により、交流電源に同期してスイッチング素子のスイッ
チングの開始と停止とを行うことができる。

【００３１】請求項２６の発明は、請求項２５の発明に
おいて、第３の整流手段の出力端間にコンデンサを接続
し、スイッチング制御回路は、前記第３の整流手段の出
力値と予め設けたしきい値とを比較器により比較した出
力に基づいて前記スイッチング素子のスイッチング動作
の開始と停止とを行うことを特徴とし、第３の整流手段
の出力端間にコンデンサを接続することにより、交流電
源の電圧信号を０Ｖより大きくして、簡単な回路構成に
することができる。

【００３２】請求項２７の発明は、請求項２６の発明に
おいて、スイッチング制御回路は、第３の整流手段の出
力値の最低値未満の値と最大値を超える値とに切替えら
れる前記しきい値を入力された前記比較器の出力に応じ
て、前記スイッチング素子のスイッチング動作の連続停
止、もしくは連続動作を行うことを特徴とし、交流電源
の電圧信号を０Ｖより大きくして、簡単な回路構成にし
てスイッチング動作の連続停止、連続動作を行うことが
できる。

【００３３】請求項２８の発明は、請求項２５乃至２７
いずれかの発明において、前記負荷に供給される出力量
が所定の目標出力量になるように、前記しきい値は、出
力情報検知手段の出力情報に応じて変更されることを特
徴とし、出力情報検知手段の出力情報をフィードバック
することで低コストの回路構成で、低出力を負荷に供給
することができる。

【００３４】請求項２９の発明は、請求項２５乃至２８
いずれかの発明において、前記比較器は、ヒステリシス
特性を有することを特徴とし、ノイズに強く安定した出
力を得ることができる。

【００３５】請求項３０の発明は、請求項２９の発明に
おいて、前記負荷に供給される出力量が所定の目標出力
量になるように、前記比較器の有するヒステリシス特性
は、出力情報検知手段の出力情報に応じてヒステリシス
幅を可変できることを特徴とし、ノイズに強く安定した
低出力を負荷に供給することができる。

【００３６】請求項３１の発明は、請求項１乃至３０い
ずれかの発明において、前記負荷に供給される出力量を
所定の目標出力量にするために出力情報検知手段の出力
情報をサンプリングで読み取るときは、交流電源の２倍
の周期に同期しない周期でサンプリングすることを特徴
とし、正確且つ安定した出力を得ることができる。

【００３７】請求項３２の発明は、請求項１乃至３１い
ずれかの発明において、前記第１のインダクタに並列に
コンデンサが接続されて、共振型のインバータ回路を構
成することを特徴とし、インバータの回路方式を共振型
とすることにより損失の少ない低ノイズの電源装置にす
ることができる。なお、スイッチング素子２石を交互に
オン・オフさせるハーフブリッジ方式またはプッシュプ
ル方式では、一般的にデッドタイム一定の周波数制御が
用いられるが、負荷の大小により共振周波数が合わなく
なりスイッチング損失が大きくなるが、本発明では負荷
が大きいときの共振周波数に合わせておけば、負荷が小
さいときにおいても低損失を維持することができる。

【００３８】請求項３３の発明は、請求項１乃至３２い
ずれかの発明において、前記第１のインダクタと第２の
インダクタとは、着脱可能、且つ互いに非接触であるこ
とを特徴とし、負荷を簡単に着脱でき、水まわりやほこ
りの多いところでも使用できる。

【００３９】請求項３４の発明は、請求項１の発明にお
いて、スイッチング制御回路は、前記負荷に供給される
出力量が前記目標出力量になるように前記スイッチング
素子のスイッチングを周波数制御とＰＷＭ制御との内少
なくとも１つの制御を行って前記負荷に供給される出力
のピークを抑制する制御と、前記スイッチング素子をス
イッチングさせる動作とスイッチング停止させる動作と
を行う制御とを所定の目標出力量に応じて切替える機能
を備えることを特徴とし、目標出力量に応じて制御方法
を自動的に切替えることにより、部品点数が少なく、安
価で、高調波電流が少なく、且つ広い制御性を有するこ
とができる。

【００４０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００４１】（実施形態１）図１は、本実施形態１の回
路構成を示す。本実施形態１は、交流電源ＡＣと、交流
電源ＡＣの出力を全波整流する第１の整流手段を構成す
る整流ブリッジＢ１と、整流ブリッジＢ１の出力端間に
接続されるセラミックコンデンサＣ１と、整流ブリッジ
Ｂ１の正出力に接続される第１のインダクタを構成する
インダクタＬ１、Ｌ２と、インダクタＬ１、Ｌ２に各ド
レインを接続され整流ブリッジＢ１の負出力に各ソース
を接続されるスイッチング素子であるＦＥＴＱ１、Ｑ２
と、インダクタＬ１、Ｌ２の直列回路に並列に接続され
てインダクタＬ１、Ｌ２とで共振回路を構成する共振コ
ンデンサＣ２と、インダクタＬ１、Ｌ２とでトランスを
構成しインダクタＬ１、Ｌ２と磁気結合している第２の
インダクタを構成するインダクタＬ３、Ｌ４の直列回路
と、インダクタＬ３に一端を接続されるダイオードＤ１
及びインダクタＬ４に一端を接続されダイオードＤ１と
で第２の整流手段を構成するダイオードＤ２と、ダイオ
ードＤ１、Ｄ２の各他端の接続中点に接続される平滑用
チョークコイルＬ５と、チョークコイルＬ５の出力端と
インダクタＬ３、Ｌ４の接続中点との間に接続される平
滑用コンデンサＣ４と、平滑用コンデンサＣ４に並列に
接続される負荷４と、負荷４に供給される電流、電圧ま
たは電力の出力情報を検知する出力情報検知手段を構成
する出力検知回路３と、交流電源ＡＣの電圧及び位相の
検出手段を含み交流電源ＡＣの周期に同期した同期情報
を出力する入力電源同期検出回路６と、出力検知回路３
の出力情報に基づいてＦＥＴ制御回路１ａにＦＥＴＱ
１、Ｑ２を周波数制御させる周波数制御回路１ｂと、出
力検知回路３の出力情報と入力電源同期検出回路６の同
期情報とに基づいてＦＥＴ制御回路１ａにＦＥＴＱ１、
Ｑ２をＰＷＭ制御させるＰＷＭ制御回路１ｃと、周波数
制御回路１ｂとＰＷＭ制御回路１ｃとによってＦＥＴＱ
１、Ｑ２のスイッチング動作を制御するＦＥＴ制御回路
１ａとからなる。ここで、ＦＥＴ制御回路１ａと周波数
制御回路１ｂとＰＷＭ制御回路１ｃとでＦＥＴＱ１、Ｑ
２のスイッチング動作を制御して負荷４に供給される出
力のピークを抑制するスイッチング制御手段を構成す
る。

【００４２】交流電源ＡＣの出力を第１の整流手段を構
成する整流ブリッジＢ１により全波整流された全波整流
電圧ＶＣ１は、整流ブリッジＢ１の出力端に接続された
セラミックコンデンサＣ１に入力される。しかし、十分
な静電容量を得ることのできる電解コンデンサとは異な
り、静電容量の小さいセラミックコンデンサＣ１では整
流ブリッジＢ１の全波整流電圧ＶＣ１は十分に平滑され
ず、波形は全波整流波形となる。しかし、電解コンデン
サで平滑した場合と比べて高い力率を得ることができ、
入力電流Ｉｉｎに含まれる高調波成分を低減させること
ができる。また比較的寿命の短い電解コンデンサを用い
ていないので、電源装置の寿命を長くすることができ
る。整流ブリッジＢ１から出力された全波整流電圧ＶＣ
１は、インダクタＬ１、Ｌ２と共振コンデンサＣ２とＦ
ＥＴＱ１、Ｑ２とから構成される共振型インバータ回路
に入力され、ＦＥＴＱ１、Ｑ２を高周波で交互にオン・
オフさせることによりインダクタＬ１、Ｌ２に高周波電
流を供給し、インダクタＬ３、Ｌ４の両端に電圧を誘起
させ、ダイオードＤ１、Ｄ２で全波整流され、平滑用チ
ョークコイルＬ５と平滑用コンデンサＣ４により平滑さ
れ、負荷４に出力が供給される。

【００４３】本実施形態１では、負荷４への出力を制御
する制御系は２つの制御系からなり、出力検知回路３と
周波数制御回路１ｂとＦＥＴ制御回路１ａとからなるフ
ィードバックループは負荷４に供給する出力が大きい時
に用いる高出力用の第１制御系を構成し、出力検知回路
３とＰＷＭ制御回路１ｃとＦＥＴ制御回路１ａとからな
るフィードバックループと入力電源同期検出回路６とは
負荷４に供給する出力が小さい時に用いる低出力用の第
２制御系を構成する。

【００４４】負荷４に高出力を供給する時は、全波整流
電圧ＶＣ１に対して、ＦＥＴＱ１、Ｑ２のスイッチング
周波数を一定にしてスイッチング動作を行わせると、全
波整流電圧ＶＣ１は周期的に大きさが変わるので、負荷
４に供給される出力も周期的に大きさが変わり、インダ
クタＬ３、Ｌ４、ダイオードＤ１、Ｄ２、平滑用チョー
クコイルＬ５、平滑用コンデンサＣ４の各部品の選定時
には出力のピークに合わせて選定しなければならず、部
品の大型化、コストの上昇につながっていた。そこで、
本実施形態１の高出力用の第１制御系では、負荷４に供
給される出力が大きいとき、即ち整流ブリッジＢ１から
出力された全波整流電圧ＶＣ１が大きい時は、周波数制
御回路１ｂはＦＥＴＱ１、Ｑ２のスイッチング周波数を
上げるようにＦＥＴ制御回路１ａを制御することで、Ｆ
ＥＴ制御回路１ａは負荷４に供給する出力を下げる方向
に制御し、負荷４に供給される出力が小さいとき、即ち
整流ブリッジＢ１から出力された全波整流電圧ＶＣ１が
小さい時は、周波数制御回路１ｂはＦＥＴＱ１、Ｑ２の
スイッチング周波数を下げるようにＦＥＴ制御回路１ａ
を制御することで、ＦＥＴ制御回路１ａは負荷４に供給
する出力を上げる方向に制御して、負荷４に供給する出
力のピークを抑制している。このように負荷４に供給す
る出力のピークを抑制することで、部品の小型化、コス
トの低減を行うことができる。なお、このとき低出力用
の第２制御系は動作させないようにしておく。

【００４５】負荷４に低出力を供給する時は、ＦＥＴＱ
１、Ｑ２のスイッチング周波数が高くなりすぎるためノ
イズ及び制御性の問題が生じる。そこで、本実施形態１
の低出力用の第２制御系では、高出力用の第１制御系に
は一定に制御させておき、ＰＷＭ制御回路１ｃは、入力
電源同期検出回路６によって検出した交流電源ＡＣの周
期に同期させた所定の時間幅だけＦＥＴＱ１、Ｑ２のス
イッチング動作を停止させて出力を調整し、負荷４に低
出力を供給する。

【００４６】（実施形態２）図２は、本実施形態２の回
路構成を示す。前記実施形態１の回路構成を示す図１と
同一の要素には同一の符号を付して説明は省略する。図
３（ａ）は、整流ブリッジＢ１の全波整流電圧ＶＣ１の
波形を示す。この全波整流電圧ＶＣ１で、ＦＥＴＱ１、
Ｑ２が同時にオンすることのないように一定の周波数で
交互にオン・オフスイッチングをしたときの入力電流Ｉ
ｉｎの波形と入力電圧Ｖｉｎの波形とは図３（ｂ）に示
される。このとき、負荷４に供給される出力の波形は図
３（ｃ）に示されるようにピークを有しているために、
部品をこの出力のピークに合わせて選定しなければなら
ず、部品の大型化、コストの上昇につながっていた。

【００４７】そこで本実施形態２ではまず、負荷４に供
給している出力量がある目標出力量になるように、出力
フィードバック回路２は、出力検知回路３で検知した出
力情報に基づいて、スイッチング制御回路１がＦＥＴＱ
１、Ｑ２のスイッチングを制御するための制御情報をス
イッチング制御回路１に伝達する。即ち、出力量が目標
出力量を超えると、出力フィードバック回路２はスイッ
チング制御回路１のスイッチング周波数を上げるように
する制御信号をスイッチング制御回路１に出力し、スイ
ッチング制御回路１はＦＥＴＱ１、Ｑ２のスイッチング
周波数を上げて、出力電流を抑制して、出力量を抑制す
る。逆に出力量が目標出力量未満のときは、出力フィー
ドバック回路２はスイッチング制御回路１のスイッチン
グ周波数を下げるようにする制御信号をスイッチング制
御回路１に出力し、スイッチング制御回路１はＦＥＴＱ
１、Ｑ２のスイッチング周波数を下げて、出力電流を増
加させて、出力量を可能な限り目標出力量に近づけるよ
うにする。このようにスイッチング制御回路１が周波数
制御を行うと、負荷４に供給される出力は、図４（ａ）
に示されるように出力のピークを抑制することができ
る。また、入力電流Ｉｉｎの波形と入力電圧Ｖｉｎの波
形とは図４（ｂ）に示されるようになり、入力電流Ｉｉ
ｎもピークを抑制された波形となる。またコンデンサＣ
１がセラミックコンデンサであるので、コンデンサＣ１
を電解コンデンサとした場合に比べて入力電圧Ｖｉｎと
入力電流Ｉｉｎとの力率は高く、入力電流Ｉｉｎに含ま
れる高調波電流は少なくなっている。

【００４８】なお、本実施形態２では、スイッチング制
御手段１がＦＥＴＱ１、Ｑ２を周波数制御しているが、
出力量が目標出力量を超えると、出力フィードバック回
路２はスイッチング制御回路１のスイッチング周波数を
一定にして、スイッチング時のオン幅を小さくする制御
信号をスイッチング制御回路１に出力し、スイッチング
制御回路１はＦＥＴＱ１、Ｑ２のスイッチング時のオン
幅を小さくして、出力電流を抑制して、出力量を抑制
し、逆に出力量が目標出力量未満のときは、出力フィー
ドバック回路２はスイッチング制御回路１のスイッチン
グ周波数一定で、スイッチング時のオン幅を大きくする
制御信号をスイッチング制御回路１に出力し、スイッチ
ング制御回路１はＦＥＴＱ１、Ｑ２のスイッチング時の
オン幅を大きくして、出力電流を増加させて、出力量を
可能な限り目標出力量に近づけるようにするＰＷＭ制御
を行っても前記周波数制御と同様の効果を得ることがで
きる。

【００４９】また、負荷４に供給する出力が大きい場合
はスイッチング制御手段１は周波数制御を行い、負荷４
に供給する出力が小さい場合はＰＷＭ制御を行うことに
より広範囲の出力制御を行うことができる。

【００５０】なお本実施形態２では、インダクタＬ１、
Ｌ２に並列に共振コンデンサＣ２、Ｃ３が各々接続され
ており、前記実施形態１と同様に共振回路を構成してい
る。

【００５１】（実施形態３）本実施形態３は、図５に示
すように、前記実施形態２を示す図２の負荷４を定電圧
負荷４（ａ）としたもので、それ以外の構成は前記実施
形態２と同様であり同一の要素には同一の符号を付して
説明は省略する。

【００５２】（実施形態４）本実施形態４は、図６に示
すように、前記実施形態２を示す図２の負荷４を二次電
池４（ｂ）としたもので、それ以外の構成は前記実施形
態２と同様であり同一の要素には同一の符号を付して説
明は省略する。

【００５３】（実施形態５）本実施形態５は、図７に示
すように、前記実施形態２を示す図２の出力検知回路３
を負荷４の両端電圧Ｖ２を検知する出力電圧検知回路３
ａとしたもので、それ以外の構成は前記実施形態２と同
様であり同一の要素には同一の符号を付して説明は省略
する。本実施形態５では、検知する出力情報として負荷
４の両端電圧Ｖ２の値を用いて、前記実施形態２と同様
の制御を行って同様の効果を得ることができる。

【００５４】（実施形態６）本実施形態６は、図８に示
すように、前記実施形態２を示す図２の出力検知回路３
を、負荷４を流れる出力電流Ｉ２を検知する出力電流検
知回路３ｂとしたもので、それ以外の構成は前記実施形
態２と同様であり同一の要素には同一の符号を付して説
明は省略する。本実施形態６では、検知する出力情報と
して負荷４を流れる出力電流Ｉ２の値を用いて、前記実
施形態２と同様の制御を行って同様の効果を得ることが
できる。

【００５５】（実施形態７）本実施形態７は、図９に示
すように、前記実施形態２を示す図２にシステム制御回
路５を付加したものであり、それ以外の構成は前記実施
形態２と同様であり同一の要素には同一の符号を付して
説明は省略する。前記実施形態２の制御方法を保った状
態でシステム制御回路５は、出力電流検知回路３ｂが検
知した負荷４を流れる出力電流Ｉ２の値に応じて、ＦＥ
ＴＱ１、Ｑ２を所定の一定時間スイッチングさせ、また
所定の一定時間スイッチングを停止させるようにスイッ
チング制御回路１に信号を送信することを繰り返すこと
により、出力電流Ｉ２の一定の出力量を負荷４に供給す
ることができる。

【００５６】このときの出力電流Ｉ２の波形は、図１０
に示すように、スイッチング期間中は図４（ａ）と同様
の波形が出力され、スイッチング停止期間中には、出力
電流Ｉ２は出力されない。このスイッチング期間とスイ
ッチング停止期間との各時間を可変して、出力電流Ｉ２
の所定の出力量を得ることができる。

【００５７】（実施形態８）本実施形態８は図１１に示
すように、前記実施形態７を示す図９に交流電源ＡＣの
電圧及び位相の検出手段を含み交流電源ＡＣの周期に同
期した同期情報を出力する入力電源同期検出回路６を付
加したものであり、それ以外の構成は前記実施形態７と
同様であり同一の要素には同一の符号を付して説明は省
略する。

【００５８】本実施形態８では、前記実施形態２の制御
方法を保った状態で、入力電源同期検出回路６が交流電
源ＡＣの電圧と位相とに応じた同期情報をシステム制御
回路５に出力することで、システム制御回路５は交流電
源ＡＣの周期に同期させた所定の時間幅だけＦＥＴＱ
１、Ｑ２のスイッチング動作を停止させて、負荷４に供
給する出力量を制御することができる。

【００５９】例えば、システム制御回路５が交流電源Ａ
Ｃの電圧のゼロクロス地点を挟む一定時間ｔのみＦＥＴ
Ｑ１、Ｑ２がスイッチングを行うようスイッチング制御
回路１を制御した場合は、図１２に示すような全波整流
電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得るこ
とができる。

【００６０】システム制御回路５が交流電源ＡＣの電圧
のゼロクロス地点の近傍から前記スイッチング素子のス
イッチングを開始させて一定時間ｔのみスイッチングを
行わせ、次のゼロクロス地点までに前記スイッチングを
停止させることを繰り返すようにスイッチング制御回路
１を制御した場合は、図１３（ａ）に示すような全波整
流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得る
ことができる。

【００６１】システム制御回路５が交流電源ＡＣの電圧
のゼロクロス地点の近傍で前記スイッチング素子のスイ
ッチングを停止させ、次のゼロクロス地点までに前記ス
イッチングを開始させて一定時間ｔのみスイッチングを
行わせることを繰り返すようにスイッチング制御回路１
を制御した場合は、図１３（ｂ）に示すような全波整流
電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得るこ
とができる。

【００６２】また、システム制御回路５が交流電源ＡＣ
の電圧の最大絶対値地点を挟み、且つ電圧のゼロクロス
地点を含まない一定時間ｔの区間のみ、前記スイッチン
グ素子をスイッチングさせるようにスイッチング制御回
路１を制御した場合は、図１３（ｃ）に示すような全波
整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得
ることができ、ゼロクロス地点付近でスイッチングしな
いので高調波電流を低減させることができる。

【００６３】図１２において入力電源同期検出回路６か
ら得た同期情報によりシステム制御回路５が交流電源Ａ
Ｃの電圧のゼロクロス地点を挟む一定時間ｔのみＦＥＴ
Ｑ１、Ｑ２をスイッチングさせるようにスイッチング制
御回路１を制御しているが、このスイッチング動作を交
流電源ＡＣの電圧のゼロクロス地点毎に行うのではな
く、例えばゼロクロス地点の１回毎に行うことにより図
１４に示すような全波整流電圧ＶＣ１の波形に対する出
力電流Ｉ２の波形を得ることができ、前記図１２に示す
出力電流Ｉ２の出力量の約２分の１の出力量を得ること
ができる。また、このスイッチング動作をゼロクロス地
点の３回に１回行うことにより図１５に示すような全波
整流電圧ＶＣ１の波形に対する出力電流Ｉ２の波形を得
ることができ、前記図１２に示す出力電流Ｉ２の出力量
の約３分の１の出力量を得ることができる。このように
交流電源ＡＣの電圧のゼロクロス地点毎にスイッチング
動作をさせる割合を変更することによって、出力電流Ｉ
２の出力量を制御することができる。

【００６４】次に、図１６（ａ）に示す全波整流電圧Ｖ
Ｃ１の波形に対する出力電流Ｉ２の波形のようスイッチ
ング時間ｔを小さくすれば出力電流Ｉ２の出力量を小さ
くすることができ、図１６（ｂ）に示す全波整流電圧Ｖ
Ｃ１の波形に対する出力電流Ｉ２の波形のようスイッチ
ングさせる時間ｔを大きくすれば出力電流Ｉ２の出力量
を大きくすることができる。このようにスイッチングさ
せる時間ｔを変更することによっても、出力電流Ｉ２の
出力量を制御することができる。

【００６５】また、入力電源同期検出回路６から得た情
報によりシステム制御回路５が、交流電源ＡＣの周期に
同期させて、ＦＥＴ素子Ｑ１、Ｑ２を交流電源ＡＣの電
圧の第１のゼロクロス地点近傍から所定のゼロクロス地
点の数後の第２ゼロクロス近傍までスイッチングさせ、
前記第２のゼロクロス地点から所定のゼロクロス地点の
数後の第３のゼロクロス地点近傍までスイッチング停止
させる動作を繰り返すようスイッチング制御回路１を制
御する場合、前記ゼロクロス地点の各所定の数を変更す
ることで、出力電流Ｉ２の出力量を制御することができ
る。例えば図１７に示す全波整流電圧ＶＣ１の波形に対
する出力電流Ｉ２の波形のように、交流電源ＡＣの周期
に同期させて、ＦＥＴＱ１、Ｑ２を交流電源ＡＣの電圧
の第１のゼロクロス地点Ｚ１近傍から次のゼロクロス地
点である第２ゼロクロス地点Ｚ２近傍までスイッチング
させ、第２のゼロクロス地点Ｚ２から次のゼロクロス地
点である第３のゼロクロス地点Ｚ３近傍までスイッチン
グ停止させる動作を繰り返すと、図４（ａ）に示すスイ
ッチングを停止させない出力電流Ｉ２の約２分の１の出
力量になる。また、図１８に示す全波整流電圧ＶＣ１の
波形に対する出力電流Ｉ２の波形のように、ＦＥＴ素子
Ｑ１、Ｑ２を交流電源ＡＣの電圧の第１のゼロクロス地
点近傍Ｚ４から次のゼロクロス地点である第２ゼロクロ
スＺ５近傍までスイッチングさせ、第２のゼロクロス地
点Ｚ５からゼロクロス地点２つ後の第３のゼロクロス地
点Ｚ６近傍までスイッチング停止させる動作を繰り返す
と、図４（ａ）に示すスイッチングを停止させない出力
電流Ｉ２の約３分の１の出力量になる。

【００６６】なお、本実施形態８においてスイッチング
の停止状態からスイッチングを開始する際には、スイッ
チング制御回路１はスイッチング周波数を上げた状態か
らスイッチングを始めるソフトスタート制御を行い、ス
イッチング開始時の過渡現象により流れる過渡電流を抑
えることができ、本回路及び負荷４に悪影響を与えない
ことができる。ソフトスタート制御を行わないときと、
ソフトスタートを行ったときとの各出力電流Ｉ２の波形
を図１９（ａ）、（ｂ）に示す。図１９（ｂ）に示すソ
フトスタート制御を行ったときの出力電流Ｉ２の過渡電
流は、図１９（ａ）に示すソフトスタート制御を行わな
かったときの出力電流Ｉ２の過渡電流よりも抑えられて
いる。

【００６７】（実施形態９）本実施形態９は、図２０に
示すように、前記実施形態８を示す図１１に負荷４の温
度及び電圧を検出する負荷情報検出回路７を付加したも
のであり、それ以外の構成は前記実施形態８と同様であ
り同一の要素には同一の符号を付して説明は省略する。
本実施形態９において、出力フィードバック回路２が、
出力電流検知回路３ｂによって検知した出力電流Ｉ２の
負荷４に対する平均出力電流量をシステム制御回路５に
常に送信することにより、システム制御回路５は常に平
均出力電流量を知ることができる。この平均出力電流量
が、システム制御回路５が有している目標出力量に満た
ない場合は、システム制御回路５は出力フィードバック
回路２に目標出力量に満たないことを伝達し、出力フィ
ードバック回路２はスイッチング制御回路１へ出力電流
Ｉ２の最大値を大きくするためにＦＥＴＱ１、Ｑ２のス
イッチング周波数を低くするフィードバック信号１００
を送信する。逆に平均出力電流量が、システム制御回路
５が有している目標出力量を超えている場合は、システ
ム制御回路５は出力フィードバック回路２に目標出力量
を超えていることを伝達し、出力フィードバック回路２
はスイッチング制御回路１へ出力電流Ｉ２の最大値を小
さくするためにＦＥＴＱ１、Ｑ２のスイッチング周波数
を高くするフィードバック信号１００を送信する。ま
た、平均出力電流量がシステム制御回路５が有する目標
出力量と同値の場合はそのままの状態を維持するために
出力フィードバック回路２がスイッチング制御回路１に
送信するフィードバック信号１００に変更を与えない。
このようなフィードバック制御を行うことで出力電流Ｉ
２の平均出力電流量を目標出力量にすることができ、図
２１は、出力電流Ｉ２の平均出力電流量が目標出力量に
なるよう制御されていくときの出力電流Ｉ２の波形を示
す。

【００６８】しかし、前記の制御方法では負荷４に供給
する出力を低出力にする低出力制御の場合、ＦＥＴＱ
１、Ｑ２のスイッチング周波数が高くなりすぎるため、
ノイズ及び制御性の問題が生じる。したがって低出力制
御の場合は、フィードバック信号１００のフィードバッ
ク量をある一定値に固定した状態で、入力電源同期検出
回路６から得た同期情報によりシステム制御回路５が交
流電源ＡＣのゼロクロス地点を挟む所定の時間のみＦＥ
ＴＱ１、Ｑ２をスイッチングさせるようにスイッチング
制御回路１を制御する。そして、平均出力電流量がシス
テム制御回路５が有する目標出力量に満たない場合は、
システム制御回路５はＦＥＴＱ１、Ｑ２をスイッチング
させる所定の時間を微小時間だけ増やすようにスイッチ
ング制御回路１へフィードバック信号１０１を送信す
る。それでも平均出力電流量が目標出力量に満たない場
合は同様の動作を行う。逆に平均出力電流量がシステム
制御回路５が有する目標出力量を超えている場合は、シ
ステム制御回路５はＦＥＴＱ１、Ｑ２をスイッチングさ
せる所定の時間を微小時間だけ減らすようにスイッチン
グ制御回路１へフィードバック信号１０１を送信する。
それでも平均出力電流量が目標出力量を超えている場合
は同様の動作を行う。また、平均出力電流量がシステム
制御回路５が有する目標出力量と同値の場合は、そのま
まの状態を維持するためにシステム制御回路５はＦＥＴ
Ｑ１、Ｑ２をスイッチングさせる所定の時間を変更しな
いフィードバック信号１０１をスイッチング制御回路１
に送信する。このようなフィードバック制御を行うこと
により、低出力制御時の出力電流Ｉ２の平均出力電流量
を目標出力量にすることができる。

【００６９】なお、負荷情報検出回路７から、負荷４の
温度及び電圧の情報をシステム制御回路５が得ることに
より、システム制御回路５が有する目標出力量を変更し
た場合においても本実施形態９の制御方法により平均出
力電流量を目標出力量にすることができる。

【００７０】（実施形態１０）本実施形態１０は、図２
２に示すように交流電源ＡＣの電圧及び位相の検出手段
を含み交流電源ＡＣの周期に同期した同期情報を出力す
る入力電源同期検出回路６を、交流電源ＡＣの電圧及び
位相の検出手段であり交流電源ＡＣを整流する第３の整
流手段である整流ブリッジＢ３と、整流ブリッジＢ３の
出力端に接続された抵抗Ｒ１、Ｒ２の直列回路と、反転
入力端子を抵抗Ｒ１と抵抗Ｒ２との接続中点に接続し、
非反転入力端子を定電圧源Ｅに接続したコンパレータ２
０とから構成し、コンパレータ２０の出力をスイッチン
グ制御回路１に接続している。スイッチング制御回路１
は、コンパレータ２０の出力がＨｉｇｈの期間のみ、Ｆ
ＥＴＱ１、Ｑ２をスイッチングさせるよう制御する。こ
のときのコンパレータ２０の反転入力端子の電圧Ｓ１
と、コンパレータ２０のしきい値電圧Ｓ２と、コンパレ
ータ２０の出力Ｓ３と、出力電流Ｉ２との各波形を図２
３に示し、本実施形態１０ではコンパレータ２０のしき
い値電圧Ｓ２を適切に選ぶことによりＦＥＴＱ１、Ｑ２
がスイッチングしている期間を調整して、低出力を負荷
４に供給することができる。

【００７１】（実施形態１１）本実施形態１１は、図２
４に示すように前記実施形態１０を示す図１１の整流ブ
ロックＢ３の出力端間にコンデンサＣ５を接続すること
で、整流ブロックＢ３の出力電圧を平滑して、コンパレ
ータ２０の反転入力端子の電圧Ｓ１の最小値を０Ｖより
大きくしたもので、電圧Ｓ１の最小値より小さい定電圧
源Ｅ１の出力電圧（コンパレータ２０のしきい値電圧Ｓ
２）の生成を容易にしている。ここで図２５（ａ）に示
すように、定電圧源Ｅ１の出力電圧（コンパレータ２０
のしきい値電圧Ｓ２）を電圧Ｓ１の最大値より大きい値
とすることで、コンパレータ２０の出力Ｓ３はＨｉｇｈ
に保たれ、このＨｉｇｈ状態の出力Ｓ３を入力されてい
る間スイッチング制御回路１はＦＥＴＱ１、Ｑ２をスイ
ッチングさせて、出力電流Ｉ２を負荷４に供給する。次
に図２５（ｂ）に示すように、定電圧源Ｅ１の出力電圧
（コンパレータ２０のしきい値電圧Ｓ２）を電圧Ｓ１の
最小値より小さい値とすることで、コンパレータ２０の
出力Ｓ３はＬｏｗに保たれ、このＬｏｗ状態の出力Ｓ３
を入力されている間スイッチング制御回路１はＦＥＴＱ
１、Ｑ２のスイッチングを停止させて、出力電流Ｉ２の
負荷４への供給を停止する。このように本実施形態１１
では、ＦＥＴＱ１、Ｑ２のスイッチングの連続動作、及
び連続停止を行うことができる。

【００７２】（実施形態１２）本実施形態１２の回路構
成を図２６に示す。前記実施形態１１を示す図２４の具
体回路例であり、図２４と同一の要素には同一の符号を
付して説明は省略する。本実施形態１２では、出力電流
検知回路３ｂは、負荷である二次電池４ｂに直列に接続
された抵抗Ｒ０で構成され、出力フィードバック回路２
は、一端を抵抗Ｒ０に接続された抵抗Ｒ２９と、抵抗Ｒ
２９の他端を反転入力端子に接続されたオペアンプ２２
と、オペアンプ２２の出力と反転入力端子間に接続され
た抵抗Ｒ６とコンデンサＣ１１との並列回路と、接続中
点をオペアンプ２２の非反転入力端子に接続された抵抗
Ｒ４、Ｒ５の直列回路と、抵抗Ｒ５に並列に接続された
コンデンサＣ１０と、オペアンプ２２の出力を非反転入
力端子に接続されたオペアンプ２３と、オペアンプ２３
の反転入力端子に接続された抵抗Ｒ８とトランジスタＴ
１との直列回路と、トランジスタＴ１のベースに一端を
接続された抵抗Ｒ１２と、抵抗Ｒ１２の他端に接続され
た電解コンデンサＣ１８と、オペアンプ２３の出力に接
続された抵抗Ｒ９、Ｒ１０の直列回路と抵抗Ｒ１１とツ
ェナダイオードＺＤ３とダイオードＤ３との直列回路と
から構成される。システム制御回路５は、マイコン２４
と、マイコン２４の入力端子に接続されたコンデンサＣ
１２と一端をオペアンプ２２の出力に接続され他端をマ
イコン２４の前記入力端子に接続された抵抗Ｒ７と、マ
イコン２４の出力端子に接続された抵抗Ｒ１３、Ｒ１４
と、マイコン２４の別の出力端子に一端を接続された抵
抗Ｒ１５、Ｒ１７と、抵抗Ｒ１７の他端にベースを接続
されたトランジスタＴ２と、トランジスタＴ２のベース
に接続された電解コンデンサＣ１３と、トランジスタＴ
２のコレクタに接続された抵抗Ｒ１６と、トランジスタ
Ｔ２のエミッタにフォトダイオードを接続されたフォト
カプラＦＣ２と、出力フィードバック回路２のダイオー
ドＤ３にフォトダイオードを接続されたフォトカプラＦ
Ｃ１とから構成される。スイッチング制御回路１は、ス
イッチングレギュレータＩＣ２１と、スイッチングレギ
ュレータＩＣ２１と定電圧Ｖｃｃとに接続されたコンデ
ンサＣ１４と、スイッチングレギュレータＩＣ２１の内
部回路とで発振器を構成する抵抗Ｒ１８とコンデンサＣ
１５との並列回路及び抵抗Ｒ２１とコンデンサＣ１７と
の並列回路と、フォトカプラＦＣ１のトランジスタのコ
レクタとスイッチングレギュレータＩＣ２１の入力端子
との間に接続された抵抗Ｒ１９と、スイッチングレギュ
レータＩＣ２１に接続された抵抗Ｒ２０、コンデンサＣ
１６と、スイッチングレギュレータＩＣ２１の出力端子
に接続されたＦＥＴＱ１、Ｑ２の各ゲート抵抗である抵
抗Ｒ２２、Ｒ２３とから構成される。入力電源同期検出
回路６は、交流電源ＡＣを整流する第３の整流手段であ
る整流ブリッジＢ３と、整流ブリッジＢ３の出力端間に
接続された抵抗Ｒ１、Ｒ２の直列回路、コンデンサＣ５
及び抵抗Ｒ２８と、反転入力端子を抵抗Ｒ１と抵抗Ｒ２
との接続中点に接続され、非反転入力端子を抵抗Ｒ２４
と抵抗Ｒ２５との接続中点に接続され、出力をプルアッ
プ抵抗Ｒ２７とスイッチングレギュレータＩＣ２１の入
力に接続されたコンパレータ２０と、抵抗Ｒ２４と抵抗
Ｒ２５との接続中点に一端を接続され他端をフォトカプ
ラＦＣ２のトランジスタのコレクタに接続された抵抗Ｒ
２６とから構成される。

【００７３】出力電流Ｉ２は抵抗Ｒ０の両端電圧として
検知され、オペアンプ２２を介して抵抗Ｒ７とコンデン
サＣ１２との積分回路により平均された出力を平均出力
電流量としてマイコン２４と非反転増幅器を構成するオ
ペアンプ２３とに出力する。したがってマイコン２４は
常に平均出力電流量を検知することができる。マイコン
２４は平均出力電流量と目標出力量とを比較して、平均
出力電流量が目標出力量に満たないときは、マイコン２
４はトランジスタＴ２をオフさせてフォトカプラＦＣ２
をオフさせる。そうして抵抗Ｒ２６をグランドから切り
離すことでコンパレータ２０のしきい値電圧Ｓ２は、定
電圧Ｖｃｃを抵抗Ｒ２４と抵抗Ｒ２５とで分圧した値と
なる。平均出力電流量が目標出力量を超えているとき
は、マイコン２４はトランジスタＴ２をオンさせてフォ
トカプラＦＣ２をオンさせる。そうして抵抗Ｒ２６を、
フォトカプラＦＣ２を介してグランドに接続することで
コンパレータ２０のしきい値電圧Ｓ２は、定電圧Ｖｃｃ
を抵抗Ｒ２４と抵抗Ｒ２５、Ｒ２６の並列回路とで分圧
した値となり、平均出力電流量が目標出力量に満たない
ときのコンパレータ２０のしきい値電圧Ｓ２は、平均出
力電流量が目標出力量を超えているときのコンパレータ
２０のしきい値電圧Ｓ２よりも高くなる。図２７（ａ）
に平均出力電流量が目標出力量に満たないときのコンパ
レータ２０の反転入力端子の電圧Ｓ１と、コンパレータ
２０のしきい値電圧Ｓ２と、コンパレータ２０の出力Ｓ
３と、出力電流Ｉ２との各波形を示し、出力電流量を増
加させるために、コンパレータ２０のしきい値電圧Ｓ２
を高くし、コンパレータ２０の出力Ｓ３がＨｉｇｈにな
っている時間を長くして、出力電流Ｉ２が出力される時
間を長くしている。図２７（ｂ）に平均出力電流量が目
標出力量を超えているときのコンパレータ２０の反転入
力端子の電圧Ｓ１と、コンパレータ２０のしきい値電圧
Ｓ２と、コンパレータ２０の出力Ｓ３と、出力電流Ｉ２
との各波形を示し、出力電流量を減少させるために、コ
ンパレータ２０のしきい値電圧Ｓ２を低くし、コンパレ
ータ２０の出力Ｓ３がＨｉｇｈになっている時間を短く
して、出力電流Ｉ２が出力される時間を短くしている。

【００７４】また、オペアンプ２２から平均出力電流量
を入力されたオペアンプ２３を含む非反転増幅回路は、
マイコン２４からの信号によってトランジスタＴ１がオ
ン・オフすることで増幅率を切替えられ、トランジスタ
Ｔ１をオンさせると非反転増幅回路の増幅率が大きくな
りフォトカプラＦＣ１がオンして、フォトカプラＦＣ１
を介して信号を入力されたスイッチングレギュレータＩ
Ｃ２１はスイッチング周波数を高くして出力電流Ｉ２を
減少させる。マイコン２４がトランジスタＴ１をオフさ
せると非反転増幅回路の増幅率が小さくなりフォトカプ
ラＦＣ１がオフして、フォトカプラＦＣ１を介して信号
を入力されなくなったスイッチングレギュレータＩＣ２
１はスイッチング周波数を低くして出力電流Ｉ２を増加
させる。本実施形態１２においては、フォトカプラＦＣ
１を介して一定量のフィードバックをかけるように固定
された状態で、フォトカプラＦＣ２を介してコンパレー
タ２０のしきい値電圧Ｓ２を切替えてコンパレータ２０
の出力Ｓ３を制御することによってスイッチングレギュ
レータＩＣ２１がＦＥＴＱ１、Ｑ２のスイッチング動作
時間とスイッチング停止時間とを制御して出力電流Ｉ２
の平均出力電流量を制御している。

【００７５】なお本実施形態１２においては、交流電源
ＡＣに直列にヒューズＦ１とインダクタＬ６ａ、Ｌ６ｂ
が接続され、ヒューズＦ１を介して交流電源ＡＣに並列
にバリスタＨ１、抵抗Ｒ３、コンデンサＣ６が接続さ
れ、インダクタＬ６ａ、Ｌ６ｂを介して交流電源ＡＣに
並列にコンデンサＣ７が接続され、コンデンサＣ７の両
端が整流ブリッジＢ１の入力に接続される。また、ダイ
オードＤ１、Ｄ２に並列にコンデンサＣ８、Ｃ９が各々
接続されており、インダクタＬ３、Ｌ４とで共振回路を
構成している。そして、ＦＥＴＱ１、Ｑ２の各ゲート−
ソース間にはツェナダイオードＺＤ１、ＺＤ２が接続さ
れ各ゲートの過電圧保護を図っている。

【００７６】（実施形態１３）本実施形態１３の回路構
成を図２８に示す。前記実施形態１２を示す図２６と同
一の要素には同一の符号を付して説明は省略する。本実
施形態１３では、入力電源同期検出回路６のコンパレー
タ２０の非反転入力端子と出力との間に抵抗Ｒ３１を接
続し、コンパレータ２０の非反転入力端子と抵抗Ｒ２
４、Ｒ２５の接続中点との間に抵抗Ｒ３０を接続してコ
ンパレータ２０にヒステリシス特性を持たせたことによ
り、ノイズに強い安定した出力を得ることができる。

【００７７】図２９（ａ）に平均出力電流量が目標出力
量に満たないときのコンパレータ２０の反転入力端子の
電圧Ｓ１と、コンパレータ２０のしきい値電圧Ｓ２と、
コンパレータ２０の出力Ｓ３と、出力電流Ｉ２との各波
形を示し、前記実施形態１２同様に、出力電流量を増加
させるために、コンパレータ２０のしきい値電圧Ｓ２を
高くし、コンパレータ２０の出力Ｓ３がＨｉｇｈになっ
ている時間を長くして、出力電流Ｉ２が出力される時間
を長くしている。図２９（ｂ）に平均出力電流量が目標
出力量を超えているときのコンパレータ２０の反転入力
端子の電圧Ｓ１と、コンパレータ２０のしきい値電圧Ｓ
２と、コンパレータ２０の出力Ｓ３と、出力電流Ｉ２と
の各波形を示し、出力電流量を減少させるために、コン
パレータ２０のしきい値電圧Ｓ２を低くし、コンパレー
タ２０の出力Ｓ３がＨｉｇｈになっている時間を短くし
て、出力電流Ｉ２が出力される時間を短くしている。本
実施形態１３では、コンパレータ２０の動作はヒステリ
シス幅を有しているのでノイズに強い安定した比較動作
を行うことができ、出力を安定させることができる。

【００７８】（実施形態１４）本実施形態１４の回路構
成を図３０に示す。前記実施形態１３を示す図２８と同
一の要素には同一の符号を付して説明は省略する。本実
施形態１４では、ヒステリシス付コンパレータ２０ａを
用い、ヒステリシス幅はマイコン２４がトランジスタＴ
２とフォトカプラＦＣ２とを介してヒステリシス付コン
パレータ２０ａに信号を入力することでヒステリシス幅
を変更することができる。図３１（ａ）に平均出力電流
量が目標出力量に満たないときのヒステリシス付コンパ
レータ２０ａの反転入力端子の電圧Ｓ１と、ヒステリシ
ス付コンパレータ２０ａのしきい値電圧Ｓ２と、ヒステ
リシス付コンパレータ２０ａの出力Ｓ３と、出力電流Ｉ
２との各波形を示し、出力電流量を増加させるために、
マイコン２４がヒステリシス付コンパレータ２０ａに対
して信号を出力してヒステリシス幅を大きくすること
で、コンパレータ２０の出力Ｓ３がＨｉｇｈになってい
る時間を長くして、出力電流Ｉ２が出力される時間を長
くしている。図３１（ｂ）に平均出力電流量が目標出力
量を超えているときのコンパレータ２０の反転入力端子
の電圧Ｓ１と、コンパレータ２０のしきい値電圧Ｓ２
と、コンパレータ２０の出力Ｓ３と、出力電流Ｉ２との
各波形を示し、出力電流量を減少させるために、マイコ
ン２４がヒステリシス付コンパレータ２０ａに対して信
号を出力してヒステリシス幅を小さくすることで、コン
パレータ２０の出力Ｓ３がＨｉｇｈになっている時間を
短くして、出力電流Ｉ２が出力される時間を短くしてい
る。

【００７９】ここで、システム制御回路５のマイコン２
４がオペアンプ２２から出力される平均出力電流量を示
す信号を入力されて、所定のサンプリング間隔で前記平
均出力電流量を示す信号のサンプリングを数回行い、そ
の平均値を平均電流量とする場合に、所定のサンプリン
グ間隔が交流電源ＡＣの周波数の２倍に近い値である
と、出力電流Ｉ２が交流電源ＡＣと同期した波形である
ため、マイコン２４が算出する平均電流量に大きな誤差
を生じてしまう。例えば図３２に示すように、マイコン
２４に入力される平均出力電流量を示す信号である電圧
ＶＣＲの波形は交流電源ＡＣの周期と同じ周期を有し、
交流電源ＡＣの周波数が５０Ｈｚのとき、マイコン２４
が１０ｍｓｅｃのサンプリング間隔ｔｓ１でサンプリン
グを行った場合、平均出力電流量を示す電圧ＶＣＲの周
期とサンプリング間隔ｔｓ１とは同期しているため、コ
ンデンサＣ１２と抵抗Ｒ７とで平均出力電流量を示す電
圧ＶＣＲを平滑しきれないときはマイコン２４で算出し
た平均電流量は実際の値と大きく変わってしまう。これ
を防ぐためにマイコン２４のサンプリング間隔を交流電
源ＡＣの周期に同期しない例えば図３２のサンプリング
間隔ｔｓ２にする必要がある。

【００８０】（実施形態１５）本実施形態１５の回路構
成を図３３に示す。前記実施形態１を示す図１と同一の
要素には同一の符号を付して説明は省略する。本実施形
態１５では、第１のインダクタを構成するインダクタＬ
１、Ｌ２と、第２のインダクタを構成するインダクタＬ
３、Ｌ４とは、図３４に示すように着脱可能なトランス
構造であり、インダクタＬ１、Ｌ２、インダクタＬ３、
Ｌ４ともに外部とは絶縁物１０ａ、１０ｂにより絶縁さ
れた構造となっている。また、出力検知回路３で検知し
た出力情報は、非接触情報伝送回路８ａ、８ｂを介して
周波数制御回路１ｂ、ＰＷＭ制御回路１ｃに送信され
る。ここで非接触情報伝送回路８ａと８ｂとはインダク
タを用いており、互いに磁気結合によって信号の送受信
を行うため、非接触で情報の伝送を行うことができる。
したがって、負荷４を含む２次側の回路を取り換えるこ
とで容易に負荷４を取り換えることができる。また、イ
ンダクタＬ１、Ｌ２、インダクタＬ３、Ｌ４ともに外部
とは絶縁された構造となっているので水まわり及びほこ
りの多い場所での使用に適している。

【００８１】（実施形態１６）本実施形態１６の回路構
成を図３５に示す。前記実施形態１３を示す図２８と同
一の要素には同一の符号を付して説明は省略する。本実
施形態１６では、比較器２０の出力を分周し、分周した
信号をスイッチングレギュレータＩＣ２１に出力する分
周制御回路９を備え、マイコン２４はフォトカプラＦＣ
３、ＦＣ４を介して分周制御回路９の入力端子Ｘ１、Ｘ
２に信号を入力することで分周制御回路９の分周動作を
制御している。マイコン２４は、負荷である二次電池４
ｂへの充電電流である出力電流Ｉ２が大電流の場合、中
電流の場合、小電流の場合の各場合に応じてその制御方
法を変えている。

【００８２】まず、大電流の出力電流Ｉ２が必要な場合
は、マイコン２４はフォトカプラＦＣ３、ＦＣ４を介し
て分周制御回路９の入力端子Ｘ１、Ｘ２共にＬｏｗ信号
を入力する。すると分周制御回路９はスイッチングレギ
ュレータＩＣ２１への出力信号をＨｉｇｈに固定し、ス
イッチングレギュレータＩＣ２１はフォトカプラＦＣ１
を介して入力される信号に応じて、ＦＥＴＱ１、Ｑ２を
連続してスイッチングさせる。

【００８３】このときのスイッチングレギュレータＩＣ
２１の動作について説明する。出力電流Ｉ２は抵抗Ｒ０
の両端電圧として検知され、オペアンプ２２を介して抵
抗Ｒ７とコンデンサＣ１２との積分回路で平均された平
均出力電流量を、マイコン２４と非反転増幅器を構成す
るオペアンプ２３とに出力する。したがってマイコン２
４は常に平均出力電流量を検知することができる。オペ
アンプ２２から平均出力電流量を入力されたオペアンプ
２３を含む非反転増幅回路は、平均出力電流量と目標出
力量とを比較したマイコン２４からの信号によってトラ
ンジスタＴ１がオン・オフすることで増幅率を切替えら
れる。平均出力電流量が目標出力量を超えているとき
は、マイコン２４がトランジスタＴ１をオンさせること
で非反転増幅回路の増幅率が大きくなりフォトカプラＦ
Ｃ１がオンして、フォトカプラＦＣ１を介して信号を入
力されたスイッチングレギュレータＩＣ２１はスイッチ
ング周波数を高くして出力電流Ｉ２を減少させる。平均
出力電流量が目標出力量に満たないときは、マイコン２
４がトランジスタＴ１をオフさせることで非反転増幅回
路の増幅率が小さくなりフォトカプラＦＣ１がオフし
て、スイッチングレギュレータＩＣ２１はスイッチング
周波数を低くして出力電流Ｉ２を増加させる。このとき
の出力電流Ｉ２を図３６（ｂ）に、コンパレータ２０の
非反転入力端子の電圧Ｓ１を図３６（ａ）に示す。

【００８４】次に、低電流の出力電流Ｉ２が必要な場合
は、マイコン２４はフォトカプラＦＣ３、ＦＣ４を介し
て分周制御回路９の入力端子Ｘ１にＨｉｇｈ信号、Ｘ２
にＬｏｗ信号を入力する。すると分周制御回路９は、コ
ンパレータ２０から入力された信号をそのままスイッチ
ングレギュレータＩＣ２１へ出力し、スイッチングレギ
ュレータＩＣ２１は分周制御回路９から入力された信号
がＨｉｇｈのときのみＦＥＴＱ１、Ｑ２をスイッチング
させる。

【００８５】このときのスイッチングレギュレータＩＣ
２１の動作について説明する。出力電流Ｉ２は抵抗Ｒ０
の両端電圧として検知され、オペアンプ２２を介して抵
抗Ｒ７とコンデンサＣ１２との積分回路で平均された平
均出力電流量を、マイコン２４と非反転増幅器を構成す
るオペアンプ２３とに出力する。したがってマイコン２
４は常に平均出力電流量を検知することができる。マイ
コン２４は平均出力電流量と目標出力量とを比較して、
平均出力電流量が目標出力量に満たないときは、マイコ
ン２４はトランジスタＴ２をオフさせてフォトカプラＦ
Ｃ２をオフさせる。そうして抵抗Ｒ２６をグランドから
切り離すことでコンパレータ２０のしきい値電圧Ｓ２
は、定電圧Ｖｃｃを抵抗Ｒ２４と抵抗Ｒ２５とで分圧し
た値となる。平均出力電流量が目標出力量を超えている
ときは、マイコン２４はトランジスタＴ２をオンさせて
フォトカプラＦＣ２をオンさせる。そうして抵抗Ｒ２６
を、フォトカプラＦＣ２を介してグランドに接続するこ
とでコンパレータ２０のしきい値電圧Ｓ２は、定電圧Ｖ
ｃｃを抵抗Ｒ２４と抵抗Ｒ２５、Ｒ２６の並列回路とで
分圧した値となり、平均出力電流量が目標出力量に満た
ないときのコンパレータ２０のしきい値電圧Ｓ２は、平
均出力電流量が目標出力量を超えているときのコンパレ
ータ２０のしきい値電圧Ｓ２よりも高くなり、平均出力
電流量が目標出力量に満たないときにコンパレータ２０
の出力Ｓ３がＨｉｇｈである時間は、平均出力電流量が
目標出力量を超えているときにコンパレータ２０の出力
Ｓ３がＨｉｇｈである時間よりも長くなり、平均出力電
流量が目標出力量に満たないときには出力電流量を増加
させ、平均出力電流量が目標出力量を超えているときは
出力電流量を減少させる。このように低電流の出力電流
Ｉ２が必要な場合は、フォトカプラＦＣ１を介して一定
量のフィードバックをかけるように固定された状態で、
フォトカプラＦＣ２を介してコンパレータ２０のしきい
値電圧Ｓ２を切替えてコンパレータ２０の出力Ｓ３を制
御することによってスイッチングレギュレータＩＣ２１
がＦＥＴＱ１、Ｑ２のスイッチング動作時間とスイッチ
ング停止時間とを制御して出力電流Ｉ２の平均出力電流
量を制御している。このときの出力電流Ｉ２を図３６
（ｄ）に示す。

【００８６】そして、中電流の出力電流Ｉ２が必要な場
合は、マイコン２４はフォトカプラＦＣ３、ＦＣ４を介
して分周制御回路９の入力端子Ｘ１にＬｏｗ信号、Ｘ２
にＨｉｇｈ信号を入力する。すると分周制御回路９は、
コンパレータ２０から入力された信号を２分の１に分周
した信号をスイッチングレギュレータＩＣ２１へ出力
し、スイッチングレギュレータＩＣ２１は分周制御回路
９から入力された信号がＨｉｇｈのときのみＦＥＴＱ
１、Ｑ２をスイッチングさせる。

【００８７】このときのスイッチングレギュレータＩＣ
２１は前記出力電流Ｉ２が大電流の場合と同様に、フォ
トカプラＦＣ１を介して入力された信号に応じてＦＥＴ
Ｑ１、Ｑ２のスイッチング周波数を制御する。このとき
の出力電流Ｉ２を図３６（ｃ）に示す。

【００８８】本実施形態１６は、時間によって自動的に
目標出力量が変更される場合、及び負荷である二次電池
４ｂからの負荷情報により目標出力量が変更される場合
（負荷情報検出回路は図示なし）にマイコン２４の指示
によって自動的に前記３パターンの制御方法のうち目標
出力量を達成できるいずれかの制御方法で制御される。

【００８９】また、マイコン２４がフォトカプラＦＣ
３、ＦＣ４を介して分周制御回路９の入力端子Ｘ１、Ｘ
２共にＨｉｇｈ信号を入力すると、分周制御回路９はス
イッチングレギュレータＩＣ２１への出力信号をＬｏｗ
に固定し、スイッチングレギュレータＩＣ２１はＦＥＴ
Ｑ１、Ｑ２のスイッチング動作を停止させて出力電流Ｉ
２は出力しなくなる。このときの出力電流Ｉ２を図３６
（ｅ）に示す。

【００９０】

【発明の効果】請求項１の発明は、交流電源を整流する
第１の整流手段と、高周波でスイッチングすることで前
記第１の整流手段の整流出力を高周波電力に変換するス
イッチング素子と、前記高周波電力を供給される第１の
インダクタと、前記第１のインダクタと磁気結合してい
る第２のインダクタと、前記第２のインダクタに誘起さ
れる電圧を整流する第２の整流手段と、前記第２の整流
手段の整流出力を平滑するチョークコイルと、前記チョ
ークコイルの出力端側に接続される負荷とで構成される
インバータ・コンバータ回路からなり、前記負荷に供給
される出力情報を検知するための出力情報検知手段と、
前記出力情報検知手段の出力情報と所定の目標出力量と
に基づいて前記負荷に供給される出力量が前記目標出力
量になるよう前記スイッチング素子のスイッチング動作
を制御して前記負荷に供給される出力のピークを抑制す
るスイッチング制御手段とを備えるので、第１の整流手
段の全波整流電圧を電解コンデンサで平滑しないことに
より、力率の向上及び入力電流に含まれる高調波ノイズ
成分の削減を行うことができ、電解コンデンサが回路の
中に入っていないので電源装置の寿命を長くすることが
できる。また、負荷に供給される出力に生じるピーク電
力を抑制することで、ダイオード、コンデンサ、チョー
クコイル等の第２の整流手段及びその周辺回路に用いる
部品を選定するときに、電圧、電流の最大定格の低い部
品を選定することができ、部品を小型化、低コスト化す
ることができる。したがって、低コストで、損失が少な
く、高い力率を有し、高調波対策を行い、制御性に優れ
た電源装置を提供することができるという効果がある。

【００９１】請求項２の発明は、請求項１の発明におい
て、負荷は、定電圧負荷であるので、定電圧負荷はリプ
ル電流の影響を受けにくく、出力側の整流回路を小型
化、低コスト化することができるという効果がある。

【００９２】請求項３の発明は、請求項１の発明におい
て、負荷は、二次電池であるので、二次電池はリプル電
流の影響を受けにくく、出力側の整流回路を小型化、低
コスト化することができるという効果がある。

【００９３】請求項４の発明は、請求項１の発明におい
て、スイッチング制御手段は、前記負荷に供給される出
力量が所定の目標出力量になるよう前記スイッチング素
子のスイッチング動作を周波数制御して前記負荷に供給
される出力のピークを抑制するので、一般的なスイッチ
ング電源制御用ＩＣを使用でき、部品点数を少なくし
て、低コスト化することができるという効果がある。

【００９４】請求項５の発明は、請求項１の発明におい
て、スイッチング制御手段は、前記負荷に供給される出
力量が所定の目標出力量になるよう前記スイッチング素
子のスイッチング動作をＰＷＭ制御して前記負荷に供給
される出力のピークを抑制するので、一般的なスイッチ
ング電源制御用ＩＣを使用でき、部品点数を少なくし
て、低コスト化することができるという効果がある。

【００９５】請求項６の発明は、請求項１の発明におい
て、スイッチング制御手段は、前記負荷に供給される出
力量が所定の目標出力量になるよう前記スイッチング素
子のスイッチング動作を周波数制御とＰＷＭ制御とを組
合せて制御して前記負荷に供給される出力のピークを抑
制するので、幅広い制御を行うことができるという効果
がある。

【００９６】請求項７の発明は、請求項１乃至６いずれ
かの発明において、スイッチング制御手段は、前記スイ
ッチング素子をスイッチングさせる時間とスイッチング
停止させる時間とを生成するので、負荷に供給される出
力のピークを抑制し、且つ出力を調整することができる
という効果がある。

【００９７】請求項８の発明は、請求項１乃至７いずれ
かの発明において、目標出力量は、電流値であるので、
制御回路を安価にすることができるという効果がある。

【００９８】請求項９の発明は、請求項１乃至７いずれ
かの発明において、目標出力量は、電圧値であるので、
制御回路を安価にすることができるという効果がある。

【００９９】請求項１０の発明は、請求項１乃至９いず
れかの発明において、スイッチング制御手段は、交流電
源の周期に同期して、前記スイッチング素子をスイッチ
ングさせる時間とスイッチング停止させる時間とを生成
するので、交流電源に同期させてスイッチングさせて、
出力量を安定させることができるという効果がある。

【０１００】請求項１１の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、前記負荷に供給され
る出力が低出力となるように、交流電源の電圧のゼロク
ロス地点を挟む前後の区間のみ、前記スイッチング素子
をスイッチングさせるので、低電力を負荷に供給するこ
とができるという効果がある。特に、負荷が電池であり
充電するときには、出力に電池電圧以上の電圧を発生さ
せなければ充電できない。このため、第１の整流手段の
全波整流電圧をスイッチング素子が直接スイッチングし
て電池を充電するためには、第２のインダクタの第１の
インダクタに対する巻数比を上げて、第１の整流手段の
全波整流電圧が低いときでも充電できるようにする必要
がある。このとき、非常に低い電流を電池に充電させた
い場合、第１の整流手段の全波整流電圧が高いときにも
スイッチング素子をスイッチングさせると、出力側には
電池電圧に対して高すぎる電圧が発生し、この出力電圧
と電池電圧との差が大きすぎて負荷である電池に大電流
が流れて正確な制御ができなくなる。このため、交流電
源の周期を検知し、そのゼロクロス地点近傍のみをスイ
ッチングさせることにより、低電力を正確に取り出すこ
とができる。

【０１０１】請求項１２の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、前記負荷に供給され
る出力が低出力となるように、交流電源の電圧のゼロク
ロス地点の近傍から前記スイッチング素子のスイッチン
グを開始させ、次のゼロクロス地点までに前記スイッチ
ングを停止させることを繰り返すので、交流電源のゼロ
クロス地点近傍からスイッチング素子のスイッチングを
開始させて、部品点数の少ない回路で低電力を負荷に供
給することができるという効果がある。

【０１０２】請求項１３の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、前記負荷に供給され
る出力が低出力となるように、交流電源の電圧のゼロク
ロス地点の近傍で前記スイッチング素子のスイッチング
を停止させ、次のゼロクロス地点までに前記スイッチン
グを開始させることを繰り返すので、交流電源のゼロク
ロス地点近傍からスイッチング素子のスイッチングを停
止させて、部品点数の少ない回路で低電力を負荷に供給
することができるという効果がある。

【０１０３】請求項１４の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、交流電源の電圧の最
大絶対値地点を挟み、且つゼロクロス地点を含まない区
間のみ、前記スイッチング素子をスイッチングさせるの
で、高調波電流を少なくして、且つ低電力を負荷に供給
することができるという効果がある。

【０１０４】請求項１５の発明は、請求項１０乃至１４
いずれかの発明において、スイッチング制御手段は交流
電源の周期に同期して、前記スイッチング素子をスイッ
チングさせる動作を所定の回数繰り返し行うことと、前
記スイッチング素子をスイッチング停止させる動作を所
定の回数行うこととを交互に繰り返すので、交流電源に
同期させて、低電力を負荷に供給できるという効果があ
る。例えばあるゼロクロス地点から次のゼロクロス地点
までの期間、スイッチング素子をスイッチングさせるあ
るいは停止させることで出力を調整することにより、部
品点数が少ない回路で低電力を負荷に供給することがで
きる。ここで、負荷に流れる電流があるゼロクロス地点
から次のゼロクロス地点まで平均１０Ａとすると、１回
目のゼロクロス地点から２回目のゼロクロス地点までス
イッチング素子にスイッチングをさせて前記電流を負荷
に流し、２回目のゼロクロス地点から３回目のゼロクロ
ス地点までスイッチング素子のスイッチングを停止さ
せ、３回目のゼロクロス地点から５回目のゼロクロス地
点までスイッチング素子にスイッチングをさせて前記電
流を負荷に流し、５回目のゼロクロス地点から６回目の
ゼロクロス地点までスイッチング素子のスイッチングを
停止させる動作を繰り返すことにより、６Ａの平均電流
を出力することができる。また、１回目のゼロクロス地
点から２回目のゼロクロス地点までの期間のうちある期
間のみスイッチングさせて、前記制御を行うこともでき
る。

【０１０５】請求項１６の発明は、請求項１５の発明に
おいて、スイッチング制御手段は交流電源の周期に同期
して、前記スイッチング素子をスイッチングさせる動作
を繰り返し行う回数と、前記スイッチング素子をスイッ
チング停止させる動作を行う回数とを可変して、前記負
荷に供給される出力量を制御するので、負荷に供給され
る出力量を調整することができるという効果がある。

【０１０６】請求項１７の発明は、請求項１０乃至１６
いずれかの発明において、スイッチング制御手段は、前
記スイッチング素子をスイッチングさせる時間とスイッ
チング停止させる時間とを可変して、前記負荷に供給さ
れる出力量を制御するので、負荷に供給される出力量を
調整することができるという効果がある。

【０１０７】請求項１８の発明は、請求項１０の発明に
おいて、スイッチング制御手段は、交流電源の周期に同
期させて、前記スイッチング素子を交流電源の電圧の第
１のゼロクロス地点近傍から所定のゼロクロス地点の数
後の第２のゼロクロス地点近傍までスイッチングさせ、
前記第２のゼロクロス地点から所定のゼロクロス地点の
数後の第３のゼロクロス地点近傍までスイッチング停止
させる動作を繰り返すので、交流電源に同期させてゼロ
クロス地点近傍からスイッチング素子のスイッチングを
行うあるいは停止させることで出力を調整して、部品点
数が少ない回路で低電力を負荷に供給することができる
という効果がある。

【０１０８】請求項１９の発明は、請求項１８の発明に
おいて、スイッチング制御手段は、前記各所定のゼロク
ロス地点の数を可変して、前記負荷に供給される出力量
を制御するので、負荷に供給する出力量を安定した低出
力量に調整することができるという効果がある。

【０１０９】請求項２０の発明は、請求項１０乃至１９
いずれかの発明において、スイッチング制御手段は、前
記スイッチング素子をスイッチング停止状態からスイッ
チング開始させるときは、ソフトスタート制御を行うの
で、スイッチング開始時の瞬間的に大きな出力を抑制し
て負荷へのダメージを低減させることができるという効
果がある。特に、負荷が電池であって充電するときに
は、出力に電池電圧以上の電圧を発生させなければ充電
できない。このため、第１の整流手段の出力である全波
整流電圧をスイッチング素子が直接スイッチングして電
池を充電するためには、第２のインダクタの第１のイン
ダクタに対する巻数比を上げて、第１の整流手段の全波
整流電圧が低いときでも充電できるようにする必要があ
る。しかしそうすると、この電池に充電電流を流してい
ないときに、ソフトスタートを用いずにスイッチング素
子のスイッチングを開始して、負荷に低電流を流そうと
しても瞬間的に大きな電流が流れてしまう。この瞬間的
に大きな電流をソフトスタートを用いることによって抑
制しようとするものである。

【０１１０】請求項２１の発明は、請求項１乃至１９い
ずれかの発明において、出力情報検知手段の出力情報を
スイッチング制御手段にフィードバックし、スイッチン
グ制御手段は、前記フィードバックされた出力情報と所
定の目標出力量とに基づいて前記負荷に供給される出力
量が前記目標出力量になるよう前記スイッチング素子の
スイッチングを制御するので、正確な出力量を負荷に供
給することができるという効果がある。

【０１１１】請求項２２の発明は、請求項２１の発明に
おいて、負荷の状況を検知する負荷状況検知手段を備
え、前記負荷状況検知手段の検知状況により目標出力量
を可変するので、負荷の状況を検知して制御すること
で、負荷にダメージを与えることを無くすことができる
という効果がある。

【０１１２】請求項２３の発明は、請求項１乃至２２い
ずれかの発明において、交流電源の電圧及び位相の検出
手段を設けたので、第１の整流手段の全波整流出力の周
期にスイッチング素子のスイッチングを同期させると、
スイッチング素子のスイッチング停止時に全波整流出力
がほぼ一定となって同期がとれなくなる場合があるが、
交流電源の周期にスイッチングを同期させることによ
り、出力量の大小に関係なく安定した交流電源の電圧及
び位相の検出を行うことができるという効果がある。

【０１１３】請求項２４の発明は、請求項２３の発明に
おいて、交流電源の電圧及び位相の検出手段は、交流電
源を整流する第３の整流手段であるので、整流ブリッジ
のような整流手段を設けることにより、交流電源の電圧
及び位相の検出を安価に行うことができるという効果が
ある。

【０１１４】請求項２５の発明は、請求項２４の発明に
おいて、スイッチング制御回路は、第３の整流手段の出
力値と予め設けたしきい値とを比較器により比較した出
力に基づいて前記スイッチング素子のスイッチング動作
の開始と停止とを行うので、簡単な回路構成により、交
流電源に同期してスイッチング素子のスイッチングの開
始と停止とを行うことができるという効果がある。

【０１１５】請求項２６の発明は、請求項２５の発明に
おいて、第３の整流手段の出力端間にコンデンサを接続
し、スイッチング制御回路は、前記第３の整流手段の出
力値と予め設けたしきい値とを比較器により比較した出
力に基づいて前記スイッチング素子のスイッチング動作
の開始と停止とを行うので、第３の整流手段の出力端間
にコンデンサを接続することにより、交流電源の電圧信
号を０Ｖより大きくして、簡単な回路構成にすることが
できるという効果がある。

【０１１６】請求項２７の発明は、請求項２６の発明に
おいて、スイッチング制御回路は、第３の整流手段の出
力値の最低値未満の値と最大値を超える値とに切替えら
れる前記しきい値を入力された前記比較器の出力に応じ
て、前記スイッチング素子のスイッチング動作の連続停
止、もしくは連続動作を行うので、交流電源の電圧信号
を０Ｖより大きくして、簡単な回路構成にしてスイッチ
ング動作の連続停止、連続動作を行うことができるとい
う効果がある。

【０１１７】請求項２８の発明は、請求項２５乃至２７
いずれかの発明において、前記負荷に供給される出力量
が所定の目標出力量になるように、前記しきい値は、出
力情報検知手段の出力情報に応じて変更されるので、出
力情報検知手段の出力情報をフィードバックすることで
低コストの回路構成で、低出力を負荷に供給することが
できるという効果がある。

【０１１８】請求項２９の発明は、請求項２５乃至２８
いずれかの発明において、前記比較器は、ヒステリシス
特性を有するので、ノイズに強く安定した出力を得るこ
とができるという効果がある。

【０１１９】請求項３０の発明は、請求項２９の発明に
おいて、前記負荷に供給される出力量が所定の目標出力
量になるように、前記比較器の有するヒステリシス特性
は、出力情報検知手段の出力情報に応じてヒステリシス
幅を可変できるので、ノイズに強く安定した低出力を負
荷に供給することができるという効果がある。

【０１２０】請求項３１の発明は、請求項１乃至３０い
ずれかの発明において、前記負荷に供給される出力量を
所定の目標出力量にするために出力情報検知手段の出力
情報をサンプリングで読み取るときは、交流電源の２倍
の周期に同期しない周期でサンプリングするので、正確
且つ安定した出力を得ることができるという効果があ
る。

【０１２１】請求項３２の発明は、請求項１乃至３１い
ずれかの発明において、前記第１のインダクタに並列に
コンデンサが接続されて、共振型のインバータ回路を構
成するので、インバータの回路方式を共振型とすること
により損失の少ない低ノイズの電源装置にすることがで
きるという効果がある。なお、スイッチング素子２石を
交互にオン・オフさせるハーフブリッジ方式またはプッ
シュプル方式では、一般的にデッドタイム一定の周波数
制御が用いられるが、負荷の大小により共振周波数が合
わなくなりスイッチング損失が大きくなるが、本発明で
は負荷が大きいときの共振周波数に合わせておけば、負
荷が小さいときにおいても低損失を維持することができ
る。

【０１２２】請求項３３の発明は、請求項１乃至３２い
ずれかの発明において、前記第１のインダクタと第２の
インダクタとは、着脱可能、且つ互いに非接触であるの
で、負荷を簡単に着脱でき、水まわりやほこりの多いと
ころでも使用できるという効果がある。

【０１２３】請求項３４の発明は、請求項１の発明にお
いて、スイッチング制御回路は、前記負荷に供給される
出力量が前記目標出力量になるように前記スイッチング
素子のスイッチングを周波数制御とＰＷＭ制御との内少
なくとも１つの制御を行って前記負荷に供給される出力
のピークを抑制する制御と、前記スイッチング素子をス
イッチングさせる動作とスイッチング停止させる動作と
を行う制御とを所定の目標出力量に応じて切替える機能
を備えるので、目標出力量に応じて制御方法を自動的に
切替えることにより、部品点数が少なく、安価で、高調
波電流が少なく、且つ広い制御性を有することができる
という効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態１の回路構成を示す図であ
る。

【図２】本発明の実施形態２の回路構成を示す図であ
る。

【図３】本発明の実施形態２の動作を説明する図であ
る。

【図４】本発明の実施形態２の動作を説明する図であ
る。

【図５】本発明の実施形態３の回路構成を示す図であ
る。

【図６】本発明の実施形態４の回路構成を示す図であ
る。

【図７】本発明の実施形態５の回路構成を示す図であ
る。

【図８】本発明の実施形態６の回路構成を示す図であ
る。

【図９】本発明の実施形態７の回路構成を示す図であ
る。

【図１０】本発明の実施形態７の動作を説明する図であ
る。

【図１１】本発明の実施形態８の回路構成を示す図であ
る。

【図１２】本発明の実施形態８の動作を説明する図であ
る。

【図１３】本発明の実施形態８の動作を説明する図であ
る。

【図１４】本発明の実施形態８の動作を説明する図であ
る。

【図１５】本発明の実施形態８の動作を説明する図であ
る。

【図１６】本発明の実施形態８の動作を説明する図であ
る。

【図１７】本発明の実施形態８の動作を説明する図であ
る。

【図１８】本発明の実施形態８の動作を説明する図であ
る。

【図１９】本発明の実施形態８の動作を説明する図であ
る。

【図２０】本発明の実施形態９の回路構成を示す図であ
る。

【図２１】本発明の実施形態９の動作を説明する図であ
る。

【図２２】本発明の実施形態１０の回路構成を示す図で
ある。

【図２３】本発明の実施形態１０の動作を説明する図で
ある。

【図２４】本発明の実施形態１１の回路構成を示す図で
ある。

【図２５】本発明の実施形態１１の動作を説明する図で
ある。

【図２６】本発明の実施形態１２の回路構成を示す図で
ある。

【図２７】本発明の実施形態１２の動作を説明する図で
ある。

【図２８】本発明の実施形態１３の回路構成を示す図で
ある。

【図２９】本発明の実施形態１３の動作を説明する図で
ある。

【図３０】本発明の実施形態１４の回路構成を示す図で
ある。

【図３１】本発明の実施形態１４の動作を説明する図で
ある。

【図３２】本発明の実施形態１４の動作を説明する図で
ある。

【図３３】本発明の実施形態１５の回路構成を示す図で
ある。

【図３４】本発明の実施形態１５の第１のインダクタと
第２のインダクタとを示す図である。

【図３５】本発明の実施形態１６の回路構成を示す図で
ある。

【図３６】本発明の実施形態１６の動作を説明する図で
ある。

【符号の説明】

ＡＣ 交流電源 Ｂ１ 整流ブリッジ Ｂ２ 整流ブリッジ Ｑ１ ＦＥＴ Ｑ２ ＦＥＴ Ｌ１ インダクタ Ｌ２ インダクタ Ｌ３ インダクタ Ｌ４ インダクタ Ｌ５ チョークコイル Ｄ１ ダイオード Ｄ２ ダイオード １ａ ＦＥＴ制御回路 １ｂ 周波数制御回路 １ｃ ＰＷＭ制御回路 ３ 出力検知回路 ４ 負荷

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安倍 秀明 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 久保田 篤優 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 大橋 敏治 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 5H006 AA02 CA02 CA07 CB01 CB05 CC02 CC08 DA02 DA04 DB01 DB07 DC02 DC04 DC05 5H730 AA15 AA18 AS01 AS02 AS17 BB25 BB57 BB61 CC04 DD04 EE03 EE08 FD01 FD11 FD31 FF09 FF19 FG05 FG07

Claims (34)

【特許請求の範囲】
1. 【請求項１】 交流電源を整流する第１の整流手段と、
   高周波でスイッチングすることで前記第１の整流手段の
   整流出力を高周波電力に変換するスイッチング素子と、
   前記高周波電力を供給される第１のインダクタと、前記
   第１のインダクタと磁気結合している第２のインダクタ
   と、前記第２のインダクタに誘起される電圧を整流する
   第２の整流手段と、前記第２の整流手段の整流出力を平
   滑するチョークコイルと、前記チョークコイルの出力端
   側に接続される負荷とで構成されるインバータ・コンバ
   ータ回路からなり、前記負荷に供給される出力情報を検
   知するための出力情報検知手段と、前記出力情報検知手
   段の出力情報と所定の目標出力量とに基づいて前記負荷
   に供給される出力量が前記目標出力量になるよう前記ス
   イッチング素子のスイッチング動作を制御して前記負荷
   に供給される出力のピークを抑制するスイッチング制御
   手段とを備えることを特徴とする電源装置。
2. 【請求項２】 負荷は、定電圧負荷であることを特徴と
   する請求項１記載の電源装置。
3. 【請求項３】 負荷は、二次電池であることを特徴とす
   る請求項１記載の電源装置。
4. 【請求項４】 スイッチング制御手段は、前記負荷に供
   給される出力量が所定の目標出力量になるよう前記スイ
   ッチング素子のスイッチング動作を周波数制御して前記
   負荷に供給される出力のピークを抑制することを特徴と
   する請求項１記載の電源装置。
5. 【請求項５】 スイッチング制御手段は、前記負荷に供
   給される出力量が所定の目標出力量になるよう前記スイ
   ッチング素子のスイッチング動作をＰＷＭ制御して前記
   負荷に供給される出力のピークを抑制することを特徴と
   する請求項１記載の電源装置。
6. 【請求項６】 スイッチング制御手段は、前記負荷に供
   給される出力量が所定の目標出力量になるよう前記スイ
   ッチング素子のスイッチング動作を周波数制御とＰＷＭ
   制御とを組合せて制御して前記負荷に供給される出力の
   ピークを抑制することを特徴とする請求項１記載の電源
   装置。
7. 【請求項７】 スイッチング制御手段は、前記スイッチ
   ング素子をスイッチングさせる時間とスイッチング停止
   させる時間とを生成することを特徴とする請求項１乃至
   ６いずれか記載の電源装置。
8. 【請求項８】 目標出力量は、電流値であることを特徴
   とする請求項１乃至７いずれか記載の電源装置。
9. 【請求項９】 目標出力量は、電圧値であることを特徴
   とする請求項１乃至７いずれか記載の電源装置。
10. 【請求項１０】 スイッチング制御手段は、交流電源の
    周期に同期して、前記スイッチング素子をスイッチング
    させる時間とスイッチング停止させる時間とを生成する
    ことを特徴とする請求項１乃至９いずれか記載の電源装
    置。
11. 【請求項１１】 スイッチング制御手段は、前記負荷に
    供給される出力が低出力となるように、交流電源の電圧
    のゼロクロス地点を挟む前後の区間のみ、前記スイッチ
    ング素子をスイッチングさせることを特徴とする請求項
    １０記載の電源装置。
12. 【請求項１２】 スイッチング制御手段は、前記負荷に
    供給される出力が低出力となるように、交流電源の電圧
    のゼロクロス地点の近傍から前記スイッチング素子のス
    イッチングを開始させ、次のゼロクロス地点までに前記
    スイッチングを停止させることを繰り返すことを特徴と
    する請求項１０記載の電源装置。
13. 【請求項１３】 スイッチング制御手段は、前記負荷に
    供給される出力が低出力となるように、交流電源の電圧
    のゼロクロス地点の近傍で前記スイッチング素子のスイ
    ッチングを停止させ、次のゼロクロス地点までに前記ス
    イッチングを開始させることを繰り返すことを特徴とす
    る請求項１０記載の電源装置。
14. 【請求項１４】 スイッチング制御手段は、交流電源の
    電圧の最大絶対値地点を挟み、且つゼロクロス地点を含
    まない区間のみ、前記スイッチング素子をスイッチング
    させることを特徴とする請求項１０記載の電源装置。
15. 【請求項１５】 スイッチング制御手段は交流電源の周
    期に同期して、前記スイッチング素子をスイッチングさ
    せる動作を所定の回数繰り返し行うことと、前記スイッ
    チング素子をスイッチング停止させる動作を所定の回数
    行うこととを交互に繰り返すことを特徴とする請求項１
    ０乃至１４いずれか記載の電源装置。
16. 【請求項１６】 スイッチング制御手段は交流電源の周
    期に同期して、前記スイッチング素子をスイッチングさ
    せる動作を繰り返し行う回数と、前記スイッチング素子
    をスイッチング停止させる動作を行う回数とを可変し
    て、前記負荷に供給される出力量を制御することを特徴
    とする請求項１５記載の電源装置。
17. 【請求項１７】 スイッチング制御手段は、前記スイッ
    チング素子をスイッチングさせる時間とスイッチング停
    止させる時間とを可変して、前記負荷に供給される出力
    量を制御することを特徴とする請求項１０乃至１６いず
    れか記載の電源装置。
18. 【請求項１８】 スイッチング制御手段は、交流電源の
    周期に同期させて、前記スイッチング素子を交流電源の
    電圧の第１のゼロクロス地点近傍から所定のゼロクロス
    地点の数後の第２のゼロクロス地点近傍までスイッチン
    グさせ、前記第２のゼロクロス地点から所定のゼロクロ
    ス地点の数後の第３のゼロクロス地点近傍までスイッチ
    ング停止させる動作を繰り返すことを特徴とする請求項
    １０記載の電源装置。
19. 【請求項１９】 スイッチング制御手段は、前記各所定
    のゼロクロス地点の数を可変して、前記負荷に供給され
    る出力量を制御することを特徴とする請求項１８記載の
    電源装置。
20. 【請求項２０】 スイッチング制御手段は、前記スイッ
    チング素子をスイッチング停止状態からスイッチング開
    始させるときは、ソフトスタート制御を行うことを特徴
    とする請求項１０乃至１９いずれか記載の電源装置。
21. 【請求項２１】 出力情報検知手段の出力情報をスイッ
    チング制御手段にフィードバックし、スイッチング制御
    手段は、前記フィードバックされた出力情報と所定の目
    標出力量とに基づいて前記負荷に供給される出力量が前
    記目標出力量になるよう前記スイッチング素子のスイッ
    チングを制御することを特徴とする請求項１乃至１９い
    ずれか記載の電源装置。
22. 【請求項２２】 負荷の状況を検知する負荷状況検知手
    段を備え、前記負荷状況検知手段の検知状況により目標
    出力量を可変することを特徴とする請求項２１記載の電
    源装置。
23. 【請求項２３】 交流電源の電圧及び位相の検出手段を
    設けたことを特徴とする請求項１乃至２２いずれか記載
    の電源装置。
24. 【請求項２４】 交流電源の電圧及び位相の検出手段
    は、交流電源を整流する第３の整流手段であることを特
    徴とする請求項２３記載の電源装置。
25. 【請求項２５】 スイッチング制御回路は、第３の整流
    手段の出力値と予め設けたしきい値とを比較器により比
    較した出力に基づいて前記スイッチング素子のスイッチ
    ング動作の開始と停止とを行うことを特徴とする請求項
    ２４記載の電源装置。
26. 【請求項２６】 第３の整流手段の出力端間にコンデン
    サを接続し、スイッチング制御回路は、前記第３の整流
    手段の出力値と予め設けたしきい値とを比較器により比
    較した出力に基づいて前記スイッチング素子のスイッチ
    ング動作の開始と停止とを行うことを特徴とする請求項
    ２５記載の電源装置。
27. 【請求項２７】 スイッチング制御回路は、第３の整流
    手段の出力値の最低値未満の値と最大値を超える値とに
    切替えられる前記しきい値を入力された前記比較器の出
    力に応じて、前記スイッチング素子のスイッチング動作
    の連続停止、もしくは連続動作を行うことを特徴とする
    請求項２６記載の電源装置。
28. 【請求項２８】 前記負荷に供給される出力量が所定の
    目標出力量になるように、前記しきい値は、出力情報検
    知手段の出力情報に応じて変更されることを特徴とする
    請求項２５乃至２７いずれか記載の電源装置。
29. 【請求項２９】 前記比較器は、ヒステリシス特性を有
    することを特徴とする請求項２５乃至２８いずれか記載
    の電源装置。
30. 【請求項３０】 前記負荷に供給される出力量が所定の
    目標出力量になるように、前記比較器の有するヒステリ
    シス特性は、出力情報検知手段の出力情報に応じてヒス
    テリシス幅を可変できることを特徴とする請求項２９記
    載の電源装置。
31. 【請求項３１】 前記負荷に供給される出力量を所定の
    目標出力量にするために出力情報検知手段の出力情報を
    サンプリングで読み取るときは、交流電源の２倍の周期
    に同期しない周期でサンプリングすることを特徴とする
    請求項１乃至３０いずれか記載の電源装置。
32. 【請求項３２】 前記第１のインダクタに並列にコンデ
    ンサが接続されて、共振型のインバータ回路を構成する
    ことを特徴とする請求項１乃至３１いずれか記載の電源
    装置。
33. 【請求項３３】 前記第１のインダクタと第２のインダ
    クタとは、着脱可能、且つ互いに非接触であることを特
    徴とする請求項１乃至３２いずれか記載の電源装置。
34. 【請求項３４】 スイッチング制御回路は、前記負荷に
    供給される出力量が前記目標出力量になるように前記ス
    イッチング素子のスイッチングを周波数制御とＰＷＭ制
    御との内少なくとも１つの制御を行って前記負荷に供給
    される出力のピークを抑制する制御と、前記スイッチン
    グ素子をスイッチングさせる動作とスイッチング停止さ
    せる動作とを行う制御とを所定の目標出力量に応じて切
    替える機能を備えることを特徴とする請求項１記載の電
    源装置。