JP2002043902A - チャタリング除去回路 - Google Patents

Abstract

(57)【要約】 【課題】 チャタリングの生ずるタイミングによってチ
ャタリング除去動作に誤動作を生ずることがなく、確実
にチャタリングノイズを除去する。 【解決手段】 スイッチ６が開成されると、排他的論理
和回路３の出力が論理値Ｈｉｇｈとなり、それによっ
て、リトリガブル・モノステーブル・マルチバイブレー
タ２がトリガされてＤ型フリップフロップ回路１にクロ
ックが入力され、Ｄ型フリップフロップ回路１からは論
理値Ｈｉｇｈが出力される一方、スイッチ６が閉成され
て、その際にチャタリングが生ずると、Ｄ型フリップフ
ロップ回路１には、クロックの入力が停止され、チャタ
リングがなくなった時点から所定時間Ｔ経過した時点
で、Ｄ型フリップフロップ回路１の出力は、論理値Ｌｏ
ｗとなり、チャタリングノイズが除去された信号が得ら
れるようになっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リレーやスイッチ
接点等の開閉成により生ずるいわゆるチャタリングノイ
ズの除去を行う回路に係り、特に、動作の確実性等を図
ったものに関する。

【０００２】

【従来の技術】一般に、リレーやスイッチ接点が開閉成
される際には、接点の構造に起因して、その開閉成が不
定期に切り替わってしまういわゆるチャタリングが生ず
ることが多い。このチャタリング発生時間は、例えば汎
用リレーで数ｍsec程度である。一方、リレー接点やス
イッチ接点の開閉成は、通常、電気的信号に変換され
て、後段の電気回路へ入力されるが、その際、上述のよ
うなチャタリングは、チャタリングノイズとして後段の
電気回路へ伝達される。後段の電気回路は、例えば汎用
のデジタルＩＣを用いて構成されたものであっても、数
ｎsec〜数１０ｎsecで信号処理を行うため、本来の入力
信号とチャタリングノイズは通常区別されず、そのた
め、回路の誤動作を招いてしまう。このようなチャタリ
ングノイズによる回路の誤動作防止のため、リレー接点
やスイッチ接点の開閉成に基づく電気信号を入力信号と
する電気回路においては、その電気回路とリレー接点や
スイッチ接点信号を電気信号に変換する回路との間に、
チャタリング防止回路が設けられることが多く、そのた
めの様々な回路が提案されている例えば実開平６−４４
２４１号公報には、２つのリトガが可能な単安定マルチ
バイブレータを用い、第１の単安定マルチバイブレータ
がスイッチの閉成でトリガされ、その出力で第２の単安
定マルチバイブレータがトリガされるような構成とし
て、スイッチの閉成の際に生ずるチャタリングノイズの
除去を図った回路が開示されている。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来回路は、スイッチ閉成の際に生ずるチャタリングの除
去には効果を発揮するものの、スイッチ開成の際にチャ
タリングが生じた際には、回路動作としては、スイッチ
が閉成されたと同様な動作となり、実際には、スイッチ
が開成されたにも関わらず、スイッチが閉成されたとき
同様な信号が出力されるという回路の誤動作を招くとい
う欠点がある。また、マルチバイブレータの出力信号そ
のものを、チャタリング除去回路の出力信号とするよう
な構成であるため、スイッチ閉成後に一定時間が経過す
ると、出力信号が信号入力前の状態に自動的に復帰して
しまい、そのため、スイッチの開閉成の情報をそのまま
後段の電気回路へ伝達することができないという問題が
あった。本発明は、上記実状に鑑みてなされたもので、
スイッチ等の接点の開閉成に生ずるチャタリングノイズ
を確実に除去することができるチャタリング除去回路を
提供するものである。本発明の他の目的は、チャタリン
グの生ずるタイミングによってチャタリング除去動作に
誤動作を生ずることがなく、動作が安定、かつ、確実な
チャタリング除去回路を提供することにある。本発明の
他の目的は、スイッチ等の接点の開閉成時間に等しい出
力信号を得ることのできるチャタリング除去回路を提供
することにある。

【０００４】

【課題を解決するための手段】上記発明の目的を達成す
るため、本発明に係るチャタリング除去回路は、機械的
に構成されてなる接点の開閉成を電気信号に変換する変
換回路からの信号に含まれるチャタリングノイズを除去
して出力するチャタリング除去回路であって、前記変換
回路からの信号を入力信号として、外部からのクロック
に応じて前記入力信号を読み込んで出力するフリップフ
ロップ回路と、前記変換回路からの信号を入力して前記
接点の開閉成情報とチャタリングを検出して、前記接点
の開閉成に伴い前記フリップフロップ回路へクロックを
供給し、前記フリップフロップ回路における前記変換回
路からの信号の読み込みを行わしめる一方、チャタリン
グが検出された際には、当該チャタリング発生の期間、
前記フリップフロップ回路の読み込み動作を停止せしめ
る読み込み制御手段と、を具備してなるものである。

【０００５】かかる構成においては、フリップフロップ
回路は、変換回路により電気信号に変換されたスイッチ
等の接点の開閉成の信号を、読み込み制御手段からのク
ロックに同期して読み込んで出力するが、読み込み制御
手段によりチャタリングが検出された際には、そのチャ
タリングに伴う変換回路からのいわばチャタリングノイ
ズを読み込まないように読み込み制御手段により動作停
止状態とされように構成されているため、フリップフロ
ップ回路からは、チャタリングノイズが除去された信号
が得られることとなり、動作が安定、かつ、確実なチャ
タリング除去回路を提供することができるものとなって
いる。

【０００６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１乃至図５を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、図１を参照しつつこの発明の実施
の形態におけるチャタリング除去回路の構成について説
明する。図１においては、本発明の実施の形態における
チャタリング除去回路Ｓと共に、その前段に設けられて
スイッチ６の開閉成信号を所定の電気信号に変換する電
気信号変換回路１０１及びチャタリング除去回路Ｓの後
段に設けられて、チャタリング除去回路Ｓを介してスイ
ッチ６の開閉成信号が入力される後段電気回路１０２が
示されている。

【０００７】まず、この発明の実施の形態における電気
信号変換回路１０１は、スイッチ６の開閉成信号を所定
の電気信号に変換するためのもので、この回路例におい
ては、プルアップ用抵抗器（図１においては「Ｒp」と
表記）７と直流電源８とを有して構成されたものとなっ
ている。すなわち、本発明の実施の形態におけるスイッ
チ６は、一回路一接点に構成され、機械的な接点を有し
てなるもので、一方の端子は、プルアップ用抵抗器７を
介して直流電源８に接続される一方、他方の端子は、ア
ースに接続されたものとなっている。そして、プルアッ
プ用抵抗器７の一端と接続されたこのスイッチ６の一方
の端子は、後述するチャタリング除去回路Ｓの入力段に
接続されたものとなっている。また、直流電源８は、チ
ャタリング除去回路Ｓの電源としても流用される構成と
なっている。

【０００８】後段電気回路１０２は、チャタリング除去
回路Ｓを介してスイッチ６の開閉成信号を入力し、この
入力に応じて何らかの電気的な回路動作をなすもので、
具体的な回路構成は、チャタリング除去回路Ｓの回路構
成と直接には関係しないものであり、また、特定の回路
構成に限定される必要のないものなので、ここでの詳細
な説明は省略することとする。

【０００９】チャタリング除去回路Ｓは、Ｄ型フリップ
フロップ回路（図１においては「ＩＣ１」と表記）１
と、リトリガブル・モノステーブル・マルチバイブレー
タ（図１においては「ＩＣ２」と表記）２と、排他的論
理和回路（図１においては「ＩＣ３」と表記）３とを主
たる構成要素として構成されてなるものである。Ｄ型フ
リップフロップ回路１は、そのＤ入力端子に、先のスイ
ッチ６の一方の端子が接続されると共に、排他的論理和
回路３の一方の入力端子（図１においては「Ａ」と表記
された側）とも接続されている。また、Ｄ型フリップフ
ロップ回路１のプリセット端子（図１においては「Ｐ
Ｒ」と表記）とクリア端子（図１においては「ＣＬＲ」
と表記）には、先の直流電源８が接続されており、これ
らの端子は、常時、論理値Ｈｉｇｈの状態に保持される
ようになっている。さらに、Ｄ型フリップフロップ回路
１のクロック端子（図１においては「ＣＫ」と表記）に
は、次述するリトリガブル・モノステーブル・マルチバ
イブレータ２の負論理入力端子（図１においては「Ｑ
１」の表記の上に―（バー）を付して表記）に接続され
たものとなっている。そして、このＤ型フリップフロッ
プ回路１の正論理出力端子（図１においては「Ｑ」と表
記）は、排他的論理和回路３の他方の入力端子（図１に
おいては「Ｂ」と表記された側）に接続されると共に、
このチャタリング除去回路Ｓの出力端子として、後段電
気回路１０２の入力段に接続されたものとなっている。

【００１０】リトリガブル・モノステーブル・マルチバ
イブレータ２は、まず、第１の入力端子（図１において
は「Ａ１」と表記）がアースに接続される一方、第２の
入力端子（図１においては「Ｂ１」と表記）は、排他的
論理和回路３の出力端子（図１においては「Ｙ」と表
記）に接続されたものとなっている。また、リトリガブ
ル・モノステーブル・マルチバイブレータ２のクリア端
子（図１においては「ＣＬＲ１」と表記）は、直流電源
８に接続されて、常時、論理値Ｈｉｇｈの状態に保持さ
れるようになっている。さらに、リトリガブル・モノス
テーブル・マルチバイブレータ２のクロック入力端子
（図１においては「Ｃｋ」と表記）と外部抵抗・コンデ
ンサ接続端子（図１においては「ＲxＣx」と表記）に
は、第１の抵抗器（図１においては「Ｒ１」と表記）４
を介して直流電源８が接続されるようになっていると共
に、クロック入力端子とアースとの間には、第１のコン
デンサ（図１においては「Ｃ１」と表記）５が接続され
たものとなっている。そして、このリトリガブル・モノ
ステーブル・マルチバイブレータ２の負論理出力端子
は、既に説明したようにＤ型フリップフロップ回路１の
クロック入力端子と接続されたものとなっている。

【００１１】次に、Ｄ型フリップフロップ回路１、リト
リガブル・モノステーブル・マルチバイブレータ２及び
排他的論理和回路３の、それぞれの基本的な動作につい
て、図２乃至図４を参照しつつ説明する。最初に、Ｄ型
フリップフロップ回路１の基本的動作について、図２を
参照しつつ説明する。本発明の実施の形態において用い
られたＤ型フリップフロップ回路１は、その各々の端子
の論理状態に応じて図２に示されたような出力状態とな
るよう構成されてなるものであるが、図１に示された構
成においては、プリセット端子（ＰＲ）とクリア端子
（ＣＬＲ）とが、常時、論理値Ｈｉｇｈの状態に保持さ
れたものとなっているため、図２に示された説明図中、
（ア）、（イ）及び（ウ）と付された箇所のみが、図１
に示された回路構成におけるＤ型フリップフロップ回路
１の動作を示すものとなる。

【００１２】すなわち、Ｄ型フリップフロップ回路１
は、クロック端子（ＣＫ）への入力信号が論理値Ｌｏｗ
の状態から論理値Ｈｉｇｈの状態に立ち上がった際のＤ
入力端子の論理状態が、そのまま正論理出力端子（Ｑ）
に出力されるようになっている（図２の（ア）及び
（イ）の行参照）。一方、Ｄ型フリップフロップ回路１
は、クロック端子への入力信号が論理値Ｈｉｇｈの状態
から論理値Ｌｏｗの状態に立ち下がった際には、Ｄ入力
端子の論理状態に関わらず（図２においてはこの条件を
「Ｘ」と表記）、正論理出力端子の論理状態は、それ以
前のままで変化しないものとなっている。

【００１３】次に、リトリガブル・モノステーブル・マ
ルチバイブレータ２の基本的動作について、図３を参照
しつつ説明する。本発明の実施の形態において用いられ
たリトリガブル・モノステーブル・マルチバイブレータ
２は、その各々の端子の論理状態に応じて図３に示され
たような出力状態となるよう構成されてなるものである
が、図１に示された構成においては、クリア端子（ＣＬ
Ｒ１）が常時、論理値Ｈｉｇｈの状態に保持されたもの
となっている一方、第１の入力端子（Ａ１）が常時、論
理値Ｌｏｗの状態に保持されたものとなっているため、
図３に示された説明図中、（エ）及び（オ）と付された
箇所のみが、図１に示された回路構成におけるリトリガ
ブル・モノステーブル・マルチバイブレータ２の動作を
示すものとなる。

【００１４】すなわち、リトリガブル・モノステーブル
・マルチバイブレータ２は、第２の入力端子（Ｂ１）の
入力信号が論理値Ｌｏｗの状態から論理値Ｈｉｇｈの状
態に立ち上がると、正論理出力端子（Ｑ１）が論理値Ｌ
ｏｗの状態から論理値Ｈｉｇｈの状態となり、外部抵抗
・コンデンサ接続端子（ＲxＣx）に接続された第１の抵
抗器４と第１のコンデンサ５の値で定まるいわゆる時定
数に応じた変化時間Ｔの間、論理値Ｈｉｇｈの状態が維
持されるものとなっている（図３の（エ）〜（オ）の行
参照）。また、このリトリガブル・モノステーブル・マ
ルチバイブレータ２においては、変化時間Ｔが経過する
前に、第２の入力端子の入力信号が論理値Ｌｏｗの状態
に復帰し、変化時間Ｔが経過するまでその論理値Ｌｏｗ
の状態である場合には、正論理出力端子（Ｑ１）の出力
状態は、第２の入力端子の入力信号が最初に論理値Ｌｏ
ｗの状態から論理値Ｈｉｇｈの状態に変化した時点から
変化時間Ｔ経過の際に、論理値Ｈｉｇｈの状態から論理
値Ｌｏｗの状態へ戻ることとなる。一方、変化時間Ｔが
経過する前に、第２の入力端子の入力信号が一旦、論理
値Ｌｏｗの状態に復帰し、再び論理値Ｈｉｇｈの状態と
なった場合には、リトリガブル・モノステーブル・マル
チバイブレータ２は、第２の入力端子の入力信号が最後
に論理値Ｌｏｗの状態から論理値Ｈｉｇｈの状態に変化
した時点から変化時間Ｔ経過時に、正論理出力端子（Ｑ
１）の出力状態が論理値Ｈｉｇｈの状態から論理Ｌｏｗ
の状態へ戻るようになっている。換言すれば、リトリガ
ブル・モノステーブル・マルチバイブレータ２は、正論
理出力端子が論理値Ｈｉｇｈとなっている間に、第２の
入力端子の入力信号が論理値Ｌｏｗの状態から論理値Ｈ
ｉｇｈの状態となったときには、再トリガ（再起動）さ
れるものとなっている。

【００１５】次に、排他的論理和回路３の基本的動作に
ついて、図４を参照しつつ説明する。排他的論理和回路
３は、両方の入力端子（Ａ及びＢ）が同じ論理値（Ｈｉ
ｇｈ又はＬｏｗ）とされた場合にのみその出力端子
（Ｙ）が論理値Ｌｏｗの状態となり、異なる入力状態に
おいては、出力端子（Ｙ）は、論理値Ｈｉｇｈの状態と
なるものである（図４参照）。なお、上述したような機
能を有するＤ型フリップフロップ回路１、リトリガブル
・モノステーブル・マルチバイブレータ２及び排他的論
理和回路３は、既に汎用ＩＣが数々の半導体メーカによ
り実現されて、公知・周知となっており、そのようなＩ
Ｃを用いると好適である。

【００１６】次に、図１に示された構成における動作に
ついて、図５のタイミング図を参照しつつ説明する。ま
ず、スイッチ６の開閉成の情報は、電気信号変換回路１
０１において電気信号に変換されてチャタリング除去回
路ＳのＤ型フリップフロップ回路１及び排他的論理和回
路３に入力されて、以下説明するようにして排他的論理
和回路３によりチャタリングの有無が検出されることと
なる。すなわち、まず、スイッチ６が開成状態の場合、
電気信号変換回路１０１の出力は、論理値Ｈｉｇｈに対
応する信号レベルとなって、Ｄ型フリップフロップ回路
１及び排他的論理和回路３に入力される一方、スイッチ
６が閉成状態とされると、電気信号変換回路１０１の出
力は、論理値Ｌｏｗに対応する信号レベルとなって、Ｄ
型フリップフロップ回路１及び排他的論理和回路３に入
力される。そして、例えば時刻ｔ0（図５参照）におい
て、スイッチ６が閉成状態から開成状態にされたとする
と、電気信号変換回路１０１からチャタリング除去回路
Ｓへの入力信号は、論理値Ｌｏｗの状態から論理値Ｈｉ
ｇｈの状態へ変化することとなる（図５（Ａ）参照）。

【００１７】この時点において、Ｄ型フリップフロップ
回路１の正論理出力端子の出力は、時刻ｔ0以前のスイ
ッチ６の閉成状態に対応して論理値Ｌｏｗの状態である
ため、排他的論理和回路３の出力は、時刻ｔ0におい
て、論理値Ｌｏｗから論理値Ｈｉｇｈの状態に変化する
こととなる（図５（Ｂ）参照）。この排他的論理和回路
３の出力の論理値Ｌｏｗから論理値Ｈｉｇｈの変化によ
り、リトリガブル・モノステーブル・マルチバイブレー
タ２がトリガされて、その負論理出力端子の出力は、論
理値Ｈｉｇｈから論理値Ｌｏｗへ変化することとなる
（図５（Ｃ）参照）。そして、このリトリガブル・モノ
ステーブル・マルチバイブレータ２の負論理出力端子の
出力の論理値Ｌｏｗの状態は、チャタリング除去回路Ｓ
へチャタリングノイズの侵入が無いと仮定すると、時刻
ｔ0の時点から先に回路構成において説明したように所
定の変化時間Ｔ経過時に、論理値Ｈｉｇｈへ復帰するこ
ととなる（図５（Ｃ）の時刻ｔ1の箇所参照）。

【００１８】このリトリガブル・モノステーブル・マル
チバイブレータ２の負論理出力端子の出力の論理値Ｌｏ
ｗからＨｉｇｈへの復帰により、Ｄ型フリップフロップ
回路１においては、Ｄ入力端子の状態が読み込まれて、
正論理出力端子の出力は、電気信号変換回路１０１から
の入力と同様に論理値Ｌｏｗの状態から論理値Ｈｉｇｈ
の状態となる（図５（Ａ）及び図５（Ｄ）参照）。そし
て、時刻ｔ2において、スイッチ６が開成状態から閉成
状態とされたときに、仮に、チャタリングが生じないと
すれば、排他的論理和回路３の出力が論理値Ｌｏｗから
Ｈｉｇｈへ変化し（図５（Ｂ）の時刻ｔ2の箇所参
照）、これにより、リトリガブル・モノステーブル・マ
ルチバイブレータ２がトリガされて、その負論理出力端
子の出力が論理値ＨｉｇｈからＬｏｗへ変化することと
なる（図５（Ｃ）の時刻ｔ2の箇所参照）。そして、こ
のリトリガブル・モノステーブル・マルチバイブレータ
２の負論理出力端子の論理値Ｌｏｗの状態は、時刻ｔ2
の時点から所定の変化時間Ｔの間続き、変化時間Ｔ経過
時に、論理値Ｈｉｇｈへ切り替わることとなる。

【００１９】しかし、時刻ｔ2の後、スイッチ６のチャ
タリングが生じて、図５（Ａ）に示されたように、電気
信号変換回路１０１からの入力信号にいわゆるチャタリ
ングノイズが生じた場合にあっては、時刻ｔ2の時点
で、排他的論理和回路３の出力が論理値ＬｏｗからＨｉ
ｇｈへ変化し、それによって、リトリガブル・モノステ
ーブル・マルチバイブレータ２がトリガされ、その負論
理出力端子の出力が論理値ＨｉｇｈからＬｏｗへ変化す
ることとなるのは、上述したように、チャタリングが生
じないと仮定した場合と同様であるが、時刻ｔ2から所
定の変化時間Ｔ経過時に負論理出力端子の出力が論理値
ＬｏｗからＨｉｇｈへ切り替わることはない。

【００２０】すなわち、この場合、チャタリングが収束
して、電気信号変換回路１０１からの入力信号が論理値
ＨｉｇｈからＬｏｗへ切り替わった最後の時刻ｔ3にお
いて、リトリガブル・モノステーブル・マルチバイブレ
ータ２がトリガされ、この時刻ｔ3から所定の変化時間
Ｔ経過時である時刻ｔ4の時点に、リトリガブル・モノ
ステーブル・マルチバイブレータ２の負論理出力端子の
出力が論理値ＬｏｗからＨｉｇｈへ復帰することとなる
（図５（Ｃ）参照）。そして、同時にＤ型フリップフロ
ップ回路１においては、リトリガブル・モノステーブル
・マルチバイブレータ２の負論理出力端子の出力が論理
値ＬｏｗからＨｉｇｈへ復帰したことにより、Ｄ入力端
子の論理値Ｌｏｗの状態が読み込まれて、その正論理出
力端子は、論理値Ｈｉｇｈから論理値Ｌｏｗへ切り替わ
ることとなり、後段電気回路１０２へは、チャタリング
が除去された信号が入力されることとなる（図５（Ｄ）
参照）。なお、図５（Ａ）に示されたように、チャタリ
ングノイズが生じた場合（図５（Ａ）の時刻ｔ2〜時刻
ｔ3の間参照）、排他的論理和回路３の出力にも、論理
は反転された状態であるが、チャタリングノイズが出現
することとなる（図５（Ｂ）参照）。この意味で、排他
的論理和回路３は、チャタリングノイズの検出を行う機
能を果たすものとなっている。

【００２１】上述した動作説明においては、チャタリン
グがスイッチ６の閉成時に生じた際を例に採り説明した
が、スイッチ６の開成時にチャタリングが生じても、こ
のチャタリング除去回路Ｓからは、チャタリングノイズ
が除去された信号が出力されるものとなっている。すな
わち、スイッチ６が開成された際、チャタリングが生じ
たとすると、排他的論理和回路３の出力には、電気信号
変換回路１０１からの入力信号を反転したに等価な信号
が現れる。そして、リトリガブル・モノステーブル・マ
ルチバイブレータ２は、排他的論理和回路３の出力がス
イッチ６の閉成に伴い最初に論理値Ｌｏｗから論理値Ｈ
ｉｇｈへ立ち上がった時点でトリガされ、その後、チャ
タリングが続く間、再トリガされつづけ、それに伴いリ
トリガブル・モノステーブル・マルチバイブレータ２の
負論理出力端子は、論理値Ｌｏｗの状態が継続すること
となる。そして、その後、チャタリングがなくなり、電
気信号変換回路１０１の出力が最後に論理値Ｌｏｗから
論理値Ｈｉｇｈへ切り替わった時点でリトリガブル・モ
ノステーブル・マルチバイブレータ２は、再度トリガさ
れ、この時点から変化時間Ｔ経過時にその負論理出力端
子は、論理値Ｌｏｗから論理値Ｈｉｇｈへ復帰し、その
論理値Ｈｉｇｈへの立ち上がりで、Ｄ型フリップフロッ
プ回路１では、電気信号変換回路１０１からの論理値Ｈ
ｉｇｈが読み込まれて出力されることとなる。そして、
その後、スイッチ６が閉成されると、その時点でリトリ
ガブル・モノステーブル・マルチバイブレータ２は、ト
リガされて、負論理出力端子は、論理値Ｈｉｇｈから論
理値Ｌｏｗへ変化し、変化時間Ｔ経過時に論理値Ｌｏｗ
から論理値Ｈｉｇｈへ復帰する。同時に、そのリトリガ
ブル・モノステーブル・マルチバイブレータ２の負論理
出力端子の論理値Ｈｉｇｈへの立ち上がりで、Ｄ型フリ
ップフロップ回路１では、電気信号変換回路１０１から
の論理値Ｌｏｗの状態が読み込まれて出力されるため、
このチャタリング除去回路Ｓからは、チャタリングノイ
ズが除去された状態のスイッチ６の開閉成に伴う信号が
出力されることとなる。

【００２２】なお、上述した本発明の実施の形態におい
ては、リトリガブル・モノステーブル・マルチバイブレ
ータ２及び排他的論理和回路３により、読み込み制御手
段が実現されたものとなっている。

【００２３】また、上述した発明の実施の形態において
は、電気信号変換回路１０１は、スイッチ６が開成され
た際に、論理値Ｈｉｇｈの出力信号を、スイッチ６が閉
成された際に、論理値Ｌｏｗの出力信号を、それぞれ出
力するよう構成されたものとしたが、出力信号の論理
は、勿論これとは逆に設定しても良いものである。ま
た、本発明の実施の形態においては、スイッチ６に対し
てチャタリング除去回路Ｓを適用する例を示したが、勿
論これに限定される必要はなく、例えばいわゆるリレー
接点のようなものに適用しても良いものである。

【００２４】

【発明の効果】以上、述べたように、本発明によれば、
機械的に構成されてなる接点の開閉成を電気信号に変換
する変換回路からの信号をフリップフロップ回路により
読み込んで出力するようにすると共に、チャタリングが
生じた際には、その間、フリップフロップ回路の動作を
停止するような構成とすることにより、チャタリングノ
イズを確実に除去することができ、しかも、従来と異な
り、チャタリングの生ずるタイミングによってチャタリ
ング除去動作に誤動作を生ずるようなことがなく、動作
が安定、かつ、確実なチャタリング除去回路を提供する
ことができるという効果を奏するものである。また、従
来回路と異なり、マルチバイブレータの信号を、チャタ
リング除去回路の出力信号として用いるような構成では
ないため、スイッチ等の接点の開閉成時間に等しい出力
信号を得ることのできるチャタリング除去回路を提供す
ることができるという効果を奏するものである。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるチャタリング除去
回路の回路構成例を示す回路図である。

【図２】Ｄ型フリップフロップの基本動作を説明する説
明図である。

【図３】リトリガブル・モノステーブル・マルチバイブ
レータの基本動作を説明する説明図である。

【図４】排他的論理和回路の基本動作を説明する説明図
である。

【図５】図１に示されたチャタリング除去回路の主要部
における動作タイミングを示すタイミング図である。

【符号の説明】

１…Ｄ型フリップフロップ回路 ２…リトリガブル・モノステーブル・マルチバイブレー
タ ３…排他的論理和回路 ６…スイッチ １０１…電気信号変換回路 １０２…後段電気回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 機械的に構成されてなる接点の開閉成を
   電気信号に変換する変換回路からの信号に含まれるチャ
   タリングノイズを除去して出力するチャタリング除去回
   路であって、 前記変換回路からの信号を入力信号として、外部からの
   クロックに応じて前記入力信号を読み込んで出力するフ
   リップフロップ回路と、 前記変換回路からの信号を入力して前記接点の開閉成情
   報とチャタリングを検出して、前記接点の開閉成に伴い
   前記フリップフロップ回路へクロックを供給し、前記フ
   リップフロップ回路における前記変換回路からの信号の
   読み込みを行わしめる一方、チャタリングが検出された
   際には、当該チャタリング発生の期間、前記フリップフ
   ロップ回路の読み込み動作を停止せしめる読み込み制御
   手段と、 を具備してなることを特徴とするチャタリング除去回
   路。
2. 【請求項２】 機械的に構成されてなる接点の開閉成を
   電気信号に変換する変換回路からの信号に含まれるチャ
   タリングノイズを除去して出力するチャタリング除去回
   路であって、 前記変換回路からの信号を入力信号として、外部からの
   クロックに応じて前記入力信号を読み込んで出力するフ
   リップフロップ回路と、 前記変換回路からの信号と前記フリップフロップ回路の
   出力信号との排他的論理和を生成する排他的論理和回路
   と、 前記排他的論理和回路の出力信号をトリガとして、所定
   時間の間、所定の出力信号を出力すると共に、当該出力
   信号が出力されている間に前記排他的論理和回路の出力
   信号が入力された場合には、再度トリガされるよう構成
   されてなるリトリガブル・モノステーブル・マルチバイ
   ブレータとを具備し、 前記リトリガブル・モノステーブル・マルチバイブレー
   タの出力信号は、前記フリップフロップ回路のクロック
   として供給されるよう構成されてなることを特徴とする
   チャタリング除去回路。