JPH0633617Y2 - 開閉接点のチヤタリング防止回路 - Google Patents
開閉接点のチヤタリング防止回路Info
- Publication number
- JPH0633617Y2 JPH0633617Y2 JP337587U JP337587U JPH0633617Y2 JP H0633617 Y2 JPH0633617 Y2 JP H0633617Y2 JP 337587 U JP337587 U JP 337587U JP 337587 U JP337587 U JP 337587U JP H0633617 Y2 JPH0633617 Y2 JP H0633617Y2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- level
- output
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Keying Circuit Devices (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ 本考案は開閉接点のチャタリング防止回路に関する。
［従来の技術の説明］ 第３図はチャタリング防止回路の従来例を示す構成図で
ある。図において、１はスイッチ、２はフリップフロッ
プである。スイッチ１は、ノーマルクローズ接点ａとノ
ーマルオープン接点ｂとを有し、そのコモンがグラウン
ドされている。ノーマルクローズ接点ａは、フリップフ
ロップ２のリセット端子に接続されていると共に、抵抗
３を介して電源ラインに接続されている。ノーマルオー
プン接点ｂは、フリップフロップ２のセット端子に接続
されていると共に、抵抗４を介して電源ラインに接続さ
れている。このような構成で、スイッチ１が押される
と、先ずノーマルクローズ接点ａが開いてフリップフロ
ップ２がセット入力を受け入れることのできる状態とな
り、次いでノーマルオープン接点ｂが閉じてフリップフ
ロップ２にセット入力が与えられる。フリップフロップ
２は、セット入力の立下りでそのＱ出力がＨレベルとな
り、スイッチ１の押し操作の解除によりノーマルクロー
ズ接点ａが閉じるまでスイッチ１のチャタリングの有無
に拘らずＨレベルのＱ出力を保持する。しかしながら、
このようなチャタリング防止回路によれば、ノーマルク
ローズとノーマルオープンの２つの接点が必要であり、
接点が単一である場合には適用できないという問題があ
る。
ある。図において、１はスイッチ、２はフリップフロッ
プである。スイッチ１は、ノーマルクローズ接点ａとノ
ーマルオープン接点ｂとを有し、そのコモンがグラウン
ドされている。ノーマルクローズ接点ａは、フリップフ
ロップ２のリセット端子に接続されていると共に、抵抗
３を介して電源ラインに接続されている。ノーマルオー
プン接点ｂは、フリップフロップ２のセット端子に接続
されていると共に、抵抗４を介して電源ラインに接続さ
れている。このような構成で、スイッチ１が押される
と、先ずノーマルクローズ接点ａが開いてフリップフロ
ップ２がセット入力を受け入れることのできる状態とな
り、次いでノーマルオープン接点ｂが閉じてフリップフ
ロップ２にセット入力が与えられる。フリップフロップ
２は、セット入力の立下りでそのＱ出力がＨレベルとな
り、スイッチ１の押し操作の解除によりノーマルクロー
ズ接点ａが閉じるまでスイッチ１のチャタリングの有無
に拘らずＨレベルのＱ出力を保持する。しかしながら、
このようなチャタリング防止回路によれば、ノーマルク
ローズとノーマルオープンの２つの接点が必要であり、
接点が単一である場合には適用できないという問題があ
る。
単一接点の場合のチャタリング防止として特開昭50-158
226号公報に記載のパルス入力装置がある。これは、単
一接点によって与えられる接点信号をフリップフロップ
のセット入力とし、接点のチャタリングが終了するまで
遅らせてコンピュータからフリップフロップにリセット
信号を与えるようにしたものである。しかしながら、こ
れによれば、コンピュータから与えられたリセット信号
に対してフリップフロップがノイズ等によりリセットさ
れなかった場合にフリップフロップがセット状態のまま
になるなどの問題がある。
226号公報に記載のパルス入力装置がある。これは、単
一接点によって与えられる接点信号をフリップフロップ
のセット入力とし、接点のチャタリングが終了するまで
遅らせてコンピュータからフリップフロップにリセット
信号を与えるようにしたものである。しかしながら、こ
れによれば、コンピュータから与えられたリセット信号
に対してフリップフロップがノイズ等によりリセットさ
れなかった場合にフリップフロップがセット状態のまま
になるなどの問題がある。
［考案の目的］ 本考案は上記観点に基づいてなされたもので、その目的
は、単一接点に対して適用することができ、しかも、フ
リップフロップがノイズ等のためにリセットされずにセ
ット状態のままになることを防止することが可能な開閉
接点のチャタリング防止回路を提供することにある。
は、単一接点に対して適用することができ、しかも、フ
リップフロップがノイズ等のためにリセットされずにセ
ット状態のままになることを防止することが可能な開閉
接点のチャタリング防止回路を提供することにある。
［目的を解決するための手段］ 本考案においては、開閉接点（10）によって与えられる
接点信号をセット入力とするフリップフロップ（12）
と、セット入力時の前記フリップフロップ（12）の出力
でトリガされ前記接点信号よりも長い時間幅の出力信号
を与える第１の単安定マルチバイブレータ（14）と、こ
の第１の単安定マルチバイブレータ（14）の出力信号の
終端でトリガされる第２の単安定マルチバイブレータ
（17）と、この第２の単安定マルチバイブレータ（17）
の出力をリセット信号として前記フリップフロップ（1
2）に与えると共に、前記フリップフロップ（12）なら
びに前記第１および第２の単安定マルチバイブレータ
（14,17）の出力状態から前記フリップフロップ（12）
が前記リセット信号でリセットされない場合を検出して
前記フリップフロップ（12）をリセットする手段（15,1
8）とを有する開閉接点のチャタリング防止回路によっ
て、上記目的を達成する。
接点信号をセット入力とするフリップフロップ（12）
と、セット入力時の前記フリップフロップ（12）の出力
でトリガされ前記接点信号よりも長い時間幅の出力信号
を与える第１の単安定マルチバイブレータ（14）と、こ
の第１の単安定マルチバイブレータ（14）の出力信号の
終端でトリガされる第２の単安定マルチバイブレータ
（17）と、この第２の単安定マルチバイブレータ（17）
の出力をリセット信号として前記フリップフロップ（1
2）に与えると共に、前記フリップフロップ（12）なら
びに前記第１および第２の単安定マルチバイブレータ
（14,17）の出力状態から前記フリップフロップ（12）
が前記リセット信号でリセットされない場合を検出して
前記フリップフロップ（12）をリセットする手段（15,1
8）とを有する開閉接点のチャタリング防止回路によっ
て、上記目的を達成する。
すなわち、第１および第２の単安定マルチバイブレータ
によってフリップフロップのリセット信号を作り出しフ
リップフロップを自動リセットすることにより、単一接
点に対する適用を可能とし、また、フリップフロップの
出力状態と第１および第２の単安定マルチバイブレータ
の出力状態とからフリップフロップが上記リセット信号
でリセットされない場合を検出しフリップフロップをリ
セットすることによって、フリップフロップがノイズ等
のためにリセットされずにセット状態のままとなること
を防止する。
によってフリップフロップのリセット信号を作り出しフ
リップフロップを自動リセットすることにより、単一接
点に対する適用を可能とし、また、フリップフロップの
出力状態と第１および第２の単安定マルチバイブレータ
の出力状態とからフリップフロップが上記リセット信号
でリセットされない場合を検出しフリップフロップをリ
セットすることによって、フリップフロップがノイズ等
のためにリセットされずにセット状態のままとなること
を防止する。
［考案の実施例］ 第１図は本考案の一実施例を示す構成図である。
図において、10は開閉接点で、一端が電源ラインに接続
されており、他端が、インバータ11を介してフリップフ
ロップ12のセット端子に接続されていると共に抵抗13を
介してグラウンドされている。開閉接点10はその閉成で
ＬレベルからＨレベルに立上る接点信号を与え、これに
よりフリップフロップ12のセット端子にＨレベルからＬ
レベルに立下るセット入力が与えられるようになってい
る。フリップフロップ12は、リセット端子がＨレベルの
ときにセット入力を受け入れることのできる状態とな
り、セット入力のＨレベルからＬレベルへの立下りでセ
ットされてＱ端子の出力がＬレベルからＨレベルに反転
する。フリップフロップ12のＱ端子は、第１の単安定マ
ルチバイブレータ14のトリガ端子に接続されていると共
に、３入力のNAND回路15の第１の入力端子に接続されて
おり、更に、出力端子16に接続されている。第１の単安
定マルチバイブレータ14は、Ｈレベル出力が定常状態
で、フリップフロップ12のＱ端子出力のＬレベルからＨ
レベルへの立上りでトリガされ、これにより、開閉接点
10の閉成で与えられる接点信号の時間幅よりも長い時間
幅のＬレベル出力を与える。第１の単安定マルチバイブ
レータ14の出力端子は、第２の単安定マルチバイブレー
タ17のトリガ端子に接続されていると共に、NAND回路15
の第２の入力端子に接続されている。第２の単安定マル
チバイブレータ17は、Ｈレベル出力が定常状態で、第１
の単安定マルチバイブレータ14の出力のＬレベルからＨ
レベルへの立上りでトリガされ、短時間幅のＬレベル出
力を与える。第２の単安定マルチバイブレータ17の出力
端子は、３入力のAND回路18の第１の入力端子に接続さ
れていると共に、NAND回路15の第３の入力端子に接続さ
れている。NAND回路15の出力端子はAND回路18の第２の
入力端子に接続されている。AND回路18の第３の入力端
子は、抵抗19を介して電源ラインに接続されていると共
に、コンデンサ20を介してグラウンドされている。AND
回路18の出力端子はフリップフロップ12のリセット端子
に接続されている。
されており、他端が、インバータ11を介してフリップフ
ロップ12のセット端子に接続されていると共に抵抗13を
介してグラウンドされている。開閉接点10はその閉成で
ＬレベルからＨレベルに立上る接点信号を与え、これに
よりフリップフロップ12のセット端子にＨレベルからＬ
レベルに立下るセット入力が与えられるようになってい
る。フリップフロップ12は、リセット端子がＨレベルの
ときにセット入力を受け入れることのできる状態とな
り、セット入力のＨレベルからＬレベルへの立下りでセ
ットされてＱ端子の出力がＬレベルからＨレベルに反転
する。フリップフロップ12のＱ端子は、第１の単安定マ
ルチバイブレータ14のトリガ端子に接続されていると共
に、３入力のNAND回路15の第１の入力端子に接続されて
おり、更に、出力端子16に接続されている。第１の単安
定マルチバイブレータ14は、Ｈレベル出力が定常状態
で、フリップフロップ12のＱ端子出力のＬレベルからＨ
レベルへの立上りでトリガされ、これにより、開閉接点
10の閉成で与えられる接点信号の時間幅よりも長い時間
幅のＬレベル出力を与える。第１の単安定マルチバイブ
レータ14の出力端子は、第２の単安定マルチバイブレー
タ17のトリガ端子に接続されていると共に、NAND回路15
の第２の入力端子に接続されている。第２の単安定マル
チバイブレータ17は、Ｈレベル出力が定常状態で、第１
の単安定マルチバイブレータ14の出力のＬレベルからＨ
レベルへの立上りでトリガされ、短時間幅のＬレベル出
力を与える。第２の単安定マルチバイブレータ17の出力
端子は、３入力のAND回路18の第１の入力端子に接続さ
れていると共に、NAND回路15の第３の入力端子に接続さ
れている。NAND回路15の出力端子はAND回路18の第２の
入力端子に接続されている。AND回路18の第３の入力端
子は、抵抗19を介して電源ラインに接続されていると共
に、コンデンサ20を介してグラウンドされている。AND
回路18の出力端子はフリップフロップ12のリセット端子
に接続されている。
第２図は第１図の構成の動作タイムチャートで、各波形
（ａ）〜（ｇ）は第１図における同符号の箇所の信号波
形を示し、（ａ）は開閉接点10の閉成で与えられる接点
信号、（ｂ）はフリップフロップ12のセット入力、
（ｃ）はフリップフロップ12のリセット入力、（ｄ）は
フリップフロップ12のＱ端子出力、（ｅ）は第１の単安
定マルチバイブレータ14の出力、（ｆ）は第２の単安定
マルチバイブレータ17の出力、（ｇ）はAND回路18の第
３の入力端子の信号である。以下第２図を併用して第１
図の構成の動作を説明する。
（ａ）〜（ｇ）は第１図における同符号の箇所の信号波
形を示し、（ａ）は開閉接点10の閉成で与えられる接点
信号、（ｂ）はフリップフロップ12のセット入力、
（ｃ）はフリップフロップ12のリセット入力、（ｄ）は
フリップフロップ12のＱ端子出力、（ｅ）は第１の単安
定マルチバイブレータ14の出力、（ｆ）は第２の単安定
マルチバイブレータ17の出力、（ｇ）はAND回路18の第
３の入力端子の信号である。以下第２図を併用して第１
図の構成の動作を説明する。
時刻t0で第１図の回路に電源が印加されたとすると、AN
D回路18の第３の入力端子の信号（ｇ）が抵抗18とコン
デンサ19とによる時定数に従って徐々に立上る。信号
（ｇ）が時刻t1で所定レベル以上となるまではAND回路1
8の出力すなわちフリップフロップ12のリセット入力
（ｃ）がＬレベルに保持されるので、フリップフロップ
12のＱ端子出力（ｄ）もＬレベルとなる。電源の印加
で、フリップフロップ12のセット入力（ｂ）と共に、第
１の単安定マルチバイブレータ14の出力（ｅ）および第
２の単安定マルチバイブレータ17の出力（ｆ）がＨレベ
ル状態となり、従ってNAND回路15の出力もＨレベルとな
る。そのため時刻t1で信号（ｇ）が所定レベル以上にな
るとリセット入力（ｃ）がＨレベルとなり、フリップフ
ロップ12がセット入力（ｂ）を受け入れることのできる
状態となる。時刻t3で開閉接点10が閉じられたとする
と、接点信号（ａ）がＨレベルに立上り、セット入力
（ｂ）がＨレベルからＬレベルに立下る。フリップフロ
ップ12は、セット入力（ｂ）のＨレベルからＬレベルへ
の立下りでセットされ、そのＱ端子出力（ｄ）がＬレベ
ルからＨレベルに立上る。フリップフロップ12は、開閉
接点10のチャタリングにより接点信号（ａ）すなわちセ
ット入力（ｂ）がその後にＨレベルからＬレベルへの反
転を繰り返してもリセット入力（ｃ）がＬレベルに反転
しない限り、Ｑ端子出力（ｄ）のＨレベル状態を維持す
る。フリップフロップ12のＱ端子出力（ｄ）がＬレベル
からＨレベルに立上ることで、第１の単安定マルチバイ
ブレータ14がトリガされ、その出力（ｅ）がＨレベルか
らＬレベルに立下り、接点信号（ａ）の時間幅T0よりも
長い時間幅T1のＬレベル出力を与える。時間幅T1の経過
で第１の単安定マルチバイブレータ14の出力（ｅ）がＬ
レベルからＨレベルに立上ると、この立上りで第２の単
安定マルチバイブレータ17がトリガされ、その出力
（ｆ）がＨレベルからＬレベルに立下る。これにより、
AND回路18の出力すなわちリセット入力（ｃ）がＨレベ
ルからＬレベルに立下り、この立下りでフリップフロッ
プ12がリセットされ、そのＱ端子出力（ｄ）がＬレベル
となる。第２の単安定マルチバイブレータ17は短時間幅
T2の経過でＨレベルに反転し、これにより、リセット入
力（ｃ）がＨレベルに復帰し、フリップフロップ12が新
たなセット入力（ｂ）を受け入れることのできる状態と
なる。
D回路18の第３の入力端子の信号（ｇ）が抵抗18とコン
デンサ19とによる時定数に従って徐々に立上る。信号
（ｇ）が時刻t1で所定レベル以上となるまではAND回路1
8の出力すなわちフリップフロップ12のリセット入力
（ｃ）がＬレベルに保持されるので、フリップフロップ
12のＱ端子出力（ｄ）もＬレベルとなる。電源の印加
で、フリップフロップ12のセット入力（ｂ）と共に、第
１の単安定マルチバイブレータ14の出力（ｅ）および第
２の単安定マルチバイブレータ17の出力（ｆ）がＨレベ
ル状態となり、従ってNAND回路15の出力もＨレベルとな
る。そのため時刻t1で信号（ｇ）が所定レベル以上にな
るとリセット入力（ｃ）がＨレベルとなり、フリップフ
ロップ12がセット入力（ｂ）を受け入れることのできる
状態となる。時刻t3で開閉接点10が閉じられたとする
と、接点信号（ａ）がＨレベルに立上り、セット入力
（ｂ）がＨレベルからＬレベルに立下る。フリップフロ
ップ12は、セット入力（ｂ）のＨレベルからＬレベルへ
の立下りでセットされ、そのＱ端子出力（ｄ）がＬレベ
ルからＨレベルに立上る。フリップフロップ12は、開閉
接点10のチャタリングにより接点信号（ａ）すなわちセ
ット入力（ｂ）がその後にＨレベルからＬレベルへの反
転を繰り返してもリセット入力（ｃ）がＬレベルに反転
しない限り、Ｑ端子出力（ｄ）のＨレベル状態を維持す
る。フリップフロップ12のＱ端子出力（ｄ）がＬレベル
からＨレベルに立上ることで、第１の単安定マルチバイ
ブレータ14がトリガされ、その出力（ｅ）がＨレベルか
らＬレベルに立下り、接点信号（ａ）の時間幅T0よりも
長い時間幅T1のＬレベル出力を与える。時間幅T1の経過
で第１の単安定マルチバイブレータ14の出力（ｅ）がＬ
レベルからＨレベルに立上ると、この立上りで第２の単
安定マルチバイブレータ17がトリガされ、その出力
（ｆ）がＨレベルからＬレベルに立下る。これにより、
AND回路18の出力すなわちリセット入力（ｃ）がＨレベ
ルからＬレベルに立下り、この立下りでフリップフロッ
プ12がリセットされ、そのＱ端子出力（ｄ）がＬレベル
となる。第２の単安定マルチバイブレータ17は短時間幅
T2の経過でＨレベルに反転し、これにより、リセット入
力（ｃ）がＨレベルに復帰し、フリップフロップ12が新
たなセット入力（ｂ）を受け入れることのできる状態と
なる。
リセット入力（ｃ）のＨレベルからＬレベルへの立下り
でフリップフロップ12がノイズ等のためにリセットされ
ず、Ｑ端子出力（ｄ）がＨレベルのままの状態になった
場合には、短時間幅T2の経過後にNAND回路15の出力がＬ
レベルとなり、AND回路18の出力すなわちリセット入力
（ｃ）がＬレベルとなってフリップフロップ12にリセッ
トがかかる。このリセットによりフリップフロップ12の
Ｑ端子出力（ｄ）がＬレベルとなることで、NAND回路15
の出力がＨレベルとなり、リセット入力（ｃ）がＨレベ
ルに復帰する。
でフリップフロップ12がノイズ等のためにリセットされ
ず、Ｑ端子出力（ｄ）がＨレベルのままの状態になった
場合には、短時間幅T2の経過後にNAND回路15の出力がＬ
レベルとなり、AND回路18の出力すなわちリセット入力
（ｃ）がＬレベルとなってフリップフロップ12にリセッ
トがかかる。このリセットによりフリップフロップ12の
Ｑ端子出力（ｄ）がＬレベルとなることで、NAND回路15
の出力がＨレベルとなり、リセット入力（ｃ）がＨレベ
ルに復帰する。
［考案の効果］ 以上説明したように本考案によれば、第１および第２の
単安定マルチバイブレータによってフリップフロップの
リセット信号を作り出しフリップフロップを自動リセッ
トするようにしたので、単一接点に対する適用が可能と
なり、また、フリップフロップの出力状態と第１および
第２の単安定マルチバイブレータの出力状態とからフリ
ップフロップがリセット信号でリセットされない場合を
検出しフリップフロップにリセットをかけるようにした
ので、フリップフロップがノイズ等のためにリセットさ
れずにセット状態のままになることが防止されるなどの
効果を奏するチャタリング防止回路を提供することがで
きる。
単安定マルチバイブレータによってフリップフロップの
リセット信号を作り出しフリップフロップを自動リセッ
トするようにしたので、単一接点に対する適用が可能と
なり、また、フリップフロップの出力状態と第１および
第２の単安定マルチバイブレータの出力状態とからフリ
ップフロップがリセット信号でリセットされない場合を
検出しフリップフロップにリセットをかけるようにした
ので、フリップフロップがノイズ等のためにリセットさ
れずにセット状態のままになることが防止されるなどの
効果を奏するチャタリング防止回路を提供することがで
きる。
第１図は本考案の一実施例を示す構成図、第２図は第１
図の構成の動作タイムチャート、第３図はチャタリング
防止回路の従来例を示す構成図である。 10……開閉接点、12……フリップフロップ 14……第１の単安定マルチバイブレータ 15……NAND回路、17……第２の単安定マルチバイブレー
タ、18……AND回路
図の構成の動作タイムチャート、第３図はチャタリング
防止回路の従来例を示す構成図である。 10……開閉接点、12……フリップフロップ 14……第１の単安定マルチバイブレータ 15……NAND回路、17……第２の単安定マルチバイブレー
タ、18……AND回路
Claims (1)
- 【請求項１】開閉接点によって与えられる接点信号をセ
ット入力とするフリップフロップと、セット入力時の前
記フリップフロップの出力でトリガされ前記接点信号よ
りも長い時間幅の出力信号を与える第１の単安定マルチ
バイブレータと、この第１の単安定マルチバイブレータ
の出力信号の終端でトリガされる第２の単安定マルチバ
イブレータと、この第２の単安定マルチバイブレータの
出力をリセット信号として前記フリップフロップに与え
ると共に、前記フリップフロップならびに前記第１およ
び第２の単安定マルチバイブレータの出力状態から前記
フリップフロップが前記リセット信号でリセットされな
い場合を検出して前記フリップフロップをリセットする
手段とを有することを特徴とする開閉接点のチャタリン
グ防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP337587U JPH0633617Y2 (ja) | 1987-01-13 | 1987-01-13 | 開閉接点のチヤタリング防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP337587U JPH0633617Y2 (ja) | 1987-01-13 | 1987-01-13 | 開閉接点のチヤタリング防止回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63111723U JPS63111723U (ja) | 1988-07-18 |
| JPH0633617Y2 true JPH0633617Y2 (ja) | 1994-08-31 |
Family
ID=30783074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP337587U Expired - Lifetime JPH0633617Y2 (ja) | 1987-01-13 | 1987-01-13 | 開閉接点のチヤタリング防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0633617Y2 (ja) |
-
1987
- 1987-01-13 JP JP337587U patent/JPH0633617Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63111723U (ja) | 1988-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799024A (en) | Circuit arrangement to monitor the time spacing of signals | |
| US4198579A (en) | Input circuit for portable electronic devices | |
| JPH0633617Y2 (ja) | 開閉接点のチヤタリング防止回路 | |
| JPH0119295B2 (ja) | ||
| JP2002043902A (ja) | チャタリング除去回路 | |
| JP2595781Y2 (ja) | チャタリング除去回路 | |
| JPH0117867Y2 (ja) | ||
| JPS6249936B2 (ja) | ||
| JPS5827564Y2 (ja) | 警報機能を持つ雑音除去回路 | |
| JPH0445066Y2 (ja) | ||
| SU1182660A1 (ru) | Импульсный ключ с запоминанием сигнала управлени | |
| JPS5924198Y2 (ja) | センサ用コントロ−ラユニット | |
| JPS58129156U (ja) | オシロスコ−プの掃引用トリガパルス発生回路 | |
| JPH0147935B2 (ja) | ||
| SU1175030A1 (ru) | Устройство дл контрол последовательности импульсов | |
| JP2582770B2 (ja) | 不揮発性半導体メモリ装置 | |
| JPH0690184B2 (ja) | リレーを用いた入力状態記憶回路 | |
| JPS59147249U (ja) | マイクロプロセツサ暴走監視回路 | |
| JPS62216120A (ja) | スイツチのチヤツタリング防止回路 | |
| JPS6359167B2 (ja) | ||
| JPS6132971U (ja) | テスト容易化回路 | |
| JPS5947236U (ja) | 自動同期検定装置 | |
| JPS6035822A (ja) | 制御回路の誤動作防止回路 | |
| JPH0232812B2 (ja) | ||
| JPS5921718U (ja) | パルス数監視回路 |