JP2582770B2 - 不揮発性半導体メモリ装置 - Google Patents
不揮発性半導体メモリ装置Info
- Publication number
- JP2582770B2 JP2582770B2 JP7853587A JP7853587A JP2582770B2 JP 2582770 B2 JP2582770 B2 JP 2582770B2 JP 7853587 A JP7853587 A JP 7853587A JP 7853587 A JP7853587 A JP 7853587A JP 2582770 B2 JP2582770 B2 JP 2582770B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- program
- counter
- program time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、内部にプログラム時間設定回路を有する、
電気的書替え可能な不揮発性半導体メモリ装置（E2PRO
M）に関する。
電気的書替え可能な不揮発性半導体メモリ装置（E2PRO
M）に関する。
（従来の技術） E2PROMにおいては最近、ユーザーにとって使い易くす
るために、自動プログラム機能およびデータ・アドレス
ラッチ機能が一般的な機能となっている。これは、E2PR
OMがプログラム・モードに入るとデータおよびアドレス
を内部回路にラッチしておき、このプログラム・モード
の間ユーザーは、バスラインの切離しが可能であるため
に他のメモリをアクセスする等の仕事ができるようにし
たものである。プログラムに十分なマージンをとるため
には、プログラム時間として数ｍsec程度の長い時間を
必要とし、この時間を有効利用するためにその様な機能
が取入れられているのである。具体的なE2PROMのプログ
ラム時間設定回路としては例えば、発振器と複数のカウ
ンタ回路を用いたものがある。例えばリングオシレータ
により一定周期のパルスを発生し、これを複数個縦続さ
れたカウンタ回路に入力することにより、所定のプログ
ラム時間を設定するものである。リングオシレータの周
期を500nsecとし、カウンタ回路を15段接続すると、約8
msec後に第15段目のカウンタ出力が“H"レベルになる。
従ってこの第15段目のカウンタ出力をモニタすることに
よる、約8msecのプログラム時間を自動的に決定するこ
とができる。
るために、自動プログラム機能およびデータ・アドレス
ラッチ機能が一般的な機能となっている。これは、E2PR
OMがプログラム・モードに入るとデータおよびアドレス
を内部回路にラッチしておき、このプログラム・モード
の間ユーザーは、バスラインの切離しが可能であるため
に他のメモリをアクセスする等の仕事ができるようにし
たものである。プログラムに十分なマージンをとるため
には、プログラム時間として数ｍsec程度の長い時間を
必要とし、この時間を有効利用するためにその様な機能
が取入れられているのである。具体的なE2PROMのプログ
ラム時間設定回路としては例えば、発振器と複数のカウ
ンタ回路を用いたものがある。例えばリングオシレータ
により一定周期のパルスを発生し、これを複数個縦続さ
れたカウンタ回路に入力することにより、所定のプログ
ラム時間を設定するものである。リングオシレータの周
期を500nsecとし、カウンタ回路を15段接続すると、約8
msec後に第15段目のカウンタ出力が“H"レベルになる。
従ってこの第15段目のカウンタ出力をモニタすることに
よる、約8msecのプログラム時間を自動的に決定するこ
とができる。
このように自動プログラム機能をもつ従来のE2PROMで
は、プログラム時間が内部回路により決まっているた
め、テスト時間が無用に長くなるという欠点がある。例
えば、8kバイトE2PROMでは、１バイト当りのプログラム
時間を10msecとして全てプログラムするには約80sec必
要となり、テスト時間の増加に伴い、テストコストが大
きくなる。サンプル選別の場合等にはプログラム時間を
短くして、マージンのないサンプルを速やかに選別する
ことが要求されるが、従来のE2PROMではこの様なことが
できない。
は、プログラム時間が内部回路により決まっているた
め、テスト時間が無用に長くなるという欠点がある。例
えば、8kバイトE2PROMでは、１バイト当りのプログラム
時間を10msecとして全てプログラムするには約80sec必
要となり、テスト時間の増加に伴い、テストコストが大
きくなる。サンプル選別の場合等にはプログラム時間を
短くして、マージンのないサンプルを速やかに選別する
ことが要求されるが、従来のE2PROMではこの様なことが
できない。
（発明が解決しようとする問題点） 以上のように従来の自動プログラム機能を有するE2PR
OMでは、プログラム時間が内部回路により固定的に設定
されているために、テストコストが高いものとなる、と
いう問題があった。
OMでは、プログラム時間が内部回路により固定的に設定
されているために、テストコストが高いものとなる、と
いう問題があった。
本発明は上記の問題を解決し、テスト時にプログラム
時間を短縮する機能を備えてテストコスト低減を図った
E2PROMを提供することを目的とする。
時間を短縮する機能を備えてテストコスト低減を図った
E2PROMを提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） 本発明にかかるE2PROMは、内部のプログラム時間設定
回路に対して、外部信号により制御してプログラム時間
を変更する手段を備えたことを特徴とする。
回路に対して、外部信号により制御してプログラム時間
を変更する手段を備えたことを特徴とする。
（作用） 本発明によれば、所定の外部入力信号により通常動作
モードとテストモードを判定し、これによりプログラム
時間設定回路を制御してテスト時にはプログラム時間を
短縮することにより、テストコストの低減が図られる。
モードとテストモードを判定し、これによりプログラム
時間設定回路を制御してテスト時にはプログラム時間を
短縮することにより、テストコストの低減が図られる。
（実施例） 以下、本発明の実施例を説明する。
第１図は本発明の一実施例のE2PROMにおけるプログラ
ム時間設定回路部の構成を示す。図において、１は発振
器であり、２はその出力をカウントするカウンタ回路群
である。カウンタ回路群２はこの例では、15段のカウン
タ回路21,22,…215が縦続接続されている。これら発振
器１およびカウンタ回路21,22,…の構成は例えば、それ
ぞれ第２図に示すようなリングオシータおよび第３図に
示すようなバイナリカウンタである。３は、動作モード
判定回路であり、外部端子（例えば出力イネーブル端
子）６の信号電位を検出して、通常動作モードかテスト
モードかを判定するためのものである。また４はカウン
タ出力設定回路であり、これは動作モード判定回路３が
テストモードの判定をした場合に、カウンタ回路群２の
第14段目のカウンタ回路214の出力をプログラム終了検
出回路５に送るようにするためのものである。通常動作
モードでは、カウンタ回路群２の第15段目のカウンタ回
路215の出力のみがプログラム終了検出回路５に送られ
るようになっている。
ム時間設定回路部の構成を示す。図において、１は発振
器であり、２はその出力をカウントするカウンタ回路群
である。カウンタ回路群２はこの例では、15段のカウン
タ回路21,22,…215が縦続接続されている。これら発振
器１およびカウンタ回路21,22,…の構成は例えば、それ
ぞれ第２図に示すようなリングオシータおよび第３図に
示すようなバイナリカウンタである。３は、動作モード
判定回路であり、外部端子（例えば出力イネーブル端
子）６の信号電位を検出して、通常動作モードかテスト
モードかを判定するためのものである。また４はカウン
タ出力設定回路であり、これは動作モード判定回路３が
テストモードの判定をした場合に、カウンタ回路群２の
第14段目のカウンタ回路214の出力をプログラム終了検
出回路５に送るようにするためのものである。通常動作
モードでは、カウンタ回路群２の第15段目のカウンタ回
路215の出力のみがプログラム終了検出回路５に送られ
るようになっている。
このように構成されたプログラム時間設定回路部の動
作を次に説明する。プログラム時、発振器１が動作を開
始し、カウンタ回路群２は順次出力が“H"レベルにな
る。例えば発振器１の周期が500nsecの時、第15段目の
カウンタ回路215の出力ノードN5は8.2msec程度で“H"レ
ベルになる。この出力ノードN5の“H"レベルをプログラ
ム終了検出回路５が検出し、これにより各種リセット回
路が働いてプログラムモードが終了することになる。通
常動作モードでは、外部端子６は例えば6Vに保たれる。
このとき動作モード判定回路３は、３つのMOSトランジ
スタQ1〜Q3のしきい値分の電圧降下（例えば、1.5V×３
＝4.5V）によりノードN1は“L"レベルであり、従ってそ
の出力ノードN2は“L"レベルであって、カウンタ出力設
定回路４は働かない。
作を次に説明する。プログラム時、発振器１が動作を開
始し、カウンタ回路群２は順次出力が“H"レベルにな
る。例えば発振器１の周期が500nsecの時、第15段目の
カウンタ回路215の出力ノードN5は8.2msec程度で“H"レ
ベルになる。この出力ノードN5の“H"レベルをプログラ
ム終了検出回路５が検出し、これにより各種リセット回
路が働いてプログラムモードが終了することになる。通
常動作モードでは、外部端子６は例えば6Vに保たれる。
このとき動作モード判定回路３は、３つのMOSトランジ
スタQ1〜Q3のしきい値分の電圧降下（例えば、1.5V×３
＝4.5V）によりノードN1は“L"レベルであり、従ってそ
の出力ノードN2は“L"レベルであって、カウンタ出力設
定回路４は働かない。
これに対し、テストモードの時は外部端子６に9Vが与
えられる。このとき動作モード判定回路３のノードN1は
“H"レベル、従ってその出力ノードN2が“H"レベルにな
る。そうすると、カウンタ回路群２の第14段目のカウン
タ回路214の出力ノードN3が“H"レベルになったとき、
カウンタ出力設定回路４の出力ノードN4は“H"レベルに
なる。つまり第14段目のカウンタ回路214の出力ノードN
3が“H"レベルになると、プログラム終了検出回路５が
プログラムの終了を検出する。第15段目のカウンタ回路
215の出力ノードN5が8.2msecで“H"レベルになるとする
と、第14段目のカウンタ回路214の出力ノードN3は4.1ms
ecで“H"レベルになるから、結局テストモードでは、通
常動作時に比べてプログラム時間が約1/2に短縮される
ことになる。
えられる。このとき動作モード判定回路３のノードN1は
“H"レベル、従ってその出力ノードN2が“H"レベルにな
る。そうすると、カウンタ回路群２の第14段目のカウン
タ回路214の出力ノードN3が“H"レベルになったとき、
カウンタ出力設定回路４の出力ノードN4は“H"レベルに
なる。つまり第14段目のカウンタ回路214の出力ノードN
3が“H"レベルになると、プログラム終了検出回路５が
プログラムの終了を検出する。第15段目のカウンタ回路
215の出力ノードN5が8.2msecで“H"レベルになるとする
と、第14段目のカウンタ回路214の出力ノードN3は4.1ms
ecで“H"レベルになるから、結局テストモードでは、通
常動作時に比べてプログラム時間が約1/2に短縮される
ことになる。
以上のようにこの実施例によれば、E2PROM内蔵のプロ
グラム時間設定回路は、テストモードにおいては外部端
子からの制御によってカウンタ回路の段数が短縮され、
これによりプログラム時間が短縮される。従ってこの実
施例によれば、E2PROMのテストコストの低減が図られ
る。またこの場合、通常のプログラム時間より短い時間
でテストされるため、このテストで選別されたサンプル
は動作マージンの大きいものとなっている。
グラム時間設定回路は、テストモードにおいては外部端
子からの制御によってカウンタ回路の段数が短縮され、
これによりプログラム時間が短縮される。従ってこの実
施例によれば、E2PROMのテストコストの低減が図られ
る。またこの場合、通常のプログラム時間より短い時間
でテストされるため、このテストで選別されたサンプル
は動作マージンの大きいものとなっている。
なお本発明は上記実施例に限られるものではない。例
えば実施例では、15段縦続接続したカウンタ回路群の第
14段目カウンタの出力をテスト時のプログラム終了の判
定に利用したが、第13段目のカウンタ出力を利用すれ
ば、更にテスト時間を短縮することができる。またテス
トモードの判定のための外部端子は、出力イネーブル信
号端子に限らず、他の適当な端子を利用することができ
る。
えば実施例では、15段縦続接続したカウンタ回路群の第
14段目カウンタの出力をテスト時のプログラム終了の判
定に利用したが、第13段目のカウンタ出力を利用すれ
ば、更にテスト時間を短縮することができる。またテス
トモードの判定のための外部端子は、出力イネーブル信
号端子に限らず、他の適当な端子を利用することができ
る。
その他本発明はその趣旨を逸脱しない範囲で種々変形
して実施することができる。
して実施することができる。
［発明の効果］ 以上述べたように本発明によれば、E2PROMの自動プロ
グラム時間設定回路によるプログラム時間を、テスト時
には外部端子からの制御により短縮できるように構成す
ることにより、E2PROMのテストコストを低減することが
できる。
グラム時間設定回路によるプログラム時間を、テスト時
には外部端子からの制御により短縮できるように構成す
ることにより、E2PROMのテストコストを低減することが
できる。
第１図は本発明の一実施例によるE2PROMの自動プログラ
ム時間設定回路部の構成を示す図、第２図はその発振器
の構成例を示す図、第３図は同じくカウンタ回路の構成
例を示す図である。 １……発振器、２……カウンタ回路群、３……動作モー
ド判定回路、４……カウンタ出力設定回路、５……プロ
グラム終了検出回路、６……外部端子。
ム時間設定回路部の構成を示す図、第２図はその発振器
の構成例を示す図、第３図は同じくカウンタ回路の構成
例を示す図である。 １……発振器、２……カウンタ回路群、３……動作モー
ド判定回路、４……カウンタ出力設定回路、５……プロ
グラム終了検出回路、６……外部端子。
Claims (2)
- 【請求項１】内部にプログラム時間設定回路を有し、か
つこのプログラム時間設定回路を外部信号により制御し
てプログラム時間を変更する手段を有する、電気的に書
替え可能な不揮発性半導体メモリ装置であって、 前記プログラム時間設定回路は、発信器と、この発信器
の出力をカウントする複数段縦続接続されたカウンタ回
路とから構成され、 前記プログラム時間を変更する手段は、所定の外部信号
により動作モードを判定する回路と、この回路の出力に
よりテストモード時と判定された時に前記カウンタ回路
の段数を短縮してプログラム終了信号を出力するカウン
タ出力判定回路とから構成されたことを特徴とする不揮
発性半導体メモリ装置。 - 【請求項２】前記カウンタ回路は、バイナリカウンタで
あることを特徴とする特許請求の範囲第１項記載の不揮
発性半導体メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7853587A JP2582770B2 (ja) | 1987-03-31 | 1987-03-31 | 不揮発性半導体メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7853587A JP2582770B2 (ja) | 1987-03-31 | 1987-03-31 | 不揮発性半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63244498A JPS63244498A (ja) | 1988-10-11 |
| JP2582770B2 true JP2582770B2 (ja) | 1997-02-19 |
Family
ID=13664604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7853587A Expired - Lifetime JP2582770B2 (ja) | 1987-03-31 | 1987-03-31 | 不揮発性半導体メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2582770B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5856366A (ja) * | 1981-09-30 | 1983-04-04 | Hitachi Ltd | 半導体記憶装置のスクリ−ニング方法 |
| JPS59191196A (ja) * | 1983-04-15 | 1984-10-30 | Hitachi Ltd | 不揮発性半導体記憶装置 |
| JPS59227095A (ja) * | 1983-06-07 | 1984-12-20 | Hitachi Ltd | 半導体記憶素子のスクリ−ニング方法 |
| JPS628397A (ja) * | 1985-07-03 | 1987-01-16 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-03-31 JP JP7853587A patent/JP2582770B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63244498A (ja) | 1988-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068783A (en) | Microcomputer having a built-in prom for storing an optional program | |
| JPH0635993B2 (ja) | デ−タ取込み装置 | |
| JPH04221496A (ja) | 単一基板上に設けられるコンピュータメモリ回路およびコンピュータメモリを消去するためのシーケンスを終らせる方法 | |
| JPH0697429B2 (ja) | 低電圧阻止制御装置 | |
| KR910007276A (ko) | 직접회로소자용 테스트 회로와 집적회로의 테스트중 구성 비트를 프로그래밍하는 방법 | |
| KR910005033B1 (ko) | 특수모드용 prom셀들을 갖는 반도체장치 | |
| JP2582770B2 (ja) | 不揮発性半導体メモリ装置 | |
| JPH02181660A (ja) | ロジックアナライザ | |
| JP2598384Y2 (ja) | データ処理装置 | |
| JPS6118836B2 (ja) | ||
| JP2535532Y2 (ja) | マイコンダイアラ | |
| JPS63263689A (ja) | 半導体記憶装置 | |
| JP3154098B2 (ja) | メモリ素子のリフレッシュ回路 | |
| JPH01191064A (ja) | 電圧検出回路 | |
| JP2978644B2 (ja) | Ｐｒｏｍ内蔵マイクロコンピュータ | |
| JPS6222433B2 (ja) | ||
| JPS6115464B2 (ja) | ||
| SU765872A1 (ru) | Устройство дл записи информации в полупроводниковые блоки пам ти | |
| JPH0640112B2 (ja) | 電源電圧検出保持回路 | |
| JP2659147B2 (ja) | 評価用マイクロコンピュータ | |
| JPH0633617Y2 (ja) | 開閉接点のチヤタリング防止回路 | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| SU809355A1 (ru) | Программатор дл записи информа-ции B пОлупРОВОдНиКОВыЕ элЕМЕНТыпАМ Ти | |
| JP2595781Y2 (ja) | チャタリング除去回路 | |
| JPH05101201A (ja) | オプシヨン設定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |