JP2002043724A - プリント配線板、フリップチップ実装方法 - Google Patents
プリント配線板、フリップチップ実装方法Info
- Publication number
- JP2002043724A JP2002043724A JP2000230629A JP2000230629A JP2002043724A JP 2002043724 A JP2002043724 A JP 2002043724A JP 2000230629 A JP2000230629 A JP 2000230629A JP 2000230629 A JP2000230629 A JP 2000230629A JP 2002043724 A JP2002043724 A JP 2002043724A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- flip
- chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ビルドアッププリント配線板にＬＳＩチップ
をフリップチップ実装時の加圧により絶縁樹脂層に撓み
が発生する。 【解決手段】 所定数の突起状電極が形成されたＬＳＩ
チップに荷重を印加してプリント配線板に実装するＬＳ
Ｉチップのフリップチップ実装構造において、前記突起
状電極位置に対応する前記プリント配線板の電極パッド
をビアホールで形成したことを特徴とするプリント配線
板を用いることにより、従来のように１点だけでなく、
バンプの所定の面で接合されるから電気的接続の信頼性
が向上すると同時に、押圧力が各接合面に分散されるか
らパッドの先端だけに押圧力がかからないので最外層２
６が撓んだり、電極パッドであるビアホール３０Ａが沈
み込んだりすることがない。
をフリップチップ実装時の加圧により絶縁樹脂層に撓み
が発生する。 【解決手段】 所定数の突起状電極が形成されたＬＳＩ
チップに荷重を印加してプリント配線板に実装するＬＳ
Ｉチップのフリップチップ実装構造において、前記突起
状電極位置に対応する前記プリント配線板の電極パッド
をビアホールで形成したことを特徴とするプリント配線
板を用いることにより、従来のように１点だけでなく、
バンプの所定の面で接合されるから電気的接続の信頼性
が向上すると同時に、押圧力が各接合面に分散されるか
らパッドの先端だけに押圧力がかからないので最外層２
６が撓んだり、電極パッドであるビアホール３０Ａが沈
み込んだりすることがない。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩチップに設
けた突起状電極をプリント配線板の電極パッドに直接接
続するプリント配線板とフリップチップ実装方法とに関
するものである。
けた突起状電極をプリント配線板の電極パッドに直接接
続するプリント配線板とフリップチップ実装方法とに関
するものである。
【０００２】
【従来の技術】ＬＳＩチップを基板にフェースダウンで
直接接続するフリップチップ実装用プリント配線板は、
ＬＳＩチップを樹脂で保護する従来のパッケージに比
べ、基板を大幅に小型化できるという利点がある。
直接接続するフリップチップ実装用プリント配線板は、
ＬＳＩチップを樹脂で保護する従来のパッケージに比
べ、基板を大幅に小型化できるという利点がある。
【０００３】以下熱硬化型の絶縁性接着剤を用いたフリ
ップチップ実装方法を例に、図面を参照しながら従来の
実装構造について説明する。図４は、従来のＬＳＩチッ
プの実装構造を示す断面図、図５は同部分拡大図であ
る。図４において、１はＬＳＩチップ、２はＬＳＩチッ
プ１に形成された突起状電極である。４は多層の基板
で、４ａは表層電極、４ｂは基板４の内層部位に形成さ
れた下層配線、４ｃはコア層内部のガラス繊維である。
ップチップ実装方法を例に、図面を参照しながら従来の
実装構造について説明する。図４は、従来のＬＳＩチッ
プの実装構造を示す断面図、図５は同部分拡大図であ
る。図４において、１はＬＳＩチップ、２はＬＳＩチッ
プ１に形成された突起状電極である。４は多層の基板
で、４ａは表層電極、４ｂは基板４の内層部位に形成さ
れた下層配線、４ｃはコア層内部のガラス繊維である。
【０００４】次に実装方法を説明する。あらかじめボン
ディング装置を用いて、ＬＳＩチップ１の電極上に突起
状電極（以下、「バンプ」という）２を形成する。基板
側ではＬＳＩチップ１の実装部の内部に熱硬化型の絶縁
性接着剤を適宜の数ディスペンサにて塗布しておく。Ｌ
ＳＩチップ１を図示しないボンディングツールにて吸着
し、基板４の表層電極４ａとＬＳＩチップ１上のバンプ
２を位置合わせ後仮載せする。次に常時加熱されている
前記ボンディングツールで加熱加圧する。こうすること
により、所定時間加熱加圧後熱硬化性絶縁樹脂接着剤が
硬化し、ＬＳＩチップ１と基板４の接合が終了する。
ディング装置を用いて、ＬＳＩチップ１の電極上に突起
状電極（以下、「バンプ」という）２を形成する。基板
側ではＬＳＩチップ１の実装部の内部に熱硬化型の絶縁
性接着剤を適宜の数ディスペンサにて塗布しておく。Ｌ
ＳＩチップ１を図示しないボンディングツールにて吸着
し、基板４の表層電極４ａとＬＳＩチップ１上のバンプ
２を位置合わせ後仮載せする。次に常時加熱されている
前記ボンディングツールで加熱加圧する。こうすること
により、所定時間加熱加圧後熱硬化性絶縁樹脂接着剤が
硬化し、ＬＳＩチップ１と基板４の接合が終了する。
【０００５】この熱硬化性絶縁樹脂接着剤を用いたフリ
ップチップ実装において、基板はファインピッチ・微細
パターンが可能な樹脂製多層高密度配線用回路基板（ビ
ルドアップ基板）が用いられる。このビルドアップ基板
は一般の基板と異なり配線の高密度化のために、機械的
強度を高める繊維強化はコア層のみである。それ以外は
繊維が編み込まれていない、機械的強度が低い樹脂層を
積層した多層基板である。さらにこの樹脂絶縁層は約４
０ミクロンと薄く、配線パターンもメッキ工法で形成さ
れ約１８ミクロンと薄い。これに反して、バンプと基板
の表層電極との間のメカニカルな接触で良好な導通をと
るには、バンプと基板の表層電極との間が十分な接合が
得られるように高荷重を印加する必要があり、機械的強
度の低いビルドアップ基板にかかるストレスが大きく、
樹脂絶縁層に変形が生じやすいという課題がある。具体
的には電極の湾曲、樹脂絶縁層にクラックが入る、下層
配線の断裂といった問題が発生する。これらは熱硬化型
の非導電性接着剤を用いたフリップチップ実装に限ら
す、ビルドアップ基板に荷重を印加する工程を含むフリ
ップチップ実装で生じる課題である。
ップチップ実装において、基板はファインピッチ・微細
パターンが可能な樹脂製多層高密度配線用回路基板（ビ
ルドアップ基板）が用いられる。このビルドアップ基板
は一般の基板と異なり配線の高密度化のために、機械的
強度を高める繊維強化はコア層のみである。それ以外は
繊維が編み込まれていない、機械的強度が低い樹脂層を
積層した多層基板である。さらにこの樹脂絶縁層は約４
０ミクロンと薄く、配線パターンもメッキ工法で形成さ
れ約１８ミクロンと薄い。これに反して、バンプと基板
の表層電極との間のメカニカルな接触で良好な導通をと
るには、バンプと基板の表層電極との間が十分な接合が
得られるように高荷重を印加する必要があり、機械的強
度の低いビルドアップ基板にかかるストレスが大きく、
樹脂絶縁層に変形が生じやすいという課題がある。具体
的には電極の湾曲、樹脂絶縁層にクラックが入る、下層
配線の断裂といった問題が発生する。これらは熱硬化型
の非導電性接着剤を用いたフリップチップ実装に限ら
す、ビルドアップ基板に荷重を印加する工程を含むフリ
ップチップ実装で生じる課題である。
【０００６】
【発明が解決しようとする課題】上記従来の構成におい
て、低荷重の印加では良好な接合が得られない一方、高
荷重ではビルドアップ基板の変形の恐れがある。甚だし
い場合には、樹脂絶縁層の撓み（図５の符号５）といっ
た変形だけでなく表層電極４ａの沈み込み（図５参照）
も引き起こす。そのほか樹脂絶縁層にクラック（図示せ
ず）が入りマイグレーションの発生、更には多層基板下
層における配線の断裂発生（図示せず）、寿命期間中の
接合部の破断など重大な故障原因となる問題点を有して
いた。
て、低荷重の印加では良好な接合が得られない一方、高
荷重ではビルドアップ基板の変形の恐れがある。甚だし
い場合には、樹脂絶縁層の撓み（図５の符号５）といっ
た変形だけでなく表層電極４ａの沈み込み（図５参照）
も引き起こす。そのほか樹脂絶縁層にクラック（図示せ
ず）が入りマイグレーションの発生、更には多層基板下
層における配線の断裂発生（図示せず）、寿命期間中の
接合部の破断など重大な故障原因となる問題点を有して
いた。
【０００７】本発明は上記従来の問題点を解決するもの
で、高荷重の印加にも耐え得るフリップチップ実装用プ
リント配線板を提供することを第1の目的とし、このプ
リント基板へのＬＳＩチップのフリップチップ実装方法
を提供することを第2の目的としている。
で、高荷重の印加にも耐え得るフリップチップ実装用プ
リント配線板を提供することを第1の目的とし、このプ
リント基板へのＬＳＩチップのフリップチップ実装方法
を提供することを第2の目的としている。
【０００８】
【課題を解決するための手段】本発明になるプリント配
線板は、所定数の突起状電極が形成されたＬＳＩチップ
に荷重を印加してプリント配線板に実装するＬＳＩチッ
プのフリップチップ実装構造において、前記突起状電極
位置に対応する前記プリント配線板の電極パッドをビア
ホールで形成したことを特徴とするものである。
線板は、所定数の突起状電極が形成されたＬＳＩチップ
に荷重を印加してプリント配線板に実装するＬＳＩチッ
プのフリップチップ実装構造において、前記突起状電極
位置に対応する前記プリント配線板の電極パッドをビア
ホールで形成したことを特徴とするものである。
【０００９】本発明になる第1のフリップチップ実装方
法は、前記プリント配線板のビアホールで形成された電
極パッドに位置合わせしてフリップチップを熱硬化型接
着剤で固定するフリップチップ実装方法において、 ａ）このプリント配線板のフリップチップ実装位置に熱
硬化型の非導電性接着剤を供給する； ｂ）フリップチップの突起状電極をプリント配線板のビ
アホールで形成された電極パッドに位置合わせし、フリ
ップチップを所定の時間、所定の圧力でプリント配線板
に押圧して保持する； ｃ）フリップチップが押圧保持されている時間、所定の
温度で加熱し前記熱硬化型の非導電性接着剤を硬化させ
る； 以上の各工程を有することを特徴とするものである。
法は、前記プリント配線板のビアホールで形成された電
極パッドに位置合わせしてフリップチップを熱硬化型接
着剤で固定するフリップチップ実装方法において、 ａ）このプリント配線板のフリップチップ実装位置に熱
硬化型の非導電性接着剤を供給する； ｂ）フリップチップの突起状電極をプリント配線板のビ
アホールで形成された電極パッドに位置合わせし、フリ
ップチップを所定の時間、所定の圧力でプリント配線板
に押圧して保持する； ｃ）フリップチップが押圧保持されている時間、所定の
温度で加熱し前記熱硬化型の非導電性接着剤を硬化させ
る； 以上の各工程を有することを特徴とするものである。
【００１０】本発明になる第２のフリップチップ実装方
法は、前記プリント配線板のビアホールで形成された電
極パッドに位置合わせしてフリップチップを熱硬化型接
着剤で固定するフリップチップ実装方法において、 ａ）フリップチップの突起状電極に熱硬化型の導電性接
着剤を塗布する； ｂ）フリップチップの突起状電極をプリント配線板のビ
アホールで形成された電極パッドに位置合わせし、フリ
ップチップを所定の時間、所定の圧力でプリント配線板
に押圧して保持する； ｃ）フリップチップが押圧保持されている時間、所定の
温度で加熱し前記熱硬化型の導電性接着剤を硬化させ
る； 以上の各工程を有することを特徴とするものである。
法は、前記プリント配線板のビアホールで形成された電
極パッドに位置合わせしてフリップチップを熱硬化型接
着剤で固定するフリップチップ実装方法において、 ａ）フリップチップの突起状電極に熱硬化型の導電性接
着剤を塗布する； ｂ）フリップチップの突起状電極をプリント配線板のビ
アホールで形成された電極パッドに位置合わせし、フリ
ップチップを所定の時間、所定の圧力でプリント配線板
に押圧して保持する； ｃ）フリップチップが押圧保持されている時間、所定の
温度で加熱し前記熱硬化型の導電性接着剤を硬化させ
る； 以上の各工程を有することを特徴とするものである。
【００１１】本発明によれば、プリント配線板のＬＳＩ
チップのバンプに対応する電極パッドをビアホールで形
成したので、ＬＳＩチップをこのプリント配線板に接続
するための押圧力は、この電極パッドであるビアホール
の下面だけでなく、周辺部へも分散されるので絶縁樹脂
層に撓みが起きるおそれがなく、電極パッドの沈み込み
も押え込むことができる。
チップのバンプに対応する電極パッドをビアホールで形
成したので、ＬＳＩチップをこのプリント配線板に接続
するための押圧力は、この電極パッドであるビアホール
の下面だけでなく、周辺部へも分散されるので絶縁樹脂
層に撓みが起きるおそれがなく、電極パッドの沈み込み
も押え込むことができる。
【００１２】
【発明の実施の形態】以下本発明について、図を用いて
詳しく説明する。図１は、本発明の一実施の態様のフリ
ップチップ実装の構造を示す断面図、図２は実施の形態
１の、図３は実施の形態２の実装工程を示すフローチャ
ート図である。
詳しく説明する。図１は、本発明の一実施の態様のフリ
ップチップ実装の構造を示す断面図、図２は実施の形態
１の、図３は実施の形態２の実装工程を示すフローチャ
ート図である。
【００１３】
【実施の形態１】図１において符号１０はベース基板で
あり、セラミック基板や、ガラス基板や、ガラスクロス
入りプリント配線板などである（図２のステップＳ１０
０）。１０ａはベース基板１０がガラスクロス入りプリ
ント配線板のときのガラスクロスである。このベース基
板１０には表面（上面）に配線パターン１２が適宜の方
法によって形成される。なお、ベース基板１０は多層板
であってもよく、この場合は配線パターン１２は内層配
線パターンとビアホールなどによって接続される。
あり、セラミック基板や、ガラス基板や、ガラスクロス
入りプリント配線板などである（図２のステップＳ１０
０）。１０ａはベース基板１０がガラスクロス入りプリ
ント配線板のときのガラスクロスである。このベース基
板１０には表面（上面）に配線パターン１２が適宜の方
法によって形成される。なお、ベース基板１０は多層板
であってもよく、この場合は配線パターン１２は内層配
線パターンとビアホールなどによって接続される。
【００１４】１４はベース基板１０の表面（上面）にビ
ルドアップ法で形成された内層である。この内層１４
は、ベース基板１０の表面に所定の厚さに形成された樹
脂層１６の表面に配線パターン１８を形成したものであ
る。２０は内層１４の表面にビルドアップ法で形成され
た内層である。この内層２０は内層１４の表面に所定の
厚さに形成された樹脂層２２の表面に配線パターン２４
を形成したものである。２６は内層２０の表面にビルド
アップ法で形成された最外層である。この最外層２６は
内層２０の表面に所定の厚さに形成された樹脂層２８に
配線パターン３０を形成したものである。ここにビルド
アップ法は、めっき、プリントなどによって、順次導体
層、絶縁層を積み上げてゆく多層プリント配線板の製造
方法である。
ルドアップ法で形成された内層である。この内層１４
は、ベース基板１０の表面に所定の厚さに形成された樹
脂層１６の表面に配線パターン１８を形成したものであ
る。２０は内層１４の表面にビルドアップ法で形成され
た内層である。この内層２０は内層１４の表面に所定の
厚さに形成された樹脂層２２の表面に配線パターン２４
を形成したものである。２６は内層２０の表面にビルド
アップ法で形成された最外層である。この最外層２６は
内層２０の表面に所定の厚さに形成された樹脂層２８に
配線パターン３０を形成したものである。ここにビルド
アップ法は、めっき、プリントなどによって、順次導体
層、絶縁層を積み上げてゆく多層プリント配線板の製造
方法である。
【００１５】この樹脂層１６、２２および２８は例えば
公知の紫外線硬化型のソルダレジスト（エポキシアクリ
レートやウレタンアクリレートなど）の感光性樹脂を塗
布あるいは印刷することによって形成される。また、こ
の樹脂層１６は、感光性樹脂をキャリヤフィルムと保護
フィルムを挟んで３層構造としたドライフィルムを用い
て、キャリヤフィルムを剥がしながら、加熱圧着ロール
でベース基板１０の表面に熱圧着させることにより形成
してもよい。このように塗布、印刷あるいは熱圧着など
適宜の方法で形成された感光性樹脂は、紫外線（ＵＶ）
などを照射することによって硬化される（図２のステッ
プＳ１０２）。
公知の紫外線硬化型のソルダレジスト（エポキシアクリ
レートやウレタンアクリレートなど）の感光性樹脂を塗
布あるいは印刷することによって形成される。また、こ
の樹脂層１６は、感光性樹脂をキャリヤフィルムと保護
フィルムを挟んで３層構造としたドライフィルムを用い
て、キャリヤフィルムを剥がしながら、加熱圧着ロール
でベース基板１０の表面に熱圧着させることにより形成
してもよい。このように塗布、印刷あるいは熱圧着など
適宜の方法で形成された感光性樹脂は、紫外線（ＵＶ）
などを照射することによって硬化される（図２のステッ
プＳ１０２）。
【００１６】この時フォトエッチングの手法やレーザビ
ームなどを用いて、下層の配線パターン１２を内層１４
の配線パターン１８に接続するためのビアホールを形成
するための小孔（図示せず）を形成しておく。例えばフ
ォトエッチングを用いる場合には、未硬化の樹脂層１６
にフォトマスクを重ねてビアホールの小孔以外の部分に
紫外線を照射して硬化させ、その後小孔の部分の未硬化
樹脂を除去する。
ームなどを用いて、下層の配線パターン１２を内層１４
の配線パターン１８に接続するためのビアホールを形成
するための小孔（図示せず）を形成しておく。例えばフ
ォトエッチングを用いる場合には、未硬化の樹脂層１６
にフォトマスクを重ねてビアホールの小孔以外の部分に
紫外線を照射して硬化させ、その後小孔の部分の未硬化
樹脂を除去する。
【００１７】その後硬化した樹脂層１６の表面に配線パ
ターン１８を形成する。この配線パターン１８は、配線
パターン１８以外の部分をめっきレジストで覆い、配線
パターン１８の部分に無電解めっきした後導体めっきを
施すことにより形成される。この時ビアホールの小孔内
も導体めっきされ、ビアホールとなる。同じようにし
て、配線パターン２４と、内層１４の配線パターン１８
を内層２０の配線パターン２４と接続するビアホールを
形成する。続いて、配線パターン３０と、内層２０の配
線パターン２４を最外層２６の配線パターン３０と接続
するビアホールを形成する時に合わせてＬＳＩチップ３
２を実装するためのビアホールも同時に形成する。３０
Ａが、このＬＳＩチップ３２実装用の導体パッドである
ビアホールである（図２のステップＳ１０４）。
ターン１８を形成する。この配線パターン１８は、配線
パターン１８以外の部分をめっきレジストで覆い、配線
パターン１８の部分に無電解めっきした後導体めっきを
施すことにより形成される。この時ビアホールの小孔内
も導体めっきされ、ビアホールとなる。同じようにし
て、配線パターン２４と、内層１４の配線パターン１８
を内層２０の配線パターン２４と接続するビアホールを
形成する。続いて、配線パターン３０と、内層２０の配
線パターン２４を最外層２６の配線パターン３０と接続
するビアホールを形成する時に合わせてＬＳＩチップ３
２を実装するためのビアホールも同時に形成する。３０
Ａが、このＬＳＩチップ３２実装用の導体パッドである
ビアホールである（図２のステップＳ１０４）。
【００１８】この導体パッドであるビアホール３０Ａの
内径はＬＳＩチップ３２のバンプの外形の約８０パーセ
ントの大きさが適当である。例えば、バンプの外形が８
０ミクロンのときにはビアホール３０Ａの内径は６０ミ
クロンであるようにである。この径の大きさの関係は、
後述するようにＬＳＩチップのバンプを導体パッドであ
るビアホール３０Ａに押圧力によって接合するとき、押
圧力をビアホール３０Ａの面で受けるのに適当な関係か
ら導き出されたものである。
内径はＬＳＩチップ３２のバンプの外形の約８０パーセ
ントの大きさが適当である。例えば、バンプの外形が８
０ミクロンのときにはビアホール３０Ａの内径は６０ミ
クロンであるようにである。この径の大きさの関係は、
後述するようにＬＳＩチップのバンプを導体パッドであ
るビアホール３０Ａに押圧力によって接合するとき、押
圧力をビアホール３０Ａの面で受けるのに適当な関係か
ら導き出されたものである。
【００１９】３２はＬＳＩチップであり、その電極パッ
ドにはワイヤボンディングの原理を応用した金（Ａｕ）
バンプ３４が形成されている。このバンプ３４は、金ワ
イヤを先端に導く小孔を有するキャピラリをＬＳＩチッ
プ３２の電極パッドに圧着することによって電極パッド
にネイルヘッドを形成し、ワイヤをこのネイルヘッドか
ら切り離すことによって形成される。このように突起電
極となるバンプ３４を持ったＬＳＩチップをここではフ
リップチップと呼ぶ。前記最上層２６の導体パッド３０
Ａは、このＬＳＩチップ３２のバンプ３４の対応する位
置に設けられる。
ドにはワイヤボンディングの原理を応用した金（Ａｕ）
バンプ３４が形成されている。このバンプ３４は、金ワ
イヤを先端に導く小孔を有するキャピラリをＬＳＩチッ
プ３２の電極パッドに圧着することによって電極パッド
にネイルヘッドを形成し、ワイヤをこのネイルヘッドか
ら切り離すことによって形成される。このように突起電
極となるバンプ３４を持ったＬＳＩチップをここではフ
リップチップと呼ぶ。前記最上層２６の導体パッド３０
Ａは、このＬＳＩチップ３２のバンプ３４の対応する位
置に設けられる。
【００２０】次に最上層２６の上面には、ＬＳＩチップ
３２を実装する位置に熱硬化型の絶縁性接着剤を供給す
る（図２のステップ１０６）。この接着剤の供給は、デ
ィスペンサによって所定の位置に所定量ずつ順番に行わ
れる。ディスペンサに代えて印刷により供給してもよ
い。
３２を実装する位置に熱硬化型の絶縁性接着剤を供給す
る（図２のステップ１０６）。この接着剤の供給は、デ
ィスペンサによって所定の位置に所定量ずつ順番に行わ
れる。ディスペンサに代えて印刷により供給してもよ
い。
【００２１】この接着剤は熱硬化型非導電性接着剤であ
り、接着剤を硬化させる前に、ＬＳＩチップ３２がバン
プ３４を導体３０Ａに位置合わせして接着剤に載せられ
る。そしてＬＳＩチップ３２は上から所定の圧力で押圧
される（図２のステップＳ１０８）。この時の押圧力は
３０ｇｆ程度が適切である。
り、接着剤を硬化させる前に、ＬＳＩチップ３２がバン
プ３４を導体３０Ａに位置合わせして接着剤に載せられ
る。そしてＬＳＩチップ３２は上から所定の圧力で押圧
される（図２のステップＳ１０８）。この時の押圧力は
３０ｇｆ程度が適切である。
【００２２】このようにＬＳＩチップ３２を一定の押圧
力で押圧したまま、全体を加熱する（図２のステップ１
１０）。この加熱温度は２５０°Ｃ程度が適切である。
このように所定の温度に加熱すると接着剤が硬化を開始
する。この時ＬＳＩチップ３２は前記所定圧力で押圧し
続ける。
力で押圧したまま、全体を加熱する（図２のステップ１
１０）。この加熱温度は２５０°Ｃ程度が適切である。
このように所定の温度に加熱すると接着剤が硬化を開始
する。この時ＬＳＩチップ３２は前記所定圧力で押圧し
続ける。
【００２３】所定温度に加熱し接着剤を完全に硬化させ
た後、前記所定圧力の押圧を解除する（図２のステップ
Ｓ１１２）。この押圧時間は１２秒程度が適切である。
３６が硬化した接着剤である。このようにして、ＬＳＩ
チップ３２は導体パッド３０Ａに接合されるが、導体パ
ッド３０Ａがビアホールで形成されているので、従来の
ように１点だけでなく、面で接合されるから電気的接続
の信頼性が向上すると同時に、押圧力が各接合面に分散
されるからパッドの先端だけに押圧力がかからないので
最外層２６が撓んだり、電極パッドであるビアホール３
０Ａが沈み込んだりすることがない。
た後、前記所定圧力の押圧を解除する（図２のステップ
Ｓ１１２）。この押圧時間は１２秒程度が適切である。
３６が硬化した接着剤である。このようにして、ＬＳＩ
チップ３２は導体パッド３０Ａに接合されるが、導体パ
ッド３０Ａがビアホールで形成されているので、従来の
ように１点だけでなく、面で接合されるから電気的接続
の信頼性が向上すると同時に、押圧力が各接合面に分散
されるからパッドの先端だけに押圧力がかからないので
最外層２６が撓んだり、電極パッドであるビアホール３
０Ａが沈み込んだりすることがない。
【００２４】
【実施の形態２】実施の形態１では熱硬化型の絶縁性接
着剤をプリント配線板側に供給するフリップチップ実装
方法について説明した。実施の形態２では、熱硬化型の
導電性接着剤をＬＳＩチップのバンプ側に供給するフリ
ップチップ実装方法について説明する。
着剤をプリント配線板側に供給するフリップチップ実装
方法について説明した。実施の形態２では、熱硬化型の
導電性接着剤をＬＳＩチップのバンプ側に供給するフリ
ップチップ実装方法について説明する。
【００２５】実施の形態１と同様な工程を経て、プリン
ト配線板に電極パッドであるビアホール３０Ａを形成す
る（図３のステップＳ２００から２０４）。また。実施
の形態１で説明したようにＬＳＩチップ３２にバンプ３
４を形成する。
ト配線板に電極パッドであるビアホール３０Ａを形成す
る（図３のステップＳ２００から２０４）。また。実施
の形態１で説明したようにＬＳＩチップ３２にバンプ３
４を形成する。
【００２６】次にＬＳＩチップ３２のバンプ３４に熱硬
化型の導電性接着剤を塗布する（図３のステップ２０
６）。この接着剤の塗布は、ＬＳＩチップ３２のバンプ
３４をこの接着剤に直接接触させて塗布することによっ
て各バンプ３４に同時に所定量を塗布することによって
行われる。そしてこの接着剤が硬化する前にＬＳＩチッ
プ３２をバンプ３４が導体３０Ａに位置合わせして載せ
られ、ＬＳＩチップ３２は上から所定の圧力で押圧され
る（図３のステップＳ２０８）。この時の押圧力は１０
ｇｆ程度が適切である。
化型の導電性接着剤を塗布する（図３のステップ２０
６）。この接着剤の塗布は、ＬＳＩチップ３２のバンプ
３４をこの接着剤に直接接触させて塗布することによっ
て各バンプ３４に同時に所定量を塗布することによって
行われる。そしてこの接着剤が硬化する前にＬＳＩチッ
プ３２をバンプ３４が導体３０Ａに位置合わせして載せ
られ、ＬＳＩチップ３２は上から所定の圧力で押圧され
る（図３のステップＳ２０８）。この時の押圧力は１０
ｇｆ程度が適切である。
【００２７】このようにＬＳＩチップ３２を一定の押圧
力で押圧したまま、全体を加熱する（図３のステップ２
１０）。この加熱温度は２５０°Ｃ程度が適切である。
このように所定の温度に加熱すると前記接着剤が硬化を
開始する。この時ＬＳＩチップ３２は前記所定圧力で押
圧し続ける。
力で押圧したまま、全体を加熱する（図３のステップ２
１０）。この加熱温度は２５０°Ｃ程度が適切である。
このように所定の温度に加熱すると前記接着剤が硬化を
開始する。この時ＬＳＩチップ３２は前記所定圧力で押
圧し続ける。
【００２８】所定温度に加熱し前記接着剤を完全に硬化
させた後、前記所定圧力の押圧を解除する（図３のステ
ップＳ２１２）。この押圧時間は２０秒程度が適切であ
る。次に、ディスペンサを用いてアンダフィル剤を塗布
して、ＬＳＩチップ３２と最外層２６の接着を強固にす
る（図３のステップＳ２１４）。実施の形態２では３６
がアンダフィル剤である。このようにして、ＬＳＩチッ
プ３２は導体パッドであるビアホール３０Ａに接着され
るが、導体パッドがビアホールで形成されているので、
従来のように１点だけでなく、面で接合されるから電気
的接続の信頼性が向上すると同時に、押圧力が各接合面
に分散されるからパッドの先端だけに押圧力がかからな
いので最外層２６が撓んだり、電極パッドであるビアホ
ール３０Ａが沈み込んだりすることがない。
させた後、前記所定圧力の押圧を解除する（図３のステ
ップＳ２１２）。この押圧時間は２０秒程度が適切であ
る。次に、ディスペンサを用いてアンダフィル剤を塗布
して、ＬＳＩチップ３２と最外層２６の接着を強固にす
る（図３のステップＳ２１４）。実施の形態２では３６
がアンダフィル剤である。このようにして、ＬＳＩチッ
プ３２は導体パッドであるビアホール３０Ａに接着され
るが、導体パッドがビアホールで形成されているので、
従来のように１点だけでなく、面で接合されるから電気
的接続の信頼性が向上すると同時に、押圧力が各接合面
に分散されるからパッドの先端だけに押圧力がかからな
いので最外層２６が撓んだり、電極パッドであるビアホ
ール３０Ａが沈み込んだりすることがない。
【００２９】
【発明の効果】本発明によれば、以上説明したように、
所定数の突起状電極が形成されたＬＳＩチップに荷重を
印加してプリント配線板に実装するＬＳＩチップのフリ
ップチップ実装構造において、前記突起状電極位置に対
応する前記プリント配線板の電極パッドをビアホールで
形成したことを特徴とするプリント配線板を用いること
により、従来のように１点だけでなく、バンプの所定の
面で接合されるから電気的接続の信頼性が向上すると同
時に、押圧力が各接合面に分散されるからパッドの先端
だけに押圧力がかからないので最外層２６が撓んだり、
電極パッドであるビアホール３０Ａが沈み込んだりする
ことがないからＬＳＩチップをフリップチップ実装する
に足る高信頼性のプリント配線板を提供でき、またこの
プリント配線板を使用したＬＳＩチップのフリップチッ
プ実装方法を提供できる。
所定数の突起状電極が形成されたＬＳＩチップに荷重を
印加してプリント配線板に実装するＬＳＩチップのフリ
ップチップ実装構造において、前記突起状電極位置に対
応する前記プリント配線板の電極パッドをビアホールで
形成したことを特徴とするプリント配線板を用いること
により、従来のように１点だけでなく、バンプの所定の
面で接合されるから電気的接続の信頼性が向上すると同
時に、押圧力が各接合面に分散されるからパッドの先端
だけに押圧力がかからないので最外層２６が撓んだり、
電極パッドであるビアホール３０Ａが沈み込んだりする
ことがないからＬＳＩチップをフリップチップ実装する
に足る高信頼性のプリント配線板を提供でき、またこの
プリント配線板を使用したＬＳＩチップのフリップチッ
プ実装方法を提供できる。
【図１】本発明の一実施の態様のフリップチップ実装の
構造を示す断面図である。
構造を示す断面図である。
【図２】本発明のフリップチップ実装工程の一例を示す
フローチャート図である。
フローチャート図である。
【図３】本発明のフリップチップ実装工程のもう一例を
示すフローチャート図である。
示すフローチャート図である。
【図４】従来のＬＳＩチップの実装構造を示す断面図で
ある。
ある。
【図５】図４の部分拡大図である。
１０ ベース基板 １２、１８、２４、３０ 回路パターン １４、２０ 内層 １６、２２、２８ 樹脂層 ３０Ａ 導体パッドであるビアホール ３２ ＬＳＩチップ ３４ バンプ ３６ 接着剤
Claims (3)
- 【請求項１】 所定数の突起状電極が形成されたＬＳＩ
チップに荷重を印加してプリント配線板に実装するＬＳ
Ｉチップのフリップチップ実装構造において、 前記突起状電極位置に対応する前記プリント配線板の電
極パッドをビアホールで形成したことを特徴とするプリ
ント配線板。 - 【請求項２】 前記プリント配線板のビアホールで形成
された電極パッドに位置合わせしてフリップチップを熱
硬化型接着剤で固定するフリップチップ実装方法におい
て、 ａ）このプリント配線板のフリップチップ実装位置に熱
硬化型の非導電性接着剤を供給する； ｂ）フリップチップの突起状電極をプリント配線板のビ
アホールで形成された電極パッドに位置合わせし、フリ
ップチップを所定の時間、所定の圧力でプリント配線板
に押圧して保持する； ｃ）フリップチップが押圧保持されている時間、所定の
温度で加熱し前記熱硬化型の非導電性接着剤を硬化させ
る； 以上の各工程を有することを特徴とするフリップチップ
実装方法。 - 【請求項３】 前記プリント配線板のビアホールで形成
された電極パッドに位置合わせしてフリップチップを熱
硬化型接着剤で固定するフリップチップ実装方法におい
て、 ａ）フリップチップの突起状電極に熱硬化型の導電性接
着剤を塗布する； ｂ）フリップチップの突起状電極をプリント配線板のビ
アホールで形成された電極パッドに位置合わせし、フリ
ップチップを所定の時間、所定の圧力でプリント配線板
に押圧して保持する； ｃ）フリップチップが押圧保持されている時間、所定の
温度で加熱し前記熱硬化型の導電性接着剤を硬化させ
る； 以上の各工程を有することを特徴とするフリップチップ
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000230629A JP2002043724A (ja) | 2000-07-31 | 2000-07-31 | プリント配線板、フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000230629A JP2002043724A (ja) | 2000-07-31 | 2000-07-31 | プリント配線板、フリップチップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043724A true JP2002043724A (ja) | 2002-02-08 |
Family
ID=18723560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000230629A Pending JP2002043724A (ja) | 2000-07-31 | 2000-07-31 | プリント配線板、フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043724A (ja) |
-
2000
- 2000-07-31 JP JP2000230629A patent/JP2002043724A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5018826B2 (ja) | 電子デバイスおよびその製造方法 | |
| US8116066B2 (en) | Method of manufacturing electronic component built-in substrate | |
| US7790515B2 (en) | Semiconductor device with no base member and method of manufacturing the same | |
| JP4447143B2 (ja) | 半導体装置及びその製造方法 | |
| US6313533B1 (en) | Function element, substrate for mounting function element thereon, and method of connecting them to each other | |
| KR20020096985A (ko) | 회로 장치 및 그 제조 방법 | |
| JP3727587B2 (ja) | 半導体装置の実装方法 | |
| JP2770821B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP4835264B2 (ja) | 部品内蔵回路モジュール基板 | |
| JP2004119729A (ja) | 回路装置の製造方法 | |
| JP2003007922A (ja) | 回路装置の製造方法 | |
| JP3269390B2 (ja) | 半導体装置 | |
| JP2009182202A (ja) | 半導体装置の製造方法 | |
| JP3646056B2 (ja) | フリップチップ実装方法 | |
| KR20030016167A (ko) | 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법 | |
| JP4062305B2 (ja) | 半導体装置の製造方法 | |
| JP2002043724A (ja) | プリント配線板、フリップチップ実装方法 | |
| JP3350454B2 (ja) | 半導体集積回路装置およびその製造方法並びに製造装置 | |
| JP2002094241A (ja) | ビルドアッププリント配線板 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP4566915B2 (ja) | 半導体装置の実装体、半導体装置実装体の製造方法 | |
| JP3829649B2 (ja) | フリップチップ実装方法 | |
| JP4619104B2 (ja) | 半導体装置 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JP3265316B2 (ja) | 半導体装置およびその製造方法 |