JP2002043414A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2002043414A JP2002043414A JP2000221905A JP2000221905A JP2002043414A JP 2002043414 A JP2002043414 A JP 2002043414A JP 2000221905 A JP2000221905 A JP 2000221905A JP 2000221905 A JP2000221905 A JP 2000221905A JP 2002043414 A JP2002043414 A JP 2002043414A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor substrate
- film
- oxide film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】ＳＴＩを露光装置の光源の波長よりも微細化し
たパターンでＣＭＰ法を用いて形成した時に、半導体基
板から突出して残るフィールド絶縁膜のエッジ部が逆テ
ーパ形状で形成され、その横方向に突出したフィールド
絶縁膜の下部に後に形成するゲート電極材料が異方性エ
ッチングで残存し、ゲートの電気的短絡を生じさせるこ
とを防止する。 【解決手段】半導体基板１から突出したフィールド絶縁
膜７のエッジ部が逆テーパ形状で形成されても、その上
部へのシリコン酸化膜の成長と、そのエッチバックによ
って、逆テーパ形状のフィールド絶縁膜７のエッジ部に
サイドウォール壁８を形成することにより、そのエッジ
部を順テーパ形状にする。
たパターンでＣＭＰ法を用いて形成した時に、半導体基
板から突出して残るフィールド絶縁膜のエッジ部が逆テ
ーパ形状で形成され、その横方向に突出したフィールド
絶縁膜の下部に後に形成するゲート電極材料が異方性エ
ッチングで残存し、ゲートの電気的短絡を生じさせるこ
とを防止する。 【解決手段】半導体基板１から突出したフィールド絶縁
膜７のエッジ部が逆テーパ形状で形成されても、その上
部へのシリコン酸化膜の成長と、そのエッチバックによ
って、逆テーパ形状のフィールド絶縁膜７のエッジ部に
サイドウォール壁８を形成することにより、そのエッジ
部を順テーパ形状にする。
Description
【０００１】
【発明の属する技術分野】本発明は、高集積化・高密度
化に適したSTI(Shallow trench isolation)を有する半
導体装置の製造方法に関するものである。
化に適したSTI(Shallow trench isolation)を有する半
導体装置の製造方法に関するものである。
【０００２】
【従来の技術】図１０から図２０は従来の半導体装置の
製造方法を示すものである。図１０から図２０におい
て、101は半導体基板、102はパッド酸化膜、103はSiN
膜、104は101半導体基板に形成されたトレンチ、105は
プラズマCVD法により形成したシリコン酸化膜である。
後にトレンチ104 の内部に形成されるシリコン酸化膜10
5 はフィールド絶縁膜となる。
製造方法を示すものである。図１０から図２０におい
て、101は半導体基板、102はパッド酸化膜、103はSiN
膜、104は101半導体基板に形成されたトレンチ、105は
プラズマCVD法により形成したシリコン酸化膜である。
後にトレンチ104 の内部に形成されるシリコン酸化膜10
5 はフィールド絶縁膜となる。
【０００３】続いて従来の半導体装置の製造方法を説明
する。半導体基板101にフィールド絶縁膜を形成する従
来技術（STI技術）について説明する。半導体基板101上
に電気炉による熱酸化により、パッド酸化膜102を形成
し、続いて減圧CVD法によりSiN 膜103 を形成する（図
１０）。縮小投影露光法によりフィールド絶縁膜を形成
するためレジストパターンを形成し、SiN 膜103 と、パ
ッド酸化膜102と、半導体基板101の所定の位置に連続し
てトレンチ104を形成する（図１１、図１２）。
する。半導体基板101にフィールド絶縁膜を形成する従
来技術（STI技術）について説明する。半導体基板101上
に電気炉による熱酸化により、パッド酸化膜102を形成
し、続いて減圧CVD法によりSiN 膜103 を形成する（図
１０）。縮小投影露光法によりフィールド絶縁膜を形成
するためレジストパターンを形成し、SiN 膜103 と、パ
ッド酸化膜102と、半導体基板101の所定の位置に連続し
てトレンチ104を形成する（図１１、図１２）。
【０００４】トレンチ104を形成した半導体基板101上
に、トレンチ104に充填されるようにシリコン酸化膜105
を形成し（図１３）、CMPにより研磨することにより、
トレンチ104以外のシリコン酸化膜105を除去して、トレ
ンチ104内部だけにシリコン酸化膜105を残し、SiN 膜10
3 の表面を露出させる( 図１４) 。続いて露出したSiN
膜103 を除去することによって、フィールド絶縁膜が形
成される（図１５）。SiN 膜103 を除去直後のフィール
ド絶縁膜は、半導体基板101の表面よりも飛び出た状態
で形成されている。以上が、従来の半導体装置の製造方
法の概略である。
に、トレンチ104に充填されるようにシリコン酸化膜105
を形成し（図１３）、CMPにより研磨することにより、
トレンチ104以外のシリコン酸化膜105を除去して、トレ
ンチ104内部だけにシリコン酸化膜105を残し、SiN 膜10
3 の表面を露出させる( 図１４) 。続いて露出したSiN
膜103 を除去することによって、フィールド絶縁膜が形
成される（図１５）。SiN 膜103 を除去直後のフィール
ド絶縁膜は、半導体基板101の表面よりも飛び出た状態
で形成されている。以上が、従来の半導体装置の製造方
法の概略である。
【０００５】
【発明が解決しようとする課題】続いて従来の半導体装
置の製造方法の問題点について、図１６から図２０で説
明する。従来の構成では、SiN 膜103 のエッチングは縮
小投影露光法により形成したレジストパターン106によ
り行うので( 図１６）、エッチング後のSiN 膜103のエ
ッジ形状は、レジストパターン106のエッジ形状に影響
され変化する（図１７）。
置の製造方法の問題点について、図１６から図２０で説
明する。従来の構成では、SiN 膜103 のエッチングは縮
小投影露光法により形成したレジストパターン106によ
り行うので( 図１６）、エッチング後のSiN 膜103のエ
ッジ形状は、レジストパターン106のエッジ形状に影響
され変化する（図１７）。
【０００６】すなわち、サブミクロンレベルに微細化し
た場合には、縮小投影露光装置の光源波長よりも、微細
な線幅のレジストパターン106を形成するので、フォー
カスマージンが十分でなく、レジストパターン106のエ
ッジがテーパを引いた形状で形成される。
た場合には、縮小投影露光装置の光源波長よりも、微細
な線幅のレジストパターン106を形成するので、フォー
カスマージンが十分でなく、レジストパターン106のエ
ッジがテーパを引いた形状で形成される。
【０００７】エッジがテーパを引いたレジストパターン
106を用いて、SiN 膜103 をエッチングすると、レジス
トパターン106のテーパ形状がSiN 膜103 に転写され、S
iN膜103 のエッジ部が同じようにテーパ形状に形成され
る。
106を用いて、SiN 膜103 をエッチングすると、レジス
トパターン106のテーパ形状がSiN 膜103 に転写され、S
iN膜103 のエッジ部が同じようにテーパ形状に形成され
る。
【０００８】エッジ部がテーパ形状に形成された、SiN
膜103 を有するトレンチ104にシリコン酸化膜を充填
後、SiN 膜103 を除去した場合には、半導体基板101の
表面から飛び出ている、フィールド絶縁膜のエッジ部は
逆テーパの形状で形成されたものとなる（図１８）。
膜103 を有するトレンチ104にシリコン酸化膜を充填
後、SiN 膜103 を除去した場合には、半導体基板101の
表面から飛び出ている、フィールド絶縁膜のエッジ部は
逆テーパの形状で形成されたものとなる（図１８）。
【０００９】続いて、半導体基板101の表面から飛び出
ている、フィールド絶縁膜のエッジ部が逆テーパの形状
になった時の問題について説明する。フィールド絶縁膜
を形成後は、通常高温の酸化により形成したゲート酸化
膜107と、減圧CVD法によりポリシリコン膜108を形成す
る（図１９）。ポリシリコン膜108は所定の加工を行う
ことで、後にゲート電極となる。ポリシリコン膜上には
縮小投影露光法によりレジストパターンを形成して、ポ
リシリコン膜108を異方性のエッチングで加工すること
によって、ゲート電極を形成する。
ている、フィールド絶縁膜のエッジ部が逆テーパの形状
になった時の問題について説明する。フィールド絶縁膜
を形成後は、通常高温の酸化により形成したゲート酸化
膜107と、減圧CVD法によりポリシリコン膜108を形成す
る（図１９）。ポリシリコン膜108は所定の加工を行う
ことで、後にゲート電極となる。ポリシリコン膜上には
縮小投影露光法によりレジストパターンを形成して、ポ
リシリコン膜108を異方性のエッチングで加工すること
によって、ゲート電極を形成する。
【００１０】この場合に、減圧CVD法によって形成した
ポリシリコン膜108は、その一部１０８ａが逆テーパ形
状で形成されているフィールド絶縁膜のエッジ部の下に
も回りこんで形成される。このようにエッジ部の下に形
成されているポリシリコン膜108は、本来除去しなけれ
ばならないにもかかわらず、ゲート電極形成時の異方性
エッチング時に、逆テーパ形状で横方向に突出した、フ
ィールド絶縁膜がマスクとなって、除去されないことに
なる（図２０）。
ポリシリコン膜108は、その一部１０８ａが逆テーパ形
状で形成されているフィールド絶縁膜のエッジ部の下に
も回りこんで形成される。このようにエッジ部の下に形
成されているポリシリコン膜108は、本来除去しなけれ
ばならないにもかかわらず、ゲート電極形成時の異方性
エッチング時に、逆テーパ形状で横方向に突出した、フ
ィールド絶縁膜がマスクとなって、除去されないことに
なる（図２０）。
【００１１】その結果、フィールド絶縁膜のエッジ部に
除去できずに残された一部のポリシリコン膜108ａは、
隣り合うゲート電極を電気的に短絡することになるの
で、半導体装置の動作に支障をきたし、歩留まり低下な
どの問題を生じる。
除去できずに残された一部のポリシリコン膜108ａは、
隣り合うゲート電極を電気的に短絡することになるの
で、半導体装置の動作に支障をきたし、歩留まり低下な
どの問題を生じる。
【００１２】本発明は、エッジ部がテーパ形状に形成さ
れた、SiN 膜103 を有するトレンチ104にシリコン酸化
膜を充填後、SiN 膜103 を除去し、半導体基板101の表
面から飛び出ている、フィールド絶縁膜のエッジ部が逆
テーパの形状で形成された場合でも、ゲート電極が電気
的に短絡しないようにすることができる半導体装置の製
造方法を提供することを目的とする。
れた、SiN 膜103 を有するトレンチ104にシリコン酸化
膜を充填後、SiN 膜103 を除去し、半導体基板101の表
面から飛び出ている、フィールド絶縁膜のエッジ部が逆
テーパの形状で形成された場合でも、ゲート電極が電気
的に短絡しないようにすることができる半導体装置の製
造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】請求項１記載の半導体装
置は、溝を形成した半導体基板と、溝に充填されて半導
体基板の表面より逆テーパ状に突出したフィールド絶縁
膜と、半導体基板上に形成されたゲート電極とを備え、
フィールド絶縁膜の半導体基板の表面より突出した部分
の側壁に設けられたサイドウォール絶縁膜を有すること
を特徴とするものである。
置は、溝を形成した半導体基板と、溝に充填されて半導
体基板の表面より逆テーパ状に突出したフィールド絶縁
膜と、半導体基板上に形成されたゲート電極とを備え、
フィールド絶縁膜の半導体基板の表面より突出した部分
の側壁に設けられたサイドウォール絶縁膜を有すること
を特徴とするものである。
【００１４】請求項１記載の半導体装置によれば、微細
化によってレジストパターンがテーパ状になり、それが
転写される影響によって、半導体基板表面から突出した
STI技術により形成したフィールド絶縁膜の側壁が、逆
テーパ形状になっても、サイドウォールを形成すること
によって、ゲート電極加工時は、半導体基板表面から突
出したフィールド絶縁膜のエッジ部は、順テーパ形状に
形成できるので、ゲート電極材料がフィールド絶縁膜の
エッジにそって残存することがなくなる。このため、ゲ
ート電極間の電気的短絡を防止でき、微細な半導体装置
を歩留まりの低下をまねくことなく安定に製造すること
ができる、優れた半導体装置を実現できる。
化によってレジストパターンがテーパ状になり、それが
転写される影響によって、半導体基板表面から突出した
STI技術により形成したフィールド絶縁膜の側壁が、逆
テーパ形状になっても、サイドウォールを形成すること
によって、ゲート電極加工時は、半導体基板表面から突
出したフィールド絶縁膜のエッジ部は、順テーパ形状に
形成できるので、ゲート電極材料がフィールド絶縁膜の
エッジにそって残存することがなくなる。このため、ゲ
ート電極間の電気的短絡を防止でき、微細な半導体装置
を歩留まりの低下をまねくことなく安定に製造すること
ができる、優れた半導体装置を実現できる。
【００１５】請求項２記載の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程と、第１の
絶縁膜上にシリコン窒化膜を形成する工程と、シリコン
窒化膜を選択的に除去し所定の回路パターンに加工する
工程と、シリコン窒化膜のパターンをマスクとして、半
導体基板に溝を形成する工程と、シリコン窒素化膜上と
溝に第２の絶縁膜を形成して溝に第２の絶縁膜を充填す
る工程と、第２の絶縁膜を一様に除去し、シリコン窒化
膜表面を露出させた後シリコン窒化膜を除去する工程
と、溝に充填された第２の絶縁膜の、半導体基板表面よ
り突出した部分の側壁に、第３の絶縁膜のサイドウォー
ルを形成する工程を備えたものである。
半導体基板上に第１の絶縁膜を形成する工程と、第１の
絶縁膜上にシリコン窒化膜を形成する工程と、シリコン
窒化膜を選択的に除去し所定の回路パターンに加工する
工程と、シリコン窒化膜のパターンをマスクとして、半
導体基板に溝を形成する工程と、シリコン窒素化膜上と
溝に第２の絶縁膜を形成して溝に第２の絶縁膜を充填す
る工程と、第２の絶縁膜を一様に除去し、シリコン窒化
膜表面を露出させた後シリコン窒化膜を除去する工程
と、溝に充填された第２の絶縁膜の、半導体基板表面よ
り突出した部分の側壁に、第３の絶縁膜のサイドウォー
ルを形成する工程を備えたものである。
【００１６】請求項２記載の半導体装置の製造方法によ
れば、半導体基板表面より突出した、トレンチ内部に埋
め込まれたシリコン酸化膜の側壁は、半導体基板上に第
３の絶縁膜を形成する工程と、半導体基板上に形成され
た溝に充填された第２の絶縁膜の側壁に、第３の絶縁膜
のサイドウォールを形成する工程を備えることにより、
第３の絶縁膜によって第２の絶縁膜の側壁を逆テーパか
ら順テーパ形状に形成できる。これによって、その後に
形成するゲート電極材料が、半導体基板の表面より突出
したトレンチ内部に埋め込まれたシリコン酸化膜の側壁
に残存して、異なるゲート電極を短絡させることがな
い。
れば、半導体基板表面より突出した、トレンチ内部に埋
め込まれたシリコン酸化膜の側壁は、半導体基板上に第
３の絶縁膜を形成する工程と、半導体基板上に形成され
た溝に充填された第２の絶縁膜の側壁に、第３の絶縁膜
のサイドウォールを形成する工程を備えることにより、
第３の絶縁膜によって第２の絶縁膜の側壁を逆テーパか
ら順テーパ形状に形成できる。これによって、その後に
形成するゲート電極材料が、半導体基板の表面より突出
したトレンチ内部に埋め込まれたシリコン酸化膜の側壁
に残存して、異なるゲート電極を短絡させることがな
い。
【００１７】
【発明の実施の形態】以下本発明の一実施の形態につい
て、図１から図９を参照しながら説明する。図１から図
９は本発明の半導体装置の製造方法を示すものであり、
1は半導体基板で、本実施の形態はp型のSi基板を用い
る。2はパッド酸化膜、3はSiN膜、4はレジストパター
ン、5はトレンチ、6は側壁シリコン酸化膜、7は第１の
シリコン酸化膜、8は第２のシリコン酸化膜である。
て、図１から図９を参照しながら説明する。図１から図
９は本発明の半導体装置の製造方法を示すものであり、
1は半導体基板で、本実施の形態はp型のSi基板を用い
る。2はパッド酸化膜、3はSiN膜、4はレジストパター
ン、5はトレンチ、6は側壁シリコン酸化膜、7は第１の
シリコン酸化膜、8は第２のシリコン酸化膜である。
【００１８】半導体基板1上には、1000度の熱酸化によ
り膜厚が10nmのバッド酸化膜2を形成し、その上部に減
圧CVDにより膜厚が150nmのSiN 膜3 を形成する( 図
(a))。バッド酸化膜2は、半導体基板1にSiN 膜3 が直接
触れないようにするために設ける。また、後にSiN 膜3
をエッチング除去する時のストッパとして働く。SiN 膜
3 は半導体基板1にトレンチ5を形成する異方性ドライエ
ッチング時のマスクとして用いるために設ける。また、
トレンチ5に充填すると同時に、SiN 膜3 上に形成した
シリコン酸化膜を、CMPにより研磨し、トレンチ5内部に
のみ残す工程において、CMPによる研磨のストッパとし
て働く。
り膜厚が10nmのバッド酸化膜2を形成し、その上部に減
圧CVDにより膜厚が150nmのSiN 膜3 を形成する( 図
(a))。バッド酸化膜2は、半導体基板1にSiN 膜3 が直接
触れないようにするために設ける。また、後にSiN 膜3
をエッチング除去する時のストッパとして働く。SiN 膜
3 は半導体基板1にトレンチ5を形成する異方性ドライエ
ッチング時のマスクとして用いるために設ける。また、
トレンチ5に充填すると同時に、SiN 膜3 上に形成した
シリコン酸化膜を、CMPにより研磨し、トレンチ5内部に
のみ残す工程において、CMPによる研磨のストッパとし
て働く。
【００１９】次に、縮小投影露光技術により所定のフィ
ールド絶縁膜を形成するためのレジストパターン4を形
成した後( 図２) 、異方性ドライエッチングによりSiN
膜3とバッド酸化膜2のエッチングを行う( 図３) 。レジ
ストパターン4は、SiN 膜3とパッド酸化膜2の異方性ド
ライエッチングを行うときのマスクとして働く。SiN膜3
とバッド酸化膜2の異方性ドライエッチングは、別々に
行ってもよいが、一回の異方性ドライエッチングにより
同時に行ってもよい。これによって、縮小投影露光技術
により形成したフィールド絶縁膜のレジストパターン4
が、SiN 膜3に転写される。レジストパターン4は、酸素
プラズマ処理による灰化処理と、アンモニアと硫酸と過
酸化水素水の混合溶液による洗浄により除去する。な
お、レジストパターン4の除去は、この後のトレンチ5の
形成後に除去してもよい。
ールド絶縁膜を形成するためのレジストパターン4を形
成した後( 図２) 、異方性ドライエッチングによりSiN
膜3とバッド酸化膜2のエッチングを行う( 図３) 。レジ
ストパターン4は、SiN 膜3とパッド酸化膜2の異方性ド
ライエッチングを行うときのマスクとして働く。SiN膜3
とバッド酸化膜2の異方性ドライエッチングは、別々に
行ってもよいが、一回の異方性ドライエッチングにより
同時に行ってもよい。これによって、縮小投影露光技術
により形成したフィールド絶縁膜のレジストパターン4
が、SiN 膜3に転写される。レジストパターン4は、酸素
プラズマ処理による灰化処理と、アンモニアと硫酸と過
酸化水素水の混合溶液による洗浄により除去する。な
お、レジストパターン4の除去は、この後のトレンチ5の
形成後に除去してもよい。
【００２０】この時、フィールド絶縁膜を形成するため
のレジストパターン4が、縮小投影露光技術で用いる光
源の波長よりも微細なパターンである場合には、レジス
トパターン4がテーパ形状で形成されるので、SiN 膜3
のエッジにもそのテーパ形状が転写されている。
のレジストパターン4が、縮小投影露光技術で用いる光
源の波長よりも微細なパターンである場合には、レジス
トパターン4がテーパ形状で形成されるので、SiN 膜3
のエッジにもそのテーパ形状が転写されている。
【００２１】次に、SiN 膜3 をマスクとして、半導体基
板1の異方性ドライエッチングを行って、半導体基板1上
に深さが300nmのトレンチ5を形成する( 図４) 。これに
よって、SiN 膜3 に転写されている、フィールド絶縁膜
の所定のレジストパターン4が、半導体基板1上のトレン
チ5に転写される。更に、アンモニアと硫酸と過酸化水
素水の混合溶液による洗浄を行って、半導体基板1の異
方性ドライエッチング時に付着した、エッチング生成物
を除去する。
板1の異方性ドライエッチングを行って、半導体基板1上
に深さが300nmのトレンチ5を形成する( 図４) 。これに
よって、SiN 膜3 に転写されている、フィールド絶縁膜
の所定のレジストパターン4が、半導体基板1上のトレン
チ5に転写される。更に、アンモニアと硫酸と過酸化水
素水の混合溶液による洗浄を行って、半導体基板1の異
方性ドライエッチング時に付着した、エッチング生成物
を除去する。
【００２２】次に、希釈したHF溶液のエッチングによ
り、トレンチ5の側壁に露出したパッド酸化膜2のエッチ
ングを行い、パッド酸化膜2をトレンチ5の側壁面より後
退させる。その後、熱酸化を行って、トレンチ5の内部
の酸化処理を行い、側壁6にシリコン酸化膜を形成する
( 図５) 。これによって、異方性ドライエッチングによ
る、トレンチ5内の表面のエッチングダメージ層の除
去、および回復を行う。また、パッド酸化膜2をトレン
チ5の側壁より後退させているので、トレンチ5の上部の
半導体基板1のエッジ部が適度に酸化され、ラウンドし
た形状に形成される。
り、トレンチ5の側壁に露出したパッド酸化膜2のエッチ
ングを行い、パッド酸化膜2をトレンチ5の側壁面より後
退させる。その後、熱酸化を行って、トレンチ5の内部
の酸化処理を行い、側壁6にシリコン酸化膜を形成する
( 図５) 。これによって、異方性ドライエッチングによ
る、トレンチ5内の表面のエッチングダメージ層の除
去、および回復を行う。また、パッド酸化膜2をトレン
チ5の側壁より後退させているので、トレンチ5の上部の
半導体基板1のエッジ部が適度に酸化され、ラウンドし
た形状に形成される。
【００２３】次に、半導体基板1上に形成したトレンチ5
の内部に完全に充填するようにして、プラズマCVD法に
より第１のシリコン酸化膜7を形成する（図６）。第１
のシリコン酸化膜7は成長後の表面が平坦に形成される
ように十分な膜厚で形成する。目安としてはトレンチ5
の深さの2倍程度の膜厚で形成すればよい。ここでは、
第１のシリコン酸化膜7の膜厚を600nmで形成する。
の内部に完全に充填するようにして、プラズマCVD法に
より第１のシリコン酸化膜7を形成する（図６）。第１
のシリコン酸化膜7は成長後の表面が平坦に形成される
ように十分な膜厚で形成する。目安としてはトレンチ5
の深さの2倍程度の膜厚で形成すればよい。ここでは、
第１のシリコン酸化膜7の膜厚を600nmで形成する。
【００２４】次に、半導体基板1上に形成したトレンチ5
の内部だけに第１のシリコン酸化膜7を残し、SiN 膜3
上の第１のシリコン酸化膜7を除去する（図７）。ここ
では、CMPによる研磨によってSiN 膜3 上の第１のシリ
コン酸化膜7を除去する。SiN 膜3 上の第１のシリコン
酸化膜7を完全に除去するために、CMPによる研磨はSiN
膜3 の上部まで研磨する。この時、SiN 膜3 と第１のシ
リコン酸化膜7の研磨速度が、ほぼ同じになる条件を選
択し、研磨後のSiN 膜3と第１のシリコン酸化膜7の高さ
がほぼ同じになるように行う。
の内部だけに第１のシリコン酸化膜7を残し、SiN 膜3
上の第１のシリコン酸化膜7を除去する（図７）。ここ
では、CMPによる研磨によってSiN 膜3 上の第１のシリ
コン酸化膜7を除去する。SiN 膜3 上の第１のシリコン
酸化膜7を完全に除去するために、CMPによる研磨はSiN
膜3 の上部まで研磨する。この時、SiN 膜3 と第１のシ
リコン酸化膜7の研磨速度が、ほぼ同じになる条件を選
択し、研磨後のSiN 膜3と第１のシリコン酸化膜7の高さ
がほぼ同じになるように行う。
【００２５】次に、130度程度に加熱した、りん酸溶液
を用いてSiN 膜3 をエッチング除去する。この時、パッ
ド酸化膜2は、りん酸溶液のエッチングのストッパとし
て働き、半導体基板1がりん酸溶液にさらされないよう
にできる。この時、トレンチ5内部に充填された第１の
シリコン酸化膜7は、半導体基板1の表面より突き出た形
状で形成されており、また、第１のシリコン酸化膜7
の、半導体基板1の表面より突き出た部分のエッジ部
は、SiN 膜3 のテーパ形状が転写されているので、逆テ
ーパの形状で形成されている。以上によって各素子を電
気的に分離するためのフィールド絶縁膜が形成できる。
フィールド絶縁膜によって、トレンチ5の両端を電気的
に分離することができ、独立した電位を与えることが可
能となる。
を用いてSiN 膜3 をエッチング除去する。この時、パッ
ド酸化膜2は、りん酸溶液のエッチングのストッパとし
て働き、半導体基板1がりん酸溶液にさらされないよう
にできる。この時、トレンチ5内部に充填された第１の
シリコン酸化膜7は、半導体基板1の表面より突き出た形
状で形成されており、また、第１のシリコン酸化膜7
の、半導体基板1の表面より突き出た部分のエッジ部
は、SiN 膜3 のテーパ形状が転写されているので、逆テ
ーパの形状で形成されている。以上によって各素子を電
気的に分離するためのフィールド絶縁膜が形成できる。
フィールド絶縁膜によって、トレンチ5の両端を電気的
に分離することができ、独立した電位を与えることが可
能となる。
【００２６】次に、フィールド絶縁膜を形成した半導体
基板1上に、減圧CVD法により第２のシリコン酸化膜8を
形成する（図８）。形成する第２のシリコン酸化膜8の
膜厚は、トレンチ5の内部に充填された第１のシリコン
酸化膜8が、半導体基板1の表面より突き出た部分の高さ
程度で形成する。ここでは膜厚が100nmの第２のシリコ
ン酸化膜8を形成する。
基板1上に、減圧CVD法により第２のシリコン酸化膜8を
形成する（図８）。形成する第２のシリコン酸化膜8の
膜厚は、トレンチ5の内部に充填された第１のシリコン
酸化膜8が、半導体基板1の表面より突き出た部分の高さ
程度で形成する。ここでは膜厚が100nmの第２のシリコ
ン酸化膜8を形成する。
【００２７】次に、異方性のドライエッチングにより、
半導体基板１上に形成した第２のシリコン酸化膜8を除
去する。この時、半導体基板1の表面から突出した、第
１のシリコン酸化膜7の側壁に、第２のシリコン酸化膜8
がサイドウォール形状で残存することになる（図９）。
残存した第２のシリコン酸化膜8のサイドウォールは、
半導体基板1の表面から突出した、第一のシリコン酸化
膜7の逆テーパ形状を順テーパ形状にする効果がある。
半導体基板１上に形成した第２のシリコン酸化膜8を除
去する。この時、半導体基板1の表面から突出した、第
１のシリコン酸化膜7の側壁に、第２のシリコン酸化膜8
がサイドウォール形状で残存することになる（図９）。
残存した第２のシリコン酸化膜8のサイドウォールは、
半導体基板1の表面から突出した、第一のシリコン酸化
膜7の逆テーパ形状を順テーパ形状にする効果がある。
【００２８】以上の構成により、その後のゲート電極を
形成する工程において、ゲート電極加工時には、半導体
基板1から突出したフィールド絶縁膜のエッジ部に、ゲ
ート電極材料が隠されることがなくなるので、異方性ド
ライエッチング時に完全にエッチング除去することが可
能となる。
形成する工程において、ゲート電極加工時には、半導体
基板1から突出したフィールド絶縁膜のエッジ部に、ゲ
ート電極材料が隠されることがなくなるので、異方性ド
ライエッチング時に完全にエッチング除去することが可
能となる。
【００２９】
【発明の効果】請求項１記載の半導体装置によれば、微
細化によってレジストパターンがテーパ状になり、それ
が転写される影響によって、半導体基板表面から突出し
たSTI技術により形成したフィールド絶縁膜の側壁が、
逆テーパ形状になっても、サイドウォールを形成するこ
とによって、ゲート電極加工時は、半導体基板表面から
突出したフィールド絶縁膜のエッジ部は、順テーパ形状
に形成できるので、ゲート電極材料がフィールド絶縁膜
のエッジにそって残存することがなくなる。このため、
ゲート電極間の電気的短絡を防止でき、微細な半導体装
置を歩留まりの低下をまねくことなく安定に製造するこ
とができる、優れた半導体装置を実現できる。
細化によってレジストパターンがテーパ状になり、それ
が転写される影響によって、半導体基板表面から突出し
たSTI技術により形成したフィールド絶縁膜の側壁が、
逆テーパ形状になっても、サイドウォールを形成するこ
とによって、ゲート電極加工時は、半導体基板表面から
突出したフィールド絶縁膜のエッジ部は、順テーパ形状
に形成できるので、ゲート電極材料がフィールド絶縁膜
のエッジにそって残存することがなくなる。このため、
ゲート電極間の電気的短絡を防止でき、微細な半導体装
置を歩留まりの低下をまねくことなく安定に製造するこ
とができる、優れた半導体装置を実現できる。
【００３０】請求項２記載の半導体装置の製造方法によ
れば、半導体基板表面より突出した、トレンチ内部に埋
め込まれたシリコン酸化膜の側壁は、半導体基板上に第
３の絶縁膜を形成する工程と、半導体基板上に形成され
た溝に充填された第２の絶縁膜の側壁に、第３の絶縁膜
のサイドウォールを形成する工程を備えることにより、
第３の絶縁膜によって第２の絶縁膜の側壁を逆テーパか
ら順テーパ形状に形成できる。これによって、その後に
形成するゲート電極材料が、半導体基板の表面より突出
したトレンチ内部に埋め込まれたシリコン酸化膜の側壁
に残存して、異なるゲート電極を短絡させることがな
い。
れば、半導体基板表面より突出した、トレンチ内部に埋
め込まれたシリコン酸化膜の側壁は、半導体基板上に第
３の絶縁膜を形成する工程と、半導体基板上に形成され
た溝に充填された第２の絶縁膜の側壁に、第３の絶縁膜
のサイドウォールを形成する工程を備えることにより、
第３の絶縁膜によって第２の絶縁膜の側壁を逆テーパか
ら順テーパ形状に形成できる。これによって、その後に
形成するゲート電極材料が、半導体基板の表面より突出
したトレンチ内部に埋め込まれたシリコン酸化膜の側壁
に残存して、異なるゲート電極を短絡させることがな
い。
【図１】本発明の一実施の形態における半導体装置の製
造方法のＳｉＮ膜の形成工程の断面図である。
造方法のＳｉＮ膜の形成工程の断面図である。
【図２】本発明の一実施の形態における半導体装置の製
造方法のレジストパターンの形成工程の断面図である。
造方法のレジストパターンの形成工程の断面図である。
【図３】本発明の一実施の形態における半導体装置の製
造方法のレジストパターンの除去工程の断面図である。
造方法のレジストパターンの除去工程の断面図である。
【図４】本発明の一実施の形態における半導体装置の製
造方法のトレンチ形成工程の断面図である。
造方法のトレンチ形成工程の断面図である。
【図５】本発明の一実施の形態における半導体装置の製
造方法の側壁シリコン酸化膜の形成工程の断面図であ
る。
造方法の側壁シリコン酸化膜の形成工程の断面図であ
る。
【図６】本発明の一実施の形態における半導体装置の製
造方法の第１のシリコン酸化膜の形成工程の断面図であ
る。
造方法の第１のシリコン酸化膜の形成工程の断面図であ
る。
【図７】本発明の一実施の形態における半導体装置の製
造方法の第１のシリコン酸化膜の一部およびＳｉＮ膜の
除去工程の断面図である。
造方法の第１のシリコン酸化膜の一部およびＳｉＮ膜の
除去工程の断面図である。
【図８】本発明の一実施の形態における半導体装置の製
造方法の第２のシリコン酸化膜の形成工程の断面図であ
る。
造方法の第２のシリコン酸化膜の形成工程の断面図であ
る。
【図９】本発明の一実施の形態における半導体装置の製
造方法の第２のシリコン酸化膜の除去工程の断面図であ
る。
造方法の第２のシリコン酸化膜の除去工程の断面図であ
る。
【図１０】従来の半導体装置の製造方法のＳｉＮ膜形成
工程の断面図である。
工程の断面図である。
【図１１】次にエッチング工程の断面図である。
【図１２】次にトレンチ形成工程の断面図である。
【図１３】次にシリコン酸化膜の形成工程の断面図であ
る。
る。
【図１４】次にシリコン酸化膜の一部除去工程の断面図
である。
である。
【図１５】次にＳｉＮ膜除去工程の断面図である。
【図１６】従来の半導体装置の製造方法の問題点を説明
するためのレジストパターンの形成工程の断面図であ
る。
するためのレジストパターンの形成工程の断面図であ
る。
【図１７】次にトレンチ形成工程の断面図である。
【図１８】次にシリコン酸化膜形成工程の断面図であ
る。
る。
【図１９】ゲート電極を形成した状態の断面図である。
【図２０】ゲート電極を形成した状態の部分破断斜視図
である。
である。
1 半導体基板 2 パッド酸化膜 3 SiN膜 4 レジストパターン 5 トレンチ 6 側壁シリコン酸化膜 7 第１のシリコン酸化膜 8 第２のシリコン酸化膜 101 半導体基板 102 パッド酸化膜 103 SiN膜 104 トレンチ 105 シリコン酸化膜 106 レジストパターン 107 ゲート酸化膜 108 ポリシリコン膜
Claims (2)
- 【請求項１】 溝を形成した半導体基板と、前記溝に充
填されて前記半導体基板の表面より逆テーパ状に突出し
たフィールド絶縁膜と、前記半導体基板上に形成された
ゲート電極とを備え、前記フィールド絶縁膜の前記半導
体基板の表面より突出した部分の側壁に設けられたサイ
ドウォール絶縁膜を有することを特徴とする半導体装
置。 - 【請求項２】 半導体基板上に第１の絶縁膜を形成する
工程と、前記第１の絶縁膜上にシリコン窒化膜を形成す
る工程と、前記シリコン窒化膜を選択的に除去し所定の
回路パターンに加工する工程と、前記シリコン窒化膜の
パターンをマスクとして、前記半導体基板に溝を形成す
る工程と、前記シリコン窒素化膜上と前記溝に第２の絶
縁膜を形成して前記溝に前記第２の絶縁膜を充填する工
程と、前記第２の絶縁膜を一様に除去し、前記シリコン
窒化膜表面を露出させた後前記シリコン窒化膜を除去す
る工程と、前記溝に充填された前記第２の絶縁膜の、前
記半導体基板表面より突出した部分の側壁に、前記第３
の絶縁膜のサイドウォールを形成する工程を備えた半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221905A JP2002043414A (ja) | 2000-07-24 | 2000-07-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221905A JP2002043414A (ja) | 2000-07-24 | 2000-07-24 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043414A true JP2002043414A (ja) | 2002-02-08 |
Family
ID=18716228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000221905A Pending JP2002043414A (ja) | 2000-07-24 | 2000-07-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043414A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066408A (ja) * | 2004-07-26 | 2006-03-09 | Hitachi High-Technologies Corp | ドライエッチング方法 |
-
2000
- 2000-07-24 JP JP2000221905A patent/JP2002043414A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066408A (ja) * | 2004-07-26 | 2006-03-09 | Hitachi High-Technologies Corp | ドライエッチング方法 |
| JP4579611B2 (ja) * | 2004-07-26 | 2010-11-10 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6372605B1 (en) | Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing | |
| JPH10189708A (ja) | トレンチ素子分離方法 | |
| KR100307651B1 (ko) | 반도체장치의제조방법 | |
| KR100674896B1 (ko) | 반도체 집적회로의 트렌치 소자 분리 방법 | |
| KR20010046153A (ko) | 반도체장치의 트렌치 구조의 소자분리막 형성방법 | |
| JP2002043414A (ja) | 半導体装置およびその製造方法 | |
| US8895405B2 (en) | Method for manufacturing a semiconductor device | |
| KR100305143B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100533380B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100412138B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR101127033B1 (ko) | 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100588642B1 (ko) | 트렌치 코너 라운딩 향상 방법 | |
| KR100984855B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100524916B1 (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
| KR100422957B1 (ko) | 반도체소자의 소자 분리막 형성방법 | |
| KR100455093B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR960013501B1 (ko) | 반도체 소자의 필드산화막 형성 방법 | |
| KR100519517B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100461328B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100587607B1 (ko) | 반도체 소자의 제조방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100520177B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100750047B1 (ko) | 반도체 장치의 소자분리막의 형성 방법 | |
| KR20070002512A (ko) | 반도체장치의 제조방법 |