JP2002032144A - クロックの停止中に位相ロック・ループ・フィードバックのロックを維持するためのシステム及び方法 - Google Patents

Abstract

(57)【要約】 【課題】システムのモート゛に関係なくクロック信号の位相ロックを維
持しつつ、クロックスキューを低減する手段を提供する。 【解決手段】本発明の方法は、通常動作モート゛中に、リアルク
ロックツリーからのリアルクロック信号によって位相ロックルーフ゜の位相ロッ
クルーフ゜フィート゛ハ゛ック経路を閉じるステッフ゜を含む。リアルクロックツリー
は選択的に停止され、これによって、通常動作モート゛から
テストモート゛に移行する。位相ロックルーフ゜の位相ロックルーフ゜フィート゛ハ゛
ック経路は、コヒ゜ークロックツリーからのコヒ゜ークロック信号によって閉
じられ、これによって、位相ロックルーフ゜はロックを維持する。
リアルクロックツリーを停止するステッフ゜と、コヒ゜ークロック信号で位相ロック
ルーフ゜フィート゛ハ゛ック経路を閉じるステッフ゜は、通常動作モート゛から
テストモート゛への切り換えの間ロックが維持されるように、単一
クロックサイクル内で完了する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、位相ロッ
ク・ループに関連したクロッキングシステム及び方法に
関するものであり、とりわけ、通常動作モード及びクロ
ック信号が停止されるテスト・モード中、及び、通常動
作モードからテスト・モードにスイッチされる間、集積
回路内における位相ロック・ループのロックを維持する
ためのクロッキング方式に関するものである。

【０００２】

【従来の技術】今日の電子システムの高度化は、電子シ
ステムを構成するデジタル集積回路によって処理される
複雑な機能の結果もたらされたものである。デジタル集
積回路は、コンピュータ及び他のデジタル電子製品にお
ける大部分の電子回路を構成している。デジタル集積回
路は、例えば、中央演算処理装置（ＣＰＵ）、プログラ
マブル論理アレイ（ＰＬＡ）、特定用途向け集積回路
（ＡＳＩＣ）、または、デジタル信号プロセッサ（ＤＳ
Ｐ）として構成することが可能である。これらのデジタ
ル集積回路の高機能性及び動作速度は、いずれも、集積
回路の製造及び設計テクノロジが向上した結果、より小
形で、より高速のデバイスが得られるようになったため
に、急速に増すことになった。

【０００３】コンピュータや電子装置（電子デバイスを
含む）の性能は、中央クロッキング信号（すなわち、シ
ステムの同期用クロック信号。中央クロック信号とも記
載）の配信時間が、全ての集積回路及びそのコンポーネ
ントに対して等しくなると向上する。システムの異なる
コンポーネントに対する配信時間の非同一性は、スキュ
ーと定義される。従って、スキューは、基本的に、シス
テムの異なるコンポーネントに対する中央クロックの配
信時間の質または質の不足度の尺度になる。システムの
質を高めるには、システムのスキューを最小限に抑える
ことが望ましい。システムのスキューに影響する要因の
１つは、システム内における各種集積回路の位置であ
る。クロックからシステムの異なる宛先ポイントまでの
物理的距離が異なるからである。当該技術において既知
のように、導体の物理的長さが異なれば、それぞれの集
積回路に対する遅延時間も異なることになる。システム
内の集積回路に対するクロック信号の配信に関連した上
述のスキュー以外に、各集積回路内におけるクロック配
信方式に関連したスキューも存在する。

【０００４】当該技術において既知のように、中央クロ
ックから異なる距離に位置するそれぞれの集積回路に対
するクロックの配信に関連したスキューは、追加配線を
使用して、中央クロックとそれぞれの集積回路との間に
等距離の導体を設けるか、または、導体内に遅延素子を
設けることによって、容易に最小限に抑えられる。しか
し、特定の集積回路内に同じ導体長または遅延コンポー
ネントを利用するこの方法は、一方の集積回路の動作速
度と他方の集積回路のそれが大きく異なるため、実行不
能である。場合によっては、２つの集積回路の動作速度
が、５０パーセントも異なることもあり得る。

【０００５】システム内における集積回路の一様でない
動作速度に対処する解決法の１つは、集積回路に対する
クロック信号の入力に位相ロック・ループを組み込むこ
とである。位相ロック・ループは、特定の集積回路内の
クロック信号に対して自動補正要素を提供するので、シ
ステム全体内における集積回路間のクロック変動が最小
になる。１つの構成例において、クロックが、第１の集
積回路の入力でいったん受信されてから、第１の集積回
路全体に分配されるのに３ナノ秒かかり、第２の集積回
路の入力でいったん受信されてから、第２の集積回路全
体に分配されるのに１．５０ナノ秒かかる場合、分配さ
れるクロック信号の伝搬速度比は１：２になる。従っ
て、第１の集積回路と第２の集積回路の間には１．５０
ナノ秒のスキューが生じる。位相ロック・ループは、こ
のスキューを補償しようとする。しかし、理想的な位相
ロック・ループを設計し、実施することは事実上不可能
であるため、位相ロック・ループに用いられる電子部品
の品質及び位相ロック・ループの設計に応じて、システ
ムに関連したスキューが残存する。

【０００６】位相ロック・ループによる補償を最大にす
るためには、位相ロック・ループ・フィードバック経路
が生じることになるフィードバック・ポイントを適正に
選択することが重要である。従って、位相ロック・ルー
プ・フィードバック経路のフィードバック・ポイント
は、集積回路内の最終クロック位置に対応して選択すべ
きである。しかし、現行の設計では、いったん集積回路
に入力されたクロック信号は、４０，０００の最終クロ
ック位置まで伝搬することになる。従って、フィードバ
ック・ポイントの最良位置を決定するのは現実的ではな
い。実際は、４０，０００の最終クロック位置の１つ
が、フィードバック・ポイントとしてランダムに選択さ
れる。

【０００７】電子システムの重要な側面は、システムの
さまざまなコンポーネントをテストして、動作及び相互
接続が適正であることを確認しなければならないことで
ある。テスト手順（テスト・モード）を実施するには、
システムの中央クロックを停止または停止しなければな
らない。次に、既知のテスト・データを、システムのそ
れぞれの電子コンポーネントにスキャンインする。次
に、最少数のクロック・サイクルにわたって、システム
の最高動作周波数で、クロックを再始動する。システム
・クロックを、再び停止して、それぞれの電子コンポー
ネントからデータをスキャンアウトする。システムの動
作を、スキャンアウトされたデータと予測結果とを比較
することによる分析することができる。「ストップ・ア
ンド・スキャン」または「ストップ・アンド・ステッ
プ」と呼ばれるこのプロセスによって、データが、適正
なタイミング要件を満たして、システム内の位置間を移
動することが確認される。

【０００８】電子装置のテストに関連した重要な問題
は、装置のクロックを休止または停止することである。
位相ロック・ループ・フィードバック経路のフィードバ
ック・ポイントは、クロックと結合されているので、フ
ィードバック経路が遮断され、位相ロック・ループは、
クロック停止中、位相ロックを維持しない。当該技術に
おいて既知のように、位相ロック・ループがロックを維
持しなければ、位相ロック・ループは機能しないことに
なる。位相ロック・ループのロックが効かなくなるクロ
ック停止の問題を取り扱う既知の解決法の１つが、コピ
ーすなわち「ダミー」・クロックを発生することであ
る。リアル・クロック・ツリーは、ツリーの根の近くで
マスク・オフして、クロックを停止させることが可能で
あるが、コピー・クロック・ツリーは、クロック・ツリ
ーの根からマスクされない主ブランチである。コピー・
クロック・ツリーは、マスク・オフまたは停止されない
ので、リアル・クロック・ツリーのクロックを停止し
て、同時に、コピー・クロックから位相ロック・ループ
のフィードバック・ポイントを生じさせて、そのフィー
ドバック経路とそのロックを維持することができる。さ
らに、リアル・クロックをマスクすることによって、テ
スト・モードにある間に、リアル・クロックを再始動
し、ｎステップ動作させ、再停止させることができるの
で、テスト手順が容易になる。

【０００９】位相ロック・ループのロックを維持するた
めに、リアル・ツリー・ブランチのコピーを利用するこ
との欠点は、ある１つの処理の間及びいくつかの動作状
態にわたって、リアル・クロック・ツリーに整合して
（または、一致した状態で）、追随するのが極めて困難
であるという点である。コピー・クロックのこの不整合
及び追随誤差の程度に応じて、集積回路の内部クロック
と外部クロックとの間における集積回路クロック・スキ
ューが比例的に増大する。このクロック・スキューは、
通常の非テスト・モードにおいて、重大な欠点となる。
コピー・クロックからのフィードバック・ポイントを利
用した位相ロック・ループに関連したクロック・スキュ
ーは、位相ロック・ループによる補償を施さない場合よ
りも大きくなる場合もある。

【００１０】

【発明が解決しようとする課題】従って、本発明の目的
は、通常動作モード及びテスト・モードのいずれにおい
ても、位相ロック・ループ・フィードバック経路のロッ
クを維持し、同時に、システムの全体的なスキューを最
小限に抑えることが可能なクロッキングシステム及び方
法を提供することにある。

【００１１】

【課題を解決するための手段】本発明によれば、通常動
作モードとテスト・モードの両方において、及び、通常
動作モードからテスト・モードにシステムを切り換える
間、位相ロック・ループ・フィードバック経路のロック
を維持し、同時に、システムの全体的なスキューを最小
限に抑えることが可能なシステム及び方法が得られる。

【００１２】本発明の実施態様の１つによれば、通常動
作モードとテスト・モードの両方において、集積回路内
の位相ロック・ループ・フィードバック経路のロックを
維持する方法が得られる。この方法には、通常動作モー
ド中に、リアル・クロック・ツリーからのリアル・クロ
ック信号によって位相ロック・ループの位相ロック・ル
ープ・フィードバック経路を閉じることが含まれる。次
に、リアル・クロック・ツリーを停止することによっ
て、システムが、通常モードからテスト・モードに移行
する。テスト・モード中は、コピー・クロック・ツリー
からのコピー・クロック信号によって、位相ロック・ル
ープの位相ロック・ループ・フィードバック経路が閉じ
られ、これにより、位相ロック・ループによってロック
が維持される。リアル・クロックの停止及びリアル・ク
ロックからコピー・クロックへのフィードバック・ポイ
ントの切り換えは、単一クロック・サイクルで実施され
る。

【００１３】この方法には、テスト・モード中に、集積
回路の電子コンポーネントに既知データをスキャンイン
することも含まれる。フルスピードのクロックが、少な
くとも１クロック・サイクルにわたって、集積回路の電
子コンポーネントに供給される。そのクロック・サイク
ル後に、電子コンポーネント内のデータは、集積回路の
電子コンポーネントからスキャンアウトされる。スキャ
ン・データは、予測データと比較され、比較手順が済む
と、集積回路はリセットされる。

【００１４】この方法には、さらに、通常のイネーブル
モード中に、リアル・クロック・ツリー及びコピー・ク
ロック・ツリーに位相ロック・ループの出力信号を供給
することが含まれる。リアル・クロック・ツリーを停止
するステップには、さらに、クロッキングゲート及びリ
アル・クロック・ツリーをディスエーブル（禁止）し
て、位相ロック・ループの出力信号がクロッキングゲー
トを通過しないようにすることが含まれる。さらに、位
相ロック・フィードバック入力信号が、通常動作モード
中は、リアル・クロック信号から得られ、テスト・モー
ド中は、コピー・クロック・信号から得られるように、
集積回路のモードに基づいて選択的に制御される。

【００１５】本発明には、通常モード及びテスト・モー
ド中、及び、通常動作モードとテスト・モードとの切り
換えの間、集積回路内における位相ロック・ループのロ
ックを維持するためのシステムも含まれている。このシ
ステムは、クロック入力、フィードバック入力、及び、
出力を有する位相ロック・ループを備える。位相ロック
・ループのクロック入力は、クロック信号を受信するこ
とが可能である。クロッキングゲートは、位相ロック・
ループの出力に電気的に結合された入力を有する。リア
ル・クロック・ツリーは、クロッキングゲートの出力に
電気的に結合される。リアル・クロック・ツリーは、集
積回路の電気コンポーネントにクロック信号を供給す
る。コピー・クロック・ツリーは、やはり、位相ロック
・ループの出力に電気的に結合される。マルチプレクサ
は、リアル・クロック・ツリーに電気的に結合された第
１の入力と、コピー・クロック・ツリーに電気的に結合
された第２の入力を有する。マルチプレクサは、位相ロ
ック・ループのフィードバック入力に電気的に結合され
た出力を有する。コントローラは、クロッキングゲート
の出力を選択的に制御するためにクロッキングゲートに
電気的に結合され、マルチプレクサの出力を選択的に制
御するためにマルチプレクサに電気的に結合される。

【００１６】

【発明の実施の形態】好適な実施態様に関する下記の詳
細な説明では、本発明を実施することが可能な例示的な
特定の実施態様を図示した添付図面を参照する。他の実
施態様を利用することもできるし、本発明の範囲を逸脱
することなく、構造的または論理的変更を施すことも可
能である。従って、以下の詳細な説明は、限定の意味で
記載するものではなく、本発明の範囲は、特許請求の範
囲によって画定されるものである。

【００１７】本発明は、通常動作モードとテスト・モー
ドの両方の間、及び、通常動作モードとテスト・モード
を切り換える間、集積回路内における位相ロック・ルー
プのロックを維持するためのシステム及び方法を提供す
る。本発明によれば、集積回路内のクロック信号に関連
したスキューが最小限に抑えられる。本発明には、２つ
の個別の（例えば並置関係にある）位相ロック・ループ
・フィードバック経路が含まれており、第１の位相ロッ
ク・ループ・フィードバック経路は、集積回路の通常動
作モード中に、位相ロック・ループに供給されるリアル
・クロック・ツリーから選択されるフィードバック・ポ
イントを有するようになっている。第２の位相ロック・
ループ・フィードバック経路には、集積回路のテスト・
モード中に、位相ロック・ループに供給されるコピー・
クロック・ツリーから選択されるフィードバック・ポイ
ントが含まれている。位相ロック・ループへの入力に設
けられたフィードバック経路は、テスト手順を開始する
ために、リアル・クロック・ツリーが停止される同一の
クロック・サイクルにおいて、リアル・クロック信号フ
ィードバック経路からコピー・クロック信号フィードバ
ック経路に切り換えられる。従って、本発明によれば、
システムのモードに関係なく、システムのスキューを最
小限に抑える位相ロック・ループ・フィードバック経路
が得られる。

【００１８】本発明をより良く理解するために、先ず、
図１及び図２に示す従来技術による構成について説明す
る。

【００１９】図１は、電子装置１００に関する従来技術
によるクロッキング方式を例示したブロック図である。
電子装置１００は、例えば、いくつかの集積回路を組み
込んだコンピュータまたは他のデジタル電子製品であ
る。電子装置１００には、クロック１０２、クロック信
号１０３、及び、集積回路１０４、１０６、および、１
０８が含まれている。図１には、３つの集積回路が含ま
れているが、電子装置１００が任意数の集積回路を備え
ることは可能であり、その場合も本発明の範囲内であ
る。

【００２０】集積回路１０４には、位相ロック・ループ
１１０、電子コンポーネント１１２、１１４及び１１
６、リアル・クロック信号１１８、及び、位相ロック・
ループ・フィードバック経路１２０が含まれている。集
積回路１０６には、位相ロック・ループ１２２、電子コ
ンポーネント１２４、１２６及び１２８、リアル・クロ
ック信号１３０、及び、位相ロック・ループ・フィード
バック経路１３２が含まれている。集積回路１０８に
は、位相ロック・ループ１３４、電子コンポーネント１
３６、１３８及び１４０、リアル・クロック信号１４
２、及び、位相ロック・ループ・フィードバック経路１
４４が含まれている。図１には、１つの集積回路につき
３つの電気コンポーネントが含まれているが、各集積回
路内に、関連する信号も含めて、任意の数の電子コンポ
ーネントを含めることができ、その場合も本発明の範囲
内である。

【００２１】位相ロック・ループ１１０、１２２及び１
３４は、電子コンポーネント１１２、１１４、１１６、
１２４、１２６、１２８、１３６、１３８及び１４０に
対するクロック信号１０３の配信時間に関連したスキュ
ーを最小限に抑えるため、集積回路１０４、１０６及び
１０８内において必要とされる。

【００２２】位相ロック・ループの設計には、位相ロッ
ク・ループの全体的な効率を高め、あるいは、低下させ
うる２つの特性が存在する。第１に、位相ロック・ルー
プの設計及び個別コンポーネントは、集積回路に関連し
たスキューを最小限にするように選択することが可能で
ある。回路設計に関して今日理解されているところに従
って、最適な位相ロック・ループ設計が規定される。第
２に、位相ロックループのフィードバック経路が生じる
フィードバック・ポイントを選択することが可能であ
る。理想的には、位相ロック・ループのフィードバック
経路は、リアル・クロックが送り出される特定のポイン
トにより与えられるのが望ましい。しかし、今日の集積
回路では、クロック信号を供給する位置は４０，０００
を超える。従って、スキューを最小限にするのを容易に
するため、リアル・クロック・ツリーの任意の最終ブラ
ンチが選択される。

【００２３】集積回路１０４、１０６及び１０８を備え
る電子装置１００は、２つの特定モードの一方で好適に
動作する。先ず、集積回路１０４、１０６、及び１０８
を備える電子装置１００は、電子装置１００の全ての電
子コンポーネントがその意図した機能を実行している通
常動作モードで好適に動作する。第２に、電子装置１０
０は、テスト・モードで好適に動作する。テスト・モー
ドにおいて、クロック１０２は、休止または停止され
る。既知のデータが、電子コンポーネント１１２、１１
４、１１６、１２４、１２６、１２８、１３６、１３８
及び１４０のような電子装置１００のそれぞれの部分に
スキャンインされる。クロック１０２は、電子装置１０
０の最高周波数の動作を意味する、フルスピードで再始
動される。テストには最小限の時間しか要しない。テス
トによっては、１または２クロック・サイクルしか必要
としない場合もあるし、５００クロック・サイクルまで
必要とする場合もある。次に、データが、電子コンポー
ネント１１２、１１４、１１６、１２４、１２６、１２
８、１３６、１３８及び１４０からスキャンアウトさ
れ、予測値と比較される。スキャンアウト値が予測値と
等しい場合、電子装置１００は適正に動作している。こ
のテスト手順は、「ストップ・アンド・スキャン」また
は「ストップ・アンド・ステップ」と呼ばれる。ストッ
プ・アンド・スキャンまたはストップ・アンド・ステッ
プ技法は、電子装置１００がその最高周波数で動作でき
ることを確認するための強力なツールである。この技法
によれば、データが適正なタイミング・シーケンスであ
る位置から他の位置へと移動していることも確認され
る。

【００２４】図１に示す電子装置１００は、上述のテス
ト・モードにおいて適正に動作することはできない。電
子装置１００には、リアル・クロック信号１１８、１３
０及び１４２からそれぞれ生じる、位相ロック・ループ
１１０、１２２及び１３４のフィードバック経路１２
０、１３２及び１４４が含まれている。クロック１０２
が停止すると、全てのリアル・クロック信号が停止し、
位相ロック・ループ・フィードバック経路１２０、１３
２及び１４４は、もはや、位相ロック・ループ１１０、
１２２及び１３４にロックをもたらさない。従って、位
相ロック・ループ１１０、１２２及び１３４は、不規則
かつ不確定な状態に陥る。関連するフィードバック経路
１２０、１３２及び１４４によって、ロックを維持する
ための適正なフィードバックが得られないので、位相ロ
ック・ループ１１０、１２２及び１３４は、広い周波数
範囲にわたってふらつく、クロック信号を生じることに
なる。

【００２５】従って、図１に示す構成によれば、通常動
作モードにおける電子装置１００に関連したスキューが
最小限に抑えられるが、テスト・モード中、位相ロック
・ループ１１０、１２２及び１３４のロックを維持する
ことができないので、極めて望ましくない結果を生じる
ことになる。

【００２６】図２は、従来技術による第２のクロッキン
グ方式を採用した電子装置１５０のブロック図である。
電子装置１５０は、クロック１５２、クロック信号１５
３、及び、集積回路１５４、１５６及び１５８を備えて
いる。集積回路１５４には、位相ロック・ループ１６
０、電子コンポーネント１６２、１６４及び１６６、コ
ピー・クロック・ツリー１６８、リアル・クロック信号
１７０、及び、コピー・クロック信号１７２が含まれて
いる。集積回路１５６には、位相ロック・ループ１７
４、電子コンポーネント１７６、１７８及び１８０、コ
ピー・クロック・ツリー１８２、リアル・クロック信号
１８４、及び、コピー・クロック信号１８６が含まれて
いる。集積回路１５８には、位相ロック・ループ１８
８、電子コンポーネント１９０、１９２及び１９４、コ
ピー・クロック・ツリー１９６、リアル・クロック信号
１９８及びコピー・クロック信号２００が含まれてい
る。

【００２７】電子装置１５０は、次のように動作する。
クロック信号１５３が、クロック１５２から集積回路１
５４、１５６及び１５８の位相ロック・ループ１６０、
１７４及び１８８に供給される。次に、リアル・クロッ
ク信号１７０、１８４及び１９８が、位相ロック・ルー
プ１６０、１７４及び１８８から伝搬して、電子コンポ
ーネント１６２、１６４、１６６、１７６、１７８、１
８０、１９０、１９２及び１９４に分岐される。リアル
・クロック信号１７０、１８４及び１９８は、位相ロッ
ク・ループ１６０、１７４及び１８８からコピー・クロ
ック・ツリー１６８、１８２及び１９６にも送られる。
コピー・クロック・ツリー１６８、１８２及び１９６
は、リアル・クロック信号１７０、１９４及び１９８を
まねようとする、コピーまたは「ダミー」・クロックを
発生する。コピー・クロック・ツリー１６８、１８２及
び１９６は、位相ロック・ループ１６０、１７４及び１
８８の入力に、それぞれ、コピー・クロック信号１７
２、１８６及び２００を供給する。

【００２８】集積回路１５４、１５６、及び１５８をテ
ストするためにクロックを停止しても、コピー・クロッ
ク・ツリー１６８、１８２及び１９６の分岐後の時点
で、クロックが停止されるので、位相ロック・ループ１
６０、１７４及び１８８の位相ロック・ループ・フィー
ドバック経路に影響を及ぼすことはない。従って、関連
するフィードバック経路は、リアル・クロック信号１７
０、１８４及び１９８に基づいたフィードバックポイン
トから生じるのではなく、コピー・クロック信号１７
２、１８６及び２００をそれぞれ含んでいる。

【００２９】テスト・モード中は、図１に関連して説明
したように、それぞれの電子コンポーネントにデータを
スキャンインすることができ、クロックをステップ駆動
することができ、電子コンポーネントからデータをスキ
ャンアウトすることができるので、電子装置１５０は、
適正に動作することになる。しかし、図２に示すクロッ
キング方式には、コピー・クロック・ツリー１６８、１
８２及び１９６内に生じたリアル・クロック信号１７
０、１８４及び１９８の「コピー」は、ある１つの処理
の間及びいくつかの動作状態にわたって、リアル・クロ
ック信号１７０、１８４及び１９８に整合し、追随する
のが困難であるという点で、重大な欠点がある。この整
合要件は、フィードバック・ループが、クロック・ツリ
ー待ち時間に、集積回路の処理及び動作の変動を補償す
るために、特定の集積回路内におけるクロック時間配置
を正確に制御する場合に重要である。この不整合及び追
従誤差の程度に従って、システム内の集積回路間のクロ
ック・スキューが比例的に増大する。コピー・クロック
１６８、１８２及び１９６及びコピー・クロック信号１
７２、１８６及び２００の唯一の目的が、電子装置１５
０の動作全体のうちのごくわずかな時間を占めるテスト
手順の間ロックを維持することである場合、このクロッ
ク・スキューは、通常の非テスト・モードにおいて被る
かなりのペナルティになる。

【００３０】図３は、本発明によるクロッキングシーケ
ンスを用いる集積回路２２０のブロック図である。集積
回路２２０は、位相ロック・ループ２２２、クロッキン
グゲート２２４、リアル・クロック・ツリー２２６、電
子コンポーネント２２８、コピー・クロック・ツリー２
３０、クロック・コントローラ２３２、及びマルチプレ
クサ２３４を備えている。図３には単一の集積回路を示
しているが、これは、単なる例示である。図３に示して
いないクロックから生成されるクロック信号２３６に、
任意の数の集積回路を接続することが可能である。さら
に、電子コンポーネント２２８には、必要に応じて、さ
まざまな機能を実施することができる任意数の個別の電
子コンポーネントを含めることができる。

【００３１】図３に示すクロッキング方式には、２つの
個別の並列に延びる位相ロック・ループ・フィードバッ
ク経路が含まれているという点で、集積回路２２０のク
ロッキング方式は、図１及び２に示す集積回路のクロッ
キング方式と異なる。位相ロック・ループ（PLL）２２
２からのフィードバック経路の１つには、クロッキング
ゲート２２４、リアル・クロック・ツリー２２６及びマ
ルチプレクサ２３４が含まれている。位相ロック・ルー
プ２２２からの第２のフィードバック経路には、コピー
・クロック・ツリー２３０及びマルチプレクサ２３４が
含まれている。

【００３２】集積回路２２０は、次のように動作する。
位相ロック・ループ２２２は、位相ロックループ２２２
の入力においてクロック信号２３６を受信する。クロッ
ク信号２３６は、図１及び２にそれぞれ示すクロック１
０２及び１５２のようなクロックから伝搬する。位相ロ
ック・ループ２２２の出力は、クロッキングゲート２２
４及びコピー・クロック・ツリー２３０に供給される。
通常動作中は、クロッキングゲート２２４は、クロック
信号２３６がクロッキングゲート２２４を通過できるよ
うにし、クロック信号２３６は、リアル・クロック・ツ
リー２２６を介して多くの電子コンポーネント２２８に
送られる。テスト・モード中は、クロッキングゲート２
２４はディスエーブル状態になり、その結果、クロック
信号２３６のリアル・クロック・ツリー２２６への伝搬
が阻止される。リアル・クロック・ツリー２２６は、電
子コンポーネント２２８を駆動するための、クロック信
号２３６が伝搬していくさまざまな経路を示している。
クロック信号２２６は、リアル・クロック・ツリー２３
６から出て、マルチプレクサ２３４の入力に供給され
る。

【００３３】位相ロック・ループ２２２は、コピー・ク
ロック・ツリー２３０にもクロック信号２３６を供給す
る。コピー・クロック・ツリー２３０は、前述のように
生成されるリアル・クロック・ツリー２２６のコピーで
ある。コピー・クロック・ツリー２３０は、マルチプレ
クサ２３４の入力にコピー・クロック信号を供給する。
コピー・クロック・ツリーは、また、クロック・コント
ローラ２３２に対して、通常のコピー・クロック信号及
びコピー・クロック・ツリーの初期のさまざまな意味
（または向き）を表す１つ以上の初期タップ信号を含む
複数のクロック信号を供給する。

【００３４】クロック・コントローラ２３２は、リアル
・クロック・ツリー２２６及びリアル・クロック信号を
含むフィードバック経路と、コピー・クロック・ツリー
２３０及びコピー・クロック信号を含むフィードバック
経路のいずれが、位相ロック・ループ２２２へのフィー
ドバック入力として供給されるかを制御する。クロック
・コントローラ２３２は、イネーブル／ディスエーブル
信号をクロッキングゲートに供給して、クロッキングゲ
ート２２４をイネーブルにし、クロック信号２３６がク
ロッキングゲート２２４を通過して、リアル・クロック
・ツリー２２６に到達できるようにするか、あるいは、
クロッキングゲート２２４をディスエーブルにして、ク
ロック信号２３６を停止するようにする。さらに、クロ
ック・コントローラ２３２は、マルチプレクサ２３４に
選択入力信号を供給する。クロック・コントローラ２３
２は、どちらのフィードバック経路が位相ロック・ルー
プ２２２にフィードバック入力を供給するかを選択す
る。通常動作モードの場合、クロック・コントローラ２
３２は、クロッキングゲート２２４をイネーブルにし
て、クロック信号２３６がリアル・クロック・ツリー２
２６に供給されるようにする。リアル・クロック・ツリ
ー２２６からのリアル・クロック信号は、次に、電子コ
ンポーネント２２８に供給される。また、通常動作モー
ド中に、クロック・コントローラ２３２は、マルチプレ
クサ２３４に信号を供給し、マルチプレクサ２３４の出
力がリアル・クロック・ツリー２２６からのものである
ようにする。従って、位相ロック・ループ２２２に対す
るフィードバック入力には、リアル・クロック信号を含
むフィードバック経路が含まれる。従って、通常動作モ
ード下では、位相ロック・ループ・フィードバック信号
がリアル・クロック信号から生じるので、集積回路２２
０のスキューは最小限に抑えられる。

【００３５】通常動作モードにある間、コピー・クロッ
ク・ツリー２３０を含む位相ロック・ループ・フィード
バック経路は、サイクルを続行するが、マルチプレクサ
２３４が、位相ロック・ループ・フィードバック入力と
して、リアル・クロック・ツリー２２６を含むフィード
バック経路を絶えず選択しているので、コピー・クロッ
ク・ツリーの信号が、位相ロック・ループ２２２のフィ
ードバック入力まで伝搬することはない。

【００３６】集積回路２２０が、通常動作モードからテ
スト・モードに切り換わると、２つの特定の変化が生じ
る。第１に、クロック・コントローラ２３２が、クロッ
キングゲート２２４に信号を供給して、クロッキングゲ
ートをディスエーブルにする。クロッキングゲート２２
４がディスエーブルになると、クロック信号２３６が、
クロッキングゲート２２４内で停止して、リアル・クロ
ック・ツリー２２６や電子コンポーネント２２８まで伝
搬しなくなる。第２に、クロック・コントローラ２３２
が、マルチプレクサ２３４に信号を供給し、コピー・ク
ロック・ツリー２３０からの信号が、入力として位相ロ
ック・ループ２２２のフィードバック入力に供給される
ようにする。これら２つの変化、すなわち、クロッキン
グゲート２２４内におけるクロック信号２３６の停止、
及び、リアル・クロック信号を含む経路からコピー信号
を含む経路への位相ロック・ループ・フィードバック経
路の切り替わりは、同じクロックサイクルにおいて生じ
る。従って、位相ロック・ループ２２２は、通常動作モ
ードからテスト・モードに切り換わる間、ロックを維持
する。

【００３７】テスト・モードにおいて、適正な動作及び
相互接続を確認するために、集積回路２２０がテストさ
れる。分かりやすくするために図３には示していない既
知の手段によって、既知のデータが電子コンポーネント
２２８にスキャンインされる。次に、リアル・クロック
・ツリー２２６が再起動されて、電子コンポーネント２
２８に対して出力を生成し、１つ以上のクロック・サイ
クルを電子コンポーネント２２８に与える。望ましい実
施態様の１つでは、リアル・クロック・ツリー２２６
は、１または２クロック・サイクルだけしか与えない。
もう１つの望ましい実施態様では、５００クロック・サ
イクルまで必要になる。電子コンポーネント２２８内の
データは、サイクル間に電子コンポーネント２２８から
スキャンアウトされ、分析される。このストップ・アン
ド・スキャン・プロセスは、必要に応じて、全てのテス
トが完了するまで繰り返すことが可能である。スキャン
アウト・データは、予測データと比較される。スキャン
アウト・データが所望のデータに一致すれば、集積回路
２２０が適正に動作していることが確認される。コピー
・クロック・ツリー２３０を含む位相ロック・ループ・
フィードバック経路は、テスト・モード中、位相ロック
・ループ２２２のロックを維持する。

【００３８】図３を参照して図示し説明した本発明は、
通常動作モードにおいて、リアル・クロック・ツリー２
２６から生じるフィードバック経路を組み込むことによ
って、クロック・スキューを最小限に抑える。さらに、
図３に示す構成によれば、テスト・モード中、コピー・
クロック信号を含むフィードバック経路を組み込むこと
によって、位相ロック・ループ２２２のロックが維持さ
れる。

【００３９】図４は、本発明によるマルチプレクサ２３
４の回路図である。マルチプレクサ２２４には、ＯＲゲ
ート２６０及び２６２、ＡＮＤゲート２６４、バッファ
２６６及びインバータ２６８が含まれている。信号２７
０が、クロックコントローラ２３２からＯＲゲート２６
０に供給され、一方、信号２７０の反転信号が、ＯＲゲ
ート２６２に供給される。図３のリアル・クロック・ツ
リー２２６からのクロック信号に対応するリアル・クロ
ック信号２７２が、ＯＲゲート２６０に供給される。図
３のコピー・クロック・ツリー２３０からのクロック信
号に対応するコピー・クロック信号２７４が、ＯＲゲー
ト２６２に供給される。ＯＲゲート２６０及び２６２と
インバータ２６８の構成によって、ＯＲゲート２６０と
２６２の出力は、常に互いに逆になる。従って、ＡＮＤ
ゲート２６４の出力は、リアル・クロック信号２７２ま
たはコピー・クロック信号２７４のいずれかに一致す
る。選択された信号は、バッファ２６６を通って伝搬
し、前述のように、位相ロック・ループ・フィードバッ
ク経路入力として供給される。

【００４０】図５は、本発明に従って集積回路をテスト
する方法を示すフローチャートである。方法３００は、
ステップ３０２に示すように、集積回路の起動及びリセ
ットを行って、その意図する機能を実施できるようにす
ることから始まる。ステップ３０４では、システム・ク
ロックは通常動作モードで動作している。ステップ３０
６では、リアル・クロック信号により、集積回路の位相
ロック・ループのフィードバック経路に対してフィード
バック・ポイントが与えられる。ステップ３０８では、
集積回路の電子コンポーネントに供給されるクロック信
号が停止される。電子コンポーネントへのクロック信号
の停止と同時に、ステップ３１０及び３１２に示すよう
に、位相ロック・ループのフィードバック経路が切り替
わり、フィードバック・ポイントが、リアル・クロック
信号からではなく、コピー・クロック信号から生じるよ
うになる。従って、フィードバック経路のロックは、通
常動作モードからテスト・モードに切り換わる間、維持
されることになる。

【００４１】ステップ３１４では、既知のデータすなわ
ちテスト・データが、既知の手段によって集積回路の電
子コンポーネントにスキャンインされる。ステップ３１
６では、１サイクルの間に、クロックが、フルスピード
で電子コンポーネントに送り込まれ、電子コンポーネン
トの状態を進める。ステップ３１８では、クロックが再
び停止される。ステップ３２０に示すように、集積回路
の電子コンポーネント内に生成されたデータが、電子コ
ンポーネントからスキャンアウトされる。ステップ３２
２では、テスト結果の分析が行われる。すなわち、スキ
ャンアウトされたテストデータ（スキャンアウトテスト
データ）と予測結果が比較される。スキャンアウトテス
トデータは、記録され、集積回路がその特定のテストに
合格したか、不合格であったかが判定される。判定ステ
ップ３２４では、全てのテストが完了したか否かが判定
される。全てのテストが完了した場合は、システムを、
通常動作モードにリセットまたは切り換えることが可能
である。しかし、全てのテストが完了したわけではない
場合、ステップ３１４に示すように、新たな既知のデー
タ・セットが集積回路にスキャンインされ、処理が繰り
返される。

【００４２】本発明によれば、通常動作モードとテスト
・モードの両方において、及び、通常動作モードからテ
スト・モードへの切り換えの間、集積回路における位相
ロック・ループのロックを維持するためのシステム及び
方法が得られる。本発明によれば、集積回路内のクロッ
ク信号に関連したスキューが最小限に抑えられる。本発
明には、２つの個別の位相ロック・ループ・フィードバ
ック経路が含まれており、第１の位相ロック・ループ・
フィードバック経路は、集積回路の通常動作モード中
に、位相ロック・ループに供給されるリアル・クロック
・ツリーから選択されるフィードバック・ポイントを含
むようになっている。第２の位相ロック・ループ・フィ
ードバック経路には、集積回路のテスト・モード中に、
位相ロック・ループに供給されるコピー・クロック・ツ
リーから選択されるフィードバック・ポイントが含まれ
ている。位相ロック・ループへの入力に設けられたフィ
ードバック経路は、テスト手順を開始するためにリアル
・クロック・ツリーを停止する同じクロック・サイクル
において、リアル・クロック信号フィードバック経路か
らコピー・クロック信号フィードバック経路に切り換え
られる。ロックは、通常動作モードからテスト・モード
への切り換え中を含む全期間にわたって維持される。従
って、本発明によれば、システムのモードに関係なく、
システムのスキューを最小限に抑える位相ロック・ルー
プ・フィードバック経路が得られる。

【００４３】望ましい実施態様を説明するために、特定
の実施態様について例示して解説したが、本発明の範囲
を逸脱することなく、図示し、解説した特定の実施態様
の代わりに、同じ目的を達成するように計算されたさま
ざまな代替の及び／または等価な実施例を使用できるこ
とは当業者には明らかであろう。化学、機械、電気機
械、電気及びコンピュータの技術者には容易に明らかに
なるように、本発明は多種多様な実施態様で実施するこ
とが可能である。本出願は、本明細書に記載の望ましい
実施態様に関するいかなる改変または変更をも包含する
ものとする。従って、本発明は、特許請求の範囲及びそ
の同等物によってのみしか制限されない。

【００４４】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．通常動作モード及びテスト・モード中、及び、通常
動作モードからテスト・モードへの切り換え中におけ
る、集積回路内の位相ロック・ループのロックを維持す
る方法であって、前記通常動作モード中に、リアル・ク
ロック・ツリーからのリアル・クロック信号によって、
前記位相ロック・ループの位相ロック・ループ・フィー
ドバック経路を閉じるステップと、前記リアル・クロッ
ク・ツリーを停止し、それによって、通常モードからテ
スト・モードに移行するステップと、テスト・モード中
に、コピー・クロック・ツリーからのコピー・クロック
信号によって、前記位相ロック・ループの前記位相ロッ
ク・ループ・フィードバック経路を閉じ、前記位相ロッ
ク・ループによって、通常動作モード及びテスト・モー
ド中、及び、通常動作モードからテスト・モードへの切
り換え中に、ロックが維持されるようにするステップを
含む、方法。 ２．通常動作モード中、前記位相ロック・ループの出力
信号を前記リアル・クロック・ツリー及び前記コピー・
クロック・ツリーに供給するステップをさらに含む、上
項１の方法。 ３．リアル・クロック・ツリーを停止する前記ステップ
が、前記リアル・クロック・ツリーに配置されたクロッ
ク・ゲートをディスエーブルにして、前記位相ロック・
ループの出力信号が前記ゲートを通過しないようにする
ステップをさらに含む、上項１の方法。 ４．集積回路のモードに基づいて位相ロック・ループ・
フィードバック入力信号を選択的に制御するステップを
さらに含む、上項１の方法。 ５．前記リアル・クロック・ツリー及び前記コピー・ク
ロック・ツリーにクロック信号を供給するステップをさ
らに含む、上項１の方法。 ６．リアル・クロック・ツリーを停止する前記ステップ
が、前記リアル・クロック・ツリーに供給されるクロッ
ク信号は停止するが、前記コピー・クロック・ツリーに
対するクロック信号の供給は続行するステップをさらに
含む、上項５の方法。 ７．リアル・クロック・ツリーを停止する前記ステップ
及びコピー・クロック信号によって前記位相ロック・ル
ープ・フィードバック経路を閉じる前記ステップが、前
記リアル・クロック・ツリーに供給されるクロック信号
を停止し、それによって、通常動作モードからテスト・
モードに移行するステップ、及び、単一のクロック・サ
イクルにおいて、前記リアル・クロック信号を含む状態
から、前記コピー・クロック信号を含む状態に、前記位
相ロック・ループ・フィードバック経路を切り換えるス
テップ、をさらに含む、上項５の方法。 ８．テスト・モード中に集積回路のテストを行うステッ
プをさらに含む、上項１の方法。 ９．集積回路をテストする前記ステップが、前記集積回
路の電子コンポーネントに既知のデータをスキャンイン
するステップと、少なくとも１クロック・サイクルにわ
たって、前記集積回路の電子コンポーネントにフル・ス
ピードのクロックを供給するステップと、前記集積回路
の電子コンポーネントからデータをスキャンアウトする
ステップをさらに含む、上項８の方法。 １０．前記スキャンされたデータと予測データを比較す
るステップをさらに含む、上項９の方法。 １１．スキャンされたデータと予測データを比較する前
記ステップの後に、前記集積回路をリセットするステッ
プをさらに含む、上項１０の方法。 １２．全てのテストが完了するまで、前記テストするス
テップを繰り返すステップをさらに含む、上項１０の方
法。 １３．集積回路内の位相ロック・ループのロックを維持
して、該集積回路のテストを容易にする方法であって、
通常動作モード中に、リアル・クロック・ツリーからの
リアル・クロック信号によって、前記位相ロック・ルー
プの位相ロック・ループ・フィードバック経路を閉じる
ステップと、前記リアル・クロック・ツリーを停止し、
それによって、通常動作モードからテスト・モードに移
行するステップと、テスト・モード中に、コピー・クロ
ック・ツリーからのコピー・クロック信号によって前記
位相ロック・ループの位相ロック・ループ・フィードバ
ック経路を閉じて、前記位相ロック・ループがロックを
維持するようにするステップと、前記集積回路の電子コ
ンポーネントに既知のデータをスキャンインするステッ
プと、少なくとも１つのクロック間隔にわたって、前記
集積回路の電子コンポーネントにフル・スピードのクロ
ックを供給するステップと、前記集積回路の電子コンポ
ーネントからデータをスキャンアウトするステップを含
む、方法。 １４．通常動作モード中に、前記リアル・クロック・ツ
リー及び前記コピー・クロック・ツリーに前記位相ロッ
ク・ループの出力信号を供給するステップをさらに含
む、上項１３の方法。 １５．リアル・クロック・ツリーを停止する前記ステッ
プが、前記リアル・クロック・ツリーに配置されたクロ
ッキングゲートをディスエーブルにし、前記位相ロック
・ループの出力信号が、前記ゲートを通過しないように
するステップをさらに含む、上項１３の方法。 １６．前記集積回路のモードに従って位相ロック・ルー
プ・フィードバック入力信号を選択的に制御するステッ
プをさらに含む、上項１３の方法。 １７．前記リアル・クロック・ツリー及び前記コピー・
クロック・ツリーにクロック信号を供給するステップを
さらに含む、上項１３の方法。 １８．リアル・クロック・ツリーを停止する前記ステッ
プが、前記リアル・クロック・ツリーに供給されるクロ
ック信号は停止するが、前記コピー・クロック・ツリー
に対するクロック信号の供給は続行するステップをさら
に含む、上項１７の方法。 １９．リアル・クロック・ツリーを停止する前記ステッ
プ及びコピー・クロック信号によって前記位相ロック・
ループ・フィードバック経路を閉じる前記ステップが、
前記リアル・クロック・ツリーに供給されるクロック信
号を停止し、それによって、通常動作モードからテスト
・モードに移行するステップ、及び、単一のクロック・
サイクルにおいて、前記リアル・クロック信号を含む状
態から、前記コピー・クロック信号を含む状態に、前記
位相ロック・ループ・フィードバック経路を切り換える
ステップをさらに含む、上項１７の方法。 ２０．前記スキャンされたデータと予測データを比較す
るステップをさらに含む、上項１３の方法。 ２１．スキャンされたデータと予測データを比較する前
記ステップの後に、集積回路をリセットするステップを
さらに含む、上項２０の方法。 ２２．全てのテストが完了するまでテストするステップ
を繰り返すステップをさらに含む、上項２０の方法。 ２３．通常動作モード及びテスト・モード中、及び、通
常動作モードからテスト・モードへの切り換え中におい
て、集積回路内の位相ロック・ループのロックを維持す
るためのシステムであって、クロック信号を受信するこ
とが可能なクロック入力、フィードバック入力、及び、
出力を有する位相ロック・ループと、前記位相ロック・
ループの出力に電気的に結合された入力を有するクロッ
キングゲートと、前記クロッキングゲートの出力に電気
的に結合されて、前記集積回路の電気コンポーネントに
前記クロック信号を供給するリアル・クロック・ツリー
と、前記位相ロック・ループの出力に電気的に結合され
たコピー・クロック・ツリーと、前記リアル・クロック
・ツリーに電気的に結合された第１の入力、前記コピー
・クロック・ツリーに電気的に結合された第２の入力、
及び、前記位相ロック・ループの前記フィードバック入
力に電気的に結合された出力を有するマルチプレクサ
と、前記クロッキングゲートに電気的に結合されて、前
記クロッキングゲートの出力を選択的に制御し、前記マ
ルチプレクサに電気的に結合されて、前記マルチプレク
サの出力を選択的に制御するためのコントローラを備え
るシステム。 ２４．前記コントローラが、前記クロッキングゲートに
おいて前記リアル・クロック・ツリーを停止し、単一の
クロック・サイクル内で、前記リアル・クロック・ツリ
ーから前記コピー・クロック・ツリーに前記マルチプレ
クサの出力を切り換える、上項２３のシステム。 ２５．前記マルチプレクサが、前記リアル・クロック・
ツリーに電気的に結合された第１の入力、及び、前記コ
ントローラからのコントローラ信号に電気的に結合され
た第２の入力を有する第１のＯＲゲートと、前記コント
ローラ信号に電気的に結合されたインバータと、前記コ
ピー・クロック・ツリーに電気的に結合された第１の入
力、及び、前記インバータの出力に結合された第２の入
力を有する第２のＯＲゲートと、前記第１のＯＲゲート
の出力に電気的に結合された第１の入力、前記第２のＯ
Ｒゲートの出力に電気的に結合された第２の入力、及
び、前記マルチプレクサの出力に対応する出力を有する
ＡＮＤゲートをさらに備える、上項２３のシステム。

【００４５】本発明の概要を以下に示す。本発明は、通
常動作モート゛中及びテストモート゛中のいずれにおいても、さら
に、通常動作モート゛からテストモート゛への切り換え中において
も、集積回路内の位相ロックルーフ゜のロックを維持するためのシス
テム及び方法である。この方法は、通常動作モート゛中に、リア
ルクロックツリーからのリアルクロック信号によって位相ロックルーフ゜の位相
ロックルーフ゜フィート゛ハ゛ック経路を閉じるステッフ゜を含む。リアルクロックツリ
ーは選択的に停止され、これによって、通常動作モート゛か
らテストモート゛に移行する。位相ロックルーフ゜の位相ロックルーフ゜フィート゛
ハ゛ック経路は、コヒ゜ークロックツリーからのクロック信号のコヒ゜ー信号（コ
ヒ゜ークロック信号）によって閉じられ、これによって、位相ロ
ックルーフ゜はロックを維持する。リアルクロックツリーを停止するステッフ゜
と、コヒ゜ークロック信号で位相ロックルーフ゜フィート゛ハ゛ック経路を閉じる
ステッフ゜は、通常動作モート゛からテストモート゛への切り換えの間、
ロックが維持されるように単一クロックサイクル内で完了する。

【００４６】

【発明の効果】本発明によれば、集積回路を含む電子装
置の動作モードに関係なく、位相ロック・ループ・フィ
ードバックによるクロックの位相ロックを維持して、シ
ステムの全体的なスキューを最小限に抑えることが可能
な手段が提供される。

【図面の簡単な説明】

【図１】従来技術による電子装置のクロッキング方式を
示すブロック図である。

【図２】従来技術による電子装置のクロッキング方式の
第２の実施態様を示すブロック図である。

【図３】本発明による特定の集積回路のクロッキング方
式を示すブロック図である。

【図４】本発明によるマルチプレクサの回路図である。

【図５】本発明による集積回路のテスト方法を示すフロ
ーチャートである。

【符号の説明】

２２０ 集積回路 ２２２ 位相ロック・ループ ２２４ クロッキングゲート ２２６ リアルクロックツリー ２２８ 電子コンポーネント ２３０ コピークロックツリー ２３２ クロックコントローラ ２３４ マルチプレクサ ２３６ クロック信号

フロントページの続き Ｆターム(参考） 2G132 AA11 AB01 AK15 AL11 5B079 BC03 CC01 CC08 DD06 DD13 5J106 AA04 EE06 FF08 GG18 HH10 KK32

Claims (1)

【特許請求の範囲】
1. 【請求項１】通常動作モード及びテスト・モード中、及
   び、通常動作モードからテスト・モードへの切り換え中
   において、集積回路内の位相ロック・ループのロックを
   維持する方法であって、 前記通常動作モード中に、リアル・クロック・ツリーか
   らのリアル・クロック信号によって、前記位相ロック・
   ループの位相ロック・ループ・フィードバック経路を閉
   じるステップと、 前記リアル・クロック・ツリーを停止し、それによっ
   て、通常モードからテスト・モードに移行するステップ
   と、 テスト・モード中に、コピー・クロック・ツリーからの
   コピー・クロック信号によって、前記位相ロック・ルー
   プの前記位相ロック・ループ・フィードバック経路を閉
   じ、前記位相ロック・ループによって、通常動作モード
   及びテスト・モード中、及び、通常動作モードからテス
   ト・モードへの切り換え中に、ロックが維持されるよう
   にするステップを含む、方法。