CN116521613B - 超低延迟的时钟域切换数据传输系统 - Google Patents

超低延迟的时钟域切换数据传输系统 Download PDF

Info

Publication number
CN116521613B
CN116521613B CN202310808262.XA CN202310808262A CN116521613B CN 116521613 B CN116521613 B CN 116521613B CN 202310808262 A CN202310808262 A CN 202310808262A CN 116521613 B CN116521613 B CN 116521613B
Authority
CN
China
Prior art keywords
clock
parallel
clock tree
phase
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310808262.XA
Other languages
English (en)
Other versions
CN116521613A (zh
Inventor
卢文才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Qijian Semiconductor Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Original Assignee
Nanjing Qijian Semiconductor Technology Co ltd
Shanghai Hejian Industrial Software Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Qijian Semiconductor Technology Co ltd, Shanghai Hejian Industrial Software Group Co Ltd filed Critical Nanjing Qijian Semiconductor Technology Co ltd
Priority to CN202310808262.XA priority Critical patent/CN116521613B/zh
Publication of CN116521613A publication Critical patent/CN116521613A/zh
Application granted granted Critical
Publication of CN116521613B publication Critical patent/CN116521613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817—Specially adapted for signal processing, e.g. Harvard architectures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及芯片技术领域，尤其涉及一种超低延迟的时钟域切换数据传输系统，包括M个数字发送端和模拟发射机，模拟发射机包括M个数据接收模块、锁相环、分频器、并行时钟树、反馈时钟树和串行时钟树。锁相环的第一输入接口与原始时钟lclk相连接，第二输入接口和反馈时钟fbclk相连，锁相环的输出接口分别与分频器的输入接口和串行时钟树的输入接口相连接；分频器的输出接口分别与并行时钟树的输入接口和反馈时钟树的输入接口连接，并行时钟树的第m个输出接口与Bm连接；反馈时钟树的输出接口与锁相环的第二输入接口相连接；串行时钟树的第m个输出接口与Bm连接。本发明无需使用FIFO，实现了超低延迟的时钟域切换数据传输。

Description

超低延迟的时钟域切换数据传输系统
技术领域
本发明涉及芯片技术领域，尤其涉及一种超低延迟的时钟域切换数据传输系统。
背景技术
在摩尔定律逐渐放缓情况下，芯粒（Chiplet）技术是系统级芯片（System onChip，简称SOC）持续提高集成度和芯片算力的重要途径。超低延迟是芯粒技术的核心指标之一。超低延迟可以使得多个芯粒相互之间传输数据就像单颗芯片一样，几乎没有延迟。典型的芯粒协议标准UCIe规定了从发送端的FDI接口到接收端的FDI（Filt aware D2Dinterface）接口传输延迟为2nS。在现有的串行器（SerDes）设计技术中，从并行数据的时钟域切换到串行数据的高速时钟域都是需要设置先入先出队列（FIFO），但是，FIFO的延迟是需要2个并行数据的时钟周期以上，这样的延迟难以满足芯粒协议要求。由此可知，如何实现超低延迟的时钟域切换数据传输成为亟待解决的技术问题。
发明内容
本发明目的在于，提供一种超低延迟的时钟域切换数据传输系统，无需使用FIFO，实现了超低延迟的时钟域切换数据传输。
根据本发明一方面，提供了一种超低延迟的时钟域切换数据传输系统，包括M个数字发送端{A1,A2,…,Am,…,AM}和模拟发射机，所述模拟发射机包括M个数据接收模块{B1,B2,…,Bm,…,BM}、锁相环、分频器、并行时钟树、反馈时钟树和串行时钟树，所述并行时钟树、反馈时钟树和串行时钟树的时钟树结构相同；其中，Am为第m个数字发送端，Bm为第m个数据接收模块，m的取值范围为1到M，每一Am均与原始时钟lclk连接，Am基于原始时钟lclk发送并行数据，Am的数据输出端与Bm的数据输入端相连接；
所述锁相环包括第一输入接口、第二输入接口和输出接口，所述锁相环的第一输入接口与原始时钟lclk相连接，所述锁相环的第二输入接口和反馈时钟fbclk相连，所述锁相环的输出接口分别与分频器的输入接口和串行时钟树的输入接口相连接；
分频器的输出接口分别与并行时钟树的输入接口和反馈时钟树的输入接口连接，所述并行时钟树包括M个输出接口，并行时钟树的第m个输出接口与Bm连接；反馈时钟树的输出接口与锁相环的第二输入接口相连接；所述串行时钟树包括M个输出接口，串行时钟树的第m个输出接口与Bm连接；
所述锁相环用于基于反馈时钟fbclk调整原始时钟lclk，并将调整后的原始时钟lclk乘以N，输出串行时钟sclk，N为预设的时钟翻倍数，N大于等于2；
所述分频器用于将串行时钟sclk除以N，通过并行时钟树向Bm发送并行时钟pclk,通过反馈时钟树向锁相环的第二输入接口发送反馈时钟fbclk；
Bm用于将Am发送的并行数据转换为串行数据，并基于串行时钟sclk输出。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本发明提供的一种超低延迟的时钟域切换数据传输系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
本发明所述系统通过设置与并行时钟树相同路径的时钟树反馈时钟树，并把反馈时钟树的路径放到锁相环的反馈路径，从而使数据接收模块接收的并行数据时钟的相位和数字发送端发送数据的时钟尽可能同步，不随工艺温度电压的变化而变化，从而可以准确的采样到输入数据，减少了数据的传输延迟。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的超低延迟的时钟域切换数据传输系统示意图；
图2为本发明实施例一提供的超低延迟的时钟域切换数据传输系统示意图；
图3为本发明实施例一提供的超低延迟的时钟域切换数据传输系统的时序图；
图4为本发明实施例二提供的超低延迟的时钟域切换数据传输系统示意图；
图5为本发明实施例二提供的超低延迟的时钟域切换数据传输系统的时序图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种超低延迟的时钟域切换数据传输系统，如图1所示示例，包括M个数字发送端{A1,A2,…,Am,…,AM}和模拟发射机，所述模拟发射机包括M个数据接收模块{B1,B2,…,Bm,…,BM}、锁相环、分频器、并行时钟树、反馈时钟树和串行时钟树，所述并行时钟树、反馈时钟树和串行时钟树的时钟树结构相同，使得并行时钟树、反馈时钟树和串行时钟树具有尽可能相同的延迟。其中，Am为第m个数字发送端，Bm为第m个数据接收模块，m的取值范围为1到M，每一Am均与原始时钟lclk连接，Am基于原始时钟lclk发送并行数据TxData<K-1:0>，Am的数据输出端与Bm的数据输入端相连接。 需要说明的是，图1所示示例中，M=16，并行数据K=8，可以理解的是，这些数据可以根据具体应用需求来灵活调整。
所述锁相环包括第一输入接口、第二输入接口和输出接口，所述锁相环的第一输入接口与原始时钟lclk相连接，所述锁相环的第二输入接口和反馈时钟fbclk相连，所述锁相环的输出接口分别与分频器的输入接口和串行时钟树的输入接口相连接。
分频器的输出接口分别与并行时钟树的输入接口和反馈时钟树的输入接口连接，所述并行时钟树包括M个输出接口，并行时钟树的第m个输出接口与Bm连接；反馈时钟树的输出接口与锁相环的第二输入接口相连接；所述串行时钟树包括M个输出接口，串行时钟树的第m个输出接口与Bm连接。
所述锁相环用于基于反馈时钟fbclk调整原始时钟lclk，并将调整后的原始时钟lclk乘以N，输出串行时钟sclk，N为预设的时钟翻倍数，N大于等于2。图1所示示例中，原始时钟lclk为2Ghz,经过锁相环输出的串行时钟sclk为16Ghz,N设置为8，串行时钟sclk经过分配其后得到的反馈时钟fbclk和并行时钟pclk均为2Ghz。
所述分频器用于将串行时钟sclk除以N，通过并行时钟树向Bm发送并行时钟pclk,通过反馈时钟树向锁相环的第二输入接口发送反馈时钟fbclk。
Bm用于将Am发送的并行数据转换为串行数据，并基于串行时钟sclk输出。
所述锁相环使得反馈时钟fbclk和原始时钟lclk的相位差小于等于预设的相位差阈值。
作为一种示例，所述模拟发射机还包括M个输出驱动器{C1,C2,…,Cm,…,CM}，Cm为第m个输出驱动器，Bm通过Cm输出串行数据。
需要说明的是，原始时钟lclk通过锁相环、分频器、并行时钟树到达Bm，延迟会随着工艺温度电压的变化而变化，从而使得Bm采样接收Am发送的数据很难满足Bm中触发器的建立时间和保持时间需求。本发明通过增加反馈时钟树，向锁相环实时传输反馈时钟fbclk，使得锁相环基于反馈时钟fbclk动态调整原始时钟lclk，从而使得并行时钟pclk、反馈时钟fbclk、串行时钟sclk的上升沿尽可能对齐，即延迟保持在尽可能小的范围之内。将反馈时钟fbclk传输至锁相环，通过锁相环的环路特性调整使得反馈时钟fbclk和原始时钟lclk的上升沿尽可能对齐，即延迟保持在尽可能小的范围之内。这样使得，当工艺温度电压发生变化时，锁相环会自动补偿延迟变化，使得反馈时钟fbclk和原始时钟lclk的上升沿尽可能对齐。
数据接收模块可以设置为不同的结构，以下通过两个具体实施例来说明：
实施例一、
如图2所示示例，Am包括第一触发器D1m,Bm包括第二触发器D2m和并串转换器P2Sm，D1m的数据输出端与D2m的数据输入端相连接，所述分频器通过并行时钟树向第二触发器D2m发送并行时钟pclk，第一触发器D1m和第二触发器D2m分别采用相反的时钟沿发送数据、接收数据，例如，第一触发器D1m采用上升沿发送并行数据，第二触发器D2m采用下降沿接收并行数据，或者，第一触发器D1m采用下降沿发送并行数据，第二触发器D2m采用上升沿接收并行数据。通过第二触发器D2m来接收并行数据，并串转换器P2Sm基于第二触发器D2m接收到的并行数据转换我串行数据发出。
如图3所示，图2所示的系统需满足：[（锁相环的静态相差+并行时钟树和反馈时钟树的相差+并行时钟周期/2）-（第一触发器D1m的延迟+第一触发器D1m到第二触发器D2m之间数据线的延迟）]>第二触发器D2m的建立时间。以及[（并行时钟周期+第一触发器D1m的延迟）-（锁相环的静态相差+并行时钟树和反馈时钟树的相差+并行时钟周期/2）]>第二触发器D2m的保持时间。其中，锁相环的静态相差等于反馈时钟fbclk和原始时钟lclk的相位差，反馈时钟fbclk和原始时钟lclk的相位差小于等于预设的相位差阈值。并行时钟树和反馈时钟树的相差等于并行时钟pclk和反馈时钟fbclk的相位差。并行时钟周期为并行时钟pclk的周期，可以理解的是，原始时钟lclk、并行时钟pclk和反馈时钟fbclk的周期均相等，串行时钟的sclk的周期为并行时钟pclk的1/N。需要说明的是，第二触发器D2m的建立时间和第二触发器D2m的建立时间为第二触发器D2m的已知参数。锁相环的静态相差、并行时钟树和反馈时钟树的相差、并行时钟周期、第一触发器D1m的延迟、第一触发器D1m的延迟、第一触发器D1m到第二触发器D2m之间数据线的延迟（图3中简称数据线的延迟）可以根据设计调整，且均是可以获取到的参数。
实施例二、
作为图2示例的一种变形，也可以直接基于并串转换器接收并行数据，如图4所示示例，Am包括第一触发器D1m，第一触发器D1m用于发送K路并行数据，Bm包括并串转换器P2Sm，P2Sm包括K个级联设置的第三触发器{D31 m,D32 m,…,D3k m,…,D3K m},其中，D3k m为P2Sm的第k个第三触发器，k的取值范围为1到K，所述分频器通过并行时钟树向D3k m发送并行时钟pclk，并将并行时钟pclk作为D3k m的选通信号，第一触发器D1m和并行时钟pclk分别采用相反的时钟沿发送数据、触发D3k m接收数据。例如，第一触发器D1m采用上升沿发送并行数据，并行时钟pclk采用下降沿触发D3k m接收数据，或者，第一触发器D1m采用下降沿发送并行数据，并行时钟pclk采用上升沿触发D3k m接收数据。
如图5所示示例，图4所示所述系统需满足：[（锁相环的静态相差+并行时钟树和反馈时钟树的相差+并行时钟周期/2）-（第一触发器D1m的延迟+第一触发器D1m到第二触发器D2m之间数据线的延迟）]和选通信号建立时间中的最小值，大于第三触发器D3k m的建立时间。以及[（并行时钟周期+第一触发器D1m的延迟）-（锁相环的静态相差+并行时钟树和反馈时钟树的相差+并行时钟周期/2）]和选通信号保持时间的最小值，大于第三触发器D3k m的保持时间。其中，选通信号建立时间=串行时钟sclk的周期-串行时钟sclk的上升沿到选通信号选通的延迟；选通信号保持时间=串行时钟sclk的上升沿到选通信号选通的延迟。锁相环的静态相差等于反馈时钟fbclk和原始时钟lclk的相位差，锁相环的静态相差小于等于预设的相位差阈值；并行时钟树和反馈时钟树的相差等于并行时钟pclk和反馈时钟fbclk的相位差；并行时钟周期为并行时钟pclk的周期。需要说明的是，第三触发器D3k m的建立时间和第三触发器D3k m的建立时间为第三触发器D3k m的已知参数。锁相环的静态相差、并行时钟树和反馈时钟树的相差、并行时钟周期、第一触发器D1m的延迟、第一触发器D1m的延迟、第一触发器D1m到第二触发器D2m之间数据线的延迟（图5中简称数据线的延迟）、串行时钟sclk的上升沿到选通信号选通的延迟（图5简称sclk到load的延迟）可以根据设计调整，且均是可以获取到的参数，选通信号建立时间在图5中示为load建立时间，选通信号保持时间在图5中示为load保持时间。
本发明实施例所述系统通过设置与并行时钟树相同路径的时钟树反馈时钟树，并把反馈时钟树的路径放到锁相环的反馈路径，从而使数据接收模块的接收的并行数据时钟的相位和数字发送端发送数据的时钟尽可能同步，不随工艺温度电压的变化而变化，从而可以准确的采样到输入数据，减少了数据的传输延迟。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种超低延迟的时钟域切换数据传输系统，其特征在于，
包括M个数字发送端{A1,A2,…,Am,…,AM}和模拟发射机，所述模拟发射机包括M个数据接收模块{B1,B2,…,Bm,…,BM}、锁相环、分频器、并行时钟树、反馈时钟树和串行时钟树，所述并行时钟树、反馈时钟树和串行时钟树的时钟树结构相同；其中，Am为第m个数字发送端，Bm为第m个数据接收模块，m的取值范围为1到M，每一Am均与原始时钟lclk连接，Am基于原始时钟lclk发送并行数据，Am的数据输出端与Bm的数据输入端相连接；
所述锁相环包括第一输入接口、第二输入接口和输出接口，所述锁相环的第一输入接口与原始时钟lclk相连接，所述锁相环的第二输入接口和反馈时钟fbclk相连，所述锁相环的输出接口分别与分频器的输入接口和串行时钟树的输入接口相连接；
分频器的输出接口分别与并行时钟树的输入接口和反馈时钟树的输入接口连接，所述并行时钟树包括M个输出接口，并行时钟树的第m个输出接口与Bm连接；反馈时钟树的输出接口与锁相环的第二输入接口相连接；所述串行时钟树包括M个输出接口，串行时钟树的第m个输出接口与Bm连接；
所述锁相环用于基于反馈时钟fbclk调整原始时钟lclk，并将调整后的原始时钟lclk乘以N，输出串行时钟sclk，N为预设的时钟翻倍数，N大于等于2；
所述分频器用于将串行时钟sclk除以N，通过并行时钟树向Bm发送并行时钟pclk,通过反馈时钟树向锁相环的第二输入接口发送反馈时钟fbclk；
Bm用于将Am发送的并行数据转换为串行数据，并基于串行时钟sclk输出。
2.根据权利要求1所述的系统，其特征在于，
所述锁相环使得反馈时钟fbclk和原始时钟lclk的相位差小于等于预设的相位差阈值。
3.根据权利要求1所述的系统，其特征在于，
Am包括第一触发器D1m，Bm包括第二触发器D2m和并串转换器P2Sm，D1m的数据输出端与D2m的数据输入端相连接，所述分频器通过并行时钟树向第二触发器D2m发送并行时钟pclk，第一触发器D1m和第二触发器D2m分别采用相反的时钟沿发送数据、接收数据。
4.根据权利要求3所述的系统，其特征在于，
所述系统满足：[（锁相环的静态相差+并行时钟树和反馈时钟树的相差+并行时钟周期/2）-（第一触发器D1m的延迟+第一触发器D1m到第二触发器D2m之间数据线的延迟）]>第二触发器D2m的建立时间；
以及[（并行时钟周期+第一触发器D1m的延迟）-（锁相环的静态相差+并行时钟树和反馈时钟树的相差+并行时钟周期/2）]> 第二触发器D2m的保持时间。
5.根据权利要求1所述的系统，其特征在于，
Am包括第一触发器D1m，第一触发器D1m用于发送K路并行数据，Bm包括并串转换器P2Sm，P2Sm包括K个级联设置的第三触发器{D31 m,D32 m,…,D3k m,…,D3K m},其中，D3k m为P2Sm的第k个第三触发器，k的取值范围为1到K，所述分频器通过并行时钟树向D3k m发送并行时钟pclk，并将并行时钟pclk作为D3k m的选通信号，第一触发器D1m和并行时钟pclk分别采用相反的时钟沿发送数据、触发D3k m接收数据。
6.根据权利要求5所述的系统，其特征在于，
所述系统满足：[（锁相环的静态相差+并行时钟树和反馈时钟树的相差+并行时钟周期/2）-（第一触发器D1m的延迟+第一触发器D1m到第二触发器D2m之间数据线的延迟）]和选通信号建立时间中的最小值，大于第三触发器D3k m的建立时间；
以及[（并行时钟周期+第一触发器D1m的延迟）-（锁相环的静态相差+并行时钟树和反馈时钟树的相差+并行时钟周期/2）]和选通信号保持时间的最小值，大于第三触发器D3k m的保持时间。
7.根据权利要求6所述的系统，其特征在于，
选通信号建立时间=串行时钟sclk的周期-串行时钟sclk的上升沿到选通信号选通的延迟；
选通信号保持时间=串行时钟sclk的上升沿到选通信号选通的延迟。
8.根据权利要求4或7所述的系统，其特征在于，
锁相环的静态相差等于反馈时钟fbclk和原始时钟lclk的相位差，锁相环的静态相差小于等于预设的相位差阈值；
并行时钟树和反馈时钟树的相差等于并行时钟pclk和反馈时钟fbclk的相位差；
并行时钟周期为并行时钟pclk的周期。
9.根据权利要求1所述的系统，其特征在于，
所述模拟发射机还包括M个输出驱动器{C1,C2,…,Cm,…,CM}，Cm为第m个输出驱动器，Bm通过Cm输出串行数据。
CN202310808262.XA 2023-07-04 2023-07-04 超低延迟的时钟域切换数据传输系统 Active CN116521613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310808262.XA CN116521613B (zh) 2023-07-04 2023-07-04 超低延迟的时钟域切换数据传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310808262.XA CN116521613B (zh) 2023-07-04 2023-07-04 超低延迟的时钟域切换数据传输系统

Publications (2)

Publication Number Publication Date
CN116521613A CN116521613A (zh) 2023-08-01
CN116521613B true CN116521613B (zh) 2023-08-25

Family

ID=87399813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310808262.XA Active CN116521613B (zh) 2023-07-04 2023-07-04 超低延迟的时钟域切换数据传输系统

Country Status (1)

Country Link
CN (1) CN116521613B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625559B1 (en) * 2000-05-01 2003-09-23 Hewlett-Packard Development Company, L.P. System and method for maintaining lock of a phase locked loop feedback during clock halt
CN1866815A (zh) * 2004-06-30 2006-11-22 富士通株式会社 接收并行数据的装置及其方法
CN103209070A (zh) * 2013-03-14 2013-07-17 中山大学 一种数字接口射频芯片及其实现方法
CN104854531A (zh) * 2012-12-13 2015-08-19 相干逻辑公司 时钟发生电路的重新配置
CN106326510A (zh) * 2015-06-30 2017-01-11 新思科技(上海)有限公司 验证时钟树延迟
CN112600567A (zh) * 2020-12-18 2021-04-02 上海微阱电子科技有限公司 高速多通道并串转换电路
CN114759915A (zh) * 2021-01-12 2022-07-15 创意电子股份有限公司 提供时钟给通信实体层中的解串转换器的电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888385B2 (en) * 2002-08-12 2005-05-03 Stmicroelectronics Pvt. Ltd. Phase locked loop (PLL) for integrated circuits
US9237000B2 (en) * 2006-06-19 2016-01-12 Intel Corporation Transceiver clock architecture with transmit PLL and receive slave delay lines
US7825711B2 (en) * 2009-04-01 2010-11-02 Micron Technology, Inc. Clock jitter compensated clock circuits and methods for generating jitter compensated clock signals

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625559B1 (en) * 2000-05-01 2003-09-23 Hewlett-Packard Development Company, L.P. System and method for maintaining lock of a phase locked loop feedback during clock halt
CN1866815A (zh) * 2004-06-30 2006-11-22 富士通株式会社 接收并行数据的装置及其方法
CN104854531A (zh) * 2012-12-13 2015-08-19 相干逻辑公司 时钟发生电路的重新配置
CN103209070A (zh) * 2013-03-14 2013-07-17 中山大学 一种数字接口射频芯片及其实现方法
CN106326510A (zh) * 2015-06-30 2017-01-11 新思科技(上海)有限公司 验证时钟树延迟
CN112600567A (zh) * 2020-12-18 2021-04-02 上海微阱电子科技有限公司 高速多通道并串转换电路
CN114759915A (zh) * 2021-01-12 2022-07-15 创意电子股份有限公司 提供时钟给通信实体层中的解串转换器的电路

Also Published As

Publication number Publication date
CN116521613A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
US11990912B2 (en) Data transmission using delayed timing signals
US9753486B2 (en) Clock gating with an asynchronous wrapper cell
US7620837B2 (en) Data transmission system and data transmission apparatus
JP2629028B2 (ja) クロック信号供給方法および装置
JPH07154381A (ja) データ転送装置
US9465404B2 (en) Timing synchronization circuit for wireless communication apparatus
US20080218225A1 (en) Semiconductor Device and Communication Control Method
CN110334044B (zh) 一种mipi dphy发送电路及设备
KR100257845B1 (ko) 고속버스 시스템 및 그의 동작방법
CN109800192A (zh) 电子设备、fpga芯片及其接口电路
CN116521613B (zh) 超低延迟的时钟域切换数据传输系统
US8782458B2 (en) System and method of data communications between electronic devices
CN108984446B (zh) 基于fpga原语的phy接口及fpga芯片
US9891653B2 (en) Techniques for clock rate changes during data rate changes in an integrated circuit (IC)
US20150113236A1 (en) Memory controller
US10749505B2 (en) High-speed transmitter including a multiplexer using multi-phase clocks
US7489915B2 (en) Squelch circuit and communication apparatus used with the same
CN115102682B (zh) 一种用于超声系统的adc自动同步方法及设备
US20220404857A1 (en) Semiconductor die, electronic component, electronic apparatus and manufacturing method thereof
CN105306022A (zh) 一种用于异步电路四相位握手协议的非对称延时装置
CN101938277B (zh) 倍频系统及实现倍频的方法
CN210518362U (zh) 一种单线通信电路及通信系统
CN110162503B (zh) 高速数据同步电路及数据同步方法
CN205304755U (zh) 一种用于异步电路四相位握手协议的非对称延时装置
CN213043663U (zh) 时钟相位对齐电路及包含其的高速串行收发器、fpga

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant