CN101938277B - 倍频系统及实现倍频的方法 - Google Patents
倍频系统及实现倍频的方法 Download PDFInfo
- Publication number
- CN101938277B CN101938277B CN2010102518572A CN201010251857A CN101938277B CN 101938277 B CN101938277 B CN 101938277B CN 2010102518572 A CN2010102518572 A CN 2010102518572A CN 201010251857 A CN201010251857 A CN 201010251857A CN 101938277 B CN101938277 B CN 101938277B
- Authority
- CN
- China
- Prior art keywords
- phase
- clock
- frequency
- degree
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种倍频系统，用于对一输入时钟进行处理后输出一N倍频的单相时钟，其中N大于等于2，所述倍频系统包括一接收所述输入时钟的分频器、一与所述分频器相连的插值器、一与所述插值器相连的相位均衡器及一与所述相位均衡器相连的组合逻辑电路，所述分频器输出两相频率为所述输入时钟一半频率的正交时钟至所述插值器，所述插值器输出2N相时钟至所述相位均衡器，所述相位均衡器对所述2N相时钟之间的相位差进行均匀化，所述组合逻辑电路将均匀化后的2N相时钟合成为N倍频的单相时钟。本发明还进一步提供了一种实现倍频的方法。本发明无需反馈电路、稳定的速度较快且能够节约面积、减小功耗。
Description
技术领域
本发明涉及一种电子系统，尤指一种能够获得高频时钟且稳定的速度较快的倍频系统及实现倍频的方法。
背景技术
在实际应用中，会出现晶振的谐振频率低于应用需求的情况，此时，为了获得高频时钟，通常需要使用倍频电路。
传统的倍频电路一般通过锁相环来实现，然而由于滤波电路的存在，使得一般倍频电路面积较大，功耗也不低。而使用延迟线多相合成技术来实现倍频电路也同样需要反馈锁定和滤波电路，且效果比锁相环要差。因此有必要提供一种能够获得高频时钟、稳定的速度较快且能够节约面积的倍频系统及实现倍频的方法。
发明内容
鉴于以上内容，有必要提供一种能够获得高频时钟、稳定的速度较快且能够节约面积的倍频系统及实现倍频的方法。
一种倍频系统，用于对一输入时钟进行处理后输出一N倍频的单相时钟，其中N大于等于2，所述倍频系统包括一接收所述输入时钟的分频器、一与所述分频器相连的插值器、一与所述插值器相连的相位均衡器及一与所述相位均衡器相连的组合逻辑电路，所述分频器输出两相频率为所述输入时钟一半频率的正交时钟至所述插值器，所述插值器输出2N相时钟至所述相位均衡器，所述相位均衡器对所述2N相时钟之间的相位差进行均匀化，所述组合逻辑电路将均匀化后的2N相时钟合成为N倍频的单相时钟。
一种实现倍频的方法，其包括以下步骤：
一分频器接收一输入时钟，并输出两相频率为所述输入时钟一半频率的正交时钟至一插值器；
所述插值器输出2N相时钟至一相位均衡器，其中N大于等于2；
所述相位均衡器对所述2N相时钟之间的相位差进行均匀化后输出至一组合逻辑电路；及
所述组合逻辑电路将所述相位均衡器输出的2N相时钟合成为N倍频的单相时钟。
相对现有技术，本发明倍频系统及实现倍频的方法无需反馈电路，使得该倍频系统稳定的速度较快且能够节约面积、减小功耗。
附图说明
图1为本发明倍频系统较佳实施方式的系统框图。
图2为本发明倍频系统较佳实施方式对应的电路图。
图3为本发明实现倍频的方法较佳实施方式的流程图。
具体实施方式
请参阅图1，本发明倍频系统较佳实施方式包括一时钟信号输入端CLKIN、一连接该时钟信号输入端CLKIN的分频器、一连接该分频器的插值器、一连接该插值器的相位均衡器、一连接该相位均衡器的组合逻辑电路及一连接该组合逻辑电路的时钟信号输出端CLKOUT。
该分频器用于获得输入时钟一半频率的两相正交时钟，即0度与90度相位的时钟；该插值器用于获得合成相位所需要的2N相时钟，其中N代表想要获得N倍频的时钟，N≥2，该2N相时钟分别为0度、∏/2N度、2∏/2N度、3∏/2N度......(2N-1)∏/2N相位的时钟；该相位均衡器用于对插值器输出的多相时钟中的各相时钟的相对延时进行优化，即对各相时钟之间的相位差进行均匀化，从而使得各相时钟的相对延时保持一致；该组合逻辑电路采用对称的逻辑电路结构，用于将多相时钟转换合成为N倍频的单相时钟。
请参阅图2，图2为本发明倍频系统较佳实施方式对应的电路图。其中，该时钟信号输入端CLKIN包括一对差分时钟信号端CKIP、CKIN，该时钟信号输出端CLKOUT包括一对差分时钟信号输出端CKOP、CKON。该分频器包括一连接该对差分时钟信号端CKIP、CKIN的分频单元DIV及一与该分频单元DIV相连的缓冲器BUF，该分频单元DIV的电源端与该缓冲器BUF的电源端共同连接一电源信号端VD，该缓冲器BUF的其中两端连接一对偏置信号端CP、CN，该分频单元DIV的接地端与该缓冲器BUF的接地端共同连接一接地信号端VS。该插值器包括若干插值单元INTP及对应的相同数量的缓冲器BUF，每一插值单元INTP的输入端与分频器中的缓冲器BUF的输出端相连，每一插值单元INTP的输出端分别与对应的插值器的缓冲器BUF输入端相连，每一插值单元INTP及每一缓冲器BUF均与该对偏置信号端CP、CN、电源信号端VD及接地信号端VS相连。该相位均衡器包括若干混频器MIXER及与每一混频器MIXER的输出端对应连接的缓冲器BUF，每一混频器MIXER的输入端与插值器中对应的缓冲器BUF的输出端相连，每一混频器MIXER的输出端还与其中另一混频器MIXER的输入端相连，从而形成反馈。该组合逻辑电路包括一逻辑单元LOGIC，该逻辑单元LOGIC的输入端与相位均衡器中每一缓冲器BUF的输出端相连，该逻辑单元LOGIC的输出端与该对差分时钟信号输出端CLOP、CKON相连。
在本实施方式中，假设想要通过该倍频系统获得一个二倍频的单相时钟时，该插值器中的插值单元INTP及缓冲器BUF的个数分别为四个，该相位均衡器中的混频器MIXER及缓冲器BUF的个数分别为四个，即如图2所示。则该倍频系统的工作原理如下：该时钟信号输入端CLKIN输入一时钟至该分频器，该分频器对输入的时钟进行二分频，得到输入时钟一半频率的两相正交时钟，即0度与90度相位的时钟，并将其输出至该插值器，利用该插值器获得合成相位所需要的四相时钟，即0度、45度、90度与135度相位的时钟，并将其输出至该相位均衡器，利用该相位均衡器对插值器输出的四相时钟中的各相时钟之间的相对延时进行优化，使得该四相时钟之间的相对延时保持一致，并将优化后的四相时钟输出至该组合逻辑电路，该组合逻辑电路将四相时钟转换合成为二倍频的单相时钟，输出至该时钟信号输出端CLKOUT，从而实现通过该倍频系统获得二倍频单相时钟的目的。
如果想要获得一个N倍频的单相时钟，则该插值器中的插值单元INTP及缓冲器BUF的个数分别为2N个，且该相位均衡器中的混频器MIXER及缓冲器BUF的个数也分别为2N个。
请参阅图3，本发明实现倍频的方法较佳实施方式包括以下步骤：
步骤一：时钟信号输入端CLKIN输入一时钟至分频器。
步骤二：分频器输出两相频率为输入时钟一半频率的正交时钟至插值器。
步骤三：插值器输出2N相时钟至相位均衡器。
步骤四：相位均衡器对插值器输出的2N相时钟之间的相位差进行均匀化，并将处理过的时钟输出至组合逻辑电路。
步骤五：组合逻辑电路将相位均衡器输出的2N相时钟转换合成为N倍频的单相时钟，输出至该时钟信号输出端CLKOUT。
本发明倍频系统及实现倍频的方法运用插值器获得合成相位所需要的多相时钟，并通过相位均衡器对各相时钟之间的相对延时进行优化，从而获得高频时钟，本发明无需反馈电路，使得该倍频系统及实现倍频的方法稳定的速度较快且能够节约面积、减小功耗。
Claims (5)
1.一种倍频系统，用于对一输入时钟进行处理后输出一N倍频的单相时钟，其中N大于等于2，其特征在于：所述倍频系统包括一接收所述输入时钟的分频器、一与所述分频器相连的插值器、一与所述插值器相连的相位均衡器及一与所述相位均衡器相连的组合逻辑电路，所述分频器输出两相频率为所述输入时钟一半频率的0度与90度相位的正交时钟至所述插值器，所述插值器输出2N相时钟至所述相位均衡器，所述2N相时钟分别为0度、∏/2N度、2∏/2N度、3∏/2N度至(2N-1)∏/2N相位的时钟，所述相位均衡器对所述2N相时钟之间的相位差进行均匀化，所述组合逻辑电路将均匀化后的2N相时钟合成为N倍频的单相时钟。
2.如权利要求1所述的倍频系统，其特征在于：所述倍频系统还包括一与所述分频器相连的时钟信号输入端及一与所述组合逻辑电路相连的时钟信号输出端，所述输入时钟由所述时钟信号输入端输入，所述时钟信号输出端输出所述N倍频的单相时钟。
3.如权利要求1所述的倍频系统，其特征在于：所述组合逻辑电路采用对称的逻辑电路结构，将2N相时钟转换合成为N倍频的单相时钟。
4.一种实现倍频的方法，其包括以下步骤：
一分频器接收一输入时钟，并输出两相频率为所述输入时钟一半频率的0度与90度相位的正交时钟至一插值器；
所述插值器输出2N相时钟至一相位均衡器，其中N大于等于2，所述2N相时钟分别为0度、∏/2N度、2∏/2N度、3∏/2N度至(2N-1)∏/2N相位的时钟；
所述相位均衡器对所述2N相时钟之间的相位差进行均匀化后输出至一组合逻辑电路；及
所述组合逻辑电路将所述相位均衡器输出的2N相时钟合成为N倍频的单相时钟。
5.如权利要求4所述的实现倍频的方法，其特征在于：所述组合逻辑电路采用对称的逻辑电路结构，将2N相时钟转换合成为N倍频的单相时钟。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102518572A CN101938277B (zh) | 2010-08-12 | 2010-08-12 | 倍频系统及实现倍频的方法 |
| US13/208,346 US8803567B2 (en) | 2010-08-12 | 2011-08-12 | Frequency multiplier system and method of multiplying frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102518572A CN101938277B (zh) | 2010-08-12 | 2010-08-12 | 倍频系统及实现倍频的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101938277A CN101938277A (zh) | 2011-01-05 |
| CN101938277B true CN101938277B (zh) | 2012-05-30 |
Family
ID=43391435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102518572A Expired - Fee Related CN101938277B (zh) | 2010-08-12 | 2010-08-12 | 倍频系统及实现倍频的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8803567B2 (zh) |
| CN (1) | CN101938277B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104639042B (zh) * | 2014-12-24 | 2017-11-17 | 聚辰半导体(上海)有限公司 | 低功耗可调倍频器 |
| CN109596854B (zh) * | 2018-12-03 | 2020-11-06 | 湖南湘依铁路机车电器股份有限公司 | 避免速度传感器在停车抖动时产生误脉冲的方法和结构 |
| CN111092600B (zh) * | 2020-01-15 | 2021-06-01 | 电子科技大学 | 基于相位叠加方法的fpga倍频方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1152822A (zh) * | 1995-11-28 | 1997-06-25 | 国际商业机器公司 | 用于非整数倍频系统的时钟同步方法 |
| CN201797481U (zh) * | 2010-08-12 | 2011-04-13 | 四川和芯微电子股份有限公司 | 倍频系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217408A (ja) * | 1984-04-12 | 1985-10-31 | Toko Inc | 補間パルス発生方法 |
| US7187917B2 (en) * | 2004-03-29 | 2007-03-06 | Texas Instruments Incorporated | Current interpolation in multi-phase local oscillator for use with harmonic rejection mixer |
| US7653167B2 (en) * | 2006-09-07 | 2010-01-26 | Intel Corporation | Phase deglitch circuit for phase interpolator for high-speed serial I/O applications |
-
2010
- 2010-08-12 CN CN2010102518572A patent/CN101938277B/zh not_active Expired - Fee Related
-
2011
- 2011-08-12 US US13/208,346 patent/US8803567B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1152822A (zh) * | 1995-11-28 | 1997-06-25 | 国际商业机器公司 | 用于非整数倍频系统的时钟同步方法 |
| CN201797481U (zh) * | 2010-08-12 | 2011-04-13 | 四川和芯微电子股份有限公司 | 倍频系统 |
Non-Patent Citations (2)
| Title |
|---|
| JP昭60-217408A 1985.10.31 |
| 王军等.基于FPGA及数字倍频技术实现数据同步采集的研究.《电力系统保护与控制》.2009,第37卷(第3期),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101938277A (zh) | 2011-01-05 |
| US20120038395A1 (en) | 2012-02-16 |
| US8803567B2 (en) | 2014-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10419204B2 (en) | Serializer-deserializer with frequency doubler | |
| CN103731136B (zh) | 基于延时信号的顺序等效采样电路及采样方法 | |
| US20100148832A1 (en) | Clock data recovery circuit | |
| CN102077505A (zh) | 时钟转换电路以及使用其的试验装置 | |
| CN101938277B (zh) | 倍频系统及实现倍频的方法 | |
| CN110311672B (zh) | 一种低延迟的高频时钟分频电路、分频器及分频方法 | |
| CN105445512A (zh) | 一种多路同步信号输出装置及方法 | |
| CN105227257A (zh) | 一种改进型时钟同步镜像延迟电路 | |
| US9136826B2 (en) | Integrated circuit comprising frequency change detection circuitry | |
| EP2575001A2 (en) | Reduced frequency clock delivery with local recovery | |
| US6477657B1 (en) | Circuit for I/O clock generation | |
| CN201797481U (zh) | 倍频系统 | |
| EP3350928B1 (en) | High-speed programmable clock divider | |
| CN2884690Y (zh) | 时钟同步倍频电路 | |
| CN203661039U (zh) | 多路同步数字移相器 | |
| CN202663383U (zh) | 一种s波段相干多频信号源 | |
| CN110059041A (zh) | 传输系统 | |
| CN204967791U (zh) | 一种超高频雷达系统高稳定时钟网络 | |
| CN205210137U (zh) | 一种多路同步信号输出装置 | |
| JP2007312321A (ja) | シリアル・パラレル変換用の半導体集積回路 | |
| CN112560391A (zh) | 一种时钟网络结构、一种时钟信号传递方法 | |
| CN203590156U (zh) | 频率倍增电路 | |
| CN112636751A (zh) | SerDes模块时钟网络架构 | |
| CN213751078U (zh) | 一种时钟网络结构 | |
| US20140015581A1 (en) | Data interface clock generation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9 Patentee after: IPGoal Microelectronics (Sichuan) Co., Ltd. Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu Patentee before: IPGoal Microelectronics (Sichuan) Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120530 Termination date: 20170812 |