JP2002026224A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2002026224A JP2002026224A JP2000200958A JP2000200958A JP2002026224A JP 2002026224 A JP2002026224 A JP 2002026224A JP 2000200958 A JP2000200958 A JP 2000200958A JP 2000200958 A JP2000200958 A JP 2000200958A JP 2002026224 A JP2002026224 A JP 2002026224A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- die pad
- resin
- semiconductor element
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 吊りリードのアップセット処理を不要とし、
しかも半導体装置の全体の厚みを小さくしながらも、ダ
イパッドの裏面を露出させないようにする。 【解決手段】 リードフレームの吊りリードで支持され
たダイパッド３上に搭載された半導体素子４と、この半
導体素子４の上面の電極とリードフレームの端子部５と
を電気的に接続した金属細線６と、端子部５の下面と側
面とを露出させた状態で、金属細線６を含む半導体素子
４の外囲領域を封止してなる封止樹脂７とを備えた樹脂
封止型半導体装置において、ダイパッド３の裏面がハー
フエッチングされ、そのハーフエッチングされて薄くな
った部分に封止樹脂７が回り込んでいる構成とする。従
来のように吊りリードにアップセット処理を行うことな
く、ダイパッドの裏面を露出させないことができるの
で、半導体装置の全体の厚みが小さくなる。
しかも半導体装置の全体の厚みを小さくしながらも、ダ
イパッドの裏面を露出させないようにする。 【解決手段】 リードフレームの吊りリードで支持され
たダイパッド３上に搭載された半導体素子４と、この半
導体素子４の上面の電極とリードフレームの端子部５と
を電気的に接続した金属細線６と、端子部５の下面と側
面とを露出させた状態で、金属細線６を含む半導体素子
４の外囲領域を封止してなる封止樹脂７とを備えた樹脂
封止型半導体装置において、ダイパッド３の裏面がハー
フエッチングされ、そのハーフエッチングされて薄くな
った部分に封止樹脂７が回り込んでいる構成とする。従
来のように吊りリードにアップセット処理を行うことな
く、ダイパッドの裏面を露出させないことができるの
で、半導体装置の全体の厚みが小さくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレーム上
に半導体素子を搭載し、その外囲、特に半導体素子の上
面側をモールド樹脂で封止した樹脂封止型半導体装置の
技術分野に属するものである。
に半導体素子を搭載し、その外囲、特に半導体素子の上
面側をモールド樹脂で封止した樹脂封止型半導体装置の
技術分野に属するものである。
【０００２】
【従来の技術】近年、基板実装の高密度化に伴い、基板
実装される半導体製品の小型化・薄型化が要求されてい
る。ＬＳＩも、高集積化によるチップ数の削減とパッケ
ージの小型・軽量化が厳しく要求され、いわゆるＣＳＰ
（Chip Size Package)の普及が急速に進んでいる。特
に、リードフレームを用いた薄型の半導体製品の開発に
おいては、リードフレームに半導体素子を搭載し、その
搭載面をモールド樹脂で封止する片面封止タイプの樹脂
封止型半導体装置が開発されている。
実装される半導体製品の小型化・薄型化が要求されてい
る。ＬＳＩも、高集積化によるチップ数の削減とパッケ
ージの小型・軽量化が厳しく要求され、いわゆるＣＳＰ
（Chip Size Package)の普及が急速に進んでいる。特
に、リードフレームを用いた薄型の半導体製品の開発に
おいては、リードフレームに半導体素子を搭載し、その
搭載面をモールド樹脂で封止する片面封止タイプの樹脂
封止型半導体装置が開発されている。
【０００３】図１は樹脂封止型半導体装置の一例を示す
断面図、図２はその封止樹脂を透視した状態で示す平面
図である。これらの図に示される樹脂封止型半導体装置
は、リードフレーム１の吊りリード２で支持されたダイ
パッド３に搭載された半導体素子４と、この半導体素子
４の上面の電極とリードフレーム１の端子部５とを電気
的に接続した金属細線６と、半導体素子４の上側とダイ
パッド３の下側とを含む半導体素子４の外囲領域を封止
した封止樹脂７とを備えている。この樹脂封止型半導体
装置は、いわゆるアウターリードが突き出ておらず、イ
ンナーリードとアウターリードの両者が端子部５として
一体となったノンリードタイプである。また、用いられ
ているリードフレーム１は、ダイパッド３が端子部５よ
り上方に位置するように、吊りリード２がアップセット
処理されている。このようにダイパッド３は段差を有し
ているので、ダイパッド３の下側にも封止樹脂７を存在
させることができる。
断面図、図２はその封止樹脂を透視した状態で示す平面
図である。これらの図に示される樹脂封止型半導体装置
は、リードフレーム１の吊りリード２で支持されたダイ
パッド３に搭載された半導体素子４と、この半導体素子
４の上面の電極とリードフレーム１の端子部５とを電気
的に接続した金属細線６と、半導体素子４の上側とダイ
パッド３の下側とを含む半導体素子４の外囲領域を封止
した封止樹脂７とを備えている。この樹脂封止型半導体
装置は、いわゆるアウターリードが突き出ておらず、イ
ンナーリードとアウターリードの両者が端子部５として
一体となったノンリードタイプである。また、用いられ
ているリードフレーム１は、ダイパッド３が端子部５よ
り上方に位置するように、吊りリード２がアップセット
処理されている。このようにダイパッド３は段差を有し
ているので、ダイパッド３の下側にも封止樹脂７を存在
させることができる。
【０００４】上記のようなノンリードタイプの樹脂封止
型半導体装置は、半導体素子のサイズが小型であるた
め、１枚のフレームの幅方向に複数列配列して製造する
マトリックスタイプが主流である。そして、最近では、
コストダウンの要求から、図３に示すような個別にモー
ルドするタイプから、図４に示すような一括してモール
ドするタイプへ移行することが考えられている。
型半導体装置は、半導体素子のサイズが小型であるた
め、１枚のフレームの幅方向に複数列配列して製造する
マトリックスタイプが主流である。そして、最近では、
コストダウンの要求から、図３に示すような個別にモー
ルドするタイプから、図４に示すような一括してモール
ドするタイプへ移行することが考えられている。
【０００５】個別モールドタイプは、図３（Ａ）に示す
ように、１枚のフレームＦ内に小さなサイズの個々のモ
ールドキャビティＣを分かれた状態で設けるようにし、
モールド後は金型により個別に打ち抜いて図３（Ｂ）に
示す半導体装置Ｓを得るものである。すなわち、半導体
素子を銀ペースト等によりリードフレームのダイパッド
上に搭載し、ワイヤーボンディングを実施した後、個々
の半導体素子を個別にモールドしてから、金型により個
々の半導体装置として打ち抜くのである。
ように、１枚のフレームＦ内に小さなサイズの個々のモ
ールドキャビティＣを分かれた状態で設けるようにし、
モールド後は金型により個別に打ち抜いて図３（Ｂ）に
示す半導体装置Ｓを得るものである。すなわち、半導体
素子を銀ペースト等によりリードフレームのダイパッド
上に搭載し、ワイヤーボンディングを実施した後、個々
の半導体素子を個別にモールドしてから、金型により個
々の半導体装置として打ち抜くのである。
【０００６】一括モールドタイプは、図４（Ａ）に示す
ように、１枚のフレームＦ内に大きなサイズの幾つかの
モールドキャビティＣを設けるようにし、その一つ一つ
のモールドキャビティＣ内には多数の半導体素子をマト
リックス状に配列し、それらの半導体素子を一括してモ
ールドした後、各リードフレームのグリッドリードＬの
ところをダイシングソーで切断して図４（Ｂ）に示す半
導体装置Ｓを得るものである。すなわち、半導体素子を
銀ペースト等によりリードフレームのダイパッド上に搭
載し、ワイヤーボンディングを実施した後、複数個配列
されている半導体素子を所定のキャビティサイズで一括
モールドしてから、ダイシングにより個片化するのであ
る。
ように、１枚のフレームＦ内に大きなサイズの幾つかの
モールドキャビティＣを設けるようにし、その一つ一つ
のモールドキャビティＣ内には多数の半導体素子をマト
リックス状に配列し、それらの半導体素子を一括してモ
ールドした後、各リードフレームのグリッドリードＬの
ところをダイシングソーで切断して図４（Ｂ）に示す半
導体装置Ｓを得るものである。すなわち、半導体素子を
銀ペースト等によりリードフレームのダイパッド上に搭
載し、ワイヤーボンディングを実施した後、複数個配列
されている半導体素子を所定のキャビティサイズで一括
モールドしてから、ダイシングにより個片化するのであ
る。
【０００７】
【発明が解決しようとする課題】上記したノンリードタ
イプの樹脂封止型半導体装置は、ダイパッドが裏面に露
出していると、基板に実装した際に、使用環境下によっ
てはダイパッドの下の基板内配線との間でデンドライト
（銅の針状結晶）が発生する可能性がある。これを回避
するため、従来は、吊りリード２の部分をアップセット
処理し、図１に示すようにダイパッドの下側に封止樹脂
を存在させるようにしていた。しかしながら、アップセ
ット処理によりダイパッドの裏側を封止樹脂で覆うよう
にすると、半導体装置の全体の厚さが大きくなってしま
う。また、リードフレームの製造工程数が増える上に、
アップセット処理用の金型が必要でコストアップに繋が
るという問題点もあった。
イプの樹脂封止型半導体装置は、ダイパッドが裏面に露
出していると、基板に実装した際に、使用環境下によっ
てはダイパッドの下の基板内配線との間でデンドライト
（銅の針状結晶）が発生する可能性がある。これを回避
するため、従来は、吊りリード２の部分をアップセット
処理し、図１に示すようにダイパッドの下側に封止樹脂
を存在させるようにしていた。しかしながら、アップセ
ット処理によりダイパッドの裏側を封止樹脂で覆うよう
にすると、半導体装置の全体の厚さが大きくなってしま
う。また、リードフレームの製造工程数が増える上に、
アップセット処理用の金型が必要でコストアップに繋が
るという問題点もあった。
【０００８】本発明は、このような事情に鑑みてなされ
たものであり、その目的とするところは、吊りリードの
アップセット処理を不要とし、しかも半導体装置の全体
の厚みを小さくしながらも、ダイパッドの裏面を露出さ
せないようにした樹脂封止型半導体装置を提供すること
にある。
たものであり、その目的とするところは、吊りリードの
アップセット処理を不要とし、しかも半導体装置の全体
の厚みを小さくしながらも、ダイパッドの裏面を露出さ
せないようにした樹脂封止型半導体装置を提供すること
にある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の樹脂封止型半導体装置は、リードフレーム
の吊りリードで支持されたダイパッド上に搭載された半
導体素子と、この半導体素子の上面の電極とリードフレ
ームの端子部とを電気的に接続した金属細線と、端子部
の下面と側面とを露出させた状態で、金属細線を含む半
導体素子の外囲領域を封止してなる封止樹脂とを備えた
樹脂封止型半導体装置において、ダイパッドの裏面がハ
ーフエッチングされ、そのハーフエッチングされて薄く
なった部分に封止樹脂が回り込んでいることを特徴とし
ている。
め、本発明の樹脂封止型半導体装置は、リードフレーム
の吊りリードで支持されたダイパッド上に搭載された半
導体素子と、この半導体素子の上面の電極とリードフレ
ームの端子部とを電気的に接続した金属細線と、端子部
の下面と側面とを露出させた状態で、金属細線を含む半
導体素子の外囲領域を封止してなる封止樹脂とを備えた
樹脂封止型半導体装置において、ダイパッドの裏面がハ
ーフエッチングされ、そのハーフエッチングされて薄く
なった部分に封止樹脂が回り込んでいることを特徴とし
ている。
【００１０】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【００１１】図５は本発明の樹脂封止型半導体装置を製
造するのに使用するリードフレームの一例を示すもの
で、図５（Ａ）は背面図、図５（Ｂ）は図５（Ａ）のＸ
−Ｘ断面図である。
造するのに使用するリードフレームの一例を示すもの
で、図５（Ａ）は背面図、図５（Ｂ）は図５（Ａ）のＸ
−Ｘ断面図である。
【００１２】図示のように、リードフレーム１は、周辺
部からの４本の吊りリード２でダイパッド３を支持し、
そのダイパッド３に向けて周囲４辺からそれぞれ４本ず
つ端子部５が突き出た状態になっている。そして、ダイ
パッド３の裏面がハーフエッチングされて薄くなってい
る。このリードフレーム１は、殆どの場合、厚みが０．
２ｍｍの銅製の金属板で構成されており、ハーフエッチ
ングは０．１ｍｍ程度で実施できる。通常、このような
リードフレームが１枚のフレームに複数個並んだ状態で
配列されている。
部からの４本の吊りリード２でダイパッド３を支持し、
そのダイパッド３に向けて周囲４辺からそれぞれ４本ず
つ端子部５が突き出た状態になっている。そして、ダイ
パッド３の裏面がハーフエッチングされて薄くなってい
る。このリードフレーム１は、殆どの場合、厚みが０．
２ｍｍの銅製の金属板で構成されており、ハーフエッチ
ングは０．１ｍｍ程度で実施できる。通常、このような
リードフレームが１枚のフレームに複数個並んだ状態で
配列されている。
【００１３】このリードフレーム１を用いて樹脂封止型
半導体装置を製造する手順は次のようである。まず、リ
ードフレーム１における吊りリード２に支持されたダイ
パッド３の上に半導体素子を銀ペーストにより搭載し、
端子部５と半導体素子の上面の電極との間にワイヤーボ
ンディングを実施した後、モールド型にセットして個別
にモールドしてから、金型により個々の半導体装置に打
ち抜く。
半導体装置を製造する手順は次のようである。まず、リ
ードフレーム１における吊りリード２に支持されたダイ
パッド３の上に半導体素子を銀ペーストにより搭載し、
端子部５と半導体素子の上面の電極との間にワイヤーボ
ンディングを実施した後、モールド型にセットして個別
にモールドしてから、金型により個々の半導体装置に打
ち抜く。
【００１４】このようにして製造された樹脂封止型半導
体装置の断面図を図６に示す。この樹脂封止型半導体装
置は、図示のように、ダイパッド３の裏面がハーフエッ
チングされて薄くなっており、その薄くなった部分に封
止樹脂７が回り込んでいる。したがって、半導体素子４
の裏側が封止樹脂７で覆われた状態になり、半導体装置
を基板に実装した際に、ダイパッド３の下の基板内配線
との間でデンドライトが発生するのが防止される。ま
た、ダイパッド３が封止樹脂７から剥がれるようなこと
がない。
体装置の断面図を図６に示す。この樹脂封止型半導体装
置は、図示のように、ダイパッド３の裏面がハーフエッ
チングされて薄くなっており、その薄くなった部分に封
止樹脂７が回り込んでいる。したがって、半導体素子４
の裏側が封止樹脂７で覆われた状態になり、半導体装置
を基板に実装した際に、ダイパッド３の下の基板内配線
との間でデンドライトが発生するのが防止される。ま
た、ダイパッド３が封止樹脂７から剥がれるようなこと
がない。
【００１５】なお、上記の説明では、個別モールドタイ
プについて述べたが、一括モールドタイプの樹脂封止型
半導体装置についても同様である。
プについて述べたが、一括モールドタイプの樹脂封止型
半導体装置についても同様である。
【００１６】
【発明の効果】以上説明したように、本発明の樹脂封止
型半導体装置は、リードフレームの吊りリードで支持さ
れたダイパッド上に搭載された半導体素子と、この半導
体素子の上面の電極とリードフレームの端子部とを電気
的に接続した金属細線と、端子部の下面と側面とを露出
させた状態で、金属細線を含む半導体素子の外囲領域を
封止してなる封止樹脂とを備えた樹脂封止型半導体装置
において、ダイパッドの裏面がハーフエッチングされ、
そのハーフエッチングされて薄くなった部分に封止樹脂
が回り込んでいる構成としたので、従来のように吊りリ
ードにアップセット処理を行うことなく、ダイパッドの
裏面を露出させないことができるので、半導体装置の全
体の厚みが小さくなるという効果を奏する。
型半導体装置は、リードフレームの吊りリードで支持さ
れたダイパッド上に搭載された半導体素子と、この半導
体素子の上面の電極とリードフレームの端子部とを電気
的に接続した金属細線と、端子部の下面と側面とを露出
させた状態で、金属細線を含む半導体素子の外囲領域を
封止してなる封止樹脂とを備えた樹脂封止型半導体装置
において、ダイパッドの裏面がハーフエッチングされ、
そのハーフエッチングされて薄くなった部分に封止樹脂
が回り込んでいる構成としたので、従来のように吊りリ
ードにアップセット処理を行うことなく、ダイパッドの
裏面を露出させないことができるので、半導体装置の全
体の厚みが小さくなるという効果を奏する。
【００１７】このようにアップセット処理を行わなくて
もよいので、アップセット処理用の金型の作製が不要に
なることから、初期費用を削減することができ、またリ
ードフレームの製造工程が簡略化されるので、この点か
らも製造コストを削減することができる。
もよいので、アップセット処理用の金型の作製が不要に
なることから、初期費用を削減することができ、またリ
ードフレームの製造工程が簡略化されるので、この点か
らも製造コストを削減することができる。
【図１】樹脂封止型半導体装置の一例を示す断面図であ
る。
る。
【図２】図１に示す樹脂封止型半導体装置の平面図であ
る。
る。
【図３】個別モールドタイプの説明図である。
【図４】一括モールドタイプの説明図である。
【図５】本発明の樹脂封止型半導体装置を製造するのに
使用するリードフレームの一例を示すもので、（Ａ）は
平面図、（Ｂ）は（Ａ）のＸ−Ｘ断面図である。
使用するリードフレームの一例を示すもので、（Ａ）は
平面図、（Ｂ）は（Ａ）のＸ−Ｘ断面図である。
【図６】図５に示すリードフレームを使用して製造され
た樹脂封止型半導体装置を示す断面図である。
た樹脂封止型半導体装置を示す断面図である。
１ リードフレーム ２ 吊りリード ３ ダイパッド ４ 半導体素子 ５ 端子部 ６ 金属細線 ７ 封止樹脂 Ｃ モールドキャビティ Ｆ フレーム Ｌ グリッドリード
Claims (1)
- 【請求項１】 リードフレームの吊りリードで支持され
たダイパッド上に搭載された半導体素子と、この半導体
素子の上面の電極とリードフレームの端子部とを電気的
に接続した金属細線と、端子部の下面と側面とを露出さ
せた状態で、金属細線を含む半導体素子の外囲領域を封
止してなる封止樹脂とを備えた樹脂封止型半導体装置に
おいて、ダイパッドの裏面がハーフエッチングされ、そ
のハーフエッチングされて薄くなった部分に封止樹脂が
回り込んでいることを特徴とする樹脂封止型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200958A JP2002026224A (ja) | 2000-07-03 | 2000-07-03 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200958A JP2002026224A (ja) | 2000-07-03 | 2000-07-03 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002026224A true JP2002026224A (ja) | 2002-01-25 |
Family
ID=18698743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000200958A Pending JP2002026224A (ja) | 2000-07-03 | 2000-07-03 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002026224A (ja) |
-
2000
- 2000-07-03 JP JP2000200958A patent/JP2002026224A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6744118B2 (en) | Frame for semiconductor package | |
| US6703696B2 (en) | Semiconductor package | |
| JPH06163798A (ja) | 半導体パッケージ及びその製造方法 | |
| US20020149090A1 (en) | Lead frame and semiconductor package | |
| JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4373122B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JP4840893B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP4822038B2 (ja) | ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2002026222A (ja) | 樹脂封止型半導体装置用リードフレーム | |
| JP4349541B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| JP4416067B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002026192A (ja) | リードフレーム | |
| JP2002026224A (ja) | 樹脂封止型半導体装置 | |
| JP2002026190A (ja) | 樹脂封止型半導体装置 | |
| JP5585637B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| JP4356960B2 (ja) | 樹脂封止型半導体装置 | |
| JP2002033434A (ja) | 樹脂封止型半導体装置 | |
| KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
| JP4651218B2 (ja) | 半導体装置の製造方法 | |
| JP2001326317A (ja) | 樹脂封止型半導体装置用フレーム | |
| JPH05251619A (ja) | 樹脂封止半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081020 |