JP2002033434A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2002033434A JP2002033434A JP2000213722A JP2000213722A JP2002033434A JP 2002033434 A JP2002033434 A JP 2002033434A JP 2000213722 A JP2000213722 A JP 2000213722A JP 2000213722 A JP2000213722 A JP 2000213722A JP 2002033434 A JP2002033434 A JP 2002033434A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor device
- resin
- lead frame
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 ノンリードタイプの樹脂封止型半導体装置の
全体の厚みを薄くすること。 【解決手段】 リードフレームの吊りリードで支持され
たダイパッド3上に搭載された半導体素子4と、この半
導体素子4の上面の電極とリードフレームの端子部5と
を電気的に接続した金属細線6と、端子部5の下面と側
面とを露出させた状態で、金属細線6を含む半導体素子
4の外囲領域を封止してなる封止樹脂7とを備えた樹脂
封止型半導体装置において、ダイパッド3の表面がハー
フエッチングされ、そのハーフエッチングされて薄くな
った部分に半導体素子4が搭載されている構成とする。
あたかも半導体素子を研削したかのように半導体素子の
位置を下げることができ、半導体装置の全体の厚みを薄
くすることができる。
全体の厚みを薄くすること。 【解決手段】 リードフレームの吊りリードで支持され
たダイパッド3上に搭載された半導体素子4と、この半
導体素子4の上面の電極とリードフレームの端子部5と
を電気的に接続した金属細線6と、端子部5の下面と側
面とを露出させた状態で、金属細線6を含む半導体素子
4の外囲領域を封止してなる封止樹脂7とを備えた樹脂
封止型半導体装置において、ダイパッド3の表面がハー
フエッチングされ、そのハーフエッチングされて薄くな
った部分に半導体素子4が搭載されている構成とする。
あたかも半導体素子を研削したかのように半導体素子の
位置を下げることができ、半導体装置の全体の厚みを薄
くすることができる。
Description
【0001】
【発明の属する技術分野】本発明は、リードフレーム上
に半導体素子を搭載し、その外囲、特に半導体素子の上
面側をモールド樹脂で封止した樹脂封止型半導体装置の
技術分野に属するものである。
に半導体素子を搭載し、その外囲、特に半導体素子の上
面側をモールド樹脂で封止した樹脂封止型半導体装置の
技術分野に属するものである。
【0002】
【従来の技術】近年、基板実装の高密度化に伴い、基板
実装される半導体製品の小型化・薄型化が要求されてい
る。LSIも、高集積化によるチップ数の削減とパッケ
ージの小型・軽量化が厳しく要求され、いわゆるCSP
(Chip Size Package)の普及が急速に進んでいる。特
に、リードフレームを用いた薄型の半導体製品の開発に
おいては、リードフレームに半導体素子を搭載し、その
搭載面をモールド樹脂で封止する片面封止タイプの樹脂
封止型半導体装置が開発されている。
実装される半導体製品の小型化・薄型化が要求されてい
る。LSIも、高集積化によるチップ数の削減とパッケ
ージの小型・軽量化が厳しく要求され、いわゆるCSP
(Chip Size Package)の普及が急速に進んでいる。特
に、リードフレームを用いた薄型の半導体製品の開発に
おいては、リードフレームに半導体素子を搭載し、その
搭載面をモールド樹脂で封止する片面封止タイプの樹脂
封止型半導体装置が開発されている。
【0003】図1は樹脂封止型半導体装置の一例を示す
断面図、図2はその封止樹脂を透視した状態で示す平面
図である。これらの図に示される樹脂封止型半導体装置
は、リードフレーム1の吊りリード2で支持されたダイ
パッド3に搭載された半導体素子4と、この半導体素子
4の上面の電極とリードフレーム1の端子部5とを電気
的に接続した金属細線6と、半導体素子4の上側とダイ
パッド3の下側とを含む半導体素子4の外囲領域を封止
した封止樹脂7とを備えている。この樹脂封止型半導体
装置は、いわゆるアウターリードが突き出ておらず、イ
ンナーリードとアウターリードの両者が端子部5として
一体となったノンリードタイプである。なお、図示の樹
脂封止型半導体装置に用いられているリードフレーム1
は、ダイパッド3が端子部より上方に位置するようにハ
ーフエッチングされている。このように段差を有してい
るので、ダイパッド3の下側にも封止樹脂7を存在させ
ることができ、ダイパッド非露出型であっても薄型を実
現している。
断面図、図2はその封止樹脂を透視した状態で示す平面
図である。これらの図に示される樹脂封止型半導体装置
は、リードフレーム1の吊りリード2で支持されたダイ
パッド3に搭載された半導体素子4と、この半導体素子
4の上面の電極とリードフレーム1の端子部5とを電気
的に接続した金属細線6と、半導体素子4の上側とダイ
パッド3の下側とを含む半導体素子4の外囲領域を封止
した封止樹脂7とを備えている。この樹脂封止型半導体
装置は、いわゆるアウターリードが突き出ておらず、イ
ンナーリードとアウターリードの両者が端子部5として
一体となったノンリードタイプである。なお、図示の樹
脂封止型半導体装置に用いられているリードフレーム1
は、ダイパッド3が端子部より上方に位置するようにハ
ーフエッチングされている。このように段差を有してい
るので、ダイパッド3の下側にも封止樹脂7を存在させ
ることができ、ダイパッド非露出型であっても薄型を実
現している。
【0004】上記のようなノンリードタイプの樹脂封止
型半導体装置は、半導体素子のサイズが小型であるた
め、1枚のフレームの幅方向に複数列配列して製造する
マトリックスタイプが主流である。そして、最近では、
コストダウンの要求から、図3に示すような個別にモー
ルドするタイプから、図4に示すような一括してモール
ドするタイプへ移行することが考えられている。
型半導体装置は、半導体素子のサイズが小型であるた
め、1枚のフレームの幅方向に複数列配列して製造する
マトリックスタイプが主流である。そして、最近では、
コストダウンの要求から、図3に示すような個別にモー
ルドするタイプから、図4に示すような一括してモール
ドするタイプへ移行することが考えられている。
【0005】個別モールドタイプは、図3(A)に示す
ように、1枚のフレームF内に小さなサイズの個々のモ
ールドキャビティCを分かれた状態で設けるようにし、
モールド後は金型により個別に打ち抜いて図3(B)に
示す半導体装置Sを得るものである。すなわち、半導体
素子を銀ペースト等によりリードフレームのダイパッド
上に搭載し、ワイヤーボンディングを実施した後、個々
の半導体素子を個別にモールドしてから、金型により個
々の半導体装置として打ち抜くのである。
ように、1枚のフレームF内に小さなサイズの個々のモ
ールドキャビティCを分かれた状態で設けるようにし、
モールド後は金型により個別に打ち抜いて図3(B)に
示す半導体装置Sを得るものである。すなわち、半導体
素子を銀ペースト等によりリードフレームのダイパッド
上に搭載し、ワイヤーボンディングを実施した後、個々
の半導体素子を個別にモールドしてから、金型により個
々の半導体装置として打ち抜くのである。
【0006】一括モールドタイプは、図4(A)に示す
ように、1枚のフレームF内に大きなサイズの幾つかの
モールドキャビティCを設けるようにし、その一つ一つ
のモールドキャビティC内には多数の半導体素子をマト
リックス状に配列し、それらの半導体素子を一括してモ
ールドした後、各リードフレームのグリッドリードLの
ところをダイシングソーで切断して図4(B)に示す半
導体装置Sを得るものである。すなわち、半導体素子を
銀ペースト等によりリードフレームのダイパッド上に搭
載し、ワイヤーボンディングを実施した後、複数個配列
されている半導体素子を所定のキャビティサイズで一括
モールドしてから、ダイシングにより個片化するのであ
る。
ように、1枚のフレームF内に大きなサイズの幾つかの
モールドキャビティCを設けるようにし、その一つ一つ
のモールドキャビティC内には多数の半導体素子をマト
リックス状に配列し、それらの半導体素子を一括してモ
ールドした後、各リードフレームのグリッドリードLの
ところをダイシングソーで切断して図4(B)に示す半
導体装置Sを得るものである。すなわち、半導体素子を
銀ペースト等によりリードフレームのダイパッド上に搭
載し、ワイヤーボンディングを実施した後、複数個配列
されている半導体素子を所定のキャビティサイズで一括
モールドしてから、ダイシングにより個片化するのであ
る。
【0007】
【発明が解決しようとする課題】上記したノンリードタ
イプの樹脂封止型半導体装置は、用途に応じて全体の厚
みを極力薄くすることが望まれることがあり、その場合
は半導体素子を研削して薄くすることで対応している。
しかしながら、半導体素子を薄くするにも限界があり、
また薄くすることにより半導体素子が割れやすくなり、
歩留りが著しく低下するという問題が生じる。
イプの樹脂封止型半導体装置は、用途に応じて全体の厚
みを極力薄くすることが望まれることがあり、その場合
は半導体素子を研削して薄くすることで対応している。
しかしながら、半導体素子を薄くするにも限界があり、
また薄くすることにより半導体素子が割れやすくなり、
歩留りが著しく低下するという問題が生じる。
【0008】本発明は、このような事情に鑑みてなされ
たものであり、その目的とするところは、全体の厚みを
薄くすることができる樹脂封止型半導体装置を提供する
ことにある。
たものであり、その目的とするところは、全体の厚みを
薄くすることができる樹脂封止型半導体装置を提供する
ことにある。
【0009】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の樹脂封止型半導体装置は、リードフレーム
の吊りリードで支持されたダイパッド上に搭載された半
導体素子と、この半導体素子の上面の電極とリードフレ
ームの端子部とを電気的に接続した金属細線と、端子部
の下面と側面とを露出させた状態で、金属細線を含む半
導体素子の外囲領域を封止してなる封止樹脂とを備えた
樹脂封止型半導体装置において、ダイパッドの表面がハ
ーフエッチングされ、そのハーフエッチングされて薄く
なった部分に半導体素子が搭載されていることを特徴と
している。
め、本発明の樹脂封止型半導体装置は、リードフレーム
の吊りリードで支持されたダイパッド上に搭載された半
導体素子と、この半導体素子の上面の電極とリードフレ
ームの端子部とを電気的に接続した金属細線と、端子部
の下面と側面とを露出させた状態で、金属細線を含む半
導体素子の外囲領域を封止してなる封止樹脂とを備えた
樹脂封止型半導体装置において、ダイパッドの表面がハ
ーフエッチングされ、そのハーフエッチングされて薄く
なった部分に半導体素子が搭載されていることを特徴と
している。
【0010】また、上記構成の樹脂封止型半導体装置に
おいて、半導体素子が複数個重ねて搭載されている構成
にすることもできる。
おいて、半導体素子が複数個重ねて搭載されている構成
にすることもできる。
【0011】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。
を参照して説明する。
【0012】図5は本発明の樹脂封止型半導体装置を製
造するのに使用するリードフレームの一例を示すもの
で、図5(A)は平面図、図5(B)は図5(A)のX
−X断面図である。
造するのに使用するリードフレームの一例を示すもの
で、図5(A)は平面図、図5(B)は図5(A)のX
−X断面図である。
【0013】図示のように、リードフレーム1は、周辺
部からの4本の吊りリード2でダイパッド3を支持し、
そのダイパッド3に向けて周囲4辺からそれぞれ4本ず
つ端子部5が突き出た状態になっている。そして、ダイ
パッド3の表面がハーフエッチングされて薄くなってい
る。このリードフレーム1は、殆どの場合、厚みが0.
2mmの銅製の金属板で構成されており、ハーフエッチ
ングは0.1mm程度で実施できる。通常、このような
リードフレームが1枚のフレームに複数個並んだ状態で
配列されている。
部からの4本の吊りリード2でダイパッド3を支持し、
そのダイパッド3に向けて周囲4辺からそれぞれ4本ず
つ端子部5が突き出た状態になっている。そして、ダイ
パッド3の表面がハーフエッチングされて薄くなってい
る。このリードフレーム1は、殆どの場合、厚みが0.
2mmの銅製の金属板で構成されており、ハーフエッチ
ングは0.1mm程度で実施できる。通常、このような
リードフレームが1枚のフレームに複数個並んだ状態で
配列されている。
【0014】このリードフレーム1を用いて樹脂封止型
半導体装置を製造する手順は次のようである。まず、リ
ードフレーム1における吊りリード2に支持されたダイ
パッド3の上に半導体素子を銀ペーストにより搭載し、
端子部5と半導体素子の上面の電極との間にワイヤーボ
ンディングを実施した後、モールド型にセットして個別
にモールドしてから、金型により個々の半導体装置に打
ち抜く。
半導体装置を製造する手順は次のようである。まず、リ
ードフレーム1における吊りリード2に支持されたダイ
パッド3の上に半導体素子を銀ペーストにより搭載し、
端子部5と半導体素子の上面の電極との間にワイヤーボ
ンディングを実施した後、モールド型にセットして個別
にモールドしてから、金型により個々の半導体装置に打
ち抜く。
【0015】このようにして製造された樹脂封止型半導
体装置の断面図を図6に示す。この樹脂封止型半導体装
置は、図示のように、ダイパッド3の表面がハーフエッ
チングされて薄くなっており、その薄くなった部分に半
導体素子4が搭載されている。したがって、同じ半導体
素子4を搭載した場合と比べると、半導体素子4の位置
が下がるので、装置全体の厚みが薄くなっている。ま
た、半導体素子4の上面と端子部5との段差が小さくな
るので、金属細線6が半導体素子4の角に当接し難くな
り、その結果、エッジタッチ不良が減少する。また、半
導体素子4の上面の電極と端子部5との距離が短くなる
ので、金属細線6の長さを短くすることができる。
体装置の断面図を図6に示す。この樹脂封止型半導体装
置は、図示のように、ダイパッド3の表面がハーフエッ
チングされて薄くなっており、その薄くなった部分に半
導体素子4が搭載されている。したがって、同じ半導体
素子4を搭載した場合と比べると、半導体素子4の位置
が下がるので、装置全体の厚みが薄くなっている。ま
た、半導体素子4の上面と端子部5との段差が小さくな
るので、金属細線6が半導体素子4の角に当接し難くな
り、その結果、エッジタッチ不良が減少する。また、半
導体素子4の上面の電極と端子部5との距離が短くなる
ので、金属細線6の長さを短くすることができる。
【0016】図7は図5に示すリードフレームを用いて
製造した樹脂封止型半導体装置の別の例を示す断面図で
ある。この樹脂封止型半導体装置は、半導体素子4の上
に一回り小さな半導体素子4’を重ねた所謂スタックド
オンタイプの半導体装置である。このように半導体素子
が複数個重ねて搭載されているタイプの半導体装置で
も、ダイパッド3の表面がハーフエッチングされて薄く
なっているので、全体の厚みを抑えることができる。
製造した樹脂封止型半導体装置の別の例を示す断面図で
ある。この樹脂封止型半導体装置は、半導体素子4の上
に一回り小さな半導体素子4’を重ねた所謂スタックド
オンタイプの半導体装置である。このように半導体素子
が複数個重ねて搭載されているタイプの半導体装置で
も、ダイパッド3の表面がハーフエッチングされて薄く
なっているので、全体の厚みを抑えることができる。
【0017】なお、上記の説明では、個別モールドタイ
プについて述べたが、一括モールドタイプの樹脂封止型
半導体装置についても同様である。
プについて述べたが、一括モールドタイプの樹脂封止型
半導体装置についても同様である。
【0018】
【発明の効果】以上説明したように、本発明の樹脂封止
型半導体装置は、リードフレームの吊りリードで支持さ
れたダイパッド上に搭載された半導体素子と、この半導
体素子の上面の電極とリードフレームの端子部とを電気
的に接続した金属細線と、端子部の下面と側面とを露出
させた状態で、金属細線を含む半導体素子の外囲領域を
封止してなる封止樹脂とを備えた樹脂封止型半導体装置
において、ダイパッドの表面がハーフエッチングされ、
そのハーフエッチングされて薄くなった部分に半導体素
子が搭載されている構成としたので、あたかも半導体素
子を研削したかのように半導体素子の位置を下げること
ができ、半導体装置の全体の厚みを薄くすることができ
る。また、半導体素子の上面と端子部との段差が小さく
なるため、エッジタッチ等によるショートを軽減でき、
しかも半導体素子の電極と端子部を電気的に繋ぐ金属細
線を短くすることが可能となり、コスト削減を図ること
ができる。
型半導体装置は、リードフレームの吊りリードで支持さ
れたダイパッド上に搭載された半導体素子と、この半導
体素子の上面の電極とリードフレームの端子部とを電気
的に接続した金属細線と、端子部の下面と側面とを露出
させた状態で、金属細線を含む半導体素子の外囲領域を
封止してなる封止樹脂とを備えた樹脂封止型半導体装置
において、ダイパッドの表面がハーフエッチングされ、
そのハーフエッチングされて薄くなった部分に半導体素
子が搭載されている構成としたので、あたかも半導体素
子を研削したかのように半導体素子の位置を下げること
ができ、半導体装置の全体の厚みを薄くすることができ
る。また、半導体素子の上面と端子部との段差が小さく
なるため、エッジタッチ等によるショートを軽減でき、
しかも半導体素子の電極と端子部を電気的に繋ぐ金属細
線を短くすることが可能となり、コスト削減を図ること
ができる。
【図1】樹脂封止型半導体装置の一例を示す断面図であ
る。
る。
【図2】図1に示す樹脂封止型半導体装置の平面図であ
る。
る。
【図3】個別モールドタイプの説明図である。
【図4】一括モールドタイプの説明図である。
【図5】本発明の樹脂封止型半導体装置を製造するのに
使用するリードフレームの一例を示すもので、(A)は
平面図、(B)は(A)のX−X断面図である。
使用するリードフレームの一例を示すもので、(A)は
平面図、(B)は(A)のX−X断面図である。
【図6】図5に示すリードフレームを使用して製造され
た樹脂封止型半導体装置を示す断面図である。
た樹脂封止型半導体装置を示す断面図である。
【図7】図5に示すリードフレームを使用して製造され
た樹脂封止型半導体装置の別の例を示す断面図である。
た樹脂封止型半導体装置の別の例を示す断面図である。
1 リードフレーム 2 吊りリード 3 ダイパッド 4,4’ 半導体素子 5 端子部 6 金属細線 7 封止樹脂 C モールドキャビティ F フレーム L グリッドリード
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M109 AA01 BA01 CA21 DA10 DB04 FA04 5F067 AA01 AB03 BB04 BE00 DA16 DA18 DF03
Claims (2)
- 【請求項1】 リードフレームの吊りリードで支持され
たダイパッド上に搭載された半導体素子と、この半導体
素子の上面の電極とリードフレームの端子部とを電気的
に接続した金属細線と、端子部の下面と側面とを露出さ
せた状態で、金属細線を含む半導体素子の外囲領域を封
止してなる封止樹脂とを備えた樹脂封止型半導体装置に
おいて、ダイパッドの表面がハーフエッチングされ、そ
のハーフエッチングされて薄くなった部分に半導体素子
が搭載されていることを特徴とする樹脂封止型半導体装
置。 - 【請求項2】 半導体素子が複数個重ねて搭載されてい
ることを特徴とする請求項1に記載の樹脂封止型半導体
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000213722A JP2002033434A (ja) | 2000-07-14 | 2000-07-14 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000213722A JP2002033434A (ja) | 2000-07-14 | 2000-07-14 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002033434A true JP2002033434A (ja) | 2002-01-31 |
Family
ID=18709430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000213722A Pending JP2002033434A (ja) | 2000-07-14 | 2000-07-14 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002033434A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7851902B2 (en) | 2006-06-22 | 2010-12-14 | Dai Nippon Printing Co., Ltd. | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device |
-
2000
- 2000-07-14 JP JP2000213722A patent/JP2002033434A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7851902B2 (en) | 2006-06-22 | 2010-12-14 | Dai Nippon Printing Co., Ltd. | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7338838B2 (en) | Resin-encapsulation semiconductor device and method for fabricating the same | |
TWI474455B (zh) | 先進四方扁平無引腳封裝結構 | |
JP2001320007A (ja) | 樹脂封止型半導体装置用フレーム | |
JP2002076228A (ja) | 樹脂封止型半導体装置 | |
JPH06163798A (ja) | 半導体パッケージ及びその製造方法 | |
JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP4373122B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP4840893B2 (ja) | 樹脂封止型半導体装置用フレーム | |
JP4467903B2 (ja) | 樹脂封止型半導体装置 | |
US20020048851A1 (en) | Process for making a semiconductor package | |
JP4349541B2 (ja) | 樹脂封止型半導体装置用フレーム | |
JP2002026222A (ja) | 樹脂封止型半導体装置用リードフレーム | |
JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2002033434A (ja) | 樹脂封止型半導体装置 | |
JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP4416067B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2001077279A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
JP2002026192A (ja) | リードフレーム | |
JP5585637B2 (ja) | 樹脂封止型半導体装置用フレーム | |
JP2002026190A (ja) | 樹脂封止型半導体装置 | |
JP4247871B2 (ja) | リードフレームおよび半導体装置 | |
JP3499655B2 (ja) | 半導体装置 | |
JP4356960B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081225 |