JP2002007159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002007159A JP2002007159A JP2000190910A JP2000190910A JP2002007159A JP 2002007159 A JP2002007159 A JP 2002007159A JP 2000190910 A JP2000190910 A JP 2000190910A JP 2000190910 A JP2000190910 A JP 2000190910A JP 2002007159 A JP2002007159 A JP 2002007159A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- microcomputer
- ram
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
あるプログラム領域を修正するのではなくデータ領域の
情報によってデータ領域を正しい値に修正する手段で不
具合を解決する場合、従来技術ではメイン処理に一度だ
けしか実行することができなかった。そのため、各処理
との同期がとれない場合に不具合が修正できないことが
あった。 【解決手段】 本半導体装置では、データ領域の条件に
よってデータ領域を正しい値に修正する処理をモジュー
ル化し、そのモジュールをあらかじめ複数個用意してお
く。それぞれについて動作・不動作を自由に選択するこ
とで、同期合わせが必要な不具合に対しても、プログラ
ム領域ではなくデータ領域の条件によってデータ領域を
正しい値に修正する手段で不具合を解決することが可能
になる。
Description
載したマイクロコンピュータのソフトウエアのバグに対
して、マスクROMを変更せずにデータ領域に作用をす
ることによって、ソフトウエアのバグによる不具合を解
決する方法に関するものである。
に示す。図3において、1はプログラム領域の読み出し
専用メモリでマスクROM(Read Only Memory)、2は
データ領域の揮発性のメモリでRAM(Random Acsess
Memory)、3は中央演算処理器でCPU(Central Proc
essing Unit)である。
た電子機器が誤動作した際や、マイクロコンピュータに
よって動作する機能を一部変更したい場合、マイクロコ
ンピュータ内のソフトウェアを修正する必要がある。従
来ではマスクROMを作成し直すなどの大コストがかか
る処理を行っていたが、本実施の形態では、このような
ソフトウェアの修正に対して、マイクロコンピュータ内
のRAM(データ領域)における、例えばバグの原因と
なっている誤ったデータを、マイクロコンピュータに外
部接続した不揮発性メモリによって、RAM内のデータ
を低コストで正しいデータに書き換えるというものであ
る。このような不揮発性メモリは予め電子機器内に搭載
され、マイクロコンピュータと接続されている。そし
て、電子機器が誤動作した時に、不揮発性メモリに、R
AMにおけるデータ修正を行うアドレスを特定するソー
スアドレスデータやターゲットアドレスデータ、実際に
データ修正を行う際に用いるマスクデータや比較データ
などを、使用者やマイクロコンピュータ開発者によって
書き込まれる。なお、以下の説明では使用者やマイクロ
コンピュータ開発者を簡略化して、マイクロコンピュー
タ開発者として明記する。
ータに接続し、前述の各データを書き込んでいない状態
の時は、不揮発性メモリの各アドレスには「0」が書き
込まれている。そうすることにより、マイクロコンピュ
ータ内の正しいデータを誤って書き換えるようなことは
ない。
ック図である。
れ機器の動作制御などを行う制御手段であるマイクロコ
ンピュータ、8はマイクロコンピュータ10の外部に設
けられマイクロコンピュータ10と接続されている記憶
手段である不揮発性メモリである。不揮発性メモリ8の
内部には後述するRAM2における第1のアドレス21
を特定するソースアドレス81、RAM2の第1のアド
レス21内の第1のデータ21aにおける所定のビット
を抽出するために演算処理を行う第1のマスクデータ8
2、前述の演算結果と比較する比較データ83、前述の
比較結果によりRAM2における第2のアドレス22内
の第2のデータ22aにおける所定のビットを他の値に
書き換えるための第2のマスクデータ84、後述する第
2のアドレス22を特定するターゲットアドレス85と
が配され、それぞれマイクロコンピュータ開発者や使用
者によってデータを変更することができるものである。
なお、これらのデータがマイクロコンピュータ開発者や
使用者によって書き込まれるのは、本機器において誤動
作が発生した時で、データが書き込まれる前はそれぞれ
のデータには「0」が書き込まれている。
れ各種演算処理動作を行う中央演算処理装置(以下、C
PUと記す)、2はマイクロコンピュータ10内に設け
られマスクROM1に記録されたプログラムとともにマ
スクROM1を介してCPU3を制御するデータを記録
した書き換え可能なメモリであるRAM(Random Acces
s Memory)で、21及び22はRAM2内のデータ領域
である第1及び第2のアドレスであり、第1のアドレス
21に書き込まれた第1のデータ21aが特定のデータ
の時、第2のアドレス22に書き込まれた第2のデータ
22aが所定の結果を出力するようになっている。21
a及び22aは第1及び第2のアドレス21及び22に
それぞれ書き込まれている第1及び第2のデータであ
る。
データ82と第1のデータ21aとを論理演算し第1の
データ21aにおける所定のビットを抽出する第1の演
算手段である第1の演算器、5は第1の演算器4の演算
結果と不揮発性メモリ8からの比較データ83とを比較
する比較手段である比較器、7は比較器5の比較結果に
より開放(OFF)/接続(ON)切換を行う切換手段
である切換器で、後述する第2の演算器6の演算結果を
第2のデータ22aと書き換えるか否かを切り替えるも
のである。本構成の切換器7は、比較器5の比較結果が
真(第1の演算器4の演算結果と比較データ83とが一
致している場合)はONとなり、第2の演算器6の演算
結果に基づき第2のデータ22aの所定ビットが正しい
値に書き換えられるが、比較器5の比較結果が偽(第1
の演算器4の演算結果と比較データ83とが不一致の場
合)は切換器7はOFFとなり、第2のデータ22aは
書き換えられない。
ータ84とで論理演算する第2の演算手段である第2の
演算器、1はマイクロコンピュータ10の内部に設けら
れたマスクROM(ROM=Read Only Memory)で、C
PU3をコントロールするソフトウエアが書き込まれて
いる。第2の演算器6は、第2のデータ22aにおける
所定ビットの値が正しくない値である場合に、所定ビッ
トが正しい値に設定された第2のマスクデータ84と論
理演算を行い、第2のデータ22aの所定ビットを正し
い値に修正するものである。
3、第1の演算器4、比較器5、第2の演算器6、切換
器7はマイクロコンピュータ10内に設けられている。
コンピュータ10のバグの原因となっているRAM2に
おけるアドレスやビット、バグがあるアドレスやビット
を抽出するためのソースアドレス81や第1のマスクデ
ータ82、バグの有無を確認するための比較データ8
3、RAM内のデータを書き換えるための第2のマスク
データ84、ターゲットアドレス85は、予め解ってい
るものとし、不揮発性メモリ8に必要なデータを予め書
き込んでおく。
について、図面を用いてその動作を説明する。
揮発性メモリが接続された状態で機器内に組み込まれて
いる。不揮発性メモリ内の全てのアドレスには、組み込
み当初は「0」が書き込まれていて、RAM内のデータ
を書き換えないようにしている。
したり、マイクロコンピュータの機能の一部を変更した
い時、マイクロコンピュータ内のソフトウェアの一部を
変更する必要がある。本構成では、マイクロコンピュー
タ10内のデータ領域をRAMで構成しているため、任
意に書き換えることが可能である。書き換えるために
は、書き換えるためのデータや、書き換えるアドレスを
特定するためのデータを、マイクロコンピュータ開発者
が不揮発性メモリ8に書き込むことで、RAM2内のデ
ータを書き換えることが可能になる。
と、不揮発性メモリ8内のソースアドレス81によっ
て、RAM2内の第1のアドレス21を選び、その第1
のアドレス21に書き込まれた第1のデータ21aと、
不揮発性メモリ8内の第1のマスクデータ82とを、第
1の演算器4で論理演算し、第1のデータ21aにおけ
る所定のビットを読み出す。その演算結果と比較データ
83とを比較器5で比較する。その比較結果に応じて、
切換器7を切り換えるよう制御している。比較データ8
3は、その所定ビットの値が、第1の演算器4の演算結
果の所定ビットの値と一致するようなデータを書き込ん
でおき、この比較データ83と第1の演算器4の演算結
果とが一致した時は、第2のアドレス22の第2のデー
タ22aの所定ビットの値を修正できるよう、切換器7
をONにするよう制御する。
器4のデータと比較データ83とが一致した場合は、切
換器7をONにして第2のデータ22aを書き換える。
また、比較器5における比較の結果、第1の演算器4の
データと比較データ83とが不一致である場合は、切換
器7をOFFにして第2のデータ22aを書き換えな
い。
アドレス85によってRAM2内の第2のアドレス22
を指定し、第2のアドレス22内の第2のデータ22a
の所定のビットを第2の演算器6に読み出す。第2の演
算器6では、不揮発性メモリ8内の第2のマスクデータ
84と論理演算を行い、切換器7に出力している。ここ
で、切換器7がONの場合は第2の演算器6の演算結果
を第2のデータ22aに書き込む(所定ビットを書き換
える)が、切換器7がOFFの場合は第2の演算器6の
演算結果は第2のデータ22aに書き込まれず、第2の
データ22aは何等変更されない。
タ22aとはそれぞれ対になって動作するものであり、
第1のデータ21aの条件に基づいて、前記条件に応じ
た結果を第2のデータ22aとして出力するものであ
る。
来の構成では、RAM2内の第1のデータ21の情報に
よって、第2のデータ22を正しい値に修正する手段を
メイン処理に一度だけしか実行することができなかっ
た。そのため、メイン処理内の各サブルーチンとの同期
がとれない場合に不具合が修正できないことがあった。
で、データ領域の条件によってデータ領域を正しい値に
修正する処理をあらかじめメインプログラムの複数箇所
で設定することで、同期合わせが必要な不具合に対して
も、データ領域をタイミングよく修正することによって
ソフトウエアのバグによる不具合を解決することを目的
とする。
に本発明の半導体装置は、プログラムが記憶されたプロ
グラム領域を有するマスクROMと、前記プログラムの
動作に用いるデータを記憶したデータ領域を有する書き
換え可能なメモリと、中央演算処理手段とを備えた制御
手段と、前記メモリにおけるデータ領域を書き換え可能
なデータを記憶する記憶手段とを備え、前記記憶手段に
指定IDを有し、前記マスクROMに起動IDを有し、
前記指定IDと前記起動IDとが一致した時に前記メモ
リ内のデータの書き換え動作を行う構成を有している。
具合に対しても、データ領域をタイミング良く修正する
ことによってソフトウエアのバグによる不具合を解決す
ることができる。
は、プログラムが記憶されたプログラム領域を有するマ
スクROMと、前記プログラムの動作に用いるデータを
記憶したデータ領域を有する書き換え可能なメモリと、
中央演算処理手段とを備えた制御手段と、前記メモリに
おけるデータ領域を書き換え可能なデータを記憶する記
憶手段とを備え、前記記憶手段に指定IDを有し、前記
マスクROMに起動IDを有し、前記指定IDと前記起
動IDとが一致した時に前記メモリ内のデータの書き換
え動作を行うものであり、このような構成により、同期
合わせが必要なソフトウェアのバグによる不具合に対し
ても、マスクROMを変更せずに不具合を解決すること
ができるという作用を有する。
から図2を用いて説明する。
備えた電子機器が誤動作した際や、マイクロコンピュー
タによって動作する機能を一部変更したい場合、マイク
ロコンピュータ内のソフトウェアを修正する必要があ
る。従来ではマスクROMを作成し直すなどの大コスト
がかかる処理を行っていたが、本実施の形態では、この
ようなソフトウェアの修正に対して、マイクロコンピュ
ータ内のRAM(データ領域)における、例えばバグの
原因となっている誤ったデータを、マイクロコンピュー
タに外部接続した不揮発性メモリによって、RAM内の
データを低コストで正しいデータに書き換えるというも
のである。このような不揮発性メモリは予め電子機器内
に搭載され、マイクロコンピュータと接続されている。
そして、電子機器が誤動作した時に、不揮発性メモリ
に、RAMにおけるデータ修正を行うアドレスを特定す
るソースアドレスデータやターゲットアドレスデータ、
実際にデータ修正を行う際に用いるマスクデータや比較
データなどを、使用者やマイクロコンピュータ開発者に
よって書き込まれる。これらのデータが書き込まれた
後、電子機器本体の電源を投入することで、RAMのデ
ータの書き換えが行われる。なお、以下の説明では使用
者やマイクロコンピュータ開発者を簡略化して、マイク
ロコンピュータ開発者として明記する。
ータに接続し、前述の各データを書き込んでいない状態
の時、つまりRAMのデータを書き換え可能なデータを
記憶する前は、不揮発性メモリの各アドレスには数値
「0」が書き込まれている。
体装置の構成を示すブロック図、図2は同実施の形態の
具体構成を模式的に示したブロック図である。
れ機器の動作制御などを行う制御手段であるマイクロコ
ンピュータ、8はマイクロコンピュータ10の外部に設
けられマイクロコンピュータ10と接続されている記憶
手段である不揮発性メモリである。不揮発性メモリ8の
内部には後述するRAM2における第1のアドレス21
を特定するソースアドレス81、RAM2の第1のアド
レス21内の第1のデータ21aにおける所定のビット
を抽出するために演算処理を行う第1のマスクデータ8
2、前述の演算結果と比較する比較データ83、前述の
比較結果によりRAM2における第2のアドレス22内
の第2のデータ22aにおける所定のビットを他の値に
書き換えるための第2のマスクデータ84、後述する第
2のアドレス22を特定するターゲットアドレス85、
指定ID86とが配され、それぞれマイクロコンピュー
タ開発者や使用者によってデータを変更することができ
るものである。なお、これらのデータがマイクロコンピ
ュータ開発者によって書き込まれるのは、本機器におい
て誤動作が発生しマイクロコンピュータ10のバグが発
覚した時で、データが書き込まれる前はそれぞれのデー
タとして「0」が書き込まれている。
ールするソフトウエアを書き込んでおき、そのメインプ
ログラム上では、設定位置に対応した起動IDnを複数
箇所で設定しておく。メインプログラム実行中にある任
意の起動IDnが設定された場合、起動IDnと指定I
D86とを比較器9で比較する。得られた比較結果が真
である場合、ソースアドレスデータ81によってRAM
2の任意のアドレスを選び、RAM2におけるバグ修正
処理を行う。また、比較器9で得られた比較結果が偽で
ある場合、RAM2におけるバグ修正処理は動作させな
い。
れ各種演算処理動作を行う中央演算処理装置(以下、C
PUと記す)、2はマイクロコンピュータ10内に設け
られマスクROM1に記録されたプログラムとともにマ
スクROM1を介してCPU3を制御するデータを記録
した書き換え可能なメモリであるRAM(Random Acces
s Memory)で、21及び22はRAM2内のデータ領域
である第1及び第2のアドレスであり、第1のアドレス
21に書き込まれた第1のデータ21aが特定のデータ
の時、第2のアドレス22に書き込まれた第2のデータ
22aが所定の結果を出力するようになっている。21
a及び22aは第1及び第2のアドレス21及び22に
それぞれ書き込まれている第1及び第2のデータであ
る。
データ82と第1のデータ21aとを論理演算し第1の
データ21aにおける所定のビットを抽出する第1の演
算手段である第1の演算器で、本実施の形態では乗算動
作を行うものとしたが、これに限定されるものではな
い。5は第1の演算器4の演算結果と不揮発性メモリ8
からの比較データ83とを比較する比較手段である比較
器、7は比較器5の比較結果により開放(OFF)/接
続(ON)切換を行う切換手段である切換器で、後述す
る第2の演算器6の演算結果を第2のデータ22aと書
き換えるか否かを切り替えるものである。本実施の形態
の切換器7は、比較器5の比較結果が真(第1の演算器
4の演算結果と比較データ83とが一致している場合)
はONとなり、第2の演算器6の演算結果に基づき第2
のデータ22aの所定ビットが正しい値に書き換えられ
るが、比較器5の比較結果が偽(第1の演算器4の演算
結果と比較データ83とが不一致の場合)は切換器7は
OFFとなり、第2のデータ22aは書き換えられな
い。
ータ84とで論理演算する第2の演算手段である第2の
演算器で、本実施の形態では論理加算の処理を行うもの
としたが、これに限定されるものではない。1はマイク
ロコンピュータ10の内部に設けられたマスクROM
(ROM=Read Only Memory)で、CPU3をコントロ
ールするソフトウエアが書き込まれている。第2の演算
器6は、第2のデータ22aにおける所定ビットの値が
正しくない値である場合に、所定ビットが正しい値に設
定された第2のマスクデータ84と論理演算を行い、第
2のデータ22aの所定ビットを正しい値に修正するも
のである。
3、第1の演算器4、比較器5、第2の演算器6、切換
器7はマイクロコンピュータ10内に設けられている。
コンピュータ10のバグの原因となっているRAM2に
おけるアドレスやビット、バグがあるアドレスやビット
を抽出するためのソースアドレス81や第1のマスクデ
ータ82、バグの有無を確認するための比較データ8
3、RAM内のデータを書き換えるための第2のマスク
データ84、ターゲットアドレス85は、予め解ってい
るものとし、不揮発性メモリ8に必要なデータを予め書
き込んでおく。
導体装置について、図1及び図2を用いてその動作を説
明する。
内のバグ修正について説明する。
メモリが接続された状態で機器内に組み込まれている。
不揮発性メモリ内の全てのアドレスには、組み込み当初
は「0」が書き込まれていて、RAM内のデータを書き
換えないようにしている。
したり、マイクロコンピュータの機能の一部を変更した
い時、マイクロコンピュータ内のソフトウェアの一部を
変更する必要がある。本実施の形態では、マイクロコン
ピュータ10内のデータ領域をRAMで構成しているた
め、任意に書き換えることが可能である。書き換えるた
めには、書き換えるためのデータや、書き換えるアドレ
スを特定するためのデータを、マイクロコンピュータ開
発者が不揮発性メモリ8に書き込むことで、RAM2内
のデータを書き換えることが可能になる。
と、不揮発性メモリ8内のソースアドレス81によっ
て、RAM2内の第1のアドレス21を選び、その第1
のアドレス21に書き込まれた第1のデータ21aと、
不揮発性メモリ8内の第1のマスクデータ82とを、第
1の演算器4で論理演算し、第1のデータ21aにおけ
る所定のビットを読み出す。その演算結果と比較データ
83とを比較器5で比較する。その比較結果に応じて、
切換器7を切り換えるよう制御している。比較データ8
3は、その所定ビットの値が、第1の演算器4の演算結
果の所定ビットの値と一致するようなデータを書き込ん
でおき、この比較データ83と第1の演算器4の演算結
果とが一致した時は、第2のアドレス22の第2のデー
タ22aの所定ビットの値を修正できるよう、切換器7
をONにするよう制御する。
器4のデータと比較データ83とが一致した場合は、切
換器7をONにして第2のデータ22aを書き換える。
また、比較器5における比較の結果、第1の演算器4の
データと比較データ83とが不一致である場合は、切換
器7をOFFにして第2のデータ22aを書き換えな
い。
アドレス85によってRAM2内の第2のアドレス22
を指定し、第2のアドレス22内の第2のデータ22a
の所定のビットを第2の演算器6に読み出す。第2の演
算器6では、不揮発性メモリ8内の第2のマスクデータ
84と論理演算を行い、切換器7に出力している。ここ
で、切換器7がONの場合は第2の演算器6の演算結果
を第2のデータ22aに書き込む(所定ビットを書き換
える)が、切換器7がOFFの場合は第2の演算器6の
演算結果は第2のデータ22aに書き込まれず、第2の
データ22aは何等変更されない。
タ22aとはそれぞれ対になって動作するものであり、
第1のデータ21aの条件に基づいて、前記条件に応じ
た結果を第2のデータ22aとして出力するものであ
る。
グの修正方法について、図1及び図2を用いて説明す
る。
に、起動ID10bが「0」に設定された場合、起動I
D10bと指定ID86とを比較器9で比較する。例え
ば、それぞれ8ビットのデータで実現するとし、起動I
D0に「00000000」、指定ID86に「000
00001」が入っているとする。起動ID10bと指
定ID86とを比較器9で比較した結果、各々のデータ
は不一致であるので、前述のRAM2のデータ領域22
のバグを修正する処理は動作しない。
に、起動ID10bが「1」に設定された場合、同様に
起動ID10bと指定ID86とを比較器9で比較す
る。起動ID10bに「00000001」が入ってい
るとすると、起動ID10bと指定ID86とを比較器
9で比較した結果、それぞれのIDは一致しているの
で、切換器11をONにし、演算ソフトウェア10dを
起動して、前述のRAM2のデータ領域22のバグを修
正する処理は動作する。
ンプログラム上に複数箇所で起動IDを設定し、不揮発
性メモリ内に任意RAMの値を変更する指定ID領域を
設けることで、メインプログラムの、RAMのデータを
変更したい場所でRAMのデータを変更することができ
るので、同期合わせが必要なソフトウェアバグに対して
も、不具合を解決することができる。
載のマイクロコンピュータにおいて、同期合わせが必要
なソフトウエアのバグに対しても、マスクROMを変更
せずに不具合を解決することができ、また、プログラム
領域でなくデータ領域に作用するために、小容量の不揮
発性メモリによる低い費用での実現が可能であるという
優れた効果が得られる。
を示すブロック図
のための模式図
Claims (2)
- 【請求項1】 プログラムが記憶されたプログラム領域
を有するマスクROMと、前記プログラムの動作に用い
るデータを記憶したデータ領域を有する書き換え可能な
メモリと、中央演算処理手段とを備えた制御手段と、前
記メモリにおけるデータ領域を書き換え可能なデータを
記憶する記憶手段とを備え、前記記憶手段に指定IDを
有し、前記マスクROMに起動IDを有し、前記指定I
Dと前記起動IDとが一致した時に前記メモリ内のデー
タの書き換え動作を行うことを特徴とする半導体装置。 - 【請求項2】 記憶手段は、メモリ内の第1のアドレス
を指定するソースアドレスと、前記第1のアドレスに書
き込まれた第1のデータの所定のビットの値を読み出す
ための第1のマスクデータと、前記演算の結果データと
比較するための比較データと、前記メモリ内の第2のア
ドレスを指定するターゲットアドレスと、前記第2のア
ドレスに書き込まれた第2のデータと演算するための第
2のマスクデータと、マスクROM内のメインプログラ
ムを起動させる指定IDとを備えたことを特徴とする請
求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190910A JP2002007159A (ja) | 2000-06-26 | 2000-06-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000190910A JP2002007159A (ja) | 2000-06-26 | 2000-06-26 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002007159A true JP2002007159A (ja) | 2002-01-11 |
Family
ID=18690304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000190910A Pending JP2002007159A (ja) | 2000-06-26 | 2000-06-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002007159A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04165532A (ja) * | 1990-10-30 | 1992-06-11 | Nec Home Electron Ltd | プログラムシーケンス制御方法及び装置 |
JPH07295797A (ja) * | 1994-04-22 | 1995-11-10 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ装置 |
-
2000
- 2000-06-26 JP JP2000190910A patent/JP2002007159A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04165532A (ja) * | 1990-10-30 | 1992-06-11 | Nec Home Electron Ltd | プログラムシーケンス制御方法及び装置 |
JPH07295797A (ja) * | 1994-04-22 | 1995-11-10 | Matsushita Electric Ind Co Ltd | マイクロコンピュータ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100324834B1 (ko) | 전자장치 | |
US6237120B1 (en) | Program patching of a ROM | |
JP2001195241A (ja) | コンピュータ | |
JP4312272B2 (ja) | 内部メモリへのアクセスを制限するマイクロコントローラ | |
JP2008009721A (ja) | 評価システム及びその評価方法 | |
JP3173407B2 (ja) | フラッシュeeprom内蔵マイクロコンピュータ | |
JP3830867B2 (ja) | シングルチップマイクロコンピュータおよびそのブート領域切り替え方法 | |
US6925522B2 (en) | Device and method capable of changing codes of micro-controller | |
JP2002007159A (ja) | 半導体装置 | |
JP3750494B2 (ja) | 半導体装置 | |
JP2001117766A (ja) | マスクromのパッチ機能を備えた情報処理装置 | |
JPH0869376A (ja) | Biosの書き換え制御回路 | |
JP2000293376A (ja) | ブートプログラムの切替回路及び切替方法 | |
US7203867B2 (en) | Processor system, processor and arithmetic processing method | |
JP3358214B2 (ja) | 電子装置 | |
JPS63156231A (ja) | リ−ドオンリ−メモリ内命令の変更方法 | |
JP2002099409A (ja) | 半導体装置 | |
JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
JPH06187140A (ja) | 処理装置 | |
JP2002251385A (ja) | マイクロコンピュータ | |
JPH04276838A (ja) | メモリ内蔵cpu装置 | |
JPH11265319A (ja) | 記憶装置に記憶されたデータの読み出し、変更および書き換え方法および装置 | |
JP3066063U (ja) | 回復能力を有するフラッシュメモリ | |
JP2005332228A (ja) | プログラム切替え制御装置 | |
JP2928216B1 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070625 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070712 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110222 |