JP2002099409A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 ソフトウェアのバグに対して、その不具合の
あるプログラム領域を修正するのではなくデータ領域の
情報によってデータ領域を正しい値に修正する手段で不
具合を解決する場合、従来技術ではメイン処理に一度だ
けしか実行することができなかった。そのため、各処理
との同期がとれない場合に不具合が修正できないことが
あった。 【解決手段】 本半導体装置は、実際の修正数により参
照回数を制限する事により、その演算処理時間増加を解
決することが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マスクＲＯＭを搭
載したマイクロコンピュータのソフトウエアのバグに対
して、マスクＲＯＭを変更せずにデータ領域に作用をす
ることによって、ソフトウエアのバグによる不具合、及
び演算処理時間増加を解決する方法に関するものであ
る。

【０００２】

【従来の技術】図４は本発明の実施の形態１における半
導体装置の構成を示すブロック図である。

【０００３】図において、１０は各種電子機器に搭載さ
れ機器の動作制御などを行う制御手段であるマイクロコ
ンピュータ、８はマイクロコンピュータ１０の外部に設
けられマイクロコンピュータ１０と接続されている記憶
手段である不揮発性メモリである。不揮発性メモリ８の
内部には、後述するＲＡＭ２における任意のアドレスで
ある第１のアドレス２１を指定するソースアドレス８
１、ＲＡＭ２の第１のアドレス２１内の第１のデータ２
１ａにおける所定のビットを抽出するために演算処理を
行う第１のマスクデータ８２、前述の演算結果と比較す
る比較データ８３、前述の比較結果によりＲＡＭ２にお
ける第２のアドレス２２内の第２のデータ２２ａにおけ
る所定のビットを他の値に書き換えるための第２のマス
クデータ８４、後述する第２のアドレス２２を特定する
ターゲットアドレス８５とが配され、それぞれマイクロ
コンピュータ開発者や使用者によってデータを変更する
ことができるものである。なお、これらのデータがマイ
クロコンピュータ開発者によって書き込まれるのは、本
機器において誤動作が発生しマイクロコンピュータ１０
のバグが発覚した時で、データが書き込まれる前はそれ
ぞれのデータとして「０」が書き込まれている。

【０００４】３はマイクロコンピュータ１０内に設けら
れ各種演算処理動作を行う中央演算処理装置（以下、Ｃ
ＰＵと記す）、２はマイクロコンピュータ１０内に設け
られマスクＲＯＭ１に記録されたプログラムとともにマ
スクＲＯＭ１を介してＣＰＵ３を制御するデータを記録
した書き換え可能なメモリであるＲＡＭ（Random Acces
s Memory）で、２１及び２２はＲＡＭ２内のデータ領域
である第１及び第２のアドレスであり、第１のアドレス
２１に書き込まれた第１のデータ２１ａが特定のデータ
の時、第２のアドレス２２に書き込まれた第２のデータ
２２ａが所定の結果を出力するようになっている。２１
ａ及び２２ａは第１及び第２のアドレス２１及び２２に
それぞれ書き込まれている第１及び第２のデータであ
る。

【０００５】４は不揮発性メモリ８からの第１のマスク
データ８２と第１のデータ２１ａとを論理演算し第１の
データ２１ａにおける所定のビットを抽出する第１の演
算手段である第１の演算器で、本実施の形態では乗算動
作を行うものとしたが、これに限定されるものではな
い。５は第１の演算器４の演算結果と不揮発性メモリ８
からの比較データ８３とを比較する比較手段である比較
器、７は比較器５の比較結果により開放（ＯＦＦ）／接
続（ＯＮ）切換を行う切換手段である切換器で、後述す
る第２の演算器６の演算結果を第２のデータ２２ａと書
き換えるか否かを切り替えるものである。本実施の形態
の切換器７は、比較器５の比較結果が真（第１の演算器
４の演算結果と比較データ８３とが一致している場合）
はＯＮとなり、第２の演算器６の演算結果に基づき第２
のデータ２２ａの所定ビットが正しい値に書き換えられ
るが、比較器５の比較結果が偽（第１の演算器４の演算
結果と比較データ８３とが不一致の場合）は切換器７は
ＯＦＦとなり、第２のデータ２２ａは書き換えられな
い。

【０００６】６は第２のデータ２２ａと第２のマスクデ
ータ８４とで論理演算する第２の演算手段である第２の
演算器で、本実施の形態では論理加算の処理を行うもの
としたが、これに限定されるものではない。１はマイク
ロコンピュータ１０の内部に設けられたマスクＲＯＭ
（ＲＯＭ＝Read Only Memory）で、ＣＰＵ３をコントロ
ールするソフトウエアが書き込まれている。第２の演算
器６は、第２のデータ２２ａにおける所定ビットの値が
正しくない値である場合に、所定ビットが正しい値に設
定された第２のマスクデータ８４と論理演算を行い、第
２のデータ２２ａの所定ビットを正しい値に修正するも
のである。

【０００７】上記マスクＲＯＭ１、ＲＡＭ２、ＣＰＵ
３、第１の演算器４、比較器５、第２の演算器６、切換
器７はマイクロコンピュータ１０内に設けられている。

【０００８】マイクロコンピュータ開発者は、マイクロ
コンピュータ１０のバグの原因となっているＲＡＭ２に
おけるアドレスやビット、バグがあるアドレスやビット
を抽出するためのソースアドレス８１や第１のマスクデ
ータ８２、バグの有無を確認するための比較データ８
３、ＲＡＭ内のデータを書き換えるための第２のマスク
データ８４、ターゲットアドレス８５は、予め解ってい
るものとし、不揮発性メモリ８に必要なデータを予め書
き込んでおく。

【０００９】以上のように構成された本実施の形態の半
導体装置について、図１及び図２を用いてその動作を説
明する。

【００１０】まず、マイクロコンピュータ１０には、予
め不揮発性メモリ８が接続された状態で機器内に組み込
まれている。不揮発性メモリ８内の全てのアドレスに
は、組み込み当初は「０」が書き込まれていて、ＲＡＭ
２内のデータを不用意に書き換えないようにしている。

【００１１】次に、マイクロコンピュータ１０が誤動作
したり、マイクロコンピュータ１０の機能の一部を変更
したい時、マイクロコンピュータ１０内のソフトウェア
の一部を変更する必要がある。本実施の形態では、マイ
クロコンピュータ１０内のデータ領域をＲＡＭ２で構成
しているため、任意に書き換えることが可能である。書
き換えるためには、書き換えるためのデータや、書き換
えるアドレスを特定するためのデータを、マイクロコン
ピュータ開発者が不揮発性メモリ８に書き込むことで、
ＲＡＭ２内のデータを書き換えることが可能になる。

【００１２】不揮発性メモリ８に各データを書き込む
と、不揮発性メモリ８内のソースアドレス８１によっ
て、ＲＡＭ２内の任意のアドレスである第１のアドレス
２１を選び、その第１のアドレス２１に書き込まれた第
１のデータ２１ａと、不揮発性メモリ８内の第１のマス
クデータ８２とを、第１の演算器４で論理演算し、第１
のデータ２１ａにおける所定のビットを読み出す。その
演算結果と比較データ８３とを比較器５で比較する。そ
の比較結果に応じて、切換器７を切り換えるよう制御し
ている。比較データ８３は、その所定ビットの値が、第
１の演算器４の演算結果の所定ビットの値と一致するよ
うなデータを書き込んでおき、この比較データ８３と第
１の演算器４の演算結果とが一致した時は、第２のアド
レス２２の第２のデータ２２ａの所定ビットの値を修正
できるよう、切換器７をＯＮにするよう制御する。

【００１３】比較器５における比較の結果、第１の演算
器４のデータと比較データ８３とが一致した場合は、切
換器７をＯＮにして第２のデータ２２ａを書き換える。
また、比較器５における比較の結果、第１の演算器４の
データと比較データ８３とが不一致である場合は、切換
器７をＯＦＦにして第２のデータ２２ａを書き換えな
い。

【００１４】一方で、不揮発性メモリ８内のターゲット
アドレス８５によってＲＡＭ２内の第２のアドレス２２
を指定し、第２のアドレス２２内の第２のデータ２２ａ
の所定のビットを第２の演算器６に読み出す。第２の演
算器６では、不揮発性メモリ８内の第２のマスクデータ
８４と論理演算を行い、切換器７に出力している。ここ
で、切換器７がＯＮの場合は第２の演算器６の演算結果
を第２のデータ２２ａに書き込む（所定ビットを書き換
える）が、切換器７がＯＦＦの場合は第２の演算器６の
演算結果は第２のデータ２２ａに書き込まれず、第２の
データ２２ａは何等変更されない。

【００１５】ここで、第１のデータ２１ａと第２のデー
タ２２ａとはそれぞれ対になって動作するものであり、
第１のデータ２１ａの条件に基づいて、前記条件に応じ
た結果を第２のデータ２２ａとして出力するものであ
る。

【００１６】

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、データ領域の情報によってデータ領域を
正しい値に修正する手段をメイン処理に一度だけしか実
行することができなかった。そのため、メイン処理内の
各サブルーチンとの同期がとれない場合に不具合が修正
できないことがあった。

【００１７】そこで、データ領域の条件によってデータ
領域を正しい値に修正する処理を、あらかじめメインプ
ログラムの複数個所で設定することで、同期合わせが必
要な不具合に対しても、データ領域をタイミングよく修
正することによってソフトウエアのバグによる不具合を
解決することが可能となったが、複数箇所で修正データ
導入可能数の全ての処理を行う為、演算処理時間が増加
してしまう場合が発生した。

【００１８】本発明は上記従来の問題点を解決するもの
で、実行制限データを書き換え可能な不揮発性メモリ設
けることにより、導入可能数を調整可能なものとし、そ
れにより演算処理時間増加による不具合を解決すること
を目的とする。

【００１９】

【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、プログラムが記憶されたプロ
グラム領域を有するマスクＲＯＭと前記プログラムの動
作に用いるデータを記憶したデータ領域を有する書き換
え可能なメモリと中央演算処理手段とを備えた制御手段
と、前記メモリにおける任意のデータ領域を書き換え可
能な任意のデータを複数記憶する記憶手段とを備えたも
のである。

【００２０】この構成によって、修正データ導入可能の
最大数に満たない修正数であるが、演算処理時間に余裕
がない場合対しても、実行制限データにより実行回数を
減少させることや、実行可能ＩＤを選択することにより
不具合を解決することができる。

【００２１】

【発明の実施の形態】本発明の請求項１に記載の発明
は、プログラムが記憶されたプログラム領域を有するマ
スクＲＯＭと前記プログラムの動作に用いるデータを記
憶したデータ領域を有する書き換え可能なメモリと中央
演算処理手段とを備えた制御手段と、前記メモリにおけ
る任意のデータ領域を書き換え可能な任意のデータを複
数記憶する記憶手段とを備え、同期合わせが必要なソフ
トウェアのバグによる不具合に対しても、マスクＲＯＭ
を変更せずに不具合を解決することができるという作
用、演算処理時間増加による不具合を解決することがで
きるという作用とを有する。

【００２２】以下、本発明の実施の形態について、図面
を用いて説明する。

【００２３】（実施の形態１）図１は本発明の実施の形
態１における半導体装置の構成を示すブロック図であ
る。

【００２４】図において、１０は各種電子機器に搭載さ
れ機器の動作制御などを行う制御手段であるマイクロコ
ンピュータ、８はマイクロコンピュータ１０の外部に設
けられマイクロコンピュータ１０と接続されている記憶
手段である不揮発性メモリである。不揮発性メモリ８の
内部には、後述するＲＡＭ２における任意のアドレスで
ある第１のアドレス２１を指定するソースアドレス８
１、ＲＡＭ２の第１のアドレス２１内の第１のデータ２
１ａにおける所定のビットを抽出するために演算処理を
行う第１のマスクデータ８２、前述の演算結果と比較す
る比較データ８３、前述の比較結果によりＲＡＭ２にお
ける第２のアドレス２２内の第２のデータ２２ａにおけ
る所定のビットを他の値に書き換えるための第２のマス
クデータ８４、後述する第２のアドレス２２を特定する
ターゲットアドレス８５とが配され、それぞれマイクロ
コンピュータ開発者や使用者によってデータを変更する
ことができるものである。なお、これらのデータがマイ
クロコンピュータ開発者によって書き込まれるのは、本
機器において誤動作が発生しマイクロコンピュータ１０
のバグが発覚した時で、データが書き込まれる前はそれ
ぞれのデータとして「０」が書き込まれている。

【００２５】３はマイクロコンピュータ１０内に設けら
れ各種演算処理動作を行う中央演算処理装置（以下、Ｃ
ＰＵと記す）、２はマイクロコンピュータ１０内に設け
られマスクＲＯＭ１に記録されたプログラムとともにマ
スクＲＯＭ１を介してＣＰＵ３を制御するデータを記録
した書き換え可能なメモリであるＲＡＭ（Random Acces
s Memory）で、２１及び２２はＲＡＭ２内のデータ領域
である第１及び第２のアドレスであり、第１のアドレス
２１に書き込まれた第１のデータ２１ａが特定のデータ
の時、第２のアドレス２２に書き込まれた第２のデータ
２２ａが所定の結果を出力するようになっている。２１
ａ及び２２ａは第１及び第２のアドレス２１及び２２に
それぞれ書き込まれている第１及び第２のデータであ
る。

【００２６】４は不揮発性メモリ８からの第１のマスク
データ８２と第１のデータ２１ａとを論理演算し第１の
データ２１ａにおける所定のビットを抽出する第１の演
算手段である第１の演算器で、本実施の形態では乗算動
作を行うものとしたが、これに限定されるものではな
い。５は第１の演算器４の演算結果と不揮発性メモリ８
からの比較データ８３とを比較する比較手段である比較
器、７は比較器５の比較結果により開放（ＯＦＦ）／接
続（ＯＮ）切換を行う切換手段である切換器で、後述す
る第２の演算器６の演算結果を第２のデータ２２ａと書
き換えるか否かを切り替えるものである。本実施の形態
の切換器７は、比較器５の比較結果が真（第１の演算器
４の演算結果と比較データ８３とが一致している場合）
はＯＮとなり、第２の演算器６の演算結果に基づき第２
のデータ２２ａの所定ビットが正しい値に書き換えられ
るが、比較器５の比較結果が偽（第１の演算器４の演算
結果と比較データ８３とが不一致の場合）は切換器７は
ＯＦＦとなり、第２のデータ２２ａは書き換えられな
い。

【００２７】６は第２のデータ２２ａと第２のマスクデ
ータ８４とで論理演算する第２の演算手段である第２の
演算器で、本実施の形態では論理加算の処理を行うもの
としたが、これに限定されるものではない。１はマイク
ロコンピュータ１０の内部に設けられたマスクＲＯＭ
（ＲＯＭ＝Read Only Memory）で、ＣＰＵ３をコントロ
ールするソフトウエアが書き込まれている。第２の演算
器６は、第２のデータ２２ａにおける所定ビットの値が
正しくない値である場合に、所定ビットが正しい値に設
定された第２のマスクデータ８４と論理演算を行い、第
２のデータ２２ａの所定ビットを正しい値に修正するも
のである。

【００２８】上記マスクＲＯＭ１、ＲＡＭ２、ＣＰＵ
３、第１の演算器４、比較器５、第２の演算器６、切換
器７はマイクロコンピュータ１０内に設けられている。

【００２９】マイクロコンピュータ開発者は、マイクロ
コンピュータ１０のバグの原因となっているＲＡＭ２に
おけるアドレスやビット、バグがあるアドレスやビット
を抽出するためのソースアドレス８１や第１のマスクデ
ータ８２、バグの有無を確認するための比較データ８
３、ＲＡＭ内のデータを書き換えるための第２のマスク
データ８４、ターゲットアドレス８５は、予め解ってい
るものとし、不揮発性メモリ８に必要なデータを予め書
き込んでおく。

【００３０】ここで、ソースアドレス８１、マスクデー
タ８２、比較データ８３、マスクデータ８４、ターゲッ
トアドレス８５、指定ＩＤ８６、実行制限データ８７
は、不揮発性メモリ８によってデータを変更することが
できるものである。

【００３１】マスクＲＯＭ１には、ＣＰＵ３をコントロ
ールするソフトウエアを書き込んでおき、そのメインプ
ログラム上では、設定位置に対応した起動ＩＤｎを複数
箇所で設定しておく。メインプログラム実行中にある任
意の起動ＩＤｎが設定された場合、起動ＩＤｎと指定Ｉ
Ｄ８６とを比較手段である比較器９で比較する。得られ
た比較結果が真である場合、切換手段である切換器１０
をマスクＲＯＭ１の演算部側へ切り換え、ソースアドレ
スデータ８１によってＲＡＭ２の任意のアドレスである
第１のアドレス２１を選び、そのアドレスのＲＡＭの内
容とマスクデータ８２とを第１の演算器４により論理演
算し、その得られた結果と比較データ８３とを比較器５
で比較する。

【００３２】また、ターゲットアドレス８５によって任
意のアドレスである第２のＲＡＭを選びそのＲＡＭの内
容２２を、ＲＡＭの内容２２とマスクデータ８４との第
２の演算器６によって得られる論理演算結果に書き変え
るか否かを、比較器５の比較結果よって切り換える。

【００３３】以上の方法で、ソフトウエアのバグを擬似
的に修正し、ソフトウエアのバグによる不具合を解決す
る処理を動作させる。

【００３４】また、比較器９で得られた比較結果が偽で
ある場合、第１のアドレス２１のデータ領域の条件によ
って、第２のアドレス２２のデータ領域を修正する処理
は動作させない。続いて次の修正データに基づき同様の
処理を行うが、その前に現在の修正回数と実行制限デー
タ８７とを比較器１１で比較し、比較器１１で得られた
比較結果が偽である場合、現在の起動ＩＤでの領域修正
処理を終了し、真であれば、領域修正処理を続行する。

【００３５】以上のように構成された本実施の形態の半
導体装置について、図２及び図３を用いてその動作を説
明する。

【００３６】まず、メインプログラム実行中（ステップ
２０１）に起動ＩＤ１が設定された場合（ステップ２０
２）、起動ＩＤ１での領域修正処理を実行する（ステッ
プ２０３）。その後、同様に起動ＩＤ２及び起動ＩＤ３
も設定され（ステップ２０４〜２０６）、ＩＤｎの処理
終了（ステップ２０７〜２０９）で、ステップ２０１
（ＩＤ１の設定処理）へと戻り、同様の処理を継続す
る。

【００３７】図３で各起動ＩＤでの領域修正処理の動作
を説明する。まず、データ領域修正回数と実行制限デー
タ８７とを比較器１１で比較する。例えば、実行制限デ
ータの下位４ｂｉｔが２で、データ領域修正回数が２で
あれば、データ領域修正回数と実行制限データ８７とを
比較した結果は実行制限分の処理は終了していることに
なるので現在の起動ＩＤでの領域修正処理は終了するこ
とになる。さらに実行制限データ上位４ｂｉｔの実行可
能ＩＤ情報参照することにより、実行可能ＩＤでなけれ
ば領域修正処理を終了する。

【００３８】次に、起動ＩＤ１と指定ＩＤ８６とを比較
器９で比較する。例えば、それぞれ８ビットのデータで
実現するとし、起動ＩＤ１に「０００００００１」、指
定ＩＤ８６に「００００００１１」が入っているとす
る。起動ＩＤ１と指定ＩＤ８６とを比較器９で比較した
結果は偽であるので、前記記載の第１のアドレス２１の
データ領域の条件によって、第２のアドレス２２のデー
タ領域を修正する処理は動作しない。

【００３９】次に、メインプログラム実行中に起動ＩＤ
１が設定された場合、起動ＩＤ１と指定ＩＤ８６とを比
較器９で比較する。起動ＩＤ１に「０００００００１」
が入っているとすると、起動ＩＤ１と指定ＩＤ８６とを
比較器９で比較した結果は真であるので、前記記載の第
１のアドレス２１のデータ領域の条件によって、第２の
アドレス２２のデータ領域を修正する処理は動作する。

【００４０】以上のように本実施の形態１によれば、メ
インプログラム上に複数箇所で起動ＩＤを設定し、不揮
発性メモリ内に任意ＲＡＭの値を変更する指定ＩＤ領域
を設けることで、メインプログラムの、ＲＡＭのデータ
を変更したい場所でＲＡＭのデータを変更することがで
きるので、同期合わせが必要なソフトウェアバグに対し
ても、不具合を解決することができ、多くの修正データ
領域を持つ事による演算処理時間増加に伴う不具合をも
解決することができる。

【００４１】

【発明の効果】以上のように本発明は、マスクＲＯＭ搭
載のマイクロコンピュータにおいて、同期合わせが必要
なソフトウエアのバグに対しても、マスクＲＯＭを変更
せずに不具合を解決することができ、また、プログラム
領域でなくデータ領域に作用するために、小容量の不揮
発性メモリによる低い費用での実現が可能であるという
優れた効果が得られ、本機能を複数もうけ、それらをカ
スケードに結合することによって、より複雑なソフトウ
エアのバグの解決が可能になる。

【００４２】さらに、前もって演算処理時間を考慮せず
に、最大数の修正データ領域を確保し、使用する分だけ
実行制限を設ける事ができるので、柔軟な問題解決方法
が可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における半導体装置の構
成を示すブロック図

【図２】同実施の形態１における半導体装置の構成を示
すブロック図

【図３】同実施の形態における半導体装置の動作説明の
ための説明図

【図４】半導体装置の構成を示すブロック図

【図５】従来の半導体装置の構成を示すブロック図

【符号の説明】

１ マスクＲＯＭ ２ ＲＡＭ ３ ＣＰＵ ４ 論理演算器 ５ 比較器 ６ 論理演算器 ７ 切換器 ８ 不揮発性メモリ ９ 比較器 １０ 切換器 １１ 比較器 １２ 切換器 ２１ ＲＡＭの中の任意のアドレスの内容 ２２ ＲＡＭの中の任意のアドレスの内容 ８１ ソースアドレス ８２ マスクデータ ８３ 比較データ ８４ マスクデータ ８５ ターゲットアドレス ８６ 指定ＩＤ ８７ 実行制限データ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B033 AA04 BB01 BF00 FA11 5B062 AA08 CC01 DD04 DD05 DD10 JJ08 5B076 EB04

Claims (3)

【特許請求の範囲】
1. 【請求項１】 プログラムが記憶されたプログラム領域
   を有するマスクＲＯＭと前記プログラムの動作に用いる
   データを記憶したデータ領域を有する書き換え可能なメ
   モリと中央演算処理手段とを備えた制御手段と、前記メ
   モリにおける任意のデータ領域を書き換え可能な任意の
   データを複数記憶する記憶手段とを備えたことを特徴と
   する半導体装置。
2. 【請求項２】 記憶手段は、メモリ内の第１のアドレス
   を指定するソースアドレスと、前記第１のアドレスに書
   き込まれた第１のデータの所定のビットの値を読み出す
   ための第１のマスクデータと、前記第１のマスクデータ
   と前記第１のデータとで演算処理した演算の結果データ
   と比較するための比較データと、前記メモリ内の第２の
   アドレスを指定するターゲットアドレスと、前記第２の
   アドレスに書き込まれた第２のデータと演算するための
   第２のマスクデータと、前記制御手段により所定の前記
   ソースアドレスと前記第１及び第２ののマスクデータと
   前記比較データと前記ターゲットアドレスとを指定する
   際に動作する指定ＩＤとを備えたことを特徴とする半導
   体装置。
3. 【請求項３】 プログラムが記憶されたプログラム領域
   を有するマスクＲＯＭと前記プログラムの動作に用いる
   データを記憶したデータ領域を有する書き換え可能なメ
   モリと中央演算処理手段とを備えた制御手段と、前記メ
   モリにおける任意のデータ領域を書き換え可能な任意の
   データを複数記憶する記憶手段とを備え、前記マスクＲ
   ＯＭには、処理を起動する起動ＩＤと、前記起動ＩＤと
   前記記憶手段に記憶された指定ＩＤとを比較する比較手
   段と、前記比較手段の比較結果により前記メモリのデー
   タ領域の書き換え動作を実行するか否かを切り換える切
   換手段を備えたことを特徴とする半導体装置。