JP2002006887A

JP2002006887A - 音声記録再生装置

Info

Publication number: JP2002006887A
Application number: JP2000186665A
Authority: JP
Inventors: Koji Mizobuchi; 孝二溝渕
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 2000-06-21
Filing date: 2000-06-21
Publication date: 2002-01-11

Abstract

(57)【要約】【課題】システム構成を簡単化して、小型化及び低価格
化を可能とし、しかも信頼性の高い音声記録再生装置を
提供すること。【解決手段】音声データ領域とインデックス情報領域と
を有するフラッシュメモリ19と、入力された音声信号を
音声データに符号化，復号化する符号／復号化器43と、
上記フラッシュメモリ19に対して、上記音声データ及び
該音声データに関するインデックス情報の書き込み、ま
たは上記フラッシュメモリ19に記憶されている該音声デ
ータに関するインデックス情報に基づいて上記音声デー
タの読み出しを制御するＭＰＵ22とを有した音声記録再
生装置を１チップ化する際に、符号／復号化器43とＭＰ
Ｕ22に接続する内部バス35との間に、上記音声データを
一時的に記憶するバッファメモリ44を設けることによ
り、比較的パフォーマンスの低いＭＰＵ22を用いた場合
でも、音声データを取りこぼすことなく録再処理を実行
可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、音声記録再生装置
のシステムに関する。

【０００２】

【従来の技術】近年、磁気テープに代わり半導体メモリ
を記憶媒体として用いた携帯型の音声記録再生装置（以
下、ＩＣレコーダという）が実用化されている。ＩＣレ
コーダは、小型軽量、高音質、高速アクセス性などの利
点を有している。

【０００３】このＩＣレコーダは、音声信号をデジタル
データに変換した後、書き換え可能な不揮発性の記憶媒
体としての例えばフラッシュメモリに記憶し、該フラッ
シュメモリに記憶された音声データをアナログ化して再
生するものである。

【０００４】そして、これらＩＣレコーダの特徴とし
て、上記記憶媒体に予め音声データ領域及びインデック
ス情報領域を設け、録音時に上記それぞれの領域に、デ
ジタル信号に変換された音声データ、及び該音声データ
に関するインデックス情報（音声データのアドレス、録
音日時等）を記憶するようになっている。

【０００５】また、これらＩＣレコーダのシステムは、
通常複数の汎用ＩＣや特定用途向け標準ＩＣ（ＡＳＳ
Ｐ：Application Specified Standard Product）で構成
されることが多い。

【０００６】例えば、ＩＣレコーダのシステムは、全体
のシーケンスを制御するＣＰＵ、音声データを記憶する
フラッシュメモリ、量子化された音声信号を録音時に所
定のビットレートに圧縮（符号化）、または再生時に伸
長（復号化）するＤＳＰ（Digital Signal Processor）
などのデジタル系ＩＣと、上記音声信号を量子化するＡ
／Ｄ変換器、及び伸長された音声データを音声信号に変
換するＤ／Ａ変換器を内蔵したコーディックＩＣのよう
なアナログ系ＩＣと、により構成されている。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
ような複数のＩＣを用いたシステム構成の場合、少なく
ともＣＰＵ、ＤＳＰ、及びコーディツクＩＣのそれぞれ
に対してクロックの供給が必要であり、しかも各ＩＣ毎
に動作周波数が異なるので、独立に発振回路を構成して
クロックを供給しなければならない。また、録音モード
に応じてビットレートを切り換えるような場合、各ＩＣ
の発振回路の発振周波数は、上記録音モードの中で最も
速いビットレートを選択したときの処理速度を満足して
いなければならない。

【０００８】このように、上記ハードウェア構成では、
各ＩＣが音声信号の量子化、符号化及び復号化にかかる
一連の動作を独立的に担当して処理するので、制御が複
雑になるばかりでなく、部品増などシステム上の無駄も
多いという問題がある。

【０００９】そこで、本発明は、上記問題点に鑑みてな
されたもので、システム構成を簡単化して、小型化及び
低価格化を可能とし、しかも信頼性の高い音声記録再生
装置を提供することを目的とするものである。

【００１０】

【課題を解決するための手段】請求項１記載の発明によ
る音声記録再生装置は、少なくとも音声データ領域とイ
ンデックス情報領域とを有する記憶媒体と、入力された
音声信号を音声データに符号化する符号化手段と、上記
音声データを復号化する復号化手段と、上記記憶媒体に
対して、上記音声データ及び該音声データに関するイン
デックス情報の書き込み、または上記記憶媒体に記憶さ
れている該音声データに関するインデックス情報に基づ
いて上記音声データの読み出しを内部記憶手段に格納し
たプログラムコードに従って制御する制御手段と、上記
符号化手段及び復号化手段と上記制御手段の内部バスと
の間に設けられ、上記音声データを一時的に記憶する一
時記憶手段と、を具備することを特徴とする。

【００１１】請求項１の発明においては、上記符号化手
段及び復号化手段と上記制御手段の内部バスとの間に、
上記音声データを一時的に記憶する一時記憶手段を設け
たので、所定量の音声データを一時記憶手段に一旦記憶
した後に出力するので、比較的低いクロック周波数で動
作する制御手段（ＣＰＵ）を用いた場合でも、音声デー
タをとりこぼすことがなく録再処理を実行することがで
きる。

【００１２】請求項２記載の発明は、請求項１に記載の
音声記録再生装置において、符号化または復号化の際、
上記符号化手段及び上記復号化手段は上記一時記憶手段
に対して直接音声データの読み出しまたは書き込みを行
うことを特徴とする。請求項３記載の発明は、請求項１
に記載の音声記録再生装置において、上記一時記憶手段
からの音声データの読み出しまたは書き込み動作は上記
符号化手段及び上記復号化手段のうち少なくとも一方に
供給するクロックに同期することを特徴とする。

【００１３】

【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。本発明の実施の形態を説明する前
に、まず図２を参照して一般的に用いられているＩＣレ
コーダのブロック構成の一例を説明し、その後に図３の
フローチャートを参照してＩＣレコーダの動作を説明す
る。

【００１４】このＩＣレコーダは、音声を電気信号に変
換するマイクロフォン（ＭＩＣ）５０を具備しており、
このマイクロフォン（ＭＩＣ）５０からの音声出力は、
接続されたマイクアンプ（ＡＭＰ）５１によって増幅さ
れるようになっている。マイクアンプ（ＡＭＰ）５１で
増幅されたアナログの音声信号は、ローパスフィルタ
（ＬＰＦ）５２で不要な周波数帯域（即ち不要な高域成
分）をカットした後Ａ／Ｄ変換器（Ａ／Ｄ）５３に入力
される。

【００１５】上記Ａ／Ｄ変換器（Ａ／Ｄ）５３におい
て、デジタル信号に変換された音声信号は、デジタル信
号処理部（ＤＳＰ）５８に入力される。このデジタル信
号処理部（ＤＳＰ）５８は、録音時にはシステム制御部
５９に制御されて前記Ａ／Ｄ変換器（Ａ／Ｄ）５３でデ
ジタル信号に変換された音声信号をフレーム単位で一定
のフォーマットのデータに圧縮変換（以下、符号化とも
いう）し、符号化されたデータは一時的にシステム制御
部５９の図示しないバッファメモリに音声データとして
記憶される。

【００１６】一方、再生時の上記デジタル信号処理部
（ＤＳＰ）５８は、システム制御部５９に制御されて、
このシステム制御部５９の図示しないバッファメモリか
ら音声データをフレーム単位で伸長変換（以下、復号化
ともいう）する処理を行う。復号化されたデジタル信号
は、Ｄ／Ａ変換器（Ｄ／Ａ）５４に対して出力される。

【００１７】上記Ｄ／Ａ変換器（Ｄ／Ａ）５４でアナロ
グ信号に変換された音声信号は、ローパスフィルタ（Ｌ
ＰＦ）５５を通過させることにより不要な周波数帯域を
カットした後、パワーアンプ（ＡＭＰ）５６で増幅す
る。そして、スピーカ（ＳＰ）５７から音声として出力
される。

【００１８】上記システム制御部５９はＣＰＵで構成さ
れており、該システム制御部５９には上記デジタル信号
処理部（ＤＳＰ）５８以外に、記憶部（メモリ）６２、
操作部６１、及び表示部６０が接続されている。

【００１９】上記記憶部（メモリ）６２は、不揮発性の
半導体メモリ、例えばフラッシュメモリ等で構成されて
おり、録音時は上記デジタル信号処理部（ＤＳＰ）５８
で符号化された音声データを、上記システム制御部５９
の図示しないバッファメモリを介して記憶する。このと
き、音声データに関するインデックス情報も記憶され
る。

【００２０】操作部６１は、録音スイッチ（ＲＥＣ）、
再生スイッチ（ＰＬＡＹ）、停止スイッチ（ＳＴＯ
Ｐ）、早送りスイッチ（ＦＦ）、早戻しスイッチ（ＲＥ
Ｗ）、メニュースイッチ（ＭＥＮＵ）、消去スイッチ
（ＥＲＡＳＥ）等の各種スイッチが機能別に配設されて
いる。

【００２１】表示部６０は、上記操作部６１のいずれか
のスイッチ操作により、所定のシーケンスが開始したと
きの動作モード、またはその後の動作状況を表示する。
例えば、録音スイッチ（ＲＥＣ）を押した場合は、録音
の経過時間、録音可能な残り時間、及びファイルナンバ
ー等を表示する。また、メニュースイッチ（ＭＥＮＵ）
を押した場合は、マイク感度（高／低）、録音モード
（標準／ロング）、及びアラーム（オン／オフ）等の機
能選択に関連した表示を行なう。さらに、上記システム
制御部５９が時計機能を有しているときは、表示部６０
は現在日時の表示も行なう。

【００２２】さらに、上記ローパスフィルタ（ＬＰＦ）
５２、Ａ／Ｄ変換器（Ａ／Ｄ）５３、Ｄ／Ａ変換器（Ｄ
／Ａ）５４、及びローパスフィルタ（ＬＰＦ）５５で構
成されるコーディック部６６、デジタル信号処理部（Ｄ
ＳＰ）５８、及びシステム制御部５９には、それぞれ発
振周波数の異なる発振器６３〜６５が接続されている。
これら発振器６３〜６５は、要求する動作スピードある
いは発振精度に応じて、通常１０〜２０ＭＨｚ程度の水
晶振動子またはセラミック振動子を用いることが多い。
また、システム制御部５９に接続される発振器６５は、
メインクロック（例えば、8.0MHz）とサブクロック（例
えば、32.768kHz）の２系統を設け、動作モードに応じ
て選択的に切り換えて用いる。

【００２３】次に、図２のＩＣレコーダの動作を図３の
フローチャートを参照しながら説明する。

【００２４】図３に示すように、当該ＩＣレコーダがパ
ワーオンされると、図２の発振器６３〜６５が発振を開
始する。そして、システム制御部５９は所定の初期設定
（Ｓ１）、及びタイマスタート（Ｓ２）を実行する。こ
のタイマ動作は、上記システム制御部５９がその時計機
能を用いて行われるもので、所定時間経過後にＩＣレコ
ーダが通常の動作モードから待機モード（低消費電流モ
ード）に入るための時間を計時（カウント）する。

【００２５】ＩＣレコーダが通常の動作モードに入る
と、ステップ（Ｓ３）〜（Ｓ１８）に示すスイッチ検出
動作により、録音スイッチ（ＲＥＣ）、再生スイッチ
（ＰＬＡＹ）、早送りスイッチ（ＦＦ）、早戻しスイッ
チ（ＲＥＷ）、停止スイッチ（ＳＴＯＰ）、メニュース
イッチ（ＭＥＮＵ）、消去スイッチ（ＥＲＡＳＥ）の順
に、オンされたスイッチがあるか否かを検出する。オン
されたスイッチが録音スイッチ（Ｓ３）であるならば、
録音処理のサブルーチン（Ｓ１１）を実行する。同様
に、オンされたスイッチが再生スイッチ（Ｓ４）である
ならば再生処理のサブルーチン（Ｓ１２）、オンされた
スイッチが早送りスイッチ（Ｓ５）であるならば早送り
処理のサブルーチン（Ｓ１３）、オンされたスイッチが
巻き戻しスイッチ（Ｓ６）であるならば早戻し処理のサ
ブルーチン（Ｓ１４）、オンされたスイッチが停止スイ
ッチ（Ｓ７）であるならば停止処理のサブルーチン（Ｓ
１５）、オンされたスイッチがメニュースイッチ（Ｓ
８）であるならばメニュー変更処理のサブルーチン（Ｓ
１６）、オンされたスイッチが消去スイッチ（Ｓ１８）
であるならば消去処理（Ｓ１９）を実行する。そして、
サブルーチン実行後は、上記タイマを再スタート（Ｓ１
７）させてステップＳ３からメインループに戻る。

【００２６】なお、上記録音処理、再生処理、早送り処
理、早戻し処理、停止処理、メニュー変更処理、及び消
去の各処理は、周知の技術手段を用いて実施しており、
また、本発明内容に直接関係しないので詳しい説明は省
略する。

【００２７】ステップＳ３〜Ｓ１８ですべてのスイッチ
がオフしている場合は、上記記タイマの計時時間が所定
時間をオーバー（Ｓ９）すると、待機モードのサブルー
チン（Ｓ１０）に入る。待機モードに入ると低消費電流
動作になる。具体的には、図２のローパスフィルタ（Ｌ
ＰＦ）５２、Ａ／Ｄ変換器（Ａ／Ｄ）５３、Ｄ／Ａ変換
器（Ｄ／Ａ）５４、及びローパスフィルタ（ＬＰＦ）５
５で構成されるコーディツク部５６、マイクアンプ（Ａ
ＭＰ）５１、デジタル信号処理部（ＤＳＰ）５８、パワ
ーアンプ（ＡＭＰ）５６、表示部６０、及び記憶部（メ
モリ）５２の電源を遮断、もしくは各ブロックを構成す
る図示しないＩＣに設けられているチップイネーブル端
子に、システム制御部５９から非選択信号を出力するこ
とにより、低消費電流状態になる。

【００２８】このとき、システム制御部５９のＣＰＵ
は、自らも動作クロックを最も消費電流の少ない低速ク
ロックに切り換えて低消費電流状態になる。場合によっ
ては、動作クロックをメインクロック（例えば、8.0MH
z）からサブクロック（例えば、32.768kHz）に切り換え
て、その後スイッチ入力が検出されるまでメインクロッ
クを完全に停止させてもよい。

【００２９】次に、図１、及び図４乃至図７を参照して
本発明の実施形態を説明する。図１は、本発明の一実施
形態のＩＣレコーダのブロック構成を示している。

【００３０】図１の１チップＩＣ１の内部バス３５に
は、制御手段としての中央演算処理部（ＭＰＵ）２２
と、ＩＣレコーダの制御プログラムを格納する読み出し
専用メモリ（ＲＯＭ）２５と、読み出し／書き込みメモ
リ（ＲＡＭ）２６と、液晶表示器（ＬＣＤ）１８を駆動
するＬＣＤドライバ２７と、カレンダー計時用の時計タ
イマ２８と、シーケンス実行時のタイミング合せの計時
などに汎用的に用いることができるタイマ２９と、警告
音を出力するために所定周波数のパルス列を連続あるい
は断続的に発生することができるパルス幅変調カウンタ
（ＰＷＭ）３０と、システム拡張時の拡張ポートとして
用いることができるクロック同期型シリアルＩ／Ｏ（Ｓ
Ｉ／Ｏ）３１と、周辺機器とのシリアルデータの送受信
に用いることができるクロック非同期型シリアルＩ／Ｏ
（ＵＡＲＴ）３２と、記憶媒体である例えば外部入出力
データ幅が８ビットのフラッシュメモリ１９に対して、
上記中央演算処理部（ＭＰＵ）２２のバスサイクルと同
等のタイミングで読み出し／書き込み動作を行うことが
できる外部バスインタフェース３３と、操作スイッチ２
０のオン／オフを検出する外部割込み制御部３４と、電
池１０の電圧を抵抗５及び抵抗７で分圧した電圧値（Ｖ
ｂｔ）を検出するＡ／Ｄ変換器（ＡＤＣ）２４と、コー
ディック部２１とが接続されている。

【００３１】上記電池１０の電圧が所定の電圧よりも低
く、そのためリセットＩＣ４からリセット信号が出力さ
れている場合、上記中央演算処理部（ＭＰＵ）２２は動
作を停止している。このとき、振動子２及び振動子３を
接続したクロック制御部２３内部の発振回路２３ａも発
振動作を停止している。その後上記電池１０の電圧の回
復により上記リセットＩＣ４のリセット信号が解除され
ると、上記発振回路２３ａは発振を開始する。そして、
上記中央演算処理部（ＭＰＵ）２２は、スタートベクタ
ーが示す読み出し専用メモリ（ＲＯＭ）２５のアドレス
からプログラムの実行を開始する。

【００３２】上記１チップＩＣ１がプログラムを実行す
るときは、例えば昇圧コイル８、トランジスタ１１、シ
ョットキーダイオード９、コンデンサ１３、及び昇圧用
ＤＣ／ＤＣコンバータＩＣ（DC/DC Conv.）１２で構成
した昇圧回路４５を動作させ、上記電池１０の電圧を所
定の電圧（ＶＤＤ）まで昇圧する。これにより、上記１
チップＩＣ１に対して、安定した電圧を供給することが
できる。昇圧動作時は、上記電池１０の電圧が交流的に
変動するので、上記Ａ／Ｄ変換器（ＡＤＣ）２４の入力
に対して並列に、リップル吸収用コンデンサ６を付加す
る。

【００３３】上記コーデック部２１は、マイク１４から
出力される口述者１５の音声信号を所定の電圧レベルま
で増幅するプリアンプ３６と、不要な周波数帯域の信号
をカットして上記音声信号のみを通過させるローパスフ
ィルタ（ＬＰＦ）３８と、上記音声信号を所定のビット
数に量子化するＡ／Ｄ変換器（ＡＤＣ）３７と、上記Ａ
／Ｄ変換器（ＡＤＣ）３７によりデジタル信号に変換さ
れた音声信号を、所定のビット数の一定のフォーマット
のデータに圧縮変換（符号化）、或いは再生時に伸長
（復号化）する符号化手段及び復号化手段としての符号
／復号化器（ＡＤＰＣＭ：Adaptive Differential Puls
e Code Modulation）４３と、この符号／復号化器（Ａ
ＤＰＣＭ）４３に入出力する音声データを一時的に記憶
する一時記憶手段としてのバッファ（ＢＵＦＦＥＲ）４
４と、上記符号／復号化器（ＡＤＰＣＭ）４３により所
定のビット数に伸長変換（復号化）されたデジタル信号
を、音声信号に変換するＤ／Ａ変換器（ＤＡＣ）４２
と、上記Ｄ／Ａ変換器（ＤＡＣ）４２の出力をローパス
フィルタ（ＬＰＦ）３８を介して再び所定の電圧レベル
まで増幅するプリアンプ４１と、上記符号／復号化器
（ＡＤＰＣＭ）４３の処理動作に応じて、上記ローパス
フィルタ（ＬＰＦ）３８の入出力を選択的に切り換える
入力スイッチ３９及び出力スイッチ４０とで構成されて
いる。プリアンプ４１の出力は、パワーアンプ１６でさ
らに増幅されてスピーカ１７を駆動する。パワーアンプ
１６の入力には、音量調節用のボリュームを設けてもよ
い。

【００３４】ところで、ＩＣレコーダの録再時の音質の
善し悪しは、一般的に録音時間の長短を目安にすること
が多い。すなわち、サンプリング周波数と符号／復号時
のビット数の関係から、音質はビットレートが大きい程
よい。しかしながら、ビットレートが大きい程録音時間
は短くなるので、通常は目的に応じて録音モードを使い
分けている。録音モードとしては、ＳＰ（標準録音）モ
ードとＬＰ（長時間録音）モードが予め設けられてい
る。ＳＰモードはビットレートが大きく、ＬＰモードは
ビットレートが小さい。そして、録音開始前にスイッチ
などでＳＰモードとＬＰモードとを選択的に切り換えて
設定できるようになっている。

【００３５】このとき、上記録音モードの設定変更に連
動して、上記Ａ／Ｄ変換器（ＡＤＣ）３７、符号／復号
化器（ＡＤＰＣＭ）４３、及びＤ／Ａ変換器（ＤＡＣ）
４２のサンプリング周波数を切り換える。また、ローパ
スフィルタ（ＬＰＦ）３８の遮断周波数も、上記録音モ
ードの設定変更に連動したＳＰ／ＬＰ切り換え信号に
より切り換わる。

【００３６】なお、この１チップＩＣ１の構成は、図２
のＩＣレコーダにおいて、マイクロフォン（ＭＩＣ）５
０、スピーカ（ＳＰ）５７、パワーアンプ（ＡＭＰ）５
６、記憶部（メモリ）６２、操作部６１、及び表示部６
０以外の各ブロックをすべて内蔵したものと等価であ
る。

【００３７】また、図２では、デジタル信号処理部（Ｄ
ＳＰ）５８を用いた圧縮変換（符号化）、あるいは伸長
変換（復号化）の方法を示したが、上記符号／復号化器
（ＡＤＰＣＭ）４３も実質的に同等の機能と考えてよ
い。

【００３８】さらに、図１のタイマ２９、パルス幅変調
カウンタ（ＰＷＭ）３０、クロック同期型シリアルＩ／
Ｏ（ＳＩ／Ｏ）３１、クロック非同期型シリアルＩ／Ｏ
（ＵＡＲＴ）３２、などのペリフェラル（周辺回路）
は、システムの要求仕様に応じて複数内蔵してもよい。

【００３９】本発明の実施形態であるＩＣレコーダの録
音時の動作について、図４及び図６を参照しながら説明
する。

【００４０】図４において、コンデンサ（Ｃ１）に入力
されたＶIN（マイク出力信号）は、非反転入力端子をＶ
ＤＤ／２（シグナルグランド）に接続したオペアンプ
（ＯＰ１）及びオペアンプ（ＯＰ２）により、およそ６
０〜７０ｄＢに増幅される。オペアンプ（ＯＰ１）の電
圧利得は、反転入力端子（ＭIN）及び出力端子（ＭOU
T）のそれぞれに接続された抵抗（Ｒ１）と（Ｒ２）の
比率（Ｒ２／Ｒ１）で表わすことができる。同様に、
オペアンプ（ＯＰ２）の電圧利得は、反転入力端子（Ｌ
IN）及び出力端子（ＬOUT）のそれぞれに接続された抵
抗（Ｒ３）と（Ｒ４）の比率（Ｒ４／Ｒ３）で表わすこ
とができる。すなわち、プリアンプ３６の出力端子（Ｌ
OUT）の出力電圧は、次式で表わすことができる。

【００４１】ＶMO＝ＶIN・（Ｒ２／Ｒ１） ∴ＶLO ＝ＶMO・（Ｒ４／Ｒ３）＝ＶIN・（Ｒ２・Ｒ４／Ｒ１・Ｒ３）それぞれのオペアンプＯＰ１，ＯＰ２には、位相補償用
コンデンサ（Ｃ２）及び（Ｃ４）が接続されている。ま
た、カップリングコンデンサ（Ｃ３）により、それぞれ
のオペアンプを交流的に直結している。

【００４２】内部パス３５に接続された録再機能設定レ
ジスタ（ＳＥＬＲ）は、図６（ａ）に示すように８ビッ
ト構成のレジスタである。リセット解除後の有効ビット
（ｂｆｅｎ、ｍｄｃｇ、ｂｒｓｔ、ｓｍｐ１、ｓｍｐ
０、ｗｐｆ１、ｗｐｆ０）の初期値は、“０”に設定さ
れている。各ビットヘの書き込みは、ＭＰＵ２２からの
転送命令またはビット操作命令などを用いてプログラマ
ブルに行う。各ビットの読み出しも同様である。

【００４３】上記録再機能設定レジスタ（ＳＥＬＲ）の
ビットｗｐｆ１及びｗｐｆ０は、ローパスフィルタ（Ｌ
ＰＦ）３８の切り換え選択ビットであり、図６（ｂ）の
真理値表のｗｐｆ１，ｗｐｆ０の各ビットの値に従って
録音モード、再生モード、及びテストモードに応じたロ
ーパスフィルタ（ＬＰＦ）３８の切り換え設定を行う。
具体的には、デコーダ（ＤＥＣ）が上記各動作モードに
応じて、入力スイッチ（ＳＷ１）３９と出力スイッチ
（ＳＷ２）４０の接続位置を図４に示すオペアンプ（Ｏ
Ｐ２）出力〜オペアンプ（ＯＰ３）、図５に示すＤ／Ａ
変換器（ＤＡＣ）出力〜オペアンプ（ＯＰ４）、及びニ
ュートラルの位置に切り換える。上記ローパスフィルタ
（ＬＰＦ）３８は、比較的利得応答のよいバターワース
型を用いているが、リップルをあまり考慮しないのなら
ばチェビシェフ型を用いてもよい。また、ロールオフを
急峻（-40dB/oct以上）にするために、フィルタの次数
を４次以上の高次に設定している。

【００４４】なお、上記ローパスフィルタ（ＬＰＦ）３
８は、抵抗、コンデンサ、及びオペアンプで構成する通
常のアクティブフィルタで実現してもよいが、音声帯域
のような低周波数を扱うことと、ＩＣに内蔵することを
考慮すると、スイッチドキャパシタフィルタで実現した
方がよい。

【００４５】上記録再機能設定レジスタ（ＳＥＬＲ）の
ビットｓｍｐ１及びｓｍｐ０は、サンプリング周波数の
切り換え選択ビットであり、セレクタ（ＳＥＬ）に入力
されるサンプリングクロック８．０ｋＨｚ及び４．０ｋ
Ｈｚを、図６（ｂ）の真理値表のｓｍｐ１，ｓｍｐ０の
各ビットの値に従って選択的に切り換えて、上記ローパ
スフィルタ（ＬＰＦ）３８、Ａ／Ｄ変換器（ＡＤＣ）３
７、Ｄ／Ａ変換器（ＤＡＣ）４２、及び符号／復号化器
（ＡＤＰＣＭ）４３に供給する。上記サンプリングクロ
ック８．０ｋＨｚ及び４．０ｋＨｚは、録音モードにお
いてＳＰ（標準録音）モードとＬＰ（長時間録音）モー
ドに対応している。このとき、ＳＰ（標準録音）モード
とＬＰ（長時間録音）モードに応じて、上記ローパスフ
ィルタ（ＬＰＦ）３８のカットオフ周波数を切り換え
る。例えば、ＳＰ（標準録音）モード時のカットオフ周
波数を概略３．２ｋＨｚ、ＬＰ（長時間録音）モード時
のカットオフ周波数を概略１．６ｋＨｚに設定する。ち
なみに、サンプリング周波数は、上記８．０ｋＨｚ及び
４．０ｋＨｚの値のみに限らず、例えば、６．０ｋＨｚ
と１２．０ｋＨｚなどの値でも構わない。もちろん２種
類以上のサンプリングクロックを上記セレク夕（ＳＥ
Ｌ）に入力し、それらから選択できるようにしてもよ
い。

【００４６】図４に示すように、上記ローパスフィルタ
（ＬＰＦ）３８の入力端（ＦIN）に接続された入力スイ
ッチ（ＳＷ１）は、上記オペアンプ（ＯＰ２）の出力側
に切り換わっている。一方、上記ローパスフィルタ（Ｌ
ＰＦ）３８の出力（ＦOUT）に接続された出力スイッチ
（ＳＷ２）は、上記Ａ／Ｄ変換器（ＡＤＣ）３７の入力
端に接続されたオペアンプ（ＯＰ３）の非反転入力側に
切り換わっている。オペアンプ（ＯＰ３）は、インピー
ダンス整合用のボルテージフォロワである。また、内部
バス３５に接続されたＡ／Ｄ変換器（ＡＤＣ）３７及び
符号／復号化器（ＡＤＰＣＭ）４３はＭＰＵ２２からの
指令に基づいて図示しない制御レジスタにより、Ａ／Ｄ
変換の開始／停止及び符号化がプログラマブルに制御さ
れている。上記Ａ／Ｄ変換器（ＡＤＣ）３７及び符号／
復号化器（ＡＤＰＣＭ）４３の各出力値（音声データ）
は、ＭＰＵ２２からの転送命令を用いてプログラマブル
に読み出されバッファ（ＢＵＦＦＥＲ）４４に対して直
接書き込むことができる。

【００４７】特に、録音時の符号／復号化器（ＡＤＰＣ
Ｍ）４３の出力値（音声データ）は、所定量づつ前述の
バッファ（ＢＵＦＦＥＲ）４４に一時的に記憶される
が、この出力値が所定量を越える毎に順次内部バス３５
を介して図１のフラッシュメモリ１９に書き込まれる。
同様に再生時は、フラッシュメモリ１９から読み出され
た音声データが、所定量づつバッファ（ＢＵＦＦＥＲ）
４４に一時的に記憶され、所定量を越える毎に順次読み
出されて上記符号／復号化器（ＡＤＰＣＭ）４３に入力
される。

【００４８】ところで、上記Ａ／Ｄ変換器（ＡＤＣ）３
７は、上記オペアンプ（ＯＰ１）及びオペアンプ（ＯＰ
２）の合計電圧利得が６０〜７０ｄＢであることを考慮
して、すくなくとも１３〜１４ビット以上の分解能が必
要である。１４ビットのデジタル信号に変換された音声
信号は、上記符号／復号化器（ＡＤＰＣＭ）４３におい
て、使用可能なビット数に応じた適応量子化係数が掛け
られ符号化される。

【００４９】再生時の動作について、図５及び図６を参
照しながら説明する。図５において、上記録再機能設定
レジスタ（ＳＥＬＲ）のビットｗｐｆ１及びｗｐｆ０
（図６参照）により、上記ローパスフィルタ（ＬＰＦ）
３８の入力端（ＦIN）に接続された入力スイッチ（ＳＷ
１）３９は、Ｄ／Ａ変換器（ＤＡＣ）４２の出力側に切
り換わっている。一方、ローパスフィルタ（ＬＰＦ）３
８の出力端（ＦOUT）に接続された出力スイッチ（ＳＷ
２）４０は、オペアンプ（ＯＰ４）の非反転入力側に切
り換わっている。さらに、上記録再機能設定レジスタ
（ＳＥＬＲ）のビットｓｍｐ１及びｓｍｐ０（図６
（ａ）参照）により、録音時に設定したＳＰ（標準録
音）モードまたはＬＰ（長時間録音）モードに対応した
サンプリングクロックが選択されている。

【００５０】オペアンプ（ＯＰ４）は、インピーダンス
整合用のボルテージフォロワである。また、内部バス３
５に接続されたＤ／Ａ変換器（ＤＡＣ）４２及び符号／
復号化器（ＡＤＰＣＭ）４３は、図示しない制御レジス
タにより、Ｄ／Ａ変換の開始／停止及び復号化がプログ
ラマブルに制御されている。上記Ｄ／Ａ変換器（ＤＡ
Ｃ）４２及び符号／復号化器（ＡＤＰＣＭ）４３の各入
力値は、転送命令を用いてプログラマブルに書き込むこ
とができる。実際に、符号／復号化器（ＡＤＰＣＭ）４
３に入力する音声データは、内部バス３５を介して図１
のフラッシュメモリ１９から読み出す。読み出した音声
データは、符号化時のＡ／Ｄ変換値と同様の１４ビット
のデジタル信号に復号化した後、上記Ｄ／Ａ変換器（Ｄ
ＡＣ）４２及びローパスフィルタ（ＬＰＦ）３８により
音声信号に変換される。

【００５１】図１に示すパワーアンプ回路１６について
は、電力増幅ＩＣ（Ｕ１０３）に新日本無線株式会社製
の型番名ＮＪＭ２０７６Ｍを用いて構成したときの一例
を示している。上記電力増幅ＩＣ（Ｕ１０３）の各外部
端子には、ＢＴＬモノアンプ駆動ができるように、電源
（ＶCC、ＧＮＤ）、抵抗（Ｒ１１）、抵抗（Ｒ１２）、
コンデンサ（Ｃ１１）、コンデンサ（Ｃ１２）、及びト
ランジスタ（ＴＲ１０）がＩＣ（Ｕ１０３）のデータシ
ートの応用回路例どおりに接続されている。

【００５２】図５に示すように、カップリングコンデン
サ（Ｃ１３）を介して出力端子（ＧOUT）に接続された
可変抵抗器（ＶＯＬ）の抵抗値を加減することにより、
カップリングコンデンサ（Ｃ１０）及び抵抗（Ｒ１０）
を介して上記電力増幅ＩＣ（Ｕ１０３）に入力する入力
電圧（ＶOUT）を微妙に調整することができる。このと
き、上記電力増幅ＩＣ（Ｕ１０３）の電圧利得はほぼ一
定なので、入力電圧（ＶOUT）に連動してスピーカ（Ｓ
Ｐ１０）１７の音量が変化する。

【００５３】本発明の実施形態である符号／復号化器
（ＡＤＰＣＭ）４３及びバッファ（ＢＵＦＦＥＲ）４４
の動作を、図６（ｃ）乃至（ｅ）及び図７を参照しなが
ら説明する。

【００５４】図７の一点鎖線で囲んだ部分が、上記バッ
ファ（ＢＵＦＦＥＲ）４４内部を詳細に表わしたブロッ
ク図である。

【００５５】図７において、バッファ（ＢＵＦＦＥＲ）
４４は、ＳＲＡＭ（Static RandomAccess Memory ）４
４１と、ライトアドレスカウンタ４４２と、リードアド
レスカウンタ４４３と、ライトアドレスポインタ４４４
と、リードアドレスポインタ４４５と、録／再切り換え
用スイッチＳＷ３〜ＳＷ６と、書込み／読み出し許可用
スイッチＳＷ７及びＳＷ８と、アンドゲートＡＮＤ１及
びＡＮＤ２とで構成されている。ＳＲＡＭ４４１は所定
量例えば１ｋバイトの容量を有している。

【００５６】図６（ａ）に示す上記録再機能設定レジス
タ（ＳＥＬＲ）のビットｂｆｅｎ、ｍｄｃｇ、及びｂｒ
ｓｔは、上記バッファ（ＢＵＦＦＥＲ）４４専用に割り
当てられた制御ビットである。

【００５７】図６（ｃ）に示す最上位ビットｂｆｅｎ
は、ＳＲＡＭ４４１の入力端及び出力端にそれぞれ配設
された入力スイッチ（ＳＷ７）及び出力スイッチ（ＳＷ
８）のオン／オフを制御するバッファ許可ビットであ
る。ＳＲＡＭ４４１に対する音声データの書込みまた
は読み出し制御は、上記バッファ許可ビットが“１”
（書込み／読み出し許可）のとき行う。したがって、録
音及び再生時は、上記バッファ許可ビットを“１”に設
定する。これ以外のときは、“０”（書込み／読み出し
禁止）に設定して不要なアクセスを禁止する。

【００５８】図６（ｄ）に示すビットｍｄｃｇは、録音
または再生動作に応じてスイッチ（ＳＷ３）及びスイッ
チ（ＳＷ４）を切り換えるバッファ録再切り換えビット
である。録音時は、スイッチ（ＳＷ３）及びスイッチ
（ＳＷ４）共に“録音”側に切り換える。また、再生時
は、スイッチ（ＳＷ３）及びスイッチ（ＳＷ４）共に
“再生”側に切り換える。

【００５９】図６（ｅ）に示すビットｂｒｓｔは、ライ
トアドレスカウンタ４４２及びリードアドレスカウンタ
４４３を初期化するバッファリセットビットである。上
記ＳＲＡＭ４４１の先頭アドレスから音声データの書込
みまたは読み出しを行うときは、必ず上記バッファリセ
ットビットを“１”に設定して上記各カウンタ４４２，
４４３を初期化する。

【００６０】次に、図７を参照してバッファ４４の動作
を説明する。録音時に符号／復号化器（ＡＤＰＣＭ）４
３から出力される音声データは、バッファ（ＢＵＦＦＥ
Ｒ）４４内のスイッチ（ＳＷ３）及びスイッチ（ＳＷ
７）を介して、サンプリングクロック毎に順次所定ビッ
ト単位（例えば４ビットづつ）でＳＲＡＭ４４１に記憶
される。このＳＲＡＭ４４１は、例えば１ｋバイトの容
量を有しているとすると、０．５ｋバイトづつ独立した
２つの記憶領域（記憶領域Ａ及び記憶領域Ｂ）に分割さ
れており、どちらか一方の領域に音声データを書込んで
いるときは、もう一方の領域が読み出し専用で動作して
いる。例えば、ＳＲＡＭ４４１の記憶領域Ａに上記符号
／復号化器（ＡＤＰＣＭ）４３から出力される音声デー
タを書込んでいるときは、記憶領域Ｂからスイッチ（Ｓ
Ｗ８）及びスイッチ（ＳＷ４）を介して、音声データを
内部バス３５に読み出しフラッシュメモリ１９側へ供給
することができる。このように２つの領域を交互に切り
換えて音声データを記憶することにより、ＳＲＡＭ４４
１の各記憶領域に所定量のデータを一旦記憶した後に出
力可能となるので、サンプリング周波数にほとんど影響
されずに音声データを内部バス３５に出力することがで
きる。つまり、比較的低いクロック周波数を用いた場合
でも音声データをとりこぼすことがない。少なくとも音
声データを記憶領域に書込み始めてから終了するまでの
間（例えばサンプリングクロック周期×０．５ｋバイ
ト）は、音声データを取りこぼすことはない。音声デー
タをＡＤＰＣＭ４３からＳＲＡＭ４４１に書き込むとき
は、サンプリングクロック毎にカウントアップするライ
トアドレスカウンタ４４２のカウント値に従って記憶領
域のアドレスを順次指定する。音声データをＳＲＡＭ４
４１から内部バス３５に読み出すときは、選択した記憶
領域のアドレスをリードアドレスポインタ４４５で順次
指定する。アドレスの指定は、プログラマブルに行う。

【００６１】再生時にフラッシュメモリ１９から符号／
復号化器（ＡＤＰＣＭ）４３に出力する音声データは、
バッファ（ＢＵＦＦＥＲ）４４内のスイッチ（ＳＷ３）
及びスイッチ（ＳＷ７）を介して、選択したＳＲＡＭ４
４１内の記憶領域のアドレスをライトアドレスポインタ
４４４で順次指定しながらＳＲＡＭ４４１内の記憶領域
に書込む。アドレスの指定は、上記リードアドレスポイ
ンタ４４５同様にプログラマブルに行う。音声データを
ＳＲＡＭ４４１からＡＤＰＣＭ４３に読み出すときは、
サンプリングクロック毎にカウントアップするリードア
ドレスカウンタ４４３のカウント値に従って記憶領域の
アドレスを順次指定する。例えば、ＳＲＡＭ４４１の記
憶領域Ａにフラッシュメモリ１９から読み出した音声デ
ータを書込んでいるときは、記憶領域Ｂからスイッチ
（ＳＷ８）及びスイッチ（ＳＷ４）を介して、符号／復
号化器（ＡＤＰＣＭ）４３に音声データを出力すること
ができる。したがって、録音時と同様に、音声データを
取りこぼすことはない。

【００６２】以上述べたように本発明の実施の形態によ
れば、制御手段としてのＭＰＵと音声記録再生処理回路
とを１チップ化するに際して、符号／復号化器（ＡＤＰ
ＣＭ）と内部バスとの間に、音声データを一時的に記憶
する一時記憶手段としてのバッファ（ＢＵＦＦＥＲ）を
設けたので、符号化または復号化時のサンプリング周波
数にほとんど影響されずに外部から音声データを内部バ
スに入出力することができる。このため、音声データの
取りこぼしを気にすることなくフラッシュメモリなどの
記憶媒体へのアクセス、またはその他の、タイムラグの
大きな音声記録再生に係わる処理を実行することができ
る。比較的パフォーマンスの低いＣＰＵ又はＭＰＵを用
いた場合でも、音声データを取りこぼすことなく録再処
理を実行することができる。

【００６３】また、音声信号の量子化、符号／復号化、
及び音声データの記憶動作を一系統のクロックに同期さ
せて行うので、音声モード切換えなどのビットレート切
換え時に、ビットレートの増減に対応して容易にかつ速
やかに高速または低速に切り換えることができる。

【００６４】〔付記〕（付記１）少なくとも音声データ領域とインデックス情
報領域とを有する記憶媒体と、量子化された音声信号を
所定のビット数の音声データに符号化する符号化手段
と、上記音声データを復号化する復号化手段と、上記記
憶媒体に対して、上記音声データ及び該音声データに関
するインデックス情報の書き込み、または上記記憶媒体
に記憶されている該音声データに関するインデックス情
報に基づいて、上記音声データの読み出しを内部記憶手
段に格納したプログラムコードに従って制御するプログ
ラム制御手段とを備え、上記符号化手段及び復号化手段
と上記制御手段の内部バスとの間に、上記音声データを
一時的に記憶する記憶手段を配設したことを特徴とする
音声記録再生装置。

【００６５】（付記２）符号化または復号化時におい
て、上記符号化手段及び上記復号化手段は上記記憶手段
に対して直接音声データの読み出しまたは書き込みを行
うことを特徴とする付記１に記載の音声記録再生装置。（付記３）上記記憶手段からの音声データの読み出しま
たは書き込み動作は、上記符号化手段及び上記復号化手
段に供給するクロックに同期することを特徴とする付記
１に記載の音声記録再生装置。

【００６６】

【発明の効果】以上述べたように本発明によれば、音声
記録再生装置のシステム構成を簡単化することができ、
小型化でコストパフォーマンスに優れた、しかも信頼性
の高い音声記録再生装置を実現することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態のＩＣレコーダのブロック
構成を示すブロック図。

【図２】一般的なＩＣレコーダの構成を示すブロック
図。

【図３】図２のＩＣレコーダの動作を説明するフローチ
ャート。

【図４】図１の実施形態であるＩＣレコーダの録音時の
動作に関連した要部の具体的構成を示すブロック図。

【図５】図１の実施形態であるＩＣレコーダの再生時の
動作に関連した要部の具体的構成を示すブロック図。

【図６】図４及び図５における、録再機能設定レジスタ
のビット構成及び各ビットの機能を説明する図。

【図７】図１のバッファ内部の構成の一例を詳細に示す
ブロック図。

【符号の説明】

１…１チップＩＣ１８…表示部１９…フラッシュメモリ（記憶媒体）２０…操作部２１…コーデック部２２…ＭＰＵ（制御手段）３５…内部バス４３…符号／復号化器（符号化手段及び復号化手段）４４…バッファ（一時記憶手段）

Claims

【特許請求の範囲】

【請求項１】少なくとも音声データ領域とインデックス
情報領域とを有する記憶媒体と、入力された音声信号を音声データに符号化する符号化手
段と、上記音声データを復号化する復号化手段と、上記記憶媒体に対して、上記音声データ及び該音声デー
タに関するインデックス情報の書き込み、または上記記
憶媒体に記憶されている該音声データに関するインデッ
クス情報に基づいて上記音声データの読み出しを内部記
憶手段に格納したプログラムコードに従って制御する制
御手段と、上記符号化手段及び復号化手段と上記制御手段の内部バ
スとの間に設けられ、上記音声データを一時的に記憶す
る一時記憶手段と、を具備することを特徴とする音声記録再生装置。
【請求項２】符号化または復号化の際、上記符号化手段
及び上記復号化手段は上記一時記憶手段に対して直接音
声データの読み出しまたは書き込みを行うことを特徴と
する請求項1に記載の音声記録再生装置。
【請求項３】上記一時記憶手段からの音声データの読み
出しまたは書き込み動作は上記符号化手段及び上記復号
化手段のうち少なくとも一方に供給するクロックに同期
することを特徴とする請求項1に記載の音声記録再生装
置。