JP2001517003A - サブレートスイッチング遠隔通信スイッチ - Google Patents
サブレートスイッチング遠隔通信スイッチInfo
- Publication number
- JP2001517003A JP2001517003A JP2000511332A JP2000511332A JP2001517003A JP 2001517003 A JP2001517003 A JP 2001517003A JP 2000511332 A JP2000511332 A JP 2000511332A JP 2000511332 A JP2000511332 A JP 2000511332A JP 2001517003 A JP2001517003 A JP 2001517003A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- bits
- card
- digital signal
- tsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
- Exchange Systems With Centralized Control (AREA)
- Small-Scale Networks (AREA)
Abstract
Description
るプログラム可能な遠隔通信スイッチであって、前記カードが該スイッチの任意
のポートに呼び出し処理及び通信サービスを動的に提供する、遠隔通信スイッチ
に関する。 関連特許との相互参照 以下の本出願人の特許は本発明に関連するものである(なお、下記の引用をも
ってそれらの内容を本書に取り込んだものとする)。 「Expandable Telecommunications System」と題する米国特許第4.544.163号 「Telecommunications Switch With Programmable Communications Services」 と題する米国特許第4.349.579号
スイッチングを行うためにタイムスロット交換(TSI)を採用するものが多い
。既知のように、従来のTSIは、ディジタル情報(即ち音声・データ等)を格
納するための記憶装置、カウンタ、及び制御記憶装置を備えている。カウンタは
、記憶装置に加えられる連続的なアドレスを周期的に生成する。かかる各アドレ
スが記憶装置に加えられると、タイムスロット(即ち1バイト)として知られる
部分ディジタル情報が、前記アドレスに対応する記憶装置における特定の場所に
格納される。一般に、従来の遠隔通信スイッチでは、該スイッチの単一の一意の
「ポート」に各タイムスロットが関連付けされる。この場合、各ポートとは、電
話回線、トランク、又はその他の装置について可能な接続を表すものである。
り実行される。しかし、該制御記憶装置により生成されるアドレスは、動的に変
更される可能性があり、一般には連続するものではない。このため、読み出し動
作中にそれらの再順序付けされたアドレスがTSI記憶装置に加えられ、これに
より、以前に格納された情報を記憶装置から読み出す順番が切り換えられ又は交
換されることになる。このようにして、特定のタイムスロット中に任意の所与の
ポートから読み出された後に記憶装置に格納された情報は、その後、別のタイム
スロット中に記憶装置から読み出されて任意の他のポートに送られる。
チは、通信又は呼び出し処理サービスを提供する。かかるサービスには、典型的
にはトーン生成やトーン検出、及び特定のシステム用途の要件を満たすための他
の既知のサービスが含まれる。
(例えば、適当なプロトコルの1つ又は2つ以上のトーン生成器及び1つ又は2
つ以上のトーン受信器)を用いてスイッチを構成し、かかる専用回路と適当なポ
ートとの間の通信経路をTSIを用いて確立することである。例えば、ユーザが
受話器を取り上げ、当該電話回線が現在オフフック状態にあることをスイッチが
検出する。次いで該スイッチは、これに応じて利用可能なトーン生成器とオフフ
ックラインとの間でTSIを介して通信経路を確立し、最終的に、トーン生成器
により生成されたダイアルトーンがユーザに聞こえることになる。
願人の「Telecommunications Switch With Programmable Communications Servi
ces」と題する上記引用をもって本書に取り込んだ米国特許第5,349,579号に明確
に記載されている。該米国特許第5,349,579号に記載されている動的なリソース の割り当ては技術水準の大きな進歩となるものであるが、そこに開示されている
システムは、タイムスロット全体(例えばバイト全体)の情報を切り換えること
又は処理することしかできないものである。即ち、各タイムスロットにおいて、
パルス符号変調された(PCM)データが、ディジタル信号処理モジュールによ
りバイト単位でTSIとの間で読み書きされる。このアーキテクチャの1つの側
面は、たった1つのDSPしか各タイムスロットを使用することができない、と
いうことである。即ち、DSPが1バイト未満のタイムスロットを使用すること
を欲する場合であっても、実際には1バイト全体がDSPに渡されてしまう。こ
のため、1バイト中の幾つかのビットが該タイムスロットで使用されないことに
なる。
共に、多数のDSPがタイムスロットの全バイト数よりも小さいバイト数を使用
する場合に1タイムスロット全体をDSPに渡すのは非効率的となり得る。
有する情報ユニットの切り換え及び処理を可能にするプログラム可能な遠隔通信
スイッチを提供することにある。
PU/マトリクスカード、1つ又は2つ以上のラインカード、及び1つ又は2つ
以上プログラム可能な遠隔通信サービスカードを備えており、それらカードは全
て通信可能な関係で接続される。CPU/マトリクスカードは、スイッチのポー
トに対応するタイムスロットを有するタイムスロット交換手段(TSI)と、ホ
ストコンピュータから受信したメッセージを処理して前記ラインカード及び前記
通信サービスカードを制御する中央呼出処理手段とを備えている。各々の通信サ
ービスカードは、それぞれ別個にプログラム可能なものであり、及びCPU/マ
トリクスカードから受信したメッセージを処理する。該通信サービスカードは、
特定用途の要件を満たすよう動的にプログラムすることが可能な複数のディジタ
ル信号プロセッサ(DSP)モジュールを備えている。
のバスを介して相互に接続され、これにより、それらのカード間でメッセージを
双方向に送ることが可能となる。詳細には、CPU/マトリクスカード及び通信
サービスカードは、TDMバスに接続され、それらのカードが、全タイムスロッ
トにおいてラインカードから送信された全てのPCM情報を継続して受信するよ
うになっている。しかし、任意の所与のタイムスロットにおいて、該所与のタイ
ムスロットに関連するポートを有するラインカードにPCM情報を送信すること
が許容されるのはCPU/マトリクスカード又は利用可能な通信サービスカード
のうちの一方のみである。このため、任意の所与のタイムスロットにおいて、対
応するポートに送信されるPCM情報は、CPU/マトリクスカード上のTSI
または通信サービスカードの何れか一方から発せられることになる。この構成の
結果として、通信サービスカードは、他の呼び出しのために利用可能となるはず
のタイムスロットを占有することなくTDMバスを介してラインカード(ポート
)に直接PCM情報を送信することが可能となる。
のTSIを備えている。重要なことに、これにより、ラインカードから送信され
た全ての情報を各DSPモジュールが同時に受信することが可能となる。加えて
、各DSPモジュールがそれ自体の専用のTSIを備えており、及びかかるTS
Iの各々が同一のTDMバスに並列に接続されているため、1つ又は2つ以上の
TSIが1タイムスロット中に前記バス上にデータを出力することが可能となる
。
スロットでの送信に割り当てることが可能になる。例えば、第1のDSPモジュ
ールが8ビットのタイムスロットのうちの3ビットしか必要とせず、及び第2の
DSPモジュールが5ビット又はそれ未満しか必要としない場合には、同一のタ
イムスロットで送信を行うように該両方のDSPモジュールを割り当てることが
できる。第1のTSIは、例えば下位3ビットとして、データを出力することに
なり、一方、第2のTSIは、該タイムスロットの残りのビットとしてデータを
出力することになる。有利なことに、これにより、タイムスロットのビットレベ
ルでの「サブレート(sub-rate)」多重化を行う能力を有する遠隔通信スイッチが
提供される。該システムは、可変長PCMその他のデータの使用を容易化するも
のとなる。
下に示す本発明の好適な実施形態の詳細な説明を参照することにより一層明確と
なろう。
の好適実施形態の主な機能上の構成要素を示すものである。(公衆交換電話ネッ
トワーク(PSTN)若しくはプライベートネットワーク(又はそれらの両方)
に対する結合を表す)ネットワーク/ライン・インターフェイス12は、一連のラ
インカード入出力(I/O)カード14上で提供される。必要であれば、冗長I/O
カード16及び冗長I/Oバス17を随意選択的に配設して、I/Oカード14のうちの
1つが故障した際にスイッチを継続して動作させることが可能である。
トランク/ライン・ラインカード18は、ラインカード(LC)I/Oライン20を 介してI/Oカード14と通信を行う。ラインカードはまた、冗長スイッチングバ ス22a,22bと通信可能な関係で接続される。この場合も、必要であれば、1つ又 は2つ以上の冗長ラインカード23を配設し、冗長LC I/Oライン24を介して冗
長I/Oカード22と通信を行うように前記冗長ラインカード23を構成することが 可能である。別のタイプのカードをスイッチ10内に配設することにより、DS3
、SONET、SS7その他の別のタイプの通信プロトコルをスイッチ10により
サポートすることも可能である、ということが理解されよう。
スカード又はノードスイッチ26aにより行われる。CPU/マトリクスカードが 選択された場合、スイッチ10は、スタンドアロンデバイスとして(即ち、拡張可
能な遠隔通信システムにおけるスイッチングノードとして動作するのとは逆に)
動作する。この場合には、CPU/マトリクスカードはホストインターフェイス
27aと接続され、該インターフェイス27aを介して外部のホスト装置(図示せず)と
の通信が行われる。
通信システムにおけるスイッチングノードとして動作することが可能となる。か
かる実施例では、ノードスイッチは好適にはリングI/Oカード28aと接続され、
該カード28aを介して一対の光ファイバリング29aとの通信が行われる。該ノード
スイッチはまた、ホストインターフェイス27aを介して外部のホスト装置と通信 を行うことが可能である。
かわらず、同一の予備の(matching standby)CPU/マトリクスカード又はノー
ドスイッチ26bを随意選択的に配設し、適当なホストインターフェイス27b若しく
はリングI/Oカード28b(又はその両方)と連携させることが可能である。かか
る構成では、アクティブ及びスタンバイ装置26a,26b間での直接通信のために、 連結手段32が配設される。
書に取り込んだ米国特許第5,349,579号に見い出すことができる。同様に、適当 なノードスイッチの構成及び動作の詳細については、既述の米国特許第5,544,16
3号に見い出すことができる(これもまた本引用をもってその内容を本書に取り 込んだものとする)。
知(announcement)、コールプログレス分析、言語認識、ADPCM圧縮、その他
多くのプログラム可能な通信サービスは、1つ又は2つ以上の多機能ディジタル
信号処理(MFDSP)カード33により提供される。ISDN一次速度(Primary
Rate)サービスその他のパケット通信サービスは、1つ又は2つ以上のPRI−
32パケットエンジンカード34により提供される。冗長MFDSPカード33及び
冗長PRI−32カード34を配設することも可能である。
ドLCステータス/制御バス44を備えたスイッチングバス22aに接続される。該中
央呼出プロセッサ54はまた、ホスト選択回路55、ランダムアクセス及びリードオ
ンリーメモリ56、監視用(watchdog)タイミング回路58、入出力(I/O)制御回 路60、タイミング及び制御/選択回路62、及びタイムスロット交換手段(TSI )64に接続される。タイミング及び制御/選択回路62は、TSI64、タイミング/
制御バス46(ループタイミング用)、符号REF1,REF2で示す複数の(例えば3つ の)タイミング信号源、及び発振器(CPU/マトリクスカード26a上に配置さ れた自励発振器により供給することが可能)に接続される。
行う。HDLCバス40を使用することにより、中央呼出プロセッサ54は、該バス
に接続された全てのカードに同時にメッセージを送ることが可能となる。中央呼
出プロセッサ54は、LCステータス/制御バス44を使用して特定のカードを選択 し、HDLCバス40を介してメッセージを送ることが可能である。ホスト選択回
路55は、電源オン時に内部ホスト又は外部ホストと通信を行うか否かをプロセッ
サ54に知らせる。
はタイミング/制御バス46により提供され、その他の3つの信号は信号REF1,REF2
,OSCILLATORである。
、及び中央呼出プロセッサ54により命令された際にディジタルメモリタイムスイ
ッチとして従来の態様でタイムスロットを交換するよう動作する、非ブロックマ
トリクス(non-blocking matrix)である。
Cバス40、TDMバス42、及びLSステータス/制御バス44とのインターフェイ スをとる一連のバスドライバ/レシーバ65を備えている。該バスドライバ/レシー
バ65は、好適には、開放コレクタ出力を有するものとなる。これは、MFDSP
カード33が、TDMバス42を、CPU/マトリクスカード26a、ラインカード14,
18、及びパケットエンジンカード34と共有するからである。したがって、開放コ
レクタ出力を有するバスドライバ/レシーバ65を使用することにより、適当なカ ードをTDMバス42に直接接続することが可能になる。冗長性を提供するために
、バス40,42,44の幾つか又は全てを複製することが可能である。
。経路LSpcm42aは、ラインカード14,18から、CPU/マトリクスカード26a、M
FDSPカード33、及びパケットエンジンカード34へ、PCM情報を伝達する。
逆に、経路SLpcm42bは、CPU/マトリクスカード26a、MFDSPカード33、 及びパケットエンジンカード34からラインカード14,18へPCM情報を伝達する 。好適実施例では、2つの8ビットパラレルバスが経路LSpcm42a及び経路SLpcm4
2bにそれぞれ使用される。代替的には、それらの経路は、複数のタイムスロット
を各々有する複数の多重化されたシリアルバスにより提供することが可能である
。TDMバス42は、他のタイプ及び構成のバスを使用して、様々なカード間に適
当な通信を確立するよう実施することが可能なものである、ということが理解さ
れよう。
並びにリードオンリーメモリ(ROM)68、ランダムアクセスメモリ(RAM)70、
タイミング及び制御回路72、及び複数のディジタル信号処理モジュール94〜96と
同期シリアル通信経路を介してインターフェイスする。バッテリー71は、一次電
源の中断が発生した場合にRAM70に格納されている情報が保存されるように該
RAM70用のバックアップ電力を提供する。
96の各々に入力される。逆に、マルチプレクサ76は、ディジタル信号処理モジュ
ール94〜96の各々からの情報をバスドライバ/レシーバ65へ送る。
66と動作可能に接続されたタイムスロット交換(TSI)100〜102及びディジタ
ル信号プロセッサ104〜106(例えば、25MHzで動作するTexas Instruments社製の
型番TI-320C31)備えている。本発明によれば、複数のディジタル信号処理モジ ュール94〜96の各々は、それ自体のTSI100〜102をそれぞれ備えている。重要
なことに、これは、各モジュールがラインカード34,38(図1)から送信された 全ての情報を同時に受信することを可能にする。加えて、各ディジタル信号処理
モジュールがそれ自体の専用のTSIを備えており、及びそれらTSIの各々が
同一バスに並列に接続されているため、1つ又は2つ以上のTSIが単一のタイ
ムスロットでTDMバス42上にデータを出力することが可能となる。有利なこと
に、これにより、複数のTSI100〜102を同一の送信タイムスロットに割り当て
ることが可能となる。
、当業者であれば理解されるように、例えば全体的なシステム構成や特定用途の
要件に応じて他のサイズの記憶装置を使用することも可能である。
は、HDLCバス40を介して(CPU/マトリクスカード26a上の)中央呼出プ ロセッサ54との間でメッセージの送受信を行う。中央呼出プロセッサ54からCP
U66へ送られるメッセージは、典型的には、特定のアクションが実行されるべき
ことを命じるために使用される。CPU66から中央呼出プロセッサ54へ送られる
メッセージは、典型的には、特定のアクションが実行されたことを報告するため
に使用される。
I100〜102の各々は、ラインカード14,18から送信されたPCMデータを(LSpcm
バス42aを介して)絶えず受信するよう接続される。このため、あらゆるライン カード14,18から送信されたPCMデータは、MFDSPカードの複数のTSI1
00〜102(図3及び図4)内、及びCPU/マトリクスカードのTSI64(図2)
内における対応する記憶位置に同時に格納される。
データが格納されると、該データは、ディジタル信号プロセッサ104〜106により
処理する(即ち操作する)ことが可能になる。そのプログラム可能な処理は、ト
ーン生成又は検出、コールプログレス分析、記録された通知(announcement)の再
生、言語認識、ADPCM圧縮、コンファレンシング、ISDN呼出制御、並び
にセルラー及びPCSシステム等の有線及び無線システムの両者に関連する他の
あらゆる既知の信号処理、といった機能を含むことが可能である。
ード33、及びパケットエンジンカード34のうちの1つのみが、PCMデータをT
DMバス42を介してラインカード14へ送ることが許容される。PCMデータの送
信を許容するカードの選択は、HDLCバス40を介したメッセージの交換を介し
て中央呼出プロセッサ54により指示される。
ために選択されない場合には、TSI100〜102がそれぞれ所定のビットパターン
(例えばFFhex)を出力し、これによりドライバ/レシーバ65が有効にターン オフされる。このため、所与のタイムスロットについて、MFDSPカード33は
TDMバス42に一切影響を与えないものとなる。
94〜96を備えたMFDSPカード33の一部を概略的に示すブロック図である。D
SPモジュール104〜106の各々は、(ワイヤードORとして機能的に示す)MF
DSPカードバス110上にデータを送信し、該バス110の全てのラインは好適には
電気的にプルアップされる。詳細には、1つ又は2つ以上のディジタル信号処理
モジュール94〜96が情報ビットをMFDSPカードバス110上に同時に送信する ことが可能となっている。該情報は、TDMバス42(即ちSLpcmバス)上の単一 の8ビットのタイムスロットへと有効に結合される。
サブレート多重化及びボコーダ(vocoding:音声作動符号化)機能を含む様々な
機能の性能を促進させるものとなる。例えば、PCSシステムでは、システム帯
域幅(例えばRF帯域幅)を一層効率的に使用するために、有線システム(例え
ばPSTNシステム)で一般に使用される8ビットサンプルではなく4ビットの
音声サンプルを使用する。この場合には、無線加入者への送信のためにPSTN
から受信した8ビットのタイムスロットの4ビットへの音声作動符号化(即ち圧
縮)が最初に行われなければならない。これは、かかる8ビットサンプルをLSpc
mバス42を介してラインカード14,18の一方から受信する本発明により達成される
。所与の呼び出しについて、かかる8ビットサンプルが上述のTSI回路100〜1
02の全てに格納されることになる。一般に、DSP104〜106のうちの1つのみが
、受信した8ビットサンプルを所定の圧縮アルゴリズムに従って処理するよう割
り当てられて、かかる各サンプルが(例えば4ビット値に)縮小される。同様に
、LSpcmバスを介して受信された他の呼び出しに関する8ビットサンプルに対し て上記と同様の圧縮機能を実行するようDSP105を割り当てることが可能であ る。これに対し、スイッチ10により受信された無線加入者からPSTN宛ての4
ビットサンプルの圧縮解除を行うようDSP106をプログラムすることが可能で ある。
イムスロットと同期して、該4ビットサンプルがTSI100から読み出されて該 バス上におかれる。該時間スロットの残りの4ビットは、別の呼び出しに関する
以前に圧縮された4ビットサンプル(又は4ビット未満の他の任意の情報)を伝
達するために使用することが可能である。このようにして、本発明により、専用
の8ビットタイムスロットを用いる従来のスイッチング技術を使用して処理する
ことができる呼び出しの数の2倍の呼び出しを遠隔通信スイッチが行うことが可
能となる。しかし、本発明は、8ビットを4ビットに圧縮し又は4ビットの音声
サンプルを8ビットサンプルに圧縮解除するスイッチングシステム内の処理に制
限されるものではない、ということが当業者には理解されよう。本発明は、十分
な数のDSPモジュールが存在し利用可能であれば、単一ビットから1タイムス
ロット全体(例えば1バイト)を含むものまで任意のサイズの情報ユニットにつ
いてタイムスイッチング機能を行うことが可能なものである。
に伴う遠隔通信スイッチングシステムに限定されるものではない、ということが
理解されよう。本発明により提供されるサブレートスイッチングは、様々な通信
デバイスに組み込むことが可能である。例えば、並列に構成されたTSIの各々
は、ディジタル信号処理チップに1つずつ関連するものである必要はなく、本発
明に従ってビットレベル(即ちサブレートスイッチング)でタイムスロットを多
重化するという利点を生かすことが可能な多数のスイッチングシステム構成が存
在する、ということが当業者には理解されよう。
、バス幅、又はバスタイプで動作するシステムに制限されるものではないことは
明らかである。本発明は、様々なクロック速度及びバス幅及びタイプを採用した
システムが本発明の幾つかの又は全ての利点を達成することが可能であることを
意図したものである。
及び範囲から逸脱することなくその形態及び細部に様々な変更、省略、及び追加
を行うことが可能である。
ある。
の一部を示す概略的なブロック図である。
るプログラム可能な遠隔通信スイッチであって、前記カードが該スイッチの任意
のポートに呼び出し処理及び通信サービスを動的に提供する、遠隔通信スイッチ
に関する。 関連特許との相互参照 以下の本出願人の特許は本発明に関連するものである。 「Expandable Telecommunications System」と題する米国特許第4.544.163号 「Telecommunications Switch With Programmable Communications Services」 と題する米国特許第4.349.579号
スイッチングを行うためにタイムスロット交換(TSI)を採用するものが多い
。既知のように、従来のTSIは、ディジタル情報(即ち音声・データ等)を格
納するための記憶装置、カウンタ、及び制御記憶装置を備えている。カウンタは
、記憶装置に加えられる連続的なアドレスを周期的に生成する。かかる各アドレ
スが記憶装置に加えられると、タイムスロット(即ち1バイト)として知られる
部分ディジタル情報が、前記アドレスに対応する記憶装置における特定の場所に
格納される。一般に、従来の遠隔通信スイッチでは、該スイッチの単一の一意の
「ポート」に各タイムスロットが関連付けされる。この場合、各ポートとは、電
話回線、トランク、又はその他の装置について可能な接続を表すものである。
り実行される。しかし、該制御記憶装置により生成されるアドレスは、動的に変
更される可能性があり、一般には連続するものではない。このため、読み出し動
作中にそれらの再順序付けされたアドレスがTSI記憶装置に加えられ、これに
より、以前に格納された情報を記憶装置から読み出す順番が切り換えられ又は交
換されることになる。このようにして、特定のタイムスロット中に任意の所与の
ポートから読み出された後に記憶装置に格納された情報は、その後、別のタイム
スロット中に記憶装置から読み出されて任意の他のポートに送られる。
チは、通信又は呼び出し処理サービスを提供する。かかるサービスには、典型的
にはトーン生成やトーン検出、及び特定のシステム用途の要件を満たすための他
の既知のサービスが含まれる。
(例えば、適当なプロトコルの1つ又は2つ以上のトーン生成器及び1つ又は2
つ以上のトーン受信器)を用いてスイッチを構成し、かかる専用回路と適当なポ
ートとの間の通信経路をTSIを用いて確立することである。例えば、ユーザが
受話器を取り上げ、当該電話回線が現在オフフック状態にあることをスイッチが
検出する。次いで該スイッチは、これに応じて利用可能なトーン生成器とオフフ
ックラインとの間でTSIを介して通信経路を確立し、最終的に、トーン生成器
により生成されたダイアルトーンがユーザに聞こえることになる。
願人の「Telecommunications Switch With Programmable Communications Servi
ces」と題する米国特許第5,349,579号に明確に記載されている。
ムスロット全体(例えばバイト全体)の情報を切り換えること又は処理すること
しかできないものである。即ち、各タイムスロットにおいて、パルス符号変調さ
れた(PCM)データが、ディジタル信号処理モジュールによりバイト単位でT
SIとの間で読み書きされる。このアーキテクチャの1つの側面は、たった1つ
のDSPしか各タイムスロットを使用することができない、ということである。
即ち、DSPが1バイト未満のタイムスロットを使用することを欲する場合であ
っても、実際には1バイト全体がDSPに渡されてしまう。このため、1バイト
中の幾つかのビットが該タイムスロットで使用されないことになる。
共に、多数のDSPがタイムスロットの全バイト数よりも小さいバイト数を使用
する場合に1タイムスロット全体をDSPに渡すのは非効率的となり得る。
ール式に接続される「アドオン」サブレートスイッチとを備えたディジタル通信
スイッチングシステムを提供することも知られている(国際特許出願WO-97/27720
)。サブレートタイムスロットは、ノーマルレートスイッチを介してサブレート スイッチへ送信される。該サブレートスイッチは、1つのタイムスロットにおけ
る1つ又は2つ以上のサブレートチャネルに対応する1つ又は2つ以上のビット
を選択的にスイッチングし、ノーマルレート未満のデータ伝送速度に適応するこ
とが可能となる。
有する情報ユニットの切り換え及び処理を可能にするプログラム可能な遠隔通信
スイッチを提供することにある。
PU/マトリクスカード、1つ又は2つ以上のラインカード、及び1つ又は2つ
以上プログラム可能な遠隔通信サービスカードを備えており、それらカードは全
て通信可能な関係で接続される。CPU/マトリクスカードは、スイッチのポー
トに対応するタイムスロットを有するタイムスロット交換手段(TSI)と、ホ
ストコンピュータから受信したメッセージを処理して前記ラインカード及び前記
通信サービスカードを制御する中央呼出処理手段とを備えている。各々の通信サ
ービスカードは、それぞれ別個にプログラム可能なものであり、及びCPU/マ
トリクスカードから受信したメッセージを処理する。該通信サービスカードは、
特定用途の要件を満たすよう動的にプログラムすることが可能な複数のディジタ
ル信号プロセッサ(DSP)モジュールを備えている。
のバスを介して相互に接続され、これにより、それらのカード間でメッセージを
双方向に送ることが可能となる。詳細には、CPU/マトリクスカード及び通信
サービスカードは、TDMバスに接続され、それらのカードが、全タイムスロッ
トにおいてラインカードから送信された全てのPCM情報を継続して受信するよ
うになっている。しかし、任意の所与のタイムスロットにおいて、該所与のタイ
ムスロットに関連するポートを有するラインカードにPCM情報を送信すること
が許容されるのはCPU/マトリクスカード又は利用可能な通信サービスカード
のうちの一方のみである。このため、任意の所与のタイムスロットにおいて、対
応するポートに送信されるPCM情報は、CPU/マトリクスカード上のTSI
または通信サービスカードの何れか一方から発せられることになる。この構成の
結果として、通信サービスカードは、他の呼び出しのために利用可能となるはず
のタイムスロットを占有することなくTDMバスを介してラインカード(ポート
)に直接PCM情報を送信することが可能となる。
のTSIを備えている。重要なことに、これにより、ラインカードから送信され
た全ての情報を各DSPモジュールが同時に受信することが可能となる。加えて
、各DSPモジュールがそれ自体の専用のTSIを備えており、及びかかるTS
Iの各々が同一のTDMバスに並列に接続されているため、1つ又は2つ以上の
TSIが1タイムスロット中に前記バス上にデータを出力することが可能となる
。
スロットでの送信に割り当てることが可能になる。例えば、第1のDSPモジュ
ールが8ビットのタイムスロットのうちの3ビットしか必要とせず、及び第2の
DSPモジュールが5ビット又はそれ未満しか必要としない場合には、同一のタ
イムスロットで送信を行うように該両方のDSPモジュールを割り当てることが
できる。第1のTSIは、例えば下位3ビットとして、データを出力することに
なり、一方、第2のTSIは、該タイムスロットの残りのビットとしてデータを
出力することになる。有利なことに、これにより、タイムスロットのビットレベ
ルでの「サブレート(sub-rate)」多重化を行う能力を有する遠隔通信スイッチが
提供される。該システムは、可変長PCMその他のデータの使用を容易化するも
のとなる。
下に示す本発明の好適な実施形態の詳細な説明を参照することにより一層明確と
なろう。
の好適実施形態の主な機能上の構成要素を示すものである。(公衆交換電話ネッ
トワーク(PSTN)若しくはプライベートネットワーク(又はそれらの両方)
に対する結合を表す)ネットワーク/ライン・インターフェイス12は、一連のラ
インカード入出力(I/O)カード14上で提供される。必要であれば、冗長I/O
カード16及び冗長I/Oバス17を随意選択的に配設して、I/Oカード14のうちの
1つが故障した際にスイッチを継続して動作させることが可能である。
トランク/ライン・ラインカード18は、ラインカード(LC)I/Oライン20を 介してI/Oカード14と通信を行う。ラインカードはまた、冗長スイッチングバ ス22a,22bと通信可能な関係で接続される。この場合も、必要であれば、1つ又 は2つ以上の冗長ラインカード23を配設し、冗長LC I/Oライン24を介して冗
長I/Oカード16と通信を行うように前記冗長ラインカード23を構成することが 可能である。別のタイプのカードをスイッチ10内に配設することにより、DS3
、SONET、SS7その他の別のタイプの通信プロトコルをスイッチ10により
サポートすることも可能である、ということが理解されよう。
スカード又はノードスイッチ26aにより行われる。CPU/マトリクスカードが 選択された場合、スイッチ10は、スタンドアロンデバイスとして(即ち、拡張可
能な遠隔通信システムにおけるスイッチングノードとして動作するのとは逆に)
動作する。この場合には、CPU/マトリクスカードはホストインターフェイス
27aと接続され、該インターフェイス27aを介して外部のホスト装置(図示せず)と
の通信が行われる。
通信システムにおけるスイッチングノードとして動作することが可能となる。か
かる実施例では、ノードスイッチは好適にはリングI/Oカード28aと接続され、
該カード28aを介して一対の光ファイバリング29aとの通信が行われる。該ノード
スイッチはまた、ホストインターフェイス27aを介して外部のホスト装置と通信 を行うことが可能である。
かわらず、同一の予備の(matching standby)CPU/マトリクスカード又はノー
ドスイッチ26bを随意選択的に配設し、適当なホストインターフェイス27b若しく
はリングI/Oカード28b(又はその両方)と連携させることが可能である。かか
る構成では、アクティブ及びスタンバイ装置26a,26b間での直接通信のために、 連結手段32が配設される。
国特許第5,349,579号に見い出すことができる。同様に、適当なノードスイッチ の構成及び動作の詳細については、既述の米国特許第5,544,163号に見い出すこ とができる。該米国特許第5,544,163号には、高速・高帯域幅のディジタル通信 スイッチと、複数のプログラム可能なスイッチングノードを接続するためのネッ
トワークとについて説明されている。該スイッチングノードは、可変長のパケッ
ト化された情報をノード間ネットワークを介して送受信するための回路を備えて
おり、これにより、各ノードは、全てのタイムスロットに耳を傾ける(listen)こ
とにより全ての他のノードからの情報を受信することが可能となり、及び、指定
された時間にタイムスロットへの書き込みを行うことにより全ての他のノードへ
情報を送信することが可能となる。
知(announcement)、コールプログレス分析、言語認識、ADPCM圧縮、その他
多くのプログラム可能な通信サービスは、1つ又は2つ以上の多機能ディジタル
信号処理(MFDSP)カード33により提供される。ISDN一次速度(Primary
Rate)サービスその他のパケット通信サービスは、1つ又は2つ以上のPRI−
32パケットエンジンカード34により提供される。冗長MFDSPカード33及び
冗長PRI−32カード34を配設することも可能である。
ドLCステータス/制御バス44を備えたスイッチングバス22aに接続される。該中
央呼出プロセッサ54はまた、ホスト選択回路55、ランダムアクセス及びリードオ
ンリーメモリ56、監視用(watchdog)タイミング回路58、入出力(I/O)制御回 路60、タイミング及び制御/選択回路62、及びタイムスロット交換手段(TSI )64に接続される。タイミング及び制御/選択回路62は、TSI64、タイミング/
制御バス46(ループタイミング用)、符号REF1,REF2で示す複数の(例えば3つ の)タイミング信号源、及び発振器(CPU/マトリクスカード26a上に配置さ れた自励発振器により供給することが可能)に接続される。
行う。HDLCバス40を使用することにより、中央呼出プロセッサ54は、該バス
に接続された全てのカードに同時にメッセージを送ることが可能となる。中央呼
出プロセッサ54は、LCステータス/制御バス44を使用して特定のカードを選択 し、HDLCバス40を介してメッセージを送ることが可能である。ホスト選択回
路55は、電源オン時に内部ホスト又は外部ホストと通信を行うか否かをプロセッ
サ54に知らせる。
はタイミング/制御バス46により提供され、その他の3つの信号は信号REF1,REF2
,OSCILLATORである。
、及び中央呼出プロセッサ54により命令された際にディジタルメモリタイムスイ
ッチとして従来の態様でタイムスロットを交換するよう動作する、非ブロックマ
トリクス(non-blocking matrix)である。
Cバス40、TDMバス42、及びLSステータス/制御バス44とのインターフェイ スをとる一連のバスドライバ/レシーバ65を備えている。該バスドライバ/レシー
バ65は、好適には、開放コレクタ出力を有するものとなる。これは、MFDSP
カード33が、TDMバス42を、CPU/マトリクスカード26a、ラインカード14,
18、及びパケットエンジンカード34と共有するからである。したがって、開放コ
レクタ出力を有するバスドライバ/レシーバ65を使用することにより、適当なカ ードをTDMバス42に直接接続することが可能になる。冗長性を提供するために
、バス40,42,44の幾つか又は全てを複製することが可能である。
。経路LSpcm42aは、ラインカード14,18から、CPU/マトリクスカード26a、M
FDSPカード33、及びパケットエンジンカード34へ、PCM情報を伝達する。
逆に、経路SLpcm42bは、CPU/マトリクスカード26a、MFDSPカード33、 及びパケットエンジンカード34からラインカード14,18へPCM情報を伝達する 。好適実施例では、2つの8ビットパラレルバスが経路LSpcm42a及び経路SLpcm4
2bにそれぞれ使用される。代替的には、それらの経路は、複数のタイムスロット
を各々有する複数の多重化されたシリアルバスにより提供することが可能である
。TDMバス42は、他のタイプ及び構成のバスを使用して、様々なカード間に適
当な通信を確立するよう実施することが可能なものである、ということが理解さ
れよう。
並びにリードオンリーメモリ(ROM)68、ランダムアクセスメモリ(RAM)70、
タイミング及び制御回路72、及び複数のディジタル信号処理モジュール94〜96と
同期シリアル通信経路を介してインターフェイスする。バッテリー71は、一次電
源の中断が発生した場合にRAM70に格納されている情報が保存されるように該
RAM70用のバックアップ電力を提供する。
96の各々に入力される。逆に、マルチプレクサ76は、ディジタル信号処理モジュ
ール94〜96の各々からの情報をバスドライバ/レシーバ65へ送る。
66と動作可能に接続されたタイムスロット交換(TSI)100〜102及びディジタ
ル信号プロセッサ104〜106(例えば、25MHzで動作するTexas Instruments社製の
型番TI-320C31)備えている。本発明によれば、複数のディジタル信号処理モジ ュール94〜96の各々は、それ自体のTSI100〜102をそれぞれ備えている。重要
なことに、これは、各モジュールがラインカード34,38(図1)から送信された 全ての情報を同時に受信することを可能にする。加えて、各ディジタル信号処理
モジュールがそれ自体の専用のTSIを備えており、及びそれらTSIの各々が
同一バスに並列に接続されているため、1つ又は2つ以上のTSIが単一のタイ
ムスロットでTDMバス42上にデータを出力することが可能となる。有利なこと
に、これにより、複数のTSI100〜102を同一の送信タイムスロットに割り当て
ることが可能となる。
、当業者であれば理解されるように、例えば全体的なシステム構成や特定用途の
要件に応じて他のサイズの記憶装置を使用することも可能である。
は、HDLCバス40を介して(CPU/マトリクスカード26a上の)中央呼出プ ロセッサ54との間でメッセージの送受信を行う。中央呼出プロセッサ54からCP
U66へ送られるメッセージは、典型的には、特定のアクションが実行されるべき
ことを命じるために使用される。CPU66から中央呼出プロセッサ54へ送られる
メッセージは、典型的には、特定のアクションが実行されたことを報告するため
に使用される。
I100〜102の各々は、ラインカード14,18から送信されたPCMデータを(LSpcm
バス42aを介して)絶えず受信するよう接続される。このため、あらゆるライン カード14,18から送信されたPCMデータは、MFDSPカードの複数のTSI1
00〜102(図3及び図4)内、及びCPU/マトリクスカードのTSI64(図2)
内における対応する記憶位置に同時に格納される。
データが格納されると、該データは、ディジタル信号プロセッサ104〜106により
処理する(即ち操作する)ことが可能になる。そのプログラム可能な処理は、ト
ーン生成又は検出、コールプログレス分析、記録された通知(announcement)の再
生、言語認識、ADPCM圧縮、コンファレンシング、ISDN呼出制御、並び
にセルラー及びPCSシステム等の有線及び無線システムの両者に関連する他の
あらゆる既知の信号処理、といった機能を含むことが可能である。
ード33、及びパケットエンジンカード34のうちの1つのみが、PCMデータをT
DMバス42を介してラインカード14へ送ることが許容される。PCMデータの送
信を許容するカードの選択は、HDLCバス40を介したメッセージの交換を介し
て中央呼出プロセッサ54により指示される。
ために選択されない場合には、TSI100〜102がそれぞれ所定のビットパターン
(例えばFFhex)を出力し、これによりドライバ/レシーバ65が有効にターン オフされる。このため、所与のタイムスロットについて、MFDSPカード33は
TDMバス42に一切影響を与えないものとなる。
94〜96を備えたMFDSPカード33の一部を概略的に示すブロック図である。D
SPモジュール104〜106の各々は、(ワイヤードORとして機能的に示す)MF
DSPカードバス110上にデータを送信し、該バス110の全てのラインは好適には
電気的にプルアップされる。詳細には、1つ又は2つ以上のディジタル信号処理
モジュール94〜96が情報ビットをMFDSPカードバス110上に同時に送信する ことが可能となっている。該情報は、TDMバス42(即ちSLpcmバス)上の単一 の8ビットのタイムスロットへと有効に結合される。
サブレート多重化及びボコーダ(vocoding:音声作動符号化)機能を含む様々な
機能の性能を促進させるものとなる。例えば、PCSシステムでは、システム帯
域幅(例えばRF帯域幅)を一層効率的に使用するために、有線システム(例え
ばPSTNシステム)で一般に使用される8ビットサンプルではなく4ビットの
音声サンプルを使用する。この場合には、無線加入者への送信のためにPSTN
から受信した8ビットのタイムスロットの4ビットへの音声作動符号化(即ち圧
縮)が最初に行われなければならない。これは、かかる8ビットサンプルをLSpc
mバス42を介してラインカード14,18の一方から受信する本発明により達成される
。所与の呼び出しについて、かかる8ビットサンプルが上述のTSI回路100〜1
02の全てに格納されることになる。一般に、DSP104〜106のうちの1つのみが
、受信した8ビットサンプルを所定の圧縮アルゴリズムに従って処理するよう割
り当てられて、かかる各サンプルが(例えば4ビット値に)縮小される。同様に
、LSpcmバスを介して受信された他の呼び出しに関する8ビットサンプルに対し て上記と同様の圧縮機能を実行するようDSP105を割り当てることが可能であ る。これに対し、スイッチ10により受信された無線加入者からPSTN宛ての4
ビットサンプルの圧縮解除を行うようDSP106をプログラムすることが可能で ある。
イムスロットと同期して、該4ビットサンプルがTSI100から読み出されて該 バス上におかれる。該時間スロットの残りの4ビットは、別の呼び出しに関する
以前に圧縮された4ビットサンプル(又は4ビット未満の他の任意の情報)を伝
達するために使用することが可能である。このようにして、本発明により、専用
の8ビットタイムスロットを用いる従来のスイッチング技術を使用して処理する
ことができる呼び出しの数の2倍の呼び出しを遠隔通信スイッチが行うことが可
能となる。しかし、本発明は、8ビットを4ビットに圧縮し又は4ビットの音声
サンプルを8ビットサンプルに圧縮解除するスイッチングシステム内の処理に制
限されるものではない、ということが当業者には理解されよう。本発明は、十分
な数のDSPモジュールが存在し利用可能であれば、単一ビットから1タイムス
ロット全体(例えば1バイト)を含むものまで任意のサイズの情報ユニットにつ
いてタイムスイッチング機能を行うことが可能なものである。
に伴う遠隔通信スイッチングシステムに限定されるものではない、ということが
理解されよう。本発明により提供されるサブレートスイッチングは、様々な通信
デバイスに組み込むことが可能である。例えば、並列に構成されたTSIの各々
は、ディジタル信号処理チップに1つずつ関連するものである必要はなく、本発
明に従ってビットレベル(即ちサブレートスイッチング)でタイムスロットを多
重化するという利点を生かすことが可能な多数のスイッチングシステム構成が存
在する、ということが当業者には理解されよう。
、バス幅、又はバスタイプで動作するシステムに制限されるものではないことは
明らかである。本発明は、様々なクロック速度及びバス幅及びタイプを採用した
システムが本発明の幾つかの又は全ての利点を達成することが可能であることを
意図したものである。
及び範囲から逸脱することなくその形態及び細部に様々な変更、省略、及び追加
を行うことが可能である。
ある。
の一部を示す概略的なブロック図である。
Claims (24)
- 【請求項1】 遠隔通信スイッチ又は遠隔通信システムのノードで使用するための通信サービ
スカードであって、 複数の信号処理モジュールであって、その各々が、流入タイムスロットとして
構成されるデータを処理する能力を有すると共に、データが内部に格納されるタ
イムスロット交換(TSI)回路によりデータを受信し、該TSI回路の各々が
互いに並列に配置され、該TSI回路の全てが受信データの全てを格納し、各T
SI回路が、処理されたデータの所定量の流出タイムスロットを送信する、複数
の信号処理モジュールと、 前記モジュールの各々と通信可能な関係で接続されたタイミング及び制御バス
であって、複数のTSI回路内への受信データの格納と該TSI回路からのデー
タの送信とを制御する、タイミング及び制御バスと を備えている、通信サービスカード。 - 【請求項2】 複数のディジタル信号プロセッサを更に備えており、該ディジタル信号プロセ
ッサの各々が、前記TSI回路のうちの1つ及び中央処理装置と通信可能な関係
で接続されており、前記TSI回路に格納されているデータについてプログラム
可能なデータ処理機能を実行するようになっている、請求項1に記載の通信サー
ビスカード。 - 【請求項3】 前記プログラム可能なデータ処理が、トーン生成、トーン検出、コールプログ
レス分析、記録された通知の再生、言語認識、圧縮、コンファレンシング、IS
DN呼出制御、又は音声作動符号化のうちの1つからなる、請求項2に記載の通
信サービスカード。 - 【請求項4】 前記所定量の流出タイムスロットが、ゼロから該流出タイムスロットに含まれ
るビットの最大数までの範囲にある、請求項1に記載の通信サービスカード。 - 【請求項5】 前記複数のTSI回路が8つのTSI回路からなり、前記複数のディジタル信
号プロセッサが8つのディジタル信号プロセッサからなる、請求項2に記載の通
信サービスカード。 - 【請求項6】 第1の処理グループが、前記8つのTSI回路のうちの第1のTSI回路と、
前記8つのディジタル信号プロセッサのうちの第1のディジタル信号プロセッサ
とから構成されて、流入タイムスロットの4ビットについて第1のデータ処理機
能を実行し、第2の処理グループが、前記8つのTSI回路のうちの第2のTS
I回路と、前記8つのディジタル信号プロセッサのうちの第2のディジタル信号
プロセッサとから構成されて、第2の4ビット信号について第2のデータ処理機
能を実行する、請求項5に記載の通信サービスカード。 - 【請求項7】 第1の処理グループが、前記8つのTSI回路のうちの4つのTSI回路と、
前記8つのディジタル信号プロセッサのうちの4つのディジタル信号プロセッサ
とから構成されて、流入タイムスロットの4ビットについて第1のデータ処理機
能を実行し、第2の処理グループが、前記8つのTSI回路の残りの4つのTS
I回路と、前記8つのディジタル信号プロセッサの残りの4つのディジタル信号
プロセッサとから構成されて、第2の4ビット信号について第2のデータ処理機
能を実行する、請求項5に記載の通信サービスカード。 - 【請求項8】 前記遠隔通信スイッチが、複数の他の遠隔通信スイッチ又は遠隔通信システム
を形成するノードと通信可能な関係でノード間ネットワークにより接続される、
請求項1に記載の通信サービスカード。 - 【請求項9】 前記TSI回路により受信されるデータが前記ノード間ネットワークから受信
され、前記TSI回路により送信されるデータが前記ノード間ネットワークへと
送信される、請求項8に記載の通信サービスカード。 - 【請求項10】 前記TSI回路により受信されるデータが1つ又は2つ以上のラインカードか
ら受信され、前記TSI回路により送信されるデータが前記1つ又は2つ以上の
ラインカードへと送信される、請求項1に記載の通信サービスカード。 - 【請求項11】 単一のカードから構成され、遠隔通信スイッチ又は遠隔通信システムのノード
において遠隔通信サービスを提供する、通信サービス手段であって、前記単一の
カードが、 流入タイムスロットを格納する複数の格納手段において並列に該流入タイムス
ロットを受信する流入タイムスロット受信手段と、 処理済のデータを提供するために前記複数の格納手段の各々において前記流入
タイムスロットにデータ処理を実行するデータ処理手段と、 該データ処理手段の各々からの処理済みのデータを所定量の流出タイムスロッ
トとして提供する処理済みデータ提供手段と、 前記流入タイムスロット受信手段の各々及び前記処理済みデータ提供手段の各
々と通信可能な関係で接続されて前記流入タイムスロットの格納と前記流出タイ
ムスロットの送信とを制御する手段と を備えている、通信サービス手段。 - 【請求項12】 前記データ処理手段が、トーン生成、トーン検出、コールプログレス分析、記
録された通知の再生、言語認識、圧縮、コンファレンシング、ISDN呼出制御
、又は音声作動符号化のうちの1つ又は2つ以上を実行する手段を更に備えてい
る、請求項11に記載の通信サービス手段。 - 【請求項13】 前記流入タイムスロットを格納する前記複数の手段が、前記流入タイムスロッ
トを格納する8つの手段からなり、前記流入タイムスロットにデータ処理を実行
する前記データ処理手段が、前記流入タイムスロットにデータ処理を実行する8
つのデータ処理手段からなる、請求項11に記載の通信サービス手段。 - 【請求項14】 複数の遠隔通信スイッチ又は遠隔通信システムを形成するノードと通信を行う
手段を更に備えている、請求項11に記載の通信サービス手段。 - 【請求項15】 遠隔通信スイッチ又は遠隔通信システムのノードにおいて単一のカードで通信
サービスを提供する方法であって、該単一のカードが複数のディジタル信号処理
モジュールを有しており、その各モジュールが、タイムスロット交換手段及びプ
ログラム可能なデータプロセッサからなり、各モジュールのタイムスロット交換
手段が、タイムスイッチングバスに対して並列に通信可能な関係で接続されてお
り、 A.複数のディジタル信号を構成するタイムスイッチングバスから第1のタイム
スロットを受信し、 B.該第1のタイムスロットを前記タイムスロット交換手段の各々に格納し、 C.前記複数のディジタル信号の1つ又は2つ以上にプログラム可能なデータ処
理機能を実行して1つ又は2つ以上の処理済みディジタル信号を提供し、 D.1つ又は2つ以上の前記処理済みディジタル信号を前記第1のタイムスロッ
ト交換手段に格納し、 E.前記1つ又は2つ以上の処理済みディジタル信号からなる第2のタイムスロ
ットを前記タイムスロット交換手段から前記タイムスイッチングバスへ送信する
、 という各ステップを有する、通信サービスの提供方法。 - 【請求項16】 前記複数のディジタル信号のうちの選択された信号を組み合わせて、前記複数
のディジタル信号処理モジュールのうちの選択された1つにおいて、選択された
ビット長のディジタル信号処理機能を実行する、というステップを更に有する、
請求項15に記載の方法。 - 【請求項17】 前記複数のディジタル信号のうちの4つを組み合わせて、前記複数のディジタ
ル信号処理モジュールのうちの選択された1つにおいて、4ビットのディジタル
信号処理機能を実行する、というステップを更に有する、請求項16に記載の方
法。 - 【請求項18】 遠隔通信スイッチ又は遠隔通信システムのノードにおける単一のカードで音声
作動符号化を行う方法であって、該単一のカードが複数のディジタル信号処理モ
ジュールを有しており、その各モジュールが、タイムスロット交換手段及びプロ
グラム可能なデータプロセッサからなり、各モジュールのタイムスロット交換手
段が、タイムスイッチングバスに対して並列に通信可能な関係で接続されており
、 A.複数のビットからなる第1のタイムスロットを前記タイムスイッチングバス
から受信し、 B.前記第1のタイムスロットを前記タイムスロット交換手段の各々に格納し、 C.前記第1のタイムスロット交換手段に関連する第1のプログラム可能なデー
タプロセッサにより前記第1のタイムスロットを該第1のタイムスロットよりも
少ないビットからなる1つ又は2つ以上の圧縮されたビットへと圧縮し、 D.該1つ又は2つ以上の圧縮されたビットを前記第1のタイムスロット交換手
段に格納し、 E.前記1つ又は2つ以上の圧縮されたビットからなる第2のタイムスロットを
前記タイムスロット交換手段から前記タイムスイッチングバスへ送信する、 という各ステップを有する、音声作動符号化方法。 - 【請求項19】 A.1つ又は2つ以上の圧縮されたビットを格納し、 B.付加的な複数のビットから各々構成される1つ又は2つ以上の付加的なタイ
ムスロットを受信し、 C.前記付加的な複数のビットの各々を付加的な1つ又は2つ以上の圧縮された
ビットへと圧縮し、 D.該付加的な圧縮されたビットを前記タイムスロット交換手段に格納し、 E.前記1つ又は2つ以上の圧縮されたビット及び前記付加的な1つ又は2つ以
上の圧縮されたビットの各々からなる流出タイムスロットを送信する、 という各ステップを更に有する、請求項18に記載の方法。 - 【請求項20】 前記複数のディジタル信号処理モジュールの異なるものにおいて前記1つ又は
2つ以上の付加的なタイムスロットの各々がそれぞれ受信されて圧縮される、請
求項19に記載の方法。 - 【請求項21】 前記タイムスロットの各々が8ビットからなり、前記1つ又は2つ以上の圧縮
されたビットの各々が4つの圧縮されたビットからなる、請求項19に記載の方
法。 - 【請求項22】 遠隔通信スイッチ又は遠隔通信システムのノードにおける単一のカードで音声
作動符号化を行う方法であって、該単一のカードが複数のディジタル信号処理モ
ジュールを有しており、その各モジュールが、タイムスロット交換手段及びプロ
グラム可能なデータプロセッサからなり、各モジュールのタイムスロット交換手
段が、タイムスイッチングバスに対して並列に通信可能な関係で接続されており
、 A.複数のビットからなる第1のタイムスロットを前記タイムスイッチングバス
から受信し、 B.前記第1のタイムスロットを前記タイムスロット交換手段に格納し、 C.前記第1のタイムスロット交換手段に関連する第1のプログラム可能なデー
タプロセッサにより、前記複数のビットのうちの選択されたビットを、該複数の
ビットのうちの選択されたビットよりも多いビットからなる複数の圧縮解除され
たビットへと圧縮解除し、 D.前記複数の圧縮解除されたビットからなる流出タイムスロットを前記第1の
タイムスロット交換手段から前記タイムスイッチングバスへ送信する、 という各ステップを有する、音声作動符号化方法。 - 【請求項23】 A.前記複数のビットを格納し、 B.該複数のビットを複数の流出タイムスロットへと圧縮解除し、該流出タイム
スロットの各々が前記プログラム可能なデータプロセッサの異なるものによりそ
れぞれ圧縮解除され、 C.前記複数の流出タイムスロットを格納し、該流出タイムスロットの各々が、
前記タイムスロット交換手段の異なるものによりそれぞれ格納され、 D.前記流出タイムスロットを前記タイムスイッチングバスへ順次送信する、 という各ステップを更に有する、請求項22に記載の方法。 - 【請求項24】 前記ビットのうちの選択されたビットが4ビットからなり、前記流出タイムス
ロットが8ビットからなる、請求項22に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/926,745 | 1997-09-10 | ||
US08/926,745 US6226288B1 (en) | 1997-09-10 | 1997-09-10 | Sub-rate switching telecommunications switch |
PCT/US1998/018771 WO1999013680A1 (en) | 1997-09-10 | 1998-09-09 | Sub-rate switching telecommunications switch |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001517003A true JP2001517003A (ja) | 2001-10-02 |
JP2001517003A5 JP2001517003A5 (ja) | 2005-06-30 |
JP3869207B2 JP3869207B2 (ja) | 2007-01-17 |
Family
ID=25453645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000511332A Expired - Fee Related JP3869207B2 (ja) | 1997-09-10 | 1998-09-09 | サブレートスイッチング遠隔通信スイッチ |
Country Status (8)
Country | Link |
---|---|
US (1) | US6226288B1 (ja) |
EP (1) | EP1013136B1 (ja) |
JP (1) | JP3869207B2 (ja) |
AT (1) | ATE311079T1 (ja) |
AU (1) | AU9310798A (ja) |
CA (1) | CA2303215A1 (ja) |
DE (1) | DE69832499T2 (ja) |
WO (1) | WO1999013680A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6363079B1 (en) * | 1997-12-31 | 2002-03-26 | At&T Corp. | Multifunction interface facility connecting wideband multiple access subscriber loops with various networks |
US7184428B1 (en) | 1997-12-31 | 2007-02-27 | At&T Corp. | Facility management platform for a hybrid coaxial/twisted pair local loop network service architecture |
US6546007B1 (en) * | 1999-03-31 | 2003-04-08 | Avaya Technology Corp. | Time-slot interchanger that controls both time-slot access and signal-processing features |
US7035229B1 (en) * | 2000-04-07 | 2006-04-25 | Lucent Technologies Inc. | Method and apparatus for dynamic allocation of conferencing resources in a telecommunications system |
US20020176410A1 (en) * | 2001-05-16 | 2002-11-28 | Macadam Dave | Time-slot interchange switches having automatic frame alignment measurement and programming capability |
US7257115B2 (en) | 2002-07-25 | 2007-08-14 | Integrated Device Technology, Inc. | Data memory address generation for time-slot interchange switches |
US7266128B1 (en) | 2002-12-06 | 2007-09-04 | Integrated Device Technology, Inc. | Time-slot interchange switches having efficient block programming and on-chip bypass capabilities and methods of operating same |
US7620038B1 (en) * | 2003-07-16 | 2009-11-17 | Starent Networks, Corp. | Using hot swap logic in a communication system |
US9825883B2 (en) * | 2010-05-27 | 2017-11-21 | Ciena Corporation | Extensible time space switch systems and methods |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4472798A (en) * | 1982-02-04 | 1984-09-18 | At&T Bell Laboratories | Telecommunication path substitution arrangement |
US4460806A (en) * | 1982-05-13 | 1984-07-17 | At&T Bell Laboratories | Dual tone multifrequency and dial pulse receiver |
JPH04137993A (ja) | 1990-09-28 | 1992-05-12 | Fujitsu Ltd | サブレート時間スイッチ |
JPH0564276A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | 時間スイツチ回路 |
US5349579A (en) | 1993-01-05 | 1994-09-20 | Excel, Inc. | Telecommunication switch with programmable communications services |
US5546383A (en) * | 1993-09-30 | 1996-08-13 | Cooley; David M. | Modularly clustered radiotelephone system |
US5544163A (en) | 1994-03-08 | 1996-08-06 | Excel, Inc. | Expandable telecommunications system |
US5497373A (en) * | 1994-03-22 | 1996-03-05 | Ericsson Messaging Systems Inc. | Multi-media interface |
US5590129A (en) * | 1994-12-22 | 1996-12-31 | Lucent Technologies Inc. | Single stage telecommunications switch with partitioned processors |
JPH09116939A (ja) | 1995-10-16 | 1997-05-02 | Toshiba Corp | ディジタル構内交換機およびそのライントランクインタフェースユニット |
US5784369A (en) | 1996-01-26 | 1998-07-21 | Telefonaktiebolaget Lm Ericsson | Methods and system for switching time-division-multiplexed digital signals of different rates |
-
1997
- 1997-09-10 US US08/926,745 patent/US6226288B1/en not_active Expired - Fee Related
-
1998
- 1998-09-09 DE DE69832499T patent/DE69832499T2/de not_active Expired - Fee Related
- 1998-09-09 EP EP98945985A patent/EP1013136B1/en not_active Expired - Lifetime
- 1998-09-09 CA CA002303215A patent/CA2303215A1/en not_active Abandoned
- 1998-09-09 AT AT98945985T patent/ATE311079T1/de not_active IP Right Cessation
- 1998-09-09 WO PCT/US1998/018771 patent/WO1999013680A1/en active IP Right Grant
- 1998-09-09 AU AU93107/98A patent/AU9310798A/en not_active Abandoned
- 1998-09-09 JP JP2000511332A patent/JP3869207B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE69832499D1 (de) | 2005-12-29 |
EP1013136A1 (en) | 2000-06-28 |
DE69832499T2 (de) | 2006-08-03 |
AU9310798A (en) | 1999-03-29 |
CA2303215A1 (en) | 1999-03-18 |
EP1013136B1 (en) | 2005-11-23 |
JP3869207B2 (ja) | 2007-01-17 |
ATE311079T1 (de) | 2005-12-15 |
WO1999013680A1 (en) | 1999-03-18 |
US6226288B1 (en) | 2001-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU680651B2 (en) | Telecommunication switch with programmable communications services | |
US5157660A (en) | Communication system including portable terminals and fixed terminals | |
US5638373A (en) | ISDN interface unit | |
US5150357A (en) | Integrated communications system | |
US4740955A (en) | Communications system having voice and digital data capability and employing a plurality of voice and data buses in main service unit and serial packetized transmission to and from telephones | |
US5228076A (en) | High fidelity speech encoding for telecommunications systems | |
US4866703A (en) | Integrated services digital network module | |
JP2001523936A (ja) | 通信チャネル内でのダイナミックバンド幅の割り付け | |
JPH0652951B2 (ja) | デイジタル信号プロセツサ | |
JP3869207B2 (ja) | サブレートスイッチング遠隔通信スイッチ | |
JP2000504894A (ja) | E1信号圧縮制御方法 | |
JP2000504893A (ja) | E1信号圧縮制御方法 | |
JP2001505379A (ja) | データ交換ネットワークにおける信号メッセージのためのプロセッサ | |
JPH0856394A (ja) | 切換え機能を有する集中ネットワーク交換機 | |
USH1814H (en) | Telephony-support module for a telecommunications switching platform | |
JP2002524889A (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
JPS61196653A (ja) | 回線切換交換機にデータサービスを提供するシステム | |
KR100228790B1 (ko) | 디지탈 키폰 주장치용 콘트롤러 | |
US5982871A (en) | Transmission of originator subscriber number after communication channel is established | |
GB2260063A (en) | System for interfacing telephone sets with a centrex system | |
GB2257329A (en) | Telephone speech path recovery | |
NO162098B (no) | Fremgangsmaate for overfoering av tale og data. | |
JP2858594B2 (ja) | 交換装置及び前記交換装置における接続制御方法 | |
KR100287903B1 (ko) | 집적형 다기능 교환 모듈 장치 | |
JP2944864B2 (ja) | 多重中継装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |