DE69832499T2

DE69832499T2 - Unterraten-fernmeldevermittlungsanlage

Info

Publication number: DE69832499T2
Application number: DE69832499T
Authority: DE
Inventors: F. James ALLEN
Original assignee: Excel Switching Corp
Current assignee: Excel Switching Corp
Priority date: 1997-09-10
Filing date: 1998-09-09
Publication date: 2006-08-03
Anticipated expiration: 2018-09-10
Also published as: CA2303215A1; WO1999013680A1; JP2001517003A; ATE311079T1; DE69832499D1; EP1013136A1; JP3869207B2; AU9310798A; EP1013136B1; US6226288B1

Description

Die folgenden Patente in gemeinsamer Inhaberschaft beziehen sich auf die vorliegende Erfindung:
US-Patent Nr. 5,544,163 mit dem Titel "Expandable Telecommunications System" (Erweiterungsfähiges Telekommunikationssystem); und
US-Patent Nr. 5,349,579 mit dem Titel "Telecommunications Switch With Programmable Communications Services" (Telekommunikationsvermittlung mit programmierbaren Kommunikationsdiensten).
TECHNISCHES GEBIET
Die vorliegende Erfindung betrifft allgemein das Gebiet der Telekommunikation und insbesondere eine programmierbare Telekommunikationsvermittlungsanlage mit programmierbaren Karten, die dynamisch Verbindungsbearbeitungs- und Kommunikationsdienste für jeden Anschluß in der Vermittlung bereitstellen.
STAND DER TECHNIK
Bei herkömmlichen digitalen Telekommunikationsvermittlungsanlageen wird häufig eine Zeitschlitzaustauscheinheit (TSI – Time Slot Interchange) eingesetzt, um Vermittlung unter Verwendung von TDM-Verfahren (Time Division Multiplexing – Zeitmultiplex) zu bewirken. Wie bekannt, enthält eine herkömmliche TSI eine Speichervorrichtung zum Speichern von digitalen Informationen (d.h. Sprache, Daten usw.), einen Zähler und einen Steuerspeicher. Der Zähler erzeugt zyklisch aufeinanderfolgende Adressen, die an die Speichervorrichtung angelegt werden. Bei Anlegen jeder derartigen Adresse an die Speichervorrichtung wird ein, als Zeitschlitz bekannter Teil von digitalen Informationen (d.h. ein Byte) an der dieser Adresse entsprechenden Stelle in der Speichervorrichtung gespeichert. Im allgemeinen ist in Telekommunikationsvermittlungen des Standes der Technik jeder Zeitschlitz einem einzigen einmaligen „Anschluß" der Vermittlung zugeordnet, wobei jeder Anschluß eine mögliche Verbindung für eine Fernsprechleitung, eine Verbindungsleitung oder eine sonstige Vorrichtung darstellt.
Die Vermittlungsfunktion wird durch den Steuerspeicher bewirkt, der Adressen gleichzeitig mit dem Zähler erzeugt. Die durch den Steuerspeicher erzeugten Adressen können jedoch dynamisch geändert werden und sind allgemein nicht aufeinanderfolgend. So ist bei Anlegen dieser umgeordneten Adressen an die TSI-Speichervorrichtung während einer Leseoperation die Wirkung, die Reihenfolge zu wechseln oder auszutauschen, in der die vorher gespeicherten Informationen aus der Speichervorrichtung abgerufen werden. Auf diese Weise können Informationen, die in der Speichervorrichtung gespeichert werden, nachdem sie von irgendeinem gegebenen Anschluß während eines bestimmten Zeitschlitzes empfangen worden sind, danach aus dem Speicher ausgelesen und während eines anderen Zeitschlitzes zu einem beliebigen anderen Anschluß übertragen werden.
Zusätzlich zu der eben beschriebenen grundlegenden zeitlichen Durchschaltefunktion stellen viele digitale Telekommunikationsvermittlungen Kommunikations- oder Verbindungsbearbeitungsdienste bereit. Solche Dienste enthalten typischerweise Tonerzeugung und Tonerkennung und andere bekannte Dienste, um die Erfordernisse einer bestimmten Systemanwendung zu erfüllen.
Ein herkömmliches Verfahren zur Bereitstellung von Verbindungsbearbeitungsdiensten besteht im Konfigu rieren einer Vermittlung mit den notwendigen fest zugeordneten Schaltungen (z.B. einem oder mehreren Tongeneratoren und einem oder mehreren Tonempfängern der entsprechenden Protokolle) unter Verwendung der TSI zum Herstellen von Kommunikationswegen zwischen solchen fest zugeordneten Schaltungen und den entsprechenden Anschlüssen. Man nehme beispielsweise an, daß ein Benutzer seinen Handapparat abhebt und die Vermittlung erkennt, daß seine Leitung nunmehr im abgehobenen Zustand ist. Die Vermittlung reagiert dann durch Herstellen eines Kommunikationsweges durch die TSI zwischen einem verfügbaren Tongenerator und der abgehobenen Leitung, und infolgedessen wird vom Benutzer ein durch den Tongenerator erzeugter Wählton gehört.
Es gibt bei diesem herkömmlichen Verfahren jedoch bedeutende Nachteile und eine Lösung dieser Probleme ist verständlich im US-Patent 5,345,579 mit dem Titel „Telecommunications Switch with Programmable Communications Services" (Telekommunikationsvermittlungsanlage mit programmierbaren Kommunikationsdiensten) (hiernach das Patent '579) aufgeführt, das dem Rechtsnachfolger der vorliegenden Erfindung zugewiesen ist.
Obwohl die im Patent '579 offenbarte dynamische Zuteilung von Ressourcen einen bedeutsamen Fortschritt im Stand der Technik darstellt, werden von dem hier offenbarten System nur ganze Zeitschlitze (z.b. ein ganzes Byte) von Informationen vermittelt oder bearbeitet. Das heißt während jedem Zeitschlitz werden die PCM-Daten (Pulse Code Modulated) Byte-weise durch die Digitalsignalverarbeitungsmoduln in die TSI eingeschrieben und aus ihr ausgelesen. Ein Aspekt dieser Architektur besteht darin, daß nur ein einziger DSP jeden Zeitschlitz benutzen kann. Das heißt, selbst wenn ein DSP weniger als einen Byte eines Zeitschlitzes zu benutzen wünscht, das gesamte Byte effektiv dem DSP gewidmet ist. Während des Zeitschlitzes würden daher mehrere Bit des Byte nicht benutzt werden.
Mit dem Aufkommen digitaler drahtloser Dienste und der mit diesen Diensten zur Verfügung stehenden umfangreichen Merkmale könnte die Zuordnung eines gesamten Zeitschlitzes zu einem DSP ineffizient sein, wenn eine Anzahl von DSP weniger als das gesamte Byte des Zeitschlitzes benutzt.
Auch ist es bekannt, ein digitales Kommunikationsvermittlungssystem bereitzustellen, das eine Hauptvermittlung mit normaler Bitrate und eine „Zusatz"-Vermittlung mit Teilbitrate enthält, die modular mit der Vermittlung normaler Bitrate verbunden ist (Internationale Patentanmeldung WO-97/27720). Teilbitraten-Zeitschlitze werden zu der Teilbitratenvermittlung über die Normalbitratenvermittlung übertragen. Die Teilbitratenvermittlung vermittelt gezielt ein oder mehrere Bit entsprechend einem oder mehreren Teilbitratenkanälen in einem Zeitschlitz mit einer Datenübertragungsrate, die geringer ist als eine normale Bitrate, die aufgenommen werden kann.
KURZE BESCHREIBUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, eine programmierbare Telekommunikationsvermittlung bereitzustellen, die die Vermittlung und Verarbeitung von Informationseinheiten im Größenbereich von einem einzigen Bit bis zu einem gesamten Zeitschlitz erlaubt.
Die Erfindung entspricht den unabhängigen Ansprüchen 1 und 11, wobei bevorzugte Ausführungsformen den abhängigen Ansprüchen entsprechen.
Kurz gesagt enthält gemäß der vorliegenden Erfindung eine programmierbare Telekommunikationsvermittlung eine CPU-/Matrixkarte, eine oder mehrere Leitungsanschluß karten und eine oder mehrere programmierbare Kommunikationsdienstekarten, von denen alle in kommunizierendem Verhältnis verbunden sind. Die CPU-/Matrixkarte enthält eine Zeitschlitzaustauscheinheit (TSI), deren Zeitschlitze Anschlüssen der Vermittlung entsprechen, und einen zentralen Verbindungsprozessor, der von einem Hostcomputer empfangene Nachrichten verarbeitet und die Leitungsanschlußkarten und die Kommunikationsdienstekarten steuert. Jede Kommunikationsdienstekarte ist unabhängig programmierbar und verarbeitet von der CPU-/Matrixkarte empfangene Nachrichten. Die Kommunikationsdienstekarte enthält eine Mehrzahl von Digitalsignalprozessor-(DSP-)Moduln, die dynamisch programmiert werden können, um die Erfordernisse einer bestimmten Anwendung zu erfüllen.
Die CPU-/Matrixkarte, die Leitungsanschlußkarten und die Kommunikationsdienstekarten sind über eine Mehrzahl von Bussen zusammengeschaltet, wodurch Nachrichten in beiden Richtungen zwischen den Karten weitergeleitet werden können. Insbesondere sind die CPU-/Matrixkarte und die Kommunikationsdienstekarten mit einem TDM-Bus verbunden, so daß diese Karten fortlaufend alle von den Leitungsanschlußkarten während aller Zeitschlitze übertragenen PCM-Informationen empfangen. Während eines beliebigen gegebenen Zeitschlitzes kann jedoch eine und nur eine der CPU-/Matrixkarte oder verfügbaren Kommunikationsdienstekarten PCM-Informationen zu der Leitungsanschlußkarte mit dem diesem gegebenen Zeitschlitz zugeordneten Anschluß übertragen. So kommen für jeden gegebenen Zeitschlitz die zum entsprechenden Anschluß übertragenen PCM-Informationen entweder von der TSI auf der CPU-/Matrixkarte oder von den Kommunikationsdienstekarten. Infolge dieser Anordnung können die Kommunikationsdienstekarten PCM-Informationen direkt über den TDM-Bus zu den Leitungsanschlußkarten (Anschlüssen) übertragen, ohne Zeitschlitze zu belegen, die ansonsten für andere Verbindungen zur Verfügung stehen würden.
Vorzugsweise enthält jedes der auf einer Kommunikationsdienstekarte residenten DSP-Moduln seine eigene TSI. Bedeutsamerweise kann dadurch jedes DSP-Modul gleichzeitig alle von den Leitungsanschlußkarten übertragenen Informationen empfangen. Da zusätzlich jedes DSP-Modul seine eigene fest zugeordnete TSI enthält und jede dieser TSI parallel an den gleichen TDM-Bus angeschlossen ist, kann eine oder mehrere TSI während eines Zeitschlitzes Daten auf diesen Bus ausgeben.
Vorteilhafterweise ermöglicht dies die Zuweisung von mehreren Kommunikationsdienstekarten-TSI zur Übertragung während des gleichen Zeitschlitzes. Wenn beispielsweise ein erstes DSP-Modul nur drei Bit eines Acht-Bit-Zeitschlitzes benötigt und ein zweites DSP-Modul fünf oder weniger Bit benötigt, dann können beide DSP-Moduln der Übertragung während des gleichen Zeitschlitzes zugewiesen werden. Die erste TSI würde Daten beispielsweise als die drei mindestwertigen Bit ausgeben, während die zweite TSI ihre Daten als die übrigen Bit des Zeitschlitzes ausgeben würde. Vorteilhafterweise erteilt dies der Telekommunikationsvermittlungsanlage eine Fähigkeit, Zeitschlitze mit „Teilrate" auf Bitebene zu multiplexen. Durch dieses System wird weiterhin die Verwendung von PCM oder sonstigen Daten mit veränderlicher Länge erleichtert.
Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden angesichts der nachfolgenden ausführlichen Beschreibung bevorzugter Ausführungsformen derselben wie in den beiliegenden Zeichnungen dargestellt deutlicher werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockschaltbild einer Telekommunikationsvermittlungsanlage mit Teilratenvermittlung;
2 ist ein Blockschaltbild einer in der Telekommunikationsvermittlungsanlage der 1 residenten CPU-/Matrixkarte;
3 ist ein Blockschaltbild einer in der Telekommunikationsvermittlungsanlage der 1 residenten Kommunikationsdienstekarte; und
4 ist ein schematisches Blockschaltbild eines Teils der Kommunikationsdienstekarte mit einer Mehrzahl paralleler DSP, jeweils mit einer TSI.
BESCHREIBUNG EINER BEVORZUGTEN AUSFÜHRUNGSFORM
1 zeigt die hauptsächlichen Funktionskomponenten einer bevorzugten Ausführungsform einer programmierbaren Telekommunikationsvermittlungsanlage 10, in der die vorliegende Erfindung implementiert werden könnte. Auf einer Reihe von Leitungsanschlußkarten-Eingangs/Ausgangs-(E/A-)Karten 14 sind Netz-/Leitungsschnittstellen 12 vorgesehen, die Verbindungen zu einem öffentlichen Wählnetz (PSTN – Public Switched Telephone Network) oder Privatnetz (oder beiden) darstellen können. Wenn gewünscht kann wahlweise eine redundante E/A-Karte 16 und ein redundanter E/A-Bus 17 bereitgestellt werden, um bei Ausfall einer der E/A-Karten 14 fortlaufenden Betrieb der Vermittlung zu erlauben.
Eine oder mehrere Digitalnetz-(T1, E1 oder J1) oder analoge Verbindungsleitungs-Leitungsanschlußkarten 18 kommunizieren mit den E/A-Karten 14 über die E/A-Leitungen 20 der Leitungsanschlußkarte (LC). Die Leitungsanschlußkarten sind auch im kommunizierenden Verhältnis mit redundanten Koppelbussen 22a und 22b verbunden. Wiederum können, sofern gewünscht, eine oder mehrere redundante Leitungsanschlußkarten 23 bereitgestellt werden, wobei solche redundanten Leitungsanschlußkarten zum Kommunizieren mit der redundanten E/A-Karte 16 über die redundanten LC-E/A-Leitungen 24 angeordnet sind. Es versteht sich, daß durch Bereitstellung anderer Kartenarten in der Vermittlungsanlage 10 andere Arten von Kommunikationsprotokollen wie beispielsweise DS3, SONET, SS7, oder andere ebenfalls durch die Vermittlungsanlage 10 unterstützt werden können.
Die Steuerung der Operationen der Vermittlungsanlage 10 wie auch die eigentlichen Vermittlungsfunktionen werden entweder durch eine CPU-/Matrixkarte oder eine Knotenvermittlung 26a durchgeführt. Wenn eine CPU-/Matrixkarte ausgewählt wird, fungiert die Vermittlungsanlage 10 als freistehende Vorrichtung (d.h. im Gegensatz zum Betrieb als Vermittlungsknoten in einem erweiterungsfähigen Telekommunikationssystem). In diesem Fall ist die CPU-/Matrixkarte mit einer Hostschnittstelle 27a verbunden, über die Kommunikationen mit einer (nicht gezeigten) externen Hostvorrichtung bewirkt werden.
Wenn alternativ eine Knotenvermittlung ausgewählt wird, kann die Vermittlungsanlage 10 als Vermittlungsknoten in einem erweiterungsfähigen Telekommunikationssystem betrieben werden. In einer solchen Ausführungsform ist die Knotenvermittlung vorzugsweise mit einer Ring-E/A-Karte 28a verbunden, über die Kommunikationen mit einem Paar faseroptische Ringe 29a bewirkt werden. Auch kann die Knotenvermittlung über die Host-Schnittstelle 27a mit einem externen Host kommunizieren.
Ungeachtet dessen, ob eine CPU-/Matrixkarte oder eine Knotenvermittlung ausgewählt wird, kann wahlweise eine passende Reserve-CPU-/Matrixkarte oder -Knotenvermittlung 26b vorgesehen sein und von der entsprechenden Host-Schnittstelle 27b oder Ring-E/A-Karte 28b (oder beiden) begleitet sein. In einer solchen Konfiguration ist zur direkten Kommunikation zwischen aktiven und Reserve-Vorrichtungen 26a und 26b eine Verbindungsstrecke 32 vorgesehen.
Einzelheiten des Aufbaus und der Funktionsweise einer geeigneten CPU-/Matrixkarte sind in dem hier besprochenen US-Patent 5,349,579 zu finden. Auf ähnliche Weise sind Einzelheiten des Aufbaus und der Funktionsweise einer geeigneten Knotenvermittlung im US-Patent Nr. 5,544,163 zu finden, das eine hochratige digitale Kommunikationsvermittlung hoher Bandbreite und ein Netz zum Verbinden mehrerer programmierbarer Vermittlungsknoten beschreibt. Die Vermittlungsknoten enthalten Schaltungen zum Übertragen und Empfangen von paketierten Informationen veränderlicher Länge über das Zwischenknotennetz und ermöglichen damit jedem Knoten, durch Abhören aller Zeitschlitze Informationen von allen anderen Knoten zu empfangen und durch Einschreiben in die Zeitschlitze zu einer geplanten Zeit Informationen zu allen anderen Knoten zu übertragen.
Verschiedene programmierbare Kommunikationsdienste wie beispielsweise Tonerkennung und -erzeugung, Konferenzgespräche, aufgezeichnete Sprachansagen, Verbindungsaufbauanalyse, Spracherkennung, ADPCM-Komprimierung und viele andere können durch eine oder mehrere Mehrfunktions-Digitalsignalverarbeitungs-(MFDSP-)Karten 33 bereitgestellt werden. ISDN-Primärratendienst und andere Paketkommunikationsdienste werden durch eine oder mehrere PRI-32-Paketprozessorkarten 34 bereitgestellt. Redundante MFDSP-Karten 33 und redundante PRI-32-Karten 34 können ebenfalls enthalten sein.
2 ist eine schematische Blockschaltbilddarstellung der CPU-/Matrixkarte 26a. Ein zentraler Vermittlungsprozessor 54 ist mit den Koppelbussen 22a verbunden, die einen HDLC-Bus 40 (High Speed Data Link Control) und einen Anschlußkarten-LC-Zustands-/Steuerbus 44 umfassen. Der zentrale Vermittlungsprozessor 54 ist auch mit Host-Auswahlschaltungen 55, Direktzugriffs- und Nurlesespeichern 56, Überwachungszeitgabeschaltungen 58, Eingangs-/Ausgangs-(E/A-)Steuerschaltungen 60, Takt- und Steuerungs-/Auswahlschaltungen 62 und einer Zeitschlitzaustauscheinheit TSI (Time Slot Interchange) 64 verbunden. Die Takt- und Steuerungs-/Auswahlschaltungen 62 sind mit der TSI 64, einem Takt-/Steuerbus 46 (zur Schleifenzeitgabe) und mit einer Mehrzahl (z.B. drei) Quellen von Taktsignalen, bezeichnet als Signale REF 1, REF 2 (die von externen Quellen für Bezugszeitgabe geliefert werden können) bzw. OSCILLATOR (das von einem auf der CPU-/Matrixkarte 26a befindlichen freilaufenden Oszillator geliefert werden kann) verbunden.
Der zentrale Vermittlungsprozessor 54, der beispielsweise einen Mikroprozessor Motorola 68302 enthält, hat die Kontrolle über alle anderen Schaltungen auf der CPU-/Matrixkarte 26a. Der zentrale Vermittlungsprozessor 54 läuft unter einem Echtzeit-Betriebssystem wie beispielsweise dem von Integrated Systems vertriebenen SOS^® und benutzt Q.931-ähnliche Nachrichten, ein CCITT-Standardprotokoll zum Kommunizieren über den HDLC-Bus 40. Unter Verwendung des HDLC-Busses 40 kann der zentrale Vermittlungsprozessor 54 eine Nachricht gleichzeitig zu allen an diesen Bus angeschalteten Karten übertragen. Der Prozessor 54 kann den LC-Zustands-/Steuerungsbus 44 zum Auswählen einer bestimmten Karte zum Übertragen einer Nachricht über den HDLC-Bus 40 benutzen. Die Host-Auswahlschaltungen 55 informieren den Prozessor 54 darüber, ob er beim Einschalten mit dem internen Host oder dem externen Host kommunizieren soll.
Die E/A-Steuerschaltungen 60 verwalten die Kommunikation zwischen dem zentralen Vermittlungsprozessor 54 und einem (nicht gezeigten) externen Host.
Wie weiter unten beschrieben fungieren die Takt- und Steuerungs-/Auswahlschaltungen 62 als Reaktion auf Anweisungen vom zentralen Vermittlungsprozessor 54 zum Auswählen eines von fünf verfügbaren Signalen zum Synchronisieren der CPU-/Matrixkarte 26a. Vom Takt-/Steuerbus 46 werden zwei derartige Signale bereitgestellt, wobei die anderen drei die Signale REF 1, REF 2 und OSCILLATOR sind.
Die TSI 64 ist vorzugsweise eine blockierungsfreie Matrix, die ankommende PCM-Daten über einen TDM-Bus 42 empfängt und nach Anweisung durch den zentralen Vermittlungsprozessor 54 zum Austauschen von Zeitschlitzen auf herkömmliche Weise als digitaler Speicher-Zeitschalter wirkt.
3 ist eine Blockschaltbilddarstellung der MFDSP-Karte 33. Die Karte 33 enthält eine Reihe von Bustreibern/-empfängern 65, die an den HDLC-Bus 40, den TDM-Bus 42 und den LC-Zustands-/Steuerbus 44 angeschlossen sind. Die Bustreiber/-empfänger 65 besitzen vorzugsweise offene Kollektorausgänge, da sich die MFDSP-Karte 33 den TDM-Bus 42 mit der CPU-/Matrixkarte 26a, den Leitungsanschlußkarten 14, 18 und der Paketprozessorkarte 34 teilt. So erlaubt die Verwendung von Treibern/Empfängern 65 mit offenen Kollektorausgängen, daß die entsprechenden Karten direkt mit dem TDM-Bus 42 verbunden werden können. Zwecks Bereitstellung von Redundanz können einige oder alle der Busse 40, 42 und 44 doppelt ausgeführt sein.
Von jedem TDM-Bus 42 werden zwei Kommunikationswege mit der Bezeichnung „LSpcm" und „SLpcm" bereitgestellt. Der LSpcm-Weg 42a führt PCM-Informationen von den Leitungsanschlußkarten 14, 18 zur CPU-/Matrixkarte 26a der MFDSP-Karte 33 und der Paketprozessorkarte 34, Andererseits führt der SLpcm-Weg 42b PCM-Informationen von der CPU-/Matrixkarte 26a, der MFDSP-Karte 33 und der Paketprozessorkarte 34 zu den Leitungsanschlußkarten 14, 18. In einer bevorzugten Ausführungsform werden zwei Acht-Bit-Parallelbusse für die LSpcm- und SLpcm-Wege 42a bzw. 42b benutzt. Als Alternative können diese Wege durch eine Mehrzahl von gemultiplexten seriellen Bussen bereitgestellt werden, von denen jeder eine Mehrzahl von Zeitschlitzen führt. Es versteht sich, daß der TDM-Bus 42 unter Verwendung anderer Arten und Konfigurationen von Bussen zur Herstellung zutreffender Kommunikationen zwischen den verschiedenen Karten implementiert werden kann.
Eine CPU 66 (z.B. ein Mikroprozessor Motorola 68302) ist an den HDLC-Bus 40 wie auch den Nurlesespeicher ROM (Read Only Memory) 68, den Direktzugriffsspeicher RAM (Random Access Memory) 70, die Takt- und Steuerschaltungen 72 und eine Mehrzahl von Digitalsignalverarbeitungsmoduln 94–96 über einen synchronisierten seriellen Kommunikationsweg angeschlossen. Eine Batterie 71 liefert Reservestrom für den RAM 70, so daß darin gespeicherte Informationen bei einer Unterbrechung der Hauptstromversorgung erhalten bleiben.
Der Multiplexer 74 leitet Informationen von den Bustreibern/Empfängern 65 auf eine Leitung 75, die in jedes der auf der MFDSP-Karte residenten Digitalsignalprozessormoduln 94–96 eingegeben wird. Umgekehrt leitet der Multiplexer 76 Informationen von jedem der Digitalsignalverarbeitungsmoduln zu den Bustreibern/Empfängern 65.
Bedeutsamerweise enthält jedes der Mehrzahl der Digitalsignalverarbeitungsmoduln eine Zeitschlitzaustauscheinheit TSI (Time Slot Interchange) 100–102 und einen Digitalsignalprozessor 104–106 (z.B. ein mit 25 MHz arbeitender der Modellnummer TI-320C31 von Texas Instruments), der betriebsmäßig mit der CPU 66 verbunden ist. Gemäß der vorliegenden Erfindung enthält jedes der Mehrzahl von Digitalsignalverarbeitungsmoduln 94–96 jeweils seine eigene TSI 100–102. Bedeutsamerweise erlaubt dies jedem Modul den gleichzeitigen Empfang aller von den Leitungsanschlußkarten 34, 38 übertragenen Informationen (1). Da zusätzlich jedes Digitalsignalverarbeitungsmodul seine eigene fest zugeordnete TSI enthält und jede dieser TSI parallel an den gleichen Bus angeschlossen ist, kann eine oder mehrere TSI Daten während eines einzigen Zeitschlitzes auf den TDM-Bus 42 ausgeben. Vorteilhafterweise erlaubt dies die Zuweisung von mehreren TSI 100–102 zum gleichen Übertragungszeitschlitz.
Jede TSI weist vorzugsweise eine Speicherkapazität von mindestens 8 Bit × 4K auf. Der gewöhnliche Fachmann wird jedoch erkennen, daß Speichervorrichtungen anderer Größe auch benutzt werden können, in Abhängigkeit beispielsweise von der Gesamtsystemkonstruktion und den Erfordernissen einer bestimmten Anwendung.
Nunmehr wird die allgemeine Funktionsweise der MFDSP-Karte 33 kurz beschrieben. Die CPU 66 besitzt Gesamtkontrolle über die anderen Komponenten und Moduln, die sich auf der MFDSP-Karte 33 befinden. Die CPU 66 empfängt Nachrichten vom und überträgt Nachrichten zum zentralen Vermittlungsprozessor 54 (auf der CPU-/Matrixkarte 26a) über den HDLC-Bus 40. Vom zentralen Vermittlungsprozessor 54 zur CPU 66 gesendete Nachrichten werden typischerweise zur Anweisung, daß eine gewisse Handlung durchzuführen ist, benutzt. Von der CPU 66 zum zentralen Vermittlungsprozessor 54 gesendete Nachrichten werden typischerweise zum Melden, daß gewisse Handlungen ausgeführt worden sind, benutzt.
Die MFDSP-Karte 33 wird mittels über den Takt-/Steuerbus 46 empfangenen Taktsignalen mit der CPU-/Matrixkarte 26a synchronisiert. Infolgedessen sind die TSI 100–102 jeweils so verbunden, daß sie fortlaufend die von den Leitungsanschlußkarten 14, 18 übertragenen PCM-Daten (über den LSpcm-Bus 42a) empfangen. So werden von irgendeiner der Leitungsanschlußkarten 14, 18 übertragene PCM-Daten gleichzeitig an entsprechenden Speicherstellen in der CPU-/Matrixkarten-TSI 64 (2) und in der Mehrzahl von MFDSP-Karten-TSI 100–102 (3 und 4) gespeichert.
Sobald Daten in den TSI 100–102 der programmierbaren Digitalsignalverarbeitungsmoduln 94–96 gespeichert sind, können die Daten von den Digitalsignalprozessoren 104–106 verarbeitet werden (d.h. bearbeitet werden). Die programmierbare Verarbeitung kann die Funktionen wie beispielsweise Tonerzeugung oder -erkennung, Verbindungsaufbauanalyse, Wiedergabe einer aufgezeichneten Ansage, Spracherkennung, ADPCM-Komprimierung, Konferenzgespräch, ISDN-Verbindungssteuerung und jede andere bekannte Signalverarbeitung umfassen, die mit sowohl drahtgebundenen als auch drahtlosen Systemen wie beispielsweise Zellularfunk- und PCS-Systemen verbunden ist.
Während jedes gegebenen Zeitschlitzes darf nur eine von der CPU-/Matrixkarte 26a, der MFDSP-Karte 33 und der Paketprozessorkarte 34 PCM-Daten über den TDM-Bus 42 zu den Leitungsanschlußkarten 14 übertragen. Die Auswahl, welche der Karten PCM-Daten übertragen darf, wird durch den zentralen Vermittlungsprozessor 54 durch einen Nachrichtenaustausch über den HDLC-Bus 40 geleitet.
Für einen gegebenen Zeitschlitz geben die TSI 100–102, wenn die MFDSP-Karte 33 nicht für die Übertragung von PCM-Daten ausgewählt ist, jeweils ein vorbestimmtes Bitmuster (z.B. FF hex) aus, das die Treiber/Empfänger 65 effektiv abschaltet. So wird die MFDSP-Karte 33 für den gegebenen Zeitschlitz keine Wirkung auf den TDM-Bus 42 ausüben.
4 ist ein schematisches Blockschaltbild eines Teils der MFDSP-Karte mit DSP-Moduln 94–96, die zugehörige TSI 100–102 und DSP 104–106 einschließen. Jedes der Moduln 94–96 überträgt Daten auf einen MFDSP-Kartenbus 110, der funktionsmäßig als verdrahtetes ODER dargestellt ist, bei dem alle Leitungen vorzugsweise elektrisch hochgezogen sind. Insbesondere kann eines oder mehrere Digitalsignalverarbeitungsmoduln 94–96 gleichzeitig Informationsbit auf den MFDSP-Kartenbus 110 übertragen, wobei diese Informationen effektiv in einen einzigen Acht-Bit-Zeitschlitz auf dem TDM-Bus 42 (d.h. dem SLpcm-Bus) kombiniert sind.
Vorteilhafterweise erleichtert die vorliegende Erfindung die Durchführung verschiedener Funktionen einschließlich von Teilratenmultiplexen und Sprachcodierungsfunktionen, die besonderen Nutzen in PCS finden (d.h. drahtlosen Kommunikationssystemen). Beispielsweise kann es in einem PCS-System wünschenswert sein, Vier-Bit-Sprachabtastwerte zu benutzen, anstatt der 'gewöhnlich in drahtgebundenen Systemen (z.B. PSTN-Systemen) benutzten Acht-Bit-Abtastwerten, zwecks wirkungsvollerer Verwendung der Systembandbreite (z.B. der HF-Bandbreite). In diesem Fall müssen vom PSTN zur Übertragung an einen drahtlosen Teilnehmer empfangene Acht-Bit-Zeitschlitze zuerst auf vier Bit sprachcodiert (d.h. komprimiert) werden. Dies wird durch die vorliegende Erfindung erreicht, bei der solche Acht-Bit-Abtastwerte von einer der Leitungsanschlußkarten 14, 18 (1) über den LSpcm-Bus 42 empfangen werden. Für eine gegebene Verbindung werden solche Acht-Bit-Abtastwerte wie oben beschrieben in allen TSI-Schaltungen 100–102 gespeichert werden. Im allgemeinen wird nur einer der DSP 104–106 (z.B. DSP 104) zur Verarbeitung der empfangenen Acht-Bit-Abtastwerte gemäß einem vorbestimmten Komprimierungsalgorithmus zum Verringern jedes derartigen Abtastwertes auf beispielsweise einen Vier-Bit-Wert zugewiesen werden. Gleicherweise kann DSP 105 der Durchführung einer ähnlichen Komprimierungsfunktion bezüglich anderer Acht-Bit-Abtastwerte zugewiesen werden, die anderen über den LSpcm-Bus empfangenen Verbindungen zugeordnet sind. Im Gegensatz dazu kann DSP 106 zum Dekomprimieren von durch die Vermittlungsanlage 10 von einem drahtlosen Teilnehmer empfangenen und für das PSTN bestimmten Vier-Bit-Abtastwert programmiert werden.
Nachdem der DSP 104 die Komprimierungsfunktion durchgeführt hat, wird der resultierende Vier-Bit-Abtastwert in der TSI 100 gespeichert. Danach wird synchron zu einem entsprechenden (Acht-Bit-)Zeitschlitz auf dem SLpcm-Bus 42 dieser Vier-Bit-Abtastwert aus der TSI 100 ausgelesen und auf diesen Bus gesetzt. Die übrigen vier Bit dieses Zeitschlitzes können dazu benutzt werden, einen vorher komprimierten Vier-Bit-Abtastwert (oder irgendeine sonstige Information kleiner als vier Bit), der sich auf eine unterschiedliche Verbindung bezieht, zu führen. Auf diese Weise erlaubt die vorliegende Erfindung einer Telekommunikationsvermittlungsanlage effektiv, die doppelte Anzahl von Verbindungen zu bearbeiten, die ansonsten unter Verwendung herkömmlicher Vermittlungsverfahren mit fest zugeordneten Acht-Bit-Zeitschlitzen bearbeitet werden könnten. Der gewöhnliche Fachmann wird jedoch erkennen, daß die vorliegende Erfindung nicht darauf begrenzt ist, in Vermittlungssystemen zu fungieren, die acht Bit in vier Bit komprimieren oder Vier-Bit-Sprachabtastwerte auf Acht-Bit-Abtastwerte dekomprimieren. Statt dessen ist die vorliegende Erfindung einer Zeitkoppelfunktion für eine beliebige Größeneinheit von Informationen beginnend mit einem einzigen Bit bis zu und einschließlich einem gesamten Zeitschlitz (z.B. einem Byte) fähig, vorausgesetzt, daß eine ausreichende Anzahl von DSP-Moduln vorhanden und verfügbar sind.
Es versteht sich, daß der Umfang der vorliegenden Erfindung nicht auf mit programmierbaren Digitalsignalverarbeitungskarten bevölkerte Telekommunikationsvermittlungsanlagessysteme wie hier offenbart begrenzt ist. Statt dessen kann die durch die vorliegende Erfindung bereitgestellte Teilratenvermittlung in eine Vielzahl von Kommunikationsvorrichtungen eingebaut werden. Beispielsweise muß nicht jede der parallel konfigurierten TSI einem Digitalsignalverarbeitungschip zugeordnet sein, und ein gewöhnlicher Fachmann wird erkennen, daß es eine Anzahl von vermittlungssystemauslegungen gibt, die in der Lage sind, die Vorteile des Multiplexens von Zeitschlitzen auf Bitebene (d.h. Teilratenvermittlung) gemäß der vorliegenden Erfindung auszunutzen.
Obwohl es einem gewöhnlichen Fachmann klar ist, ist die vorliegende Erfindung zusätzlich eindeutig nicht auf Systeme begrenzt, die mit den hier offenbarten Taktgeschwindigkeiten oder Busbreiten oder Bustypen betrieben werden. Statt dessen wird in Betracht gezogen, daß verschiedene Taktgeschwindigkeiten und Busbreiten und -typen benutzende Systeme einige oder alle der Vorteile der vorliegenden Erfindung zur Erfüllung bringen können.

Claims

System zum Durchführen von Teilratenvermittlung zur Verwendung in einer Telekommunikationsvermittlungsanlagesanlage (10) oder einem Knoten eines Telekommunikationssystems, wobei die Telekommunikationsvermittlungsanlagesanlage steuerbare Vermittlungsmittel (26a) zum dynamischen Verbinden oder Abtrennen von Kommunikationswegen zwischen verschiedenen einer Mehrzahl von Anschlüssen als Reaktion auf durch einen Host erzeugte Nachrichten umfaßt, mit einer Zeitschlitztauscheinheit (TSI – Time Slot Interchange) (64) zum Durchschalten einer Mehrzahl von Zeitschlitzen entsprechend den Anschlüssen und Mitteln zum Verarbeiten der Nachrichten (54), wobei sich das steuerbare Vermittlungsmittel in einem kommunizierenden Verhältnis mit einem TDM-Bus 42 befindet, einem oder mehreren Mitteln (18) zum Abschließen von entweder Analog- oder Digitalleitungen oder Verbindungsleitungen, die die Anschlüsse darstellen, und der mit dem Bus verbundenen Mittel (18), und wobei der Bus einen ersten Weg (42b) zum Führen von Informationen von dem steuerbaren Vermittlungsmittel (26a) zu dem Mittel zum Abschließen (18) und einen zweiten Weg (42a) zum Führen von Informationen von dem abschließenden Mittel zu dem steuerbaren Vermittlungsmittel aufweist, wobei die Kommunikationskarte durch folgendes gekennzeichnet ist: eine Kommunikationsdienstekarte mit einer Mehrzahl von Digitalsignalverarbeitungsmodulen (105), wobei jedes Digitalsignalverarbeitungsmodul zur Verarbeitung von als eingehende Zeitschlitze organisierten Daten angeordnet ist, wobei jedes Digitalsignalverarbeitungsmodul mit einer TSI-Schaltung (Time Slot Interchange) (101) gepaart ist, in der von der TSI-Schaltung empfangene Daten gespeichert werden, wobei jede der TSI-Schaltungen parallel zueinander angeordnet sind, wobei die TSI-Schaltungen die empfangenen Daten speichern und jede TSI-Schaltung eine auswählbare Menge eines abgehenden Zeitschlitzes, bestimmt für einen beliebigen der Mehrzahl von Anschlüssen, von verarbeiteten Daten auf den TDM-Bus 42 überträgt; und einen im kommunizierenden Verhältnis mit jedem der Digitalsignalverarbeitungsmodulen verbundenen Takt- und Steuerbus (46) zum Steuern der Speicherung der empfangenen Daten in jeder der TSI-Schaltungen und der Übertragung von Daten von den TSI-Schaltungen auf den TDM-Bus 42, wobei der auswählbare Betrag eines von einer TSI-Schaltung übertragenen Zeitschlitzes in einen Teil eines Zeitschlitzes plaziert wird, der der Anzahl von Bit des Betrags des abgehenden Zeitschlitzes entspricht und für einen der Mehrzahl von Anschlüssen bestimmt ist.
System nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß die Kommunikationsdienstekarte eine Mehrzahl von Digitalsignalprozessoren (104, 105, 106) enthält, wobei jeder Digitalsignalprozessor betriebsmäßig in einem kommunizierenden Verhältnis mit einer der TSI-Schaltungen (100, 101, 102) und mit einer Zentraleinheit (66) verbunden ist, um programmierbare Datenverarbeitungsfunktionen an den in der TSI-Schaltung gespeicherten Daten durchzuführen.
System nach Anspruch 2, weiterhin dadurch gekennzeichnet, daß die programmierbare Datenverarbeitung eines von Teilratenvermittlung, Ton erzeugung, Tonerkennung, Verbindungsaufbauanalyse, Wiedergabe aufgezeichneter Ansage, Spracherkennung, Komprimierung, Konferenzgespräch, ISDN-Verbindungssteuerung oder Sprachcodierung umfaßt.
System nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß der vorbestimmte Betrag an dem abgehenden Zeitschlitz im Bereich von Null bis zu einer maximalen Anzahl von im abgehenden Zeitschlitz enthaltenen Bit liegt.
System nach Anspruch 2, weiterhin dadurch gekennzeichnet, daß die Mehrzahl von TSI-Schaltungen (100, 101, 102) acht TSI-Schaltungen umfaßt und die Mehrzahl von Digitalsignalprozessoren (104, 105, 106) acht Digitalsignalprozessoren umfaßt.
System nach Anspruch 5, weiterhin dadurch gekennzeichnet, daß eine erste Verarbeitungsgruppe eine der acht TSI-Schaltungen (100, 101, 102) und einen der acht Digitalsignalprozessoren (104, 105, 106) zum Durchführen einer ersten Datenverarbeitungsfunktion an vier Bit eines eingehenden Zeitschlitzes umfaßt und eine zweite Verarbeitungsgruppe eine zweite der acht TSI-Schaltungen und einen zweiten der acht Digitalsignalprozessoren zur Durchführung einer zweiten Datenverarbeitungsfunktion an einem zweiten Vier-Bit-Signal umfaßt.
System nach Anspruch 5, weiterhin dadurch gekennzeichnet, daß eine erste Verarbeitungsgruppe vier der acht TSI-Schaltungen und vier der acht Digitalsignalprozessoren zur Durchführung einer ersten Datenverarbeitungsfunktion an vier Bit eines eingehenden Zeitschlitzes umfaßt, und eine zweite Verarbeitungsgruppe die übrigen vier der acht TSI-Schaltungen und die übrigen vier der acht Digitalsignalprozessoren zur Durchführung einer zweiten Datenverarbeitungsfunktion an einem zweiten Vier-Bit-Signal umfaßt.
System nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß die Telekommunikationsvermittlungsanlage über ein Zwischenknotennetz (29a) in einem kommunizierenden Verhältnis mit einer Mehrzahl anderer, ein Telekommunikationssystem bildender Telekommunikationsvermittlungsanlagesanlagen oder Knoten verbunden ist.
System nach Anspruch 8, weiterhin dadurch gekennzeichnet, daß die durch die TSI-Schaltungen empfangenen Daten vom Zwischenknotennetz (29a) empfangen werden und wobei die durch die TSI-Schaltungen übertragenen Daten zum Zwischenknotennetz übertragen werden.
System nach Anspruch 1, weiterhin dadurch gekennzeichnet, daß die durch die TSI-Schaltungen (101) empfangenen Daten von einer oder mehreren Leitungsanschlußkarten (18) empfangen werden und die durch die TSI-Schaltungen übertragenen Daten zu einer oder mehreren Leitungsanschlußkarten übertragen werden.
Verfahren zur Bereitstellung von Kommunikationsdiensten auf einer einzigen Karte (33) in einer Telekommunikationsvermittlungsanlagesanlage (10) oder einem Knoten eines Telekommunikationssystems, wobei die Telekommunikationsvermittlungsanlagesanlage steuerbare Vermittlungsmittel (26a) zum dynamischen Verbinden oder Abtrennen von Kommunikationswegen zwischen verschiedenen einer Mehrzahl von Anschlüssen als Reaktion auf durch einen Host erzeugte Nachrichten aufweist, einschließlich einer Zeitschlitztauscheinheit (TSI – Time Slot Interchange) (101) zum Vermitteln einer Mehrzahl von den Anschlüssen entsprechenden Zeitschlitzen und Mittel zum Verarbeiten der Nachrichten, wobei sich das steuerbare Vermittlungsmittel im kommunizierenden Verhältnis mit einem TDM-Bus (42) befindet, einem oder mehreren Mitteln zum Abschließen (18) von entweder Analog- oder Digitalleitungen oder Verbindungsleitungen, die die Anschlüsse darstellen, und den mit dem Bus verbundenen Mitteln, und wobei der Bus einen ersten Weg (42b) zum Führen von Informationen vom steuerbaren Vermittlungsmittel zu dem Mittel zum Abschließen und einen zweiten Weg (42a) zum Führen von Informationen vom abschließenden Mittel zum steuerbaren Vermittlungsmittel aufweist, wobei die einzige Karte eine Mehrzahl von Digitalsignalverarbeitungsmodulen (105) aufweist, wobei jedes Modul eine Zeitschlitzaustauscheinheit und einen programmierbaren Datenprozessor umfaßt, und die Zeitschlitzaustauscheinheit jedes Moduls in einem parallel kommunizierenden Verhältnis mit einem zeitlich durchgeschalteten Bus verbunden ist, mit folgenden Schritten: A. Empfangen eines ersten Zeitschlitzes vom zeitlich durchgeschalteten Bus mit einer Mehrzahl von Digitalsignalen und Kombinieren von ausgewählten der Mehrzahl von Digitalsignalen zur Durchführung einer Digitalverarbeitungsfunktion mit ausgewählter Bitlänge in einem ausgewählten der Mehrzahl von Digitalsignalverarbeitungsmodulen; B. Speichern des ersten Zeitschlitzes in jedem der Zeitschlitzaustauscheinheiten; C. Durchführen einer programmierbaren Datenverarbeitungsfunktion an einem oder mehreren der Mehrzahl von Digitalsignalen zur Bereitstellung eines oder mehrerer verarbeiteter Digitalsignale; D. Speichern des einen oder der mehreren verarbeiteten Digitalsignale in der ersten Zeitschlitzaustauscheinheit; und E. Übertragen eines zweiten Zeitschlitzes mit dem einem oder den mehreren verarbeiteten Digitalsignalen aus den Zeitschlitzaustauscheinheiten zu dem zeitlich durchgeschalteten Bus.
Verfahren nach Anspruch 11, weiterhin gekennzeichnet durch den Schritt des Kombinierens von vier der Mehrzahl von Digitalsignalen zur Durchführung einer Vier-Bit-Digitalsignalverarbeitungsfunktion in dem einen ausgewählten der Mehrzahl von Digitalsignalverarbeitungsmodulen.
Verfahren nach Anspruch 11, gekennzeichnet durch folgende weitere Schritte: A. Sprachcodieren auf einer einzigen Karte (33) in einer Telekommunikationsvermittlungsanlagesanlage (10) oder einem Knoten eines Telekommunikationssystems, wobei die einzige Karte eine Mehrzahl von Digitalsignalverarbeitungsmodulen aufweist, wobei jedes Modul eine Zeitschlitzaustauscheinheit (101) und einen programmierbaren Datenprozessor umfaßt, und wobei die Zeitschlitzaustauscheinheit jedes Moduls in einem parallelen kommunizierenden Verhältnis mit einem zeitlich durchgeschalteten Bus verbunden ist; B. Empfangen eines ersten Zeitschlitzes mit einer Mehrzahl von Bit von dem zeitlich durchgeschalteten Bus; C. Speichern des ersten Zeitschlitzes in jeder der Zeitschlitzaustauscheinheiten; D. Komprimieren mit einem ersten, einer ersten Zeitschlitzaustauscheinheit zugeordneten programmierbaren Datenprozessor des ersten Zeitschlitzes in ein oder mehrere komprimierte Bit, die aus weniger Bit als der erste Zeitschlitz bestehen; E. Speichern des einen oder der mehreren komprimierten Bit in der ersten Zeitschlitzaustauscheinheit; und F. Übertragen eines zweiten Zeitschlitzes mit dem einen oder den mehreren komprimierten Bit aus den Zeitschlitzaustauscheinheiten zum zeitlich durchgeschalteten Bus.
Verfahren nach Anspruch 13, weiterhin gekennzeichnet durch folgende Schritte: A. Speichern des einen oder der mehreren komprimierten Bit; B. Empfangen eines oder mehrerer zusätzlicher Zeitschlitze, wobei jeder zusätzliche Zeitschlitz eine zusätzliche Mehrzahl von Bit umfaßt; C. Komprimieren jeder zusätzlichen Mehrzahl von Bit in ein zusätzliches oder mehrere zusätzliche komprimierte Bit; D. Speichern der zusätzlichen komprimierten Bit in der Zeitschlitzaustauscheinheit; und E. Übertragen eines abgehenden Zeitschlitzes mit dem einen oder den mehreren komprimierten Bit und jedes zusätzlichen einen oder jeder zusätzlichen mehreren komprimierten Bit.
Verfahren nach Anspruch 14, weiterhin dadurch gekennzeichnet, daß jeder des einen oder der mehreren zusätzlichen Zeitschlitze an einem unterschiedlichen der Mehrzahl von Digitalsignalverarbeitungsmodulen empfangen und komprimiert wird.
Verfahren nach Anspruch 14, weiterhin dadurch gekennzeichnet, daß jeder Zeitschlitz aus acht Bit besteht und jedes des einen oder der mehreren komprimierten Bit aus vier komprimierten Bit besteht.
Verfahren nach Anspruch 13, weiterhin dadurch gekennzeichnet, daß Schritte C und D durch folgende ersetzt werden: C. Dekomprimieren mit einem der ersten Zeitschlitzaustauscheinheit zugeordneten ersten programmierbaren Datenprozessor von ausgewählten der Mehrzahl von dekomprimierten Bit, die aus mehr Bit als den ausgewählten der Mehrzahl von Bit bestehen; und D. Übertragen aus der ersten Zeitschlitzaustauscheinheit zum zeitlich durchgeschalteten Bus eines die Mehrzahl von dekomprimierten Bit umfassenden abgehenden Zeitschlitzes.
Verfahren nach Anspruch 17, weiterhin gekennzeichnet durch folgende Schritte: A. Speichern der Mehrzahl von Bit; B. Dekomprimieren der Mehrzahl von Bit in eine Mehrzahl von abgehenden Zeitschlitzen, wobei jeder abgehende Zeitschlitz durch einen unterschiedlichen der programmierbaren Datenprozessoren dekomprimiert wird; C. Speichern der Mehrzahl von abgehenden Zeitschlitzen, wobei jeder abgehende Zeitschlitz durch eine unterschiedliche der Zeitschlitzaustauscheinheiten gespeichert wird; und D. sequentielles Übertragen der abgehenden Zeitschlitze zu dem zeitlich durchgeschalteten Bus.
Verfahren nach Anspruch 17, weiterhin dadurch gekennzeichnet, daß die ausgewählten der Bit aus vier Bit bestehen und der abgehende Zeitschlitz aus acht Bit besteht.