JP2001516443A

JP2001516443A - 室温温度容量センサを用いた赤外線イメージャ

Info

Publication number: JP2001516443A
Application number: JP53469097A
Authority: JP
Inventors: サワー，ドナルド，ジェイ．; マーティネリ，ラモン，ユー．; アマンテア，ロバート; レヴァイン，ピーター，エー．
Original assignee: サーノフコーポレイション
Priority date: 1996-03-27
Filing date: 1997-03-27
Publication date: 2001-09-25
Anticipated expiration: 2017-03-27
Also published as: DE69736225T2; JP3738036B2; US6498347B2; US6249001B1; US20020033453A1; US5965886A; US5844238A; WO1997036155A1; EP0892917A1; DE69736225D1; AU2723997A; EP0892917B1; EP0892917A4

Abstract

(57)【要約】室温で作動するアレイ状の容量センサを含む赤外線イメージャである。各赤外線容量センサは、バイマテリアルストリップ（１１０）から構成されおり、吸収された入射熱放射線による温度変化に応じてセンシングコンデンサの一つの板（１００）の位置を変化する。バイマテリアルストリップ（１１０）は熱膨張率の大きく異なる二つの材料から構成されている。

Description

【発明の詳細な説明】明細書室温温度容量センサを用いた赤外線イメージャ発明の分野本発明は、室温容量センサに関し、より詳細には、低コストで製造可能な赤外線イメージャに関し、このイメージャは、室温で作動するものであり、特性限界を制限している理論的背景に取り組んだ実質的に改良された特性を有する。発明の背景種々の商業的及び非商業的用途において、赤外線（ＩＲ）放射の測定用機器の重要度は増加している。赤外線スペクトル全体に対して応答する非冷却センサの開発の研究は、冷却装置の操作上の制限のために特に重要である。赤外線検出器の広い組合せが４０年にわたって開発されてきた。大部分の場合、入射放射線が収集された励起体に変換されるか、熱に変換されて温度変化を通して検出されるかによって量子型検出器或いは熱型検出器に分類される。熱赤外線センサのみが室温で中間〜遠赤外線範囲（λ＞１０μｍ）で作動する。空気式赤外線検出器（ゴレーによって最初に開発された）は熱検出器に分類される。ゴレーの検出器は、室温のガスで満たされた小さな空洞を含む。空洞は回りから窓及び薄い可撓薄膜で遮断されている。薄膜は一側を薄い金属膜で被覆されており、膜のシート抵抗が自由空間のインピーダンスの約半分であれば赤外線スペクトル全体にわたってかなりの吸収率を有する。ゴレーセルにトラップされたガスは薄膜と接触して加熱されて、熱膨張され、薄膜を外側に反らせる。反りは通常、光学的或いは容量変位トランスデューサで検出される。従来、これらの検出器は、かさばり、壊れやすく、製造が困難で、高価であった。それでもこれらは広く使用されている。その理由は、第一のに、中間〜遠赤外線範囲において全ての他の室温検出器よりも感度が改善されている点である。焦平面アレイに組み込むためにゴレーセルを小型化する試みは、従来の変位トランスデューサの感度及びこれらの作動領域に関するスケーリングの法則によって不成功であった。非冷却検出器の焦平面アレイの必要性は、焦電検出器アレイの開発を刺激して、この最良のものは、ゴレーセルよりも５〜１０倍感度が低かった。現行の技術の状況における非冷却ＩＲ焦平面アレイは多くの異なった熱検出機構を使用している。それは放射(センサ抵抗は温度によって調整される)、焦電（誘電率は温度によって調整される）効果、及び熱電気効果等である。上記したように熱機構効果は、ゴレーセルを修正して探求されてきた。これらの技術を基礎としたＩＲイメージャの特性は、直接の光子の変換を基礎としたイメージャ(７７Ｋで操作されるＰｔＳｉ検出器等)と比較して制限され、また理論的背景が制限する特性よりもかなり悪い。全てのアプローチで、特性に対する基本的な制限は、検出器を回りから熱的に絶縁する能力、温度の対する検出器の感度及び外部のノイズ源の導入によって制御されている。品質低下の理由は、寄生熱抵抗経路がセンシング部材の支持構造内に内在していることである。他の理由は電気的ノイズが読出走査回路内に存在することである。発明の概要本発明は、室温で操作される高性能赤外線イメージャを提供する。より詳細には、本発明は赤外線（ＩＲ）容量構造を温度変化を感知するために使用する。熱エネルギは本発明の構造を変形させ、容量を決定する変形をもたらし、その変化は次に感知される。発明の本実施形態は、入射熱放射による温度変化に対応してセンシングコンデンサの一つの板の位置を変更するバイマテリアルストリップから構成された赤外線容量センサを提供する。この容量センサは、熱膨張率の差が大きい二つの材料（例えばＳｉ₃Ｎ₄とＡｌ）を含む、高熱抵抗を有する材料（例えばＳｉ₃Ｎ₄）の長いストリップによって機械的に支持されたバイマテリアルストリップを使用して、この物理的構造によって、高い熱放射抵抗及び高い熱感度が提供される。図面の簡単な説明図１は、本発明に従った代表的なバイマテリアル容量センサの物理的構造である。図２は、図１が含む種々の部材のピクセルの断面図である。図３（ａ）は、ピクセルの直線状アレイの上面図である。図３（ｂ）は、ピクセルの２次元アレイの上面図である。図４は、アドレスしたピクセルを説明するために役立つ概略回路図である。図５（ａ）は、図２のピクセルの形式化した断面図であり、（ｂ）から（ｍ）は図２のピクセルの形成のための処理ステップを示したものである。図６は、図１の代表的装置の幾何学的形状である。図７は、コンデンサの配置を示した、励起ピクセルの断面図である。図８は、代表的フロントエンド容量ネットワークの概略図である。図９は、図２に示す構造体の熱の挙動を説明するのに役立つ代表的熱回路の概略図である。図１０は、図４に示す回路の動作を説明するのに役立つ測定されたアンプのノイズの図である。図１１は、本発明に従った折り込まれた支持を有する片持ピクセルの図である。図１２は、本発明に従った延びた支持を有するブリッジ型ピクセルの図である。図１３は、センサアレイに組み込まれた本発明に従ったピクセルセンサの代表的実施形態の回路図である。図１４は、図１３の実施形態に適用されたシグナルレベルのタイミング図である。図１５は、本発明に従ったピクセルの対称的ブリッジ型のアレイのレイアウト設計図である。図１６は、図１５の代表的実施形態のピクセルの一つの拡大図である。図１７は、本発明に従った片持型ピクセルのレイアウト設計図である。図１８は、図１３の実施形態に使用する代表的トランスミッションゲートの回路表現図である。代表的実施形態の詳細な説明本発明は、０．３６ｍＫの理論的限界に近づく、１度ミリケルビン（ｍＫ）の範囲のＮＥΔＴとして知られている特性レベルに達し得る室温赤外線イメージングセンサに関する。本発明は、１００％シリコンＩＣ鋳造処理と両立可能で、表面のミクロ機械加工と従来型集積回路製造技術の新規な組合せ利用し、低ノイズＭＯＳアンプのインプットに連結された容量性プレートの位置を制御するバイマテリアル熱感応部材を製造する。この組合せは、今日の最良の冷却イメージャに匹敵する感度及び像を有し、カムコーダで使用される可視イメージャに匹敵するコストの室温イメージャを製造することができる。この発明は、ヘルメット装着ＩＲビューア及びＩＲレフィルサイト等の装置に必要な高感度、低重量及び低コストを達成する。表１は、従来の焦電型及び放射型装置に対して現行の発明を比較した装置特性である。本発明のピクセル設計は以下の利益を有する。即ち、１）非常に高い感度及び低いノイズによるＮＥΔＴの一桁の改良、２）１００％シリコンＩＣ互換性による低コスト、３）ピクセルごとのオフセット及びイメージャでの感度補正を行う能力による増加したイールドでの高イメージ品質、４）低温冷却器及び高真空処理を必要としないこと、５）警察及び交通安全等の商業的用途に適用可能であること。赤外線センサ本発明に従った代表的バイマテリアル容量センサの物理的構造を図１に示す。コンデンサ板１００は、一端で基板に固定された断熱ストリップ１２０に接続されたバイマテリアルストリップ１１０によって自由空間（真空）に機械的に支持されている。断熱ストリップ１２０の長さ／面積比は、この支持体の熱抵抗を最大にするために大きい。バイマテリアルストリップ１１０は、底部金属層（例えばアルミニウム）及び低部層よりも低い熱膨張率を有する頂部層（例えば窒化シリコン）を含む。コンデンサの上板１００は、熱放射吸収材料１３０で覆われており、入射ＩＲ放射線に対応して板１００を温度変化させる。板１００の吸収された熱は、比較的高い熱伝導性を有する底部金属層によってバイマテリアルストリップ１１０に伝わる。バイマテリアルストリップ１１０及びコンデンサ板１００は、変位感度を最大にするように一列に配置されている。図２、図３（ａ）はシングルピクセルの基本的特徴を示した断面図であり、図３（ｂ）は複数のピクセルの上面実体図である。実際、現実の構造体では部材の配置及び電気アドレッシングはかなり変化し得る。ピクセルのセンサ部は三つの部材を含む。即ち、導電板２２０上の光子吸収材料２１０から形成された吸収領域１３０(この領域はＩＲ放射を熱に変換する)、（ホームサーモスタットのような）熱を機械的な移動に変換するバイマテリアル部材１１０、及び熱が基板２００に分流するのを防止するための断熱支持部材１２０である。上記したように、バイマテリアル部材１１０は、熱の線膨張率が大きく異なる２層から構成されている。これは、１９８８年６月のIEEE Trans．ElectrのDev ．v35,n6，758頁のRiethmuler，W．及びBenecke，W.による「熱的に励起されたシリコンマイクロアクチュエータ」に記載されており、その内容は本明細書の、熱の線膨張率に関する教授内容に援用されている。２層が互いに接続されているので、有するコンデンサの上板が移動する。バナジウム酸化物（約２％／℃の感度を有する）の感度よりほぼ２０倍多く、最も感度の高いボロメータに所用される。図４に示す概略回路は、三つの供給シグナルＶ_A、Ｖ_B、Ｖ_R及び三つのトランジスタを示す。その三つのトランジスタとは、リセットトランジスタＭ₁、ソースホロアアンプＭ₂及び選択トランジスタＭ₃である。これらの三つのトランジスタ（図示せず）は、Ｖ_A及びＶ_Bと関連し、Ｃ₁及びＣ₂に加えられる反対の極のサブマイクロ秒のセンスパルスを制御する。Ｃ₂Ｖ_B＝−Ｃ₁Ｖ_Aであると、アンプトランジスタに加えられる公称シグナルはゼロになる。従って、Ｖ_A及びＶ_Bの相対的振幅は、各ピクセルでのオフセットの調整に使用される。更に、Ｖ_Aは、各ピクセルでのゲインの調整に使用されることができる。各ピクセルでのゲイン及びオフセット補正は、画像品質の最適化と歩留まりの増加のために望ましい。バイマテリアル検出器に使用される製造技術は、シリコンＩＣ処理と同様に表面マイクロ機械加工ステップを含み、標準のシリコン鋳造と互換性があり根幹可能である。図５（ａ）は示す。所定の型にした、ＩＣの最上層を図の底部に有するシングルピクセル部材の断面図である。図５（ｂ）〜図５（ｍ）はシングルピクセル部材の形成の処理ステップを示す。図５（ａ）〜図５（ｍ）のピクセル部材は、シングル、片持型ピクセル部材であることを認識されたい。ＩＲピクセル部材はシングルレベル金属ＣＭＯＳ−ＩＣの表面上に表面マイクロ機械加工されている。図５（ｂ）のピクセルの製造は、ＩＣの金属１層の平坦化で始まる。好ましい平坦化材料５８０は流動可能な酸化物（ＦＯＸ）で、厚さほぼ８００ｎｍである。図５（ｃ）は、片持ビームとセンスコンデンサＣ₁５４０の底板とを相互接続するピクセル相互接続するバイアの画成に使用されるエッチングステップである。表面ピクセルの製造は、金属２層（例えばアルミニウム）のパターンニング及び堆積を有する図５（ｄ）に続く。金属２層はパターンニングされてコンデンサ板５１０及びバイア５１５とを形成する。金属２層は、小丘の形成を抑制するために２０〜５０ｎｍのＴｉ層（図示せず）を有する厚さ８００〜１０００ｎｍであることが望ましい。図５（ｅ）は、プラズマエッチバックされた第２平坦化材料５８２が堆積されて、トップレベルのコンデンサ精細度のための非均一平坦表面を提供している。約５００ｎｍの窒化シリコン或いはシリコン炭化物の誘電被膜層５２０が、図５（ｆ）次に堆積されてパターンニングされ、「停止(stop)」層として機能し、片持コンデンサ板２２０（金属３（例えばアルミニウム）に形成された）と、下層板５１０（金属３内に形成された）との間の電気接続を防止している。金属１、金属２及び金属３層は導電性であることが望ましい。これらの層は、アルミニウム、ポリンリコン或いはインジウムすず酸化物であることが可能であることを了承されたい。製造は、機械加工ピクセル部材のための、リリース（release）層５３０の堆積及びパターンニングを示す図５（ｇ）に続く。リリース層５３０は、通常は厚さ２００〜５００ｎｍの酸化層であり、熱感度と機械な丈夫さとの間の所望のトレ２００〜５００ｎｍの酸化層であり、熱感度と機械な丈夫さとの間の所望のトレーディングオフに依存してい。リリース層５３０はポリシリコンからも構成されている。リリース層５３０は、処理の後に完全にエッチング除去される、コンデンサ構造のためのスペーサ層として、及び犠牲（sacrificlal）材料として機能する。故に、リリース層５３０の特性として、他のピクセル構造層と互換性を有するものが選択される。被膜層５２０及びリリース層５３０の厚さはセンスコンデンサＣ₁５４０のギャップを決定し、故に熱感度が決定される。図５（ｈ）で、被膜層５２０及びリリース層５３０はエッチングされて、ピクセル片持ビームのための留め金（anch or）構造を形成する。これは、望ましい留め金構造が壁部プロファイルを修正するだけでなく、下の金属２レベルに十分に大きく明確な開口部を開けるので鍵となるプロセス手順である。製造は、第一のバイマテリアル構成材料を堆積及びパターンニングする図５（ｉ）に続く。この金属３層は好ましくは３００ｎｍのアルミニウムでバイマテリアル構造１１０、上板２２０、センスコンデンサ５４０及び吸収領域からバイマテリアル層までの熱導電層の一部を形成している。堆積及びパターンニングされる次の層は、第二のバイマテリアル構成材料５６０である(図５（ｊ）参照)。この層はシリコン炭化物又はシリコン窒化物であり、ほぼ３００ｎｍであって、ピクセルと基板との断熱部材として機能する。図５（ｋ）は、厚さ２０ｎｍ〜４０ｎｍの非常に薄い相互接続金属層５７０の堆積及びパターンニングを示す。これは、バイア／留め金構造とセンスコンデンサ５４０の上板とを電気接続している。プラチナ、チタン、窒化チタン或いはインジウムすず酸化物は、このステップに望ましい材料である。この層は望ましくは薄く、熱伝導性のレベルが低い。バイマテリアル構造の２層は、窒化物又は炭化物層とアルミニウム層との間に置かれた相互接続金属５７０の堆積と逆であろう。しかし、この処理はより困難である。図５（ｌ）に示す次のステップは、片持ビームアセンブリの端部のＩＲ吸収層２１０の堆積及びパターンニングである。この材料は、優れた吸収特性を有する黒色プラチナ、カーボンブラック、黒色アルミニウム或いは他の材料を蒸発させたものであることが可能である。この層は、従来のリフトオフ技術を使用してパターンニングすることができる。この層の厚さは、材料がピクセル部材の端部を「ロード(load)」するエクステントによって決定される。図５（ｍ）に示す最終ステップは、ピクセル部材を解放するリリース層５３０のウエット化学エッチングである。従来エッチャントがリリース層５３０の除去に使用される。リリース層５３０に接触しているどの層も実質的には除去しないエッチャントの使用が望ましい。部材は次に適当なパッケージに接着されてテストされるために準備される。操作時に、熱エネルギは構造体を変形し、もって片持ビームを偏光し、センスコンデンサのキャパシタンスを変化させる。偏光が増加すると、センスコンデンサＣ₁５４０の板間のスペースは増加し、センスコンデンサ５４０の抵抗を減少させる。この熱相互作用と反対に、或いはセンスコンデンサ５４０の板２２０と５１０との間の静電的相互作用又は振動によって、センスコンデンサ５４０の上板２２０が、センスコンデンサ５４０の下板５１０を被覆する上被覆層５２０に衝突する可能性がある。この問題は、構造体にくぼみ（dimple）を設けることによって軽減される。くぼみは、リリース層５３０が堆積されてパターンニングされた（図５(ｇ)）後に壁面を約１／３エッチングすることによって構造体に加えられる。次に第一のバイマテリアル構成材料が図５（ｉ）で堆積されとき、第一のバイマテリアル構成材料は壁面を満たし、その結果くぼみがリリース層５３０と接触してバイマテリアル構造体１１０の側部に設けられる。バイマテリアルの影響によるコンデンサ板の中央の垂直配置は dx/dt＝0.72( α_Al-α_SiN)L²/tとして変わるように示すことができる。ここでＬは部材の長さで、ｔは各材料の厚さで、α_xは材料ｘに対する線形熱膨張率である。ｔ＝０．２μｍ、Ｌ＝５０μｍに対して、ｄｘ／ｄＴ＝０．１８μｍ／℃である。金属３と上層の間の０．４μｍのギャップ、Ｓｉ₂Ｈ₄から構成される０．４μｍ上層に対して、金属３と金属２との間の有効なコンデンサギャップは０．５μｍである。従って、検出機構の熱感度はα＝(Δx/xT)(ΔC/CΔT)＝36％/℃である。プロセス及び材料のデザインルールは、３世代前の状態の従来の１μｍでシリコン鋳造と互換性がある。これらの緩和されたデザインルールの使用は、製造の低コスト及び高歩留まりをもたらす。図８のセンス回路（以下に詳細に示す）の解析は、Ｖ_A＝１０Ｖに対する温度変化に対するアンプの電圧応答はdV/dT＝替え的アプローチは、電圧応答の大きさがこれよりも数桁小さい。図１の構造体を幾何学的に示したものを図６に示し、これは、コンデンサ板１００の熱的に誘発された変形計算に使用される。コンデンサ板の総配置は以下のように計算される。この解析は、コンデンサ板１００が平坦なままで全ての曲がりが板１００の端部のバイマテリアルストリップ１１０で発生していると仮定している。これは、吸収体が非常に薄いか、或いは、センスコンデンサＣ₁の上板を形成するアルミニウム層とほぼ同じ熱膨張率を有す場合に発生するであろう。全変位はコンデンサ板１００の中心（平均）距離から基準ｘ軸線までをとる。変位ｄはｄ１＋ｄ２と等しく、ｄ１はバイマテリアルステップ１１０の端部の変位である(式（１）及び（２）で与えられる)。ｄ２はキャパシタ板１００の中央での更なる変位である(式（３）で与えられる)。図６から以下の式が得られる。（θは水平面上方の変形の角度であって、その角度はθ＜＜１のときcosθ＝1- θ²/2及びsinθ＝θである。）バイマテリアルストリップの解析（１９５７年のマグローヒル３２１頁のShan ley,F.R.の「材料の強度(Strength of Material)」に記載されており、本明細書に援用されている）から、式（４）が得られる。Ｋは、二つの材料の異なったヤング率による補正ファクタである。ΔＴは温度差である。α₂−α₁は二つの材料の熱膨張率の差である。ｔ＝ｔ₁＝ｔ₂は各層の厚さである。（２）に（４）を代入すると、式（５）となる。この場合、Ｌ１＝Ｌ２で総変位は以下の式によって与えられる。実際の例では、ｄは以下の状況で計算される。即ち、バイマテリアルステップはアルミニウム／窒化シリコンで、α(Al)＝23x10^-6,α(Si₃N₄)＝2.8x10^-6,L₁＝ L₂＝50μm,t＝0.5μm,and K＝0.72．Thus,d＝0.073μm/ΔTである。シングル片持型ピクセルを図７に断面図を示す。ピクセルは、公称値に対して僅かに高い温度である。このバイマテリアル効果(Shanleyによって記載されており、バイマテリアル効果としてその教示内容が本明細書に援用されている)は、予測する。片持センサに対しては、例えば上記感度の２倍であるΔχ/ΔT＝高性能低コストの構造体寸法のまとめである。ピクセルの電圧応答が、図８の等価回路の使用によって解析される。この回路は、センスコンデンサＣ₁、基準コンデンサＣ₂、ソースフォロアアンプ（図示せず）のゲートノードのコンデンサＣ₃を含む。ゲートでの電圧ゲートＶ_Gは、以下の式（７）で与えられる。センスコンデンサの変化による、差応答（differential response）(ΔＶ_G／Δ Ｃ₁)は以下の式（８）で与えられる。ピクセルが公称温度のとき、Ｃ₁Ｖ_A＝−Ｃ₂Ｖ_Bで、従ってＶ_G＝０であるとΔＶ_G ／ΔＣ₁＝Ｖ_A／Ｃ_Tである。ここでＣ_T＝Ｃ₁＋Ｃ₂＋Ｃ₃はノードでの総容量である。センサ容量は以下の式（９）で与えられる。Ａはピクセル領域でｘ_eは、コンデンサギャップの等価厚さで、ｘ_e＝ｔ_r＋ｔ_e／ ε_cある。ここでｔ_rはリリース層の厚さ、ｔ_cは厚さ及びε_cはキャップ層（図５（ａ）の誘電被膜層５２０）の相対的誘電率である。変位Δｘで誘発されるコンデンサ内の変化は、以下の式（１０）で与えられる。故に、検出器での温度の変化に対する電圧応答Ｒ_v＝ΔＶ_G／ΔＴは以下の式（１１）で与えられる。結果を表３に示す。ピクセル熱応答は、図９に示す等価回路によって解析される。シーンから検出器の放射抵抗はＲ_thrである。検出器と基板の間の放射抵抗はＲ’_thrである。まとめられた熱容量Ｃ_thは、吸収部材の質量、比熱及び体積に比例し、アルミニウム板及びシルバーブラックの層を含み、５０μｇｍ／ｃｍ²の領域密度を有する( Lang,W,.等による「熱赤外線に対する吸収層」センサ及びアクチュエータＡ，３４（１９９２）２４３〜２４８に記載されており、その内容は本明細書に吸収層の興じないようとして援用されている)。シリコン基板に対する総導電熱抵抗は以下の式（１２）によって与えられる。Ｒ_bmはＲ_biに平行で、Ｒ_smはＲ_siに平行で、Ｒ_aは吸収部材の等価集中熱抵抗（無視されている）で、Ｒ_bi及びＲ_bmはバイマテリアル部材の金属層及び絶縁層で、Ｒ_si及びＲ_smは支持絶縁部材の金属層及び絶縁層である。支持部材の金属層は吸収体介在金属相互接続部であることに注意されたい。結果を表４に示す。ＩＣ装置の表面マイクロ機械加工ピクセルの製造では、新しく開発された設計ルールが、二つの別のピクセル構造を含むマスクセットの発生に適用される。表面は集積されてＩＣ装置でピクセルが製造される。多くの可能なピクセル構造（そのうちの三つを図１１、図１２、図１５に示す）が仮定されてきた。図１１及び図１２の色彩のバリエーションは、吸収体の加熱による計算された温度分散及び機械的移動の最終的部材の解析を示す。吸収体及びバイマテリアル部材はほぼ一定温度であることに注意されたい。全てのこれらの構造体を妥当な時間とコストで実験的に探求することは可能ではない。故に、少ない最も可能性のあるものに対してモデル化が行われてきた。例えば、図１１及び図１２の二つのピクセル構造が良く機能する。折られた支持を有する図１１の片持型ピクセル、及び、延ばされた支持を有する図１２のブリッジ型ピクセルの特性を表５にまとめた。図１５は対称ブリッジ型ピクセルを示す。赤外線容量センサも一実施形態では可能である。これらは（１）増加構造安定性を有するバイマテリアル部材を有するブリッジ型構造、（２）バイマテリアル待てアルミニウム部材なしのブリッジ構造(プロセスを単純化するために二つの端部が留められた「ビームバックリングコンセプト(beam buckling consept)」の熱膨張率にのみ依存する)、（３）支持アームがバイマテリアル部材と平行或いは共直線であり得る構造体のバリエーションである。バイマテリアル部材なしのブリッジ構造体の例を図１５に示す。赤外線イメージングアレイ本発明の室温ＩＲイメージングアレイは、標準的ＩＣプロセスを含む。本発明は、不完全な絶縁、制限されたスペクトルバンド幅、不完全吸収、読出トランジスタノイズ及び機械的妥協（compromise）を考慮しても１〜１０ｍＫの範囲のＮＥΔＴを達成する。焦平面イメージャのための読出マルチプレクサは、代表的容量センサのアレイから作られている。マルチプレクサは、標準一極２重レベルメタルＣＭＯＳプロセスシーケンサを用いて製造されることができる。容量センサが、平坦化堆積及びエッチング技術を用いて次に形成される。センサが読出マルチプレクサに容量的に接続され、直接の電気的接続が、補償コンデンサ（センシングコンデンサとほぼ同じ値を有する）を含む容量電圧ディバイダ回路によって要求され、センサ及び補償板が、補償的な、バイポーラ、高電圧パルス化バイアス波形に駆動され、単一電圧構成部材を最大化してｂｃバイアス構成部材を相殺する。容量性ドライバは、各ピクセルに配置された低ノイズＭＯＳアンプ（例えばソースフォロア）に接続されている。水平及び垂直ＣＭＯＳ走査レジスタは、各ピクセルアンプからのシグナルをアドレス及び読み出すために使用される。読出マルチプレクサに要求される製造技術は、標準ＣＭＯＳ１μｍ集積回路技術である。オフチップエレクトロニクスはイメージング装置としてのバイマテリアル検出器の操作を実証するために開発されたきた。要求される製造技術は標準プリント回路ボード技術である。何が感知されるかはコンデンサ板の相対的位置であり、読出方法によって影響されないので、読出ノイズは、同一ピクセルをＮ回読むことによって低減される。この技術は、√Ｎのファクタによって低減されることができる。しかし、解像 (resolution)、フィールドサイズ及びＳＮＲ間にはトレードオフが存在する。例えば、トラッキングターゲットのために使用される視野の広いフィールドの小さなフィールドが複数回読み出されて局所ＳＮＲを増加することができる。読出回路はＣＭＯＳ装置で、マイクロ加工されたＩＲ検出器ピクセルを支持したシリコン基板上に集積されている。図１３は、センスコンデンサＣ１及びよ見出し回路の概略図を示し、図１４は、例示的タイミング図を示す。ＰＭＯＳ装置７４０及び７４２を含むカレントミラーは、選択されたピクセルに位置するＰＭＯＳソースホロア７５２に０.４ｍＡのピクセル付加電流を与える。この電流は、公称値４０ｋΩを有ナる外部レジスタ７４６を介してセットされることができる。ＩＲピクセルで、Ｃ１は感熱可変コンデンサ７６０を示す。コンデンサの上板は薄膜金属レジスタ７６４によって読出回路に接続されている。図１３の他の構成部材はシリコン基板上に集積されている。カラムドライバ回路は通常のシグナルＶＡ及びＶＢをカラムに多重化するために使用される。回路は、従来水平走査ＣＭＯＳシフトレジスタ（図示せず）から分配されたＣＯＬ＿ＳＥＬＥＣＴ（Ｘ）７３０の出力の制御下でシグナルＣＯＬ＿ＶＡ（Ｘ）７７０及びＣＯＬ＿ＶＢ（Ｘ）７７２を発生する。ＲＯＷ＿ＳＥＬＥＣＴ（Ｙ）ライン７１０は、従来垂直走査ＣＭＯＳシフトレジスタ（図示せず）によって発生される。このシグナルは変換されてＲＯＷ＿ＳＥＬ＿Ｎ（Ｙ）シグナル７００を発生し、その結果選択されない列のピクセルは、センスノードＶ_G７７５が常にグランドに近いリセット電位Ｖ_R７７６にクランプされた状態にある。ＣＯＬ＿ＲＥＡＤ（Ｘ）ライン７２０は垂直シグナルラインで、通常のシグナルバスにＮＭＯＳトランジスタ７８０を介して多重化されて、更にＰＭＯＳソースフォロア７４４によってバッファされ、アナログシグナル出力ＳＩＧＯＵＴを提供する。ＳＩＧＯＵＴは、クランプ回路８０２、オペアンプ電庄フォロア８０４、サンプルアンドホールド回路８０６及びオペアンプ電圧フォロア８０８を含むＣＤＳ回路８００に提供される。読出アーキテクチャはイメージャアレイが容易に分離した出力を有するＮ個の多重化垂直セクションに分割され、もって改良読出ノイズレベルと更なるシグナル出力との間で設計をトレードオフすることができるようにしている。読出マルチプレクサの操作を詳細に説明するために、代わりの列から送られる二つの１．２５ＭＨｚ出力ポート有する３０ＦＰＳで作動する３２０×２４４フォーマットのイメージャを仮定する。イメージャアレイの選択されない行で、ＲＯＷ＿ＳＥＬＥＣＴ（Ｙ）ライン７１０はロー（例えば０Ｖ）でＲＯＷ＿ＳＥＬ＿Ｎ（Ｙ）ライン７００はハイである(例えば＋５Ｖ)。これはＮＭＯＳリセットトランジスタ７５０をオンにして、通常コンデンサ７６０と７６２との間のセンシングノードＶ_G７７５をリセット電位Ｖ_R７７６にクランプする。トランジスタ７５０は最小形状装置（例えばＷ＝１μｍで、Ｌ＝１μｍ）で、これらのバイアス状況下で約５ｋΩのソースドレインチャネル抵抗を有する。ＲＯＷ＿ＳＥＬＥＣＴ（Ｙ）ライン７１０は、ＮＭＯＳトランジスタ７５４及び７５６のゲートに接続され、両デバイスをオフにする。トランジスタ７５４は、ＣＯＬ＿ＲＥＡＤ（Ｘ）シグナルライン７２０をピクセルＰＭＯＳソースフォロア装置７５２から絶縁にするために使用される。トランジスタ７５６はコンデンサ７６０の上板をＣＯＬ＿ＶＡ（Ｘ）ライン７７０から絶縁にするために使用される。選択された行内の二つのピクセル（１のピクセルを図１３に示す）からのシグナルの読出を以下に図１４に関して説明する。読出期間の開始点ｔ₁で、第一のピクセルの列選択ライン７３０（ＣＯＬ＿ＳＥＬＥＣＴ(１)）はシグナルバスとロードカレントソース７４２を、第一のピクセルの列読出ライン７２０（ＣＯＬ＿ＲＥＡＤ(１)）に対して、ピクセルＰＭＯＳソースフォロア７４４に対してと同様に接続するハイレベルに切り換える。行内の全てのピクセルが読み出される間の全ライン時間に対して、行選択ライン７１０（ＲＯＷ＿ＳＥＬＥＣＴ(１)）はハイのまま残り、反転された行選択ライン７００（ＲＯＷ＿ＳＥＬ＿Ｎ（１）はローのまま残る。ｔ₁のシグナル出力は、基準レベル（ＳＩＧＯＵＴ＝Ｖ_ref）を示し、その基準レベルは、外部ＣＤＳプロセッサ８００によるクランプ期間中に使用される。次の操作は、シグナルＶ_A及びＶ_Bを第一のピクセルにパルスにして送ること、即ち、時間t_zでＣＯＬ＿ＶＡ（１）は、ローからハイへ切り換えられて、ＣＯＬ＿ＶＢ（１）は切り換えられる。トランジスタは、相対的にスローな立ち上がり及び立ち下がり時間（約５０ｎｓ）を有し、同一列の選択されないピクセルに配置された基準コンデンサ７６２の一時的チャージ配置電流を制限する。Ｖ_A及びＶ_Bパルスの補償的性質は、センシングノードに接続された一次のクロック非常駐性(the first order clock transient)を相殺し、ｄＶ_out＝ｄＣｌ^* （Ｖ_A／ＣＴ）(ＣＴはセンシングノードの総ノード容量)の形状の検出コンデンサ７６０の変化に比例したシグナル構成部材を提供する。約２００ｎｓの整定時間の後、シグナルは時間ｔ₃（ＳＩＧＯＵＴ＝Ｖ_ref+Ｖ_p1）で、外部ＣＤＳ回路８００によってサンプリングされ、Ｖ_A及びＶ_Bパルスは各オリジナルレベルに戻る。Ｖ_A及びＶ_Bパルスの幅は最小にされて、パルスを感知する間に存在する静電引力によって検出コンデンサ上板内に誘発される機械的動きを制限するようになっている。第一のピクセルのためのシグナルがサンプリングされ、ＣＤＳ回路８００によって処理されて、第二のピクセルのためのシグナルが読み出される。時間ｔ₄で、第一のピクセル（ＣＯＬ＿ＳＥＬＥＣＴ(１)）の列選択ライン７３０はローに切り換えられ、第２ピクセルの（ＣＯＬ＿ＳＥＬＥＣＴ(２)）の列選択ライン７３０は、ハイに切り換えられる。時間ｔ₅で、シグナルＶ_A及びＶ_Bはパルス化されて第２ピクセルに送られる。即ち、ＣＯＬ＿ＶＡ（２）は、ローからハイに切り換わり、ＣＯＬ＿ＶＢ（２）はハイからローに切り換わる。約２００ｎｓの整定時間の後、第二のピクセルのシグナルは時間ｔ₆（ＳＩＧＯＵＴ＝Ｖ_ref＋Ｖ_p2 ）で、外部ＣＤＳ回路８００によってサンプリングされ、Ｖ_A及びＶ_Bパルスは各オリジナルレベルに戻る。行の第一のピクセルに関するＣＤＳ回路８００の動作を説明する。トランスミツションゲート８１４及び８１６を図１３のスイッチによって示す。本発明で使用するための代表的トランスミッションゲート８１０の回路を図１８に示す。トランスミッションゲート８１４及び８１６を各々制御するクロックＳＷ１及びＳＷ２の切換サイクル、クロックサイクル中のＣＤＳインプット（ＳＩＧＯＵＴ）及びＳＩＧＯＵアウトプットシグナルの大きさを図１４に示す。Ｖ_refのインプットシグナルは、コンデンサＣ_Aによって保たれ、ＳＷ１が時間ｔ_cでトランスミッションゲート８１４を閉じたときに、クランプ回路８０２のクランプレベルを確立する。ストアされたシグナルは、ＳＷ１が時間ｔ₂にトランスミッションゲート８１４を開いた後にこのレベルに残る。時間ｔ₂に、ＳＷ１がトランスミツションゲート８１４を開いて、ＳＷ２がトランスミッションゲート８１６を閉じた後、保持されたインプットシグナル（Ｖ_ref）は電流インプットシグナル（Ｖ_ref＋Ｖ_p1）から減算され、アウトプットシグナル（Ｖ_p1）が得られる。このアウトプットシグナルは、ＳＷ２がトランスミッションゲート８１６を時間ｔ₃ で開いた後も、サンプル及びホールド回路８１６に保持されて、従ってＶ_p1のままである。このシグナルはＳＷ１が再びトランスミッションゲート８１６を閉じるまで変化しない。同様の解析が行の第２ピクセルで行われる。この設計での読出ノイズソースの予備的解析は、支配的ノイズソースが、ピクセルソースフォロアトランジスタ７５２に関するトラッピングノイズ及び熱ノイズであることを示す。リセットすることによって発生されたｋＴＣノイズ抵抗は、ピクセルソースフォロア内の１／ｆノイズと同様に、相関のあるダブルサンプリングによって抑制されることができる。熱ノイズは、トランジスタスイッチ７５４及び７８０で発生され、ピクセルソースフォロアと比較すると無視できる。理由はこれらの装置は、ローＶｄｓレベル有するスイッチと同様にリニア領域内で作動し、かなり低いチャネル抵抗を有すからである。ＣＤＳクランプ及び２５ｎｓのサンプル及び保持時定数に対する保存値を用いると、ＣＤＳ回路のノイズバンド幅は、６.４ＭＨｚである。大きさが推奨ピクセルソースフォロアと同様の、サーノフ６４０×４８０エレメントＰｔＳｉイメージャの設計に使用される、測定されたＰＭＯＳトランジスタのノイズレベルを図１０に示す。０．１ＭＨｚの１／ｆ屈曲部(knee)より上の周波数で、ＰＭＯＳトランジスタのための等価インプットゲートノイズは約１０ｎＶ／√Ｈｚである。この値を、ノイズバンド幅６．４ＭＨｚ以上で積分すると、全推定ノイズ電圧は２５μＶ−ｒｍｐとなる。ＮＥΔＴ計算結果を表６に示す。ショットノイズ(shot noize)は全ＩＲイメージャに一般的であり、非冷却ＩＲイメージャの最終的な能力を制限する。表７は理想的なイメージャの明細であり、支持基板からの完全な断熱性を有する。表８は、光子ショットノイズをベースにした究極的な特性を示す。Ｔ_sはシーン温度、Ｔ_dは検出器温度、Ｂ_λは吸収体によって受け取られたシーンのスペクトル励起体(excitance)の分数部分の逆数である。非冷却イメージャに対する全てのアプローチは示したファクタによって制限されている。しかし、非冷却ＩＲイメージャは、断熱、吸収体の発散、Ｂ_λ及び熱センシング機構のレベルが異なっている。初めの二つの機構は、式（１３）によって与えられる光熱移動率が影響する。これは、式（１４）によって与えられるセンサのＮＥΔＴを含む、全てのＮＥΔ Ｔ寄与するものにプレフィックス（prefix）している。イメージャＮＥΔＴを改良するためには二つの方法がある。即ち、１）絶縁性及びＩＲ吸収率を高めてβを減少させることと、２）感度（ｄＶ／ｄＴ）を増加することである。βを減少させる方法は、全てのイメージャアプローチ法に対して一般的であるが、サーミスタ又は強誘電体用いた他のアプローチに対する現行のアプローチ法の並外れた利点は、検出機構の感度である。従って、一桁の改良が、新しい材料を発見する必要なしで示される。ＩＲ検出器読出マルチプレクサの特有の特徴は、各ピクセルからのシグナルの読出におけるゲインとオフセットの変化が、ピクセルに加えられるＶ_A及びＶ_Bパルスの振幅を変調することによって直接イメージャに補償されることができることである。変調はハイレベルのＶＡ及びローレベルのＶＢを二つのＤ／Ａコンバータの出力でドライブすることによって実行される。Ｄ／Ａコンバータに対するデジタル入力データは、各ピクセルのＲＡＭ又はＲＯＭのストアされたオフセット値から得られる。故に、オフセットの局所的非均一性は取り消され得る。同様に、検出器応答はＶ_Aに比例するので、全てのゲインを調整することもできる。これらの補正は望ましい。理由はこれによって装置が高感度を達成しつつ良好な動的範囲を保持することができるようになるからである。ピクセルソースフォロアのゲートで作られるシグナル電圧Ｖ_outは、Ｖ_A及びＶ_B による重ね合わせの要素から、等式（１５）で示すように計算される。ここでＣＴはＶ_outの全容量である。ゲインオフセット補正の例として、Ｖ_A及びＶ_B振幅のＤ／Ａコンバータの変調は、ｄＶ_B＝−ｄＶ_A（Ｃ１／Ｃ２）が、従ってｄＶ_A／Ｖ_Bのゲイン変化が、いかなる変化も導入することなくリセットされるように選択される。図１５及び図１６は、多数の対称的ブリッジ型ピクセルの代表的ＣＭＯＳ読出回路の異なった倍率のＣＭＯＳ設計レイアウトを示す。図１７は、図１５に示すものと同様の片持型ピクセルの多数のピクセル内に組み込むことができるＣＭＯＳ設計レイアウトを示す。ＮＥΔＴを計算する鍵は、シーン温度変化に関する検出器温度の変化の決定である(Jensen,A.S．の「室温イメージャ装置の限界」、ＳＰＩＥ Vol.2020赤外線テクノロジＸＩＸ（１９９３）に記載され、そのＮＥΔＴの教示内容は本明細書に援用されている)。熱伝達率をβ＝ｄＴ_s／ｄＴ_dと定義する。Ｔ_s及びＴ_dは各々シーン温度及び検出器温度であり、いかなる装置のＮＥΔＴも、式（１６）に示す個々の寄与の直角（quadrature）付加（addition）から計算されることができる。Ｎ_rmsは、Ｓ_Kに関するノイズソースのｒｍｓ値であり、検出器のＫに対するシグナル感度である。例えば、増幅エレクトロニクスによる成分は、式（１７）で与えられる。である。同様に、式（１８）は、ＮＥΔＴの熱成分を与える。数は、大気に対する寄生熱抵抗による熱入換(shunting)、イメージング光学系、スペクトルバンド幅等の多くのファクタから組み合わされている。従って、上記のように熱伝導率は、以下の式（１３）で与えられる。ここで、４Ｆ²は、イメージング光学系に対するものである。ソースと、吸収体と、吸収体のスペクトル効率と間の経路中の吸収は、矩形スペクトル通過幅関数としてとしてモデル化され、次にスペクトルバンド幅ファクタ(a rectangular s pectralband pass function)は式（１９）によって与えられる。ここで、波長の下限は、大気の吸収により８μｍに設定されている。波長の上限は、イメージャによって使用されるＩＲレンズ吸収及びスペクトルの特性によって設定されるであろう。Ｂ_λは、相対的に温度と独立していると仮定される。光子ショットノイズは式（２０）によって与えられるように示すことができる。 (Hanson,C.,によるＳＰＩＥＶｏｌ．２０２０赤外線テクノロジＸＩＸ（１９９３）の「テキサスインスツルメントの非冷却熱イメージング」に記載されており、その内容はショットノイズの教示内容に援用されている。）振幅ＶＡの電圧パルスによって容量が感知されると、吸収板はＦ＝Ｃ₁Ｖ_A ²／ｘと等しい力で基板内に埋められた導電（例えば金属）板と整合するように引きつけられる。この挙動は、式（２１）で与えられる、集中成分モデルを用いてモデリングされる。ｍは集中成分等価質量であり、ｋは機械装置のばね定数である。パルスが０．１ μ秒遅く取り除かれると、板の動きによる機械的エネルギ及び支持の弾性曲がりによる電位エネルギを含むかなりの量のエネルギが板に伝えられる。いかなる減衰動作もなく、これは検出板を自由に次のセンスパルスまでふるえさせる結果となる。非線形性及びばね定数を無視することによって、この効果は最大に推定される。およその配置は（２２）で、センスパルスの印加中に伝えられたエネルギは（２３）で与えられる。これらのバイブレーションを消滅させる自然の機構がないので、リセット期間中は機械装置が後ろの電気装置に接続されている。この場合、電気機械装置は以下の式（２４）に従う。ここで、Ｉ_Cは以下の式（２５）で与えられる。上記の挙動の推定を表９に示す。リセットされたトランジスタの残りの抵抗と、支持部材の一連の抵抗は組み合わされてストアされたエネルギを消散する。通常４：３表示特性が無視されると、高アスペクト比、及びＮＥΔＴの更なる改良が達成される。例えば、２５００μｍ²の領域を有する２：１アスペクト比のピクセルは、７０．７μｍと３５．５μｍの側部を有し、２．８３のファクタによってＮＥΔＴで減少を生じる。本明細書では、特定の実施形態に関して説明及び記載をしたが、本発明は示した詳細に制限することを意図するものではない。むしろ、本発明の範囲及び請求項と等価物の範囲内で、本発明の精神から逸脱することなく細部において種々の変型が行われることができる。

【手続補正書】【提出日】平成１１年７月２日（１９９９．７．２）【補正内容】請求の範囲１．ｘｙ平面に沿って第二の導電板に対して実質的に平行に基板上に形成された第一の導電板と、前記第一の板上に形成された誘電層であって、前記第一及び前記第二の導電板と導電層とがコンデンサを形成している誘電層と、上層及び下層を含むバイマテリアル部材と、前記バイマテリアル部材に接続された第一の側部、及び前記基板に接続された第二の側部を有する支持部材であって、バイマテリアル部材及び第二の導電板を基板に固定している支持部材と、を備え、前記バイマテリアル部材及び前記第二の導電板が可撓性部材を形成している、モノリシック半導体集積回路基板上に形成されたトランスデューサ。２．前記第一及び前記第二の導電板が、金属、ポリシリコン、インジウムチタン酸化物のうちの一つから形成されている請求項１に記載のトランスデューサ。３．上部導電板及び下部導電板を含む基準コンデンサと、前記基準コンデンサの前記上部導電板上に形成された誘電板と、上部導電板及び下部導電板を備え、前記上部導電板が前記誘電層の上方に形成され、前記下部導電層が前記基準コンデンサの上部導電板であるセンスコンデンサと、上層及び下層を備えるバイマテリアル部材と、前記バイマテリアル部材及び前記センスコンデンサの前記上部導電板を前記基板に固定するための、前記バイマテリアル部材に接続された第一の側部及び前記基板に接続された第二の側部を備える支持部材と、を備え、前記バイマテリアル部材及び前記センスコンデンサの前記上部導電板が可撓性部材を形成しているモノリシック半導体集積回路基板上に形成された赤外線センサ。４．基準コンデンサの前記上部導電板、及び前記センスコンデンサの上部導電板及び下部導電板が、アルミニウムである請求項３に記載の赤外線センサ。５．前記バイマテリアル部材の前記下層及び前記上層が、各々異なった熱膨張率を有する請求項３に記載の赤外線センサ。６．前記センスコンデンサの静電容量を測定するための静電容量測定手段と、前記測定手段及び前記センスコンデンサを電気的に接続する接続手段とを更に備える請求項３に記載の赤外線センサ。７．吸収された入射熱放射線による温度変化に応じ前記可撓性部材自身の位置が変化する請求項３に記載の赤外線センサ。８．行列に配置された複数のトランスデューサであって、各々が、ｘｙ平面に沿って第二の導電板に対して実質的に平行に基板上に形成された第一の導電板、前記第一の板上に形成された誘電層であって、前記第一及び前記第二の導電板と導電層とがコンデンサを形成している誘電層、上層及び下層を含むバイマテリアル部材、及び前記バイマテリアル部材に接続された第一の側部、及び前記基板に接続された第二の側部を有する、バイマテリアル部材及び第二の導電板を基板に固定するための支持部材を備え、前記バイマテリアル部材及び前記第二の導電板が可撓性部材を形成している、行列に配置されたトランスデューサと、複数のソースフォロアアンプが各々の第二の導電板に個々に接続されている読み出し回路と、を備えたモノリシック半導体集積回路基板を含む赤外線イメージャアレイ。９．前記読み出し回路が、更に、各トランジスタ内の前記第一の導電板をリセット電位に留めるためのリセットトランジスタと、ピクセル付加電流を複数の前記ソースフォロアアンプに提供するためのカレントミラーと、電位を各トランスデューサの個々の列に提供するための列ディバイダ回路であって、前記トランスデューサに前記電位を提供するために第二の導電板に接続されたコントローラを備える列ディバイダ回路と、読み出すために、複数の前記トランスデューサの一つを選択する水平走査シフトレジスタ及び垂直走査シフトレジスタと、を備える請求項８に記載の赤外線イメージャアレイ。１０．前記読み出し回路が更に、各ソースフォロアアンプの出力シグナルをサンプリング及び保持するためと、前記トランスデューサの１／ｆノイズ及びｋＴＣノイズを抑制するために、前記列ドライバ回路に接続されている相関二重サンプリング（ＣＤＳ）回路を備えている請求項９に記載の赤外線イメージャアレイ。１１．行列に配置された複数の赤外線センサであって、各々が、上部導電板及び下部導電板を含む基準コンデンサ、前記基準コンデンサの前記上部導電板上に形成された誘電板、上部導電板及び下部導電板を備え、前記上部導電板が前記誘電層の上方に形成され、前記下部導電層が前記基準コンデンサの上部導電板であるセンスコンデンサ、上層及び下層を備えるバイマテリアル部材及び、前記バイマテリアル部材及び前記センスコンデンサの前記上部導電板を前記基板に固定するための、前記バイマテリアル部材に接続された第一の側部及び前記基板に接続された第二の側部を有する支持部材を備え、前記バイマテリアル部材及び前記センスコンデンサの前記上部導電板が可撓性部材を形成している赤外線センサと、複数のソースフォロアアンプが各々の第二の導電板に個々に接続されている、少なくとも複数のソースフォロアアンプを備えた読み出し回路と、を備えたモノリシック半導体集積回路基板を含む赤外線イメージャアレイ。１２．前記読み出し回路が、更に、各トランジスタ内の前記第一の導電板をリセット電位に留めるためのリセットトランジスタと、ピクヤル付加電流を複数の前記ソースフォロアアンプに提供するためのカレントミラーと、第一の電位及び第二の電位を各容量センサの個々の列に多重化するための列ドライバ回路とであって、第一の電位を前記センスコンデンサに加えるために、センスコンデンサの上部導電板に接続された第一のコントローラ及び、第二の電位を前記基準コンデンサに加えるために、前記基準コンデンサの下部導電板に接続された第二のコントローラを有し、前記第一及び前記第二の電位が各々異なった極を有する列ドライバ回路と、読み出すための一つのセンスコンデンサを選択するための水平走査シフトレジスタ及び垂直走査シフトレジスタと、を備えた請求項１１に記載の赤外線イメージャアレイ。１３．前記読み出し回路が、更に、各ソースフォロアアンプの出力シグナルをサンプリング及び保持するためと、前記センスコンデンサの１／ｆノイズ及びｋＴＣノイズを抑制するために、前記列ドライバ回路に接続されている相関二重サンプリング（ＣＤＳ）回路を備えている請求項１２に記載の赤外線イメージャアレイ。１４．第一の導電板を集積回路基板の表面に形成するステップと、誘電層を堆積するステップと、前記誘電層上にリリース層を堆積するステップと、接続層を、前記リリース層の第一の部分上に形成するステップと、バイマテリアル部材を前記接続層の部分上及び前記リリース層の第二の部分上に形成するステップと、第二の導電板を前記リリース層の第三の部分上に形成するステップと、前記リリース層及び前記誘電層を通してバイアを形成するステップであって、該バイアが前記接続層と接続し、前記バイマテリアル部材との接触を防止しているステップと、支持部材を前記接続層及び前記バイア上に形成し、前記バイマテリアルを接触させるステップと、前記リリース層を化学的に除去するステップと、を備えるトランスデューサをモノリシック半導体集積回路基板に製造する方法。１５．集積回路基板の表面に第一の容量性導電板を形成するステップと、誘電層を前記第一の容量性導電板上に形成するステップと、第二の容量性導電板を前記絶縁層上に形成するステップと、誘電層を堆積するステップと、前記誘電層上にリリース層を堆積するステップと、接続層を、前記リリース層の第一の部分上に形成するステップと、バイマテリアル部材を前記接続層の部分上及び前記リリース層の第二の部分上に形成するステップと、第三の導電板を前記リリース層の第三の部分上に形成するステップと、前記リリース層及び前記誘電層を通してバイアを形成するステップであって、該バイアを前記接続層と接続して、前記バイマテリアル部材との接触を防止しているステップと、支持部材を前記接続層及び前記バイア上に形成し、前記バイマテリアルを接触させるステップと、前記リリース層を化学的に除去するステップと、を備えるモノリシック半導体集積回路基板に赤外線センサを製造する方法。１６．片持部材を放射線源に露出するステップであって、前記片持部材が放射線によって影響される少なくとも一つの物理的特性を有するステップと、前記少なくとも一つの物理的特性の、放射線に誘発された変化をモニタリングするステップであって、前記変化の大きさを決定するステップと、前記少なくとも一つの物理的特性の、前記放射線に誘発された変化の大きさから、前記放射線の程度を決定するステップと、を備えた放射線を検出する方法。１７．前記モニタリングするステップが、前記片持部材の、放射線で誘発された曲がりをモニタリングすることを含む請求項１６に記載の方法。１８．放射線に露出されたときに加熱する一以上の材料を用いて、マイクロ片持部材を形成することを更に備え、前記マイクロ片持部材の前記少なくとも一つの物理的特性の変化が温度に依存して、前記モニタリングするステップが、少なくとも一つの物理的特性の温度依存変化をモニタリングすることを備える請求項１６に記載の方法。１９．放射線を吸収して吸収された放射線の関数として特性を変化する一以上の材料を用いてマイクロ片持部材を形成するステップを更に備え、前記モニタリングするステップが前記マイクロ片持部材内で応力によって誘発された変化をモニタリングすることを含み、前記決定するステップが放射線の程度を決定するために前記応力によって誘発された変化の大きさを測定することをを含む請求項１６に記載の方法。２０．放射線と相互作用して、前記片持部材の少なくとも一つの物理的特性を変化させる材料で作られた少なくとも１の被膜を前記マイクロ片持部材に加えるステップを更に備え、前記露出ステップが、前記被覆されたマイクロ片持部材を放射線に露出すること備え、前記決定するステップが、放射線の程度を決定するために少なくとも一つの物理的特性を変化の大きさを測定すること含む請求項１６に記載の方法。２１．マイクロ片持部材の移動に関して変化する静電容量を有するコンデンサ内にマイクロ片持部材を配置することを更に備え、前記決定するステップが、放射線の程度を決定するために、静電容量の前記変化の大きさを測定することを含む請求項１６に記載の方法。２２．アレイ状の前記マイクロ片持部材を形成することを更に備え、前記露出するステップが、前記アレイ状のマイクロ片持部材を放射線に露出することを含む請求項１６に記載の方法。２３．前記片持部材を、バイメタル効果をもたらして故に前記マイクロ片持部材が加熱されたときに曲がる材料で被覆すること更に備え、前記露出ステップが前記マイクロ片持部材を加熱すること及びもって前記マイクロ片持部材を曲げる放射線に露出することを備え、前記決定するステップが放射線の程度を決定するために前記曲がりの大きさを測定することを備える請求項１６に記載の方法。２４．ベースに接続された片持基板と、前記片持基板と対面関係で結合されている金属膜と、を備える放射線を検出するセンサ。２５．前記金属膜によって吸収される前記放射線の束を増加するための前記金属膜と対面関係にある熱吸収性膜を更に備える請求項２４に記載のセンサ。２６．前記片持基板がシリコン窒化物で作られている請求項２４に記載のセンサ。２７．前記センサアセンブリが実質的に同様なセンサアセンブリのアレイ状に配置されている請求項２４に記載のセンサ。２８．モノリシック半導体集積回路基板上に、第二の導電板とｘｙ平面に沿って実質的に平行に形成された第一の導電板と、前記第一の板上に形成された誘電層とを備え、前記第一及び第二の導電板と前記誘電層とがコンデンサを形成しており、上層及び下層を備えるバイマテリアル部材と、前記バイマテリアル部材及び前記第二の導電板を前記基板に留めるために、第一の側部が前記バイマテリアル部材に接触しており、第二の部材が前記基板に接触している支持部材と、を備えるモノリシック半導体集積回路基板上に形成されたトランスデューサ。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ (72)発明者アマンテア，ロバートアメリカ合衆国ニュージャージー州マナラパンオーチャードヒルドライヴ２ (72)発明者レヴァイン，ピーター，エー. アメリカ合衆国ニュージャージー州トレントンアール．アール．４，ダンバードライヴ 38

Claims

【特許請求の範囲】１．ｘｙ平面に沿って第二の導電板に対して実質的に平行に基板上に形成された第一の導電板と、前記第一の板上に形成された誘電層であって、前記第一及び前記第二の導電板と導電層とがコンデンサを形成している誘電層と、上層及び下層を含むバイマテリアル部材と、前記バイマテリアル部材に接続された第一の側部、及び前記基板に接続された第二の側部を有する支持部材であって、バイマテリアル部材及び第二の導電板を基板に固定している支持部材と、を備え、前記バイマテリアル部材及び前記第二の導電板が可撓性部材を形成している、モノリシック半導体集積回路基板上に形成されたトランスデューサ。２．前記第一及び前記第二の導電板が、金属、ポリシリコン、インジウムチタン酸化物のうちの一つから形成されている請求項１に記載のトランスデューサ。３．上部導電板及び下部導電板を含む基準コンデンサと、前記基準コンデンサの前記上部導電板上に形成された誘電板と、上部導電板及び下部導電板を備え、前記上部導電板が前記誘電層の上方に形成され、前記下部導電層が前記基準コンデンサの上部導電板であるセンスコンデンサと、上層及び下層を備えるバイマテリアル部材と、前記バイマテリアル部材及び前記センスコンデンサの前記上部導電板を前記基板に固定するための、前記バイマテリアル部材に接続された第一の側部及び前記基板に接続された第二の側部を備える支持部材と、を備え、前記バイマテリアル部材及び前記センスコンデンサの前記上部導電板が可撓部材を形成しているモノリシック半導体集積回路基板上に形成された赤外線センサ。４．基準コンデンサの前記上部導電板、及び前記センスコンデンサの上部導電板及び下部導電板が、アルミニウムである請求項３に記載の赤外線センサ。５．前記バイマテリアル部材の前記下層及び前記上層が、各々異なった熱膨張率を有する請求項３に記載の赤外線センサ。６．前記センスコンデンサの静電容量を測定するための静電容量測定手段と、前記測定手段及び前記センスコンデンサを電気的に接続する接続手段とを更に備える請求項３に記載の赤外線センサ。７．吸収された入射熱放射線による温度変化に応じ前記可撓性部材自身の位置が変化する請求項３に記載の赤外線センサ。８．行列に配置された複数のトランスデューサであって、各々が、ｘｙ平面に沿って第二の導電板に対して実質的に平行に基板上に形成された第一の導電板と、前記第一の板上に形成された誘電層であって、前記第一及び前記第二の導電板と導電層とがコンデンサを形成している誘電層と、上層及び下層を含むバイマテリアル部材と、前記バイマテリアル部材に接続された第一の側部、及び前記基板に接続された第二の側部を有する、バイマテリアル部材及び第二の導電板を基板に固定するための支持部材とを備え、前記バイマテリアル部材及び前記第二の導電板が可撓性部材を形成している、行列に配置されているトランスデューサと、複数のソースフォロアアンプが各々の第二の導電板に個々に接続されている読み出し回路と、を備えたモノリシック半導体集積回路基板を含む赤外線イメージャアレイ。９．前記読み出し回路が、更に、各トランジスタ内の前記第一の導電板をリセット電位に留めるためのリセットトランジスタと、ピクセル付加電流を複数の前記ソースフォロアアンプに提供するためのカレントミラーと、電位を各トランスデューサの個々の列に提供するための列ディバイダ回路であって、前記トランスデューサに前記電位を提供するために第二の導電板に接続されたコントローラを備える列ディバイダ回路と、読み出すために、複数の前記トランスデューサの一つを選択する水平走査シフトレジスタ及び垂直走査シフトレジスタと、を備える請求項８に記載の赤外線イメージャアレイ。１０．前記読み出し回路が更に、各ソースフォロアアンプの出力シグナルをサンプリング及び保持するためと、前記トランスデューサの１／ｆノイズ及びｋＴＣノイズを抑制するために、前記列ドライバ回路に接続されている相関二重サンプリング（ＣＤＳ）回路を備えている請求項９に記載の赤外線イメージャアレイ。１１．行列に配置された複数の赤外線センサであって、各々が、上部導電板及び下部導電板を含む基準コンデンサ、前記基準コンデンサの前記上部導電板上に形成された誘電板、上部導電板及び下部導電板を備え、前記上部導電板が前記誘電層の上方に形成され、前記下部導電層が前記基準コンデンサの上部導電板であるセンスコンデンサ、上層及び下層を備えるバイマテリアル部材及び、前記バイマテリアル部材及び前記センスコンデンサの前記上部導電板を前記基板に固定するための、前記バイマテリアル部材に接続された第一の側部及び前記基板に接続された第二の側部を有する支持部材を備え、前記バイマテリアル部材及び前記センスコンデンサの前記上部導電板が可撓部材を形成している赤外線センサと、複数のソースフォロアアンプが各々の第二の導電板に個々に接続されている、少なくとも複数のソースフォロアアンプを備えた読み出し回路と、を備えたモノリシック半導体集積回路基板を含む赤外線イメージャアレイ。１２．前記読み出し回路が、更に、各トランジスタ内の前記第一の導電板をリセット電位に留めるためのリセットトランジスタと、ピクセル付加電流を複数の前記ソースフォロアアンプに提供するためのカレントミラーと、第一の電位及び第二の電位を各容量センサの個々の列に多重化するための列ドライバ回路とであって、第一の電位を前記センスコンデンサに加えるために、センスコンデンサの上部導電板に接続された第一のコントローラ及び、第二の電位を前記基準コンデンサに加えるために、前記基準コンデンサの下部導電板に接続された第二のコントローラを有し、前記第一及び前記第二の電位が各々異なった極を有する列ドライバ回路と、読み出すための一つのセンスコンデンサを選択するための水平走査シフトレジスタ及び垂直走査シフトレジスタと、を備えた請求項１１に記載の赤外線イメージャアレイ。１３．前記読み出し回路が、更に、各ソースフォロアアンプの出力シグナルをサンプリング及び保持するためと、前記センスコンデンサの１／ｆノイズ及びｋＴＣノイズを抑制するために、前記列ドライバ回路に接続されている相関二重サンプリング（ＣＤＳ）回路を備えている請求項１２に記載の赤外線イメージャアレイ。１４．第一の導電板を集積回路基板の表面に形成するステップと、誘電層を堆積するステップと、前記誘電層上にリリース層を堆積するステップと、接続層を、前記リリース層の第一の部分上に形成するステップと、バイマテリアル部材を前記接続層の部分上及び前記リリース層の第二の部分上に形成するステップと、第二の導電板を前記リリース層の第三の部分上に形成するステップと、前記リリース層及び前記誘電層を通してバイアを形成するステップであって、該バイアが前記接続層と接続し、前記バイマテリアル部材との接触を防止しているステップと、支持部材を前記接続層及び前記バイア上に形成し、前記バイマテリアルを接触させるステップと、前記リリース層を化学的に除去するステップと、を備えるトランスデューサをモノリシック半導体集積回路基板に製造する方法。１５．集積回路基板の表面に第一の容量性導電板を形成するステップと、誘電層を前記第一の容量性導電板上に形成するステップと、第二の容量性導電板を前記絶縁層上に形成するステップと、誘電層を堆積するステップと、前記誘電層上にリリース層を堆積するステップと、接続層を、前記リリース層の第一の部分上に形成するステップと、バイマテリアル部材を前記接続層の部分上及び前記リリース層の第二の部分上に形成するステップと、第三の導電板を前記リリース層の第三の部分上に形成するステップと、前記リリース層及び前記誘電層を通してバイアを形成するステップであって、該バイアを前記接続層と接続して、前記バイマテリアル部材との接触を防止しているステップと、支持部材を前記接続層及び前記バイア上に形成し、前記バイマテリアルを接触させるステップと、前記リリース層を化学的に除去するステップと、を備えるモノリシック半導体集積回路基板に赤外線センサを製造する方法。