JP2001511950A - ＢｅＴｅバッファ層を有する▲ＩＩ▼−▲ＶＩ▼族半導体デバイス - Google Patents

Abstract

(57)【要約】 ＩＩ−ＶＩ族半導体デバイスは、上端部の電気コンタクトに電気的に接続された積重ね状のＩＩ−ＶＩ族半導体層を含む。この積重ね状ＩＩ−ＶＩ族半導体層を支持し、前記電気コンタクトの反対側に位置決めされたＧａＡｓ基板が設けられている。ＧａＡｓ基板と積重ね状ＩＩ−ＶＩ族半導体層との間にはＢｅＴｅバッファ層が設けられている。ＢｅＴｅバッファ層により、ＧａＡｓ基板と積重ね状ＩＩ−ＶＩ族半導体層との間のインターフェースにおける積層欠陥を低減することができる。

Description

【発明の詳細な説明】 ＢｅＴｅバッファ層を有するＩＩ−ＶＩ族半導体デバイス 政府の権利 米国政府は、協定Ｎｏ．ＡＲＰＡ／ＡＲＯ ＤＡＡＨ０４−９４−Ｃ００４９ に従って本発明における一定の権利を有する。 発明の背景 本発明は、１９９７年２月１３日に出願された「低欠陥のＢｅＴｅバッファ層 」と称する出願第６０／０３７，９９３号に基づく優先権を主張している。 本発明は、発光ダイオードやレーザダイオード等のＩＩ−ＶＩ族半導体デバイ スに関し、より詳しくは、積層欠陥を低減したＩＩ−ＶＩ族半導体デバイスに関 する。ＩＩ−ＶＩ族化合物半導体デバイスは周知である。このような半導体デバ イスは、米国特許第５，２１３，９９８号(発行日１９９３年５月２５日)、米国 特許第５，２４８，６３１号(発行日１９９３年９月２８日)、米国特許第５，２ ７４，２６９号(発行日１９９３年９月２８日)、米国特許第５，２９１，５０７ 号(発行日１９９４年３月１日)、米国特許第５，３１９，２１９号(発行日１９ ９４年６月７日)、米国特許第５，３９５，７９１号(発行日１９９５年３月７日 )、米国特許第５，３９６，１０３号(発行日１９９５年３月７日)、米国特許第 ５，４０４，０２７号(発行日１９９５年４月４日)、米国特許第５，３６３，３ ９５号(発行日１９９４年１１月８日)、米国特許第５，５１５，３９３号(発行 日１９９６年５月７日)、米国特許第５，４２０，４４６号(発行日１９９５年５ 月３０日)、 米国特許第５，４２３，９４３号(発行日１９９５年６月１３日)、米国特許第５ ，５３８，９１８号(発行日１９９６年７月２３日)、および米国特許第５，５１ ３，１９９号（発行日１９９６年４月３０日）の明細書に記載されている如き発 光デバイスや検出デバイス、ダイオードおよびレーザダイオード等を構成するの に役立つ。 従来、ダイオードは赤色光や赤外光を生成していた。ところが、更に波長の短 い電磁波、例えばスペクトルの青色および緑色領域の電磁波（即ち、波長５９０ ｎｍ〜４３０ｎｍ）を放射するダイオードが有用な用途が数多くある。さらに、 このような短波長のレーザダイオードによれば、現在は赤外光や赤色光のレーザ ダイオードを用いている多くの既存のシステムの性能や能力を増大させることが 可能である。現在、ＧａＡｓウェーハ上に成長させたＩＩ−ＶＩ族（ＺｎＳｅベ ース）のレーザダイオードおよび発光ダイオードは、ＩＩＩ−Ｖ族素材とＩＩ− ＶＩ族素材との間のインターフェースに生じる積層欠陥を短所として有する。こ れらの欠陥は、レーザの積層部を通って広がり活性（光生成）領域を横断してい る。この横断部位には、素材の移動点欠陥が生じる。このような欠陥は、レーザ 操作の開始時に暗い点として現われる。そして、レーザ操作を続けると、この暗 点が暗い線になり、さらに暗い線が大きくなって最後にはデバイスが故障してし まう。ＺｎＳｅは低積層欠陥エネルギーを有しているので、この種の欠陥を避け ることは困難である。 発明の開示 本発明は、積重ね状のＩＩ−ＶＩ族半導体層を有するＩＩ−ＶＩ族半導体デバ イスを含む。この積重ね状ＩＩ−ＶＩ族半導体層 は、ＧａＡｓ基板上に形成される。前記ＧａＡｓ基板と積重ね状ＩＩ−ＶＩ族半 導体層との間にはＢｅＴｅバッファ層が設けられている。このＢｅＴｅバッファ 層の厚さは約８０Ａより大きいので、ＧａＡｓ基板と積重ね状ＩＩ−ＶＩ族半導 体層との間のインターフェースにおける積層欠陥を低減できる。 また、本発明の別の態様は、上記の積重ね状II−VI族半導体層とＧａＡｓ基板 との間に位置決めされたＢｅＴｅバッファ層を有するＩＩ−ＶＩ族半導体デバイ スを製造することを含む。製造時、低欠陥の成長開始を確実に行うことができる だけの十分高い温度でＢｅＴｅバッファ層を約80Ａより大きい厚さに成長させる 。 図面の簡単な説明 図１は、本発明によるＩＩ−ＶＩ族半導体レーザダイオードの層を示す簡易ブ ロック図である。 図２は、欠陥密度対ＢｅＴｅ層厚のプロット図である。 図３は、ｐ型ＧａＡｓ基板上に形成された本発明の別の実施形態によるＩＩ− ＶＩ族半導体レーザダイオードの層を示す簡易ブロック図である。 好ましい実施形態の詳細な説明 本発明によるレーザダイオード１０の構造は、図１に概略的に示してある。こ のレーザダイオード１０は、分子線エピタキシャー（ＭＢＥ）によってＧａＡｓ 基板上に成長させたヘテロエピタキシャー層から製造した広禁制帯幅のＩＩ−Ｖ Ｉ族デバイスである。前記レーザダイオード１０は、ＧａＡｓ基板１２上に製造 さ れ、ＣｄＺｎＳｅ量子井戸活性層１８により各々分離された下側（第１）のＢｅ ＺｎＳｅ光ガイド層１４および上側（第２）のＢｅＺｎＳｅ光ガイド層１６を含 んでいる。光ガイド層１４と１６の活性層１８に対向する表面は、下側（第１） のＢｅＭｇＺｎＳｅ：Ｃｌクラッド層２０および上側（第２）のＢｅＭｇＺｎＳ ｅ：Ｎクラッド層２２により各々結合されている。光ガイド層１４に対向する下 側クラッド層２０の上面には下側のＺｎＳｅ：Ｃｌバッファ層２４が位置決めさ れている。光ガイド層１６に対向する前記上側クラッド層２２の上面には上側の ＢｅＴｅ：Ｎ／ＺｎＳｅのｐ型オーミック・コンタクト３４が位置決めされてい る。 ｎ型ＧａＡｓバッファ層２８が基板１２を下側ＺｎＳｅ：Ｃｌバッファ層２４ から分離し、以後に成長させる層の高結晶品質を確保している。ｐ型オーミック ・コンタクト３４は、ＺｎＳｅ：Ｎ層２６、ＺｎＳｅ／ＢｅＴｅ：Ｎグレーディ ング層３６およびＢｅＴｅ：Ｎ層３８により形成され、ＺｎＴｅ：Ｎキャップ層 （図示せず）を含む場合もある。電気接触型レーザダイオード１０の場合、電極 （図示せず）が設けられている。層２０と２４はすべて、Ｃｌでｎ型にドーピン グされている(即ち、第１導電型である)。さらに、層２２と２６は、Ｎでｐ型に ドーピングされている(即ち、第２導電型である)。活性層１８は、ＣｄＺｎＳｅ 又はその代わりのＣｄＺｎＳＳｅ半導体のドーピングされていない量子井戸層で ある。層１２から層２６および層３４は、本発明による「積重ね状の半導体層」 ４０の一例を提供している。 図１には、本発明によるＢｅＴｅバッファ層４２が示してある。このＢｅＴｅ バッファ層は、ＧａＡｓ基板１２と積重ね状ＩＩ−ＶＩ族半導体層４０との間の インターフェース近傍の領域にほぼ位置決めされており、これにより、レーザダ イオード１０の積層 欠陥を低減できる。ＢｅＴｅバッファ層４２の厚さを約８０Ａより大きくしてあ る。ＢｅＴｅのイオン化傾向は非常に小さいので、その積層欠陥エネルギーも高 いと考えられている。しかし、従来技術にあっては、他のＩＩ−ＶＩ族層の成長 温度である３００℃でＢｅＴｅの成長を試みているため、欠陥密度が高い。よっ て、ＢｅＴｅの成長工程中の基板温度を３００℃より高くする必要がある。 一実験例においては、既知の技術によってＧａＡｓバッファ層を第１のＭＢＥ チャンバ内のＧａＡｓ基板上に成長させた。バッファ層２８の成長後、基板温度 を３００℃に下げた。（２×４）Ａｓ表面かｃ（４×４）（過剰Ａｓ）表面の何 れか一方を、反射高速電子線回折（ＲＨＥＥＤ）により明示されるように前記第 １のチャンバ内で形成した。 そして、バッファ層２８を有する基板を、少なくともＢｅＴｅ、ＺｅおよびＳ ｅのソースを装備した第２のＭＢＥチャンバに移動した。その後、基板温度を約 ５分かけて約５２０℃に上げ、その時点でｃ（４×４）表面の過剰Ａｓが脱着を 開始して（２×４）表面の再構成を中止する。（２×４）表面を第１のＭＢＥチ ャンバ内に形成した場合には、ＲＨＥＥＤパターンの変化は観察されなかった。 基板温度の昇温をさらに行うと同時に、（２×４）のＲＨＥＥＤパターンの品質 を最高の状態にした場合(特に、ｃ（４×４）移動の場合)、ＢｅＴｅが成長し始 めた。 ＢｅＴｅを、約５８０℃〜約６８０℃の温度範囲で約０．２５ｍｍ／時の速度 で種々の厚さに成長させた。５００ＡのＢｅＴｅを有する試料の場合、ＺｎＳｅ の成長を３３０℃未満の基板温度で間断なく開始できるように、ＢｅＴｅが最初 の１／４から１／２成長して成膜された後に基板温度を下げた。その他のすべて に対 しては、ＢｅＴｅの成長が終了するまで温度を一定に保ち、その終了時点で基板 を３３０℃未満（ＺｎＳｅの成長の場合）まで冷却した。全ての成長で、ＢｅＴ ｅの表面には、成長中に過剰Ｔｅのフラックスが示す（２×１）パターンが現わ れた。 数個の試料を、２０〜５００Ａの範囲で種々のＢｅＴｅ厚に成長させた(従来 はＧａＡｓ上のＢｅＴｅの臨界厚さは約１０００Ａであると考えられていた)。 図２は、欠陥密度対ＢｅＴｅ厚のプロット図である。このプロット図は、以後の ＩＩ−ＶＩ族成長において低欠陥密度を得るのに必要なＢｅＴｅの最小厚がある ことを示唆している。 さらに、数個の試料を、５００ＡのＢｅＴｅを成長させる前に初期フラックス （Ｂｅ又はＴｅ）の種類と暴露時間を変えるだけの方法により成長させた。Ｂｅ Ｔｅバッファ層を６００℃で成長させる前に１０秒間又はほんの１秒間（サブ単 分子層のＴｅ被覆量に相当）Ｔｅフラックスに暴露した試料の欠陥密度は、最高 １０⁷／ｃｍ２であった。ＢｅＴｅの成長前に最大３秒間（最大１つの単分子層 のＢｅ被覆量に相当）Ｂｅフラックスに予め暴露した試料の欠陥密度は、１０ ３／ｃｍ２以下であるが、Ｂｅフラックスに１０秒間予め暴露した試料の欠陥密 度は、最高１０⁷／ｃｍ２であった。 Ｔｅに予め暴露した場合、欠陥密度が高いのは、ＧａＡｓ上にＺｎＳｅを成長 させた場合のＧａ２Ｓｅ３と同様に、Ｇａ２Ｔｅ３の形成によって積層欠陥が生 じるものと考えられる。Ｂｅに予め暴露した場合、その表面はＢｅの１つの単分 子層まで耐えられる。Ｂｅの蒸気圧は低いので、１つの単分子層より厚く堆積さ せて欠陥密度が高くなったときにはＢｅのクラスターがＧａＡｓの表面上に形成 される場合もあると考えられる。１つの単分子層以 下にＢｅに予め暴露することには、ＧａＡｓの表面をＴｅから保護するという利 点がある。 上述したように、５００ＡのＢｅＴｅの試料においては、基板温度を高く維持 する時間の長さが若干異なる。この長さは１００Ａ〜２００ＡのＢｅＴｅの成長 に相当する。前記温度を早く下げ過ぎると、ＢｅＴｅが最初に十分成長しないこ とも有り得る。 本発明の一態様は、ＧａＡｓ上に成長させたＢｅＴｅバッファ層であり、その 厚さは約80Ａの最小値より厚く、約１０００Ａの最大値より薄い。本発明には、 ＢｅＴｅを成長させる際の基板温度が高いこと、およびＢｅＴｅの成長前に（２ ×４）のＧａＡｓ表面を形成することが含まれる。 上述の方法により成長させた低欠陥のＢｅＴｅバッファは、図１に示すダイオ ード１０等の低欠陥の青緑色レーザダイオードを生成するのに利用されている。 簡略化するために、図３においては、同様な半導体層が図１の符号を利用して示 してある。図３の実施形態においては、ｐ型コンタクト３４がｐ型ＧａＡｓバッ ファ層１２８上にｐ型ＧａＡｓ基板１１２と隣接して形成されている。図３の実 施形態では、このｐ型コンタクト３４は、ｐ型ＧａＡｓバッファ層１２８上に成 膜された本発明によるＢｅＴｅ：Ｎバッファ層１４２を含む。このＢｅＴｅバッ ファ層１４２は同一の厚さ範囲に上記の如く成長させられているので、欠陥が少 ない。ｎ型基板のレーザ構造（図１）の場合、ＧａＡｓとＢｅＴｅとの間にオフ セットした伝導帯が大きい（〜１ｅＶ）ので、ＢｅＴｅの厚さを最小値に保つこ とが望ましい。ｎ型基板の場合、ＢｅＴｅ層は、低欠陥密度を達成するのに使用 するのみであり、電子移動に負の効果を生じる。ところが、ｐ型ＧａＡｓ基板（ 図３）の場合、ＧａＡｓとＢｅＴｅとの間にオフセットした価電子帯が小 さいので、ＢｅＴｅ層が厚くてもよい。これにより、ＢｅＴｅはホール注入にも 役立つ。何れの場合でも、ＢｅＴｅの厚さは、低欠陥密度を確実に得るために上 記の範囲内に入れる必要がある。本方法により成長させた８０ＡのＢｅＴｅバッ ファを用いた一試験においては、約３０００／ｃｍ２の欠陥密度を有する２つの ｎ型基板のレーザが生成された。また、ＺｅＳｅの単一層を前記ＢｅＴｅバッフ ァ上に成長させたところ、ＺｅＳｅの欠陥密度が１０００／ｃｍ２未満になり、 ある場合には５００／ｃｍ２未満になった。 以上本発明を好ましい実施形態で説明したが、本発明の趣旨および範囲から逸 脱することなく形状や詳細を変更できることは当業者であれば理解できよう。本 願明細書において使用する「積重ね状のＩＩ−ＶＩ族半導体層」は、光生成デバ イスを含む任意の層又は多層の群、本願明細書において記載したレーザダイオー ド、ダイオードやｎ型アップ・デバイス等のその他構成物などを含む。本発明の 半導体デバイスは、レーザ、発光ダイオード、センサなどに役立つ。レーザは、 電子システム、電子ディスプレイ、光学式データ格納システム、光通信システム などに有用である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，Ｍ Ｗ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，Ｅ Ｓ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＧＷ，ＨＵ，ＩＤ ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ， ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ， ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，Ｙ Ｕ，ＺＷ

Claims (1)

1. 【特許請求の範囲】 １．積重ね状のＩＩ−ＶＩ族半導体層と、 前記積重ね状ＩＩ−ＶＩ族半導体層に隣接するＧａＡｓ基板と、 前記ＧａＡｓ基板と積重ね状ＩＩ−ＶＩ族半導体層との間のＢｅＴｅバッファ層 とを有し、 前記ＢｅＴｅバッファ層の厚さが約８０Ａより大であり、これにより、前記Ｇａ Ａｓ基板と積重ね状II−VI族半導体層との間のインターフェース近傍の領域にお ける積層欠陥を低減するようにしたことを特徴とするＩＩ−ＶＩ族半導体デバイ ス。 ２．前記ＧａＡｓ基板がｎ型であり、前記ＢｅＴｅバッファ層がｎ型である、 請求項１記載のＩＩ−ＶＩ族半導体デバイス。 ３．前記ＧａＡｓ基板がｐ型であり、前記ＢｅＴｅバッファ層がｐ型である、 請求項１記載のＩＩ−ＶＩ族半導体デバイス。 ４．前記積重ね状ＩＩ−ＶＩ族半導体層がレーザダイオードを形成する、請求 項１記載のＩＩ−ＶＩ族半導体デバイス。 ５．前記ＢｅＴｅバッファ層が約１０００Ａ未満の厚さを有する、請求項１記 載のＩＩ−ＶＩ族半導体デバイス。 ６．前記ＧａＡｓ基板と前記ＢｅＴｅバッファ層との間に中間層を含む、請求 項１記載のＩＩ−ＶＩ族半導体デバイス。 ７．前記中間層がＧａＡｓバッファ層を有する、請求項６記載のＩＩ−ＶＩ族 半導体デバイス。 ８．請求項１記載のＩＩ−ＶＩ族半導体デバイスを含む光学式データ格納シス テム。 ９．請求項１記載のＩＩ−ＶＩ族半導体デバイスを含む電子ディスプレイシス テム。 １０．請求項１記載のＩＩ−ＶＩ族半導体デバイスを含む光通信システム。 １１．請求項１記載のＩＩ−ＶＩ族半導体デバイスを含むレーザポインタ。 １２．ＧａＡｓ基板を分子線エピタキシャー・チャンバ内に置くステップと、 ＢｅＴｅバッファ層を前記ＧａＡｓ基板と作用的に接触した（operational cont act）状態で約８０Ａより大きい厚さまで成長させるステップと、 前記ＢｅＴｅバッファ層上に引き続いて層を成長させてＩＩ−ＶＩ族半導体デバ イスの積重ね状のII−VI族半導体層を形成するステップと、を含むＩＩ−ＶＩ族 半導体デバイスの製造方法。 １３．ＢｅＴｅバッファ層を成長させるステップの間、前記基板温度を３００ ℃より高く維持することを含む、請求項１２記載のＩＩ−ＶＩ族半導体デバイス の製造方法。 １４．ＢｅＴｅバッファ層を成長させるステップが、ＢｅＴｅバッファ層を約 １０００Ａ未満の厚さまで成長させることを含む、請求項１２記載のＩＩ−ＶＩ 族半導体デバイスの製造方法。 １５．前記ＧａＡｓ基板がｎ型であり、ＢｅＴｅバッファ層を成長させるステ ップが前記ＢｅＴｅバッファ層をｎ型にドーピングすることを含む、請求項１２ 記載のＩＩ−ＶＩ族半導体デバイスの製造方法。 １６．前記ＧａＡｓ基板がｐ型であり、ＢｅＴｅバッファ層を成長させるステ ップが前記ＢｅＴｅバッファ層をｐ型にドーピングすることを含む、請求項１２ 記載のＩＩ−ＶＩ族半導体デバイスの製造方法。 １７．ＢｅＴｅバッファ層を約０．２５ｍｍ／時の速度で成長させた、請求項 １２記載のＩＩ−ＶＩ族半導体デバイスの製造方法。 １８．前記ＢｅＴｅバッファ層を成長させるステップの前に前 記ＧａＡｓ基板をBeに予め暴露するステップを含む、請求項１２記載のＩＩ−Ｖ Ｉ族半導体デバイスの製造方法。 １９．Ｂｅに予め暴露するステップが最大ではぼ単分子層のＢｅ層を成長させ ることを含む、請求項１８記載のＩＩ−ＶＩ族半導体デバイスの製造方法。