JPH11121800A - Ｉｉｉ 族窒化物半導体素子およびその製造方法 - Google Patents
Ｉｉｉ 族窒化物半導体素子およびその製造方法Info
- Publication number
- JPH11121800A JPH11121800A JP29359197A JP29359197A JPH11121800A JP H11121800 A JPH11121800 A JP H11121800A JP 29359197 A JP29359197 A JP 29359197A JP 29359197 A JP29359197 A JP 29359197A JP H11121800 A JPH11121800 A JP H11121800A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- nitride semiconductor
- iii nitride
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】Ge基板とIII 族窒化物半導体膜の界面に空隙が
なく、歪みの少ないGe基板上のIII 族窒化物半導体素子
およびその製造方法を提供する。 【解決手段】Ge基板上にエピタキシャル成長されたAlx
Gay In1-x-y N （但し、0 ≦x,y ≦1 、 x+y≦1 ）膜を
含むIII 族窒化物半導体素子において、前記Ge基板１ｇ
と前記Alx Gay In1-x-y N 膜（２ｔ〜７）との間にSi層
またはInN 層からなる反応防止導電バッファ層２ｃを介
在させる。
なく、歪みの少ないGe基板上のIII 族窒化物半導体素子
およびその製造方法を提供する。 【解決手段】Ge基板上にエピタキシャル成長されたAlx
Gay In1-x-y N （但し、0 ≦x,y ≦1 、 x+y≦1 ）膜を
含むIII 族窒化物半導体素子において、前記Ge基板１ｇ
と前記Alx Gay In1-x-y N 膜（２ｔ〜７）との間にSi層
またはInN 層からなる反応防止導電バッファ層２ｃを介
在させる。
Description
【０００１】
【発明の属する技術分野】Ge基板上にIII 族窒化物半導
体をエピタキシャル成長させたIII 族窒化物半導体素子
に関する。
体をエピタキシャル成長させたIII 族窒化物半導体素子
に関する。
【０００２】
【従来の技術】現在実用化されているAlx Gay In1-x-y
N （但し、0 ≦x,y ≦1 、 x+y≦1 ）膜を用いた発光ダ
イオード（以下、ＬＥＤと記す）などのIII 族窒化物半
導体素子は、絶縁体のサファイア基板上にエピタキシャ
ル成長されている。そのため、エピタキシャル成長の反
対面に電極を形成することができず、以下の構造として
いる。図４は従来のサファイア基板上のIII 族窒化物半
導体の発光ダイオードの断面図である。サファイア基板
１ｉ上に、AlN バッファ層２、n 型GaN 層３、n型GaAlN
からなる第１クラッド層４、GaN からなる活性層５、p
型GaAlN からなる第２クラッド層６、p 型GaN からな
るコンタクト層７が順次積層されている。そしてコンタ
クト層７にはAl/Cr からなる電極８が形成されている。
成長させたAlx Gay In1-x-y N 膜の一部をエッチング加
工を行って除去してGaP 層３を露出させた後、GaP 層３
の上にAl/Cr からなる電極が形成されている。
N （但し、0 ≦x,y ≦1 、 x+y≦1 ）膜を用いた発光ダ
イオード（以下、ＬＥＤと記す）などのIII 族窒化物半
導体素子は、絶縁体のサファイア基板上にエピタキシャ
ル成長されている。そのため、エピタキシャル成長の反
対面に電極を形成することができず、以下の構造として
いる。図４は従来のサファイア基板上のIII 族窒化物半
導体の発光ダイオードの断面図である。サファイア基板
１ｉ上に、AlN バッファ層２、n 型GaN 層３、n型GaAlN
からなる第１クラッド層４、GaN からなる活性層５、p
型GaAlN からなる第２クラッド層６、p 型GaN からな
るコンタクト層７が順次積層されている。そしてコンタ
クト層７にはAl/Cr からなる電極８が形成されている。
成長させたAlx Gay In1-x-y N 膜の一部をエッチング加
工を行って除去してGaP 層３を露出させた後、GaP 層３
の上にAl/Cr からなる電極が形成されている。
【０００３】そのため、基板裏面に電極を形成できる場
合に較べ、エピタキシャル層のエッチング工程が必要で
あり、エピタキシャル層の利用効率が低い。また、薄い
GaP層３の面内方向に電流を流さなければならず低抵抗
の素子が得にくい。低抵抗化が容易な半導体の基板を用
いれば、下部電極は基板の裏面に形成することができ、
エピタキシャル層のエッチング工程は不要となり、工程
が少なくなるため、生産に有利である。また、電流は基
板面に垂直に流れ、低抵抗の素子を容易に得ることがで
きる。図５はSi基板上のダブルヘテロ構造の発光ダイオ
ードの断面図である。Si基板１ｓの上に、AlN バッファ
層２、n 型GaN からなるダイのコンタクト層３、n 型Ga
AlN からなる第１クラッド層４、GaN からなる活性層
５、p 型GaAlN からなる第２クラッド層６、p 型GaN か
らなるコンタクト層７が順次積層されている。そしてコ
ンタクト層７にはAl/Cr からなる電極８、Si基板１の裏
面にはAlからなる電極９が形成されている。しかしなが
ら、SiとIII 族窒化物半導体との熱膨張係数の違いによ
り、このような多層の厚いIII 族窒化物半導体素子には
クラックが生じ実用にはならない。
合に較べ、エピタキシャル層のエッチング工程が必要で
あり、エピタキシャル層の利用効率が低い。また、薄い
GaP層３の面内方向に電流を流さなければならず低抵抗
の素子が得にくい。低抵抗化が容易な半導体の基板を用
いれば、下部電極は基板の裏面に形成することができ、
エピタキシャル層のエッチング工程は不要となり、工程
が少なくなるため、生産に有利である。また、電流は基
板面に垂直に流れ、低抵抗の素子を容易に得ることがで
きる。図５はSi基板上のダブルヘテロ構造の発光ダイオ
ードの断面図である。Si基板１ｓの上に、AlN バッファ
層２、n 型GaN からなるダイのコンタクト層３、n 型Ga
AlN からなる第１クラッド層４、GaN からなる活性層
５、p 型GaAlN からなる第２クラッド層６、p 型GaN か
らなるコンタクト層７が順次積層されている。そしてコ
ンタクト層７にはAl/Cr からなる電極８、Si基板１の裏
面にはAlからなる電極９が形成されている。しかしなが
ら、SiとIII 族窒化物半導体との熱膨張係数の違いによ
り、このような多層の厚いIII 族窒化物半導体素子には
クラックが生じ実用にはならない。
【０００４】他に半導体基板材料としてはGaAs、SiC お
よびGeなどが挙げられるが、Alx Gay In1-x-y N と熱膨
張係数が近い点から、Geは有力な基板候補である。
よびGeなどが挙げられるが、Alx Gay In1-x-y N と熱膨
張係数が近い点から、Geは有力な基板候補である。
【０００５】
【発明が解決しようとする課題】しかし、Geは融点が96
0 ℃であり、これ以上の基板温度を必要とする有機金属
化学気相法を適用することはできない。分子線エピタキ
シーでは、Geの融点以下の基板温度でAlx Gay In1-x-y
N 膜を成長させることは可能である。しかし、基板上に
直接Alx Gay In1-x-y N 膜を成長させると、基板と膜の
間に大きな空隙が局在するという問題があった。
0 ℃であり、これ以上の基板温度を必要とする有機金属
化学気相法を適用することはできない。分子線エピタキ
シーでは、Geの融点以下の基板温度でAlx Gay In1-x-y
N 膜を成長させることは可能である。しかし、基板上に
直接Alx Gay In1-x-y N 膜を成長させると、基板と膜の
間に大きな空隙が局在するという問題があった。
【０００６】図６はGe基板とその上に直接成膜されたGa
P 膜の断面を示すＳＥＭ写真である。Ge基板上にGaP 膜
を分子線エピタキシーにより成膜した場合であるが、Ge
基板とGaP 膜の界面に薄い空隙が生じている。この空隙
は、基板温度、成膜速度または成膜雰囲気など成膜条件
に関わらず生じる。その面密度は５〜６×１０6 個／cm
2 である。空隙部では、基板面に垂直方向に電流を流す
ことはできないため、空隙は半導体素子には存在しては
ならない。この空隙は詳細に観察するとGe基板側にあ
り、Geと成膜中に堆積したGaおよびAlが反応して生じた
もの想定される。
P 膜の断面を示すＳＥＭ写真である。Ge基板上にGaP 膜
を分子線エピタキシーにより成膜した場合であるが、Ge
基板とGaP 膜の界面に薄い空隙が生じている。この空隙
は、基板温度、成膜速度または成膜雰囲気など成膜条件
に関わらず生じる。その面密度は５〜６×１０6 個／cm
2 である。空隙部では、基板面に垂直方向に電流を流す
ことはできないため、空隙は半導体素子には存在しては
ならない。この空隙は詳細に観察するとGe基板側にあ
り、Geと成膜中に堆積したGaおよびAlが反応して生じた
もの想定される。
【０００７】本発明の目的は、Ge基板とIII 族窒化物半
導体膜の界面に空隙がなく、歪みの少ないGe基板上のII
I 族窒化物半導体素子およびその製造方法を提供するこ
とにある。
導体膜の界面に空隙がなく、歪みの少ないGe基板上のII
I 族窒化物半導体素子およびその製造方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、Ge基板上にエピタキシャル成長されたAlx GayIn
1-x-y N （但し、0 ≦x,y ≦1 、 x+y≦1 ）膜を含むII
I 族窒化物半導体素子において、前記Ge基板と前記Alx
Gay In1-x-y N 膜との間にはSi層またはInN 層からなる
反応防止導電バッファ層が介在していることとする。
めに、Ge基板上にエピタキシャル成長されたAlx GayIn
1-x-y N （但し、0 ≦x,y ≦1 、 x+y≦1 ）膜を含むII
I 族窒化物半導体素子において、前記Ge基板と前記Alx
Gay In1-x-y N 膜との間にはSi層またはInN 層からなる
反応防止導電バッファ層が介在していることとする。
【０００９】前記Si層の厚さは1 nm以上1000nm以下であ
ると良い。前記Si層またはInN 層は分子線エピタキシー
により成膜されると良い。少なくとも前記Si層またはIn
N 層に隣接するIII 族窒化物半導体層は分子線エピタキ
シーにより成膜されると良い。Siは、Ge基板上へのエピ
タキシャル成長が可能であり、またその上へAlx GayIn
1-x-y N 層のエピタキシャル成長が可能である。
ると良い。前記Si層またはInN 層は分子線エピタキシー
により成膜されると良い。少なくとも前記Si層またはIn
N 層に隣接するIII 族窒化物半導体層は分子線エピタキ
シーにより成膜されると良い。Siは、Ge基板上へのエピ
タキシャル成長が可能であり、またその上へAlx GayIn
1-x-y N 層のエピタキシャル成長が可能である。
【００１０】SiおよびInN は分子線エピタキシーによ
り、Ge基板の温度をGeの融点より低温にしても、Ge基板
表面は損傷を受けずにエピタキシャル成長できる。ま
た、InはGeとの反応はAlやGaほど激しくはなく、InN 層
と基板の間に空隙は生じない。そして本発明に係る層構
成では、Si層またはInN 層はGe基板とAlx Gay In1-x-y
N 膜とを隔てており、また、Si層またはInN 層は基板温
度があまり高温でなければエピタキシャル中に堆積する
Al、GaあるいはInと反応せず、これらをGe基板まで透過
させないので、Geと、AlまたはGaとの結合の機会をなく
し（すなわち反応を防止し）、反応防止導電バッファ層
の無い場合に生じていた空隙は生じないことが期待でき
る。
り、Ge基板の温度をGeの融点より低温にしても、Ge基板
表面は損傷を受けずにエピタキシャル成長できる。ま
た、InはGeとの反応はAlやGaほど激しくはなく、InN 層
と基板の間に空隙は生じない。そして本発明に係る層構
成では、Si層またはInN 層はGe基板とAlx Gay In1-x-y
N 膜とを隔てており、また、Si層またはInN 層は基板温
度があまり高温でなければエピタキシャル中に堆積する
Al、GaあるいはInと反応せず、これらをGe基板まで透過
させないので、Geと、AlまたはGaとの結合の機会をなく
し（すなわち反応を防止し）、反応防止導電バッファ層
の無い場合に生じていた空隙は生じないことが期待でき
る。
【００１１】さらに、Si層に適当な不純物をドーピング
することにより低抵抗になるため、一方InN 層では特に
不純物をドーピングしなくても、ｎ型で低抵抗となるた
め、Ge基板から下部電極をとる場合、抵抗増加の要因に
ならない。従ってジュール熱の発生が少なく、特性また
は信頼性の高いIII 族窒化物半導素子が期待できる。Si
層は厚さは1 nm程度あれば基板表面を完全に被覆し、ま
た以降のIII 族窒化物中のAlやGaとGe基板との反応を抑
制する。一方、1 μm を超える厚さではGe基板との熱膨
張差による歪みは大きくなり、Si層にクラックが発生す
る確率が高くなる。
することにより低抵抗になるため、一方InN 層では特に
不純物をドーピングしなくても、ｎ型で低抵抗となるた
め、Ge基板から下部電極をとる場合、抵抗増加の要因に
ならない。従ってジュール熱の発生が少なく、特性また
は信頼性の高いIII 族窒化物半導素子が期待できる。Si
層は厚さは1 nm程度あれば基板表面を完全に被覆し、ま
た以降のIII 族窒化物中のAlやGaとGe基板との反応を抑
制する。一方、1 μm を超える厚さではGe基板との熱膨
張差による歪みは大きくなり、Si層にクラックが発生す
る確率が高くなる。
【００１２】また、Ge基板とAlx Gay In1-x-y N 層との
熱膨張係数の差が小さいため、厚いエピタキシャル成長
を行ってもクラックは生じないため、発光素子などの多
層で厚い半導体素子を形成できると期待できる。
熱膨張係数の差が小さいため、厚いエピタキシャル成長
を行ってもクラックは生じないため、発光素子などの多
層で厚い半導体素子を形成できると期待できる。
【００１３】
実施例１ ｎ型のGe(1,1,1) 基板を酸で表面洗浄した後、基板温度
を500 ℃とし、Siを電子ビームにより蒸発させ、分子線
エピタキシー装置（以下ＭＢＥと記す）を用いて厚さ10
nmのSi層を成膜した。このSi層は(1,1,1) 配向してお
り、基板と膜の<1,1,1> 軸が互いに平行なエピタキシャ
ル成長膜であった。
を500 ℃とし、Siを電子ビームにより蒸発させ、分子線
エピタキシー装置（以下ＭＢＥと記す）を用いて厚さ10
nmのSi層を成膜した。このSi層は(1,1,1) 配向してお
り、基板と膜の<1,1,1> 軸が互いに平行なエピタキシャ
ル成長膜であった。
【００１４】このSi層を反応防止導電バッファー層とし
て、ダブルへテロ構造を作製した。図１は本発明に係る
Si反応防止導電バッファー層を有するダブルへテロ構造
の発光ダイオードの断面図である。積層順に従って説明
する。III 族窒化物半導体層の成膜にはＭＢＥ装置を用
い、Ga、Al等のIII 族の元素はエフュージョンセルか
ら、V 族の窒素は原子ラジカルの形態で供給した。
て、ダブルへテロ構造を作製した。図１は本発明に係る
Si反応防止導電バッファー層を有するダブルへテロ構造
の発光ダイオードの断面図である。積層順に従って説明
する。III 族窒化物半導体層の成膜にはＭＢＥ装置を用
い、Ga、Al等のIII 族の元素はエフュージョンセルか
ら、V 族の窒素は原子ラジカルの形態で供給した。
【００１５】まず、基板温度を450 ℃として厚さ2 nmの
GaN の第１の低温バッファ層２ｔを反応防止導電バッフ
ァー層２ｃ上に形成した後、基板温度を850 ℃まで上昇
させて、厚さ200 nmのｎ型にドープしたGaN 層を成膜し
第１のコンタクト層３を作製した。その後、基板温度を
450 ℃に下げ、厚さ2 nmのAl0.15Ga0.85N 層を成膜し他
の低温バッファ層４ｔとした。次に基板温度をまた850
℃に昇温後、ｎタイプの第１のクラッド層４として厚さ
400nm のAl0.15Ga0.85N 層を成膜し、活性層５として厚
さ70nmのGaN を連続して成膜した。この後で温度を700
℃まで下げて、ｐタイプの第２のクラッド層６として厚
さ400 nmのAl0.15Ga0.85N 層および第２のコンタクト層
として厚さ100 nmのGaN 層を成膜した。
GaN の第１の低温バッファ層２ｔを反応防止導電バッフ
ァー層２ｃ上に形成した後、基板温度を850 ℃まで上昇
させて、厚さ200 nmのｎ型にドープしたGaN 層を成膜し
第１のコンタクト層３を作製した。その後、基板温度を
450 ℃に下げ、厚さ2 nmのAl0.15Ga0.85N 層を成膜し他
の低温バッファ層４ｔとした。次に基板温度をまた850
℃に昇温後、ｎタイプの第１のクラッド層４として厚さ
400nm のAl0.15Ga0.85N 層を成膜し、活性層５として厚
さ70nmのGaN を連続して成膜した。この後で温度を700
℃まで下げて、ｐタイプの第２のクラッド層６として厚
さ400 nmのAl0.15Ga0.85N 層および第２のコンタクト層
として厚さ100 nmのGaN 層を成膜した。
【００１６】図２は本発明に係るGe基板上にSi反応防止
導電バッファー層を有するIII 族窒化物半導体積層の断
面を示すＳＥＭ写真である。Ge基板とSi膜の界面には空
隙が無く、一様にエピタキシャル成長していることが判
る。このダブルへテロ構造にAu/Ni からなるp 側電極８
およびAlからなるn 側電極９を形成し、0.3mm 角に切断
して、ＬＥＤ素子を作製して、順方向電流を流し発光さ
せた。図３は本発明に係るSi反応防止導電バッファー層
を有するIII 族窒化物半導体ＬＥＤ素子の発光スペクト
ルである。発光強度ピークの半値幅は狭く純色の発光で
あり従来のサファイアを基板としてIII 族窒化物半導体
層は同じ構造とした発光ダイオードと発光スペクトルは
同じであった。
導電バッファー層を有するIII 族窒化物半導体積層の断
面を示すＳＥＭ写真である。Ge基板とSi膜の界面には空
隙が無く、一様にエピタキシャル成長していることが判
る。このダブルへテロ構造にAu/Ni からなるp 側電極８
およびAlからなるn 側電極９を形成し、0.3mm 角に切断
して、ＬＥＤ素子を作製して、順方向電流を流し発光さ
せた。図３は本発明に係るSi反応防止導電バッファー層
を有するIII 族窒化物半導体ＬＥＤ素子の発光スペクト
ルである。発光強度ピークの半値幅は狭く純色の発光で
あり従来のサファイアを基板としてIII 族窒化物半導体
層は同じ構造とした発光ダイオードと発光スペクトルは
同じであった。
【００１７】また、同じ順方向電流密度となるときの印
加電圧はSi膜を有する発光ダイオードの方が低く、電流
路の抵抗の低減は明らかであった。 実施例２ この実施例ではGe(1,1,1) 基板の有効性を調べるため厚
いIII 族窒化物半導体層の積層を試みた。
加電圧はSi膜を有する発光ダイオードの方が低く、電流
路の抵抗の低減は明らかであった。 実施例２ この実施例ではGe(1,1,1) 基板の有効性を調べるため厚
いIII 族窒化物半導体層の積層を試みた。
【００１８】実施例１と同様にGe(1,1,1) 基板上に基板
温度500 ℃で分子線エピタキシー装置により厚さ10nmの
Siからなる反応防止導電バッファ層を成膜した。次い
で、実施例１と同様にして厚いIII 族窒化物半導体層を
積層した。第１のコンタクト層であるGaN 層の厚さを10
00nm、ｎ型とｐ型のAl0.15Ga0.85N のクラッド層をそれ
ぞれ500nm 、活性層は組成を換え厚さ100nm のGa0.9In
0.1N 、第２のコンタクト層として200nm のｐ型GaN を
成膜した。
温度500 ℃で分子線エピタキシー装置により厚さ10nmの
Siからなる反応防止導電バッファ層を成膜した。次い
で、実施例１と同様にして厚いIII 族窒化物半導体層を
積層した。第１のコンタクト層であるGaN 層の厚さを10
00nm、ｎ型とｐ型のAl0.15Ga0.85N のクラッド層をそれ
ぞれ500nm 、活性層は組成を換え厚さ100nm のGa0.9In
0.1N 、第２のコンタクト層として200nm のｐ型GaN を
成膜した。
【００１９】このIII 族窒化物半導体層全体の膜厚はお
よそ2.3 μm であるが、表面にクラックはなく、すなわ
ち歪みの小さい良質の積層膜であった。一方、同様の厚
さのIII 族窒化物半導体層をSi(1,1,1) 基板に積層した
場合は積層膜にクラックが発生してしまい、素子の作製
は不可能であった。このことから、Ge基板とIII 族窒化
物半導体との熱膨張係数の差の小ささがIII 族窒化物半
導体層の歪みの小ささを生じさせていると推定できる。
よそ2.3 μm であるが、表面にクラックはなく、すなわ
ち歪みの小さい良質の積層膜であった。一方、同様の厚
さのIII 族窒化物半導体層をSi(1,1,1) 基板に積層した
場合は積層膜にクラックが発生してしまい、素子の作製
は不可能であった。このことから、Ge基板とIII 族窒化
物半導体との熱膨張係数の差の小ささがIII 族窒化物半
導体層の歪みの小ささを生じさせていると推定できる。
【００２０】このダブルへテロ構造にAu/Ni からなるp
側電極８およびAlからなるn 側電極９を形成し、0.3mm
角に切断して、ＬＥＤ素子を作製した。この素子の順方
向電流通電時にピーク波長400 nmの発光を確認した。 実施例３ この実施例では反応防止導電バッファ層のSiをInN に換
え、Ge基板とInN 導電バッファ層の間に空隙の生じない
ことを確認した。
側電極８およびAlからなるn 側電極９を形成し、0.3mm
角に切断して、ＬＥＤ素子を作製した。この素子の順方
向電流通電時にピーク波長400 nmの発光を確認した。 実施例３ この実施例では反応防止導電バッファ層のSiをInN に換
え、Ge基板とInN 導電バッファ層の間に空隙の生じない
ことを確認した。
【００２１】ｎ型のGe(1,1,1) 基板を酸で表面洗浄し、
基板温度450 ℃でＭＢＥ装置を用いて20nmのInN 層を成
膜した。Inはエフュージョンセルにより、N は原子ラジ
カルの形態で基板に供給した。このInN 層は立方晶で
(1,1,1) 配向しており、基板と膜の<1,1,1> 軸が互いに
平行なエピタキシャル成長膜であった。特に不純物添加
しなくても低抵抗であった。
基板温度450 ℃でＭＢＥ装置を用いて20nmのInN 層を成
膜した。Inはエフュージョンセルにより、N は原子ラジ
カルの形態で基板に供給した。このInN 層は立方晶で
(1,1,1) 配向しており、基板と膜の<1,1,1> 軸が互いに
平行なエピタキシャル成長膜であった。特に不純物添加
しなくても低抵抗であった。
【００２２】このInN 層を反応防止導電バッファー層２
ｃとして、実施例１と同じダブルへテロ構造を作製した
（図１） まず、基板温度を450 ℃とし厚さ5 nmのGaN 層を導電バ
ッファー層２ｃ上に成膜し低温バッファ層２ｔとし、次
いで基板温度を850 ℃まで上昇させて、厚さ200nm のｎ
型にドープしたGaN 層を成膜し第１のコンタクト層３と
した。その後、基板温度を450 ℃にして厚さ2 nmのAl
0.15Ga0.85N 層（低温バッファ層４ｔ）を成膜した後、
基板温度を850 ℃に昇温後、第１のクラッド層４として
厚さ400nmのｎタイプのAl0.15Ga0.85N 層、活性層５と
して厚さ70nmのGaN 層を連続して成膜した。この後基板
温度を700 ℃まで下げて、第２のクラッド層６として厚
さ400 nmのｐタイプのAl0.15Ga0.85N 層、第２のコンタ
クト層７として厚さ100 nmのｐタイプのGaN 層を積層し
た。
ｃとして、実施例１と同じダブルへテロ構造を作製した
（図１） まず、基板温度を450 ℃とし厚さ5 nmのGaN 層を導電バ
ッファー層２ｃ上に成膜し低温バッファ層２ｔとし、次
いで基板温度を850 ℃まで上昇させて、厚さ200nm のｎ
型にドープしたGaN 層を成膜し第１のコンタクト層３と
した。その後、基板温度を450 ℃にして厚さ2 nmのAl
0.15Ga0.85N 層（低温バッファ層４ｔ）を成膜した後、
基板温度を850 ℃に昇温後、第１のクラッド層４として
厚さ400nmのｎタイプのAl0.15Ga0.85N 層、活性層５と
して厚さ70nmのGaN 層を連続して成膜した。この後基板
温度を700 ℃まで下げて、第２のクラッド層６として厚
さ400 nmのｐタイプのAl0.15Ga0.85N 層、第２のコンタ
クト層７として厚さ100 nmのｐタイプのGaN 層を積層し
た。
【００２３】このIII 族窒化物積層の断面をＳＥＭによ
り調べたところ、InN 層とGe(1,1,1) 基板との境界には
空隙は生じていなかった。これは500 ℃程度の温度では
InのGeとの反応はAlやGaほど激しくないのでInN 層を成
膜することができと推定できる。またInN 層は次ぎに積
層される窒化物中のAlやGaとGeとの反応を抑制したもの
と推定できる。
り調べたところ、InN 層とGe(1,1,1) 基板との境界には
空隙は生じていなかった。これは500 ℃程度の温度では
InのGeとの反応はAlやGaほど激しくないのでInN 層を成
膜することができと推定できる。またInN 層は次ぎに積
層される窒化物中のAlやGaとGeとの反応を抑制したもの
と推定できる。
【００２４】このダブルへテロ構造にAu/Ni からなるp
側電極８およびAlからなるn 側電極９を形成し、0.3mm
角に切断して、ＬＥＤ素子を作製した。この素子の順方
向電流通電時の発光スペクトルはSiを反応防止導電バッ
ファー層に使用した場合と同様のものが得られた。
側電極８およびAlからなるn 側電極９を形成し、0.3mm
角に切断して、ＬＥＤ素子を作製した。この素子の順方
向電流通電時の発光スペクトルはSiを反応防止導電バッ
ファー層に使用した場合と同様のものが得られた。
【００２５】
【発明の効果】本発明によれば、Ge基板上にエピタキシ
ャル成長されたAlx Gay In1-x-y N 膜を含むIII 族窒化
物半導体素子において、前記Ge基板と前記Alx Gay In
1-x-y N膜との間にSi層またはInN 層からなる反応防止
導電バッファ層を介在させたので、このバッファ層はGe
基板とAlx Gay In1-x-y N 膜とを隔てており、Ge基板
と、AlまたはGaとの結合の機会をなくし、この層の無い
場合に生じていた空隙は生じなくなった。そのため、Ge
基板上にIII 族窒化物半導体素子を製造できるようにな
り、またの素子電流はGe基板面内で一様に流れることが
できるようになり、III 族窒化物半導体素子の製造歩留
りは向上する。
ャル成長されたAlx Gay In1-x-y N 膜を含むIII 族窒化
物半導体素子において、前記Ge基板と前記Alx Gay In
1-x-y N膜との間にSi層またはInN 層からなる反応防止
導電バッファ層を介在させたので、このバッファ層はGe
基板とAlx Gay In1-x-y N 膜とを隔てており、Ge基板
と、AlまたはGaとの結合の機会をなくし、この層の無い
場合に生じていた空隙は生じなくなった。そのため、Ge
基板上にIII 族窒化物半導体素子を製造できるようにな
り、またの素子電流はGe基板面内で一様に流れることが
できるようになり、III 族窒化物半導体素子の製造歩留
りは向上する。
【００２６】また、反応防止導電バッファ層は低抵抗な
ので、ジュール熱発生が少なく特性のよい、信頼性の高
いIII 族窒化物半導体素子が得られる。また、GeととAl
x Gay In1-x-y N 膜との間の熱膨張差が少ないので、Al
x GayIn1-x-y N 膜には歪みが少なく、半導体レーザー
ダイオードや発光ダイオードなどの層数が多く厚い半導
体素子の製造が容易に行えるようになった。
ので、ジュール熱発生が少なく特性のよい、信頼性の高
いIII 族窒化物半導体素子が得られる。また、GeととAl
x Gay In1-x-y N 膜との間の熱膨張差が少ないので、Al
x GayIn1-x-y N 膜には歪みが少なく、半導体レーザー
ダイオードや発光ダイオードなどの層数が多く厚い半導
体素子の製造が容易に行えるようになった。
【図１】本発明に係るSi反応防止導電バッファー層を有
するダブルへテロ構造の発光ダイオードの断面図
するダブルへテロ構造の発光ダイオードの断面図
【図２】本発明に係るGe基板上にSi反応防止導電バッフ
ァー層を有するIII 族窒化物半導体積層の断面を示すＳ
ＥＭ写真
ァー層を有するIII 族窒化物半導体積層の断面を示すＳ
ＥＭ写真
【図３】本発明に係るSi反応防止導電バッファー層を有
するIII 族窒化物半導体ＬＥＤの発光スペクトル
するIII 族窒化物半導体ＬＥＤの発光スペクトル
【図４】従来のサファイア基板上のIII 族窒化物半導体
素子の発光ダイオードの断面図
素子の発光ダイオードの断面図
【図５】Si基板上のダブルヘテロ構造の発光ダイオード
の断面図
の断面図
【図６】Ge基板とその上に直接成膜されたGaN 膜の断面
を示すＳＥＭ写真
を示すＳＥＭ写真
１ｉ サファイア基板 １ｓ Si基板 １ｇ Ge基板 ２ 第１のバッファ層 ２ｔ 低温バッファ層 ２ｃ 反応防止導電バッファ層 ３ 第１のコンタクト層 ４ 第１のクラッド層 ４ｔ 低温バッファ層 ５ 活性層 ６ 第２のクラッド層 ７ 第２のコンタクト層 ８ ｐ側電極 ９ ｎ側電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松山 秀昭 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 上條 洋 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内
Claims (4)
- 【請求項１】Ge基板上にエピタキシャル成長されたAlx
Gay In1-x-y N （但し、0 ≦x,y ≦1 、 x+y≦1 ）膜を
含むIII 族窒化物半導体素子において、前記Ge基板と前
記Alx Gay In1-x-y N 膜との間にはSi層またはInN 層か
らなる反応防止導電バッファ層が介在していることを特
徴とするIII 族窒化物半導体素子。 - 【請求項２】前記Si層の厚さは1 nm以上1000nm以下であ
ることを特徴とする請求項１に記載のIII 族窒化物半導
体素子。 - 【請求項３】前記Si層またはInN 層は分子線エピタキシ
ーにより成膜されることを特徴とする請求項１に記載の
III 族窒化物半導体素子の製造方法。 - 【請求項４】少なくとも前記Si層またはInN 層に隣接す
るIII 族窒化物半導体層は分子線エピタキシーにより成
膜されることを特徴とする請求項１ないし３に記載のII
I 族窒化物半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29359197A JPH11121800A (ja) | 1997-10-09 | 1997-10-09 | Ｉｉｉ 族窒化物半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29359197A JPH11121800A (ja) | 1997-10-09 | 1997-10-09 | Ｉｉｉ 族窒化物半導体素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11121800A true JPH11121800A (ja) | 1999-04-30 |
Family
ID=17796711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29359197A Withdrawn JPH11121800A (ja) | 1997-10-09 | 1997-10-09 | Ｉｉｉ 族窒化物半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11121800A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036620A (ja) * | 1998-06-05 | 2000-02-02 | Hewlett Packard Co <Hp> | 窒化物エピタキシのための多層インジウム含有窒化物緩衝層 |
| JP2001189482A (ja) * | 1999-12-30 | 2001-07-10 | Honda Motor Co Ltd | ソーラーセルの製造方法 |
| US9886043B2 (en) | 2014-12-26 | 2018-02-06 | Rinnai Corporation | Hot-water supply system |
-
1997
- 1997-10-09 JP JP29359197A patent/JPH11121800A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000036620A (ja) * | 1998-06-05 | 2000-02-02 | Hewlett Packard Co <Hp> | 窒化物エピタキシのための多層インジウム含有窒化物緩衝層 |
| JP2001189482A (ja) * | 1999-12-30 | 2001-07-10 | Honda Motor Co Ltd | ソーラーセルの製造方法 |
| US9886043B2 (en) | 2014-12-26 | 2018-02-06 | Rinnai Corporation | Hot-water supply system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7718450B2 (en) | Method for manufacturing nitride semiconductor device | |
| JP2008205514A (ja) | Ｉｉｉ−ｖ族窒化物半導体素子 | |
| JP2000101139A (ja) | 半導体発光素子及びその製造方法並びに半導体発光装置 | |
| JP2006332205A (ja) | 窒化物半導体発光素子 | |
| JP4023121B2 (ja) | ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法 | |
| JPH10173222A (ja) | 半導体発光素子の製法 | |
| JP3545197B2 (ja) | 半導体素子およびその製造方法 | |
| US6881261B2 (en) | Method for fabricating semiconductor device | |
| JP3665243B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2010040692A (ja) | 窒化物系半導体素子及びその製造方法 | |
| JP3442864B2 (ja) | 半導体発光素子 | |
| JP2005005557A (ja) | 半導体発光素子の製造方法 | |
| JPH07176826A (ja) | 窒化ガリウム系化合物半導体レーザ素子 | |
| JP2001015852A (ja) | ｐ型のＩＩＩ族窒化物半導体層上の電極構造とその形成方法 | |
| JP2000114599A (ja) | 半導体発光素子 | |
| JPH11121800A (ja) | Ｉｉｉ 族窒化物半導体素子およびその製造方法 | |
| JP3566476B2 (ja) | 半導体発光素子の製造方法 | |
| JP3615386B2 (ja) | 半導体素子及びその製造方法 | |
| JP2001077480A (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JPH10173220A (ja) | 半導体発光素子の製法 | |
| JP2007019526A (ja) | 窒化物半導体素子の製法 | |
| JPH1065214A (ja) | 半導体発光素子の製造方法 | |
| JPH08116092A (ja) | 半導体発光素子およびその製法 | |
| JP2004193498A (ja) | 半導体発光素子及びその製造方法 | |
| JP3693436B2 (ja) | ＺｎＳｅ基板上に成長した発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050310 |