JP2001506440A - デジタル・アナログ変換 - Google Patents
デジタル・アナログ変換Info
- Publication number
- JP2001506440A JP2001506440A JP52759798A JP52759798A JP2001506440A JP 2001506440 A JP2001506440 A JP 2001506440A JP 52759798 A JP52759798 A JP 52759798A JP 52759798 A JP52759798 A JP 52759798A JP 2001506440 A JP2001506440 A JP 2001506440A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- input
- switch
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/667—Recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
- H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/72—Sequential conversion in series-connected stages
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.所定のN個のビットからなるデジタル入力信号b(i)を、iは1≦i≦Nの範 囲の整数、予め定められたリファレンス信号Vrを使用して、アナログ信号Vout に変換する変換方法であって、 デジタル入力信号をグレイコードで与え; 下記の式で規定される関係を用いてグレイコードからアナログ信号への変換を 行うことを特徴とする変換方法: 2.入力信号をグレイコードで与えるステップが、通常の2値コード信号をグレ イコードデジタル入力信号に変換するステップを含む請求項1に記載の変換方法 。 3.前記b(N)が、デジタル入力信号の最下位ビットを表し、b(1)が、デジタル入 力信号の最上位ビットを表すことを特徴とする請求項1に記載の変換方法。 4.所定のN個のビットからなるデジタル入力信号b(i)を、循環的デジタルアナ ログ変換を用いてアナログ信号Voutに変換する変換方法であって、 デジタル入力信号をグレイコードで与え; デジタル入力信号のグレイコードビットのひとつづつを、収束アルゴリズムの 各循環ステップに与え; 各循環ステップでは、当該ステップに与えられたグレイコードビットに基づい て選択的に中間信号の符号を反転させ、中間信号を循環的に更新して最後の循環 ステップの中間信号をアナログ出力信号Voutと定義するアルゴリズムにしたが ってアナログ出力信号Voutを作成することを特徴とする変換方法。 5.収束アルゴリズムの各循環ステップがさらに、中間信号から予め定められた リファレンス信号を引き算し、増幅し、サンプリング保持処理を行うステップを 有することを特徴とする請求項4に記載の変換方法。 6.前記符号反転と増幅の前に前記引き算が行われることを特徴とする請求項5 に記載の変換方法。 7.アルゴリズムの循環ステップは互いに時間的に離隔していると同時に、電気 的にも独立していることを特徴とする請求項4に記載の変換方法。 8.所定のN個のビットからなるグレイコードデジタル入力信号b(i)を、iは1 ≦i≦Nの範囲の整数、予め定められたリファレンス信号Vrを使用して、アナロ グ信号Voutに変換する(D/A)変換装置であって、 デジタル入力信号をグレイコードで与え; 下記の式で規定される関係を用いてグレイコードからアナログ信号への変換を 行う手段を有することを特徴とする変換装置: 9.通常の2値コード信号を上記グレイコードデジタル入力信号にデジタル変換 する手段を有する請求項8に記載の変換装置。 10.前記D/A変換装置はサイクリックD/A変換装置であることを特徴とする 請求項8に記載のD/A変換装置。 11.前記D/A変換装置はパイプラインD/A変換装置であることを特徴とする 請求項8に記載のD/A変換装置 12.所定数の入力ビットからなるグレイコードデジタル入力信号に基づきアナロ グ出力信号を作成するサイクリックデジタルからアナログへの(D/A)変換装置 であって、前記サイクリックD/A変換装置(20;30)は、 グレイコードビットを順次受け取るデジタル入力端子と、 デジタル入力端子が受けたグレイコードビットに基づいて選択的に中間信号の 符号を逆転させる手段(26,27;33)を有し、中間信号を循環的に更新してアナロ グ出力信号を作成する手段(24,25,26,27,28,29;31,C1,C2,32,C3,33)を具備す ることを特徴とするサイクリックD/A変換装置。 13.前記アナログ信号作成手段は、中間信号から予め定められたリファレンス信 号を引き算し、0.5倍の増幅を行い、サンプリング保持処理を行う手段(25,28,29 ;C2,31,C1,C2,32,C3)を有することを特徴とするサイクリックD/A変換装置。 14.所定数のビットからなるグレイコードデジタル入力信号を、予め定められた リファレンス信号を使用して、アナログ信号に変換するサイクリック(D/A)変 換装置であって、前記サイクリック(D/A)変換装置(30)は: グレイコード入力ビットを連続的に受け取るデジタル入力端子と、 接地信号と予め定められたリファレンス信号とを選択的にサンプリングし、接 地信号とリファレンス信号とを保持し、保持モードにおいては0.5のゲインファ クタを有するサンプリング保持アンプ(31,C1,C2)と、 サンプリング保持アンプ(31,C1,C2)の出力信号を繰り返しサンプリングし保持 するサンプリング保持回路(32,C3)と、 前記デジタル入力端子に接続され、デジタル入力端子が受け取ったグレイコー ド入力ビットに基づいて選択的に、サンプリング保持回路(32,C3)にサンプリン グされて保持された信号の符号を反転させる手段(33)と、 前記反転手段(33)とサンプリング保持アンプ(31,C1,C2)との間に選択的に接 続され、前記の選択的に反転された信号を選択的にサンプリングして保持する前 記サンプリング保持アンプ(31,C1,C2)に送る帰還回路と、 グレイコード入力ビットの受領と処理が終了したときに、選択的に符号反転さ れた信号をアナログ出力信号として取出す出力スイッチ(Sout)とを有するサイク リックデジタル・アナログ変換装置。 15.前記サンプリング保持アンプ(31,C1,C2)、サンプリング保持回路(32,C3)、 および出力スイッチ(Sout)を制御するクロック信号を発生する信号発生器を有す ることを特徴とする請求項14に記載の変換装置。 16.グレイコードデジタル入力信号を、予め定められたリファレンス信号を使用 して、アナログ信号に変換するサイクリック(D/A)変換装置であって、 リファレンス信号は差分リファレンス信号であって前記サイクリックD/A変 換装置(30)は完全差分変換装置であって、 グレイコード入力ビットを連続的に受け取るデジタル入力端子と、 ゲインファクタが0.5であり、2つの入力端子と2つの出力端子を有する第1 のオペレーションアンプ(31)と、それぞれが対応するスイッチ(Φ2)を通じて対 応する第1のオペレーションアンプ(31)の入出力端子に選択的に並列接続された 第1のキャパシタ(C1)と、それぞれが対応するスイッチ(Φ2)を通じて対応す る第1のオペレーションアンプ(31)の入出力端子に選択的に並列接続された第2 のキャパシタ(C2)とを有し、第1のキャパシタ(C1)は対応するスイッチ(ΦS )を通じて選択的に接地接続され、第2のキャパシタ(C2)は対応するスイッチ(Φ1 )を通じて前記差分リファレンス信号に選択的に接続されて電荷の蓄積を行い、 第1のキャパシタ(C1)と第2のキャパシタ(C2)が前記オペレーションアンプ(31) に並列接続されている間は保持モードであるサンプリング保持アンプ(31,C1,C2) と、 2つの入力端子と2つの出力端子を有する第2のオペレーションアンプ(32)と 、第2のオペレーションアンプ(32)の入力端子に接続され、スイッチ(Φ2)を 介して前記第1のオペレーションアンプ(31)に選択的に接続されてサンプリング 保持アンプ(31,C1,C2)の増幅された差分出力信号をサンプリングする関連フロン ト キャパシタ(C3)と、閉状態ではサンプリング保持回路(32,C3)を保持モードにす るために第2のオペレーションアンプ(32)の対応する入出力端子に並列接続され たスイッチ(Φ1)とを有するサンプリング保持回路(C3,32)と、 デジタル入力端子が受け取ったグレイコード入力ビットに基づいてサンプリン グ保持回路(32,C3)が保持する差分信号を選択的に交換するよう第2のオペレー ションアンプ(32)のデジタル入力端子と出力端子に接続された複合スイッチ(33) と、 対応する帰還スイッチ(Sf)を介して、前記複合スイッチ(33)から前記サンプ リング保持アンプ(31,C1,C2)の第1のキャパシタ(C1)に選択的に接続され、選択 的に交換された差分信号を第1のキャパシタ(C1)に送って第1のキャパシタに電 荷を蓄積する帰還回路と、 選択的リセットを行うために前記第1のオペレーションアンプ(31)に接続され たスイッチ(Φ1)と、 選択的リセットを行うために前記第2のオペレーションアンプ(32)に接続され たスイッチ(Φ2)と、 総てのグレイコード入力ビットの受領と処理が終了したときに、選択的に交換 された信号をアナログ出力信号として取出す出力スイッチ(Sout)と、 スイッチ(Φ1、Φ2、ΦS)、帰還スイッチ(Sf)、と出力スイッチ(Sout)を制 御するための、所定のタイミングと信号値からなる一組のクロック信号を発生さ せるクロック信号発生器とを有することを特徴とするサイクリックデジタル・ア ナログ変換装置。 17.所定数の入力ビットがらなるグレイコードデジタル入力信号からアナログ出 力信号を作成するパイプラインデジタル・アナログ(D/A)変換装置であって、 パイプラインD/A変換装置は、各処理段が入力アナログ信号と入力ビットの1 つに対応してカスケード接続された複数の処理段を有する変換装置において、パ イプラインD/A変換装置が: 連続するグレイコード入力ビットの間に時間遅れを設ける手段を有し、 各処理段が、 対応するグレイコード入力ビットとその処理段へのアナログ入力とから出力信 号を作成する手段(45,46,47,48;51,C1,C2,52)を有し、その出力信号作成手段が 、対応するグレイコード入力ビットに基づいて選択的にアナログ入力信号の符号 を反転させる手段(46,47;52)を有することを特徴とするパイプラインD/A変換 装置。 18.前記作成手段がさらに、アナログ入力信号から予め定められたリファレンス 信号を引き算し、0.5倍の増幅を行う手段(45,48;C1,51,C1,C2)を有することを特 徴とする請求項17に記載のパイプラインD/A変換装置。 19.直前の処理段のアナログ出力信号と、予め設定されたリファレンス信号と、 デジタル入力信号の入力ビットとを受ける、複数の処理段を有するパイプライン D/A変換装置のパイプライン処理段(40;50)であって、 直前の処理段のアナログ出力信号から予め設定されたリファレンス信号を引き 算し、入力ビットに応じて選択的に信号の符号反転を行い、0.5倍の増幅を行っ てその処理段のアナログ出力信号を作成する手段(45,46,47,48;51,C1,C2,52)を 有することを特徴とするパイプライン処理段。 20.パイプライン処理段(50)がアナログ入力信号と、あらかじめ定められたリフ ァレンス信号と、デジタル入力信号の入力ビットを受けるパイプラインデジタル ・アナログ(D/A)変換装置のパイプライン処理段であって: 予め設定されたリファレンス信号と、アナログ入力信号とを選択的にサンプリ ングし、リファレンス信号とアナログ入力信号を保持する、保持モードにおける ゲインファクタが0.5であるサンプリング保持アンプ(51,C1,C2)と、 入力ビットに基づいて選択的に、サンプリング保持アンプ(51,C1,C2)の出力信 号を反転させてパイプライン処理段のアナログ出力を作成する手段とを有するパ イプライン処理段。 21.前記反転手段(52)に接続されて処理段のアナログ出力信号をスイッチするた めに反転手段(52)に接続された出力スイッチ(Sout)と、サンプリング保持アン プ(51,C1,C2)と、出力スイッチ(Sout)を制御するクロック信号を発生させる信 号発生器とを有することを特徴とする請求項20に記載のパイプライン処理段。 22.アナログ入力信号、予め設定されたリファレンス信号、およびデジタル入力 信号の入力ビットを受けるパイプラインデジタル・アナログ(D/A)変換装置の パイプライン処理段(50)であって、アナログ入力信号とリファレンス信号は差分 信号であり、パイプライン処理段(50)が完全差分処理段であり: 保持モードでゲインファクタ0.5を有し、2つの入力端子と2つの出力端子を 有するオペレーションアンプ(51)と、それぞれが対応するスイッチ(Φ2)を介 してオペレーションアンプ(51)の対応する入出力端子の組に選択的に接続される 第1のキャパシタ(C1)と、それぞれが対応するスイッチ(Φ2)を介してオペレ ーションアンプ(51)の対応する入出力端子の組に選択的に並列接続される第2の キャパシタ(C2)とを有し、第1のキャパシタ(C1)は対応するスイッチ(Φ1)を介 して差分リファレンス信号に、第2のキャパシタ(C2)は対応するスイッチ(Φ1) を介して差分アナログ入力信号に選択的に接続されてこれらから受けた電荷を蓄 積し、第1のキャパシタ(C1)と第2のキャパシタ(C2)がオペレーションアン プ(51)に並列接続されているときは保持モードであるサンプリング保持アンプ(5 1,C1,C2)と、 オペレーションアンプ(51)の出力端子に接続され、その処理段への入力ビット に基づいて選択的に上記サンプリング保持アンプ(51,C1,C2)で保持され増幅され た差分信号を交換する複合スイッチ(52)と、 オペレーションアンプ(51)に並列接続されてこれを選択的にリセットするスイ ッチ(Φ1)と、 複合スイッチ(52)に接続され、選択的に交換された信号をその処理段のアナロ グ出力信号として取出す出力スイッチ(Sout)と、 前記のスイッチ(Φ1、Φ2、ΦS)と前記出力スイッチ(Sout)を制御するク ロック信号を所定のタイミングと所定の値で発生させるクロック信号発生器とを 有するパイプライン処理段。 23.所定数の入力ビットからなるグレイコードデジタル入力信号を受けて、予め 設定されたリファレンス信号を用いてアナログ出力信号を作成するサイクリック デジタル・アナログ(D/A)変換装置(60)であって、 グレイコード入力ビットを順番に受け取るデジタル入力端子と、 最初はゼロと置いた帰還信号と、予め設定されたリファレンス信号とを選択的 にサンプリングし、帰還信号とリファレンス信号を保持し、保持モードにおける ゲインファクタが0.5であるサンプリング保持アンプ(61,C,2C)と、 前記サンプリング保持アンプ(61,C,2C)の出力信号を繰り返しサンプリングし て保持するサンプリング保持回路(62,C)と、 デジタル入力端子に接続され、デジタル入力端子が受け取ったグレイコード入 力ビットに基づいて選択的にサンプリング保持回路(62,C)がサンプリングし保持 した信号の符号を反転させる手段(63)と、 符号反転手段(63)からサンブリング保持アンプ(61,C,2C)にむけて選択的に接 続され選択的に符号反転された信号をサンプリング保持アンプ(61,C,2C)への帰 還信号として供給する帰還回路と、 総てのグレイコード入力の受領と処理が終了したときに、選択的に符号反転し た信号をアナログ出力信号として取出す出力スイッチ(Φout)とを有するデジ タル・アナログ(D/A)変換装置。 24.さらに、上記のサンプリング保持アンプ(61,C,2C)と、サンプリング保持回 路(62,C)と、出力スイッチ(Φout)とを制御するクロック信号を発生させる信 号発生装置を有することを特徴とする請求項23に記載のD/A変換装置。 25.グレイコードデジタル入力信号を、予め定められたリファレンス信号を使用 して、アナログ信号に変換するサイクリック(D/A)変換装置であって、 リファレンス信号は差分リファレンス信号であって、前記サイクリックD/A 変換装置(60)は完全差分変換装置であり、 グレイコード入力ビットを連続的に受け取るデジタル入力端子と、 ゲインファクタが0.5であり、2つの入力端子と2つの出力端子を有する第1 のオペレーションアンプ(61)と、それぞれが第1のオペレーションアンプ(61)の 対応する入出力端子に並列接続される第1のキャパシタ(2C)と、それぞれが対 応するスイッチ(Φ2)を通じて対応する第1のオペレーションアンプ(61)の入出 力端子に選択的に並列接続される第2のキャパシタ(C)とを有し、第2のキャ パシタ(C)は選択的に対応するスイッチ(Φ2)を通じて前記差分リファレンス信号 に接続され、帰還スイッチ(Φ1)を介して当初はゼロである差分帰還信号に対 して接続されて電化の蓄積を行うサンプリング保持アンプ(61,C,2C)と、 第1のオペレーションアンプ(61)に並列接続されてこれを選択的にリセットす るスイッチ(Φ1)と、 2つの入力端子と2つの出力端子を有する第2のオペレーションアンプ(62)と 、それぞれの入出力端子のペア間の接続と、関連して設けられ第2のオペレーシ ョンアンプ(62)の入力端子に接続されたキャパシタ(C)とを有し、スイッチ( Φ2)を介して前記第1のオペレーションアンプ(61)に選択的に接続されて前記 サンプリング保持アンプ(61,C,2C)の差分出力信号をサンプリングするサンプリ ング保持回路(62,C)と、 第2のオペレーションアンプ(62)のデジタル入力端子と出力端子に接続されて 、デジタル入力端子が受け取ったグレイコード入力ビットに基づいて選択的に前 記サンプリング保持回路(62,C)の差分出力信号を交換し、選択的に交換された差 分出力信号を、前記帰還スイッチ(Φ1)を介して差分帰還信号としてサンプリン グ保持アンプ(61,C,2C)の第2のキャパシタ(C)に送る複合スイッチ(63)と、 総てのグレイコード入力ビットの受領と処理が終了したときに選択的に交換さ れた差分信号をアナログ出力信号として取出す出力スイッチ(Φout)と、 前記スイッチ(Φ1、Φ2、ΦS、Φout)を制御するクロック信号を所定のタイ ミングと値で発生させるクロック信号発生器とを有することを特徴とするサイク リックデジタル・アナログ(D/A)変換装置。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9604617-2 | 1996-12-16 | ||
SE9604616A SE9604616L (sv) | 1996-12-16 | 1996-12-16 | Analog-digitalomvandling av pipelinetyp |
SE9604617A SE9604617L (sv) | 1996-12-16 | 1996-12-16 | Cyklisk analog-digitalomvandling |
SE9604616-4 | 1996-12-16 | ||
SE9701812-1 | 1997-05-15 | ||
SE9701812A SE9701812L (sv) | 1996-12-16 | 1997-05-15 | Omvandlare |
PCT/SE1997/002039 WO1998027656A2 (en) | 1996-12-16 | 1997-12-05 | Digital-to-analog conversion |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001506440A true JP2001506440A (ja) | 2001-05-15 |
JP2001506440A5 JP2001506440A5 (ja) | 2005-08-11 |
JP3844510B2 JP3844510B2 (ja) | 2006-11-15 |
Family
ID=27355850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52759798A Expired - Fee Related JP3844510B2 (ja) | 1996-12-16 | 1997-12-05 | デジタル・アナログ変換 |
Country Status (11)
Country | Link |
---|---|
US (1) | US6078276A (ja) |
EP (1) | EP1008236B1 (ja) |
JP (1) | JP3844510B2 (ja) |
CN (1) | CN1169301C (ja) |
AU (1) | AU723554B2 (ja) |
BR (1) | BR9713948A (ja) |
CA (1) | CA2275613A1 (ja) |
DE (1) | DE69727981T2 (ja) |
SE (1) | SE9701812L (ja) |
TW (1) | TW385594B (ja) |
WO (1) | WO1998027656A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017158003A (ja) * | 2016-03-01 | 2017-09-07 | 東芝情報システム株式会社 | D/a変換装置及びd/a変換方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870495B1 (en) * | 2004-02-18 | 2005-03-22 | Micron Technology, Inc. | Double throughput analog to digital converter |
CN100384088C (zh) * | 2004-12-21 | 2008-04-23 | 北京中星微电子有限公司 | 一种数模信号转换的方法及数模信号转换装置 |
JP4810840B2 (ja) * | 2005-03-02 | 2011-11-09 | セイコーエプソン株式会社 | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
JP2006243232A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 基準電圧発生回路、表示ドライバ、電気光学装置及び電子機器 |
US7746261B2 (en) * | 2007-08-01 | 2010-06-29 | Denso Corporation | Variable gain amplifier and D/A converter |
US7948410B2 (en) * | 2009-07-20 | 2011-05-24 | Texas Instruments Incorporated | Multibit recyclic pipelined ADC architecture |
CN114072061A (zh) * | 2019-06-25 | 2022-02-18 | 布弗莱运营公司 | 用于处理超声信号的方法和装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3701152A (en) * | 1970-07-20 | 1972-10-24 | Us Navy | Bipolar sample and hold circuit |
DE3400061A1 (de) * | 1984-01-03 | 1985-07-25 | Günter Dipl.-Phys. 3303 Vechelde Kramer | Digital-analog-wandler |
DE3413456A1 (de) * | 1984-04-10 | 1985-10-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digital/analog-umsetzer |
US4596979A (en) * | 1984-05-17 | 1986-06-24 | Norwood Sisson | Fast response digital-to-analog converter |
US4591826A (en) * | 1984-06-14 | 1986-05-27 | Harris Corporation | Gray code DAC ladder |
US5180932A (en) * | 1990-03-15 | 1993-01-19 | Bengel David W | Current mode multiplexed sample and hold circuit |
US5404143A (en) * | 1991-06-12 | 1995-04-04 | Intellectual Property Development Associates Of Connecticut, Inc. | Network swappers and circuits constructed from same |
US5424740A (en) * | 1993-08-11 | 1995-06-13 | Holtek Microelectronics Inc. | Digital-to-analog converter with a Johnson code generator |
US5798747A (en) * | 1995-11-17 | 1998-08-25 | National Semiconductor Corporation | Methods and apparatuses for high-speed video sample and hold amplification for analog flat panel display |
KR0170720B1 (ko) * | 1995-12-29 | 1999-03-30 | 김광호 | 디지탈/아날로그 변환기 인터페이스 장치 |
-
1997
- 1997-05-15 SE SE9701812A patent/SE9701812L/ not_active Application Discontinuation
- 1997-12-05 CN CNB971806519A patent/CN1169301C/zh not_active Expired - Fee Related
- 1997-12-05 DE DE69727981T patent/DE69727981T2/de not_active Expired - Lifetime
- 1997-12-05 WO PCT/SE1997/002039 patent/WO1998027656A2/en active IP Right Grant
- 1997-12-05 EP EP97948089A patent/EP1008236B1/en not_active Expired - Lifetime
- 1997-12-05 JP JP52759798A patent/JP3844510B2/ja not_active Expired - Fee Related
- 1997-12-05 CA CA002275613A patent/CA2275613A1/en not_active Abandoned
- 1997-12-05 BR BR9713948A patent/BR9713948A/pt not_active IP Right Cessation
- 1997-12-05 AU AU54228/98A patent/AU723554B2/en not_active Ceased
- 1997-12-15 TW TW086118909A patent/TW385594B/zh not_active IP Right Cessation
- 1997-12-15 US US08/990,940 patent/US6078276A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017158003A (ja) * | 2016-03-01 | 2017-09-07 | 東芝情報システム株式会社 | D/a変換装置及びd/a変換方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1008236B1 (en) | 2004-03-03 |
CN1169301C (zh) | 2004-09-29 |
SE9701812L (sv) | 1998-06-17 |
SE9701812D0 (sv) | 1997-05-15 |
DE69727981D1 (de) | 2004-04-08 |
WO1998027656A3 (en) | 1998-08-06 |
AU5422898A (en) | 1998-07-15 |
US6078276A (en) | 2000-06-20 |
AU723554B2 (en) | 2000-08-31 |
CA2275613A1 (en) | 1998-06-25 |
EP1008236A2 (en) | 2000-06-14 |
DE69727981T2 (de) | 2005-01-05 |
TW385594B (en) | 2000-03-21 |
WO1998027656A2 (en) | 1998-06-25 |
JP3844510B2 (ja) | 2006-11-15 |
BR9713948A (pt) | 2000-03-21 |
CN1242116A (zh) | 2000-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6097326A (en) | Algorithmic analog-to-digital converter with reduced differential non-linearity and method | |
US6028546A (en) | Pipeline analog-to-digital conversion that reduces the accumulation offset errors | |
EP0938189A2 (en) | Multistage analog-to-digital converter employing dither | |
JP2014131216A (ja) | アナログ/デジタル変換器 | |
JPH0331285B2 (ja) | ||
JP2002026731A (ja) | 逐次比較型a/dコンバータ | |
US6480133B2 (en) | Low-power analog-to-digital converter | |
JP2001506440A (ja) | デジタル・アナログ変換 | |
Nagaraj | Efficient circuit configurations for algorithmic analog to digital converters | |
EP0272756B1 (en) | Analogue to digital converter | |
TW388146B (en) | Cyclic analog-to-digital conversion | |
JPS63284928A (ja) | デジタル−アナログ変換器 | |
US6501412B2 (en) | Analog-to-digital converter including a series of quantizers interconnected in cascade | |
JP4242973B2 (ja) | 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ | |
JP3782911B2 (ja) | Adコンバータ回路 | |
US5835049A (en) | Amplifier for use in time-sharing applications | |
Ghoshal et al. | Realization of a 1.5 bits/stage pipeline ADC using switched capacitor technique | |
JP4183179B2 (ja) | アナログ・ディジタル変換器 | |
JPS59153324A (ja) | A/d変換器 | |
JP2904239B2 (ja) | A/d変換回路 | |
JPH05244002A (ja) | アナログ・デジタル変換装置 | |
JPH01122210A (ja) | A/d変換器 | |
JPH0548459A (ja) | アナログ・デイジタル変換装置 | |
JPH01158822A (ja) | ディジタル−アナログ変換方法及びその回路 | |
JPH04208719A (ja) | A/dコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060816 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |